CN1224178C - 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法 - Google Patents

恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法 Download PDF

Info

Publication number
CN1224178C
CN1224178C CNB021437106A CN02143710A CN1224178C CN 1224178 C CN1224178 C CN 1224178C CN B021437106 A CNB021437106 A CN B021437106A CN 02143710 A CN02143710 A CN 02143710A CN 1224178 C CN1224178 C CN 1224178C
Authority
CN
China
Prior art keywords
signal
clock signal
voltage control
input
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021437106A
Other languages
English (en)
Other versions
CN1404231A (zh
Inventor
金裕根
李承雨
崔佑荣
金南局
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1404231A publication Critical patent/CN1404231A/zh
Application granted granted Critical
Publication of CN1224178C publication Critical patent/CN1224178C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种用于恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法。该设备包括：电压控制信号发生器，倍增系统时钟信号的频率并产生电压控制信号，该信号的电平对应于系统时钟信号的该倍增频率；复位信号发生器，用于响应于该电压控制信号，将以分组单位不规则输入的输入信号延迟，对该延迟信号和输入信号执行“异或”运算，并把“异或”运算结果输出为复位信号；时钟信号发生器，用于响应于复位信号和电压控制信号，产生在包括在分组中的每个比特T的中点处其电平改变的信号，并且输出该恢复时钟信号；和输出缓存器，缓存输入信号并响应于该恢复时钟信号来输出该缓存信号作为恢复数据。因此，即使输入信号中发生差错，时钟信号和数据也可以可靠恢复。

Description

恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
技术领域
本发明涉及一种猝发模式(burst-mode)接收设备，并且更特别地涉及一种用于恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法。
背景技术
一般来说，通信系统的接收设备采用锁相环(PLL)来恢复时钟信号及其数据。PLL能够把由于抖动或外部震动所引起的输入信号边沿的摆动减到最少，并且因此，可恢复接收设备中具有最佳判断定时的时钟信号。
可是，与在常规通信系统中采用的接收设备不同，利用一个使用PLL的传统猝发模式接收设备难以恢复时钟信号和数据。这是因为输入到接收设备中的输入信号的频率不同于使用于猝发模式接收设备中的系统时钟信号的频率。另外，由于输入信号要输入时的具体时间难以确定，所以猝发信元之间的间隔是与系统时钟信号无关的不能连续计算的比特。为此缘故，可以使用该采用PLL的传统猝发模式接收设备，该接收设备在PLL被锁定之后输入信号在跟踪范围内稍微改变的情况下没有任何特别的不便。可是，如果由于在当前信元和下一信元(cell)之间间隔的相位与在当前信元处恢复的时钟信号的相位之间的大差值而使PLL变得未锁定的话，则需要捕获时间直到未锁定PLL被再一次锁定为止。因此，PLL不可有效用于设计来快速恢复时钟信号的传统猝发模式接收设备中。
同时，在不用PLL就能够恢复时钟信号及其数据的传统猝发模式接收设备中，一个输入信号和一个时钟信号通过延迟该输入信号、在输入数据开始的时候产生该时钟信号、或者选择一个领先(lead)输入信号的一个时钟信号或与多相时钟信号中的输入信号同相的时钟信号，被控制为同相。这些方法中，主要使用从多相时钟信号之中选择期望时钟信号的方法。此时，由于输入信号的接收速率难以确定，所以传统猝发模式接收设备使用从它本身中产生的系统时钟信号。因此，如果用0或1连续输入输入信号，有一种更高的可能性：即，连续比特的数量被错误识别，并且当时钟信号恢复时可能产生至少3比特的时延。
发明内容
为了解决上面的问题，本发明的第一个目的是提供一种抗噪、猝发模式接收设备，它能够快速恢复时钟信号和数据并同时把由于噪声引起的损害减到最少。
为了解决上面的问题，本发明的第二个目的是提供一种由这种猝发模式接收设备执行的用于恢复时钟信号和数据的方法。
为了实现第一个目的，这里提供了一种抗噪、猝发模式接收设备，包括：一个电压控制信号发生器，用于倍增系统时钟信号的频率并且用于产生电压控制信号，该电压控制信号的电平对应于系统时钟信号的该倍增频率；一个复位信号发生器，用于响应于该电压控制信号，延迟以分组(packet)单位无规则输入的输入信号，对该延迟信号和输入信号执行″异或″运算，并且把″异或″运算的结果作为复位信号进行输出；一个时钟信号发生器，用于响应于复位信号和电压控制信号产生一个作为恢复时钟信号的信号，该信号的电平在包括在分组中的每个比特T的中点处改变，并且输出该恢复时钟信号；和一个输出缓存器，用于缓存输入信号并响应于该恢复时钟信号把该缓存信号输出为恢复数据，其中，所述时钟信号发生器包括：第二延迟器，用于响应于所述电压控制信号来延迟所述恢复时钟信号并且输出该延迟的时钟信号；第一选择器，用于响应于所述复位信号，选择性地输出由第二延迟器延迟的信号和所述恢复时钟信号其中之一；第三延迟器，用于响应于所述电压控制信号，延迟由第一选择器选择的信号，并且输出所述延迟的信号；第一反相器，用于将所述恢复时钟信号反相并且输出所述反相信号；第二选择器，用于响应于所述复位信号，选择性地输出由第一反相器反相的信号和由第三延迟器延迟的信号其中之一；和第二反相器，用于将由第二选择器选择的信号反相并且把所述反相信号作为所述恢复时钟信号输出。
为了实现第二个目的，这里提供一种由抗噪、猝发模式接收设备执行的用于恢复时钟信号和数据的方法，该方法包括：倍增系统时钟信号的频率然后产生电压控制信号，该电压控制信号的电平对应于该倍增频率；使用电压控制信号延迟以分组单位无规则给出的输入信号，然后对该延迟信号和输入信号执行″异或″运算以获得复位信号；使用复位信号和电压控制信号来产生作为恢复时钟信号的信号，该信号的电平在包括在分组中的每个比特T的中点处改变；和缓存该输入信号并使用该恢复时钟信号来获得根据缓存信号恢复的数据，其中，所述时钟信号发生步骤包括：第二延迟步骤，用于响应于所述电压控制信号来延迟所述恢复时钟信号并且输出该延迟的时钟信号；第一选择步骤，用于响应于所述复位信号，选择性地输出由该第二延迟步骤延迟的信号和所述恢复时钟信号其中之一；第三延迟步骤，用于响应于所述电压控制信号，延迟由该第一选择步骤选择的信号，并且输出所述延迟的信号；第一反相步骤，用于将所述恢复时钟信号反相并且输出所述反相信号；第二选择步骤，用于响应于所述复位信号，选择性地输出由该第一反相步骤反相的信号和由该第三延迟步骤延迟的信号其中之一；和第二反相步骤，用于将由该第二选择步骤选择的信号反相并且把所述反相信号作为所述恢复时钟信号输出。
附图说明
通过参考附图详细地描述本发明的优选实施例，本发明上面的目的和其他优点将变得更加显而易见，附图中：
图1是根据本发明的猝发模式接收设备的框图；
图2是一个流程图，用于解释由权利要求1的猝发模式接收设备执行的恢复时钟信号和数据的方法；
图3是根据本发明优选实施例的图1的电压控制信号发生器的框图；
图4是根据本发明的猝发模式接收设备的框图，其中，产生输入信号；
图5是根据本发明优选实施例的图1的复位信号发生器的电路图；
图6(a)至图6(c)是包括在图5的复位信号发生器中的每一元件的波形图；
图7是根据本发明优选实施例的图1的时钟信号发生器的框图；
图8是一张波形图，用于解释图7的时钟信号发生器的每个元件的操作，假定包括输入信号的分组中的每个比特的中点T’是T/2；
图9(a)一直到(d)是图5的复位信号发生器的每一元件的波形图和恢复时钟信号。
最佳实施方式
在下文中，将参考附图描述如本发明所述的抗噪、猝发模式接收设备的结构和操作以及一种用于恢复时钟信号和数据的方法。
图1是根据本发明的猝发模式接收设备的框图。该猝发模式接收设备包括电压控制信号发生器10、复位信号发生器12、时钟信号发生器14以及输出缓存器16。
图2是一个流程图，用于解释根据本发明由图1的猝发模式接收设备执行的用于恢复时钟信号和数据的方法。在该方法中，在步骤30产生电压控制信号。接下来，在步骤32产生复位信号。然后，在步骤34获得恢复时钟信号。其后，在步骤36获得恢复的数据。
电压控制信号发生器10倍增从外部输入的系统时钟信号CLK的频率，产生电压控制信号Vc，其电平对应系统时钟信号CLK的倍增频率，并且把产生的电压控制信号Vc输出到复位信号发生器12和时钟信号发生器14(步骤30)。在这里，系统时钟信号CLK例如可以有155MHz的频率，并且该系统时钟在本发明的猝发模式接收设备中产生或者从发射光信号的设备(例如，终端设备)(未示出)中发送。
接下来，根据本发明的优选实施例，现在将参考图3描述执行步骤30的电压控制信号发生器10的结构和操作。
图3是本发明的电压控制信号发生器10的实施例10A的框图。电压控制信号发生器10A包括相位差检测器50，电荷泵52，环路滤波器54，电压控制振荡器56和分频器58。
相位差检测器50检测从外部输入的系统时钟信号CLK的相位与从分频器58中输出的分频信号的相位之间的差值，然后把检测的相位差输出给电荷泵52。然后，电荷泵52提供或吸收与相位差检测器50产生的相位差相对应的电荷。接下来，环路滤波器54将与电荷泵52提供或吸收的电荷相对应的电压低通滤波，然后把低通滤波的电压作为电压控制信号Vc输出给电压控制振荡器56、复位信号发生器12和时钟信号发生器14。然后，电压控制振荡器56响应于由环路滤波器54产生的电压控制信号Vc而振荡并且输出一个具有振荡频率的振荡信号给分频器58。其后，分频器58将由电压控制振荡器56产生的振荡信号分频并且把结果作为一个分频信号输出给相位差检测器50。在这个时候，电压控制信号Vc的电平改变与振荡信号由分频器58分频的程度相同。换言之，图3的电压控制信号发生器10A倍增系统时钟信号CLK的倍数越多，由环路滤波器54产生的电压控制信号Vc的电平增加就越大。在这个时候，从外部施加的系统时钟信号CLK的频率可以具有不同的数值，并且图3的电压控制信号发生器10A可以将分频器58的系统时钟信号CLK的频率倍增----即使系统时钟信号CLK的频率较低时。
在步骤30之后，在步骤32中，用于响应于由电压控制信号发生器10产生的电压控制信号Vc，复位信号发生器12将从输入端IN1中以分组单位不规则地输入的输入信号延迟，对该延迟信号和从输入端IN1中输入的输入信号执行“异或”运算，并且把“异或”运算的结果作为一个复位信号RST输出到时钟信号发生器14。
为此，现在将参考图4描述图1的猝发模式接收设备(产生输入给复位信号发生器12的所述输入信号)的结构和操作。
图4是根据本发明用于产生输入信号的猝发模式接收设备的框图，其包括光电光电检测器70、前端放大器72以及偏移补偿器74。
光电检测器70以分组单位动态地检测从输入端IN2输入的光，把检测的光转化成为电信号，并且把转换的电信号输出给前端放大器72。然后，前端放大器72把由光电检测器70产生的电信号放大并把放大的电信号输出给偏移补偿器74。在这个时候，偏移补偿器74对由前端放大器72放大的信号的偏移进行补偿并通过输出端OUT1把补偿的结果作为输入信号输出给图1的复位信号发生器12。
接下来，根据本发明优选实施例，现在将参考图1和图6(a)至图6(c)来描述图1的复位信号发生器12的结构和操作。
图5是图1的复位信号发生器的一个实施例12A的电路图。复位信号发生器12A包括第一延迟器90和“异或”运算单元92。
第一延迟器90延迟从输入端IN1输入的输入信号，以便与电压控制信号发生器10产生的电压控制信号Vc的电平相对应，并且把延迟的信号输出到“异或”运算单元92。然后，“异或”运算单元92对从第一延迟器90中输入的延迟信号和从输入端IN1输入的输入信号执行“异或”运算然后把“异或”运算的结果作为复位信号RST输出给图1的时钟信号发生器14。
假设包括在输入信号的分组中的每一比特的中点T’是T/2，则现在将参考图5和图6(a)至图6(c)来描述图5的复位信号发生器12A的操作。这里，T表示包括在输入信号的分组中的每个比特的长度。
图6(a)至图6(c)是输入到图5的复位信号发生器12A或者从图5的复位信号发生器12A中输出的信号的波形图。详细地说，图6(a)、图6(b)和图6(c)分别表示输入信号、延迟的输入信号和复位信号的波形图。
在图5的复位信号发生器12A中，用于响应于由电压控制信号发生器10产生的电压控制信号Vc，第一延迟器90把通过输入端IN1输入的如图6(a)所示的输入信号延迟T/2，然后把如图6(b)所示的延迟信号输出到“异或”运算单元92。然后，单元92对如图6(a)所示的输入信号和如图6(b)所示的延迟信号执行“异或”运算，并且输出如图6(c)所示的“异或”运算结果的复位信号RST。
同时，在步骤32之后，在步骤34，时钟信号发生器14产生作为恢复时钟信号CLK′的信号，该信号的电平响应于从复位信号发生器12输入的复位信号RST和从电压控制信号发生器10中输入的电压控制信号Vc在包含在输入信号分组中的每个比特的中点T’处改变，并且把恢复时钟信号CLK′输出给输出缓存器16和外部。时钟信号发生器14产生恢复时钟信号CLK’，该恢复时钟信号CLK’在复位信号RST的下降边沿处具有上升沿或下降沿。
在下文中，根据本发明的优选实施例，现在将参考图附图描述图1的时钟信号发生器14的结构和操作。
图7是根据本发明优选实施例的图1的时钟信号发生器14的框图。时钟信号发生器14包括第二和第三延迟器110和114、第一和第二选择器112和118，以及第一和第二反相器(inverter)116和120。
图8示出了用于解释如图7所示的每个元件操作的输入信号、复位信号、恢复时钟信号以及第一到第四时钟信号的波形图，其中，假定包括在输入信号分组中的每个比特的中点T’是T/2。参见图8，用于响应于从图1的电压控制信号发生器10中输出的电压控制信号Vc，图7的第二延迟器110延迟一个恢复时钟信号CLK’，并且把延迟的时钟信号输出到图7的第一选择器112。然后，用于响应于由复位信号发生器12产生的复位信号RST，第一选择器112选择由第二延迟器110延迟的信号或者恢复时钟信号CLK’，并且把选择的结果作为第一时钟信号输出给第三延迟器114。详细地说，第一选择器112可以是一个多路复用器140，其中，由第二延迟器110延迟的信号、恢复时钟信号CLK1以及由复位信号发生器12产生的复位信号RST分别输入给一个‘0’输入端、一个‘1’输入端和一个选择端S。响应于复位信号RST，输入到多路复用器140的信号之一被选择然后作为第一时钟信号输出给第三延迟器114。在这里，当复位信号RST为一个‘低’逻辑值时，多路复用器140选择由第二延迟器110延迟的信号；并且当复位信号RST为一个‘高’逻辑值时选择恢复时钟信号CLK’。
在这个时候，第一反相器116把恢复时钟信号CLK’反相，并且把该反相的时钟信号作为如图8所示的第二时钟信号输出给第二选择器118。在这里，第一反相器116例如可以是一个反相器(未示出)。响应于由电压控制信号发生器10产生的电压控制信号Vc，第三延迟器114将由第一选择器112选择的第一时钟信号延迟。由第三延迟器114延迟的第一时钟信号输出到第二选择器118，作为如图8所示的第三时钟信号。响应于从复位信号发生器12输入的复位信号RST，第二选择器118或者选择由第一反相器116产生的第二时钟信号，或者选择由第三延迟器114产生的第三时钟信号，并且把选定的信号作为如图8所示的第四时钟信号输入给第二反相器120。为此，第二选择器118可以是一个多路复用器142。在这里，由第三延迟器114产生的第三时钟信号、由第一反相器116产生的第二时钟信号以及由复位信号发生器12产生的复位信号RST分别输入到多路复用器142的一个‘0’输入端、‘1’输入端及选择端S。另外，用于响应于复位信号RST，第二选择器118选择第二和第三时钟信号之一并把选定的信号输出给第二反相器120。因此，当复位信号RST为一个″低″逻辑电平时多路复用器142选择由第三延迟器114产生的第三时钟信号并且当复位信号RST为一个″高″逻辑电平时选择由第一反相器116产生的第二时钟信号。例如，在复位信号RST从″低″逻辑电平变化到″高″逻辑电平之后的T/2期间，第四时钟信号为一个″低″逻辑电平，并且第四时钟信号的逻辑电平改变，即，从一个‘低’逻辑电平到一个‘高’逻辑电平并且在复位信号RST从″高″逻辑电平变化到″低″逻辑电平时的T/2期间为″高″逻辑电平。
第二反相器120把由第二选择器118选择的信号反相并且把该反相信号作为恢复时钟信号CLK’输出给图1的输出缓存器16。在这里，第二反相器120可以是一个反相器(未示出)。
此外，图5的第一延迟器90以及图7的第二和第三延迟器110和114的每一个可以由偶数个反相器(未示出)来实现。根据电压控制信号Vc来确定由每个反相器产生的反相信号所需要的时间。例如，电压控制信号Vc的电平越高，则由第一到第三延迟器90、110和114产生的延迟信号所需要的时间增加就越多。
在这里，能使用图7的时钟信号发生器14作为图3的电压控制振荡器56。在这种情况下，与图7不同，具有一个″低″逻辑电平的信号代替如图8所示的复位信号RST输入给第一和第二选择器112和118。
在步骤34之后，输出缓存器16把通过输入端IN1输入的输入信号缓存并且响应于由时钟信号发生器14产生的恢复时钟信号CLK’来把该缓存信号作为恢复的数据DATA输出(步骤36)。因此，输出缓存器16可以是一个D触发器20，它具有：一个数据输入端D，通过输入端IN1输入输入信号；一个时钟端CK，输入恢复时钟信号CLK′；和输出恢复数据DATA的一个正输出端Q。
在下文中，根据本发明，将对于如下情况参考附图描述一种由猝发模式接收设备执行的用于恢复时钟信号CLK′的方法，该情况为：经由输入端IN1输入的输入信号具有抖动，并且假设包含在输入信号分组中的每一比特的中点T’是T/2。
图9(a)至图9(d)是由图5的复位信号发生器12A的每一元件产生的信号和恢复时钟信号的波形图。详细地说，图9(a)是输入信号的波形图，图9(b)是被延迟了T/2的输入信号的波形图，图9(c)是复位信号RST的波形图，和图9(d)是恢复时钟信号CLK′的波形图。
在输入信号正常输入的情况200中(即没有抖动，如图9(a)所示)，在根据本发明的恢复时钟信号的方法中，产生如图9(c)所示的在复位信号RST的下降沿处具有一个上升沿的恢复时钟信号CLK′。在这个时候，将恢复时钟信号CLK’与输入信号的中点(即，在T/2处)精确地对准。
如图9(a)的参考数字300所示，在输入信号由抖动而被移到左边的情况202中，根据本发明，将图9(c)所示的复位信号RST移到图9(a)的输入信号向左方向移动的范围之左。然后，根据图9(c)所示的偏移的复位信号产生如图9(a)所示的恢复时钟信号CLK′。因此，图9(d)所示恢复时钟信号CLK′能够与图9(a)所示的输入信号中点T/2精确对准。
最后，在输入信号由抖动而被移到右边的情况204中，如图9(a)的参考数字302所示，根据本发明，将图9(c)所示的复位信号RST移到图9(a)的输入信号右移的范围之右。然后，根据图9(c)所示的偏移的复位信号产生图9(d)所示的恢复时钟信号CLK′。因此，图9(d)所示恢复时钟信号CLK’能够与如图9(a)所示的输入信号的中点T/2精确对准。
总之，在根据本发明的一种猝发模式接收设备和一种方法中，依靠输入信号产生复位信号RST；在产生的复位信号RST的控制下，在包括在输入信号的分组中的每个比特的中点T′处具有一个上升或下降沿的一个时钟信号CLK′恢复；并且使用恢复时钟信号CLK′能够根据输入信号恢复数据DATA。
虽然参考本发明优选实施例已经特别地示出并描述了本发明，但是本领域技术人员应该理解，不偏离由所提出的权利要求定义的本发明的构思和范围的条件下，可以在形式和细节上对本发明进行各种改变。
如上所述，根据本发明，在抗噪、猝发模式接收设备和一种用于恢复在猝发模式接收设备中的时钟信号和数据的方法中，在输入信号的每个比特的中点改变恢复时钟信号的电平。因此，即使输入信号具有由于抖动或其他因素引起的差错时，时钟信号和数据也可以可靠地恢复。此外，在传统多相方法中，输入信号在3比特之内被锁定；而根据本发明，输入信号可以在1比特之内被锁定。因此，可快速恢复时钟信号和数据。

Claims (8)

1.一种抗噪、猝发模式接收设备，包括：
一个电压控制信号发生器，用于倍增系统时钟信号的频率并且用于产生电压控制信号，该电压控制信号的电平对应于系统时钟信号的该倍增频率；
一个复位信号发生器，用于响应该电压控制信号，将以分组单位不规则输入的输入信号延迟，对该延迟信号和输入信号执行″异或″运算，并且把″异或″运算的结果作为复位信号进行输出；
一个时钟信号发生器，用于响应于复位信号和电压控制信号，产生在包括在分组中的每个比特T的中点处其电平改变的信号，并且输出该恢复时钟信号；和
一个输出缓存器，用于缓存输入信号，并响应于该恢复时钟信号输出作为恢复数据的该缓存信号，
其中，所述时钟信号发生器包括：
第二延迟器，用于响应于所述电压控制信号来延迟所述恢复时钟信号并且输出该延迟的时钟信号；
第一选择器，用于响应于所述复位信号，选择性地输出由第二延迟器延迟的信号和所述恢复时钟信号其中之一；
第三延迟器，用于响应于所述电压控制信号，延迟由第一选择器选择的信号，并且输出所述延迟的信号；
第一反相器，用于将所述恢复时钟信号反相并且输出所述反相信号；
第二选择器，用于响应于所述复位信号，选择性地输出由第一反相器反相的信号和由第三延迟器延迟的信号其中之一；和
第二反相器，用于将由第二选择器选择的信号反相并且把所述反相信号作为所述恢复时钟信号输出。
2.如权利要求1所述的抗噪、猝发模式接收设备，还包括：
一个光电检测器，用于动态地检测以分组为单位的光，并且用于把检测到的光转换成为电信号并输出所述电信号；
一个前端放大器，用于放大从所述光电检测器中输出的所述电信号；和
一个偏移补偿器，用于补偿所述放大电信号的偏移并且用于输出补偿偏移的结果，作为输入信号。
3.如权利要求1所述的抗噪、猝发模式接收设备，其中，所述电压控制信号发生器包括：
一个相位差检测器，用于检测在系统时钟信号和分频信号之间的相位差；
一个电荷泵，用于提供或吸收与所述相位差检测器检测的相位差相对应的电荷；
一个环路滤波器，用于将与提供的或吸收的电荷相对应的电压低通滤波并且把低通滤波的结果作为电压控制信号进行输出；
一个电压控制振荡器，用于输出振荡信号，所述振荡信号的频率响应于所述电压控制信号来进行振荡；和
一个分频器，用于对所述振荡信号进行分频并且把分频结果作为分频信号输出给相位差检测器。
4.如权利要求1所述的抗噪、猝发模式接收设备，其中，所述复位信号发生器包括：
第一延迟器，用于将与电压控制信号电平相应的输入信号延迟并且输出该延迟的输入信号；和
一个“异或”门，用于对由第一延迟器延迟的输入信号和所述输入信号执行″异或″运算，并且把所述″异或″运算的该作为复位信号输出。
5.如权利要求3所述的抗噪、猝发模式接收设备，其中，电压控制振荡器包括第二延迟器、第一选择器、第三延迟器、第一反相器、第二选择器以及第二反相器，
其中，所述复位信号保持在预确定逻辑电平上，以使第一选择器选择由所述第二延迟器延迟的信号，第二选择器选择由第三延迟器延迟的信号。
6.如权利要求1所述的抗噪、猝发模式接收设备，其中，输出缓存器包括一个D触发器，该D触发器具有：输入所述输入信号的数据输入端；输入所述恢复时钟信号的时钟端；和一个输出所述恢复的数据的输出端。
7.如权利要求1所述的抗噪、猝发模式接收设备，其中，中点意指一个比特的一半(T/2)；响应电压控制信号，所述复位信号发生器把输入信号延迟T/2，并且所述时钟信号发生器在复位信号的下降边沿处提升恢复时钟信号。
8.一种由一个抗噪、猝发模式接收设备执行的用于恢复时钟信号和数据的方法，该方法包括：
倍增系统时钟信号的频率，然后产生电压控制信号，该电压控制信号的电平对应于系统时钟信号的所述倍增频率；
使用电压控制信号将以分组单位不规则给出的输入信号延迟，对该延迟信号和输入信号执行″异或″运算以便获得复位信号；
使用复位信号和电压控制信号来产生作为恢复时钟信号的信号，所述信号的电平在包含在分组中的每个比特T的中点处改变；和
缓存该输入信号并使用所述恢复时钟信号来获得根据缓存信号恢复的数据，
其中，所述时钟信号发生步骤包括：
第二延迟步骤，用于响应于所述电压控制信号来延迟所述恢复时钟信号并且输出该延迟的时钟信号；
第一选择步骤，用于响应于所述复位信号，选择性地输出由该第二延迟步骤延迟的信号和所述恢复时钟信号其中之一；
第三延迟步骤，用于响应于所述电压控制信号，延迟由该第一选择步骤选择的信号，并且输出所述延迟的信号；
第一反相步骤，用于将所述恢复时钟信号反相并且输出所述反相信号；
第二选择步骤，用于响应于所述复位信号，选择性地输出由该第一反相步骤反相的信号和由该第三延迟步骤延迟的信号其中之一；和
第二反相步骤，用于将由该第二选择步骤选择的信号反相并且把所述反相信号作为所述恢复时钟信号输出。
CNB021437106A 2001-06-27 2002-06-27 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法 Expired - Fee Related CN1224178C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2001-0037050A KR100400225B1 (ko) 2001-06-27 2001-06-27 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법
KR37050/01 2001-06-27
KR37050/2001 2001-06-27

Publications (2)

Publication Number Publication Date
CN1404231A CN1404231A (zh) 2003-03-19
CN1224178C true CN1224178C (zh) 2005-10-19

Family

ID=36580462

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021437106A Expired - Fee Related CN1224178C (zh) 2001-06-27 2002-06-27 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法

Country Status (6)

Country Link
US (1) US7177381B2 (zh)
EP (1) EP1271785B1 (zh)
JP (1) JP3623948B2 (zh)
KR (1) KR100400225B1 (zh)
CN (1) CN1224178C (zh)
DE (1) DE60205541T2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467322B1 (ko) * 2002-09-18 2005-01-24 한국전자통신연구원 버스트 모드 클럭신호 재생장치 및 방법
KR100601048B1 (ko) 2004-04-22 2006-07-14 한국전자통신연구원 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법
GB2416968A (en) * 2004-07-30 2006-02-08 Hewlett Packard Development Co Clock circuit for RFID tag which forces a change in oscillator state in response to transition in received signal to achieve immediate synchronisation
KR100748093B1 (ko) * 2005-12-08 2007-08-09 한국전자통신연구원 이더넷 수동형 광가입자망에서의 버스트 데이터 수신 처리방법 및 장치
US7733886B2 (en) 2005-12-08 2010-06-08 Electronics And Telecommunications Research Institute Burst data reception method and apparatus in EPON
US20080300528A1 (en) 2007-05-29 2008-12-04 Creativasc Medical Llc Arteriovenous access valve system and process
TW201015282A (en) * 2008-10-09 2010-04-16 Realtek Semiconductor Corp Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit
KR101145792B1 (ko) * 2010-03-29 2012-05-16 에스케이하이닉스 주식회사 내부전압 생성회로
KR101811630B1 (ko) * 2011-12-22 2017-12-27 에스케이하이닉스 주식회사 신호 송수신 시스템
CN103713194B (zh) * 2012-10-08 2016-08-03 富士通株式会社 一种用于时钟恢复的相位检测方法和装置
KR101704600B1 (ko) * 2014-10-31 2017-02-08 한국전기연구원 홀센서 글리치 제거 장치
TWI646779B (zh) * 2017-07-21 2019-01-01 義隆電子股份有限公司 重置信號的處理電路
KR20210057416A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 무선 통신 장치 및 방법
CN113381754A (zh) * 2020-03-10 2021-09-10 意法半导体国际有限公司 用于芯片复位架构的时钟延迟电路
CN112416848B (zh) * 2020-11-18 2023-10-20 海光信息技术股份有限公司 源芯片、目的芯片、数据传输方法及处理器系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513427A (en) * 1982-08-30 1985-04-23 Xerox Corporation Data and clock recovery system for data communication controller
AU674322B2 (en) * 1992-06-02 1996-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Clock extraction circuit for fiber optical receivers
US5319266A (en) * 1993-02-24 1994-06-07 Antel Optronics Inc. Differential boxcar integrator with auto-zero function
US5399995A (en) * 1994-04-08 1995-03-21 Raytheon Company CMOS circuit providing 90 degree phase delay
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
US5982834A (en) * 1997-05-09 1999-11-09 Sun Microsystems, Incorporated Clock recovery system for high speed small amplitude data stream
JP3039466B2 (ja) * 1997-08-12 2000-05-08 日本電気株式会社 クロックリカバリ回路
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
US6150889A (en) * 1998-08-03 2000-11-21 Motorola, Inc. Circuit and method for minimizing recovery time
AU1375200A (en) * 1998-11-24 2000-06-13 Giga A/S A method and a circuit for recovering a digital data signal and a clock from a received data signal

Also Published As

Publication number Publication date
EP1271785B1 (en) 2005-08-17
KR100400225B1 (ko) 2003-10-01
US7177381B2 (en) 2007-02-13
US20030026373A1 (en) 2003-02-06
DE60205541D1 (de) 2005-09-22
JP3623948B2 (ja) 2005-02-23
KR20030001709A (ko) 2003-01-08
JP2003032233A (ja) 2003-01-31
EP1271785A1 (en) 2003-01-02
CN1404231A (zh) 2003-03-19
DE60205541T2 (de) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
US7756232B2 (en) Clock and data recovery circuit
CN1222857C (zh) 产生内部时钟信号的电路和方法
CN1846391A (zh) 相位检测器
CN100581095C (zh) 时钟恢复电路以及通讯装置
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1893277A (zh) 可调整增益曲线的相位检测电路与其方法
CN1815892A (zh) 一种检测相位误差并产生控制信号的电路
CN1909376A (zh) 相位及频率检测电路
US6377127B1 (en) Phase locked loop circuit
CN1302477A (zh) 时钟生成电路、串/并变换器、并/串变换器及半导体装置
CN1667750A (zh) 用于产生内部时钟信号的装置
JP4220320B2 (ja) 半導体集積回路装置
CN1217486C (zh) 相位比较电路
CN1155156C (zh) 时钟提取电路
US8331514B2 (en) Digital second-order CDR circuits
US8275085B2 (en) Apparatus and method for recovering data
CN1161901C (zh) 光通信系统中上行高速数据的同步接收方法与电路
US8995597B2 (en) Digital second-order CDR circuits
CN1702970A (zh) 相位同步电路
CN1286289C (zh) 时钟数据恢复电路及其实现方法
CN1685656A (zh) 从数据信号中提取时钟信号的时钟信号提取设备和方法
KR101515360B1 (ko) 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공
JP3705273B2 (ja) クロック抽出回路およびクロック抽出方法
CN1921315A (zh) 时脉信号调整方法与装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051019