CN1515973A - 基准电压产生电路和基准电流产生电路 - Google Patents

基准电压产生电路和基准电流产生电路 Download PDF

Info

Publication number
CN1515973A
CN1515973A CNA031425925A CN03142592A CN1515973A CN 1515973 A CN1515973 A CN 1515973A CN A031425925 A CNA031425925 A CN A031425925A CN 03142592 A CN03142592 A CN 03142592A CN 1515973 A CN1515973 A CN 1515973A
Authority
CN
China
Prior art keywords
voltage
current
circuit
reference voltage
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031425925A
Other languages
English (en)
Inventor
T
番場博則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1515973A publication Critical patent/CN1515973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Abstract

本发明用于使从基准电压产生电路输出的温度依赖性、电源电压依赖性小的电压设定为电源电压内的任意的值而在1.25V以下动作。具备把PN结的正方向电压变换的第一电流变换电路，把电流密度改变后的PN结的正方向电压之差变换的第二电流变换电路，把用上述第一电流变换电路得到的第一电流量和用上述第二电流变换电路得到的第二电流量相加得到第三电流量的电流相加电路，把上述第三电流量变换成电压的电流电压变换电路。

Description

基准电压产生电路和基准电流产生电路
本申请是申请日为1998年7月29日的中国发明专利申请98116659.8的分案申请。
技术领域
本发明涉及形成于半导体器件上的基准电压产生电路和基准电流产生电路，特别是涉及使用MOS晶体管构成的基准电压产生电路和基准电流产生电路，这些电路形成于例如使用比电源电压还低的基准电压的半导体器件上。
背景技术
以往，作为对温度的依赖性和电源电压的依赖性不大的基准电压产生电路而为人熟知的能带间隙基准(BGR)电路，由于产生与硅的能带间隙大致相等的基准电压，故被命名为能带间隙基准电路，在要得到高精度的基准电压的情况下经常被人们使用。
使用形成于半导体器件上的现有的双极晶体管构成的BGR电路，其构成为：使PN结二极管或集电极和基极相互连接起来的晶体管的基极和发射极间PN结(以下，叫做二极管)的正方向电压VF(具有负的温度系数)，和改变了电流密度的二极管的正方向电压VF之差的电压(具有正的温度系数)的数倍的电压相加，输出温度系数大致为零的约1.25V。
现在，虽然半导体器件已发展为低电压化，但在BGR电路的输出电压为约1.25V的情况下，电源电压的下限为1.25V+α。因此，即便是借助于晶体管的阈值等的调整来减小α，也不可能用1.25V的电源电压使半导体器件动作。
以下，对这一点进行详细说明。
图21示出了使用NPN晶体管构成的现有例1的BGR电路的基本构成。
在图21中，Q1、Q2、Q3是NPN晶体管，R1、R2、R3是电阻元件，I是电源，VBE1、VBE2、VBE3是上述晶体管Q1、Q2、Q3的基极和发射极间电压，Vref是输出电压(基准电压)。如果Q1、Q2的特性相同，则晶体管Q2的发射极电压V2将变成为：
V2＝VBE1-VBE2＝VT·In(I1/I2).........(1)
Vref将变成为：
Vref＝VBE3+(R3/R2)V2
＝VBE3+(R3/R2)VT·In(I1/I2).........(2)
(2)式的第一项虽然具有大致上-2mV/℃的温度系数，但是，由于在(2)式的第二项中，热电压，VT为
VT＝k·T/q                   .........(3)
且具有下述温度系数：
(R3/R2)(k/q)In(I1/I2).........(4)
所以Vref的温度系数变成为零的条件是：
k＝1.38×10-23J/K    .........(5)
倘代入
q＝1.6×10-19C    .........(6)
则上述温度系数将变成：
(R3/R2)In(I1/I2)＝23.2  .........(7)
倘在(2)式中，假定在23℃下，VBE3＝0.65V，则
Vref＝0.65+0.6＝1.25V    .........(8)
该值大致上等于硅的能带间隙值(1.205)。
但是，上边所说过的图21的BGR电路，存在着输出电压为1.25V且不可变，以及不能使电压变成1.25V以下的问题。
图22示出了不使用双晶体管构成现有例2的BGR电路的基本构成。
该BGR由1个二极管D1、N个二极管D2，电阻元件R1、R2、R3，由CMOS晶体管构成的1个差分放大电路DA和1个PMOS晶体管TP构成。
上述差分放大电路DA的一侧的输入上，输入二极管D1的一端节点的电压VA，+侧输入上输入二极管D2的一端节点的电压VB，并控制为使得VA和VB相等(R1和R2两端的电压变为相等)。因此，
I1/I2＝R2/R1               .........(9)
若用下式来表示二极管的特性
I＝IS{e(qVF/kT)-1}         .........(10)
VF＞＞q/k·T＝26mV         .........(11)
式中，IS是(逆方向)饱和电流，VF是正方向电压。
根据式(11)，可以忽略式(10)中的-1，可以表示为：
VF＝VT·In(I/IS)           .........(12)
其中，电阻元件R3两端的电压将变成为：
ΔVF＝VFl-VF2＝VT·In(N·I1/I2)
＝VT·In(N·R2/R1)         .........(13)
热电压VT具有0.086mV/℃的温度系数，另一方面，二极管D1的正方向电压VFl具有约-2mV/℃的温度系数。因此，把电阻元件R1、R2、R3的电阻值设定为下式所述的条件：
Vref＝VF1+(R2/R3)ΔVF      .........(14)
∋ Vref / ∋ T - - - - - - - ( 15 )
作为一个例子，设N＝10个，R1＝R2＝600kΩ，R3=60kΩ，则ΔVF将变成电流比为1∶10的二极管D1和D2的电压差，Vref将变成为：
Vref＝VFl+10·ΔVF＝1.25V  .........(16)
该现有例2也和前边说过的现有例1一样存在着输出电压固定为1.25V(不可变)和要使用的电源电压不能低于1.25V以下的问题。
如上所述，产生温度依赖性和电源电压依赖性小的基准电压的现有的BGR电路，存在着输出电压约为1.25V，是固定的，且不能使之以约1.25V以下的电源电压动作的问题。
发明内容
本发明就是为解决上述问题而发明的，目的是提供一种在所供给的电源电压的范围内，可以产生把温度依赖性和电源电压依赖性小的基准电压设定为任意的低电压，且可以在1.25V以下动作的基准电压产生电路。
此外，本发明的另一目的是提供可以产生温度依赖性和电源电压依赖性小的基准电流的基准电流产生电路。
本发明的基准电压产生电路，其特征是具备：把PN结的正方向电压变换成与其电压成比例的第一电流量的第一电流变换电路；把电流密度改变后的PN结的正方向电压之差变换成与其电压成比例的第二电流量的第二电流变换电路；把用上述第一电流变换电路得到的第一电流量和用上述第二电流变换电路得到的第二电流量相加后的第三电流量变换成电压的电流电压变换电路，且作为上述PN结以外的有源器件用MIS晶体管构成。
此外，本发明的基准电压产生电路，其特征是具备：把PN结的正方向电压变换成与其电压成比例的第一电流量的第一电流变换电路；把电流密度改变后的PN结的正方向电压之差变换成与其电压成比例的第二电流量的第二电流变换电路；把用上述第一电流变换电路得到的第一电流量和用上述第二电流变换电路得到的第二电流量相加的电流相加电路，且作为上述PN结以外的有源器件用MIS晶体管构成。
如上所述，在本发明中，采用在对二极管的PN结的正方向电压和其差进行了电流变换之后，进行相加的办法，在消除温度依赖性的同时可以产生任意的值的基准电压或基准电流。而且这时，作为进行上述的电流变换或其后的电压变换的电路的主要部分的有源器件由MIS晶体管构成，所以电流变换电路、电流相加电路和电流电压变换电路的全体，都可以用CMOS的制造工艺形成，故不会招致大的工序数的增加。
根据本发明的一个方面，提供一种基准电压产生电路，包括：电流产生电路，用于产生通过将第一电流与第二电流相加而获得的电流，第一电流由一个第一p-n结的第一正向电压变换而来，第二电流由所述第一p-n结和一个第二p-n结的正向电压之间的电压差变换而来；以及电流电压变换电路，用于将由所述电流产生电路产生的电流变换成电压。
根据本发明的另一个方面，提供一种基准电流产生电路，包括：第一p-n结；第二p-n结；和一个电路，用于产生通过将第一电流与第二电流相加而获得的电流，第一电流由所述第一p-n结的第一正向电压变换而来，第二电流由所述第一p-n结和所述第二p-n结的正向电压之间的电压差变换而来；其中所述第一电流正比于所述第一正向电压，所述第二电流正比于所述电压差。
根据本发明的另一个方面，提供一种基准电流产生电方法，包括步骤：产生通过将第一电流与第二电流相加而获得的电流，第一电流由一个第一p-n结的第一正向电压变换而来，第二电流由所述第一p-n结和一个第二p-n结的正向电压之间的电压差变换而来；以及将产生的电流变换为电压。
根据本发明的另一个方面，提供一种基准电流产生电方法，包括步骤：提供第一p-n结和第二p-n结；和产生通过将第一电流与第二电流相加而获得的电流，第一电流由所述第一p-n结的第一正向电压变换而来，第二电流由所述第一p-n结和所述第二p-n结的正向电压之间的电压差变换而来；其中所述第一电流正比于所述第一正向电压，所述第二电流正比于所述电压差。
附图说明
图1的框图示出了本发明的基准电压产生电路的基本构成。
图2的电路图示出了图1的基准电压产生电路的实施方案1的实施例1。
图3的电路图示出了图2中的差分放大电路的一个例子。
图4的电路图示出了图2中的差分放大电路的另一例子。
图5的电路图示出了图1的基准电压产生电路的实施方案2的实施例。
图6的电路图示出了图5的基准电压产生电路的变形例1。
图7的电路图示出了图5的基准电压产生电路的变形例2。
图8的电路图示出了图5的基准电压产生电路中的把基准电压产生电路内的电压用作差分放大电路的恒流源晶体管的栅极偏压的具体例1。
图9的电路图示出了图5的基准电压产生电路中的把基准电压产生电路内的电压用作差分放大电路的恒流源晶体管的栅极偏压的具体例2。
图10的电路图示出了图5的基准电压产生电路中的把基准电压产生电路内的电压用作差分放大电路的恒流源晶体管的栅极偏压的具体例3。
图11的电路图示出了图5的基准电压产生电路中的把基准电压产生电路内的电压用作差分放大电路的恒流源晶体管的栅极偏压的具体例4。
图12的电路图示出了图5的基准电压产生电路中的把基准电压产生电路内的电压用作差分放大电路的恒流源晶体管的栅极偏压的具体例5。
图13的电路图示出了图1的基准电压产生电路的第三实施方案。
图14的电路图示出了可产生多个图13中的电压电平的电阻元件的构造的一个例子。
图15的电路图示出了可以修整的第二电阻元件的构造的一个例子。
图16的电路图示出了图1的基准电压产生电路的实施方案4的基准电压产生电路的一个例子。
图17的电路图示出了图1的基准电压产生电路的实施方案5的基准电压产生电路的一个例子。
图18的电路图示出了图1的基准电压产生电路的实施方案6的基准电压产生电路的一个例子。
图19的电路图示出了图1的基准电压产生电路的实施方案7的基准电压产生电路的一个例子。
图20的电路图示出了本发明的基准电流产生电路的一个例子。
图21的电路图示出了应用了现有的双极晶体管的能带间隙基准电路的一个例子。
图22的电路图示出了应用了现有的CMOS晶体管的能带间隙基准电路的一个例子。
具体实施方式
以下，参照附图详细地说明本发明的实施方案。
图1示出了本发明的基准电压产生电路的基本构成。
在图1中，11是把PN结的正方向电压变换成与其电压成比例的第一电流量的第一电流变换电路，12是把电流密度改变后的PN结的正方向电压之差变换成与其电压成比例的第二电流量的第二电流变换电路，13是把用上述第一电流变换电路得到的第一电流量和用上述第二电流变换电路得到的第二电流量相加得到第三电流量的电流相加电路，14是把上述第三电流量变换成电压的电流电压变换电路。其中，作为上述PN结以外的有源器件用MOS晶体管构成。其次，说明图1的基准电压产生电路的实施方案1。
实施例1(图2～图4)
图2示出了图1的基准电压产生电路的实施方案1一个例子。
在图2中，与图1中的第二电流产生电路12相对应的部分，是具有下述部分的电路。这些部分是：串接在提供电源电位VDD的电源节点(VDD节点)和提供接地电位VSS的接地节点(VSS节点)之间的第一PMOS晶体管P1和第一PN结(二极管)D1；串接于VDD节点和VSS节点之间，且与上述第一PMOS晶体管P1源极彼此间及栅极彼此间连接起来的第二PMOS晶体管P2；第一电阻元件R1和多个并联连接起来的第二PN结(二极管)D2；把源极连接到VDD节点上，与上述第二PMOS晶体管P2栅极彼此间连接起来的第三PMOS晶体管P3；进行控制，使得把依赖于上述第一PN结D1的特性的第一电压VA和依赖于上述第一电阻元件R1和第二PN结的特性的第二电压VB输入到差分放大电路DA1中去，使该差分放大电路DA1的输出加到上述第一PMOS晶体管P1的栅极和第二PMOS晶体管P2的栅极上，并使上述第一电压VA和第二电压VB变成为相等的反馈控制电路。
与图1中的第一电流变换电路11对应的部分，是把源极连接到VDD节点上，把上述第一电压VA(或与之相等的电压)加到栅极上的第四PMOS晶体管P4。在本例中，使用了把与第一电压VA相等的电压加到第四PMOS晶体管P4的栅极上的电路，作为其一例，使用了下述电路：其具有把串接于VDD节点和VSS节点之间，且与上述第四PMOS晶体管P4源极彼此间及栅极彼此间连接起来的第五PMOS晶体管P5和第二电阻元件R3；上述第一电压VA和上述第二电阻元件R3的一端节点的电压VC输入差分放大电路DA2；进行反馈控制，使得把该差分放大电路DA2的输出加到上述第五PMOS晶体管P5的栅极上并使上述第二电阻元件R3的端子电压VC变成为与上述第一电压VC相等的控制电路。
与图1中的电流相加电路13对应的部分，是把上述第三PMOS体管P3的漏极与上述的4PMOS晶体管P4的漏极连接起来的部分。
与图1中的电流变换电路14对应的部分，是连接在上述第三PMOS晶体管P3和上述第四PMOS晶体管P4的漏极的公共连接节点与VSS节点之间的电流变换用的电阻元件R2，在该电阻元件R2的一端节点上，可以得到输出电压(基准电压)Vref。
在以下的说明中，假定PMOS晶体管P1～P5的尺寸相等。此外，作为上述第一电压VA取出上述第一PMOS晶体管P1的漏极电压，作为上述第二电压VB取出上述第二PMOS晶体管P2的漏极电压。
在图2的基准电压产生电路中，VF1、VF2是二极管D1和D2的正方向电压。I1、I2、I3、I4、I5是PMOS晶体管P1～P5的漏极电流，ΔVF是R1的两端间的电压。
用差分放大电路DA1进行反馈控制，使得
VA＝VB           .........(17)
此外，由于PMOS晶体管P1、P2的栅极是公共的，故
I1＝I2           .........(18)
此外，由于
VA＝VF1
VB＝VF2+ΔVF1
ΔVF＝ΔVF1-ΔVF2    .........(19)
所以，
I1＝I2＝ΔVF/R1      .........(20)
另一方面，用差分放大电路DA2进行反馈控制，使得
VC＝VA               .........(21)
因此，
I5＝VC/R3＝VA/R3＝ΔVF1/R3    .........(22)
由于PMOS晶体管P1～P3形成了电流镜电路，所以
I3＝I2                     .........(23)
I4＝I5                     .........(24)
因此，
Vref＝R2(I4+I3)
＝R2{(VF1/R3)+(ΔVF/R1)}
＝(R2/R3){VF1+(R3/R1)ΔVF} .........(25)
在这里，假定R3和R1之比与Vref的温度无关。此外，Vref的电平大体上在电源电压VDD内可以用R2与R3之比自由地设定。
作为一个例子，在N＝10个，R1＝60kΩ，R2＝300kΩ，R3＝600kΩ的情况下，ΔVF将变成为二极管的电流比1∶10的二极管D1和D2的电压差。因此
Vref＝(VF1+10·ΔVF)/2＝0.625V......(26)
该输出电压Vref，参照图22将变成为用2除上述的现有例2的BGR电路的输出电压Vref(式(16))。由于用式(16)表示的输出电压Vref几乎与温度无关，所以用式(26)表示的输出电压Vref也几乎与温度无关。
这样一来，如果调整电流电压变换用的电阻元件R2的电阻值，就可以产生在电源电压VDD内大体上任意的输出电压。特别是当如在上述例子中所述，使R2变成R3的一半时，输出电压将变成接近VA、VB、VC的值，应用了PMOS晶体管P1～P3的电流镜电路和应用了PMOS晶体管P和P4的电流镜电路，由于将变成各自的晶体管的漏极电压大体上相同的大小，故可以在要求特性好的地方使用。
在上述的例子中，为了使说明易懂，把PMOS晶体管P1～P5的大小设为相同，但是这些尺寸没有必要是相同的尺寸，只要考虑到这些的尺寸比来设定各个电阻的值就可以。
图3，作为图2中的差分放大电路DA1和DA2的例1，示出了具有NMOS差分放大电路和PMOS电流镜负载电路的CMOS差分放大电路。该差分放大电路是用NMOS晶体管接受并放大输入电压的电路。
示于图3的差分放大电路，具备有：构成把各个源极连接在一起的差分放大对的2个NMOS晶体管N1和N2；连接在构成上述差分放大对的NMOS晶体管的源极公共连接节点和接地节点间，把偏压VR1加到栅极上的恒流源用NMOS晶体管N3；作为负载连接到构成上述差分放大对的NMOS晶体管的漏极和VDD节点之间，且连接到电流镜上的2个PMOS晶体管P6和P7。
即，具备有：把源极连接到VDD上，且使栅极和漏极相互连接的第六PMOS晶体管P6；把源极连接到VDD上，且与上述第六PMOS晶体管P6源极彼此间及栅极彼此间连接起来的第七PMOS晶体管P7；把漏极连接到上述第六PMOS晶体管P6的漏极上，并把上述电压VB加到栅极上的第一NMOS晶体管N1；把漏极连接到上述第七PMOS晶体管P7的漏极上，并把上述电压VA加到栅极上的第二NMOS晶体管N2；；连接在上述第一NMOS晶体管N1和第二NMOS晶体管N2的源极公共节点和接地节点之间，并把偏压VR加到栅极上的恒流源用的第三NMOS晶体管N3。
在使用了图3所示的差分放大电路的情况下，要想使该电路动作就必须使NMOS晶体管N的阈值VIN比输入电压低。
在这里可以试着把电路整体的电源电压VDD的下限看作是VDDIN。
设差分放大电路的各个晶体管进行5极管动作，并设在阈值附近动作，假定对+输入端和-输入端加上相同的输入电压VIN。
把偏压VR1已加在栅极上的晶体管，作为恒流源来动作，使差分放大电路的电流收拢的同时，送入输入电压VIN的晶体管N1和N2进行5极管动作起着提高放大倍数的作用。因此，构成差分对管的NMOS晶体管N1、N2的源极公共连接节点的电位VS上升为VIN-VTN，本身为NMOS晶体管N1的漏极电位的Vl和NMOS晶体管N2的漏极电位(输出电位)VOUT就不可能下降到VS。
因此，如果把PMOS晶体管的阈值定为VTP(VTP为负值)，则当电源电压VDD不大于VS+|VTP|时，由于PMOS晶体管不能导通，故该差分放大电路不动作。
此外，差分放大电路的输出电压VOUT已送入栅极的PMOS晶体管也同样地变得不导通，基准电压产生电路变得不动作。
此外即便假定为差分放大电路整体已动作，如果电源电压VDD在二极管电压VF1以下，电路整体(基准电压产生电路)也不会动作。
若把VF1代入VIN中求VDDIN，则动作条件为VTN＜VF1，
在VTN＜VTP的情况下，VDDIN＝VF1-VTN+|VTP|
在VTN≥VTP的情况下，VDDIN＝VF1
即，使用了图3所示的差分放大电路的图2的基准电压产生电路，把二极管的正方向电压和正方向电流密度已改变后的多个二极管的正方向电压VF之差的电压换算成与各自的电压成比例的电流，再对该2个电流相加，采用将其变换成电压的办法，输出基准电压Vref。
在这种情况下，通过晶体管的阈值等的调整，有可能使电源电压的下限VDDIN接近二极管的VF(约0.8V)。因此，就可以使用需要低电压动作的半导体器件。这与在现有的BGR电路中，即便改变晶体管的阈值等也不能使电源电压的下限VDDIN变成约1.25V以下相比，是极其有效的。
图4示出了图2中的差分放大电路DA1和DA2的例2。
该差分放大电路由具有PMOS差分放大电路和NMOS电流镜负载电路的CMOS差分放大电路和对其输出进行反相放大的CMOS反相器构成，用PMOS晶体管接收输入电压进行二级放大。
示于图4的差分放大电路具备有：构成各个源极已公共连接的差分放大对的2个PMOS晶体管P41、P42；连接在构成上述差分对的PMOS晶体管P41、P42的源极公共连接节点与电源把上述节点之间，且把偏压VR2加在栅极上的恒流源用PMOS晶体管P40；作为负载连接在构成上述差分对的PMOS晶体管P41、P42的漏极和接地节点之间，且连接到电流镜上的2个NMOS晶体管N41、N42。
即，具备有：把源极连接到VDD节点上，且把偏压VR2加在栅极上的恒流源用PMOS晶体管P40；把源极连接到上述PMOS晶体管P40的漏极上，且把上述电压VA加在栅极上的PMOS晶体管P41；把源极连接到上述PMOS晶体管P40的漏极上，且把上述电压VB加在栅极上的PMOS晶体管P42；把漏极和栅极连接到上述PMOS晶体管P42的漏极上，且把源极连接到VSS节点的NMOS晶体管N41；把漏极连接到上述PMOS晶体管P41的漏极上，且与上述NMOS晶体管N41栅极彼此间和源极彼此间连接起来的NMOS晶体管N42；把源极连接到VDD节点上，且与上述PMOS晶体管P40栅极彼此间连接起来的PMOS晶体管P43；把漏极连接到上述PMOS晶体管P43的漏极上，且把上述NMOS晶体管N42的漏极连接到栅极上的NMOS晶体管N43。
下边，考察使用了示于图4的差分放大电路的情况下的电源电压的下限VDDIN。假定该差分放大电路的+输入端、-输入端上加上相同的输入电压VIN。
已把偏压VB2加到栅极上的晶体管P40，作为恒流源动作，在收拢差分放大电路的电流的同时，还起着使已加上输入电压VIN的PMOS晶体管P41、P42进行5极管动作，提高其放大倍数的作用。
因此，PMOS晶体管P41的漏极电位VD下降到VIN+|VTP|。栅极上已加上了VIN的PMOS晶体管P41、P42，只要电源电压VDD不大于VIN+|VTP|，就不能导通。
此外，如果用VD表示PMOS晶体管P41、P42的源极公共连接节点的电位，用Vl表示NMOS晶体管N41的漏极电位，则只要不是VI＜VD，且Vl＜VTN，NMOS晶体管N41、N42就不会导通。
因此，动作条件将变成为
VF1+|VTP|＞VTN
VDDIN＝VF1+|VTP|。
下面，说明本发明的基准电压产生电路的实施方案2
实施例2(图5)
图5示出了图1的基准电压产生电路的实施方案2的一个例子。
在图5中，与图1中的第二电流变换电路12对应的部分，是具有下述部分的电路。这些部分是：串接在VDD节点和VSS节点之间的第一PMOS晶体管P1和第一PN结D1；串接于VDD节点和VSS节点之间，且与上述第一PMOS晶体管P1源极彼此间及栅极彼此间连接起来的第二PMOS晶体管P2；第一电阻元件R1和多(N)个并联连接起来的第二PN结D2；把依赖于上述第一PN结D1的特性的第一电压VA和依赖于上述第二PN结的特性的第二电压VB输入到差分放大电路DA1中去，使该差分放大电路DA1的输出加到上述第一PMOS晶体管P1的栅极和第二PMOS晶体管P2的栅极上，并进行控制，使得上述第一电压VA和第二电压VB变成为相等的反馈控制电路。
与图1中的第一电流变换电路11对应的部分，是分别与上述第一PN结D1和上述第一电阻元件R1与第二PN结D2之间的串接电路对应地并联连接的第二电阻元件R4和R2。
与图1中的电流相加电路13对应的部分，是把第二电阻元件连接到上述第一电阻元件R1上的部分。
与图1中的电流变换电路14对应的部分，是把源极连接到VDD节点上，且与上述第二PMOS晶体管P2栅极彼此间连接起来的第三PMOS晶体管P3，以及把该第三PMOS晶体管P3的漏极与VSS之间连接起来的电流变换用的电阻元件R3。
在以下的说明中，假定PMOS晶体管P1～P3的尺寸相等。此外，上述第一电压VA为取出上述第一PMOS晶体管P1的漏极电压，第二电压VB为取出上述第二PMOS晶体管P2的漏极电压。
VA和VB都被输入差分放大电路DA1，差分放大电路DA1的输出供往PMOS晶体管P1～P3的栅极，并进行反馈控制，使得：
VA＝VB
由于PMOS晶体管P1～P3的栅极是公共的，所以
I1＝I2＝I3
如果在这里设R1＝R2，
则
I1A＝I2A
I1B＝I2B
VA＝VF1
VB＝VF2+ΔVF1
ΔVF＝ΔVF1-ΔVF2
R1的两端间的电压为ΔVF，故
I2A＝ΔVF1/R1
I2B＝VF1/R2
因此，
I2＝I2B+I2A＝VF1/R2+ΔVF1/R1
于是，
Vref＝R3·I3＝R3·I2
＝R3{(VF1/R2)+(ΔVF1/R1)}
＝(R3/R2){VF1+(R2/R1)ΔVF}
即便是在图5的基准电压产生电路中，也可以把R2和R1的电阻设定为使Vref与温度无关，采用设定R2和R1的电阻比的办法，就可以在大体上电源电压内自由地设定Vref的电平。
上述实施例2的电路，与上述实施例1的电路相比虽然电阻元件的使用个数增加了，但是，却具有用一个反馈电路即可的优点。
实施例3(图6)
图6示出了图5的基准电压产生电路的变形例1。
示于图6的基准电压产生电路，与图5的基准电压产生电路相比，在代替上述第一电压VA，取出并联连接到上述第一PN结D1上的第二电阻元件R4的中间节点的电压VA′，取代上述第二电压VB，取出并联连接到上述第一电阻元件R1和第二PN结D2之间的串接电路上的第二电阻元件R2的中间节点的电压VB′这两点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
该基准电压产生电路的动作原理虽然与图5的基准电压产生电路的动作原理是相同的，但是差分放大电路DA1的输入VA′、VB′，已对VA和VB进行了电阻分配。在VA′＝VB′时，将变成为VA＝VB。在这种情况下，由于可以使差分放大电路DA1的输入电压从VF1下降，故如果假定电路整体的电源电压的下限VDDIN由差分放大电路DA1来决定的话，则可以使VDDIN下降输入电压VIN所下降的那么大的量。但是如VA′、VB′下降得过大，由于与VA、VB相比，VA′、VB′的幅度显著地减少，故误差将增加。
实施例4(图7)
图7示出了图5的基准电压产生电路的变形例2。
示于图7的基准电压产生电路，与图5的基准电压产生电路比，在上述第一PMOS晶体管P1的漏极和上述第一PN结D1之间，以及上述第二PMOS晶体管P2的漏极和上述第一电阻元件R1之间，还具有已分别对应地插入连接的第三电阻元件R5，不使用上述第一电压VA而代之以取出上述第一PMOS晶体管P1的漏极电压VA′，不使用上述第二电压VB而代之以取出上述第二PMOS晶体管P2的漏极电压VB′这两点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
该基准电压产生电路的动作原理虽然与图5的基准电压产生电路的动作原理是相同的，但是差分放大电路DA1的输入VA′、VB′，将变得比VA、VB高。此外，在VA′＝VB′时，将变成为VA＝VB。在这种情况下，由于可以使差分放大电路DA1的输入电压从VF1往上升，所以，如果即便是在VTN＞VF1时也可以使用图3所示的差分放大电路，则借助于此，可以使VDDIN下降。
实施例5～实施例9(图8～图12)
图8～图12示出了作为图5的基准电压产生电路中的差分放大电路的恒流源晶体管的栅极偏压VR1或VR2，应用基准电压产生电路内的电压的多个具体例。
示于图8的基准电压产生电路(实施例5)，是应用到下述情况中去的电路：作为图5的基准电压产生电路中的差分放大电路DA1，使用了参照图3所说明的差分放大电路。与图5的基准电压产生电路相比，在作为偏压电压VR1，加上上述第一电压VA这一点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
示于图9的基准电压产生电路(实施例6)，是应用到下述情况中去的电路：作为图5的基准电压产生电路中的差分放大电路DA1，使用了参照图3所述的差分放大电路。与图5的基准电压产生电路相比，在作为偏压电压VR1，加上电流电压变换电路的输出电压Vref这一点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
示于图10的基准电压产生电路(实施例7)，是应用到下述情况中去的电路：作为图5的基准电压产生电路中的差分放大电路DA1使用了参照图3所述的差分放大电路。与图5的基准电压产生电路相比，在附加有用于产生偏压电压VR1的偏压电路这一点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
上述偏压电路具备：把源极连接到VDD节点上，且把上述差分放大电路DA1的输出电压加到栅极上的PMOS晶体管P10；连接于上述PMOS晶体管P10的漏极和VSS节点之间，且已把漏极和栅极相互连接起来的NMOS晶体管N10，上述PMOS晶体管P10的漏极电将变成上述偏压电压VR1。
示于图11的基准电压产生电路(实施例8)，是应用到下述情况中去的电路：作为图5的基准电压产生电路中的差分放大电路DA1，使用了参照图4所述的差分放大电路。与图5的基准电压产生电路比，在作为偏压VR1加上上述差分放大电路DA1的输出电压这一点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
示于图12的基准电压产生电路(实施例9)，是应用到下述情况中去的电路：作为图5的基准电压产生电路中的差分放大电路DA1应用参照图4所述的差分放大电路。与图5的基准电压产生电路比，在附加有用于产生偏压电压VR2的偏压电路这一点上不同，除此之外都是相同的，故赋予和图5中的标号相同的标号。
上述偏压电路具备：把源极连接到VDD节点上，且已把漏极和栅极相互连接起来的PMOS晶体管P12；连接于上述PMOS晶体管P12的漏极和VSS节点之间，且把上述第一电压VA加到栅极上的NMOS晶体管N10，上述PMOS晶体管P12的漏极电压将变成上述偏压电压VR2。
如上述图8～图12所示，如果采用把基准电压产生电路内的电压用作差分放大电路DA1的偏压的基准电压产生电路，则将变成恒定的消费电流，而与电源电压VDD无关。
下面，说明本发明的基准电压产生电路的实施方案3。
实施例6(图13～图15)
实施方案3的基准电压产生电路的特征是：与参照图2说明的实施方案1相比，如图13所示，电流电压变换用的电阻元件R2a和第二电阻元件R3a，具有对于Vref、Vc可以产生多个电压电平的构造，对与图2中相同的部分赋予相同的标号。
图13的基准电压产生电路，采用使电阻值和电阻比可变的办法，可以使温度特性或者输出电压可变、可调，或者可以选择地取出多个的电平。
图14示出了图13中的可产生多个电压电平的电压电流变换用的电阻元件R2a或者第二电阻元件R3a的用圆框圈起来的部分的构造之一例。即，设有用于把串接的多个电阻元件R141～R14n的一端节点或者至少一个分压节点与基准电压Vref的输出端之间选择地连接起来的开关器件。在这种情况下，作为上述开关器件应用把PMOS晶体管和NMOS晶体管串接起来，并用互补信号驱动的CMOS晶体管TG1～TGn。
此外，对于第二电阻元件R3a采用使之可以调整的办法，可以得到可变的电阻值。图15示出了该可调整的第二电阻元件R3a的构造之一例。即，采用对串接后的多个电阻元件R151～R15n的每一个并联地例如照射激光光束的办法，形成可熔断的多晶硅熔断丝F1～Fn。
其次，说明本发明的基准电压产生电路的实施方案4。
实施例11(图形6)
图16示出了实施方案4的基准电压产生电路之一例。
示于图16的基准电压产生电路，与参照图5～图12说明的实施例2～实施例9的基准电压产生电路相比，在作为电压电流变换用的电阻元件，应用串接后的多个电阻元件R141～R14n，在各个电阻元件间的节点和基准电压Vref的输出端之间连接有开关器件TG1～TGn这一点上不同，对于与图5中相同的部分赋予相同的标号。即，在示于图16的基准电压产生电路中，已连接有用于从串接后的多个电阻元件R141～R14n的一端节点或者至少从一个分压节点选择性地取出电压电流变换输出电压的开关器件。这里所说的开关器件，例如，可以用前边说过的实施方案3的情况相同的CMOS传送门电路形成。
实施例12(图17)
下面，说明本发明的基准电压产生电路的实施方案5。
第五实施例方案的基准电压产生电路，与参照图5～图12说明的实施方案2的基准电压产生电路相比，如图17所示，其特征是：设有多组(例如3组)电流电压变换电路，且各组的电流电压变换电路的负载已分离开来，对于和图5中相同的部分赋予相同的标号。
倘采用该构成，则具有使各组的电流电压变换电路的负载的干扰噪声分离的优点，且各组的电流电压变换电路的负载驱动能力，可以任意地设定，例如设定为互相不同。
其次，说明本发明的基准电压产生电路的实施方案6。
实施例13(图18)
第六实施方案的基准电压产生电路，与参照图5～图12说明的实施方案2的基准电压产生电路相比，其特征是：为了防止反馈控制电路(差分放大电路DA1)产生振荡，如图18所示，在第一电压VA的取出节点与接地节点之间，在上述差分放大电路DA1的输出节点和VDD节点之间，根据需要分别对应地连接有电容器C1、C2，对于和图5中相同的部分赋予相同的标号。另外，不言而喻，对于实施方案1的基准电压产生电路也可设有同样的电容器。
其次，说明本发明的基准电压产生电路的实施方案7。
实施例14(图19)
实施方案7的基准电压产生电路，与参照图5～图12说明的实施方案2的基准电压产生电路相比，如图19所示，其特征是：在上述差分放大电路DA1的输出节点和接地节点之间，连接有用于在电源投入时使上述输出节点暂时性地复位到接地电位的启动用的NMOS晶体管N19，在其栅极上加在电源投入时产生的加电复位信号PON，对于和图5中相同的部分赋予相同的标号。
连接上述启动用的NMOS晶体管N19的理由是：由于在VA、VB为0时也将变成反馈系数的稳定点，故要避开这样的0V的稳定点。此外，不用说，对于实施方案1的基准电压产生电路也可设有同样的NMOS晶体管。
此外，上述各实施例虽然都示出了基准电压产生电路，但是如果着眼于除去了电流电压变换电路的构成，则本发明可以实现基准电流产生电路。
即，倘采用例如略去了图2中的电流电压变换用电阻R2的基准电流产生电路，略去了图5中电流电压变换用电阻R3的基准电流产生电路，则可以从PMOS晶体管P3的漏极得到电流输出。
此外，例如如图20所示，在略去了图5中电流电压变换用电阻R3的基准电流产生电路中，也可以介以电流镜电路CM从PMOS晶体管P3的漏极得到基准电流Iref。该电流镜电路CM，由在上述PMOS晶体管P3的漏极和VSS节点之间，把漏极和源极间连接，且把漏极和栅极相互连接起来的NMOS晶体管N20，和把电流镜连接到上述NMOS晶体管上的NMOS晶体管N21构成。在这样构成的基准电流产生电路中，可以得到与如上所述，在从PMOS晶体管P3的漏极直接取得电流输出的情况相反方向的基准电流Iref。
如上所述，倘采用本发明的基准电压产生电路则可以把温度依赖性、电源电压依赖性小的输出电压设定为电源电压内的任意的值，采用调整晶体管的阈值等的办法，可以使电源电压的下限VDDIN接近二极管的正方向电压VF。
此外，倘采用本发明的基准电流产生电路，则可以产生温度依赖性、电源电压依赖性小的基准电流。

Claims (12)

1.一种产生基准电压的方法，包括步骤：
产生第一电流，第一电流是从第一恒压产生元件的第一正向电压转化而来；
产生第二电流，第二电流是从第一恒压产生元件和包括至少一个二极管连接元件的第二恒压产生元件的正向电压之间的电压差转化而来；
将第一电流与第二电流相加以得到第三电流；和
将第三电流转化为电压。
2.根据权利要求1的方法，还包括改变在转化步骤中获得的电压的电平以输出基准电压的步骤。
3.根据权利要求1的方法，还包括从转化步骤获得的电压产生多个不同电平的电压以输出多个基准电压的步骤。
4.根据权利要求1的方法，还包括抑制产生基准电压的电路中产生的振荡的步骤。
5.一种产生基准电压的方法，包括步骤：
进行反馈控制使得第一电压基本上等于第二电压，第一电压取决于第一p-n结的特性，第二电压取决于包括至少一个二极管连接元件的第二p-n结的特性；
将依据所述第一p-n结的正向电压的第一电流与依据所述第一p-n结的正向电压和所述第二p-n结的正向电压之间的电压差的第二电流相加，得到第三电流；以及
将第三电流转化为电压。
6.根据权利要求5的方法，其中反馈控制是使用差动放大器进行的，差动放大器的偏置电压使用产生基准电压的电路的一个内部节点上的电压得到。
7.根据权利要求5的方法，还包括改变在转化步骤中获得的电压的电平以输出基准电压的步骤。
8.根据权利要求5的方法，还包括从转化步骤获得的电压产生多个不同电平的电压以输出多个基准电压的步骤。
9.根据权利要求5的方法，还包括抑制产生基准电压的电路中产生的振荡的步骤。
10.一种产生基准电流的方法，包括步骤：
进行反馈控制使得第一电压基本上等于第二电压，第一电压取决于第一p-n结的特性，第二电压取决于包括至少一个二极管连接元件的第二p-n结的特性；
将依据所述第一p-n结的正向电压的第一电流与依据所述第一p-n结的正向电压和所述第二p-n结的正向电压之间的电压差的第二电流相加。
11.根据权利要求10的方法，其中反馈控制是使用差动放大器进行的，差动放大器的偏置电压使用产生基准电压的电路的一个内部节点上的电压得到。
12.根据权利要求10的方法，还包括抑制产生基准电压的电路中产生的振荡的步骤。
CNA031425925A 1997-07-29 1998-07-29 基准电压产生电路和基准电流产生电路 Pending CN1515973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20320197A JP3586073B2 (ja) 1997-07-29 1997-07-29 基準電圧発生回路
JP203201/1997 1997-07-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN98116659A Division CN1132085C (zh) 1997-07-29 1998-07-29 基准电压产生电路和基准电流产生电路

Publications (1)

Publication Number Publication Date
CN1515973A true CN1515973A (zh) 2004-07-28

Family

ID=16470150

Family Applications (2)

Application Number Title Priority Date Filing Date
CN98116659A Expired - Lifetime CN1132085C (zh) 1997-07-29 1998-07-29 基准电压产生电路和基准电流产生电路
CNA031425925A Pending CN1515973A (zh) 1997-07-29 1998-07-29 基准电压产生电路和基准电流产生电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN98116659A Expired - Lifetime CN1132085C (zh) 1997-07-29 1998-07-29 基准电压产生电路和基准电流产生电路

Country Status (7)

Country Link
US (2) US6160391A (zh)
EP (1) EP0895147B1 (zh)
JP (1) JP3586073B2 (zh)
KR (2) KR100354466B1 (zh)
CN (2) CN1132085C (zh)
DE (1) DE69805471T2 (zh)
TW (1) TW432271B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350676B (zh) * 2008-09-03 2011-05-04 烽火通信科技股份有限公司 用于突发式光发射模块的自动平均光功率控制系统

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
JP3954245B2 (ja) 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
JP2002042471A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体装置
JP4714353B2 (ja) * 2001-02-15 2011-06-29 セイコーインスツル株式会社 基準電圧回路
JP3680122B2 (ja) * 2001-08-10 2005-08-10 シャープ株式会社 基準電圧発生回路
KR100825769B1 (ko) * 2002-02-21 2008-04-29 삼성전자주식회사 온-칩 기준전류 발생회로 및 기준전압 발생회로
DE10233526A1 (de) * 2002-07-23 2004-02-12 Infineon Technologies Ag Bandabstands-Referenzschaltung
US6788608B2 (en) * 2002-07-30 2004-09-07 Silicon Storage Technology, Inc. High voltage pulse method and apparatus for digital multilevel non-volatile memory integrated system
EP1388775A1 (en) * 2002-08-06 2004-02-11 STMicroelectronics Limited Voltage reference generator
DE10257142B4 (de) * 2002-12-06 2008-07-03 Infineon Technologies Ag Spannungsreferenzschaltung
US6847240B1 (en) 2003-04-08 2005-01-25 Xilinx, Inc. Power-on-reset circuit with temperature compensation
EP1501001A1 (en) * 2003-07-22 2005-01-26 STMicroelectronics Limited Bias Circuitry
JP2005063026A (ja) * 2003-08-08 2005-03-10 Nec Micro Systems Ltd 基準電圧発生回路
US7199646B1 (en) 2003-09-23 2007-04-03 Cypress Semiconductor Corp. High PSRR, high accuracy, low power supply bandgap circuit
JP3808867B2 (ja) 2003-12-10 2006-08-16 株式会社東芝 基準電源回路
US7321225B2 (en) * 2004-03-31 2008-01-22 Silicon Laboratories Inc. Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor
KR100585141B1 (ko) * 2004-04-27 2006-05-30 삼성전자주식회사 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
US7084698B2 (en) * 2004-10-14 2006-08-01 Freescale Semiconductor, Inc. Band-gap reference circuit
JP4157865B2 (ja) 2004-10-27 2008-10-01 株式会社日立製作所 半導体集積回路装置及び非接触電子装置
JP2006133916A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp 基準電圧回路
KR100684063B1 (ko) * 2004-11-17 2007-02-16 삼성전자주식회사 조절가능한 기준전압 발생회로
DE102004062357A1 (de) * 2004-12-14 2006-07-06 Atmel Germany Gmbh Versorgungsschaltung zur Erzeugung eines Referenzstroms mit vorgebbarer Temperaturabhängigkeit
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US20090283518A1 (en) * 2005-01-18 2009-11-19 Matsushita Electric Industrial Co., Ltd. High frequency heating apparatus
JP4780968B2 (ja) 2005-01-25 2011-09-28 ルネサスエレクトロニクス株式会社 基準電圧回路
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP2006285337A (ja) * 2005-03-31 2006-10-19 Oki Electric Ind Co Ltd 基準電流発生回路
WO2006110937A1 (en) * 2005-04-21 2006-10-26 Waratek Pty Limited Modified computer architecture with coordinated objects
US7274250B2 (en) * 2005-06-28 2007-09-25 Intel Corporation Low-voltage, buffered bandgap reference with selectable output voltage
JP2007059024A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置
JP2007060544A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc 温度係数が小さいパワー・オン・リセットを生成する方法及び装置
JP2007058772A (ja) * 2005-08-26 2007-03-08 Micron Technol Inc バンド・ギャップ基準から可変出力電圧を生成する方法及び装置
JP4749105B2 (ja) * 2005-09-29 2011-08-17 新日本無線株式会社 基準電圧発生回路
GB0519987D0 (en) * 2005-09-30 2005-11-09 Texas Instruments Ltd Band-gap voltage reference circuit
US7514987B2 (en) * 2005-11-16 2009-04-07 Mediatek Inc. Bandgap reference circuits
JP2007200234A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp 非線形カレントミラー回路で駆動する基準電圧回路
JP2007200233A (ja) 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
KR100738964B1 (ko) * 2006-02-28 2007-07-12 주식회사 하이닉스반도체 밴드갭 기준전압 발생 회로
JP4808069B2 (ja) * 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
US7436245B2 (en) * 2006-05-08 2008-10-14 Exar Corporation Variable sub-bandgap reference voltage generator
US7489556B2 (en) * 2006-05-12 2009-02-10 Micron Technology, Inc. Method and apparatus for generating read and verify operations in non-volatile memories
KR100712555B1 (ko) * 2006-05-26 2007-05-02 삼성전자주식회사 기준전류 발생방법 및 이를 이용하는 전류 기준회로
KR100825029B1 (ko) * 2006-05-31 2008-04-24 주식회사 하이닉스반도체 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
KR100792430B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생장치
TWI325101B (en) 2006-07-06 2010-05-21 Realtek Semiconductor Corp Automatic voltage control circuit
JP4787877B2 (ja) 2006-09-13 2011-10-05 パナソニック株式会社 基準電流回路、基準電圧回路、およびスタートアップ回路
US20080061865A1 (en) * 2006-09-13 2008-03-13 Heiko Koerner Apparatus and method for providing a temperature dependent output signal
JP4455562B2 (ja) 2006-09-26 2010-04-21 株式会社東芝 半導体装置
GB2442494A (en) * 2006-10-06 2008-04-09 Wolfson Microelectronics Plc Voltage reference start-up circuit
JP2008123480A (ja) * 2006-10-16 2008-05-29 Nec Electronics Corp 基準電圧発生回路
JP2008108009A (ja) 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 基準電圧発生回路
JP2008117215A (ja) * 2006-11-06 2008-05-22 Toshiba Corp 基準電位発生回路
KR100825956B1 (ko) 2006-11-07 2008-04-28 한양대학교 산학협력단 기준전압 발생기
KR100776160B1 (ko) 2006-12-27 2007-11-12 동부일렉트로닉스 주식회사 밴드갭 기준전압 생성장치
WO2008120350A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 基準電圧生成回路
JP2009003835A (ja) * 2007-06-25 2009-01-08 Oki Electric Ind Co Ltd 基準電流発生装置
US20090066313A1 (en) * 2007-09-07 2009-03-12 Nec Electronics Corporation Reference voltage circuit compensated for temprature non-linearity
JP2009080786A (ja) * 2007-09-07 2009-04-16 Nec Electronics Corp 温度非直線性を補償した基準電圧回路
JP2009098801A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 電源回路及びそれを用いた内部電源電圧発生方法
JP2009098802A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 基準電圧発生回路
KR100957228B1 (ko) * 2007-11-08 2010-05-11 주식회사 하이닉스반도체 반도체 소자의 밴드갭 기준전압 발생회로
US7855748B2 (en) * 2007-12-03 2010-12-21 Altasens, Inc. Reference voltage generation in imaging sensors
TWI337694B (en) * 2007-12-06 2011-02-21 Ind Tech Res Inst Bandgap reference circuit
TW201017360A (en) * 2008-10-28 2010-05-01 Advanced Analog Technology Inc Bandgap voltage reference circuit
JP5051105B2 (ja) * 2008-11-21 2012-10-17 三菱電機株式会社 リファレンス電圧発生回路及びバイアス回路
JP5361346B2 (ja) 2008-11-21 2013-12-04 株式会社東芝 半導体集積回路
JP4866929B2 (ja) * 2009-03-11 2012-02-01 ザインエレクトロニクス株式会社 パワーオンリセット回路
WO2011016153A1 (ja) * 2009-08-06 2011-02-10 パナソニック株式会社 基準電圧生成回路
US9310825B2 (en) * 2009-10-23 2016-04-12 Rochester Institute Of Technology Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
GR1007247B (el) * 2010-04-19 2011-04-28 Analogies S.A., Ολοκληρωμενο κυκλωμα γεννητριας συνεχους τασης αναφορας με ταση τροφοδοσιας υπο-1v
CN102253684B (zh) * 2010-06-30 2013-06-26 中国科学院电子学研究所 一种采用电流相减技术的带隙基准电路
JP5492702B2 (ja) * 2010-08-25 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
EP2434366B1 (en) 2010-09-27 2019-04-17 Semiconductor Energy Laboratory Co, Ltd. Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit
JP2012084034A (ja) 2010-10-14 2012-04-26 Toshiba Corp 定電圧定電流発生回路
KR20120043522A (ko) * 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 메모리 소자의 내부 전압 발생기
EP2698681B1 (en) 2011-04-12 2023-03-29 Renesas Electronics Corporation Voltage generating circuit
FR2975510B1 (fr) 2011-05-17 2013-05-03 St Microelectronics Rousset Dispositif de generation d'une tension de reference de bande interdite ajustable a fort taux de rejection d'alimentation
FR2975512B1 (fr) 2011-05-17 2013-05-10 St Microelectronics Rousset Procede et dispositif de generation d'une tension de reference ajustable de bande interdite
JP5547684B2 (ja) * 2011-05-19 2014-07-16 旭化成エレクトロニクス株式会社 バンドギャップリファレンス回路
US8924765B2 (en) * 2011-07-03 2014-12-30 Ambiq Micro, Inc. Method and apparatus for low jitter distributed clock calibration
JP5762205B2 (ja) * 2011-08-04 2015-08-12 ラピスセミコンダクタ株式会社 半導体集積回路
JP6045148B2 (ja) * 2011-12-15 2016-12-14 エスアイアイ・セミコンダクタ株式会社 基準電流発生回路および基準電圧発生回路
JP5969237B2 (ja) * 2012-03-23 2016-08-17 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2013243614A (ja) * 2012-05-22 2013-12-05 Sharp Corp 電流源、カレントミラー型電流源、ソース接地アンプ、オペレーショナルトランスコンダクタンスアンプ、オペアンプ、増幅器、参照電圧源、参照電流源、センサー装置、通信装置および通信システム
JP5996283B2 (ja) * 2012-06-07 2016-09-21 ルネサスエレクトロニクス株式会社 電圧発生回路を備える半導体装置
JP2014115861A (ja) * 2012-12-11 2014-06-26 Sony Corp バンドギャップリファレンス回路
US20140232480A1 (en) * 2013-02-19 2014-08-21 Issc Technologies Corp. Clock apparatus
JP6228770B2 (ja) * 2013-07-17 2017-11-08 サイプレス セミコンダクター コーポレーション 充放電型発振回路
JP2015195435A (ja) * 2014-03-31 2015-11-05 キヤノン株式会社 信号処理装置
FR3019660A1 (fr) 2014-04-04 2015-10-09 St Microelectronics Sa Circuit de generation d'une tension de reference
US9812948B2 (en) 2015-03-23 2017-11-07 Texas Instruments Incorporated Dynamic brown-out threshold voltage for power control
US10216213B2 (en) 2015-04-30 2019-02-26 Micron Technology, Inc. Methods and apparatuses including a process, voltage, and temperature independent current generator circuit
CN104950971B (zh) * 2015-06-11 2016-08-24 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
US9898029B2 (en) * 2015-12-15 2018-02-20 Qualcomm Incorporated Temperature-compensated reference voltage generator that impresses controlled voltages across resistors
JP6716918B2 (ja) * 2016-01-12 2020-07-01 富士電機株式会社 半導体集積回路
CN105607684A (zh) * 2016-02-26 2016-05-25 上海华力微电子有限公司 一种自偏置带隙基准源电路
CN106774619B (zh) * 2016-12-20 2017-12-29 中国电子科技集团公司第五十八研究所 输出电流动态可调的基准电流产生电路
KR101931445B1 (ko) 2017-02-07 2018-12-20 재단법인대구경북과학기술원 차동 전압 및 저항간의 관계를 이용하여 전류를 생성하는 전류 공급 장치
CN107544600B (zh) * 2017-09-05 2019-02-01 北京时代民芯科技有限公司 一种数字可调的带隙基准电路
CN111448531B (zh) * 2017-12-05 2022-09-09 赛灵思公司 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术
CN109062306B (zh) * 2018-08-28 2020-06-09 上海华虹宏力半导体制造有限公司 阈值基准电流产生电路
US11460875B2 (en) 2018-12-17 2022-10-04 Marvell Asia Pte Ltd. Bandgap circuits with voltage calibration
US10613570B1 (en) * 2018-12-17 2020-04-07 Inphi Corporation Bandgap circuits with voltage calibration
CN111610812B (zh) * 2019-02-26 2022-08-30 武汉杰开科技有限公司 一种带隙基准电源产生电路及集成电路
JP7292117B2 (ja) * 2019-06-11 2023-06-16 エイブリック株式会社 基準電圧発生回路
TWI773137B (zh) * 2021-02-17 2022-08-01 新唐科技股份有限公司 供應電壓偵測電路與使用其的電路系統
US20240012440A1 (en) * 2022-07-05 2024-01-11 Mediatek Inc. Bandgap circuit with adaptive start-up design

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549460B2 (zh) * 1974-01-18 1980-12-12
US3947704A (en) * 1974-12-16 1976-03-30 Signetics Low resistance microcurrent regulated current source
US3986097A (en) * 1975-06-30 1976-10-12 Bell Telephone Laboratories, Incorporated Bilateral direct current converters
US4292633A (en) * 1978-11-24 1981-09-29 Robertshaw Controls Company Two-wire isolated signal transmitter
JPH0773205B2 (ja) * 1983-12-20 1995-08-02 株式会社日立製作所 レベル変換回路
JPS60238918A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 可変速電動機の制御装置
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路
JP2541543B2 (ja) 1987-04-09 1996-10-09 日本電気アイシーマイコンシステム株式会社 定電圧電源装置
EP0424264B1 (fr) * 1989-10-20 1993-01-20 STMicroelectronics S.A. Source de courant à faible coefficient de température
US5399900A (en) * 1991-11-04 1995-03-21 Eastman Kodak Company Isolation region in a group III-V semiconductor device and method of making the same
JP3322685B2 (ja) * 1992-03-02 2002-09-09 日本テキサス・インスツルメンツ株式会社 定電圧回路および定電流回路
JP2897515B2 (ja) 1992-03-10 1999-05-31 日本電気株式会社 電圧電流変換回路
US5384739A (en) * 1993-06-10 1995-01-24 Micron Semiconductor, Inc. Summing circuit with biased inputs and an unbiased output
JPH0865074A (ja) * 1994-08-24 1996-03-08 Mitsubishi Denki Eng Kk 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム
DE69534914D1 (de) * 1995-01-31 2006-05-18 Cons Ric Microelettronica Spannungspegelverschiebungsverfahren und entsprechende Schaltung
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350676B (zh) * 2008-09-03 2011-05-04 烽火通信科技股份有限公司 用于突发式光发射模块的自动平均光功率控制系统

Also Published As

Publication number Publication date
EP0895147A1 (en) 1999-02-03
KR19990014265A (ko) 1999-02-25
JP3586073B2 (ja) 2004-11-10
CN1132085C (zh) 2003-12-24
EP0895147B1 (en) 2002-05-22
TW432271B (en) 2001-05-01
US6323630B1 (en) 2001-11-27
US6160391A (en) 2000-12-12
CN1206864A (zh) 1999-02-03
JPH1145125A (ja) 1999-02-16
KR100354466B1 (ko) 2002-11-18
KR100339800B1 (ko) 2002-06-07
DE69805471D1 (de) 2002-06-27
DE69805471T2 (de) 2002-12-19

Similar Documents

Publication Publication Date Title
CN1132085C (zh) 基准电压产生电路和基准电流产生电路
CN1126010C (zh) 内部电源电路
CN1113414C (zh) 半导体集成电路装置
CN1758176A (zh) 温度稳定的参考电压电路
CN1301588C (zh) 温度补偿型振荡器
CN1739075A (zh) 一种带隙电压参考电路以及用于产生温度曲率校准电压参考的方法
CN1155207C (zh) 使用mos型图象敏感元件的图象传感器
CN1166065C (zh) 具有节能电路的模数转换器及其控制方法
CN1210636C (zh) 温度特性补偿装置
CN1220321C (zh) 开关电源装置
US8159206B2 (en) Voltage reference circuit based on 3-transistor bandgap cell
CN1452306A (zh) 电荷泵电路和电源电路
CN101038788A (zh) 半导体集成电路和漏电流减小方法
CN100545779C (zh) 高电压偏置pmos电流源电路
CN1910530A (zh) 具有温度补偿的晶体管装置和用于温度补偿的方法
CN1858981A (zh) 电源调整电路及半导体器件
CN1516341A (zh) 输出电路
CN1828471A (zh) 无阻式偏流发生电路
CN1596474A (zh) 用于产生具有低温度相关性的基准电压的电路
CN101052933A (zh) 基准电路
CN1777026A (zh) 具有对称电路布局的电压比较器电路
CN1506976A (zh) 电压产生电路
US20120068685A1 (en) Circuit and method for generating reference voltage and reference current
CN1521714A (zh) 显示装置的驱动电路
CN1577448A (zh) 电流源电路以及输出电流的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication