CN107544600B - 一种数字可调的带隙基准电路 - Google Patents

一种数字可调的带隙基准电路 Download PDF

Info

Publication number
CN107544600B
CN107544600B CN201710790805.4A CN201710790805A CN107544600B CN 107544600 B CN107544600 B CN 107544600B CN 201710790805 A CN201710790805 A CN 201710790805A CN 107544600 B CN107544600 B CN 107544600B
Authority
CN
China
Prior art keywords
pmos tube
tube
resistance
drain electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710790805.4A
Other languages
English (en)
Other versions
CN107544600A (zh
Inventor
董海
文治平
王宗民
张铁良
彭新芒
侯贺刚
管海涛
王金豪
任艳
张雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201710790805.4A priority Critical patent/CN107544600B/zh
Publication of CN107544600A publication Critical patent/CN107544600A/zh
Priority to PCT/CN2018/074443 priority patent/WO2019047467A1/zh
Application granted granted Critical
Publication of CN107544600B publication Critical patent/CN107544600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

本发明公开了一种数字可调的带隙基准电路，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。正温度系数电流生成电路产生正温度系数电流Ip，同时产生偏置电压U1；数字可调负温度系数电流生成电路根据偏置电压U1生成数字可调的负温度系数电流In，In大小由输入第一控制信号控制；正温度系数电流Ip和负温度系数电流In经过加和后得到电流I，输入给数字可调电阻串电路，输入第二控制信号控制串联连入的电阻值，进而控制最终的输出电压Vref。本发明显著提高了带隙基准电路输出电压的精确度，大大简化了带隙基准电路的设计复杂度，降低了带隙基准电路的面积和功耗。

Description

一种数字可调的带隙基准电路
技术领域
本发明属于数模转换器技术领域，尤其涉及一种数字可调的带隙基准电路。
背景技术
应用于无线通信设备和雷达等军用设备的数模转换器的转换精度尤为重要，稳定的参考电压成为制约着数模转换器转换精度的重要因素，高精度数模转换器的设计复杂度越来越高。
由于制作工艺和工作环境的不同，相同设计参数的带隙基准电路的输出电压也会随之波动，这使得输出电压的数字可调成为必要。传统的带隙基准电路中往往包含运算放大器结构，大大增加了芯片的设计复杂度，同时增加了电路的不稳定因素。电路规模的增大，使得芯片的功耗和面积随之增大，电路的设计成本也随之变高。功耗的增加，也严重制约着数模转换器芯片的应用范围。
发明内容
本发明的技术解决问题：克服现有技术的不足，提供一种数字可调的带隙基准电路，适用于数模转换器，显著提高了数模转换器的参考电压的精度和灵活性，进而提高数模转换器的转换精度，大大简化了数模转换器的设计复杂度，降低了数模转换器的面积和功耗。
为了解决上述技术问题，本发明公开了一种数字可调的带隙基准电路，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路；
正温度系数电流生成电路，用于产生正温度系数电流Ip和偏置电压U1；
数字可调负温度系数电流生成电路，用于接收第一控制信号，根据所述偏置电压U1和所述第一控制信号，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I；
数字可调电阻串电路，用于接收第二控制信号，根据所述电流I和所述第二控制信号，控制串联连入的电阻值，实现对输出电压Vref的控制。
在上述数字可调的带隙基准电路中，所述正温度系数电流生成电路，包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NPN晶体管B1、NPN晶体管B2、NPN晶体管B3、NPN晶体管B4、电阻R1、电阻R2和电阻R3；
PMOS管M1的栅极和PMOS管M2的栅极相连，源极连接VDD，漏极连接NPN晶体管B3的集电极；
电阻R3的一端连接NMOS晶体管M4的栅极，另一端连接GND；
PMOS管M2的漏极和NMOS管M3的漏极、栅极相连，并作为偏置电压U1的输出；
NMOS管M3的源极和NPN晶体管B2的发射极、NMOS管M4的漏极相连，并作为正温度系数电流Ip输出；
NMOS管M4的源极连接GND；
电阻R1的一端连接VDD，另一端与NPN晶体管B1的集电极、基极和NPN晶体管B2的基极相连；
NPN晶体管B1的发射极和NPN晶体管B3的基极、NPN晶体管B4的基极和集电极相连；
电阻R2的一端连接NPN晶体管B3的发射极，另一端连接GND；
NPN晶体管B4的发射极连接GND。
在上述数字可调的带隙基准电路中，所述数字可调负温度系数电流生成电路，包括：第一译码电路和负温度系数电流生成电路；
第一译码电路，用于接收四位二进制码的第一控制信号ADJ1<3:0>，对ADJ1<3:0>进行译码，得到控制信号A0、A1、A2、A0N、A1N、A2N和A3N；
负温度系数电流生成电路，用于根据所述偏置电压U1以及控制信号A0、A1、A2、A0N、A1N、A2N和A3N，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I。
在上述数字可调的带隙基准电路中，所述第一译码电路，包括：三个相同的二输入异或门：第一二输入异或门、第二二输入异或门和第三二输入异或门；和四个相同的非门：第一非门、第二非门、第三非门和第四非门；其中，所述第一控制信号ADJ1<3:0>，包括：控制码ADJ1<0>、控制码ADJ1<1>、控制码ADJ1<2>和控制码ADJ1<3>；
第一二输入异或门，用于对控制码ADJ1<0>和控制码ADJ1<3>进行异或运算，输出控制信号A0；
第二二输入异或门，用于对控制码ADJ1<1>和控制码ADJ1<3>进行异或运算，输出控制信号A1；
第三二输入异或门，用于对控制码ADJ1<2>和控制码ADJ1<3>进行异或运算，输出控制信号A2；
第一非门，用于接收控制信号A0，输出控制信号A0N；
第二非门，用于接收控制信号A1，输出控制信号A1N；
第三非门，用于接收控制信号A2，输出控制信号A2N；
第四非门，用于接收控制码ADJ1<3>，输出控制信号A3N。
在上述数字可调的带隙基准电路中，所述负温度系数电流生成电路，包括：PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、NMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、NMOS管M25、NMOS管M26、NMOS管M27、NPN晶体管B5、NPN晶体管B6、电阻R4、电阻R5、电阻R6和电阻R7；
PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8的源极均与VDD相连，PMOS管M5、PMOS管M6、PMOS管M8的栅极同时与PMOS管M5、NMOS管M10的漏极相连；NMOS管M10的栅极和NMOS管M11的栅极同时连接所述偏置电压U1，NMOS管M10的源极与NPN晶体管B5的集电极相连；NPN晶体管B5的基极与电阻R4相连，发射极与电阻R5相连；电阻R4的另一端与NPN晶体管B6的基极、PMOS管M9的漏极、PMOS管M12的栅极、PMOS管M13的栅极、PMOS管M14的栅极、PMOS管M15的栅极相连，并作为In输出；电阻R5的另一端与电阻R6、NPN晶体管B6的发射极相连；电阻R6的另一端与电阻R7、NMOS管M24的源极、NMOS管M26的漏极相连；电阻R7的另一端与GND相连；PMOS管M6的漏极与PMOS管M9的栅极、NMOS管M11的漏极相连；NMOS管M11的源极与NPN晶体管B6的集电极相连；PMOS管M7的栅极、漏极与PMOS管M9的源极相连；PMOS管M8的漏极同时与PMOS管M12的源极、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极相连；PMOS管M13的漏极与NMOS管M16的漏极、NMOS管M20的漏极相连；PMOS管M13的漏极与NMOS管M17的漏极、NMOS管M21的漏极相连；PMOS管M14的漏极与NMOS管M18的漏极、NMOS管M22的漏极相连；PMOS管M15的漏极与NMOS管M19的漏极、NMOS管M23的漏极相连；PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15的栅极分别与A0N、A1N、A2N和A3N相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的栅极分别与A0、A1、A2和ADJ<3>相连；PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15的源极同时与GND相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的源极同时与PMOS管M24、PMOS管M25的漏极相连；PMOS管M24的栅极连接A3N；PMOS管M25的栅极连接ADJ<3>，PMOS管M25的源极与PMOS管M26的栅极、PMOS管M27的栅极和漏极相连；PMOS管M26的源极、PMOS管M27的源极与GND相连。
在上述数字可调的带隙基准电路中，所述数字可调电阻串电路，包括：第二译码电路和电阻串电路；
第二译码电路，用于接收四位二进制码的第二控制信号ADJ0<3:0>，将ADJ0<3:0>转成十六位温度计码D1～D16，以及，D1～D16对应的互补反信号DN1～DN16；
电阻串电路，用于根据D1～D16、DN1～DN16和电流I，控制串联连入的电阻值，实现对输出电压Vref的控制。
在上述数字可调的带隙基准电路中，所述电阻串电路，包括：16支相同的电阻R8～R23、一电阻R24、16支相同的开关S1～S16和一电容C1；
电阻R8的首端与开关S1的输入端相连；电阻R8的末端与电阻R9的首端和开关S2的输入端相连，依次类推，电阻R22的末端与电阻R23的首端和开关S16的输入端相连；电阻R8的首端连接所述电流I；电阻R13的尾端连接GND；16支相同的开关S1～S16的控制信号A1～A16和AN1～AN16分别依次连接D1～D16和DN1～DN16；16支相同的开关S1～S16的输出端与电阻R24、电容C1相连，电容C1另一端连接GND；电阻R24另一端作为输出端口输出Vref。
本发明具有以下优点：
(1)本发明中的数字可调的带隙基准电路，通过数字码控制输出的参考电压，提高了输出电压的灵活性，使得数模转换器能够灵活应用到不同的工作环境中；同时消除了芯片制作过程中的工艺参数波动带来的影响。
(2)本发明中的数字可调的带隙基准电路，可以通过数字码调节负温度系数电流，使得芯片在不同的工作环境中都能实现最佳的温度系数，大大提高了参考电压的稳定性，进而提高数模转换器的转换精度。
(3)本发明中的数字可调的带隙基准电路不包含传统的运算放大器结构，大大简化了电路的设计复杂度，使得电路的工作状态更稳定，降低了功耗和芯片面积。
附图说明
图1是本发明实施例中一种数字可调的带隙基准电路的结构框图；
图2是本发明实施例中一种正温度系数电流生成电路的电路图；
图3是本发明实施例中一种第一译码电路的电路图；
图4是本发明实施例中一种负温度系数电流生成电路的电路图；
图5是本发明实施例中一种电阻串电路的电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明公共的实施方式作进一步详细描述。
参照图1，示出了本发明实施例中一种数字可调的带隙基准电路的结构框图。在本实施例中，所述数字可调的带隙基准电路，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路。
正温度系数电流生成电路，用于产生正温度系数电流Ip和偏置电压U1。
数字可调负温度系数电流生成电路，用于接收第一控制信号，根据所述偏置电压U1和所述第一控制信号，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I。其中，In大小由输入的第一控制信号控制。
数字可调电阻串电路，用于接收第二控制信号，根据所述电流I和所述第二控制信号，控制串联连入的电阻值，实现对输出电压Vref的控制。
其中，
正温度系数电流生成电路
参照图2，示出了本发明实施例中一种正温度系数电流生成电路的电路图。
如图2，所述正温度系数电流生成电路，具体可以包括：PMOS(P Metal-OxideSemiconductor，P型金属氧化物半导体)管M1、PMOS管M2、NMOS(N Metal-OxideSemiconductor，N型金属氧化物半导体)管M3、NMOS管M4、NPN晶体管B1、NPN晶体管B2、NPN晶体管B3、NPN晶体管B4、电阻R1、电阻R2和电阻R3。
在本实施例中，PMOS管M1的栅极和PMOS管M2的栅极相连，源极连接VDD(电源电压)，漏极连接NPN晶体管B3的集电极；电阻R3的一端连接NMOS晶体管M4的栅极，另一端连接GND(电源地)；PMOS管M2的漏极和NMOS管M3的漏极、栅极相连，并作为偏置电压U1的输出；NMOS管M3的源极和NPN晶体管B2的发射极、NMOS管M4的漏极相连，并作为正温度系数电流Ip输出；NMOS管M4的源极连接GND；电阻R1的一端连接VDD，另一端与NPN晶体管B1的集电极、基极和NPN晶体管B2的基极相连；NPN晶体管B1的发射极和NPN晶体管B3的基极、NPN晶体管B4的基极和集电极相连；电阻R2的一端连接NPN晶体管B3的发射极，另一端连接GND；NPN晶体管B4的发射极连接GND。
数字可调负温度系数电流生成电路
在本实施例中，第一控制信号具体可以为：四位二进制控制码ADJ1<3:0>。其中，数字可调负温度系数电流生成电路，具体可以包括：第一译码电路和负温度系数电流生成电路。优选的，第一译码电路，用于接收四位二进制控制码ADJ1<3:0>，对ADJ1<3:0>进行译码，得到控制信号A0、A1、A2、A0N、A1N、A2N和A3N；负温度系数电流生成电路，用于根据所述偏置电压U1以及控制信号A0、A1、A2、A0N、A1N、A2N和A3N，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I。
参照图3，示出了本发明实施例中一种第一译码电路的电路图。在本实施例中，ADJ1<3:0>，具体可以包括：控制码ADJ1<0>、控制码ADJ1<1>、控制码ADJ1<2>和控制码ADJ1<3>。
如图3，第一译码电路，具体可以包括：三个相同的二输入异或门：第一二输入异或门、第二二输入异或门和第三二输入异或门；和四个相同的非门：第一非门、第二非门、第三非门和第四非门。
在本实施例中，第一二输入异或门，用于对控制码ADJ1<0>和控制码ADJ1<3>进行异或运算，输出控制信号A0；第二二输入异或门，用于对控制码ADJ1<1>和控制码ADJ1<3>进行异或运算，输出控制信号A1；第三二输入异或门，用于对控制码ADJ1<2>和控制码ADJ1<3>进行异或运算，输出控制信号A2；第一非门，用于接收控制信号A0，输出控制信号A0N；第二非门，用于接收控制信号A1，输出控制信号A1N；第三非门，用于接收控制信号A2，输出控制信号A2N；第四非门，用于接收控制码ADJ1<3>，输出控制信号A3N。
参照图4，示出了本发明实施例中一种负温度系数电流生成电路的电路图。
如图4，负温度系数电流生成电路，具体可以包括：PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、NMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、NMOS管M25、NMOS管M26、NMOS管M27、NPN晶体管B5、NPN晶体管B6、电阻R4、电阻R5、电阻R6和电阻R7。
在本实施例中，PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8的源极均与VDD相连，PMOS管M5、PMOS管M6、PMOS管M8的栅极同时与PMOS管M5、NMOS管M10的漏极相连；NMOS管M10的栅极和NMOS管M11的栅极同时连接所述偏置电压U1，NMOS管M10的源极与NPN晶体管B5的集电极相连；NPN晶体管B5的基极与电阻R4相连，发射极与电阻R5相连；电阻R4的另一端与NPN晶体管B6的基极、PMOS管M9的漏极、PMOS管M12的栅极、PMOS管M13的栅极、PMOS管M14的栅极、PMOS管M15的栅极相连，并作为In输出；电阻R5的另一端与电阻R6、NPN晶体管B6的发射极相连；电阻R6的另一端与电阻R7、NMOS管M24的源极、NMOS管M26的漏极相连；电阻R7的另一端与GND相连；PMOS管M6的漏极与PMOS管M9的栅极、NMOS管M11的漏极相连；NMOS管M11的源极与NPN晶体管B6的集电极相连；PMOS管M7的栅极、漏极与PMOS管M9的源极相连；PMOS管M8的漏极同时与PMOS管M12的源极、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极相连；PMOS管M13的漏极与NMOS管M16的漏极、NMOS管M20的漏极相连；PMOS管M13的漏极与NMOS管M17的漏极、NMOS管M21的漏极相连；PMOS管M14的漏极与NMOS管M18的漏极、NMOS管M22的漏极相连；PMOS管M15的漏极与NMOS管M19的漏极、NMOS管M23的漏极相连；PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15的栅极分别与A0N、A1N、A2N和A3N相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的栅极分别与A0、A1、A2和ADJ<3>相连；PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15的源极同时与GND相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的源极同时与PMOS管M24、PMOS管M25的漏极相连；PMOS管M24的栅极连接A3N；PMOS管M25的栅极连接ADJ<3>，PMOS管M25的源极与PMOS管M26的栅极、PMOS管M27的栅极和漏极相连；PMOS管M26的源极、PMOS管M27的源极与GND相连。
数字可调电阻串电路
在本实施例中，第一控制信号具体可以为：四位二进制码ADJ0<3:0>。其中，数字可调电阻串电路，具体可以包括：第二译码电路和电阻串电路。优选的，第二译码电路，用于接收四位二进制码ADJ0<3:0>，将ADJ0<3:0>转成十六位温度计码D1～D16，以及，D1～D16对应的互补反信号DN1～DN16。电阻串电路，用于根据D1～D16、DN1～DN16和电流I，控制串联连入的电阻值，实现对输出电压Vref的控制。
参照图5，示出了本发明实施例中一种电阻串电路的电路图。
如图5，电阻串电路，具体可以包括：16支相同的电阻R8～R23、一电阻R24、16支相同的开关S1～S16和一电容C1。
在本实施例中，电阻R8的首端与开关S1的输入端相连；电阻R8的末端与电阻R9的首端和开关S2的输入端相连，依次类推，电阻R22的末端与电阻R23的首端和开关S16的输入端相连；电阻R8的首端连接所述电流I；电阻R13的尾端连接GND；16支相同的开关S1～S16的控制信号A1～A16和AN1～AN16分别依次连接D1～D16和DN1～DN16；16支相同的开关S1～S16的输出端与电阻R24、电容C1相连，电容C1另一端连接GND；电阻R24另一端作为输出端口输出Vref。
在上述实施例的基础上，以ADJ0<3:0>＝1000、ADJ1<3:0>＝0000为例，数字可调的带隙基准电路的工作原理如下：ADJ1<3:0>＝0000控制调节所述负温度系数电流In的大小，使其和正温度系数电流Ip近似互补，得到近零温度系数电流I；ADJ0<3:0>＝1000决定电阻串的分压比例，调节输出参考电压Vref至设计值，保证数模转换器的高转换精度。
综上所述，本发明所述的数字可调的带隙基准电路，通过数字码控制输出的参考电压，提高了输出电压的灵活性，使得数模转换器能够灵活应用到不同的工作环境中；同时消除了芯片制作过程中的工艺参数波动带来的影响。
其次，本发明所述的数字可调的带隙基准电路，可以通过数字码调节负温度系数电流，使得芯片在不同的工作环境中都能实现最佳的温度系数，大大提高了参考电压的稳定性，进而提高数模转换器的转换精度。
此外，本发明所述的数字可调的带隙基准电路不包含传统的运算放大器结构，大大简化了电路的设计复杂度，使得电路的工作状态更稳定，降低了功耗和芯片面积。
本说明中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (7)

1.一种数字可调的带隙基准电路，其特征在于，包括：正温度系数电流生成电路、数字可调负温度系数电流生成电路和数字可调电阻串电路；
正温度系数电流生成电路，用于产生正温度系数电流Ip和偏置电压U1；
数字可调负温度系数电流生成电路，用于接收第一控制信号，根据所述偏置电压U1和所述第一控制信号，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I；
数字可调电阻串电路，用于接收第二控制信号，根据所述电流I和所述第二控制信号，控制串联连入的电阻值，实现对输出电压Vref的控制；
其中，
正温度系数电流生成电路，包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4、NPN晶体管B1、NPN晶体管B2、NPN晶体管B3、NPN晶体管B4、电阻R1、电阻R2和电阻R3；
数字可调负温度系数电流生成电路，包括：第一译码电路和负温度系数电流生成电路；
负温度系数电流生成电路，包括：PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、NMOS管M10、NMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、NMOS管M23、NMOS管M24、NMOS管M25、NMOS管M26、NMOS管M27、NPN晶体管B5、NPN晶体管B6、电阻R4、电阻R5、电阻R6和电阻R7。
2.根据权利要求1所述的数字可调的带隙基准电路，其特征在于，
PMOS管M1的栅极和PMOS管M2的栅极相连，源极连接VDD，漏极连接NPN晶体管B3的集电极；
电阻R3的一端连接NMOS晶体管M4的栅极，另一端连接GND；
PMOS管M2的漏极和NMOS管M3的漏极、栅极相连，并作为偏置电压U1的输出；
NMOS管M3的源极和NPN晶体管B2的发射极、NMOS管M4的漏极相连，并作为正温度系数电流Ip输出；
NMOS管M4的源极连接GND；
电阻R1的一端连接VDD，另一端与NPN晶体管B1的集电极、基极和NPN晶体管B2的基极相连；
NPN晶体管B1的发射极和NPN晶体管B3的基极、NPN晶体管B4的基极和集电极相连；
电阻R2的一端连接NPN晶体管B3的发射极，另一端连接GND；
NPN晶体管B4的发射极连接GND。
3.根据权利要求1所述的数字可调的带隙基准电路，其特征在于，
第一译码电路，用于接收四位二进制码的第一控制信号ADJ1<3:0>，对ADJ1<3:0>进行译码，得到控制信号A0、A1、A2、A0N、A1N、A2N和A3N；
负温度系数电流生成电路，用于根据所述偏置电压U1以及控制信号A0、A1、A2、A0N、A1N、A2N和A3N，生成数字可调的负温度系数电流In；以及，对正温度系数电流Ip和负温度系数电流In进行加和处理，输出电流I。
4.根据权利要求3所述的数字可调的带隙基准电路，其特征在于，所述第一译码电路，包括：三个相同的二输入异或门：第一二输入异或门、第二二输入异或门和第三二输入异或门；和四个相同的非门：第一非门、第二非门、第三非门和第四非门；其中，所述第一控制信号ADJ1<3:0>，包括：控制码ADJ1<0>、控制码ADJ1<1>、控制码ADJ1<2>和控制码ADJ1<3>；
第一二输入异或门，用于对控制码ADJ1<0>和控制码ADJ1<3>进行异或运算，输出控制信号A0；
第二二输入异或门，用于对控制码ADJ1<1>和控制码ADJ1<3>进行异或运算，输出控制信号A1；
第三二输入异或门，用于对控制码ADJ1<2>和控制码ADJ1<3>进行异或运算，输出控制信号A2；
第一非门，用于接收控制信号A0，输出控制信号A0N；
第二非门，用于接收控制信号A1，输出控制信号A1N；
第三非门，用于接收控制信号A2，输出控制信号A2N；
第四非门，用于接收控制码ADJ1<3>，输出控制信号A3N。
5.根据权利要求3所述的数字可调的带隙基准电路，其特征在于，
PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8的源极均与VDD相连，PMOS管M5、PMOS管M6、PMOS管M8的栅极同时与PMOS管M5、NMOS管M10的漏极相连；NMOS管M10的栅极和NMOS管M11的栅极同时连接所述偏置电压U1，NMOS管M10的源极与NPN晶体管B5的集电极相连；NPN晶体管B5的基极与电阻R4相连，发射极与电阻R5相连；电阻R4的另一端与NPN晶体管B6的基极、PMOS管M9的漏极、PMOS管M12的栅极、PMOS管M13的栅极、PMOS管M14的栅极、PMOS管M15的栅极相连，并作为In输出；电阻R5的另一端与电阻R6、NPN晶体管B6的发射极相连；电阻R6的另一端与电阻R7、NMOS管M24的源极、NMOS管M26的漏极相连；电阻R7的另一端与GND相连；PMOS管M6的漏极与PMOS管M9的栅极、NMOS管M11的漏极相连；NMOS管M11的源极与NPN晶体管B6的集电极相连；PMOS管M7的栅极、漏极与PMOS管M9的源极相连；PMOS管M8的漏极同时与PMOS管M12的源极、PMOS管M13的源极、PMOS管M14的源极、PMOS管M15的源极相连；PMOS管M12的漏极与NMOS管M16的漏极、NMOS管M20的漏极相连；PMOS管M13的漏极与NMOS管M17的漏极、NMOS管M21的漏极相连；PMOS管M14的漏极与NMOS管M18的漏极、NMOS管M22的漏极相连；PMOS管M15的漏极与NMOS管M19的漏极、NMOS管M23的漏极相连；PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19的栅极分别与A0N、A1N、A2N和A3N相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的栅极分别与A0、A1、A2和ADJ<3>相连；PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15的源极同时与GND相连；PMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23的源极同时与PMOS管M24、PMOS管M25的漏极相连；PMOS管M24的栅极连接A3N；PMOS管M25的栅极连接ADJ<3>，PMOS管M25的源极与PMOS管M26的栅极、PMOS管M27的栅极和漏极相连；PMOS管M26的源极、PMOS管M27的源极与GND相连。
6.根据权利要求1所述的数字可调的带隙基准电路，其特征在于，所述数字可调电阻串电路，包括：第二译码电路和电阻串电路；
第二译码电路，用于接收四位二进制码的第二控制信号ADJ0<3:0>，将ADJ0<3:0>转成十六位温度计码D1～D16，以及，D1～D16对应的互补反信号DN1～DN16；
电阻串电路，用于根据D1～D16、DN1～DN16和电流I，控制串联连入的电阻值，实现对输出电压Vref的控制。
7.根据权利要求6所述的数字可调的带隙基准电路，其特征在于，所述电阻串电路，包括：16支相同的电阻R8～R23、一电阻R24、16支相同的开关S1～S16和一电容C1；
电阻R8的首端与开关S1的输入端相连；电阻R8的末端与电阻R9的首端和开关S2的输入端相连，依次类推，电阻R22的末端与电阻R23的首端和开关S16的输入端相连；电阻R8的首端连接所述电流I；电阻R23的尾端连接GND；16支相同的开关S1～S16的控制信号A1～A16和AN1～AN16分别依次连接D1～D16和DN1～DN16；16支相同的开关S1～S16的输出端与电阻R24、电容C1相连，电容C1另一端连接GND；电阻R24另一端作为输出端口输出Vref。
CN201710790805.4A 2017-09-05 2017-09-05 一种数字可调的带隙基准电路 Active CN107544600B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710790805.4A CN107544600B (zh) 2017-09-05 2017-09-05 一种数字可调的带隙基准电路
PCT/CN2018/074443 WO2019047467A1 (zh) 2017-09-05 2018-01-29 一种数字可调的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710790805.4A CN107544600B (zh) 2017-09-05 2017-09-05 一种数字可调的带隙基准电路

Publications (2)

Publication Number Publication Date
CN107544600A CN107544600A (zh) 2018-01-05
CN107544600B true CN107544600B (zh) 2019-02-01

Family

ID=60959328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710790805.4A Active CN107544600B (zh) 2017-09-05 2017-09-05 一种数字可调的带隙基准电路

Country Status (2)

Country Link
CN (1) CN107544600B (zh)
WO (1) WO2019047467A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107544600B (zh) * 2017-09-05 2019-02-01 北京时代民芯科技有限公司 一种数字可调的带隙基准电路
CN112162584B (zh) * 2020-08-31 2022-05-20 江苏东海半导体科技有限公司 一种电流值可调可补偿的电流偏置电路
CN114115423B (zh) * 2021-12-17 2022-12-20 贵州振华风光半导体股份有限公司 一种带数字控制的带隙基准电流源电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
US7148672B1 (en) * 2005-03-16 2006-12-12 Zilog, Inc. Low-voltage bandgap reference circuit with startup control
US7696909B2 (en) * 2006-08-23 2010-04-13 Texas Instruments Incorporated Circuit for generating a temperature dependent current with high accuracy
CN101551690A (zh) * 2009-05-05 2009-10-07 复旦大学 一种采用数字开关控制的低噪声带隙基准电压电路
CN102880220B (zh) * 2011-07-12 2016-01-06 联咏科技股份有限公司 温度系数电流触发产生器及温度系数电流触发产生模块
CN102354251A (zh) * 2011-08-24 2012-02-15 周继军 带隙基准电压电路
CN102354250B (zh) * 2011-08-25 2013-08-14 西安电子科技大学 适应用于无源uhfrfid标签芯片的带隙基准电路
CN103529896B (zh) * 2012-07-02 2016-07-06 中芯国际集成电路制造(上海)有限公司 参考电流源及参考电流产生电路
CN107544600B (zh) * 2017-09-05 2019-02-01 北京时代民芯科技有限公司 一种数字可调的带隙基准电路

Also Published As

Publication number Publication date
CN107544600A (zh) 2018-01-05
WO2019047467A1 (zh) 2019-03-14

Similar Documents

Publication Publication Date Title
CN107544600B (zh) 一种数字可调的带隙基准电路
CN101320278B (zh) Cmos基准源
CN105487587B (zh) 高精度数字温度传感器校准电路
KR20230118863A (ko) 온칩 rc 발진기, 칩 및 통신 단말기
CN104283558B (zh) 高速比较器直流失调数字辅助自校准系统及控制方法
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN104460811A (zh) 基准电压温度系数校准电路和方法
CN104270152B (zh) 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
CN112968434B (zh) 一种高精度过流保护电路
CN106961260B (zh) 低功耗可调频率、可调占空比的时钟产生电路
CN102520757A (zh) 一种灌电流和拉电流产生电路
CN102013892A (zh) 一种用于电流舵数模转换器电流源的动态校正电路
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN110362143A (zh) 一种迟滞电压比较器
CN113220063A (zh) 一种低温漂、高精度的带隙基准电压源
WO2018205832A1 (zh) 一种叠加运算电路及浮动电压数模转换电路
CN106055007B (zh) 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN108052151A (zh) 一种无嵌位运放的带隙基准电压源
CN204347680U (zh) 基准电压温度系数校准电路
CN109375697A (zh) 一种用于二阶曲率补偿基准源的温漂修调电路
CN103546157B (zh) 电流舵数模转换装置
CN102931834A (zh) 一种模拟电路中的高压转低压电路
CN105610441B (zh) 一种发射型数模转换器直流失调的电流补偿系统
CN201984371U (zh) 一种可编程参考基准源电路
CN217133621U (zh) 一种rc振荡器的高精度低温漂电流产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant