JP4157865B2 - 半導体集積回路装置及び非接触電子装置 - Google Patents
半導体集積回路装置及び非接触電子装置 Download PDFInfo
- Publication number
- JP4157865B2 JP4157865B2 JP2004311723A JP2004311723A JP4157865B2 JP 4157865 B2 JP4157865 B2 JP 4157865B2 JP 2004311723 A JP2004311723 A JP 2004311723A JP 2004311723 A JP2004311723 A JP 2004311723A JP 4157865 B2 JP4157865 B2 JP 4157865B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- temperature
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
非接触型ICカードに搭載された半導体集積回路装置は、リーダ・ライタ装置から供給された高周波信号を、非接触型ICカードに搭載されたアンテナで受信し、アンテナの両端に発生した電圧を整流及び平滑化し内部回路の動作に必要な内部電圧を形成する。
近年、この非接触型ICカードに対する高機能化の要求が高まっている。これに伴い、非接触型ICカードに搭載される半導体集積回路装置の消費電流が増大し、十分な内部電圧を生成することが困難になりつつあり、リーダ・ライタとの通信距離を拡大するためには、内部に搭載する回路の低電圧動作化が必要である。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、本発明に係る半導体集積回路装置及び非接触電子装置は、温度に比例した第1の電流を出力する温度電流変換回路と、温度依存性が極めて小さい第2の電流を出力する定電流源回路と、前記第1の電流から前記第2の電流を差分に比例する第3の電流を出力する電流減算回路と、前記第3の電流を電圧に変換する電流電圧変換回路とを具備することで、温度依存性の大きい電圧を生成する機能を有するものである。
図1において、U1は非接触電子装置、U2は非接触電子装置U1に搭載される半導体集積回路装置、L1は非接触電子装置U1に搭載されるアンテナである。アンテナL1と並列に接続された容量C1は、共振回路を構成する。半導体集積回路装置U2は、電源回路U3、内部回路U4、及びアンテナL1を接続するためのアンテナ端子LA及びLBを有している。
非接触電子装置U1は、樹脂モールドされたプリント基板U11によってカードの形態を成す。外部のリーダ・ライタU14からの電磁波を受けるアンテナL1は、プリント基板U11の配線により形成される渦巻き状のコイルU12によって構成される。1個のICチップU13で構成された半導体集積回路装置U2は、プリント基板U11に実装され、ICチップU13にアンテナとなるコイルU12が接続される。
本発明は、典型的には外部と入出力端子をカードの表面に持たない非接触電子装置、いわゆる非接触型ICカードに適用される。勿論、非接触インターフェースと入出力のための端子を持つデュアルタイプICカードに用いても良い。また、特に限定はされないが、半導体集積回路装置U2は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような1個の半導体基板上に形成される。
外部のリーダ・ライタからの電磁波を受けるアンテナL1は、半導体集積回路装置U15の上の配線層によって形成される渦巻状のコイルU16によって構成され、半導体集積回路装置U15上のアンテナ端子LA及びLBに接続される。このように、非接触電子装置とは、カードの形態を成す非接触型ICカードに限定されるものではない。
電源回路U3が出力する電圧VDDが、内部回路U4の電源電圧VDDとして供給される。内部回路U4は、受信回路U5、送信回路U6、制御部U7、メモリU8、A/D変換回路U9、温度電圧変換回路U10から構成される。受信回路U5は、非接触電子装置に備えられるアンテナL1によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号として制御部U7に供給する。送信回路U6は、制御部U7から出力されるディジタル信号の情報信号を受け、アンテナL1が受信している交流信号を同情報信号によって変調する。リーダ・ライタU14は、アンテナL1からの電磁波の反射が上記変調によって変化するのを受けて、制御部U7からの情報信号を受信する。メモリU8は制御部U7との間で復調された情報データや送信データの記録などに利用される。温度電圧変換回路U10は、温度を電圧に変換し、電圧信号VoutとしてA/D変換回路U9に出力する。A/D変換回路U9は、温度電圧変換回路U10から出力された電圧Voutをディジタル信号に変換し、制御部U7に供給する。
図5において、温度電圧変換回路は、温度電流変換回路B1と定電流源回路B2と電流減算機能を有する電流電圧変換回路B5から構成され、前記温度電流変換回路B1は、電源電圧端子とグランド端子の間に、MOSトランジスタM1と抵抗R1とN個が並列接続されたPN接合ダイオードD1が直列接続され、電源電圧端子とグランド端子の間に、MOSトランジスタM2とPN接合ダイオードD2が直列接続され、非反転入力端子(+)が前記MOSトランジスタM1のドレイン端子に接続され、反転入力端子(−)が前記MOSトランジスタM2のドレイン端子に接続された演算増幅回路A1の出力端子が前記MOSトランジスタM1及びM2のゲート端子に接続され、前記MOSトランジスタM1のドレイン端子の電圧V1と前記MOSトランジスタM2のドレイン端子の電圧V2が等しくなるように制御され、前記演算増幅回路A1の出力端子にゲート端子が接続されたMOSトランジスタM3から出力電流Iaが得られ、前記定電流源回路B2は、電源電圧端子とグランド端子の間に、前記MOSトランジスタM3と直列に接続され、温度依存性が極めて小さい一定電流Ibを出力し、前記電流電圧変換回路B3は、非反転入力端子(+)に基準電圧V4が入力され、反転入力端子(−)が前記MOSトランジスタM3と前記定電流源回路B2の接続点に接続された演算増幅回路A2の出力端子と、前記MOSトランジスタM3と定電流源回路B2の接続点との間に抵抗R2が接続され、前記MOSトランジスタM3と前記定電流源回路B2の接続点に発生する電圧V3が基準電圧V4と等しくなるように制御され、前記演算増幅回路A2の出力端子から出力電圧Voutが得られる。
以下、図5の動作原理を説明する。ここでは、説明を簡略化するために、MOSトランジスタM1及びM2のトランジスタサイズは等しいものとする。
演算増幅回路A1の帰還動作により、式(1)が満たされる。
V1=V2 …(1)
前述のように、MOSトランジスタM1及びM2のトランジスタサイズが等しいことから、MOSトランジスタM1及びM2に流れる電流I1及びI2は等しい。また、前掲の特許文献3には、出力電圧の温度依存性と電源電圧依存性が小さい、シリコンのバンドギャップ値とほぼ等しい基準電圧を発生するバンドギャップ基準電圧発生回路の動作原理と、電源電圧が1.25V以下でも動作が可能な基準電圧発生回路が記載されている。この特許文献3を引用すれば、ダイオードの順方向電圧VFは式(2)となる。
VF=VT・ln(IF/Is) …(2)
ただし、VT=kT/q (Tは絶対温度(K)、qは素電荷、kはボルツマン定数)
ここで、VTは熱電圧、Isは飽和電流、IFはダイオードに流れる電流を表す。式(1)及び式(2)より、抵抗R1の両端に発生する電圧ΔVFは、式(3)となる。
ΔVF=VT・lnN …(3)
したがって、MOSトランジスタM1及びM2に流れる電流I1は、式(4)となり、温度に比例した特性を持つ。
I1=ΔVF/R1=(1/R1)・VT/lnN …(4)
ここで、MOSトランジスタM1及びM2とMOSトランジスタM3のゲート・ソース間電圧が等しいことから、MOSトランジスタM3に流れる電流Iaは、MOSトランジスタM1及びM2に流れる電流I1に比例した電流になり、この電流Iaが前記温度電圧変換回路B1の出力電流となる。
前記演算増幅回路A2の帰還動作により、前記出力電流Iaと定電流源回路B2が流す電流Ibの差分電流Icが抵抗R2に流れる。これより、出力電圧Voutは、式(5)のように表される。
Vout=V4−R2・Ic …(5)
ここで、出力電流Iaが式(4)に比例していることから、出力電流Iaが温度に比例することは明らかである。
したがって、前記差分電流Icが温度に比例することは明確であり、抵抗R2の抵抗値を調整することで、出力電圧Voutの温度依存性が容易に変更できることがわかる。
式(5)から、出力電圧Voutは基準電圧V4を基準に、温度に比例した特性を示す。例えば、温度測定範囲を温度T1からT2の範囲とした場合、出力電圧Voutが、後段に接続されるA/D変換回路の入力範囲内に入るように抵抗R2の抵抗値を調整すれば、A/D変換回路の最大分解能を活かすことが容易になる。また、基準電圧V4を低くすることで、温度電圧変換回路をより低い電源電圧下での動作も可能になる。
本実施例の定電流源回路B2は、電源電圧VDDとグランドの間に抵抗R3とMOSトランジスタM4を直列接続し、非反転入力端子(+)を抵抗R3とMOSトランジスタM4の接続点に接続し、反転入力端子(−)に基準電圧V5を入力した演算増幅回路A3の出力電圧を、MOSトランジスタM4及びソース端子をグランド端子に接続したMOSトランジスタM5のゲート端子に接続した構成である。本実施例の温度電流変換回路B1及び電流電圧変換回路B5は、図5に示したものと同じである。
I3=(VDD−V5)/R3 …(6)
抵抗R3の温度依存性が極めて小さければ、MOSトランジスタM4に流れる電流I3の温度依存性は極めて小さくなる。したがって、電源電圧VDDが一定であり、MOSトランジスタM5に流れる電流Ibの温度依存性が、前記温度電流変換回路B1の出力電流Iaに比べ小さくなる程度に、抵抗R3の温度依存性が極めて小さければ、MOSトランジスタM5に流れる電流Ibを温度依存性が極めて小さい一定電流を出力する定電流源回路B2の出力電流として利用できる。
本実施例の定電流源回路B2は、温度電流変換回路B1の出力端子とグランドの間に抵抗R4を接続した構成である。本実施例の温度電流変換回路B1及び電流電圧変換回路B5は、図5及び図7に示したものと同じである。
図5で示したように、温度電流変換回路B1の出力端子の電圧V3は、電流電圧変換回路B5を構成する演算増幅回路A2の帰還動作によって、演算増幅回路A2の反転入力端子(−)に入力される電圧V4と等しい。
Ib=V4/R4 …(7)
このように演算増幅回路A2の帰還動作を利用することで、電源電圧VDDが変動しても一定の電流を出力することが可能になると共に、定電流源B2を抵抗R4だけで構成することができるため、チップ面積を小さくすることが可能になる。
本実施例の温度電流変換回路B1は、図5におけるMOSトランジスタM1及びM2の代わりに、演算増幅回路A1の出力電圧がゲート端子に印加されたMOSトランジスタM6のドレイン端子と、演算増幅回路A1の非反転入力端子(+)及び反転入力端子(−)の間にそれぞれ抵抗R5及びR6を接続したものである。このようにすることで、図5で示した温度電流変換回路B1におけるMOSトランジスタM1及びM2と同等の機能を実現すると共に、MOSトランジスタM6のドレイン端子に、温度依存性が極めて小さい電圧V6を得ることができるものである。
ここでは、説明を簡略化するために、MOSトランジスタM1及びM2のトランジスタサイズは等しいものとする。
V6=VF2+(R6/R1)・VT・lnN …(8)
特許文献3にも示されるように、R6の値を調整することで、MOSトランジスタM6のドレイン端子に発生する電圧V6は、温度依存性が極めて小さいバンドギャップ基準電圧となる。
このように、温度電流変換回路B1に定電圧源としての機能を付加することで、演算増幅回路A2の非反転入力端子(+)に入力するための別の基準電圧回路が不要となり、チップ面積を小さくすることが可能になる。
また、MOSトランジスタM3及びM6のドレイン端子も同電位になることから、MOSトランジスタが有するドレインコンダクタンスの影響による電流誤差が極めて小さくなり、温度電圧変換回路の出力電圧Voutの電圧誤差を小さくすることも可能になる。
本実施例の温度電流変換回路B1は、図5で示した温度電流変換回路B1を構成するダイオードD1及びD2のカソード端子とグランド端子の間に、抵抗R7を挿入した構成である。
このとき、式(8)と同様に、MOSトランジスタM1のドレイン端子に発生する電圧V1、及び、MOSトランジスタM2のドレイン端子に発生する電圧V2を算出すると、式(9)のようになる。
V1=V2=VF1+(2・R7/R1)・VT・lnN …(8)
図9と同様に、本実施例において抵抗R7の値を設定することで、MOSトランジスタM1及びM2のドレイン端子に、温度依存性が極めて小さい出力電圧V1及びV2を得ることが可能になる。
したがって、出力電圧V1またはV2を温度依存性が極めて小さい基準電圧として使用することができ、実施例4と同様の効果を得ることができる。
また、抵抗R7には、MOSトランジスタM1に流れる電流I1の2倍の電流が流れるため、図9で示した抵抗R5及びR6の抵抗値の半分にすることができ、チップ面積を小さくすることが可能になる。
本実施例の温度電流変換回路B1は、図5におけるMOSトランジスタM1〜M3の代わりに、演算増幅回路A1の出力電圧がゲート端子に印加されたMOSトランジスタM7のドレイン端子と、演算増幅回路A1の非反転入力端子(+)及び反転入力端子(−)及び温度電流変換回路B1の出力端子の間に抵抗R8及びR9及びR10をそれぞれ接続することで、図10で示した温度電流変換回路B1におけるMOSトランジスタM1〜M3と同等の機能を実現するものである。
以上、本発明者よりなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図5において、PMOSトランジスタを用いて回路が構成されているが、NMOS用いて構成することも可能である。
図1の非接触電子装置において、電源回路、受信部、送信部、制御部、メモリを複数の半導体集積回路装置で構成するものであっても良い。この発明は、温度を測定する機能を有する半導体集積回路装置及び非接触電子装置に広く利用できる。
B1…温度-電流変換回路、
B2…定電流源回路、
B3…電流減算回路、
B4〜B5…電流電圧変換回路、
C1…共振容量、
D1〜D2…PN接合ダイオード
Ia,Ib,Ic,I1,I2,I3…電流、
L1…アンテナ、
LA〜LB…アンテナ接続端子、
M1〜M6…MOSトランジスタ、
R1〜R10…抵抗、
V1〜V6…各接続点の電圧、
VDD…電源電圧、
Vout…出力電圧、
U1…非接触電子装置、
U2…半導体集積回路装置、
U3…電源回路、
U4…内部回路、
U5…受信回路、
U6…送信回路、
U7…制御部、
U8…メモリ、
U9…A/D変換回路、
U10…温度電圧変換回路、
U11…プリント基板、
U12…コイル、
U13…ICチップ、
U14…リーダ・ライタ、
U15…半導体集積回路装置、
U16…半導体集積回路装置上の配線層で形成されるコイル。
Claims (12)
- 温度変化に応じた第1の電流を出力する温度電流変換回路と、
前記第1の電流に比べて温度依存性が小さい第2の電流を出力する定電流源回路と、
前記第1の電流と前記第2の電流の差分に相当する第3の電流を入力し、前記第3の電流を電圧に変換し出力する電流電圧変換回路とを具備し、
前記温度電流変換回路は、
電源電位を与える電源線と、
接地電位を与える基準線と、
その一端子が前記電源線に接続された第1のMOSトランジスタと、前記第1のMOSの他端子が接続された第1の抵抗と、前記第1の抵抗に接続された第2の抵抗と、前記第2の抵抗に接続され複数個が並列接続されたPN接合ダイオードとからなり、前記基準線で終端された第1の電流経路と、
前記第1のMOSの他端子に接続された第3の抵抗と、前記第3の抵抗に接続されたPN接合ダイオードとからなり、前記基準線で終端された第2の電流経路と、
前記電源線と前記温度電流変換回路の出力端子との間に第2のMOSトランジスタが接続された第3の電流経路と、
非反転入力端子が前記第1の抵抗と前記第2の抵抗の接続点に接続され、反転入力端子が前記第3の抵抗と前記PN接合ダイオードとの接続点に接続され、その出力端子が前記第1および第2のMOSトランジスタのゲート端子に接続された第1の演算増幅回路とを有することを特徴とした半導体集積回路装置。 - 温度変化に応じた第1の電流を出力する温度電流変換回路と、
前記第1の電流に比べて温度依存性が小さい第2の電流を出力する定電流源回路と、
前記第1の電流と前記第2の電流の差分に相当する第3の電流を入力し、前記第3の電流を電圧に変換し出力する電流電圧変換回路とを具備し、
前記温度電流変換回路は、
電源電位を与える電源線と、
接地電位を与える基準線と、
その一端子が前記電源線に接続された第3のMOSトランジスタと、前記第3のMOSの他端子に接続された第4の抵抗と、前記第4の抵抗に接続され複数個が並列接続されたPN接合ダイオードとからなり、第5の抵抗を介して前記基準線で終端された第4の電流経路と、
その一端子が前記電源線に接続された第4のMOSトランジスタと、前記第4のMOSの他端子に接続されたPN接合ダイオードとからなり、前記第5の抵抗を介して前記基準線で終端された第5の電流経路と、
前記電源線と前記温度電流変換回路の出力端子との間に第5のMOSトランジスタが接続された第6の電流経路と、
非反転入力端子が前記第3のMOSトランジスタの他端子に接続され、反転入力端子が前記第4のMOSトランジスタの他端子に接続され、その出力端子が前記第3乃至第5のMOSトランジスタのゲート端子に接続された第2の演算増幅回路とを有することを特徴とした半導体集積回路装置。 - 温度変化に応じた第1の電流を出力する温度電流変換回路と、
前記第1の電流に比べて温度依存性が小さい第2の電流を出力する定電流源回路と、
前記第1の電流と前記第2の電流の差分に相当する第3の電流を入力し、前記第3の電流を電圧に変換し出力する電流電圧変換回路とを具備し、
前記温度電流変換回路は、
電源電位を与える電源線と、
接地電位を与える基準線と、
その一端子が前記電源線に接続された第6のMOSトランジスタと、前記第6のMOSの他端子が接続された第6の抵抗と、前記第6の抵抗に接続された第7の抵抗と、前記第7の抵抗に接続され複数個が並列接続されたPN接合ダイオードとからなり、第8の抵抗を介して前記基準線で終端された第7の電流経路と、
前記第6のMOSの他端子に接続された第9の抵抗と、前記第9の抵抗に接続されたPN接合ダイオードとからなり、第8の抵抗を介して前記基準線で終端された第8の電流経路と、
前記第6のMOSの他端子と前記温度電流変換回路の出力端子との間に接続された第10の抵抗とからなる第9の電流経路とを有し、
非反転入力端子が前記第6の抵抗と前記第7の抵抗の接続点に接続され、反転入力端子が前記第9の抵抗と前記PN接合ダイオードとの接続点に接続され、その出力端子が前記第6のMOSトランジスタのゲート端子に接続された第3の演算増幅回路とを有することを特徴とした半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記電流電圧変換回路は、
第1の基準電位が接続された非反転入力端子と、前記温度電流変換回路の出力端子が接続された反転入力端子とを有する第4の演算増幅回路と、
前記温度電流変換回路の出力端子と前記電流電圧変換回路の出力端子とを接続するように介在する第11の抵抗とを有し、
前記温度電圧変換回路の出力端子に発生する電位が前記第1の基準電位と等しくなるように制御し、
前記温度電流変換回路が出力する第1の電流と前記定電流源回路が出力する第2の電流との差分に比例した前記第3の電流を生成し、前記第3の電流を前記第11の抵抗に流すことで、温度に比例した電圧を出力することを特徴とする半導体集積回路装置。 - 請求項4に記載の半導体集積回路装置において、
前記第1の基準電位に、前記第1のMOSトランジスタのドレイン端子に発生する電圧を用いることを特徴とする半導体集積回路装置。 - 請求項4に記載の半導体集積回路装置において、
前記第1の基準電位に、前記第1の抵抗と前記第2の抵抗との接続点に発生する電圧または、前記第3の抵抗と前記第3の抵抗に接続されたPN接合ダイオードとの接続点に発生する電圧を用いることを特徴とした半導体集積回路装置。 - 請求項3に記載の半導体集積回路装置において、
前記電流電圧変換回路は、
第1の基準電位が接続された非反転入力端子と、前記温度電流変換回路の出力端子が接続された反転入力端子とを有する第4の演算増幅回路と、
前記温度電流変換回路の出力端子と前記電流電圧変換回路の出力端子とを接続するように介在する第11の抵抗とを有し、
前記温度電圧変換回路の出力端子に発生する電位が前記第1の基準電位と等しくなるように制御し、
前記温度電流変換回路が出力する第1の電流と前記定電流源回路が出力する第2の電流との差分に比例した前記第3の電流を生成し、前記第3の電流を前記第11の抵抗に流すことで、温度に比例した電圧を出力することを特徴とする半導体集積回路装置。 - 請求項7に記載の半導体集積回路装置において、
前記第1の基準電位に、第6の抵抗と前記第7の抵抗との接続点に発生する電圧または、前記第9の抵抗と前記第9の抵抗に接続されたPN接合ダイオードとの接続点に発生する電圧を用いることを特徴とした半導体集積回路装置。 - 請求項1及至3に記載の半導体集積回路装置において、
前記定電流源回路は、
前記電源線と前記基準線との間に、第12の抵抗と第7のMOSトランジスタが直列接続され、
前記基準線と温度電流変換回路の出力端子との間に第8のMOSトランジスタが接続され、
前記第12の抵抗と前記第7のMOSトランジスタとを接続する接続点の電位が入力される非反転入力端子と、第2の基準電位が入力される反転入力端子とを有する第5の演算増幅回路の出力端子が前記第7及び前記第8のMOSトランジスタのゲート端子に接続されていることを特徴とした半導体集積回路装置。 - 請求項1及至3に記載の半導体集積回路装置において、
前記定電流源回路は、
前記基準線と温度電流変換回路の出力端子の間に第13の抵抗が接続されていることを特徴とした半導体集積回路装置。 - アンテナを構成するコイルと、
請求項1及至10のいずれかに記載の半導体集積回路装置を搭載する非接触電子装置であって、
前記コイルが前記半導体集積回路装置のアンテナ接続端子に接続されていることを特徴とする非接触電子装置。 - 請求項11に記載の非接触電子装置であって、
前記コイルが請求項1及至11のいずれかに記載の半導体集積回路装置上に設けられた配線層を用いて形成されることを特徴とする非接触電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311723A JP4157865B2 (ja) | 2004-10-27 | 2004-10-27 | 半導体集積回路装置及び非接触電子装置 |
US11/257,024 US7276891B2 (en) | 2004-10-27 | 2005-10-25 | Semiconductor integrated circuit device and a contactless electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004311723A JP4157865B2 (ja) | 2004-10-27 | 2004-10-27 | 半導体集積回路装置及び非接触電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006125902A JP2006125902A (ja) | 2006-05-18 |
JP4157865B2 true JP4157865B2 (ja) | 2008-10-01 |
Family
ID=36385647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004311723A Expired - Fee Related JP4157865B2 (ja) | 2004-10-27 | 2004-10-27 | 半導体集積回路装置及び非接触電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7276891B2 (ja) |
JP (1) | JP4157865B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123480A (ja) * | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | 基準電圧発生回路 |
US20090066313A1 (en) * | 2007-09-07 | 2009-03-12 | Nec Electronics Corporation | Reference voltage circuit compensated for temprature non-linearity |
KR101003036B1 (ko) | 2008-07-28 | 2010-12-21 | 충북대학교 산학협력단 | 온도 오차 보정 기능이 있는 rfid 장치 및 그 제어방법 |
KR101006091B1 (ko) * | 2008-12-26 | 2011-01-06 | 주식회사 하이닉스반도체 | 온도감지회로 |
JP5399740B2 (ja) * | 2009-02-25 | 2014-01-29 | テルモ株式会社 | 体温計及び体温測定システム |
JP5498047B2 (ja) * | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
JP5358332B2 (ja) * | 2009-07-23 | 2013-12-04 | テルモ株式会社 | 体温測定システム及びデータ読み取り装置ならびにその駆動制御方法 |
KR20120103001A (ko) * | 2011-03-09 | 2012-09-19 | 삼성전자주식회사 | 파워 온 리셋 회로 및 그것을 포함하는 전자 장치 |
EP2895991A1 (en) * | 2012-09-14 | 2015-07-22 | The Gillette Company | Apparatus and method for providing product information |
CN103999287B (zh) * | 2012-09-18 | 2016-11-16 | 松下知识产权经营株式会社 | 天线、发送装置、接收装置、三维集成电路及非接触通信系统 |
US9739669B2 (en) * | 2012-12-10 | 2017-08-22 | Microchip Technology Incorporated | Temperature sensor peripheral having independent temperature coefficient and offset adjustment programmability |
US9519298B2 (en) * | 2015-03-20 | 2016-12-13 | Nxp B.V. | Multi-junction semiconductor circuit and method |
CN111521284A (zh) * | 2020-04-30 | 2020-08-11 | 深圳芯能半导体技术有限公司 | 温度检测电路及集成电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS647805U (ja) | 1987-07-03 | 1989-01-17 | ||
JP3586073B2 (ja) | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
JP2000307111A (ja) | 1999-04-23 | 2000-11-02 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
US6531857B2 (en) * | 2000-11-09 | 2003-03-11 | Agere Systems, Inc. | Low voltage bandgap reference circuit |
US6407622B1 (en) * | 2001-03-13 | 2002-06-18 | Ion E. Opris | Low-voltage bandgap reference circuit |
JP2002323384A (ja) | 2001-04-24 | 2002-11-08 | Sony Corp | 温度検知回路及び集積回路 |
JP2003258111A (ja) | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | 半導体集積回路 |
US7092674B2 (en) * | 2003-06-12 | 2006-08-15 | Broadcom Corporation | Multi-mode band-gap current reference |
-
2004
- 2004-10-27 JP JP2004311723A patent/JP4157865B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-25 US US11/257,024 patent/US7276891B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006125902A (ja) | 2006-05-18 |
US20060103449A1 (en) | 2006-05-18 |
US7276891B2 (en) | 2007-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7276891B2 (en) | Semiconductor integrated circuit device and a contactless electronic device | |
US7400208B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
US7461972B2 (en) | One point calibration integrated temperature sensor for wireless radio frequency applications | |
KR101031434B1 (ko) | 초저전력 아날로그 보상 회로 및 보상 방법 | |
US8082012B2 (en) | Semiconductor integrated circuit device, and non-contact type IC card and portable information terminal using the semiconductor integrated circuit device | |
JP4901284B2 (ja) | 半導体集積回路装置及びそれを用いた非接触型電子装置 | |
US7978005B1 (en) | Reference current generator with low temperature coefficient dependence | |
US20080061865A1 (en) | Apparatus and method for providing a temperature dependent output signal | |
US20100134180A1 (en) | Bandgap-referenced thermal sensor | |
KR101243473B1 (ko) | 분압 회로 및 자기 센서 회로 | |
US7965129B1 (en) | Temperature compensated current reference circuit | |
JP4759053B2 (ja) | 非接触型電子装置及びそれに搭載される半導体集積回路装置 | |
JP2007148530A (ja) | 基準電圧発生回路およびそれを内蔵した半導体集積回路 | |
US8933684B2 (en) | Voltage generator and bandgap reference circuit | |
US20060238214A1 (en) | Semiconductor circuit, semiconductor device, and method for testing same semiconductor circuit | |
CN102338668A (zh) | 一种温度检测电路 | |
US20050093530A1 (en) | Reference voltage generator | |
US20130265083A1 (en) | Voltage and current reference generator | |
JP5981890B2 (ja) | ホール素子駆動回路 | |
US6236320B1 (en) | Determination of an ambient temperature through the comparison of divided voltages | |
CN102169023A (zh) | 温度传感器及方法 | |
US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
JP5482126B2 (ja) | 参照電圧発生回路および受信回路 | |
KR101261342B1 (ko) | 기준전류 생성회로 | |
US20230152835A1 (en) | Current Reference Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |