JP2002323384A - 温度検知回路及び集積回路 - Google Patents
温度検知回路及び集積回路Info
- Publication number
- JP2002323384A JP2002323384A JP2001126472A JP2001126472A JP2002323384A JP 2002323384 A JP2002323384 A JP 2002323384A JP 2001126472 A JP2001126472 A JP 2001126472A JP 2001126472 A JP2001126472 A JP 2001126472A JP 2002323384 A JP2002323384 A JP 2002323384A
- Authority
- JP
- Japan
- Prior art keywords
- node
- temperature
- resistor
- nodes
- voltage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成により精度の高い温度検知を実現
する温度検知回路と、該温度検知回路を含む集積回路を
提供する。 【解決手段】 素子の温度特性を利用して温度を検知す
る温度検知回路であって、電源より常に同じ大きさの電
流が供給されるノードＮＡ，ＮＢと、ノードＮＡと接地
ノードとの間に接続されたダイオードＤ３と、ノードＮ
Ｂと接地ノードとの間に並列接続され、ダイオードＤ３
と同一の製造プロセスにより生成された複数のダイオー
ドＤ１，Ｄ２と、ノードＮＡ，ＮＢにおける電位に応じ
て、検知された温度に対応する信号を出力するコンパレ
ータ３とを備えたことを特徴とする温度検知回路を提供
する。
する温度検知回路と、該温度検知回路を含む集積回路を
提供する。 【解決手段】 素子の温度特性を利用して温度を検知す
る温度検知回路であって、電源より常に同じ大きさの電
流が供給されるノードＮＡ，ＮＢと、ノードＮＡと接地
ノードとの間に接続されたダイオードＤ３と、ノードＮ
Ｂと接地ノードとの間に並列接続され、ダイオードＤ３
と同一の製造プロセスにより生成された複数のダイオー
ドＤ１，Ｄ２と、ノードＮＡ，ＮＢにおける電位に応じ
て、検知された温度に対応する信号を出力するコンパレ
ータ３とを備えたことを特徴とする温度検知回路を提供
する。
Description
【０００１】
【発明の属する技術分野】本発明は、温度を検知する温
度検知回路と、これを備えた集積回路に関する。
度検知回路と、これを備えた集積回路に関する。
【０００２】
【従来の技術】一般に、集積回路上に温度を検知するた
めの回路を形成する必要がある場合には、熱電対は利用
できないことから、従来は例えば抵抗やダイオード、或
いはトランジスタ等といったデバイスを２種類利用し
て、これら２種類のデバイスにおける温度特性の差を用
いて温度を検知するようにしている。
めの回路を形成する必要がある場合には、熱電対は利用
できないことから、従来は例えば抵抗やダイオード、或
いはトランジスタ等といったデバイスを２種類利用し
て、これら２種類のデバイスにおける温度特性の差を用
いて温度を検知するようにしている。
【０００３】図５は、従来の温度検知回路の構成を示す
回路図である。図５に示すように、この温度検知回路
は、電源電圧ノードＶｃｃと接地ノードとの間に直列接
続された２つの抵抗Ｒ３，Ｒ４と、これら２つの抵抗Ｒ
３，Ｒ４間に位置するノードＮＤと、マイナス端子がノ
ードＮＤに接続され、プラス端子には参照電圧ＶＲＥＦ
が供給されるコンパレータ１３とを備える。
回路図である。図５に示すように、この温度検知回路
は、電源電圧ノードＶｃｃと接地ノードとの間に直列接
続された２つの抵抗Ｒ３，Ｒ４と、これら２つの抵抗Ｒ
３，Ｒ４間に位置するノードＮＤと、マイナス端子がノ
ードＮＤに接続され、プラス端子には参照電圧ＶＲＥＦ
が供給されるコンパレータ１３とを備える。
【０００４】ここで、上記抵抗Ｒ３は、ポリシリコンを
堆積させることにより形成された所謂ポリ抵抗であり、
抵抗Ｒ４は、半導体表面から不純物を拡散させることに
より形成された拡散抵抗である。
堆積させることにより形成された所謂ポリ抵抗であり、
抵抗Ｒ４は、半導体表面から不純物を拡散させることに
より形成された拡散抵抗である。
【０００５】このような構成を有する従来の温度検知回
路では、抵抗Ｒ３と抵抗Ｒ４の温度特性が相違するた
め、温度に応じてノードＮＤの電位が変動する。このと
き、コンパレータ１３は、参照電圧ＶＲＥＦとノードＮ
Ｄの電位との電位差に比例した電圧を有する信号を出力
するため、該出力信号の極性及び大きさを測定すること
により温度を検知することができる。
路では、抵抗Ｒ３と抵抗Ｒ４の温度特性が相違するた
め、温度に応じてノードＮＤの電位が変動する。このと
き、コンパレータ１３は、参照電圧ＶＲＥＦとノードＮ
Ｄの電位との電位差に比例した電圧を有する信号を出力
するため、該出力信号の極性及び大きさを測定すること
により温度を検知することができる。
【０００６】図６は、従来の温度検知回路の他の構成を
示す回路図である。図６に示すように、上記図５に示さ
れた抵抗Ｒ４をダイオードＤ４によって置き換えた温度
検知回路によっても、抵抗Ｒ３とダイオードＤ４との温
度特性が相違するため、上記と同様な温度検知を行うこ
とができる。
示す回路図である。図６に示すように、上記図５に示さ
れた抵抗Ｒ４をダイオードＤ４によって置き換えた温度
検知回路によっても、抵抗Ｒ３とダイオードＤ４との温
度特性が相違するため、上記と同様な温度検知を行うこ
とができる。
【０００７】
【発明が解決しようとする課題】しかしながら、ＬＳＩ
プロセスにおいては、近傍に形成されるデバイスの相対
的特性はよく揃うが、特性値の絶対値についてはバラツ
キが比較的大きいものとなる。したがって、上述のよう
に、２種類のデバイスにおける温度特性の相違により温
度検知を行うこととすると、該デバイスが有する特性値
のバラツキの影響をそのまま受けることになり、温度検
知の精度が悪くなるといった問題がある。
プロセスにおいては、近傍に形成されるデバイスの相対
的特性はよく揃うが、特性値の絶対値についてはバラツ
キが比較的大きいものとなる。したがって、上述のよう
に、２種類のデバイスにおける温度特性の相違により温
度検知を行うこととすると、該デバイスが有する特性値
のバラツキの影響をそのまま受けることになり、温度検
知の精度が悪くなるといった問題がある。
【０００８】なお、製造ロット間における該特性値のバ
ラツキは、温度検知の精度に特に大きな影響を与えるこ
とになる。
ラツキは、温度検知の精度に特に大きな影響を与えるこ
とになる。
【０００９】本発明は、上記のような問題を解消するた
めになされたもので、簡易な構成により精度の高い温度
検知を実現することができる温度検知回路及びこの温度
検知回路を含む集積回路を提供することを目的とする。
めになされたもので、簡易な構成により精度の高い温度
検知を実現することができる温度検知回路及びこの温度
検知回路を含む集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る温度検知回
路は、素子の温度特性を利用して温度を検知する温度検
知回路であって、電源より常に同じ大きさの電流が供給
される第１及び第２のノードと、所定の電位を有する定
電圧ノードと、前記第１のノードと前記定電圧ノードと
の間に接続された第１の素子と、前記第２のノードと前
記定電圧ノードとの間に並列接続され、前記第１の素子
と同一の製造プロセスにより生成された複数の第２の素
子と、前記第１及び第２のノードにおける電位に応じ
て、検知した前記温度に対応する信号を出力する検知信
号生成手段とを備える。
路は、素子の温度特性を利用して温度を検知する温度検
知回路であって、電源より常に同じ大きさの電流が供給
される第１及び第２のノードと、所定の電位を有する定
電圧ノードと、前記第１のノードと前記定電圧ノードと
の間に接続された第１の素子と、前記第２のノードと前
記定電圧ノードとの間に並列接続され、前記第１の素子
と同一の製造プロセスにより生成された複数の第２の素
子と、前記第１及び第２のノードにおける電位に応じ
て、検知した前記温度に対応する信号を出力する検知信
号生成手段とを備える。
【００１１】このような温度検知回路によれば、第１の
素子及び並列接続された第２の素子の製造プロセスにお
けるばらつきの影響を受けることなく、第１及び第２の
素子の温度特性に応じて、検知温度のみに依存した信号
を生成し出力することができる。なお、第１及び第２の
素子は、例えばダイオードとすることができる。
素子及び並列接続された第２の素子の製造プロセスにお
けるばらつきの影響を受けることなく、第１及び第２の
素子の温度特性に応じて、検知温度のみに依存した信号
を生成し出力することができる。なお、第１及び第２の
素子は、例えばダイオードとすることができる。
【００１２】ここで、温度検知回路は、第１のノードと
第１の素子との間に接続された第１の抵抗と、第１及び
第２のノードと常に同じ大きさの電流が、電源より供給
される第３のノードと、第３のノードと定電圧ノードと
の間に接続され、第１の抵抗と同じ材料からなる第２の
抵抗とを更に備え、検知信号生成手段が、第３のノード
から検知温度に対応する信号を出力するものとすること
ができる。これによれば、第１の抵抗と第２の抵抗とが
同じ材料からなるため、抵抗のプロセスばらつきに起因
した第３のノードの電圧変動を、非常に小さく抑えるこ
とができる。
第１の素子との間に接続された第１の抵抗と、第１及び
第２のノードと常に同じ大きさの電流が、電源より供給
される第３のノードと、第３のノードと定電圧ノードと
の間に接続され、第１の抵抗と同じ材料からなる第２の
抵抗とを更に備え、検知信号生成手段が、第３のノード
から検知温度に対応する信号を出力するものとすること
ができる。これによれば、第１の抵抗と第２の抵抗とが
同じ材料からなるため、抵抗のプロセスばらつきに起因
した第３のノードの電圧変動を、非常に小さく抑えるこ
とができる。
【００１３】また、本発明に係る温度検知回路は、ダイ
オードの温度特性を利用して温度を検知する温度検知回
路であって、電源電位を有する電源電圧ノードからＰチ
ャネルＭＯＳトランジスタを介して常に同じ大きさの電
流が供給される第１及び第２のノードと、接地電位を有
する接地電圧ノードと、第１のノードと接地電圧ノード
との間に直列接続された第１の抵抗及び第１のダイオー
ドと、第２のノードと接地電圧ノードとの間に並列に接
続され、第１のダイオードと同一の製造プロセスにより
生成された複数の第２のダイオードと、入力端が第１及
び第２のノードに接続され、出力端がＰチャネルＭＯＳ
トランジスタのゲートに接続された差動増幅器と、ゲー
トが差動増幅器の出力端に接続されたＰチャネルＭＯＳ
トランジスタを介して電源電圧ノードから電流が供給さ
れる第３のノードと、第３のノードと接地電圧ノードと
の間に接続され、第１の抵抗と同じ材料からなる第２の
抵抗と、第３のノードにおける電位と基準電位とを比較
して、比較結果を示す信号を出力する比較器とを備え
る。
オードの温度特性を利用して温度を検知する温度検知回
路であって、電源電位を有する電源電圧ノードからＰチ
ャネルＭＯＳトランジスタを介して常に同じ大きさの電
流が供給される第１及び第２のノードと、接地電位を有
する接地電圧ノードと、第１のノードと接地電圧ノード
との間に直列接続された第１の抵抗及び第１のダイオー
ドと、第２のノードと接地電圧ノードとの間に並列に接
続され、第１のダイオードと同一の製造プロセスにより
生成された複数の第２のダイオードと、入力端が第１及
び第２のノードに接続され、出力端がＰチャネルＭＯＳ
トランジスタのゲートに接続された差動増幅器と、ゲー
トが差動増幅器の出力端に接続されたＰチャネルＭＯＳ
トランジスタを介して電源電圧ノードから電流が供給さ
れる第３のノードと、第３のノードと接地電圧ノードと
の間に接続され、第１の抵抗と同じ材料からなる第２の
抵抗と、第３のノードにおける電位と基準電位とを比較
して、比較結果を示す信号を出力する比較器とを備え
る。
【００１４】このような温度検知回路によれば、第１の
ダイオード及び並列接続された第２のダイオードが同一
の製造プロセスにより生成されるため、製造プロセスの
ばらつきによる影響を受けることなく、第１のダイオー
ド及び第２のダイオードの温度特性に応じて、温度のみ
に依存した信号を生成し出力することができる。
ダイオード及び並列接続された第２のダイオードが同一
の製造プロセスにより生成されるため、製造プロセスの
ばらつきによる影響を受けることなく、第１のダイオー
ド及び第２のダイオードの温度特性に応じて、温度のみ
に依存した信号を生成し出力することができる。
【００１５】また、本発明に係る集積回路は、所定の温
度範囲で正常な動作を行う集積回路であって、常に同じ
大きさの電流が電源より供給される第１及び第２のノー
ドと、所定の電位を有する定電圧ノードと、第１のノー
ドと定電圧ノードとの間に接続された第１の素子と、第
２のノードと定電圧ノードとの間に並列接続され、第１
の素子と同一の製造プロセスにより生成された複数の第
２の素子と、第１及び第２のノードにおける電位に応じ
て、検知した温度に対応する信号を出力する検知信号生
成手段と、検知信号生成手段から供給された信号に応じ
て動作をリセットする内部回路とを備える。
度範囲で正常な動作を行う集積回路であって、常に同じ
大きさの電流が電源より供給される第１及び第２のノー
ドと、所定の電位を有する定電圧ノードと、第１のノー
ドと定電圧ノードとの間に接続された第１の素子と、第
２のノードと定電圧ノードとの間に並列接続され、第１
の素子と同一の製造プロセスにより生成された複数の第
２の素子と、第１及び第２のノードにおける電位に応じ
て、検知した温度に対応する信号を出力する検知信号生
成手段と、検知信号生成手段から供給された信号に応じ
て動作をリセットする内部回路とを備える。
【００１６】このような集積回路によれば、集積回路が
所定の温度範囲を超える温度変化を受けた場合には、自
動的に集積回路の動作がリセットされるようにすること
ができる。
所定の温度範囲を超える温度変化を受けた場合には、自
動的に集積回路の動作がリセットされるようにすること
ができる。
【００１７】
【発明の実施の形態】以下、本発明が適用された温度検
知回路について、図面を参照して説明する。なお、図中
同一符号は同一又は相当部分を示す。
知回路について、図面を参照して説明する。なお、図中
同一符号は同一又は相当部分を示す。
【００１８】[実施の形態１]図１は、本発明の実施の形
態１に係る温度検知回路の構成を示す回路図である。図
１に示すように、本発明の実施の形態１に係る温度検知
回路は、差動アンプ１とコンパレータ３、ＰチャネルＭ
ＯＳトランジスタＰＴ１〜ＰＴ３、抵抗Ｒ１，Ｒ２、ダ
イオードＤ１〜Ｄ３、ノードＮＡ，ＮＢ、出力ノードＶ
Ｏ、及び電源電圧ノードＶｃｃとを備える。
態１に係る温度検知回路の構成を示す回路図である。図
１に示すように、本発明の実施の形態１に係る温度検知
回路は、差動アンプ１とコンパレータ３、ＰチャネルＭ
ＯＳトランジスタＰＴ１〜ＰＴ３、抵抗Ｒ１，Ｒ２、ダ
イオードＤ１〜Ｄ３、ノードＮＡ，ＮＢ、出力ノードＶ
Ｏ、及び電源電圧ノードＶｃｃとを備える。
【００１９】ここで、差動アンプ１の出力ノードは、Ｐ
チャネルＭＯＳトランジスタＰＴ１〜ＰＴ３のゲートに
接続され、差動アンプ１のプラス端子（＋）は、ノード
ＮＡに接続され、マイナス端子（−）は、ノードＮＢに
接続されている。また、ＰチャネルＭＯＳトランジスタ
ＰＴ１〜ＰＴ３のソースは、電源電圧ノードＶｃｃに接
続され、ＰチャネルＭＯＳトランジスタＰＴ１のドレイ
ンは、ノードＮＢに接続され、ＰチャネルＭＯＳトラン
ジスタＰＴ２のドレインは、ノードＮＡに接続され、Ｐ
チャネルＭＯＳトランジスタＰＴ３のドレインは、出力
ノードＶＯに接続されている。
チャネルＭＯＳトランジスタＰＴ１〜ＰＴ３のゲートに
接続され、差動アンプ１のプラス端子（＋）は、ノード
ＮＡに接続され、マイナス端子（−）は、ノードＮＢに
接続されている。また、ＰチャネルＭＯＳトランジスタ
ＰＴ１〜ＰＴ３のソースは、電源電圧ノードＶｃｃに接
続され、ＰチャネルＭＯＳトランジスタＰＴ１のドレイ
ンは、ノードＮＢに接続され、ＰチャネルＭＯＳトラン
ジスタＰＴ２のドレインは、ノードＮＡに接続され、Ｐ
チャネルＭＯＳトランジスタＰＴ３のドレインは、出力
ノードＶＯに接続されている。
【００２０】更に、ノードＮＡと接地ノードの間に抵抗
Ｒ１とダイオードＤ３が直列接続され、ノードＮＢに対
して複数のダイオードＤ１が並列接続されている。そし
て、これら複数のダイオードＤ１と接地ノードとの間に
は、ダイオードＤ２がそれぞれ直列接続されている。ま
た、出力ノードＶＯと接地ノードとの間には、抵抗Ｒ２
が接続されている。また、コンパレータ３のマイナス端
子（−）は、出力ノードＶＯに接続され、プラス端子
（＋）には、参照電圧ＶＲＥＦが供給される。
Ｒ１とダイオードＤ３が直列接続され、ノードＮＢに対
して複数のダイオードＤ１が並列接続されている。そし
て、これら複数のダイオードＤ１と接地ノードとの間に
は、ダイオードＤ２がそれぞれ直列接続されている。ま
た、出力ノードＶＯと接地ノードとの間には、抵抗Ｒ２
が接続されている。また、コンパレータ３のマイナス端
子（−）は、出力ノードＶＯに接続され、プラス端子
（＋）には、参照電圧ＶＲＥＦが供給される。
【００２１】以上のような構成において、ノードＮＢと
接地ノードとの間に並列接続するダイオードＤ１及びダ
イオードＤ２の数は、共に例えば１万個等、ノードＮＡ
と接地ノードとの間に接続されるダイオードＤ３の数よ
り数桁多いものとされる。また、ノードＮＡに抵抗Ｒ１
を介して接続されるダイオードＤ３と、ノードＮＢに接
続されるダイオードＤ１，Ｄ２とは同じ構成を有すると
共に、同一のプロセスにより製造されたものである。更
に、ノードＮＡに接続された抵抗Ｒ１と、出力ノードＶ
Ｏに接続された抵抗Ｒ２とは同じ材質とされる。
接地ノードとの間に並列接続するダイオードＤ１及びダ
イオードＤ２の数は、共に例えば１万個等、ノードＮＡ
と接地ノードとの間に接続されるダイオードＤ３の数よ
り数桁多いものとされる。また、ノードＮＡに抵抗Ｒ１
を介して接続されるダイオードＤ３と、ノードＮＢに接
続されるダイオードＤ１，Ｄ２とは同じ構成を有すると
共に、同一のプロセスにより製造されたものである。更
に、ノードＮＡに接続された抵抗Ｒ１と、出力ノードＶ
Ｏに接続された抵抗Ｒ２とは同じ材質とされる。
【００２２】以下、上記のような構成を有する本発明の
実施の形態１に係る温度検知回路の動作を説明する。
実施の形態１に係る温度検知回路の動作を説明する。
【００２３】図１に示された温度検知回路では、Ｐチャ
ネルＭＯＳトランジスタＰＴ１，ＰＴ２のゲートは、共
に差動アンプ１の出力ノードに接続されるため、ノード
ＮＡとノードＮＢには、電源電圧ノードＶｃｃより常に
同じ大きさの電流が流れる。しかしながら、ノードＮＡ
には、上記のように抵抗Ｒ１を介してダイオードＤ３が
一つ接続されるのに対し、ノードＮＢには、ダイオード
Ｄ１，Ｄ２が数桁多く並列接続されるため、ダイオード
Ｄ１，Ｄ２を流れる電流の大きさは、ダイオードＤ３を
流れる電流の大きさに対して数桁小さいものとなる。
ネルＭＯＳトランジスタＰＴ１，ＰＴ２のゲートは、共
に差動アンプ１の出力ノードに接続されるため、ノード
ＮＡとノードＮＢには、電源電圧ノードＶｃｃより常に
同じ大きさの電流が流れる。しかしながら、ノードＮＡ
には、上記のように抵抗Ｒ１を介してダイオードＤ３が
一つ接続されるのに対し、ノードＮＢには、ダイオード
Ｄ１，Ｄ２が数桁多く並列接続されるため、ダイオード
Ｄ１，Ｄ２を流れる電流の大きさは、ダイオードＤ３を
流れる電流の大きさに対して数桁小さいものとなる。
【００２４】ここで一般に、同じ構成を有するダイオー
ドであっても、流れる電流の大きさが数桁異なる場合に
は、これらのダイオード間において温度特性に差が生じ
る。したがって、本実施の形態１に係る温度検知回路
は、複数の同じ素子に流れる電流の大きさが互いに数桁
異なるよう構成することによって生じる温度特性の差を
利用するものである。
ドであっても、流れる電流の大きさが数桁異なる場合に
は、これらのダイオード間において温度特性に差が生じ
る。したがって、本実施の形態１に係る温度検知回路
は、複数の同じ素子に流れる電流の大きさが互いに数桁
異なるよう構成することによって生じる温度特性の差を
利用するものである。
【００２５】図２は、図１に示された温度検知回路に含
まれたノードＮＡ，ＮＢにおける電流電圧特性を示すグ
ラフである。ここで、高温時におけるノードＮＡの電流
電圧特性はグラフＡＨで示され、低温時におけるノード
ＮＡの電流電圧特性はグラフＡＬで示される。また、高
温時におけるノードＮＢの電流電圧特性はグラフＢＨで
示され、低温時におけるノードＮＢの電流電圧特性はグ
ラフＢＬで示される。
まれたノードＮＡ，ＮＢにおける電流電圧特性を示すグ
ラフである。ここで、高温時におけるノードＮＡの電流
電圧特性はグラフＡＨで示され、低温時におけるノード
ＮＡの電流電圧特性はグラフＡＬで示される。また、高
温時におけるノードＮＢの電流電圧特性はグラフＢＨで
示され、低温時におけるノードＮＢの電流電圧特性はグ
ラフＢＬで示される。
【００２６】ここで、図１に示された差動アンプ１は、
ノードＮＡの電位とノードＮＢの電位との差に比例した
電圧を有する信号を出力するため、ノードＮＡとノード
ＮＢは同じ電位に収束する。したがって、ノードＮＡ及
びノードＮＢにおいて、電流値と電位は共に一致するこ
とになる。すなわち、高温時には、ノードＮＡ及びノー
ドＮＢの電流値及び電位は、図２に示された点ＰＨに収
束し、共に電流値がＩＨとなり、電位がＶＨとなる。一
方、低温時には図２に示された点ＰＬに収束し、共に電
流値がＩＬとなり、電位がＶＬとなる。
ノードＮＡの電位とノードＮＢの電位との差に比例した
電圧を有する信号を出力するため、ノードＮＡとノード
ＮＢは同じ電位に収束する。したがって、ノードＮＡ及
びノードＮＢにおいて、電流値と電位は共に一致するこ
とになる。すなわち、高温時には、ノードＮＡ及びノー
ドＮＢの電流値及び電位は、図２に示された点ＰＨに収
束し、共に電流値がＩＨとなり、電位がＶＨとなる。一
方、低温時には図２に示された点ＰＬに収束し、共に電
流値がＩＬとなり、電位がＶＬとなる。
【００２７】このことから、ノードＮＡ及びノードＮＢ
の電流値及び電位の収束点は、温度に応じて大きく変化
するため、差動アンプ１の出力が温度に応じて変化する
ことになる。このとき、差動アンプ１の出力に応じてＰ
チャネルＭＯＳトランジスタＰＴ３のゲート電圧が変化
するため、出力ノードＶＯの電位、ひいてはコンパレー
タ３の出力が温度に応じて変化することになる。これよ
り、コンパレータ３の出力をモニタすることによって、
温度を検知することができる。
の電流値及び電位の収束点は、温度に応じて大きく変化
するため、差動アンプ１の出力が温度に応じて変化する
ことになる。このとき、差動アンプ１の出力に応じてＰ
チャネルＭＯＳトランジスタＰＴ３のゲート電圧が変化
するため、出力ノードＶＯの電位、ひいてはコンパレー
タ３の出力が温度に応じて変化することになる。これよ
り、コンパレータ３の出力をモニタすることによって、
温度を検知することができる。
【００２８】また、図１に示された本実施の形態１に係
る温度検知回路においては、ノードＮＡ及びノードＮＢ
に同一プロセスにより製造されたダイオードＤ１〜Ｄ３
が接続されるため、該ダイオードＤ１〜Ｄ３のプロセス
ばらつきによる電流−電圧特性への影響を相殺すること
ができる。更に、出力ノードＶＯに接続された抵抗Ｒ２
が、ノードＮＡに接続された抵抗Ｒ１と同じ材質とされ
ることにより、抵抗のプロセスばらつきに起因した出力
ノードＶＯの電圧変動を、非常に小さく抑えることがで
きる。
る温度検知回路においては、ノードＮＡ及びノードＮＢ
に同一プロセスにより製造されたダイオードＤ１〜Ｄ３
が接続されるため、該ダイオードＤ１〜Ｄ３のプロセス
ばらつきによる電流−電圧特性への影響を相殺すること
ができる。更に、出力ノードＶＯに接続された抵抗Ｒ２
が、ノードＮＡに接続された抵抗Ｒ１と同じ材質とされ
ることにより、抵抗のプロセスばらつきに起因した出力
ノードＶＯの電圧変動を、非常に小さく抑えることがで
きる。
【００２９】以上より、本発明の実施の形態１に係る温
度検知回路によれば、温度検知回路を構成する素子にお
ける製造プロセスのばらつきが出力信号に与える影響を
低減することができるため、従来より精度の高い温度検
知を実現する温度検知回路を、従来のＣＭＯＳ集積回路
における製造プロセスにより容易に得ることができる。
度検知回路によれば、温度検知回路を構成する素子にお
ける製造プロセスのばらつきが出力信号に与える影響を
低減することができるため、従来より精度の高い温度検
知を実現する温度検知回路を、従来のＣＭＯＳ集積回路
における製造プロセスにより容易に得ることができる。
【００３０】[実施の形態２]図３は、本発明の実施の形
態２に係る温度検知回路の構成を示す回路図である。図
３に示すように、本発明の実施の形態２に係る温度検知
回路は、図１に示された本発明の実施の形態１に係る温
度検知回路とほぼ同様な構成を有するが、ノードＮＢと
接地ノードとの間には、それぞれ一つのダイオードＤ
１，Ｄ２が直列接続されていると共に、ノードＮＡと電
源電圧ノードＶｃｃとの間には、ＰチャネルＭＯＳトラ
ンジスタＰＴ２，ＰＴ２ｂ，ＰＴ２ｃが並列接続されて
いる点で相違する。
態２に係る温度検知回路の構成を示す回路図である。図
３に示すように、本発明の実施の形態２に係る温度検知
回路は、図１に示された本発明の実施の形態１に係る温
度検知回路とほぼ同様な構成を有するが、ノードＮＢと
接地ノードとの間には、それぞれ一つのダイオードＤ
１，Ｄ２が直列接続されていると共に、ノードＮＡと電
源電圧ノードＶｃｃとの間には、ＰチャネルＭＯＳトラ
ンジスタＰＴ２，ＰＴ２ｂ，ＰＴ２ｃが並列接続されて
いる点で相違する。
【００３１】ここで、ゲート幅とゲート長の比をトラン
ジスタサイズと呼ぶとき、ＰチャネルＭＯＳトランジス
タＰＴ１とＰチャネルＭＯＳトランジスタＰＴ２，ＰＴ
２ｂ，ＰＴ２ｃのトランジスタサイズの比が例えば１：
１００であるとき、ＰチャネルＭＯＳトランジスタＰＴ
２，ＰＴ２ｂ，ＰＴ２ｃを１００個程度並列接続するこ
とにより、図１に示された実施の形態１に係る温度検知
回路と同様な機能を有する回路を実現することができ
る。
ジスタサイズと呼ぶとき、ＰチャネルＭＯＳトランジス
タＰＴ１とＰチャネルＭＯＳトランジスタＰＴ２，ＰＴ
２ｂ，ＰＴ２ｃのトランジスタサイズの比が例えば１：
１００であるとき、ＰチャネルＭＯＳトランジスタＰＴ
２，ＰＴ２ｂ，ＰＴ２ｃを１００個程度並列接続するこ
とにより、図１に示された実施の形態１に係る温度検知
回路と同様な機能を有する回路を実現することができ
る。
【００３２】すなわち、このように構成される本実施の
形態２に係る温度検知回路によれば、ノードＮＡに供給
する電流をノードＮＢに供給する電流に対して数桁大き
なものとすることによって、ダイオードＤ１，Ｄ２を流
れる電流の大きさを、ダイオードＤ３を流れる電流の大
きさに対して数桁小さいものとすることができる。
形態２に係る温度検知回路によれば、ノードＮＡに供給
する電流をノードＮＢに供給する電流に対して数桁大き
なものとすることによって、ダイオードＤ１，Ｄ２を流
れる電流の大きさを、ダイオードＤ３を流れる電流の大
きさに対して数桁小さいものとすることができる。
【００３３】したがって、図３に示された本発明の実施
の形態２に係る温度検知回路によっても、上記実施の形
態１に係る温度検知回路と同様に精度の高い温度検知を
実現することができる。
の形態２に係る温度検知回路によっても、上記実施の形
態１に係る温度検知回路と同様に精度の高い温度検知を
実現することができる。
【００３４】なお、上記実施の形態１及び２に係る温度
検知回路は、集積回路（ＩＣ）に組み込むことによっ
て、該ＩＣが大きな温度変化を受けた場合に、該ＩＣの
動作をリセットする回路として用いることができる。
検知回路は、集積回路（ＩＣ）に組み込むことによっ
て、該ＩＣが大きな温度変化を受けた場合に、該ＩＣの
動作をリセットする回路として用いることができる。
【００３５】図４は、上記実施の形態１及び２に係る温
度検知回路を備えた集積回路の構成を示すブロック図で
ある。図４に示すように、この集積回路１０は、論理演
算を実行すると共にリセット端子ＲＳＴを有するロジッ
ク部７と、上記温度検知回路を含む温度検知部５と、ラ
ンダムアクセスメモリ（ＲＡＭ）９と、読み出し専用メ
モリ（ＲＯＭ）１１を備える。
度検知回路を備えた集積回路の構成を示すブロック図で
ある。図４に示すように、この集積回路１０は、論理演
算を実行すると共にリセット端子ＲＳＴを有するロジッ
ク部７と、上記温度検知回路を含む温度検知部５と、ラ
ンダムアクセスメモリ（ＲＡＭ）９と、読み出し専用メ
モリ（ＲＯＭ）１１を備える。
【００３６】ここで、ＲＡＭ９及びＲＯＭ１１はロジッ
ク部７に接続されると共に、温度検知部５に含まれた温
度検知回路から出力されるリセット信号ＳＲがロジック
部７のリセット端子ＲＳＴや、他の内部回路（図示して
いない）のリセット端子ＲＳＴに供給される。
ク部７に接続されると共に、温度検知部５に含まれた温
度検知回路から出力されるリセット信号ＳＲがロジック
部７のリセット端子ＲＳＴや、他の内部回路（図示して
いない）のリセット端子ＲＳＴに供給される。
【００３７】以上より、このような構成を有する集積回
路は、該集積回路が所定範囲を超える温度変化を受けた
場合に、温度検知部５が該温度を検知することによって
所定の極性を有するリセット信号ＳＲが各内部回路のリ
セット端子に供給される。したがって、該集積回路が改
変等を目的として許容範囲を超える温度変化を受けた場
合には該集積回路の動作がリセットされ、不正な第三者
によるデータの改変や読み出しを回避することができ
る。したがって、このように上記温度検知回路を集積回
路に内蔵させることにより、集積回路のセキュリティを
高めることができる。
路は、該集積回路が所定範囲を超える温度変化を受けた
場合に、温度検知部５が該温度を検知することによって
所定の極性を有するリセット信号ＳＲが各内部回路のリ
セット端子に供給される。したがって、該集積回路が改
変等を目的として許容範囲を超える温度変化を受けた場
合には該集積回路の動作がリセットされ、不正な第三者
によるデータの改変や読み出しを回避することができ
る。したがって、このように上記温度検知回路を集積回
路に内蔵させることにより、集積回路のセキュリティを
高めることができる。
【００３８】
【発明の効果】本発明に係る温度検知回路によれば、第
１の素子及び並列接続された第２の素子の製造プロセス
におけるばらつきの影響を受けることなく、第１及び第
２の素子の温度特性に応じて、検知温度のみに依存した
信号を生成し出力することができるため、簡易な構成に
より温度をより精度よく検知することができる。
１の素子及び並列接続された第２の素子の製造プロセス
におけるばらつきの影響を受けることなく、第１及び第
２の素子の温度特性に応じて、検知温度のみに依存した
信号を生成し出力することができるため、簡易な構成に
より温度をより精度よく検知することができる。
【００３９】また、第１の抵抗と第２の抵抗とを同じ材
料からなるものとすることにより、抵抗のプロセスばら
つきに起因した第３のノードにおける電圧変動を非常に
小さく抑えることができるため、温度の検知精度を更に
高めることができる。
料からなるものとすることにより、抵抗のプロセスばら
つきに起因した第３のノードにおける電圧変動を非常に
小さく抑えることができるため、温度の検知精度を更に
高めることができる。
【００４０】また、本発明に係る集積回路によれば、集
積回路が所定の温度範囲を超える温度変化を受けた場合
には、自動的に集積回路の動作がリセットされるため、
集積回路のセキュリティを高めることができる。
積回路が所定の温度範囲を超える温度変化を受けた場合
には、自動的に集積回路の動作がリセットされるため、
集積回路のセキュリティを高めることができる。
【図１】本発明の実施の形態１に係る温度検知回路の構
成を示す回路図である。
成を示す回路図である。
【図２】図１に示す温度検知回路の動作特性を説明する
図である。
図である。
【図３】本発明の実施の形態２に係る温度検知回路の構
成を示す回路図である。
成を示す回路図である。
【図４】本発明の実施の形態に係る集積回路の構成を示
すブロック図である。
すブロック図である。
【図５】従来における温度検知回路の構成を示す図であ
る。
る。
【図６】従来における温度検知回路の他の構成を示す図
である。
である。
１ 差動アンプ、３，１３ コンパレータ、５ 温度検
知部、７ ロジック部、９ ランダムアクセスメモリ
（ＲＡＭ）、１０ 集積回路、１１ 読み出し専用メモ
リ（ＲＯＭ）、ＰＴ１，ＰＴ２，ＰＴ２ｂ，ＰＴ２ｃ，
ＰＴ３ ＰチャネルＭＯＳトランジスタ、Ｒ１〜Ｒ３
抵抗、Ｄ１〜Ｄ４ ダイオード、ＮＡ，ＮＢ，ＮＤ ノ
ード、ＶＯ 出力ノード、Ｖｃｃ 電源電圧ノード、Ｒ
ＳＴ リセット端子
知部、７ ロジック部、９ ランダムアクセスメモリ
（ＲＡＭ）、１０ 集積回路、１１ 読み出し専用メモ
リ（ＲＯＭ）、ＰＴ１，ＰＴ２，ＰＴ２ｂ，ＰＴ２ｃ，
ＰＴ３ ＰチャネルＭＯＳトランジスタ、Ｒ１〜Ｒ３
抵抗、Ｄ１〜Ｄ４ ダイオード、ＮＡ，ＮＢ，ＮＤ ノ
ード、ＶＯ 出力ノード、Ｖｃｃ 電源電圧ノード、Ｒ
ＳＴ リセット端子
Claims (5)
- 【請求項１】 素子の温度特性を利用して温度を検知す
る温度検知回路であって、 電源より常に同じ大きさの電流が供給される第１及び第
２のノードと、 所定の電位を有する定電圧ノードと、 前記第１のノードと前記定電圧ノードとの間に接続され
た第１の素子と、 前記第２のノードと前記定電圧ノードとの間に並列接続
され、前記第１の素子と同一の製造プロセスにより生成
された複数の第２の素子と、 前記第１及び第２のノードにおける電位に応じて、検知
した前記温度に対応する信号を出力する検知信号生成手
段とを備える温度検知回路。 - 【請求項２】 前記第１及び第２の素子は、ダイオード
である請求項１に記載の温度検知回路。 - 【請求項３】 前記第１のノードと前記第２の素子との
間に接続された第１の抵抗と、 前記第１及び第２のノードと常に同じ大きさの電流が、
前記電源より供給される第３のノードと、 前記第３のノードと前記定電圧ノードとの間に接続さ
れ、前記第１の抵抗と同じ材料からなる第２の抵抗とを
更に備え、 前記検知信号生成手段は、前記第３のノードから前記検
知温度に対応する信号を出力する請求項１に記載の温度
検知回路。 - 【請求項４】 ダイオードの温度特性を利用して温度を
検知する温度検知回路であって、 電源電位を有する電源電圧ノードからＰチャネルＭＯＳ
トランジスタを介して常に同じ大きさの電流が供給され
る第１及び第２のノードと、 接地電位を有する接地電圧ノードと、 前記第１のノードと前記接地電圧ノードとの間に直列接
続された第１の抵抗及び第１のダイオードと、 前記第２のノードと前記接地電圧ノードとの間に並列に
接続され、前記第１のダイオードと同一の製造プロセス
により生成された複数の第２のダイオードと、 入力端が前記第１及び第２のノードに接続され、出力端
が前記ＰチャネルＭＯＳトランジスタのゲートに接続さ
れた差動増幅器と、 ゲートが前記差動増幅器の出力端に接続されたＰチャネ
ルＭＯＳトランジスタを介して前記電源電圧ノードから
電流が供給される第３のノードと、 前記第３のノードと前記接地電圧ノードとの間に接続さ
れ、前記第１の抵抗と同じ材料からなる第２の抵抗と、 前記第３のノードにおける電位と基準電位とを比較し
て、比較結果を示す信号を出力する比較器とを備える温
度検知回路。 - 【請求項５】 所定の温度範囲で正常な動作を行う集積
回路であって、 常に同じ大きさの電流が電源より供給される第１及び第
２のノードと、 所定の電位を有する定電圧ノードと、 前記第１のノードと前記定電圧ノードとの間に接続され
た第１の素子と、 前記第２のノードと前記定電圧ノードとの間に並列接続
され、前記第１の素子と同一の製造プロセスにより生成
された複数の第２の素子と、 前記第１及び第２のノードにおける電位に応じて、検知
した温度に対応する信号を出力する検知信号生成手段
と、 前記検知信号生成手段から供給された信号に応じて動作
をリセットする内部回路とを備える集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126472A JP2002323384A (ja) | 2001-04-24 | 2001-04-24 | 温度検知回路及び集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126472A JP2002323384A (ja) | 2001-04-24 | 2001-04-24 | 温度検知回路及び集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002323384A true JP2002323384A (ja) | 2002-11-08 |
Family
ID=18975505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001126472A Withdrawn JP2002323384A (ja) | 2001-04-24 | 2001-04-24 | 温度検知回路及び集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002323384A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| US7276891B2 (en) | 2004-10-27 | 2007-10-02 | Hitachi, Ltd. | Semiconductor integrated circuit device and a contactless electronic device |
| JP2014092399A (ja) * | 2012-11-01 | 2014-05-19 | Denso Corp | 電流計測装置 |
-
2001
- 2001-04-24 JP JP2001126472A patent/JP2002323384A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196934A (ja) * | 2003-12-29 | 2005-07-21 | Hynix Semiconductor Inc | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| JP4533684B2 (ja) * | 2003-12-29 | 2010-09-01 | 株式会社ハイニックスセミコンダクター | 温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 |
| US7990776B2 (en) | 2003-12-29 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| US8520450B2 (en) | 2003-12-29 | 2013-08-27 | Hynix Semiconductor Inc. | Semiconductor memory device with optimum refresh cycle according to temperature variation |
| US7276891B2 (en) | 2004-10-27 | 2007-10-02 | Hitachi, Ltd. | Semiconductor integrated circuit device and a contactless electronic device |
| JP2014092399A (ja) * | 2012-11-01 | 2014-05-19 | Denso Corp | 電流計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882213B2 (en) | Temperature detection circuit insensitive to power supply voltage and temperature variation | |
| US7581881B2 (en) | Temperature sensor using ring oscillator and temperature detection method using the same | |
| TWI442206B (zh) | Voltage divider circuit and magnetic sensor circuit | |
| US7417448B2 (en) | System to calibrate on-die temperature sensor | |
| JP4031447B2 (ja) | オフセット調整可能な差動増幅器 | |
| US8403559B2 (en) | Two-terminal semiconductor sensor device | |
| JP2540753B2 (ja) | 過熱検出回路 | |
| US6472912B1 (en) | Device for power supply detection and power on reset | |
| US7145380B2 (en) | Low power consumed and small circuit area occupied temperature sensor | |
| JPH0210269A (ja) | 電流測定回路 | |
| US7703975B2 (en) | Temperature detecting circuit | |
| US7990305B2 (en) | Current mode double-integration conversion apparatus | |
| JPH03262209A (ja) | 電流検出回路 | |
| US20070170956A1 (en) | Sense amplifier | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| US20090141413A1 (en) | Integrated electrostatic discharge (esd) protection circuitry for signal electrode | |
| JP5080721B2 (ja) | 半導体装置及びその半導体装置を使用したボルテージレギュレータ | |
| JP2002323384A (ja) | 温度検知回路及び集積回路 | |
| US20060229839A1 (en) | Temperature sensing and monitoring technique for integrated circuit devices | |
| KR100518565B1 (ko) | 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법 | |
| US20030103405A1 (en) | Voltage detection level correction circuit and semiconductor device | |
| US11249504B2 (en) | Current generation circuit | |
| JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 | |
| KR20080024549A (ko) | 반도체 메모리 장치의 전압 레벨 검출기 | |
| JP2005116634A (ja) | 複数の基準電圧発生回路を含む半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |