JPH0210269A - 電流測定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路に係わり、とくに電流の測定に好適な
ＭＯＳ　（金属−酸化物一半導体、Ｍｅｔａｌ−Ｏｘｉ
ｄｅ−５ｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路に関わる
。

［従来技術］ 従来の電流測定回路は例えば第２図に示すように、同一
サイズのセルをＮ、並列列に接続して得られる電力用Ｍ
Ｏ５Ｉ−ランジスタ１と、同様に、同一サイズのセルを
Ｎ８個並列に接続してなるＭｏＳトランジスタ２を用い
て、各ゲートに共通にゲート電圧ｖ５を印加し、ＭＯＳ
トランジスタ２に直列に接続した測定用抵抗素子３端よ
り、上記ＭＯＳｌ−ランジスタ１に流れる主電流の　Ｎ
８／ＮＰ倍の電流値に比例した電圧を得るようにしてい
た。

また、他の従来の電流測定回路では例えば第３図に示す
ように、上記ＭＯＳトランジスタ１に流れる主電流に相
当する電流源Ｉｓを演算増幅器１０の反転入力端子に印
加し、演算増幅器１０の非反転入力端子を接地し、抵抗
値がＲである帰還抵抗４を演算増幅器１０の反転入力端
子および出力端子間に接続し、演算増幅器１０の出力か
ら（ＲＩ　８　）なる電圧を得るようにしていた。

また、さらに他の従来の電流測定回路では例えば第４図
に示すように、３個の演算増幅器を用い、第一の演算増
幅器１１の出力から抵抗素子５の抵抗値ｒ□に比例する
電圧を得、同様に演算増幅器１３の出力からは抵抗素子
６の抵抗値ｒ２に比例する電圧を得て、それぞれの出力
電圧を演算増幅器１２の入力端子に印加し、演算増幅器
１２の出力によりトランジスタ７のゲートをバイアスす
るようにしていた。この場合、演算増幅器１１と１３の
出力電圧は互いに等しくなるように作用するので、抵抗
素子６端の電圧は抵抗素子５端の電圧に比例するように
なり、したがって、抵抗素子６端から抵抗素子５に流れ
る電流に比例した電圧を得ることができる。

［発明が解決しようとする課題］ 上に述べた公知技術においては、例えば温度の変動とか
、集積回路の製造条件のばらつき等の物理的変動要因に
影響されずに電流を直接的に測定することが困難という
問題があった。

例えば、第２図に示した従来回路では測定用抵抗素子３
の抵抗値ｒを十分に低く設定できないために測定の精度
が害なわれる。第２図において、ｖｌをＭＯＳトランジ
スタ１のゲート／ソース間電圧、ｖ２をＭｏＳトランジ
スタ２のゲート／ソース間電圧、工２をＭＯ３＋−ラン
ジスタ２を流れる電流とすればＶ□は、 Ｖ、＝Ｖ２＋ｒ　Ｉ。

となる。ここで、ＭＯＳンジスタの上記セル−個当たり
の相互コンダクタンスをｇｌとすると、上式は １、バＮｐ　ｇｍ）”　ＩｚバＮ、　ｇｍ）　十ｒＩｚ
Ｉ２　／Ｉｔ　＝（ＮＳ／　ＮＰ　）（１＋　　Ｎｓ　
ｇｍ　ｒ）　−’となる。これより、測定用抵抗素子３
端の電圧を検出する場合、ｇｌの値がわかっていなけれ
ばトランジスタ１の電流■１を直接的に導けないことが
わかる。このような関係を考慮すると、測定用抵抗素子
３の値が小さい場合には測定用抵抗素子３端電圧とトラ
ンジスタ１の電流■、の聞には粗い直線関係があること
が助かる。しかしながら、相互コンダクタンスｇ、の値
は製造条件や温度の変動に敏感に影響されるので、この
回路を用いて信頼性の高い電流検出器を実現することは
できないのである。

第３図に示した従来回路の場合は、演算増幅器１０の出
力電圧が（ＲＩＢ）となって負の方向に変化するので、
演算増幅器１０に負のバイアス電圧を与える必要がある
。しかしながら、集積回路では電源の数をできるだけ減
らすことが行なわれている。

また、第４図に示した従来回路には、オフセット電圧に
影響されるということと、時定数が２マイクロ秒程度と
比較的長くなる等の欠点があった。本発明は、上記した
従来の電流測定回路の誤差要因を取り除き、温度やその
他、集積回路内の変動要因の影響を実質的に受けない電
流測定回路を提供することを目的としている。

［課題を解決するための手段］ 本発明は上記の目的を達成するために、集積回路用の電
流測定回路であって、演算増幅器を含み、上記演算増幅
器の反転入力端子は抵抗値がＲＢである第一の抵抗素子
と、抵抗値がＲ２である第二の抵抗素子を介して接地さ
れ、上記第一と第二の抵抗素子の接続点には測定される
べき電流が印加され、上記演算増幅器の非反転入力端子
は、電圧源と接地間に接続された抵抗値がＲＡである第
三の抵抗素子と、抵抗値がＲＳである第四の抵抗素子よ
りなる分圧回路によりバイアスされ、上記演算増幅器の
出力はインバータの入力に接続され、上記インバータの
出力はＭＯＳトランジスタのゲートに接続され、上記Ｍ
ＯＳトランジスタのドレインは抵抗値がＲ１である第五
の抵抗素子を介して電圧源に接続されると同時に、抵抗
値がＲＡである第六の抵抗素子を介して上記演算増幅器
の反転入力端子に接続され、上記ＭＯＳトランジスタの
ソースは抵抗値がＲｓである測定用抵抗素子を介して接
地され、上記第二と第五の抵抗素子の抵抗値を、上記第
一、第三、第四、および、第六等の抵抗素子の抵抗値に
較べて低く設定し、上記演算増幅器のバイアス電圧と上
記インバータの特性を、上記測定されるべき電流が存在
しないときに上記ＭＯＳトランジスタをそのしきい値に
バイアスするように撰定した上記回路構成により、［Ｒ
Ｂ　／（ＲＡ　＋Ｒｎ　）　］の値をにとしたときに、
上記測定用抵抗素子端に得られる出力電圧が測定電流Ｉ
　ＭＬに対して Ｖ　　ａ　　”［（１−Ｋ）／にコ［Ｒ２／ＲＳコ［■
　ＮＬ−ＲＳコなる直線的な関係に従って得られるよう
にしたものである。

［作用］ 以上のように構成した電流側室回路は、入力電流と出力
電圧間の関係が、とくに集積回路化された場合において
、温度や製造条件の変動に影響されにくい抵抗素子の比
のみに依存し、また、高精度の必要な電流検出用抵抗素
子を集積回路の外に接続することも出来るので、安定で
測定精度の高い、集積回路に好適な電流側室回路を得る
ことが出来る。

［実施例］ 以下、本発明の一実施例を第１図を用いて説明する。

第１図において、測定すべき電流源ＩＮＬは入力端子２
０に接続され、入力端子２０と接地間には抵抗値がＲ２
の抵抗素子２１が接続されている。

入力端子２０の電圧をｖ２とする。入力端子２０は抵抗
値がＲＳの抵抗素子２３を介して演算増幅器２２の反転
入力端子に接続される。演算増幅器２２の非反転入力端
子は、それぞれの抵抗値がＲＡとＲＳである二個の抵抗
素子２４と２５で構成される分圧回路の中間タップに接
続され、抵抗素子２４は本回路の電源電圧ＶＤＤに接続
され、また抵抗素子２５の片側は接地されている。演算
増幅器２２にはバイアス電圧Ｖｎが供給されている。こ
の演算増幅器２２の出力は論理インバータ２６を介して
ＭＯＳトランジスタ２７のゲートに接続される。論理イ
ンバータ２６はその入力が低レベル（０）のとき高レベ
ルの出方（１）を供給し、逆の場合は逆の出力を供給す
る。

ＭｏＳトランジスタ２７のドレインは端子２８に接続さ
れ、また、抵抗値がＲ□である抵抗素子２９を介して電
源Ｖ。Ｄに接続されると同時に、抵抗値がＲＡである抵
抗素子３ｏを介して演算増幅器２２の反転入力端子に接
続される。抵抗値がＲＳなる測定用抵抗素子３１はＭＯ
Ｓトランジスタ２７のソースと接地間に接続される。以
下に上記測定用抵抗素子３１端の電圧Ｖｓが電流ＩＮＬ
に比例することについて説明する。

抵抗値ＲＡとＲＳを抵抗値Ｒ１とＲ２に較べて十分に大
きく設定する。実際の集積回路では、例えば抵抗値がＲ
ＡとＲｎの抵抗素子としてデプレション型のＭＯ５ｔ−
ランジスタを用い、また、抵抗値Ｒ１とＲＳの抵抗素子
として多結晶シリコン抵抗領域を用いことが出来る。通
常の技術を用いれば、多結晶シリコン抵抗領域を用いて
２０Ω程度の値を、また、ゲートをソースに接続したデ
プレション型のＭＯＳトランジスタを用いて数にΩの抵
抗値を同一のシリコン表面上に実現出来る。

一方、上記演算増幅器２２のバイアス電圧をインバータ
２６の特性と関連づけを、電流ＩＮＬが存在しないとき
、即ち、端子２０の電圧ｖ２が零のときに、上記ＭＯＳ
トランジスタがその導通しきい値電圧付近で動作するよ
うに設定する。ＩＲＩを抵抗値がＲＳの抵抗素子２９を
流れる電流、ＩＲ２を抵抗値がＲ２の抵抗素子２１を流
わる電流、■、を抵抗素子３１を流れる電流とする。前
述のＲ１およびＲ２に対するＲＡとＲＳの抵抗値の大小
関係を考慮すると、電流工、は近似的にＩＲＩに等しく
、電流ＩＲ□は近似的に測定すべき電流ＩＮＬに等しい
。

上記したように、電流ＩＮＬが存在しないとき、即ち、
端子２０の電圧ｖ２が零である初期状態では、ＭＯＳト
ランジスタ２７のゲート電圧はその導通しきい値電圧よ
りも僅かに低く設定されるので、端子２８は電源電圧に
、即ち、Ｖ　１＝　Ｖ　ｏｏであるようににバイアスさ
れる。さらに、演算増幅器２２の非反転入力端子の電圧
Ｖ゛は反１匠入力端子の電圧Ｖ−に等しいので、 Ｖ　”　＝Ｖ−＝Ｖｏｏ−Ｒｎ　／（ＲＡ　”　Ｒｅ　
）または、 ｖ＋＝ｖ−＝ｋｖＤｏ。

ただし、に＝Ｒｎ　／（ＲＡ　＋　　Ｒ１１）　　・・
・（１）なる関係が成立する。

ＩＮＬが流れ始めるとｖ２はＲ２・　ＩＮＬに増加し、
■−をＶ“に対して増加せしめる。その結果、当初は導
通しきい値電圧にバイアスされていたＭＯＳトランジス
タ２７のゲート電圧を増加せしめて、ＭＯ５Ｉ−ランジ
スタ２７に直ちに電流を流す。このトランジスタ２７の
電流の増加によって、ｖｌは減少しｖ３を増加させる。

■、の減少はｖ２によって生じたＶ−の増加を相殺し、
再び平行状態　ｖ”　＝ｖ−が得られる。したがって、
抵抗素子２９とトランジスタ２７、および、抵抗素子３
１に流れる電流工、は電流ＩＮＬと関係すけられること
になる。これより、式（１）を用いて、次に示す関係式
が得られる。

ｋ（ＶＤｎ　−Ｒｔ　　Ｉｓ　）”　（１−Ｋ）　Ｒ２
ＩＮＬ”　ｋＶｏ。

即ち、　　Ｉｓ　＝ＩＮＬ（Ｒｚ　／Ｒｔ　）［（１−
Ｋ）／ｋ］Ｖ８　　＝（ＩＮＬ”Ｒｓ　　）（Ｒ２／Ｉ
ｌｌ　　）［（１−Ｋ）／ｋ］これより、この電流測定
回路の出力電圧ｖ３は入力電流ＩＮＬに直線的に比例し
、電流測定回路に依存するのは抵抗値の比（Ｒ２／　Ｒ
１）と抵抗素子ＲＳの値のみであることがわかる。これ
らの抵抗値の比は極めて正確に作り得、また、抵抗素子
ＲＳを集積回路の外部抵抗とすることによって、所要の
抵抗値精度を得ることが出来る。

［発明の効果］ 以上詳述したように、本発明を適用すると、出力電圧が
入力電流に直線的に比例し、その比例係数が抵抗値の比
と一つの抵抗素子の値のみによって定まる電流測定回路
を得ることが出来る。また、上記電流測定回路を集積回
路化し、上記−つの抵抗素子を集積回路の外部抵抗とす
ることにより、極めて測定精度が高く、また、温度や製
造条件等の変動に影響されない安定な集積回路化ＩＥ電
流測定回路得ることが出来る。

【図面の簡単な説明】

第１図は本発明の回路図、第２〜３図は本発明が解決し
ようとする問題点を説明するための従来回路図、第４図
は改善された従来回路図である。 １．２．７．２７、Ｔ、　　・・・Ｍｏ５ｔ〜ランジス
タ、１０〜１３．２２・・・演算増幅器、２６・・・イ
ンバータ、３〜６．８．２１．２３〜２５．２９〜３１
・・・抵抗素子。

Claims (1)

1. 【特許請求の範囲】 １、集積回路用の電流測定回路であって、演算増幅器を
   含み、上記演算増幅器の反転入力端子は抵抗値がＲ＿Ｂ
   である第一の抵抗素子と、抵抗値がＲ＿２である第二の
   抵抗素子を介して接地され、上記第一と第二の抵抗素子
   の接続点には測定されるべき電流Ｉ＿Ｎ＿Ｌが印加され
   、上記演算増幅器の非反転入力端子は、電圧源と接地間
   に接続された抵抗値がＲ＿Ａである第三の抵抗素子と、
   抵抗値がＲ＿Ｂである第四の抵抗素子よりなる分圧回路
   によりバイアスされ、上記演算増幅器の出力はインバー
   タの入力に接続され、上記インバータの出力はＭＯＳト
   ランジスタのゲートに接続され、上記ＭＯＳトランジス
   タのドレインは抵抗値がＲ＿１である第五の抵抗素子を
   介して電圧源に接続されると同時に、抵抗値がＲ＿Ａで
   ある第六の抵抗素子を介して上記演算増幅器の反転入力
   端子に接続され、上記ＭＯＳトランジスタのソースは抵
   抗値がＲ＿Ｓである測定用抵抗素子を介して接地され、
   上記第二と第五の抵抗素子の抵抗値を、上記第一、第三
   、第四、および、第六等の抵抗素子の抵抗値に較べて低
   く設定し、上記演算増幅器のバイアス電圧と上記インバ
   ータの特性を、上記測定されるべき電流がしないときに
   上記ＭＯＳトランジスタをそのしきい値にバイアスする
   ように撰定した上記回路構成により、［Ｒ＿Ｂ／（Ｒ＿
   Ａ＋Ｒ＿Ｂ）］の値をＫとしたときに上記測定用抵抗素
   子Ｒ＿Ｓ端より出力電圧Ｖ＿Ｓが上記Ｉ＿Ｎ＿Ｌに対し
   て Ｖ＿Ｓ＝［（１−Ｋ）／Ｋ］［Ｒ＿２／Ｒ＿１］［Ｉ＿
   Ｎ＿Ｌ・Ｒ＿Ｓ］なる直線的な関係に従って得られるよ
   うにしたことを特徴とする電流測定回路。 ２、請求項１において、 高抵抗値の抵抗素子をゲートをソースに接続したデプレ
   シヨン型のＭＯＳトランジスタにより構成し、低抵抗値
   の抵抗素子を多結晶シリコン抵抗素子により構成したこ
   とを特徴とする電流測定回路。 ３、請求項１または請求項２において、 上記測定用抵抗素子Ｒ＿Ｓを上記集積回路の外部に出し
   たことを特徴とする電流測定回路。