FR3019660A1 - Circuit de generation d'une tension de reference - Google Patents

Abstract

L'invention concerne un circuit de génération d'une tension de référence (VOUT), comprenant une première source de courant (M4) en série avec un premier transistor bipolaire (Q8) ; une deuxième source de courant (M5) en série avec une première résistance (R8) ; une troisième source de courant (M6) en série avec un deuxième transistor bipolaire (Q9), la troisième source de courant étant en miroir de courant avec la première source de courant ; une deuxième résistance (R9) entre la base du deuxième transistor bipolaire (Q9) et le point de connexion entre la deuxième source de courant et la première résistance ; et une quatrième source de courant (M7) en série avec une troisième résistance (R10), le point de connexion entre la quatrième source de courant (M7) et la troisième résistance (R10) définissant une borne de tension de référence (VOUT).

Description

B12989 - 12-GR1-1106 1 CIRCUIT DE GENERATION D'UNE TENSION DE REFERENCE Domaine La présente demande concerne un circuit de génération d'une tension de référence sous une tension d'alimentation inférieure à 1 V.

Exposé de l'art antérieur La figure 1 ci-jointe correspond à la figure 3 de la demande de brevet français 2 969 328 du 17 décembre 2010 (B10442). Cette figure représente un exemple d'un circuit générant une tension de référence de l'ordre de 0,1 V. Ce circuit comporte entre deux bornes d'application d'un potentiel d'alimentation, VDD et la masse GND : - un transistor MOS Ml en série avec un transistor bipolaire Ql, de type NPN, dont l'émetteur est du côté de la masse GND ; - un transistor MOS M2 en série avec un transistor bipolaire Q2 (de type NPN dont l'émetteur est du côté de la masse GND) et avec une résistance R1, l'émetteur du transistor Q2 définissant une borne de sortie du circuit fournissant une tension de référence VouT, les transistors Ml et M2 étant montés en miroir de courant ; et - les bornes d'alimentation d'un montage suiveur 3. L'entrée du montage suiveur est connectée au collecteur du transistor Q1 et sa sortie est connectée par une résistance B12989 - 12-GR1-1106 2 optionnelle R2 à la base du transistor Q2. Un pont diviseur résistif composé de résistances R3 et R4 en série est connecté entre la borne de sortie du montage suiveur 3 et la masse GND. Le point milieu de ce pont diviseur est connecté à la base du transistor Ql. La résistance R4 est connectée entre la base du transistor Q1 et la masse GND. Le miroir de courant composé des transistors MOS M1 et M2 entraine que les deux transistors Q1 et Q2 reçoivent le même courant de collecteur.

Comme l'indique la demande de brevet français susmentionnée, la tension de référence VOUT s'écrit, en négligeant le courant de base ib2 du transistor Q2 : VOUT = VBE1*(R4/R3) (kT/q)*ln(p211), (1) où VBE1 désigne la tension base-émetteur du transistor Q1, k désigne la constante de Boltzmann, q désigne la charge de l'électron, T désigne la température en Kelvin, et ln(p211) désigne le logarithme népérien du rapport de surface p211 entre les transistors Q1 et Q2 (p211 étant supérieur à 1). Le montage suiveur 3 est composé d'une source de courant 4 et d'un transistor MOS M3. La grille du transistor M3 correspond à l'entrée du montage suiveur 3 et la source du transistor MOS M3 correspond à la sortie du montage suiveur 3. Le montage suiveur fait suivre sur sa sortie la tension présente sur son entrée et fournit le courant nécessaire au pilotage des bases des transistors Q1 et Q2 et à la résistance R4. Ce circuit a une impédance d'entrée infinie, et aucun courant ne circule dans la grille du transistor MOS M3. Les courants de base des transistors Q1 et Q2 sont égaux (grâce aux deux transistors Ml et M2 montés en miroir de 30 courant). La résistance R2 est ajoutée pour annuler l'effet des courants de base sur la tension de référence. La compensation sera optimale si les valeurs de résistance R2 et R3 sont égales. La résistance R1 fixe le courant dans les deux branches du montage. La tension d'alimentation VDD s'écrit : 35 VDD = VOUT VBE2 R2*Ib2 V4, (2) B12989 - 12-GR1-1106 3 où VOUT est la tension de référence générée par le circuit, VBE2 est la tension base-émetteur du transistor Q2, et V4 est la chute de tension aux bornes de la source de courant 4. En pratique, dans les technologies courantes de 5 circuit intégré, la tension base-émetteur d'un transistor bipolaire est de l'ordre de 0,8 V et la tension drain-source d'un transistor MOS à la saturation est de l'ordre de 0,1 V. Si on veut générer une tension de référence VOUT de 0,1 V, la formule (2) donne donc VDD = 0,1+0,8+0,1 = 1 V, en négligeant le 10 terme R2*T -b2 qui est nettement inférieur à 0,1 V. La figure 2 ci-jointe correspond à la figure 2 du brevet US 7 408 400. Cette figure représente un autre exemple d'un circuit générant une tension de référence de 0,1 V. Ce circuit comporte entre deux bornes d'application d'un potentiel 15 d'alimentation, VDD et la masse GND : - une source de courant 11 produisant un courant II en série avec un transistor bipolaire Q3, de type NPN ; - une source de courant 13 produisant un courant 12 en série avec un transistor bipolaire Q4 de type NPN ; 20 - une source de courant 15 produisant le même courant II que la source de courant 11 en série avec un transistor bipolaire Q5, de type NPN, et avec une résistance R7, la base du transistor Q5 étant connectée au collecteur du transistor Q4 ; et - un transistor bipolaire Q6, de type NPN, en série avec une 25 source de courant 17, la base du transistor Q6 étant connectée au collecteur du transistor Q5 et l'émetteur du transistor Q6 étant connecté à la base du transistor Q4. Une résistance R5 est connectée entre la base du transistor Q3 et la masse GND. Une résistance R6 est connectée entre le 30 collecteur du transistor Q4 et la base du transistor Q3. Un transistor bipolaire Q7 est connecté entre la borne VDD et l'émetteur du transistor Q5. La base du transistor Q7 est connectée au collecteur du transistor Q3. Le point de connexion des émetteurs des transistors Q5 et Q7 constitue la sortie VOUT 35 du circuit.

B12989 - 12-GR1-1106 4 Les transistors Q3 et Q5 reçoivent un même courant de collecteur I1. Comme l'indique le brevet US susmentionné, la tension de référence VOUT s'écrit : VOUT = VBE3*(R6/R5) + (kT/q)*ln(p513), (3) où VBE3 désigne la tension base-émetteur du transistor Q3, k, q et T ont été définis précédemment et p513 désigne le rapport de surface entre les deux transistors Q3 et Q5 (p513 étant supérieur à 1). La tension d'alimentation VDD s'écrit : VDD = VOUT VBE7 V11, (4) où VOUT est la tension de référence générée par le circuit, VBE7 est la tension base-émetteur du transistor Q7 et Vil est la chute de tension aux bornes de la source de courant 11. En pratique, dans les technologies courantes de circuit intégré, la tension base-émetteur d'un transistor bipolaire est de l'ordre de 0,8 V et la tension drain-source d'un transistor MOS à la saturation est de l'ordre de 0,1 V. Si on veut générer une tension de référence VOUT de 0,1 V, la formule (4) donne donc VDD = 0,1+0,8+0,1 = 1 V.

Les tensions d'alimentation des circuits des figures 1 et 2 sont supérieures ou égales à 1 V. De plus, dans les circuits des figures 1 et 2, si on veut augmenter la tension VOUT de a V la tension d'alimentation doit augmenter de a V.

Les circuits récents en technologie CMOS fonctionnent sous des tensions d'alimentation inférieures ou égales à 1 V. Les circuits des figures 1 et 2 ne peuvent donc pas y être utilisés puisqu'ils nécessitent une tension d'alimentation supérieure à 1 V.

Résumé Il serait souhaitable de prévoir un circuit de génération d'une tension de référence dont la tension d'alimentation soit inférieure à 1 V.

B12989 - 12-GR1-1106 Il serait également souhaitable de prévoir un tel circuit pouvant produire une tension de référence supérieure à 0,1 V. Ainsi, un mode de réalisation prévoit un circuit de 5 génération d'une tension de référence, comprenant entre des première et seconde bornes d'application d'une tension d'alimentation : une première source de courant en série avec un premier transistor bipolaire ; une deuxième source de courant en série avec un premier élément résistif, le point de connexion entre la deuxième source de courant et le premier élément résistif étant connecté à la base du premier transistor bipolaire ; une troisième source de courant en série avec un deuxième transistor bipolaire, la troisième source de courant étant en miroir de courant avec la première source de courant ; un deuxième élément résistif entre la base du deuxième transistor bipolaire et le point de connexion entre la deuxième source de courant et le premier élément résistif ; et une quatrième source de courant en série avec un troisième élément résistif, le point de connexion entre la quatrième source de courant et le troisième élément résistif définissant une troisième borne fournissant la tension de référence, la quatrième source de courant étant en miroir de courant avec la deuxième source de courant. Selon un mode de réalisation, une cinquième source de courant est connectée entre la première borne et la troisième borne, et un quatrième élément résistif est connecté en série avec le deuxième transistor bipolaire, la cinquième source de courant étant en miroir de courant avec la première source de courant.

Selon un mode de réalisation, les sources de courant sont formées de transistors MOS. Selon un mode de réalisation, la surface du collecteur du deuxième transistor bipolaire est supérieure à la surface du collecteur du premier transistor bipolaire.

B12989 - 12-GR1-1106 6 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en 5 relation avec les figures jointes parmi lesquelles : les figures 1 et 2, décrites précédemment, illustrent deux exemples de circuits de génération d'une tension de référence de 0,1 V ; et les figures 3 et 4 illustrent deux modes de 10 réalisation d'un circuit de génération d'une tension de référence de 0,1 V. Description détaillée La présente description est faite dans le cas de transistors en technologie CMOS. Elle est toutefois applicable à 15 toute autre technologie de transistors ou à une combinaison de différentes technologies. Dans ce qui suit, on appellera transistor PMOS les transistors MOS à canal P. La figure 3 illustre un exemple de réalisation d'un circuit de génération d'une tension de référence. Ce circuit 20 comporte entre deux bornes d'application d'un potentiel d'alimentation VDD et de la masse GND : - un transistor PMOS M4 en série avec un transistor bipolaire Q8, de type NPN, l'émetteur étant du côté de la masse GND ; - un transistor PMOS M5 en série avec une résistance R8, la base 25 du transistor Q8 étant connectée au drain du transistor M5 ; - un transistor PMOS M6 en série avec un transistor bipolaire Q9, de type NPN, l'émetteur étant du côté de la masse GND et les transistors M4 et M6 étant montés en miroir de courant ; et 30 - un transistor PMOS M7 en série avec une résistance R10, la grille du transistor M7 étant connectée au collecteur du transistor Q9 et à la grille du transistor M5, les transistors M5 et M7 formant ainsi un miroir de courant, le drain du transistor M7 constituant une borne de tension de référence 35 VOUT- B12989 - 12-GR1-1106 7 Une résistance R9 est connectée entre la base du transistor Q9 et le drain du transistor M5. Le miroir de courant composé des transistors M4 et M6 entraine que les transistors Q8 et Q9 reçoivent des courants de 5 collecteur Icg et Ic9 égaux. Le circuit est conçu de telle sorte que le transistor M5 soit en régime de saturation. La tension d'alimentation VDD s'écrit : VDD = VBE8 VM5, (5) où VBE8 est la tension base-émetteur du transistor Q8, et VM5 10 est la tension drain-source du transistor M5. En pratique, dans les technologies courantes de circuit intégré, la tension base-émetteur d'un transistor bipolaire est de l'ordre de 0,8 V et la tension drain-source d'un transistor MOS à la saturation est de l'ordre de 0,1 V. La 15 formule (5) donne donc VDD = 0,8+0,1 = 0,9 V. Il apparaît à partir de la formule (5) que la tension VDD est inférieure à 1 V et qu'elle est indépendante de la valeur VOUT, contrairement aux cas des circuits des figures 1 et 2 et des formules (2) et (4). 20 De plus, le transistor M7 fonctionne en régime linéaire lorsque la tension de référence VOUT est inférieure à la tension VBEg (0,8 V). Pour une tension d'alimentation de 0,9 V, il est donc possible de régler la tension de référence VOUT dans une plage allant de 0,1 V à 0,8 V. 25 La tension de référence VOUT s'écrit : VOUT = R10*Im7, (6) où Im7 est le courant dans la résistance R10. Les transistors M5 et M7 étant montés en miroir de courant, le courant Im7 est la recopie du courant 4/15. 30 Le courant Im7 s'écrit : 1M7 = 1M5 = (VBE8/R8) 1b8 1b9, (7) où Ibg et Ib9 sont les courants de base des transistors Q8 et Q9. Les courants de collecteur des transistors Q8 et Q9 étant égaux, les courants Ibg et Ib9 sont égaux. 35 Le courant Ib9 s'écrit : B12989 - 12-GR1-1106 8 Ib9 = AVBE/R9, où AVBE = VBE8-VBE9 = (kT/q)*ln(p918), VBE8 et VBE9 désignent les tensions base-émetteur des transistor Q8 et Q9 et ln(p918) désigne le logarithme népérien du rapport de surface p918 entre les transistors Q8 et Q9 (p918 étant supérieur à 1). La tension de référence VOUT s'écrit donc : VOUT = R10* [(VBE8/R8) (2*kT/q*R9)*ln(p918)], (8) Un avantage d'un tel circuit est que la tension d'alimentation VDD est de 0,9 V seulement. Ce circuit peut être 10 utilisé dans des circuits récents en technologie CMOS fonctionnant sous des tensions d'alimentation inférieures à 1 V. Un autre avantage est que pour une tension d'alimentation VDD de 0,9 V, ce circuit peut générer une tension de référence VOUT comprise entre 0,1 V et 0,8 V. 15 Toutefois, comme le montre les formules (6) et (7), la tension de référence VOUT dépend du courant de base Ib9 du transistor Q9. Le courant de collecteur Ic9 du transistor Q9 est déterminé par la relation Ic9 = rIb9, 13 étant le gain du transistor Q9. Le gain 13 varie avec la température et les 20 dispersions de fabrication. Les courants Icg et Ic9 varient en conséquence. La tension VBEg varie en fonction du courant Ic8. Selon la formule (8) la tension VOUT dépend de VBEg. La variation du gain 13 du transistor Q9 dégrade donc la précision de la tension de référence VOUT générée. A titre d'exemple pour 25 une variation du gain 13 du transistor Q9 d'un facteur 2, la tension VOUT varie d'environ 2 %. On souhaiterait avoir une tension de référence VOUT indépendante de la variation du gain de courant 13. La figure 4 illustre un autre exemple de réalisation 30 d'un circuit de génération d'une tension de référence présentant les avantages du mode de réalisation de la figure 3 tout en évitant la variation possible de VOUT avec le gain 13. Ce circuit comporte les éléments du circuit de la figure 3 désignés par les mêmes références. En outre une 35 résistance R11 est placée entre l'émetteur du transistor Q9 et B12989 - 12-GR1-1106 9 la masse GND et un transistor PMOS M10 est connecté entre la tension d'alimentation VDD et le drain du transistor M7. La source du transistor M10 est connectée à la tension VDD. Le transistor M10 est monté en miroir de courant avec les transistors M4 et M6. La tension d'alimentation VDD reste égale : VDD = VBE8 VM5, (5) La tension de référence VOUT s'écrit : VOUT = R10*T -R10 = R10*(4\47 IM10) (9) où 'Rio est le courant dans la résistance R10 et Imio est le courant de drain du transistor M10. Les transistors M4, M6 et M10 étant montés en miroir de courant, les courants Ic8, Ic9 et Imo sont égaux. Les transistors M5 et M7 étant montés en miroir de courant, les courants 4/15 et Im7 sont égaux.

Le courant Ic9 s'écrit : Ic9 = VE/R11 - Ib9, (10) où VE est la tension aux bornes de la résistance R11. La tension VE s'écrit : VE = AVBE R9*Ib9, où AVBE = VBE8-VBE9 = (kT/q)*ln(p918). Le courant Ic9 s'écrit : Ic9 = AVBE/R11 - Ib9*(1+R9/R11). Le courant 'Rio s'écrit donc : IR10 = VBE8 /R8 + 2*Ib9 + AVBE/R11-Ib9*(1+R9/R11).

Si les résistances R9 et R11 sont égales, le courant 'Rio ne dépend plus du courant Ib9. IR10 s'écrit : IR10 = VBE8 /R8+AVBE/R11 La tension de référence VOUT s'écrit donc : VOUT = R10* HVBE8/R8) (kT/q*R9)*ln(p918)] (11) Comme le montre la formule (11) le courant Ic9 ne dépend plus du gain R, contrairement au cas du circuit de la figure 3. La tension VBE8 n'est plus affectée par la variation du gain 13 et comme la tension VOUT dépend de VBE8, la précision de la tension VOUT n'est plus affectée par le gain 13.

B12989 - 12-GR1-1106 10 Un avantage d'un tel circuit est qu'une éventuelle variation de gain 13 du transistor Q9 n'affecte pas la précision de la tension de référence VOUT. Bien que l'on ait utilisé ici le terme résistance pour 5 désigner les éléments R1 à R11, on notera que ces éléments peuvent être constitués de tout élément résistif tel qu'un transistor MOS connecté en résistance. Les valeurs des résistances peuvent être comprises entre 1 et 100 kQ par exemple 50 kQ.

Claims (4)

1. REVENDICATIONS1. Circuit de génération d'une tension de réfé- rence (7'70-UT) comprenant entre des première (VDD) et seconde (GND) bornes d'application d'une tension d'alimentation : une première source de courant (M4) en série avec un 5 premier transistor bipolaire (Q8) ; une deuxième source de courant (M5) en série avec un premier élément résistif (R8), le point de connexion entre la deuxième source de courant et le premier élément résistif étant connecté à la base du premier transistor bipolaire (Q8) ; 10 une troisième source de courant (M6) en série avec un deuxième transistor bipolaire (Q9), la troisième source de courant étant en miroir de courant avec la première source de courant ; un deuxième élément résistif (R9) entre la base du 15 deuxième transistor bipolaire (Q9) et le point de connexion entre la deuxième source de courant et le premier élément résistif ; et une quatrième source de courant (M7) en série avec un troisième élément résistif (R10), le point de connexion entre la 20 quatrième source de courant (M7) et le troisième élément résistif (R10) définissant une troisième borne fournissant la tension de référence (7'70-UT) la quatrième source de courant (M7) étant en miroir de courant avec la deuxième source de courant 25
2. 2. Circuit selon la revendication 1, dans lequel une cinquième source de courant (M10) est connectée entre la première borne (VDD) et la troisième borne (-VOUT), et un quatrième élément résistif (R11) est connecté en série avec le deuxième transistor bipolaire (Q9), la cinquième source de 30 courant (M10) étant en miroir de courant avec la première source de courant.
3. 3. Circuit selon la revendication 1 ou 2, dans lequel les sources de courant sont formées de transistors MOS.B12989 - 12-GR1-1106 12
4. 4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel la surface du collecteur du deuxième transistor bipolaire (Q9) est supérieure à la surface du collecteur du premier transistor bipolaire (Q8).