CN1442729A - 集成电路芯片、电子装置及其制造方法以及电子机器 - Google Patents

集成电路芯片、电子装置及其制造方法以及电子机器 Download PDF

Info

Publication number
CN1442729A
CN1442729A CN03120297A CN03120297A CN1442729A CN 1442729 A CN1442729 A CN 1442729A CN 03120297 A CN03120297 A CN 03120297A CN 03120297 A CN03120297 A CN 03120297A CN 1442729 A CN1442729 A CN 1442729A
Authority
CN
China
Prior art keywords
circuit board
electronic installation
chip
electric connection
connection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03120297A
Other languages
English (en)
Other versions
CN1210795C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1442729A publication Critical patent/CN1442729A/zh
Application granted granted Critical
Publication of CN1210795C publication Critical patent/CN1210795C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明的目的在于提供接合部分少、可靠性高的电子装置及其制造方法，以及电子机器。通过第一与第二电极群12、14和第一与第二电气连接部42、52之间的搭接来实现电气连接。第一电路板20上设有：用以同第二电路板30配装的安装部22，与安装部22相连的、位于第二电路板30外侧的连接部24，以及从连接部24沿第二电路板30的边延伸、不与第二电路板30搭接的延伸部26。第一电气连接部42在第一电路板20的延伸部26上形成。

Description

集成电路芯片、电子装置及其制造方法以及电子机器
技术领域
本发明涉及集成电路芯片、电子装置与其制造方法，以及电子机器。
背景技术
为了将含驱动电路的IC芯片电气连接于液晶屏，业界采用TAB(Tape Automated Bonding：卷带式自动接合)或COF(Chip OnFilm：装片薄膜)安装方法。依据这种方法，存在形成于卷带或薄膜的布线图案和IC芯片之间的接合部分，以及形成于卷带或薄膜的布线图案和液晶屏的布线图案之间的接合部分。并且，即使采用COG(Chip On Glass：装片玻璃)安装，为了与电路板电气连接，也要在液晶屏上安装形成了布线图案的卷带或薄膜。因此，采用COG安装，存在液晶屏的布线图案和IC芯片之间的接合部分，以及形成于卷带或薄膜的布线图案和液晶屏的布线图案之间的接合部分。如此，依据传统的TAB、COF或COG安装方法，会存在许多接合部分。
发明内容
本发明的目的在于，提供可靠性高的集成电路芯片、电子装置及其制造方法，以及电子机器。
(1)本发明的电子装置，
设有含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电极群和所述第一电气连接部通过搭接相互电气连接；
所述第二电极群和所述第二电气连接部通过搭接相互电气连接。
所述第一电路板上有，用以与所述第二电路板配装的安装部，与所述安装部连接位于所述第二电路板外侧的连接部，从所述连接部沿所述第二电路板的边延伸而不与所述第二电路板搭接的延伸部；
所述第一电气连接部，形成于所述第一电路板上的所述延伸部。依据本发明，由于可以隔着集成电路芯片电气连接第一与第二布线图案，可以减少第一与第二布线图案间的直接接合部分(例如无直接接合部分)，可以提高可靠性。并且，依据本发明，由于第一电路板的安装部固定在第二电路板上，可以增强第一或第二电路板和集成电路芯片之间的连接。
(2)本发明的电子装置中，
所述连接部中，可以在与所述延伸部的延伸方向交叉的方向上形成切口。
(3)本发明的电子装置中，
所述连接部可以这样形成，在离开所述第二电路板的方向比所述延伸部更突出。
(4)本发明的电子装置中，
所述第一布线图案包含用以同所述集成电路芯片以外的电子元件电气连接的端子，
所述端子可以形成于所述连接部。
(5)本发明的电子装置中，
所述安装部是可以固定在所述第二电路板上的形成了所述第二布线图案的面上。
(6)本发明的电子装置中，
所述安装部也可以固定在所述第二电路板上的所述第二布线图案的形成面的对侧的面上。
(7)本发明的电子装置中，
所述第一电路板可以有多个所述安装部。
(8)本发明的电子装置中，
所述多个安装部可以在所述延伸部的两侧形成。
(9)本发明的电子装置，
设有含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电路板的端部、所述第二电路板的端部、所述集成电路芯片以相互搭接的方式配置；
在所述第二电路板上形成台阶，以使至少一部分所述端部的表面降低；
所述第一电路板的所述端部固定在所述第二电路板的所述降低的表面上；
所述第一电气连接部和所述第一电极群以搭接的方式配置而被电气连接；
所述第二电气连接部和所述第二电极群以搭接的方式配置而被电气连接。依据本发明，由于可经由集成电路芯片将第一与第二布线图案电气连接，可以减少第一与第二布线图案之间的直接接合部分(例如无直接接合部分)，从而可以使可靠性得到提高。并且，依据本发明，由于第一电路板的端部、第二电路板的端部与集成电路芯片相互搭接，可以实现电子装置的小型化。
(10)本发明的电子装置中，
可以这样设置所述第一与第二电路板，使所述第一与第二布线图案的表面大致在一个面上。
(11)本发明的电子装置，
设有含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电路板、所述第二电路板与所述集成电路芯片以搭接的方式配置；
所述第一电气连接部和所述第一电极群以搭接的方式配置而被电气连接；
所述第二电气连接部和所述第二电极群以搭接的方式配置而被电气连接；
相对于所述第一电路板上形成所述第一电气连接部的部分和所述第二电路板上形成所述第二电气连接部的部分，所述集成电路芯片被倾斜地设置。依据本发明，由于可通过集成电路芯片将第一与第二布线图案电气连接，可以减少第一与第二布线图案之间的直接接合部分(例如无直接接合部分)，从而能够使可靠性得到提高。并且，依据本发明，由于第一电路板、第二电路板与集成电路芯片相互搭接，可以实现电子装置的小型化。
(12)本发明的电子装置中，
所述第一电气连接部的间距可以形成得比所述第二电气连接部的宽。
(13)本发明的电子装置中，
所述第一电路板可以具有比所述第二电路板更大的因热与湿度(至少其中之一)导致的变形率。
(14)本发明的电子装置中，
所述第一电路板可以是软性电路板。
(15)本发明的电子装置中，
所述第二电路板可以是玻璃基板。
(16)本发明的电子装置中，
所述第一电路板的厚度可以比所述第二电路板薄。
(17)本发明的电子装置中，
所述第二电路板可以是电光显示屏的一部分。
(18)本发明的电子装置中，
还可包含在所述第一与第二电路板之间充填的树脂。
(19)本发明的电子装置中，
设有可形成布线图案的电路板，以及
含有可与所述布线图案电气连接的多个电极的、可贴装在所述电路板上的集成电路芯片；
所述集成电路芯片这样设置，所述电极的设置面跟所述电路板的形成所述布线图案的面相互不平行。依据本发明，集成电路芯片相对电路板倾斜地设置。因此，可以减小集成电路芯片的投影面的面积，能够提供集成电路芯片等被高密度安装的电子装置。
(20)本发明的电子装置中，
所述电极的前端面可以做成倾斜。
(21)本发明的电子装置中，
所述电极的各所述前端面可以大致设置在同一平面上。
(22)本发明的集成电路芯片，
含有形成凸起形状的、前端面倾斜的多个电极。依据本发明，集成电路芯片的电极的前端面的面积增大。因此，能够提供与电路板等的接触面积增大的、电气连接稳定性高的集成电路芯片。
(23)本发明的集成电路芯片中，
所述电极的各所述前端面可以大致设置在同平面上。
(24)本发明的电子装置设有上述集成电路芯片。
(25)本发明的电子机器设有上述电子装置。
(26)本发明的电子装置的制造方法，包含如下工序：
(a)以第一电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群相搭接的方式设置而进行电气连接；
(b)以第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群相搭接的方式设置而进行电气连接；以及
(c)将所述第一电路板的安装部装配在所述第二电路板上。
所述第一电路板上有：与所述安装部相连的位于所述第二电路板的外侧的连接部，从所述连接部沿所述第二电路板的边延伸、不与所述第二电路板搭接的延伸部；所述第一电气连接部在所述第一电路板上的所述延伸部上形成。依据本发明，由于可通过集成电路芯片将第一与第二布线图案电气连接，可以减少第一与第二布线图案之间的直接接合部分(例如无直接接合部分)，从而能够使可靠性得到提高。并且，依据本发明，由于将第一电路板的安装部装配在第二电路板上，可以增强第一或第二电路板和集成电路芯片之间的连接。
(27)本发明的电子装置的制造方法，包括如下工序：
(a)将第一电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群以搭接的方式配置而进行电气连接；
(b)将第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群以搭接的方式配置而进行电气连接；以及
(c)将所述第一电路板的端部装配在所述第二电路板的端部。
在所述第二电路板上形成台阶，以降低与所述第一电路板搭接的所述端部的表面，在所述降低的表面上装配所述第一电路板的所述端部。依据本发明，由于可以通过集成电路芯片将第一与第二布线图案电气连接，能够减少第一与第二布线图案之间的直接接合部分(例如无直接接合部分)，从而能够使可靠性得到提高。并且，依据本发明，由于使第一电路板的端部、第二电路板的端部与集成电路芯片相互搭接，能够实现电子装置的小型化。
(28)本发明的电子装置的制造方法，包括如下工序：
(a)将第一电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群以搭接的方式配置而进行电气连接；
(b)将第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群以搭接的方式配置而进行电气连接；以及
(c)将所述第一电路板的端部装配在所述第二电路板的端部上。
所述集成电路芯片这样配置，使之相对于所述第一电路板上的所述第一电气连接部的形成部分和所述第二电路板上的所述第二电气连接部的形成部分倾斜。依据本发明，由于通过集成电路芯片将第一与第二布线图案电气连接，可以减少第一与第二布线图案之间的直接接合部分(例如无直接接合部分)，从而能够使可靠性得到提高。并且，依据本发明，由于使第一电路板的端部、第二电路板的端部与集成电路芯片搭接，可以实现电子装置的小型化。
(29)本发明电子装置的制造方法中，
至少所述第二电极群的各电极的前端面可做成倾斜。
(30)本发明电子装置的制造方法中，
可以在进行了所述(a)工序之后，进行所述(b)工序。
(31)本发明电子装置的制造方法中，
可以在进行了所述(c)工序之后，同时进行所述(a)与(b)工序。
(32)本发明电子装置的制造方法中，
可以在进行了所述(c)工序之后，进行所述(a)工序，其后，进行所述(b)工序。
(33)本发明电子装置的制造方法中，
可以在进行了所述(a)工序之后，同时进行所述(b)工序与所述(c)工序。
(34)本发明的电子装置的制造方法，
包含将含有多个电极的集成电路芯片贴装于形成有布线图案的电路板的工序，
所述集成电路芯片可以这样配置，其所述电极的设置面可以不与所述电路板的所述布线图案的形成面相平行。依据本发明，集成电路芯片相对电路板倾斜地配置。因此，能够减小集成电路芯片的投影面的面积，从而能够制造集成电路芯片等被高密度安装的电子装置。
(35)本发明电子装置的制造方法中，
所述电极的前端面可被预先做成倾斜。
(36)本发明电子装置的制造方法中，
各所述电极的所述前端面可以大致设置在同一平面上。
附图说明
图1是本发明实施例1的电子装置的示图。
图2是图1的II-II线截面的部分放大图。
图3是图1的III-III线截面的部分放大图。
图4是图1所示的电子装置的局部放大图。
图5是本发明实施例1的电子装置的制造方法的说明图。
图6是本发明实施例1的电子装置的制造方法的说明图。
图7是本发明实施例1的电子装置的变形例的示图。
图8是本发明实施例1的电子装置的另一变形例的示图。
图9是本发明实施例2的电子装置的示图。
图10是本发明实施例2的电子装置的局部截面图。
图11A～图11C是在第二电路板上形成台阶的方法的说明图。
图12是本发明实施例3的电子装置的示图。
图13是本发明实施例3的电子装置的局部截面图。
图14是本发明实施例3的电子装置的制造方法的说明图。
图15是本发明实施例3的电子装置的制造方法的说明图。
图16是本发明实施例3的电子装置的制造方法的说明图。
图17是本发明实施例3的电子装置的制造方法的说明图。
图18是本发明实施例3的电子装置的制造方法的说明图。
图19是本发明实施例4的电子装置的局部截面图。
图20是本发明实施例5的集成电路芯片的局部截面图。
图21是本发明实施例的电子机器的示图。
图22是本发明实施例的电子机器的示图。
具体实施方式
以下，参照附图就本发明的实施例进行说明。(实施例1)
图1是本发明实施例1的电子装置的示图。图2是图1的II II线截面的局部放大图，图3是图1的III-III线截面的局部放大图。图4是图1所示的电子装置的局部放大图。
电子装置上有集成电路芯片(IC芯片)10。集成电路芯片10是半导体芯片。集成电路芯片10可以是长方体(平面图中为长方形)。集成电路芯片10上至少有第一电极群12和第二电极群14(参照图4)。本实施例中，第一电极群12沿集成电路芯片10的两平行边(例如平面图中长方形的长边)之一排列，第二电极群14沿另一边排列。就电极排列而言，集成电路芯片10是外围型。第一电极群12和第二电极群14可以包含，由例如铝等金属形成的焊盘(pad)和在其上金等金属形成的凸起(bump)等。这时，在焊盘和凸起等之间可以进一步包含由TiW、Pt等形成的下凸起金属(under bump metal)等的金属层。
如图4所示，所形成的第一电极群12的间距比第二电极群14的间距宽。集成电路芯片10内部有驱动器(例如电光、电致发光屏等)的驱动电路)。本实施例中，第一电极群12是驱动器的输入端子，第二电极群14是驱动器的出力端子。
电子装置中有第一电路板20。第一电路板20可以是软性电路板或薄膜。第一电路板20可以由其因热与湿度(至少其中之一)造成的变形率(热膨张率等)比第二电路板30大的材料(例如聚酰亚胺等树脂)形成。第一电路板20可以比第二电路板30薄。
第一电路板20上至少有一个(多个或一个)用以安装于第二电路板30的安装部22。安装部22是第一电路板20中用于往第二电路板30上固定的部分，可以设置在不形成第一电气连接部42的区域。第二电路板30和安装部22之间可以接合(或固定)。如图3所示，可以用树脂(例如粘接剂)32进行这种接着或固定。树脂32可以只设置在第二电路板30和安装部22之间，也可以设置到第一电路板20(例如连接部24)和第二电路板30(例如其前端面)之间。安装部22也可以固定在第二电路板30上有第二配线图案50形成的面上。这时，安装部22可以和第二布线图案50搭接。图4所示的例中，安装部22位于延伸部26的两侧。
第一电路板20上有与安装部22连接的、位于第二电路板30的外侧的连接部24。图4所示的例中，一对安装部22相互间隔地设置，从各安装部22开始形成连接部24。连接部24可以这样形成，向比延伸部26更加远离第二电路板30的方向突出。连接部24上可以形成切口28，该切口28在与延伸部26的延伸方向交叉(例如垂直相交)的方向(例如与第二基板30上将安装部22固定的端边交叉(例如垂直相交)的方向)上形成。通过形成切口28，使得连接部24受到弯曲时，延伸部26难以被弯曲。并且，切口28也可以从连接部24的有与内安装部22连接的边的对边的端部开始，一直形成到安装部22。通过形成这样的切口28，使得连接部24弯曲时延伸部2更难以被弯曲，从而可降低集成电路芯片10的第一电极群12和第一电路板20的第一连接部24的机械损伤。
第一电路板20上有从连接部24沿第二电路板30的边延伸的延伸部26。图4所示的例中，延伸部26位于一对连接部24之间。延伸部26包括形成第一电气连接部42的区域或集成电路芯片10的装载区域的至少一部分。形成该第一电气连接部42的区域或集成电路芯片10的装载区域的至少一部分，不跟第二基板30搭接。延伸部26可以在形成该第一电气连接部42的区域，或者在集成电路芯片10的装载区域的至少一部分，跟第二电路板30相脱离。
第一电路板20上形成第一布线图案40。形成第一布线图案40的第一电路板20可以是布线电路板。第一布线图案40至少形成于延伸部26，也可以一直形成至连接部24。第一布线图案40可以跟安装部22连通地形成，也可以避开安装部22来形成。
第一布线图案40包含多个第一电气连接部42。第一电气连接部42的间距形成得比第二电气连接部52宽。第一电气连接部42位于延伸部26。第一电气连接部42跟集成电路芯片10的第一电极群12搭接而电气连接。电气连接可以采用下列任一种已知的接合方式：绝缘树脂接合(例如用NCP(Non Conductive Paste：非导电膏)或NCF(Non Conductive Film：非导电膜)等接合)、各向异性导电材料接合(例如用ACF(Anisotropic Conductive Film：各向异性导电膜)等接合)、合金接合(例如Au-Au或Au-Sn接合)与焊锡接合等。集成电路芯片10的一部分装在第一电路板20上。集成电路芯片10和第一电路板20之间可以设置底层填料44。底层填料44可以兼用NCP、NCF或ACF。
图4所示的例中，第一布线图案40包含：从多个第一电气连接部42中的第一组的第一电气连接部42到一侧的连接部24的布线，以及从第二组的第一电气连接部42(剩余的第一电气连接部42)到另一侧的连接部24的布线。
第一布线图案40可以包含用以跟集成电路芯片10以外的未作图示的电子元件(电路板(母板)等)电气连接的端子46。端子46在连接部24(例如其前端部)上形成。端子46跟第一电气连接部42电气连接。第一电路板20上可以装载集成电路芯片10以外的未作图示的电子元件(例如表面安装元件)。
电子装置中设有第二电路板30。第二电路板30可以是例如玻璃基板。第二电路板30可以是电光显示屏(液晶屏、电致发光屏等)的一部分。第二电路板30上有第二布线图案50形成。再有，在液晶屏的场合，第二布线图案50跟驱动液晶的电极(扫描电极、信号电极与对置电极等)电气连接。第二布线图案50可以用ITO(Indium TinOxide：铟锡氧化物)、Al、Cr、Ta等的金属膜或金属化合物膜形成。
第二布线图案50包含多个第二电气连接部52。第二电气连接部52的间距形成得比第一电气连接部42窄。第二电气连接部52位于第二电路板30的端部。第二布线图案50可以从第二电气连接部52开始形成，其间距逐渐扩大。第二电气连接部52跟集成电路芯片10的第二电极群14搭接而被电气连接。电气连接可以采用下列已知的任一种接合方式：绝缘树脂接合(例如用NCP(Non Conductive Paste)或NCF(Non Conductive Film)等接合)、各向异性导电材料接合(例如用ACF(Anisotropic Conductive Film)等接合)、合金接合(例如Au-Au或Au-Sn接合)、焊锡接合等。第二电路板30上装有集成电路芯片10的一部分。集成电路芯片10和第二电路板30之间，可以设置底层填料54。底层填料54可以兼用NCP、NCF或ACF。
第一与第二电路板20、30之间，如图2所示，可以设置间隙。也就是，第一与第二电路板20、30，如图2所示，可以相互隔开地设置。如后述，该间隙的大小达到可充填树脂56的程度即可。并且，集成电路芯片10搭装在第一电路板20(具体说是延伸部26)和第二电路板30之间。第一电路板20(具体说即延伸部26)和第二电路板30之间可以充填树脂56。通过树脂56，在第一与第二电路板20、30之间，将集成电路芯片10上形成第一或第二电极群12、14面的覆盖。
依据本实施例，由于通过集成电路芯片10将第一与第二布线图案40、50电气连接，可以减少第一与第二布线图案40、50之间的直接接合部分(例如可以没有)，从而使可靠性得到提高。并且，依据本实施例，由于第一电路板20的安装部22装在第二电路板30上，可以增强第一或第二电路板20、30和集成电路芯片10之间的连接。
本实施例的电子装置具有上述的结构，以下就其制造方法的一例加以说明。如图5所示，电子装置的制造方法中，第一布线图案40(第一电气连接部42)和集成电路芯片10的第一电极群12之间采用搭接的方式配置，实现电气连接。该工序中，可以使用进行COF(Chip OnFilm)安装的设备。其电气连接的详细情况，跟关于电子装置的结构说明中所述的相同。集成电路芯片10和第一电路板20之间可以设置底层填料44。
图5所示的工序中，即使第一电路板20很容易由于热与湿度中的至少一个原因而膨张或收缩，但如图4所示，第一电气连接部42的间距比第二电气连接部52宽，因此，第一电气连接部42和第一电极群12之间能被可靠地电气连接。
图5所示的工序后，如图6所示，第二布线图案50(第二电气连接部52)和集成电路芯片10的第二电极群14以搭接的方式配置，进行电气连接。该工序中，可以采用进行COG(Chip On Glass)安装的设备。其电气连接的详细情况，跟关于电子装置的结构说明中所述的相同。集成电路芯片10和第二电路板30之间，可以设置底层填料54。第二电气连接部52的排列间距比第一电气连接部42窄，但是，与第一电路板20相比，第二电路板30不易因热与湿度中的至少一种原因而变形。因此，第二电气连接部52及第二电极群14可以高精度进行位置对准。
将集成电路芯片10在第二电路板30上安装时，集成电路芯片10已被装于第一电路板20，但好在本实施例中的第一电路板20是软性电路板。这时，由于第一电路板20具有软性，第二电气连接部52和第二电极群14之间的电气连接，可以不给第一电气连接部42和第一电极群12之间的电气连接部造成应力。并且，本实施例中，第一电路板20比第二电路板30薄。因此，可以将第二电路板30放在平坦的基座58上，进行第二电气连接部52和第二电极群14之间的电气连接。如此，本实施例具有优良的操作性。并且，由于第二电路板30上只安装集成电路芯片10上设有第二电极群14的部分，第二电路板30上的安装区域(所谓的框边)可以设计得较小。
本实施例中，第一电路板20的安装部22被装在第二电路板30上。这种安装的详细情况，跟电子装置的结构说明中所述的相同。而且，如图2所示，必要时充填树脂56。树脂56被充填在第一与第二电路板20、30之间，将集成电路芯片10上形成第一或第二电极群12、14的面覆盖。并且，树脂56也可将集成电路芯片10的侧面覆盖。如此，电子装置的制造可得以进行。
上述说明中，在第一电气连接部42和第一电极群12电气连接后，将第二电气连接部52和第二电极群14电气连接，但也可以与此顺序相反进行电气连接。并且，可在将第一电路板20的安装部22装上第二电路板30后，进行第一或第二电气连接部42、52和第一或第二电极群12、14之间的电气连接。这种对制造工序中的顺序不作限定的情况，以下实施例中也适用。
本实施例中，如图3所示，安装部22被装在第二电路板30上的形成第二布线图案50的面上。作为其变形例，如图7所示，安装部22也可被装在第二电路板30上的形成第二布线图案50的面的对侧的面上。
并且，作为有图1所示的多个安装部22的第一电路板10的变形例，也可以如图8所示，采用只有一个安装部22的第一电路板的结构。这种场合，第一电路板有一个连接部24。而且，第一布线图案40(参照图4)含有从第一电气连接部42(参照图4)到这个连接部24的全部布线。(实施例2)
图9是本发明实施例2的电子装置的示图。图10是本发明实施例2的电子装置的一部分的截面图。电子装置设有第一实施例中说明的集成电路芯片10。
电子装置设有第一电路板60。关于构成第一电路板60的材料与性质，跟实施例1中说明的第一电路板20的内容相当。在第一电路板60上，形成第一布线图案62。第一布线图案62含有多个第一电气连接部64。从第一电气连接部64开始间距变窄地形成第一布线图案62。
电子装置设有第二电路板70。关于构成第二电路板70的材料与性质，跟实施例1中说明的第二电路板30的内容相当。在第二电路板70上，形成实施例1中说明的第二布线图案50。第二电路板70(例如其端部)上，形成台阶72。通过台阶72，使得第二电路板70的一部分(例如端部)表面74低于另一部分表面。在该降低的表面74上，固定第一电路板60(其端部)。也可以这样形成台阶72，使第一电路板60上的第一布线图案62(例如第一电气连接部64)的表面和第二电路板70上的第二布线图案50(例如第二电气连接部52)的表面大致在一个面上。
图11A～图11C是形成第二电路板上的台阶的工序的说明图。该例中，将电路板78切断而形成多个第二电路板70。如图11A～图11B所示，用第一刀具80在电路板78上加工，在电路板78上形成沟槽84。然后，如图11C所示，用第二刀具82将沟槽84的底部切断。例中，第一刀具80比第二刀具82宽。从而，在切断后得到的第二电路板70的端部形成台阶72。
第一电路板60(具体说即其端部)和第二电路板70的端部的表面74之间可以粘接(或者固定)。可以用树脂(例如粘接剂)76进行这种粘接或固定。树脂76可以只设置在第一与第二电路板60、70之间，也可以让其设置区达到第一电路板60和第二电路板70(例如其前端面)之间。使树脂76夹在第一与第二布线图案62、50之间，可以防止二者之间的电气导通。至于其他结构，例如关于集成电路芯片10的安装的内容等跟实施例1中说明的相同。
依据本实施例，由于第一与第二布线图案62、50经由集成电路芯片10而被电气连接，可以减少第一与第二布线图案62、50间的直接接合部分(例如可以没有接合部分)，从而其可靠性能得以改善。由于将第一电路板60的端部、第二电路板70的端部和集积电路芯片10相互搭接地配置，可以实现电子装置的小型化。
本实施例的电子装置的制造方法中，可以将集成电路芯片10先装于第一电路板60，然后再装到第二电路板70上。详细情况，跟实施例1中说明的相同。或者，也可以在第一与第二电路板60、70被固定后，再将集成电路芯片10装到第一与第二电路板60、70上。(实施例3)
图12是本发明实施例3的电子装置的示图。图13是本发明实施例3的电子装置的局部截面图。电子装置可以设有实施例1中说明的集成电路芯片10。
电子装置设有第一电路板90。第一电路板90的内容跟实施例2中说明的第一电路板60的内容相当。而且，第一电路板90设有包含第一电气连接部64的第一布线图案62。
电子装置设有第二电路板100。构成第二电路板100的材料与性质跟实施例1中说明的第二电路板30的内容相当。第二电路板100上，形成实施例1中说明的第二布线图案50。
本实施例中，第一电路板90的端部被固定于第二电路板100的端部。而且，第一电路板90的端部和第二电路板100的端部相互搭接。因此，第一与第二布线图案62、50(第一与第二电气连接部64、52)的高度不同。因此，集成电路芯片10成倾斜状。具体而言，就是集成电路芯片10倾斜地设置，面向第一电路板90上形成第一连接部64的部分和第二电路板100上形成第二电气连接部52的部分。其他内容跟实施例2中说明的内容相当。采用本实施例的电子装置，也能达到实施例2中说明的效果。
图14～图16是说明本实施例的电子装置的制造方法的示图。首先，将第一电路板90和第二电路板100粘接。本实施例中，使第一电路板90的前端部和第二电路板100的前端部相互搭接，然后将第一电路板90和第二电路板100粘接。如图14所示，可以用树脂(例如粘接剂)110进行这种接着。再有，作为树脂110，可以使用具有应力缓和功能的树脂。由此，第一电路板90和第二电路板100可被牢固地接合，可以制造耐机械应力的可靠性高的电子装置。
接着，进行集成电路芯片10的接合。如图14所示，在集成电路芯片10的装载区域设置ACP(Anisotropic Conductive Paste)120。再有，也可不用ACP而改用ACF(Anisotropic Conductive Film)。ACP、ACF是内含散布的导电颗粒的绝缘性粘接剂。然后，可以用压接工具130按压集成电路芯片10，将第一电极群12压接到第一电气连接部64上，使第一电极群12和第一电气连接部64电气连接(参照图15)。然后，可以进一步按压集成电路芯片10，使压接工具130的前端部132变形，使第二电极群14和第二电气连接部52电气连接(参照图16)。最后，可以通过ACP(或者ACF)的硬化，使集成电路芯片10接合。本例中，用ACP和ACF进行说明，但是也可以采用不含导电颗粒的绝缘性粘接剂，将第一电极群12在第一电气连接部64、第二电极群14在第二电气连接部52上压接，使用粘接剂接合来实现电气连接。ACP、ACF、绝缘性粘接剂中，可以含有绝缘性颗粒。或者，可以不采用粘接剂接合而采用金属接合，将第一电极群12和第一电气连接部64电气连接。这时，可以同时使用粘接剂接合，在实施金属接合后，用树脂将第一电极群12与第一电气连接部64的接合部和第二电极群14与第二电气连接部52的接合部封接。
可以在前端部132的前端面相对第一电路板90或第二电路板100的表面倾斜的状态下，用压接工具130按压集成电路芯片10。可以通过使压接工具130自身倾斜，造成前端部132的前端面的倾斜。并且，也可以压接工具130自身不倾斜，而通过在按压集成电路芯片10时使压接工具130的至少前端部132沿着集成电路芯片10变形，造成前端部132的前端面的倾斜。压接工具130的前端部132可以用弹性材料形成，这样，可以使前端部132发生弹性变形。因此，可以在压接工具130自身不发生倾斜的状态下，将第二电极群14按压到第二电气连接部52上，将第二电极群14和第二电气连接部52电气连接(参照图16)。再有，例如前端部132可以用特氟隆(注册商标)形成。并且，也可以在前端部132的前端面相对于集成电路芯片10的第一、第二电极群12、14的设置面的背面大致成平行的状态下，用压接工具130按压集成电路芯片10。也可以在前端部132的前端面相对于第一电路板90或第二电路板100的表面大致成平行的状态下，用压接工具130按压集成电路芯片10。
集成电路芯片10的接合工序中，第一电极群12可以按照由第一电路板90的表面和集成电路芯片10的设置第一电极群12的表面构成的二面角的角度发生塑性变形。这时，第一电极群12可以按照第二电路板100的表面和集成电路芯片10的设置第二电极群14的表面构成的二面角的角度发生塑性变形。并且，在集成电路芯片10的接合工序之前，可以按照第一电路板90或第二电路板100的表面和集成电路芯片10的设置第一、第二电极群12、14的表面构成的二面角的角度，先使第二电极群14产生如图17至19所示的变形。由此，第一、第二电极群12、14内的相邻电极间的距离保持不变，第一电极群12与第一电气连接部62的接合部和第二电极群14与第二电气连接部52的接合部可以取得更大的面积。因此，可以使电气连接不良的情况难以发生，并可使电气连接稳定。
最后，可以形成用以保护第二布线图案50的保护膜140，制成本实施例的电子装置(参照图12、图13)。再有，对保护膜140的材料不作特别限定，例如，可以采用硅来形成。
如图17所示，可以采用预先将第二电极群202的前端面204做成倾斜的集成电路芯片200来制造本实施例的电子装置。由此，容易将导电颗粒留在第二电极群的前端面204和第二电气连接部52之间，可以制造电气连接可靠性高的电子装置。或者，如图18所示，也可以采用预先分别将第一与第二电极群302、306的前端面304、308做成倾斜的集成电路芯片300，制造本实施例的电子装置。这时，可以用预先作出倾斜的前端面的压接工具，进行集成电路芯片的压接。并且，前端面被预先倾斜的电极群，可以通过倾斜地将与集成电路电气连接的导电构件修整平来形成。再有，本实施例中说明的集成电路芯片200、300，在其他实施例也能使用。
以上说明的制造方法中，本实施例的电子装置这样制造：在第一电路板90的端部固定于第二电路板100的端部后，进行将第一电极群12与第一布线图案62电气连接的工序，以及将第二电极群14与第二布线图案50电气连接的工序。但是，本实施例的电子装置的制造方法并不以此为限，例如，本实施例的电子装置也可以这样制造：将第一布线图案62和第一电极群12电气连接(将第一电路板90和集成电路芯片10连接)，其后，进行将第一电路板90的端部固定于第二电路板100的端部的工序，以及将第二布线图案50和第二电极群14电气连接的工序。并且，用于集成电路芯片10的电气连接的材料并不限于ACP(或ACF)，可以如实施例1中说明的那样，采用任何已知的连接方式。(实施例4)
(集成电路芯片)
图19是本发明实施例4的集成电路芯片400的截面图。集成电路芯片400可以是半导体芯片。集成电路芯片400的平面形状一般为矩形(正方形或长方形)，但是，并没有特别的限定。
本实施例的集成电路芯片400成凸起状，包括其前端面404做成倾斜的多个电极402。具体而言，所形成的电极402的前端面404跟集成电路芯片400的电极402的设置面互相不平行。多个电极402的前端面404可以大致设置在同一平面上。可以在整平工序中，将跟集成电路电气连接的柱状(或球状)的导电构件的前端部做成倾斜，形成本实施例的集成电路芯片400。再有，电极402可以沿集成电路芯片的两个平行边或四边配置，或者可以成面阵(area array)状配置。
由于本实施例的集成电路芯片400的电极402的前端面404被做成倾斜，加大了电极402和布线等的接触面积。因此，可以保持相邻电极间的距离不变，而使电极402和布线等的接合部的面积扩大。因此，使电气连接不良现象难以发生，能够提供电气连接稳定的集成电路芯片。再有，本实施例的集成电路芯片400，在其他实施例中也能使用。
(电子装置)
图20是本发明实施例4的电子装置的局部截面图。本实施例中，电子装置设有形成布线图案412的电路板410。作为电路板410，可以采用任何一种众所周知的电路板。电子装置中有装载于电路板410的集成电路芯片400。集成电路芯片400的电极402设置面，跟电路板410的布线图案412的形成面相互不平行地配置。
集成电路芯片400上设有跟布线图案412电气连接的多个电极402。换言之，集成电路芯片400的电极402跟布线图案412电气连接。布线图案412和电极402之间可以用任何一种已知的连接方式进行电气连接。在集成电路芯片400和电路板410之间可以设置底层填料(未作图示)。
本实施例的电子装置可以通过将电极402的前端面404预先做成倾斜的集成电路芯片400贴装在电路板410上来制造。或者，在将集成电路芯片贴装在电路板时使电极的前端面形成倾斜，进行本实施例的电子装置的制造。
本实施例的电子装置中，集成电路芯片400的电极402设置面和电路板410的布线图案412形成面设置得相互不平行。因此，能够减小集成电路芯片400的投影面的面积，能够实现集成电路芯片等的高密度安装。
作为设有上述电子装置的电子机器，有图21所示的笔记本型个人计算机1000和图22所示的便携式电话机2000。
再有，本发明并不限于上述的实施例，可以包含各种各样的变形。例如，本发明包含跟实施例说明的结构和实质上相同的结构(例如，功能、方法与结果相同的结构，或目的与效果相同的结构)。并且，本发明包含将实施例说明的结构中的并非本质的部分替换而形成的结构。并且，本发明包含其作用与效果跟实施例中说明的结构相同的结构或能够达成相同目的结构。并且，本发明包含在实施例中说明的结构中附加了众所周知的技术的结构。

Claims (36)

1.一种电子装置，其中设有：
含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电极群和所述第一电气连接部搭接而电气连接，
所述第二电极群和所述第二电气连接部搭接而电气连接；
所述第一电路板上设有：与所述第二电路板配装的安装部，与所述安装部相连的、位于所述第二电路板的外侧的连接部，以及从所述连接部开始沿所述第二电路板的边延伸的、不与所述第二电路板搭接的延伸部；
所述第一电气连接部在所述第一电路板上的所述延伸部上形成。
2.如权利要求1所述的电子装置，其特征在于：
在所述连接部上与所述延伸部的延伸方向交叉的方向上形成切口。
3.如权利要求1所述的电子装置，其特征在于：
所述连接部比所述延伸部在离开所述第二电路板的方向上更向外突出地形成。
4.如权利要求1所述的电子装置，其特征在于：
所述第一布线图案包含用以和所述集成电路芯片以外的电子元件电气连接的端子；
所述端子在所述连接部上形成。
5.如权利要求1所述的电子装置，其特征在于：
所述安装部装在所述第二电路板上形成所述第二布线图案的面上。
6.如权利要求1所述的电子装置中，其特征在于：
所述安装部装在与所述第二电路板上形成所述第二布线图案的面的背面上。
7.如权利要求1所述的电子装置，其特征在于：
所述第一电路板有多个所述安装部。
8.如权利要求7所述的电子装置中，其特征在于：
所述多个安装部在所述延伸部的两侧形成。
9.一种电子装置，其中设有：
含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电路板的端部、所述第二电路板的端部和所述集成电路芯片以搭接的方式配置；
所述第二电路板上形成台阶，以使所述端部的表面的至少一部分降低；
所述第一电路板的所述端部装在所述第二电路板的所述降低的表面上；
所述第一电气连接部和所述第一电极群，以搭接的方式配置而电气连接；
所述第二电气连接部和所述第二电极群，以搭接的方式配置而电气连接。
10.如权利要求9所述的电子装置，其特征在于：
按照使所述第一与第二布线图案的表面大致在一个面上的要求，配置所述第一与第二电路板。
11.一种电子装置，其中设有：
含第一与第二电极群的集成电路芯片，
其上形成含第一电气连接部的第一布线图案的第一电路板，以及
其上形成含第二电气连接部的第二布线图案的第二电路板；
所述第一电路板、所述第二电路板和所述集成电路芯片以搭接的方式配置；
所述第一电气连接部和所述第一电极群以搭接的方式配置而电气连接；
所述第二电气连接部和所述第二电极群以搭接的方式配置而电气连接；
所述集成电路芯片，相对于所述第一电路板上形成所述第一电气连接部的部分和所述第二电路板上形成所述第二电气连接部的部分倾斜地配置。
12.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第一电气连接部的间距比所述第二电气连接部形成得宽。
13.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第一电路板因热与湿度中至少一方引起的变形率比所述第二电路板大。
14.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第一电路板是软性电路板。
15.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第二电路板是玻璃基板。
16.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第一电路板的厚度比所述第二电路板薄。
17.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
所述第二电路板是电光显示屏的一部分。
18.如权利要求1至权利要求11中任一项所述的电子装置，其特征在于：
在所述第一与第二电路板之间还有充填的树脂。
19.一种电子装置，其中设有：
形成布线图案的电路板；以及
包括与所述布线图案电气连接的多个电极的、贴装于所述电路板上的集成电路芯片；
所述集成电路芯片这样配置，所述电极的设置面与所述电路板的所述布线图案的形成面不相平行。
20.如权利要求19所述的电子装置，其特征在于：
所述电极的前端面做成倾斜。
21.如权利要求20所述的电子装置，其特征在于：
各所述电极的所述前端面被大致配置在同一平面上。
22.一种集成电路芯片，其上有：形成凸起形状的、前端面做成倾斜的多个电极。
23.如权利要求22所述的集成电路芯片，其特征在于：
各所述电极的所述前端面被大致配置在同一平面上。
24.一种电子装置，其中装有如权利要求22所述的集成电路芯片。
25.一种电子机器，其中设有：权利要求1至11、权利要求19至21与权利要求24中任一项所述的电子装置。
26.一种电子装置的制造方法，包括如下工序：
(a)将第一电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群，以搭接的方式配置而电气连接；
(b)将第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群，以搭接的方式配置而电气连接；以及
(c)将所述第一电路板的安装部装在所述第二电路板上；
所述第一电路板包含：与所述安装部相连的、位于所述第二电路板的外侧的连接部，从所述连接部开始沿所述第二电路板的边延伸但不与所述第二电路板搭接的延伸部；所述第一电气连接部在所述第一电路板上的所述延伸部上形成。
27.一种电子装置的制造方法，包括如下工序：
(a)将第一集电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群，以搭接的方式配置而电气连接；
(b)将第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群，以搭接的方式配置而电气连接；以及
(c)将所述第一电路板的端部装在所述第二电路板的端部上；
所述第二电路板上形成台阶，以将与所述第一电路板搭接的所述端部的表面降低，所述第一电路板的所述端部装在所述降低的表面上。
28.一种电子装置的制造方法，包括如下工序：
(a)将第一电路板上形成的第一布线图案的第一电气连接部和集成电路芯片的第一电极群，以搭接的方式配置而电气连接；
(b)将第二电路板上形成的第二布线图案的第二电气连接部和所述集成电路芯片的第二电极群，以搭接的方式配置而电气连接；以及
(c)将所述第一电路板的端部装在所述第二电路板的端部上；
所述集成电路芯片，相对于所述第一电路板上的所述第一电气连接部形成的部分和所述第二电路板上的所述第二电气连接部形成的部分倾斜地配置。
29.如权利要求28所述的电子装置的制造方法，其特征在于：
至少所述第二电极群的各电极的前端面做成倾斜。
30.如权利要求26至权利要求29中任一项所述的电子装置的制造方法，其特征在于：
在进行了所述(a)工序之后，进行所述(b)工序。
31.如权利要求26至权利要求29中任一项所述的电子装置的制造方法，其特征在于：
在进行了所述(c)工序之后，同时进行所述(a)与(b)工序。
32.如权利要求28或权利要求29所述的电子装置的制造方法，其特征在于：
在进行了所述(c)工序之后，进行所述(a)工序，其后，进行所述(b)工序。
33.如权利要求28或权利要求29所述的电子装置的制造方法，其特征在于：
在进行了所述(a)工序之后，同时进行所述(b)工序与(c)工序。
34.一种电子装置的制造方法，包括如下工序：
在形成布线图案的电路板上，贴装含多个电极的集成电路芯片；以及
所述集成电路芯片这样配置，所述电极的设置面跟所述电路板的所述布线图案的形成面不相平行。
35.如权利要求34所述的电子装置的制造方法，其特征在于：
所述电极的前端面预先做成倾斜。
36.如权利要求35所述的电子装置的制造方法，其特征在于：
各所述电极的所述前端面被大致配置在同一面上。
CNB031202977A 2002-03-06 2003-03-06 电子装置及其制造方法 Expired - Fee Related CN1210795C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP60312/2002 2002-03-06
JP2002060312 2002-03-06
JP2002361118A JP3603890B2 (ja) 2002-03-06 2002-12-12 電子デバイス及びその製造方法並びに電子機器
JP361118/2002 2002-12-12

Publications (2)

Publication Number Publication Date
CN1442729A true CN1442729A (zh) 2003-09-17
CN1210795C CN1210795C (zh) 2005-07-13

Family

ID=27790982

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031202977A Expired - Fee Related CN1210795C (zh) 2002-03-06 2003-03-06 电子装置及其制造方法

Country Status (4)

Country Link
US (2) US6917104B2 (zh)
JP (1) JP3603890B2 (zh)
KR (2) KR100562098B1 (zh)
CN (1) CN1210795C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101707852B (zh) * 2009-11-19 2011-09-28 友达光电股份有限公司 布局方法与电路板
CN101765295B (zh) * 2008-12-24 2012-10-17 揖斐电株式会社 线路板及其制造方法
CN113394208A (zh) * 2021-05-25 2021-09-14 武汉光迅科技股份有限公司 一种光电探测器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327920A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置の製造方法、フレキシブル基板及び半導体装置
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
DE102005047170A1 (de) * 2004-10-05 2006-07-20 Sharp K.K. Optische Vorrichtung, optischer Verbinder und damit ausgerüstete elektronische Einrichtung
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
JP4742624B2 (ja) * 2005-03-04 2011-08-10 セイコーエプソン株式会社 電気光学装置、その製造方法、画像印刷装置および画像読み取り装置
TWI305951B (en) 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
JP4110421B2 (ja) * 2005-07-27 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI292945B (en) * 2006-02-24 2008-01-21 Chipmos Technologies Inc Chip package
JP5005443B2 (ja) * 2007-06-27 2012-08-22 パナソニック株式会社 電極接合ユニット及び電極接合方法
US20090149038A1 (en) * 2007-12-07 2009-06-11 Metamems Llc Forming edge metallic contacts and using coulomb forces to improve ohmic contact
US8531848B2 (en) * 2007-12-07 2013-09-10 METAMEMS Corp. Coulomb island and Faraday shield used to create adjustable Coulomb forces
US7965489B2 (en) * 2007-12-07 2011-06-21 METAMEMS Corp. Using coulomb forces to form 3-D reconfigurable antenna structures
US8159809B2 (en) * 2007-12-07 2012-04-17 METAMEMS Corp. Reconfigurable system that exchanges substrates using coulomb forces to optimize a parameter
US7946174B2 (en) * 2007-12-07 2011-05-24 METAMEMS Corp. Decelerometer formed by levitating a substrate into equilibrium
US8008070B2 (en) * 2007-12-07 2011-08-30 METAMEMS Corp. Using coulomb forces to study charateristics of fluids and biological samples
US8018009B2 (en) * 2007-12-07 2011-09-13 METAMEMS Corp. Forming large planar structures from substrates using edge Coulomb forces
US7863651B2 (en) * 2007-12-07 2011-01-04 METAMEMS Corp. Using multiple coulomb islands to reduce voltage stress
US7812336B2 (en) * 2007-12-07 2010-10-12 METAMEMS Corp. Levitating substrate being charged by a non-volatile device and powered by a charged capacitor or bonding wire
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
JP2009147019A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5632795B2 (ja) * 2011-05-10 2014-11-26 パナソニック株式会社 電極接合構造体、および電極接合構造体の製造方法
KR101994971B1 (ko) * 2012-05-16 2019-07-02 삼성디스플레이 주식회사 표시 장치
JP6830765B2 (ja) * 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP6956475B2 (ja) 2016-09-28 2021-11-02 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6726070B2 (ja) * 2016-09-28 2020-07-22 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
GB2586011B (en) * 2019-07-23 2023-09-13 Hp1 Tech Limited Pressure-sensitive sheet and modular system including the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US653205A (en) * 1900-01-29 1900-07-10 Samuel K Behrend Placer-mining dredge.
JPH034546A (ja) 1989-06-01 1991-01-10 Matsushita Electric Ind Co Ltd 半導体実装装置
JPH07249657A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体集積回路装置
JPH07321152A (ja) 1994-03-29 1995-12-08 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH0926588A (ja) 1995-07-13 1997-01-28 Nippondenso Co Ltd 駆動素子の実装構造
JPH0933940A (ja) 1995-07-14 1997-02-07 Citizen Watch Co Ltd 表示パネル駆動用半導体チップの実装構造
JP2798027B2 (ja) 1995-11-29 1998-09-17 日本電気株式会社 液晶表示装置およびその製造方法
JP2730536B2 (ja) * 1995-12-27 1998-03-25 日本電気株式会社 液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6738123B1 (en) * 1996-03-15 2004-05-18 Canon Kabushiki Kaisha Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
US5923119A (en) * 1996-05-20 1999-07-13 Matsushita Electric Industrial Co., Ltd. Organic thin-film electroluminescent display device, method for driving the same and method for fabricating the same
JPH10335580A (ja) 1997-06-02 1998-12-18 Mitsubishi Electric Corp 半導体パッケージおよびこれを用いた半導体モジュール
US6052171A (en) * 1998-03-05 2000-04-18 Sharp Kabushiki Kaisha Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
US6043971A (en) 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package
JP3533563B2 (ja) * 1998-11-12 2004-05-31 株式会社 日立ディスプレイズ 液晶表示装置
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP3209219B2 (ja) * 1999-01-18 2001-09-17 セイコーエプソン株式会社 電気光学装置および電子機器
JP4381498B2 (ja) * 1999-02-16 2009-12-09 エーユー オプトロニクス コーポレイション Ｃｏｇ構造の液晶表示装置
JP3025257B1 (ja) * 1999-02-25 2000-03-27 松下電器産業株式会社 表示パネル
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
JP3708779B2 (ja) * 1999-03-29 2005-10-19 セイコーエプソン株式会社 液晶表示装置、平面型表示装置及びこれを備えた電子機器
US6556268B1 (en) * 1999-03-31 2003-04-29 Industrial Technology Research Institute Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
JP3595754B2 (ja) * 1999-06-10 2004-12-02 シャープ株式会社 液晶表示装置
JP3062192B1 (ja) 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3642239B2 (ja) * 1999-10-06 2005-04-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器
JP3539555B2 (ja) * 1999-10-21 2004-07-07 シャープ株式会社 液晶表示装置
US6456353B1 (en) * 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
TWI228616B (en) * 1999-11-30 2005-03-01 Samsung Electronics Co Ltd Liquid crystal display device
KR100666317B1 (ko) * 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
TWI286629B (en) * 2000-07-20 2007-09-11 Samsung Electronics Co Ltd Liquid crystal display device and flexible circuit board
JP3776327B2 (ja) * 2001-03-26 2006-05-17 シャープ株式会社 表示モジュール
US6686227B2 (en) * 2002-02-01 2004-02-03 Stmicroelectronics, Inc. Method and system for exposed die molding for integrated circuit packaging

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765295B (zh) * 2008-12-24 2012-10-17 揖斐电株式会社 线路板及其制造方法
CN101707852B (zh) * 2009-11-19 2011-09-28 友达光电股份有限公司 布局方法与电路板
CN113394208A (zh) * 2021-05-25 2021-09-14 武汉光迅科技股份有限公司 一种光电探测器
CN113394208B (zh) * 2021-05-25 2023-05-05 武汉光迅科技股份有限公司 一种光电探测器

Also Published As

Publication number Publication date
KR20030074193A (ko) 2003-09-19
US6917104B2 (en) 2005-07-12
US7186584B2 (en) 2007-03-06
US20050196981A1 (en) 2005-09-08
KR100562098B1 (ko) 2006-03-17
JP3603890B2 (ja) 2004-12-22
US20030168733A1 (en) 2003-09-11
KR20050112506A (ko) 2005-11-30
CN1210795C (zh) 2005-07-13
JP2003332386A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
CN1210795C (zh) 电子装置及其制造方法
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1218203C (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1161834C (zh) 半导体器件及其制造方法
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1211677C (zh) 光学模块及其制造方法以及光传递装置
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1638118A (zh) 半导体装置
CN1171298C (zh) 半导体器件
CN1497709A (zh) 电路基板、焊球网格陈列的安装结构和电光装置
CN1185697C (zh) 安装半导体芯片的方法
CN1881010A (zh) 显示装置和错位检查方法
CN1882224A (zh) 配线基板及其制造方法
CN1652663A (zh) 立体电子电路装置及其中继基板和中继框
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1277737A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1834732A (zh) 矩阵型显示装置及其制造方法和热压键合头
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1203543C (zh) 半导体器件和半导体模块
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN101034693A (zh) 半导体器件以及半导体器件的制造方法
CN1913139A (zh) 半导体装置及制造方法、电子部件、电路基板及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050713

Termination date: 20140306