CN1293634C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1293634C
CN1293634C CNB02152632XA CN02152632A CN1293634C CN 1293634 C CN1293634 C CN 1293634C CN B02152632X A CNB02152632X A CN B02152632XA CN 02152632 A CN02152632 A CN 02152632A CN 1293634 C CN1293634 C CN 1293634C
Authority
CN
China
Prior art keywords
mentioned
active area
place
effect transistor
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB02152632XA
Other languages
English (en)
Other versions
CN1421932A (zh
Inventor
熊谷幸博
三浦英生
太田裕之
三岛通宏
中西克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1421932A publication Critical patent/CN1421932A/zh
Application granted granted Critical
Publication of CN1293634C publication Critical patent/CN1293634C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明的目的在于在具有使用特性相同的多个场效应晶体管的电路的半导体器件中，提供晶体管特性优良的可靠性高的半导体器件。采用在该晶体管中，把与已形成了理想的是特性相同的晶体管的有源区相邻的浅沟元件隔离的沟宽作成为相同的办法，使得归因于相邻的浅沟元件隔离而在有源区内产生的应力，在该晶体管彼此间变成为相同，因而具有可以得到相同特性晶体管的效果。

Description

半导体器件及其制造方法
[技术领域]
本发明涉及半导体器件，涉及具有期望场效应晶体管电学特性相同的至少2个以上电路的半导体器件。
[背景技术]
近些年来，随着信息通信设备的发达，包括动态随机存取存储器(DRAM)在内的半导体器件的高集成化、大容量化日益前进。在DRAM等的电路布局设计中，以最小加工尺寸等的尺寸方面制约作为设计规则，在Si衬底上分配的面积上形成所希望的电路。构成这些电路的场效应晶体管等的每一个元件，在Si衬底上形成被称之为浅沟元件隔离(STL)的浅沟，借助于主要用二氧化硅填埋沟内部以实现元件间绝缘的构造进行电隔离。
关于元件隔离部分(场)和有源区的形成方法，先形成沟再填埋绝缘材料和形成热氧化膜等等已在特开平1-223741号公报，特开平4-42948号公报，特开平8-241922号公报、特开平8-279553号公报等中公开。
[发明内容]
但是，在现有的电路布局设计中，牵涉到浅沟元件隔离的电学特性一直被看作是仅仅对相邻的场效应晶体管等的元件进行隔离。为此，对于晶体管特性没有考虑沟宽等。与理想状态下相同特性的2个场效应晶体管相邻的浅沟元件隔离的沟宽大多由被配置在周围的电路布局关系决定，每一个都不相同。
在DRAM等的存储器件中把存储单元所保持的信息，作为在位线上产生的电压变化，由读出放大器电路读出。该位线上边的电压变化是非常微小的，读出放大器电路，使得可以检测该位线上边的微小电位差那样地，变成为使用相同特性的2个场效应晶体管的放大电路如上所述，在以往，一直把浅沟元件隔离的作用看作是隔离场效应晶体管等的元件。其结果是，读出放大器的电路布局，在理想的是作为上述相同特性的2个晶体管中与2个晶体管相邻的浅沟元件隔离的沟宽不一样。但是，即便是用这样的电路布局设计手法，以往在希望相同特性的晶体管中，也没有产生特性差。
在DRAM中，随着存储器容量的大容量化，不仅存储器部分，读出放大器电路等也向微细化、高集成化发展。若用现有电路布局的设计手法，则读出放大器电路，基本上是不加变动地缩小加工尺寸大的上一代的电路布局。为此，上述浅沟元件隔离的沟宽的不同大多维持原状不变。倘采用近些年来的微细加工技术，则浅沟元件隔离的沟宽的最窄的地方达到了大约0.2微米。
如上所述，现有的用来使半导体器件的高集成化、大容量化的电路布局设计，基本上是缩小加工尺寸大的上一代的电路布局。在该电路布局中，浅沟元件隔离被利用于实现元件隔离的目的，与需要相同特性的场效应晶体管相邻的浅沟元件隔离的沟宽，在每一个场效应晶体管中常常会不同。因此，近些年来的微细化的结果，在浅沟元件隔离的沟宽最窄的地方，变成为0.2微米左右，人们认为今后会进一步变窄。
本申请人等发现：以往一直进行的电路布局的缩小，在例如如上所述理想的是相同特性的2个以上场效应晶体管中，有可能会产生这些场效应晶体管的特性差。
浅沟元件隔离，可以采用在硅衬底上形成浅沟，用二氧化硅填埋沟内部的办法形成。浅沟元件隔离，作为在硅衬底上形成了浅沟之后的氧化工序中，使与浅沟元件隔离相邻的有源区产生应力的应力发生源，为人们所熟知。本发明人等，借助于应力解析弄明白了这样的事实：当浅沟元件隔离的沟宽窄到1微米以下时，在相邻的有源区内发生的应力将急剧地增大。
于是，本发明的目的在于提供可以有效地充分发挥半导体特性的高性能半导体器件。
如上所述，在DRAM等的半导体器件中，高集成化、大容量化不断前进，电路布局则不断缩小。其结果是，本发明人等弄明白了这样的事实：由与晶体管相邻的浅沟元件隔离形成的有源部分的应力强烈地依赖于沟宽，于是就会产生在象读出放大器电路或差动放大电路那样，要求使用相同特性晶体管的电路中，不能得到相同特性的晶体管。
为了提供可以有效地充分发挥半导体特性的高性能半导体器件，本发明可以采用以下的构成。
具体地说，例如对于至少具有理想的是2个以上的场效应晶体管的电学特性是相同的电路的半导体器件来说，为了解决上述课题，可以如下地构成。
(1)一种半导体器件具备：具有半导体衬底、在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，第1有源区具备构成根据输入信号输出输出信号的电路的第1场效应晶体管和第2场效应晶体管，通过场区与配置有上述第1场效应晶体管的一侧的上述第1有源区相邻的第2有源区，通过场区与配置有上述第2场效应晶体管的一侧的上述第1有源区相邻的第3有源区，第4有源区和通过场区与上述第4有源区相邻的第5有源区，其中，在上述第1有源区上形成读出放大器的元件，在上述第4有源区上形成存储单元的元件，其特征在于具有这样的构成：上述第1有源区与上述第2有源区之间的距离和上述第1有源区与上述第2有源区之间的距离，与上述第4有源区和上述第5有源区之间的距离不同。因此，上述第1有源区与上述第2有源区之间的距离和上述第1有源区与上述第3有源区之间的距离之差，被形成为比上述第1有源区与上述第2有源区之间的距离和上述第4有源区与上述第5有源区之间的距离之差还小。
或者，例如其构成为：具备具有已埋入到半导体主表面内的绝缘层的场区，各自被上述场区围起来的第1到第3有源区，在该第2有源区内形成的第1、第2场效应晶体管，使该第1、第2场效应晶体管构成对的电路，其特征在于：上述第2有源区配置在上述第1和第3有源区之间，在上述第2有源区内，上述第1晶体管被配置在上述第1有源区一侧，上述第2晶体管被配置在上述第3有源区一侧，上述第1和第2有源区间的距离，和上述第2和第3有源区间的距离，在波动的范围内被形成为相等。
另外，作为上述半导体器件的制造方法，具有下述工序：在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第5有源区的工序；在第1有源区的第2有源区一侧形成第1场效应晶体管和在第3有源区一侧形成第2场效应晶体管的工序；形成具备上述第1场效应晶体管和上述第2场效应晶体管，根据输入信号输出输出信号的电路的工序，其中，上述第2有源区通过场区与配置有上述第1场效应晶体管的一侧的上述第1有源区相邻，上述第3有源区通过场区与配置有上述第2场效应晶体管的一侧的上述第1有源区相邻，上述第5有源区通过场区与上述第4有源区相邻，在上述第1有源区上形成读出放大器的元件，在上述第4有源区上形成存储单元的元件，其特征在于具有下述构成：上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第3有源区之间的距离之差，被形成为使得比上述第1有源区与上述第2有源区之间的距离和上述第4有源区与上述第5有源区之间的距离之差还小。
理想地说，关于第1、第2晶体管在第2有源区上边的配置，分别对于第1、第3有源区一侧的距第2有源区的边的距离相等。
此外，具有半导体衬底、在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，在第1场区内，具备构成输入输入信号，输出与上述输入信号对应的输出信号的电路的第1场效应晶体管和第2场效应晶体管，与配置上述第1场效应晶体管的一侧的上述第1有源区，通过场区相邻的第2有源区，与配置上述第2场效应晶体管的一侧的上述第1有源区，通过场区相邻的第3有源区，其特征在于：上述第1场效应晶体管与上述第2场效应晶体管的阈值之差被形成为使得比在上述半导体衬底上边形成的存储单元中的一个场区上形成的第3场效应晶体管和被配置为与上述第3场效应晶体管相邻的第4场效应晶体管的阈值之差还小。
借助于此，上述第1、第2场效应晶体管的沟道部分的应力就变得相等，因而可以得到不存在起因于应力的特性不平衡的可靠性高的半导体器件。
此外，本发明由于仅仅用电路布局的变更就可以得到效果，故可以得到造价出色，可靠性高的半导体器件。
(2)一种半导体器件具备：半导体衬底，在半导体衬底上边具有半导体绝缘层的场区和与上述场区相邻的多个有源区，具有第1有源区和通过场区与上述第1有源区相邻的第2有源区，和配置多个根据输入信号输出输出信号的单位电路的上述第3有源区，
上述第3有源区，具备构成上述单位电路的第1场效应晶体管和第2场效应晶体管，具有上述第1场效应晶体管一侧的第3有源区和通过场区相邻的第4有源区和上述第2场效应晶体管一侧的第3有源区和通过场区相邻的第5有源区，其中，在上述第1有源区上形成存储单元的元件，在上述第3有源区上形成读出放大器的元件，其特征在于包括这样的情况：上述第3有源区与上述第4有源区之间的距离，或第3有源区与第5有源区之间的距离这一方，比上述第1有源区和第2有源区之间的距离形成得更宽。
或者，提供半导体器件，其构成为具备：具有被埋入到半导体主表面内的绝缘层的场区，各自被上述场区围起来的第1到第5有源区，在该第3有源区内形成的第1、第2场效应晶体管，使该第1、第2场效应晶体管构成对的电路，其特征在于：上述第2有源区配置在上述第1和第3有源区之间，在上述第2有源区内，上述第1晶体管被配置在上述第4有源区一侧，上述第2晶体管被配置在上述第5有源区一侧，上述第3和第4有源区间的距离，或者，上述第3和第5有源区间的距离，被形成为比上述第1和第2有源区之间的距离还宽。
理想地说，关于第1、第2晶体管在第2有源区上边的配置，理想的是分别对于第3、第5有源区一侧的距第3有源区的边的距离相等。
借助于此，由于可以减小在上述第3有源区内发生的应力本身，故可以得到减小了上述第3有源区上边的上述第1、第2场效应晶体管起因于应力的特性不平衡的可靠性高的半导体器件。
此外，本发明由于仅仅用电路布局的变更就可以得到效果，故可以得到造价出色，可靠性高的半导体器件。
或者，例如，上述第1有源区和第2有源区，也可以适应位于存储单元部分或2NAND电路部分内的半导体器件。
(3)一种半导体器件具备：具有半导体衬底、在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，构成具有根据输入信号输出输出信号的功能的已电连起来的电路的第1场效应晶体管和第2场效应晶体管，上述第1场效应晶体管在第1有源区内形成，对于上述第1有源区通过上述场区从第1侧相邻的第3有源区，对于上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，对于上述第2有源区通过上述场区从第1侧相邻的第5有源区，对于上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，其特征在于包括：上述第1有源区与上述第3有源区之间的距离和上述第2有源区与上述第5有源区之间的距离之差，或上述第1有源区与上述第4有源区之间的距离和第2有源区与第6有源区之间的距离之差，被形成得比上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差还小。
作为上述半导体器件的制造方法，具有在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第5有源区的工序，
上述工序，包括：形成对上述第1有源区通过上述场区从第1侧相邻的第3有源区，对上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，对上述第2有源区通过上述场区从第1侧相邻的第5有源区，对上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，在第1有源区内形成第1场效应晶体管和在第2有源区内形成第2场效应晶体管的工序。
或者，提供半导体器件，其构成为具备：具有被埋入到半导体主表面内的绝缘层的场区，各自被上述场区围起来的第1到第6有源区，在该第1和第2有源区内分别形成的第1、第2场效应晶体管，使该第1、第2场效应晶体管构成对的电路，其特征在于：上述第1有源区配置在上述第3和第4有源区之间，上述第2有源区被配置在上述第5和第5有源区之间，上述第1与第3有源区间的距离和上述第2与第5有源区间的距离在波动的范围内相等，或者，上述第1与第4有源区间的距离和上述第6有源区间的距离，在波动的范围内相等。
借助于此，由于可以使在上述第1和第2有源区内分别形成的第1和第2场效应晶体管的沟道部分的应力变成为相同，故可以得到第1、第2场效应晶体管的不存在特性不平衡的可靠性高的半导体器件。
另外，从上述(1)到(3)的半导体器件中的上述该电路，理想的是例如读出放大器电路、差动放大电路、电流镜电路、开关电容器电路、恒流恒压电路。
此外，例如对于上述第1场效应晶体管，可以在与把上述第1场效应晶体管和上述第3有源区或第4有源区连接起来的方向交叉的方向上形成上述第2场效应晶体管。
(4)一种半导体器件具备：具有半导体衬底、在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，构成具有根据输入信号输出输出信号的功能的已电连起来的电路的第1场效应晶体管和第2场效应晶体管，上述第1场效应晶体管在第1有源区内形成，上述第2场效应晶体管在第2有源区内形成，对于上述第1有源区通过上述场区从第1侧相邻的第3有源区，对于上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，对于上述第2有源区通过上述场区从第1侧相邻的第5有源区，对于上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，第7有源区和与上述第7有源区通过上述场区相邻的第8有源区，其中，在上述第7有源区上形成存储单元的元件，其特征在于包括：上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差，被形成得比上述第1有源区与上述第3有源区之间的距离和上述第7源区与上述第8有源区之间的距离之差还小。
上述半导体器件的制造方法，具有在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第5有源区的工序，上述工序，包括：形成对上述第1有源区通过上述场区从第1侧相邻的第3有源区，对上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，对上述第2有源区通过上述场区从第1侧相邻的第5有源区，对上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，第7有源区和与上述第7有源区通过上述场区相邻的第8有源区，在第1有源区内形成第1场效应晶体管和在第2有源区内形成第2场效应晶体管的工序，形成具备上述第1场效应晶体管和上述第2场效应晶体管，根据输入信号输出输出信号的电路的工序，其特征在于：上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差，被形成得比上述第1有源区与上述第3有源区之间的距离和上述第7源区与上述第8有源区之间的距离之差还小。
(5)一种半导体器件具备：半导体衬底，在上述半导体衬底上边，具备存储单元部分和经由上述存储单元部分和位线电连起来构成的读出放大部分，在上述存储单元部分和上述读出放大部分中，具有具有半导体绝缘层的场区和被上述场区围起来的多个有源区，在上述有源区内配置多个场效应型晶体管，其特征在于：上述第1有源区的端部和在上述有源区内形成、距上述端部最近的场效应型晶体管之间的距离，被形成为在上述第1有源区内形成的第1场效应型晶体管，与在上述第1有源区内形成的上述第1场效应型晶体管相邻最近的第2场效应型晶体管之间的距离的3倍以上。
或者，提供半导体器件，其构成为具备：具有被埋入到半导体主表面内的绝缘层的场区，各自被上述场区围起来的第1到第6有源区，在该第1和第2有源区内分别形成的第1、第2场效应晶体管，使该第1、第2场效应晶体管构成对的电路，其特征在于：上述第1有源区配置在上述第3和第4有源区之间，上述第2有源区被配置在上述第5和第5有源区之间，上述第1与第3有源区间的距离和上述第2与第5有源区间的距离在波动的范围内相等，或者，上述第1与第4有源区间的距离和上述第6有源区间的距离，在波动的范围内相等。
或者，提供这样的半导体器件：在被具有已埋入到上述半导体主表面内的绝缘层的场区围起来的有源区上边，按照位线一列地反复重复形成了在半导体主平面上形成的阵列状地配置的存储单元、通过该存储单元和位线连接起来的读出放大器电路、构成上述读出放大器电路的场效应晶体管的半导体器件中，其特征在于：在上述有源区内形成的晶体管列的最端部的栅极电极，和列的排列方向的该栅极电极一侧的有源区的端部之间的距离，是上述晶体管的反复周期的3倍以上。
或者，上述的所谓有源区的端部，例如可以作成为是表示相当于上述有源区的短边的端部。
在上述第1有源区内形成的第1场效应型晶体管，与对在上述第1有源区内形成上述第1场效应型晶体管相邻得最近的第2场效应型晶体管之间的距离，例如，可以根据上述栅极电极之间的距离决定。或者，也可以与源漏区的端部进行比较。
或者，上述第1有源区的端部与距上述端部最近的场效应型晶体管之间的距离，被形成为比在位于上述第1有源区内的第1位线和对上述第1位线同一方向地并排配置的位线之内距上述第1位线最的第2位线之间的距离大于3倍。
或者，被形成为比构成上述存储单元部分的第1单位单元和与上述单位单元相邻的第2单位单元之间的距离大3倍以上。
除此之外，作为具体的形态，例如，具有半导体衬底、在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，在第1有源区内形成第1n型场效应型晶体管和第2n型场效应型晶体管，在第2有源区内形成第1p型场效应型晶体管和第2p型场效应型晶体管，其特征在于：具有包括上述第1和第2个n型场效应型晶体管和第1和第2p型场效应型晶体管的电路，上述电路，至少具备向上述第1n型场效应型晶体管和上述第1p型场效应型晶体管输入2个信号的输入部分，和根据上述所输入的信号输出输出信号的输出部分，上述第1有源区与在上述第1有源区中的上述第1n型场效应型晶体管一侧通过场区形成的第3有源区之间的距离，和上述第1有源区与在上述第1有源区中的上述第2n型场效应型晶体管一侧通过场区形成的第4有源区之间的距离的差，或者，上述第2有源区与在上述第2有源区中的上述第1p型场效应型晶体管一侧通过场区形成的第5有源区之间的距离，和上述第2有源区与在上述第2有源区中的上述第2型场效应型晶体管一侧通过场区形成的第6有源区之间的距离的差，被形成为比上述第1有源区与在上述第1有源区中的上述第1n型场效应型晶体管一侧通过场区形成的第3有源区之间的距离，和上述第2有源区与在上述第2有源区中的上述第1p型场效应型晶体管一侧通过场区形成的第5有源区之间的距离的差，还小。
在上述半导体器件中，上述n型和p型场效应晶体管，形成1个单位电路，上述单位电路被配置多个。
另外，上述(1)到(5)的半导体器件，理想的是在栅极电极的最小加工尺寸为0.25微米以下的半导体器件做使用。
此外，上述的所谓波动的范围，指的是在通常的加工波动的范围内理想地说小于或等于0.05微米即可。更为理想地说，在形成有本实施例的半导体器件的半导体衬底中，理想的是在别的电路，例如，存储单元或2NAND电路中的栅极电极的栅极长度Lg的加工波动的范围内，理想的是在0.05微米以下，更为理想的是在0.03微米以下。
此外，例如，上述的半导体器件还可以考虑采用以下的形态。
上述第1场效应型晶体管和上述第2场效应型晶体管，是p型或n型之内任何一方的类型的2个场效应型晶体管，来自上述存储单元部分的2个信号之内，一方具有连接到第1场效应型晶体管上的路径，另一方具有连接到第2场效应型晶体管上的路径。
上述第1场效应型晶体管和上述第2场效应型晶体管，可以构成这样的电路：把来自存储单元的第1信号导入第1场效应型晶体管，把来自存储单元的第2信号导入第2场效应型晶体管，根据导入到上述晶体管内的信号的差产生输出。
或者，上述第1场效应型晶体管和上述第2场效应型晶体管，可以是由在构成存储单元部分的第1区内形成的单元群，构成通过位线连接起来的读出放大器电路的多个单位电路之一。
或者，上述第1场效应型晶体管和上述第2场效应型晶体管，例如，构成具有如下的机构的电路：输入多个信号，使该输入信号与规定值进行比较，根据比较结果进行输出。或者上述电路还构成所谓的单位电路，同样的单位电路被形成多个。上述电路。例如，是读出放大器电路。
或者，上述单位电路，可以作成为构成通过位线连接到在存储单元的第1区内形成的单元群上的读出放大器电路部分的多个读出放大器电路中的第1读出放大器电路。例如，具备供给来自存储单元的第1区的第1信号的第1场效应晶体管，和从与上述存储单元的第1区对应的区域供给与上述第1对应的第2信号的第2场效应晶体管，可以根据向上述第1和上述第2场效应晶体管输入的信号之差从该单位电路输出输出信号。例如输出信号可以是以上述差为依据的放大信号，此外，上述信号之差可以作成为根据阈值判断该信号差。
浅沟元件隔离可以借助于在硅衬底上形成浅沟，并用二氧化硅填埋沟内部的办法形成。浅沟元件隔离，在硅衬底上形成了浅沟之后的氧化工序中，作为使与浅沟元件隔离相邻的有源区产生应力的应力发生源，为人们所熟知。本发明人等，借助于应力解析弄明白了这样的事实：当浅沟元件隔离的沟宽窄到1微米以下时，在相邻的有源区内发生的应力将急剧地增大。
图3是用有限要素法解析有源部分的应力的浅沟元件隔离(STI)的沟宽依赖性的结果。已经得知：在浅沟元件隔离的沟宽充分宽的情况下(1微米以上)，有源区的应力虽然大体上是恒定值，大约400Mpa的压缩应力，但是，当沟宽小于1微米时，应力就会急剧地增大，在0.25微米的情况下将产生大约700Mpa的压缩应力。
另一方面，图4是用对晶体管的外力负载测定场效应晶体管的特性之一的阈值电压的应力依赖性的实验结果。外力的负载方向，是对于作为漏极电流在晶体管的沟道部分上流动的方向，平行方向(沟道//应力)和直角方向(沟道⊥应力)。实验的结果，弄明白了下述事实：n沟型场效应晶体管和p沟型场效应晶体管都会因应力而产生阈值电压的变动。
在现有的电路布局中，浅沟元件隔离的沟宽的最小加工尺寸大，即便是浅沟元件隔离的沟宽对需要相同的特性的场效应晶体管的应力的灵敏度小，在有源部分内产生的应力也大体上相等。其结果是，在这些场效应晶体管中根本不会产生特性差。
然而，在近些年，浅沟元件隔离的沟宽在最窄的地方已达到0.2微米左右，在电路中，浅沟元件隔离的沟宽，由于并不是在所有的地方都相等地布局，故根据本发明人等的图3的结果得知，在该加工尺寸附近，些微的浅沟元件隔离的沟宽的不同，就会给有源部分的应力带来很大的不同。
因此得知，如果单纯地缩小，即便是相邻的浅沟元件隔离的沟宽不同，也可得到同等的特性的现有的场效应晶体管的电路布局，由于有源部分的应力差会增大，阈值电压的应力变动量不同，故可以产生特性差。
本发明的半导体器件，就象读出放大器电路那样，理想的是要使用的晶体管的特性是相同的电路，除此之外，例如，还有差动放大电路、电流镜电路、开关电容器电路、恒流恒压电路等。
作为一个例子，本发明的半导体器件，可以是具备多个n型或p型中的任何一方的类型的场效应晶体管的电路，是向多个上述场效应晶体管输入来自电路外的信号，根据输入信号输出输出信号的电路。此外，已输入了来自外部的信号的场效应晶体管，可以是进行相同处理的晶体管。
作为具体例子，可以具有对2个以上的信号进行比较，输出输出信号的电路。作为一个例子，是读出放大器电路或差动放大电路。可以是具有导入从存储单元部分导入进来的至少2个信号，借助于位线与上述存储单元部分进行连接的至少2个n型或p型的场效应晶体管的读出放大器电路。此外，还可以具有输出变动比输入信号的电流或电压的变动还小的电流或电压的输出的电路。例如，上述电路理想的是具有电流镜电路的电路。
倘采用本发明，则可以提供可以有效地充分发挥半导体特性的高性能的半导体器件。例如，可以提供在具有在硅衬底主平面上边形成的场效应晶体管的半导体器件中阈值电压特性优良的半导体器件。或者，可以提供在使用理想的是同等的晶体管特性的场效应晶体管的电路中在特性方面不存在不平衡的可靠性优良的半导体器件。或者，可以提供造价优良的半导体器件。
此外，在要求同等的特性的多个场效应晶体管中，采用把与该场效应晶体管相邻的浅沟元件隔离的沟宽作成为相同的办法，就可以得到在由相邻的浅沟元件隔离形成的有源区内产生的应力在该晶体管彼此间会变得大体上相同，特性相同的晶体管。可以在多个场效应晶体管中得到同等的特性。
[附图说明]
图1的模式图示出了本发明的实施例1的半导体器件的平面布局，
图2的模式图示出了本发明的实施例1的半导体器件的剖面构造。
图3是有源部分的应力与浅沟元件隔离的沟宽依赖性的解析结果。
图4是n沟型和p沟型场效应晶体管的阈值电压与应力依赖性的实验结果。
图5是n沟型和p沟型场效应晶体管的漏极电流与应力依赖性的实验结果。
图6的模式图示出了本发明的实施例1到3的半导体器件的电路。
图7的模式图示出了本发明的实施例1到3的半导体器件的参考例的平面布局。
图8的模式图示出了本发明的实施例1到3的半导体器件的参考例的剖面构造。
图9的模式图示出了本发明的实施例1到3的半导体器件的参考例的剖面构造。
图10的模式图示出了本发明的实施例2的半导体器件的平面布局。
图11的模式图示出了本发明的实施例3的半导体器件的剖面构造。
图12的模式图示出了本发明的实施例3的半导体器件的平面布局。
图13的模式图示出了本发明的实施例4的半导体器件的电路。
图14的模式图示出了本发明的实施例4的半导体器件的平面布局。
图15的模式图示出了本发明的实施例4的半导体器件的剖面构造。
图16的模式图示出了本发明的实施例4的半导体器件的剖面构造。
图17的模式图示出了本发明的实施例4的半导体器件的参考例的平面布局。
图18的模式图示出了本发明的实施例4的半导体器件的参考例的剖面构造。
图19的模式图示出了本发明的实施例4的半导体器件的参考例的剖面构造。
图20是说明本实施例的半导体器件的加工波动的构造的电路图。
图21是说明本实施例的半导体器件的加工波动的平面布局的模式图。
图22的模式图示出了说明本实施例的半导体器件的加工波动的剖面构造。
图23的模式图示出了说明本实施例的半导体器件的加工波动的剖面构造。
图24的模式图示出了说明本实施例的半导体器件的加工波动的剖面构造。
[具体实施方式]
以下，用图1到图9和图20到图24，说明本发明的实施例1。图1的模式图示出了本实施例的半导体器件的平面布局，图2的模式图示出了本实施例的半导体器件的剖面构造(从图1的A到F的剖面图)，图3是有源部分的应力与浅沟元件隔离的沟宽依赖性的解析结果，图4是场效应晶体管的阈值电压与应力依赖性的实验结果，图5是场效应晶体管的漏极电流与应力依赖性的实验结果，图6的模式图示出了本实施例的半导体器件的电路，图7的模式图示出了参考例的平面布局，图8和图9的模式图示出了参考例的剖面构造。图20到24是说明本实施例的半导体器件的加工波动的说明图(图20是电路图，图21是平面布局的模式图，图22到24是图21中的A-D剖面构造的模式图)。
图1示出了本实施例的半导体器件的平面布局。图1是图6所示的读出放大器电路的一部分，示出了构成元件的代表性部分的配置。图6的场效应晶体管N1、N2、P1、P2的组合，分别与图1所示的平面布局中的由栅极电极G1、G2、G3、G4构成的场效应晶体管的组合对应。
本实施例的半导体器件，理想的是具有相同特性的2个N沟型场效应晶体管N1、N2，在被借助于已埋入到硅衬底的主平面上边的浅沟元件隔离(STI)形成的场区围起来的有源区ACT1上边，场效应晶体管N1(栅极电极G1)在有源区ACT3一侧形成，场效应晶体管N2(栅极电极G2)在有源区ATC2一侧形成。
同样，对于理想的是具有相同特性的2个p沟型场效应晶体管P1、P2，也在有源区ACT2上边，场效应晶体管P1(栅极电极G3)在有源区ACT1一侧形成，场效应晶体管P2(栅极电极G4)，在有源区ACT4一侧形成。
读出放大器电路是来自在阵列上边形成了多个存储单元的存储器矩阵的、放大已连接到存储单元上的位线信号的电路，可以沿着存储器矩阵形成。即，从栅极电极G1(场效应晶体管N1)到G4(场效应晶体管P2)的组合，在沿着存储器矩阵形成的有源区ACT1、ACT2上边，从中心附近M到端部附近E，反复配置。因此，这些场效应晶体管，通过接触栓塞CONT连接到上层布线ML上。
图2示出了表示本实施例的半导体器件的剖面构造(从图1的A到G的剖面)的模式图。N沟型场效应晶体管10，由在Si衬底1的p型阱11上形成的n型源漏极12、13，和栅极绝缘膜14、栅极电极15(G1、G2)，和在栅极电极15的上表面，以及源漏极12、13的上表面上形成的硅化物17、18构成。此外，p沟型场效应晶体管，由在Si衬底1的n型阱31(N-WELL)上形成的p型源漏极32、33、栅极绝缘膜34、栅极电极35(G3、G4)、在栅极电极的上表面以及源漏极32、33的上表面上形成的硅化物37、38构成。这些晶体管，借助于象硅氧化膜(SiO2)或氮化硅(SiN)那样具有比衬底大的电阻的材料的浅沟元件隔离2与别的元件进行绝缘。作为该被绝缘区域的上述浅沟元件隔离2，也可以叫做场区。
栅极绝缘膜14、34，由电阻比衬底大的膜构成，例如，硅氧化膜(SiO2)、氮化硅(SiN)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铪(HfO2)、五氧化二钽(Ta2O5)等的电介质膜或他们的叠层构造构成。此外，栅极电极15、35，例如，由多晶硅膜或钨(W)，白金(Pt)、钌(Ru)等的金属膜或它们的叠层构造构成。在上述栅极绝缘膜14、34和栅极电极15、35、硅化物17、18、37、38的侧壁上、形成由氮化硅(SiN)或二氧化硅(SiO2)构成的侧壁16、36。另外，场效应晶体管的构造，并不限于本实施例。
在这些n沟型、p沟型场效应晶体管等元件的上表面上，例如用BPSG(掺硼磷硅酸盐玻璃)膜或SOG(旋涂玻璃)膜或TEOS(原硅酸四乙酯)膜或用化学气相淀积法或溅射法形成的硅氧化膜构成的层间绝缘膜5、6被覆起来，场效应晶体管等元件的电连，可以使用由钨(W)、氮化钛(TiN)等构成的接触栓塞3(CONT)和由钨(W)或铝(Al)或氮化钛(TiN)等构成的布线4(ML)。
在本实施例的半导体器件中，其特征在于：形成理想的是晶体管特性相同的2个n沟型场效应晶体管(栅极电极G1、G2)的有源区ACT1与别的有源区之间的距离，与把栅极电极G1一侧的浅沟元件隔离夹在之间相邻的有源区ATC3之间的距离(换句话说浅沟元件隔离2d的沟宽)和把栅极电极G2一侧的浅沟元件隔离夹在之间相邻的有源区ACT2之间的距离(换句话说，浅沟元件隔离2b、2c的沟宽)，在波动的范围内相等。同样，对于在形成p沟型场效应晶体管的有源区ACT2来说，其特征在于：在ACT2与ACT1间的距离(换句话说，浅沟元件隔离2b、2c的沟宽)与有源区ACT2和有源区ACT4间的距离(换句话说浅沟元件隔离2a的沟宽)在波动的范围内也相等。
以下说明本实施例的半导体器件的作用效果。在DRAM等的存储器件中，作为电压信号把存储在存储单元中的信息通过位线用读出放大器电路读出来。由于要用读出放大器电路(图6)放大的位线的电压变化是微小的，故理想的是接受该信号的n沟型N1和N2特性相同，同样，对于p沟型场效应晶体管P1和P2，也希望特性相同。
图7示出了参考例的读出放大器电路的电路布局的概略图，图8、图9示出了其剖面构造。构成图6的电路图上边的2个n沟型场效应晶体管N1、N2的栅极电极G1、G2，在同一有源区ACT1上边彼此相向地形成。读出放大器电路，由于要对来自把多数个存储单元形成为阵列状的存储器矩阵的多个位线进行处理，故构成成对的栅极电极G1、G2，以它们为基本单位，在沿着存储器矩阵形成的有源区ACT1上边的长边方向反复重复地形成多个。同样，p沟型场效应晶体管P1、P2也以构成对的栅极电极G3、G4为基本单位，在ACT2的长边方向上反复重复形成多个。
在参考例的电路布局中，在别的元件中使用的有源区ACT5和ACT6之间形成的n沟型场效应晶体管的有源区ACT1，相邻的浅沟元件隔离的沟宽，在栅极电极G1一侧(浅沟元件隔离2h)和G2一侧(浅沟元件隔离2g)不同，就是说，有源区ACT1和ACT5之间的距离，和有源区ACT1与有源区ACT6之间的距离不同。
同样，对于p沟型场效应晶体管的有源区ACT2来说，有源区ACT2与有源区ACT6之间的距离(浅沟元件隔离2f)和有源区ACT2与有源区ACT7之间的距离(浅沟元件隔离2e)也不同。
本申请发明人等，弄明白了这样的情况：与要形成晶体管的有源区相邻的浅沟元件隔离的沟宽(到相邻的有源区为止的距离)的非对称性，在要求相同特性的晶体管中会带来特性差。
图4示出了采用使晶体管负载外力的办法测定场效应晶体管的阈值电压与应力依赖性的结果。已经明白的是，如图所示，场效应晶体管的阈值电压，n沟型和p沟型都会随应力而变化。
此外，还已经弄明白了这样的事实：如图5所示，对于作为场效应晶体管的重要特性之一的漏极电流，n沟型和p沟型都会随应力而变化。
然而，隔离晶体管等元件的浅沟元件隔离可以采用在硅衬底上挖沟，向其中埋入二氧化硅或氮化硅等的办法形成。在元件形成时的氧化工序中，由于会因在硅/二氧化硅界面处产生新的氧化反应而引起体积膨胀，故在相邻有源部分中会产生高的压缩应力。浅沟元件隔离随着元件的微细化、高集成化，其沟宽变窄。本发明人等借助于应力解析得知当沟宽变窄时在有源区上产生的压缩应力就会变高。图3示出了有源部分的应力与浅沟元件隔离的沟宽依赖性的应力解析结果。有源部分的应力，在浅沟元件隔离的沟宽宽的时候大体上为恒定值，不依赖于沟宽，但是，当沟宽变窄为1微米以下时，压缩应力就会急剧地增加，变成为依赖于沟宽。
因此，已经明白：在浅沟元件隔离的沟宽变成为1微米以下那样的半导体器件中，如果相邻的浅沟元件隔离的沟宽不同，则在有源区内发生的应力不同，其结果是，在阈值电压中就会产生差别。
已经弄明白：在现有的半导体器件的情况下，由于与n沟型场效应晶体管的有源区相邻的浅沟元件隔离的沟宽，在栅极电极G1一侧和G2一侧不同，故结果就变成为在晶体管中作为漏极电流流动的部分的栅极电极下边的沟道部分的应力，在栅极电极G1一侧和G2一侧不一样，在阈值电压中就会产生差别。至于p沟型场效应晶体管也是同样的。
倘采用本实施例的半导体器件，则在已形成了理想的是特性相同的场效应晶体管N1和N2的有源区ACT1中，把晶体管N1一侧的有源区ACT1与有源区ACT3之间的距离(换句话说，浅沟元件隔离2d的沟宽)，和晶体管N2一侧的有源区ACT1与有源区ACT2之间的距离(换句话说，浅沟元件隔离2b、2c的沟宽)作成为相同，就是说，把与有源区ACT1的两侧相邻的浅沟元件隔离的沟宽作成为相同，所以，在有源区ACT1中产生的应力，在栅极电极G1一侧和G2一侧就变成为对称的应力。其结果是，即便是在晶体管N1和N2中因应力而产生了阈值电压变动，其变化幅度，也会相等，所以可以得到2个晶体管特性得以相等的效果。至于p沟型场效应晶体管也是同样的。
此外，倘采用本实施例的半导体器件，可以的得到相同特性的并不仅仅是阈值电压。如图5所示，漏极电流也会受应力影响。因此，在场效应晶体管中，受应力影响的特性，例如，漏极电流、互导等，在成对构成的晶体管中也可以得到相等的效果。
此外，在本实施例的半导体器件中，仅仅变更现有半导体器件的电路布局就可以构成。即，可以得到能够得到造价和可靠性优良的半导体器件。
另外，倘采用本实施例，采用把与有源区ACT1相邻的浅沟元件隔离的沟宽，在栅极电极G1一侧和G2一侧作成为相等的办法，在有源区ACT1中发生的应力在G1一侧和G2一侧就变成为对称的应力，归因于浅沟元件隔离而在有源区中发生的应力，由于也依赖于距浅沟元件隔离的距离，故理想的是浅沟元件隔离2d与栅极电极G1之间的距离，和浅沟元件隔离2b、2c与栅极电极G2之间的距离，是相同的。
另外，本实施例的半导体器件中的、所谓浅沟元件隔离的沟宽相同或有源区间的距离相同，指的是在通常的加工波动的范围内，理想地说，等于或小于0.05微米即可。更为理想地说，在形成有本实施例的半导体器件的半导体衬底中，理想的是在别的电路，例如，存储单元或2NAND电路中的栅极电极的栅极长度Lg的加工波动的范围内，理想的是在0.05微米以下，更为理想的是在0.03微米以下。另外，所谓栅极电极的栅极长度Lg，例如，是图20到图24所示的2NAND电路(图20是电路，图21是平面布局，图22到图24是图21的A到D的剖面构造)中的栅极电极FG(35、15)的宽度Lg。
另外，从别的观点来看，在对该读出放大器电路中的G1和G2进行比较的情况下，或者对G3、G4进行比较的情况下，配置它们的有源区和与之相邻的有源区之间的距离之差，在图中虽然没有详述，但是，可以认为要作成为使得比配置上述G1或G2，或者G3或G4的有源区与其相邻的有源区之间的距离和位于存储阵列部分内的1个有源区与通过有源区相邻的别的有源区之间的距离之差更小。其次，用图3到图11说明本发明的实施例2。图3是有源部分的应力与浅沟元件隔离的沟宽依赖性的解析结果，图4是场效应晶体管的阈值电压与应力依赖性的实验结果，图5是场效应晶体管的漏极电流与应力依赖性的实验结果，图6是本实施例的半导体器件的电路模式图，图7的模式图示出了参考例的平面布局，图8和图9的模式图示出了参考例的剖面构造，图10是本实施例的半导体器件的平面布局的模式图，图11是本实施例的半导体器件的剖面构造的模式图(从图10的E到G的剖面)。
其特征在于：与实施例1之间的不同是，与现有技术(图9中的浅沟元件隔离2h和2g的沟宽)比较，已使有源区ACT1与有源区ACT5之间的距离(换句话说，浅沟元件隔离2j的沟宽)和有源区ACT1与有源区ACT6之间的距离(换句话说，浅沟元件隔离2I的沟宽)加宽
就象在实施例1中所说的那样，归因于与有源区相邻的浅沟元件隔离，将产生高的压缩应力。如图3所示，由浅沟元件隔离形成的应力，对其沟宽的依赖性很强，在沟宽窄时依赖性大(曲线连线的倾斜度大)，但随着沟宽加宽依赖性将变小。特别是在沟宽大于1微米时大体上将变成为恒定值。
倘采用本实施例的半导体器件，即便是与有源区ACT1相邻的浅沟元件隔离的沟宽，例如不相等，采用加宽沟宽的办法，也可以使要形成的场效应晶体管N1(栅极电极G1)和N2(栅极电极G2)的沟道部分的应力差形成得小。其结果是，由于可以抑制由应力产生的特性变动，故可以得到减小晶体管N1和N2的特性差的效果。
此外，特别是在本实施例中，就如实施例1那样，对于有源区ACT1来说，在有源区ACT5变成为不连续的情况下是有效的。就是说，有源区ACT1与有源区ACT5之间的距离，和有源区ACT1与有源区ACT6之间的距离，即便是形成得相等，由于有源区ACT5是不连续的，故在有源区ACT5的被断开的部分处，浅沟元件隔离的沟宽，在有源区ACT1的两侧就变成为非对称。其结果是，有源区ACT1的长边方向的应力，在有源区ACT5一侧就变成为具有分布。借助于此，反复重复形成的栅极电极G1、G2这一对的特性，在有源区ACT1的长边方向上，就存在着产生差别的可能性。倘采用本实施例，即便是对于这样的布局，由于可以采用减小应力本身的办法，来减小有源区ACT1的长边方向的应力差，故可以得到减小有源区ACT1的长边方向的特性差的效果。
此外，在本实施例的半导体器件中，由于采用加宽浅沟元件隔离的沟宽的办法，实现了应力的减小，故可以得到也可以防止起因于应力的机械可靠性不良，例如，减小在有源区面上的晶体缺陷等的效果。
此外，如图5所示，n沟型场效应晶体管，漏极电流将因压缩应力而减少。因此，如本实施例所示，加宽n沟型场效应晶体管一侧的浅沟元件隔离，减小压缩应力，结果就变成为增加漏极电流，因而可以得到提高晶体管特性的效果。
此外，本实施例也和实施例1同样，由于仅仅变更现有的半导体器件的电路布局就可以构成，故能够得到造价和可靠性优良的半导体器件。
其次，用图6、图12说明本发明的实施例3。图6的电路图示出了本实施例的半导体器件，图12是本实施例的半导体器件的平面布局的模式图。
其特征在于：与实施例1之间的不同，在反复重复地形成成对构成的场效应晶体管N1和N2的有源区ACT1中，反复重复形成的晶体管N1和N2的最端部的组合(栅极电极G5、G6)的栅极电极G5，与有源区ACT1的短边之间的距离，大于横穿有源区ACT1的上层的成对构成的2条位线(ML1、ML2)或存储单元的重复周期的3倍以上。
在读出放大器电路中，虽然成对构成的晶体管N1和N2(或晶体管P1和P2)的特性相同是理想的，但是，由于这些晶体管N1、N2、P1、P2的组合对于存储单元可以形成多个，故使它们的特性相同也是重要的。
如在实施例1中所述，归因于与有源区相邻的浅沟元件隔离而产生高的压缩应力。在有源区内产生的应力随着距浅沟元件隔离的距离的增加而减小。因此，在有源区ACT1的长边方向上，从短边来看就产生了应力分布。其结果是，在离有源区ACT1的短边最近的晶体管(用栅极电极G5或G6构成的晶体管)，和远离短边的晶体管(用栅极电极G1或G2构成的晶体管)中特性就有可能不同。由浅沟元件隔离产生的应力如果从浅沟元件隔离远离开来就会缓和而变成为恒定值。即，采用加宽短边方向的有源部分的办法，就可以使在端部附近E处形成的晶体管的沟道部分的应力，接近于在中央附近M处形成的晶体管的沟道部分的应力。
倘采用本实施例，由于可以使在对于存储单元要形成多个的读出放大器中使用的场效应晶体管的各个部分的应力的反复重复方向的分布变得平缓起来，故可以消除每一个读出放大器的特性差。
此外，通常在大多数情况下在有源区ACT1、ACT2的短边方向上存在着恰好加宽有源区的余裕量。因此，本实施例可以得到良好特性的读出放大器而不会给别的元件布局造成影响。
其次，用图13到图19说明本发明的实施例4。图13是本实施例的半导体器件的电路图，图14是本实施例的半导体器件的平面布局的模式图，图15是本实施例的半导体器件的剖面构造(图14的a-a’剖面)，图16是本实施例的半导体器件的剖面构造(图14的b-b’剖面)的模式图，图17是参考例的平面布局的模式图，图18是参考例的剖面构造(图17的a-a’剖面)的模式图，图19是参考例的半导体器件的剖面构造(图17的b-b’剖面)的模式图。
与实施例1的不同，是作为使有源区间的距离变成为相同的方法，设置不形成元件的虚设的有源区这一点。
图13示出了使用本发明的放大电路的电路图。是作为恒定电压VOUT(对其它的电路保持恒定)输出对晶体管N1的输入电压VIN的电路图。在该电路中，理想的是晶体管N1和N2或晶体管P1和P2的特性是相同的。
图14示出了本实施例的半导体器件的电路布局。图13的电路图所示的晶体管N1到N5、P1到P3分别与图14的平面布局中的晶体管N1到N5、P1到P3对应。
本实施例的半导体器件，其特征在于：在分别形成理想的是特性相同的晶体管N1和N2的有源区ACT-N1、ACT-N2中，到在位于使之贯通有源区那样地在上表面上形成的栅极电极的两侧(源极一侧、漏极一侧)的、通过场区相邻的别的有源区为止的距离，使得在有源区ACT-N1、ACT-N2中，在通常的加工波动的范围内变成为相同那样地，设置虚设的有源区ACT-DM2、ACT-DM3、ACT-DM4、ACT-DM5。
同样，对于理想的是特性相同的晶体管P1和P2来说，萁特征在于：到通过位于从要形成晶体管P1的有源区ACT-P1来看的源极一侧、漏极一侧的场区相邻的有源区ACT-P2或ACT-DM1为止的距离，和到通过位于从要形成晶体管P2的有源区ACT-P2来看的源极一侧，漏极一侧的场区相邻的有源区ACT-P1或ACT-P3为止的距离，在通常的加工波动的范围内是相同的。
图15和图16示出了本实施例的半导体器件的剖面模式图(图14的a-a’、b-b’剖面)。在图14的平面布局图中，在a-a’剖面上形成的n沟型场效应晶体管N1到N5，由在Si衬底101的P型阱111上形成的n型源漏极112、113，和栅极绝缘膜114、栅极电极115、栅极电极115的上表面以及在源漏极112、113的上表面上形成的硅化物117、118构成，每一个元件都被其特征为浅沟元件隔离102b、102c、102d、102e的沟宽相同的浅沟元件隔离(STI)102进行隔离。
同样，对于要形成P沟型场效应晶体管的区域来说，由在Si衬底101的n型阱131(N-WELL)上形成的p型源漏极132、133，和栅极绝缘膜134、栅极电极135、栅极电极135的上表面以及在源漏极132、133的上表面上形成的硅化物137、138构成，每一个元件都被其特征为浅沟元件隔离102i、102k、102l的沟宽相同的浅沟元件隔离(STI)102进行隔离。
在这些晶体管的上表面整个面上形成层间绝缘膜105、106，并借助于布线104、接触栓塞103，形成所希望的电路。另外，构成这些元件的材料及其成膜方法，可以是在实施例1中所述的材料和方法。此外，晶体管的构造并不限于本实施例。
以下，说明本实施例的作用效果。本实施例的放大电路的电路图是图13，是作为恒定电压VOUT输出对晶体管N1的输入电压VIN的电路图。在该电路中，晶体管N1和晶体管N2的特性必须相同，此外，对于晶体管P1和P2来说，理想的是具有相同的特性。
如实施例1所述，如果相邻的浅沟元件隔离的沟宽不同，则即便是用同一加工尺寸、加工精度、形成工艺制成的场效应晶体管，在阈值电压或漏极电流中也会产生差别。在图17中示出了使用本发明之前的现有的电路布局，此外，在图18(图17的a-a’剖面)、图19(图17的a-b’剖面)中示出了剖面构造模式图。在现有的电路布局中，要形成晶体管N1(栅极电极115a的晶体管)的有源区ACT-N1到通过两侧(源极和漏极一侧)的场区相邻的别的有源区为止的距离(浅沟元件隔离102a0的沟宽和102c0的沟宽)，与要形成晶体管N2(栅极电极115b的晶体管)的有源区ACT-N2到通过两侧(源极和漏极一侧)的场区相邻的别的有源区为止的距离(浅沟元件隔离102da0的沟宽和102e0的沟宽)不同。
此外，对于晶体管P1(栅极电极135a的晶体管)和P2(栅极电极135b的晶体管)，同样，也未形成到相邻的有源区为止的距离(浅沟元件隔离的沟宽)的对称性。为此，浅沟元件隔离所产生的应力，在晶体管N1和N2(或P1和P2)中完全不同，存在着产生特性差的可能性。
在使用要求特性的成对性的晶体管的电路中，作为实现其特性成对性的手段，就如在实施例1中所述，也有变更电路布局使得到别的元件的有源区为止的距离变成为相同(使浅沟元件隔离的沟宽相等)的方法。但是，实际上，从与别的电路之间的位置关系来看，也有不能变更电路布局的情况。
倘采用本实施例的半导体器件，采用给现有的电路布局，追加上作为电路来说根本不使用的虚设的有源区的办法，就可以使与理想的是具有相同特性的晶体管的有源区相邻的浅沟元件隔离的沟宽变成为相等，使特性变成为相同。例如，在图14、图15所示的理想的是具有相同特性的晶体管N1(栅极电极115a的晶体管)，和N29栅极电极115b的晶体管)中，就可以使相邻的浅沟元件隔离的沟宽变成为相同。因此，晶体管N1和N2中的有源部分的应力就会变成为相同，所以，可以得到特性相同的晶体管。其它的晶体管也是同样的。即，本实施例由于只要追加虚设的有源区即可，故具有无须大幅度的电路布局的变更，就可以得到特性相同的晶体管这样的效果。
另外，在本实施例中，如图14所示，有源区虚设ACT-DM2和ACT-DM3是各自的虚设有源区。这虽然也可以合并成一个，但是在图14中，采用使与晶体管N1的有源区ACT-N1相邻的别的有源区ACT-DM2、ACT-DM3、ACT-DM4、ACT-N3之间的关系，和与晶体管N2的有源区ACT-N2相邻的别的有源区ACT-DM4、ACT-DM5、ACT-N3、ACT-N4之间的关系变成为相同的办法，可以得到使晶体管N1和N2的特性更为相同的效果。
此外，在有源区内产生的浅沟元件隔离产生的应力，依赖于距浅沟元件隔离的距离。因此，理想地说，特性相同的晶体管的栅极电极，配置到有源区的中央是理想的。例如，栅极电极115a的有源面的位置要作成为使得距浅沟元件隔离102b的距离和距浅沟元件隔离102c的距离变成为相同。借助于此，就可以得到在使浅沟元件隔离102b到102e变成为相同的沟宽时的晶体管N1(栅极电极115a)和晶体管N2(栅极电极115b)的特性差形成得更小的效果。至于晶体管P1、P2也是同样的。
此外，应用本实施例的放大电路，是使用理想的是多个晶体管的特性是相同的晶体管的电路的一个例子。本实施例的应用也可以是别的电路。
另外，在本实施例中的相同这一说法，与实施例1同样，意味着只要在通常的加工波动的范围内相同即可。

Claims (14)

1、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
在第1有源区内具备构成为根据输入信号输出输出信号的电路的第1场效应晶体管和第2场效应晶体管，
具备：
通过场区与配置有上述第1场效应晶体管的一侧的上述第1有源区相邻的第2有源区，通过场区与配置有上述第2场效应晶体管的一侧的上述第1有源区相邻的第3有源区，
第4有源区和通过场区与上述第4有源区相邻的第5有源区，
其中，在上述第1有源区上形成读出放大器的元件，在上述第4有源区上形成存储单元的元件，
其特征在于：
上述第1有源区与上述第2有源区之间的距离和上述第1有源区与上述第3有源区之间的距离之差，被形成为比上述第1有源区与上述第2有源区之间的距离和上述第4有源区与上述第5有源区之间的距离之差小。
2、根据权利要求1所述的半导体器件，其特征在于：上述任何一个场效应晶体管的栅极电极的宽度都在0.25微米以下。
3、根据权利要求1所述的半导体器件，其特征在于：上述电路是差动放大电路、电流镜电路、开关电容器电路、恒流恒压电路中的任何一个。
4、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
在第1有源区内具备n型或p型的第1场效应晶体管和与上述第1场效应晶体管同型的第2场效应晶体管，
上述第1场效应晶体管和上述第2场效应晶体管，构成通过位线从存储单元部分至少导入2个信号的读出放大器电路，同时，被构成为向上述第1场效应晶体管和第2场效应晶体管导入来自上述读出放大器部分的2个信号，
具备：
通过场区与配置有上述第1场效应晶体管的一侧的上述第1有源区相邻的第2有源区，通过场区与配置有上述第2场效应晶体管的一侧的上述第1有源区相邻的第3有源区，
第4有源区和通过场区与上述第4有源区相邻的第5有源区，
其中，在上述第4有源区上形成存储单元的元件，
其特征在于：
上述第1有源区与上述第2有源区之间的距离和上述第1有源区与上述第3有源区之间的距离之差，被形成为比上述第1有源区与上述第2有源区之间的距离和上述第4有源区与上述第5有源区之间的距离之差小。
5、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
具有第1有源区和通过场区与上述第1有源区相邻的第2有源区，和配置有多个根据输入信号输出输出信号的单位电路的第3有源区，
上述第3有源区具备构成上述单位电路的第1场效应晶体管和第2场效应晶体管，
具有通过场区与上述第1场效应晶体管一侧的第3有源区相邻的第4有源区，和通过场区与上述第2场效应晶体管一侧的第3有源区相邻的第5有源区，
其中，在上述第1有源区上形成存储单元的元件，在上述第3有源区上形成读出放大器的元件，
其特征在于：
上述第3有源区与上述第4有源区之间的距离，或第3有源区与第5有源区之间的距离这一方，被形成得比上述第1有源区与上述第2有源区之间的距离宽。
6、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，
具有：
构成为根据输入信号输出输出信号的已电连起来的电路的第1场效应晶体管和第2场效应晶体管，
上述第1场效应晶体管在第1有源区内形成，上述第2场效应晶体管在第2有源区内形成，
对上述第1有源区通过上述场区从第1侧相邻的第3有源区，和对上述第1有源区通过上述场区从与第1侧相向的第2侧相邻的第4有源区，
对上述第2有源区通过上述场区从上述第1侧相邻的第5有源区，和对上述第2有源区通过上述场区从与上述第1侧相向的上述第2侧相邻的第6有源区，
其特征在于：上述第1有源区与上述第3有源区之间的距离和上述第2有源区与上述第5有源区之间的距离之差，或上述第1有源区与上述第4有源区之间的距离和第2有源区与第6有源区之间的距离之差，被形成得比上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差小。
7、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和被上述场区围起来的多个有源区，
具备：
构成具有根据输入信号输出输出信号的功能的电路的第1场效应晶体管和第2场效应晶体管，
上述第1场效应晶体管在第1有源区内形成，上述第2场效应晶体管在第2有源区内形成，
对于上述第1有源区通过上述场区从第1侧相邻的第3有源区，对于上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，
对于上述第2有源区通过上述场区从上述第1侧相邻的第5有源区，对于上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，
第7有源区和通过上述场区与上述第7有源区相邻的第8有源区，
其中，在上述第7有源区上形成存储单元的元件，
其特征在于：
上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与第6有源区之间的距离之差，被形成得比上述第1有源区与上述第3有源区之间的距离和上述第7源区与上述第8有源区之间的距离之差小。
8、一种半导体器件，具备：
半导体衬底，
在上述半导体衬底上边，具备存储单元部分和经由位线与上述存储单元部分电连起来构成的读出放大部分，
在上述存储单元部分和上述读出放大部分中，包含具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
在上述有源区内配置有多个场效应型晶体管，
其特征在于：第1有源区的端部与在上述第1有源区内形成且距上述端部最近的场效应型晶体管之间的距离，被形成为在上述第1有源区内形成的第1场效应型晶体管和在上述第1有源区内形成的与上述第1场效应型晶体管相邻最近的第2场效应型晶体管之间距离的3倍以上。
9、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边有具有半导体绝缘层的场区和被上述场区围起来的多个有源区，
在第1有源区内形成有第1n型场效应型晶体管和第2n型场效应型晶体管，
在第2有源区内形成有第1p型场效应型晶体管和第2p型场效应型晶体管，
其特征在于：具有包括上述第1和第2n型场效应型晶体管及第1和第2p型场效应型晶体管的电路，上述电路，已与存储单元部分电连起来，至少向上述第1和第2n型场效应型晶体管输入来自存储单元部分的第1信号，向上述第1和第2p型场效应晶体管输入来自存储单元的第2信号，根据上述输入信号输出输出信号，
上述第1有源区与在上述第1有源区的上述第1n型场效应型晶体管一侧通过场区形成的第3有源区之间的距离，和上述第1有源区与在上述第1有源区中的上述第2n型场效应型晶体管一侧通过场区形成的第4有源区之间的距离的差，或者，
上述第2有源区与在上述第2有源区中的上述第1p型场效应型晶体管一侧通过场区形成的第5有源区之间的距离，和上述第2有源区与在上述第2有源区中的上述第2p型场效应型晶体管一侧通过场区形成的第6有源区之间的距离的差，
被形成为比上述第1有源区与在上述第1有源区中的上述第1n型场效应型晶体管一侧通过场区形成的第3有源区之间的距离，和上述第2有源区与在上述第2有源区中的上述第1p型场效应型晶体管一侧通过场区形成的第5有源区之间的距离的差小。
10、一种半导体器件，具有：
半导体衬底，
在上述半导体衬底上边具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
在第1有源区内，具备构成为根据输入信号输出输出信号的电路的第1场效应晶体管和第2场效应晶体管，
具备通过场区与配置上述第1场效应晶体管的一侧的上述第1有源区相邻的第2有源区，通过场区与配置上述第2场效应晶体管的一侧的上述第1有源区相邻的第3有源区，
其中，上述第1和第2场效应晶体管构成读出放大器，
其特征在于：
上述第1场效应晶体管与上述第2场效应晶体管的阈值之差被形成为使得比在上述半导体衬底上边形成的存储单元中的一个有源区上形成的第3场效应晶体管和被配置为与上述第3场效应晶体管相邻的第4场效应晶体管的阈值之差小。
11、一种半导体器件的制造方法，具有：
在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第5有源区的工序，
在第1有源区的第2有源区一侧形成第1场效应晶体管，和在第3有源区一侧形成第2场效应晶体管的工序，
形成包括上述第1场效应晶体管和上述第2场效应晶体管，根据输入信号输出输出信号的电路的工序，
其中，上述第2有源区通过场区与配置有上述第1场效应晶体管的一侧的上述第1有源区相邻，上述第3有源区通过场区与配置有上述第2场效应晶体管的一侧的上述第1有源区相邻，上述第5有源区通过场区与上述第4有源区相邻，
在上述第1有源区上形成读出放大器的元件，在上述第4有源区上形成存储单元的元件，
其特征在于：
上述第1有源区与上述第2有源区之间的距离和上述第1有源区与上述第3有源区之间的距离之差，被形成为比上述第1有源区与上述第2有源区之间的距离和上述第4有源区与上述第5有源区之间的距离之差小。
12、一种半导体器件的制造方法，具有：
在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第6有源区的工序，
上述工序形成：对上述第1有源区通过上述场区从第1侧相邻的第3有源区，对上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，
对上述第2有源区通过上述场区从上述第1侧相邻的第5有源区，对上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，
在第1有源区中形成第1场效应晶体管和在第2有源区中形成第2场效应晶体管的工序，
形成包括上述第1场效应晶体管和上述第2场效应晶体管，根据输入信号输出输出信号的电路的工序，
其特征在于：上述第1有源区与上述第3有源区之间的距离和上述第2有源区与上述第5有源区之间的距离之差，或上述第1有源区与第4有源区之间的距离和上述第2有源区与第6有源区之间的距离之差，被形成为使得比上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差小。
13、一种半导体器件的制造方法，具有：
在半导体衬底上边形成具有半导体绝缘层的场区和通过上述场区相邻的至少第1到第8有源区的工序，
上述工序形成：对上述第1有源区通过上述场区从第1侧相邻的第3有源区，对上述第1有源区通过上述场区从与上述第1侧相向的第2侧相邻的第4有源区，
对上述第2有源区通过上述场区从第1侧相邻的第5有源区，对上述第2有源区通过上述场区从与上述第1侧相向的第2侧相邻的第6有源区，
第7有源区和通过上述场区与上述第7有源区相邻的第8有源区，
在第1有源区内形成第1场效应晶体管和在第2有源区内形成第2场效应晶体管的工序，
形成包括上述第1场效应晶体管和上述第2场效应晶体管，根据输入信号输出输出信号的电路的工序，
其中，在上述第7有源区上形成存储单元的元件，
其特征在于：
上述第1有源区与上述第3有源区之间的距离和上述第1有源区与上述第4有源区之间的距离之差，或上述第2有源区与上述第5有源区之间的距离和上述第2有源区与上述第6有源区之间的距离之差，被形成为使得比上述第1有源区与上述第3有源区之间的距离和上述第7有源区与上述第8有源区之间的距离之差小。
14、一种半导体器件的制造方法，在半导体衬底上边，具备具有半导体绝缘层的场区和与上述场区相邻的多个有源区，
该方法具有：
在第1有源区内形成多个场效应晶体管的工序，
形成存储单元部分和包括第1场效应晶体管和第2场效应晶体管并经由位线和上述存储单元部分电连起来构成的读出放大部分的工序，
其特征在于：上述第1有源区的端部和在上述有源区内形成、距上述端部最近的场效应型晶体管之间的距离，被形成为在上述第1有源区内形成的第1场效应型晶体管和在上述第1有源区内形成的与上述第1场效应型晶体管相邻最近的第2场效应型晶体管之间距离的3倍以上。
CNB02152632XA 2001-11-26 2002-11-26 半导体器件及其制造方法 Expired - Fee Related CN1293634C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP358651/2001 2001-11-26
JP2001358651A JP2003158205A (ja) 2001-11-26 2001-11-26 半導体装置及び製造方法

Publications (2)

Publication Number Publication Date
CN1421932A CN1421932A (zh) 2003-06-04
CN1293634C true CN1293634C (zh) 2007-01-03

Family

ID=19169795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02152632XA Expired - Fee Related CN1293634C (zh) 2001-11-26 2002-11-26 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7196395B2 (zh)
JP (1) JP2003158205A (zh)
KR (1) KR20030043737A (zh)
CN (1) CN1293634C (zh)
TW (1) TW575962B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504633B2 (ja) * 2003-05-29 2010-07-14 パナソニック株式会社 半導体集積回路装置
JP4608901B2 (ja) * 2004-02-09 2011-01-12 ソニー株式会社 半導体装置
JP2005243928A (ja) 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
JP4936418B2 (ja) * 2005-05-17 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法、及び半導体装置の設計プログラム
KR100719219B1 (ko) * 2005-09-20 2007-05-16 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP4267009B2 (ja) * 2005-09-26 2009-05-27 エルピーダメモリ株式会社 半導体メモリおよびその製造方法
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
JP2008218881A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
US8536628B2 (en) * 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
JP5679626B2 (ja) * 2008-07-07 2015-03-04 セイコーインスツル株式会社 半導体装置
JP5147654B2 (ja) 2008-11-18 2013-02-20 パナソニック株式会社 半導体装置
KR102025597B1 (ko) 2013-01-23 2019-09-26 삼성전자주식회사 반도체 소자
KR102599801B1 (ko) * 2016-05-11 2023-11-08 삼성전자주식회사 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치
US20220020702A1 (en) * 2018-12-04 2022-01-20 Hitachi Astemo, Ltd. Semiconductor Device and in-Vehicle Electronic Control Device Using the Same
JP2020119929A (ja) * 2019-01-21 2020-08-06 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218993A (zh) * 1997-11-27 1999-06-09 三菱电机株式会社 半导体器件及其制造方法
JP2000004000A (ja) * 1998-06-16 2000-01-07 Matsushita Electron Corp 強誘電体メモリ装置
US6255191B1 (en) * 1998-09-19 2001-07-03 United Microelectronics Corp. Method of fabricating an isolation structure in an integrated circuit
JP2001326338A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7811597A (nl) * 1978-11-27 1980-05-29 Philips Nv Zaagtandgenerator.
JPH01223741A (ja) 1988-03-02 1989-09-06 Nec Corp 半導体装置及びその製造方法
JPH0442948A (ja) 1990-06-06 1992-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP2715972B2 (ja) 1995-03-04 1998-02-18 日本電気株式会社 半導体装置の製造方法
JPH08278553A (ja) 1995-04-07 1996-10-22 Asahi Optical Co Ltd 磁気記録写真フィルムを用いるカメラ
KR0151267B1 (ko) * 1995-05-23 1998-12-01 문정환 반도체장치의 제조방법
JP3869045B2 (ja) * 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
JPH1079421A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 半導体集積回路装置の製造方法
JP3130807B2 (ja) * 1996-10-29 2001-01-31 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
KR19980058381A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자 및 그외 제조방법
JPH10270661A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR19980075019A (ko) * 1997-03-28 1998-11-05 윤종용 불휘발성 반도체 메모리 장치의 제조방법
JP2000058673A (ja) * 1998-08-14 2000-02-25 Nec Corp トレンチ分離構造を有する半導体装置
JP2000208739A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置
KR100320682B1 (ko) * 1999-10-08 2002-01-17 윤종용 반도체 메모리 소자
KR100403629B1 (ko) * 2001-05-29 2003-10-30 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218993A (zh) * 1997-11-27 1999-06-09 三菱电机株式会社 半导体器件及其制造方法
JP2000004000A (ja) * 1998-06-16 2000-01-07 Matsushita Electron Corp 強誘電体メモリ装置
US6255191B1 (en) * 1998-09-19 2001-07-03 United Microelectronics Corp. Method of fabricating an isolation structure in an integrated circuit
JP2001326338A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
CN1421932A (zh) 2003-06-04
TW200300608A (en) 2003-06-01
KR20030043737A (ko) 2003-06-02
TW575962B (en) 2004-02-11
JP2003158205A (ja) 2003-05-30
US20030132473A1 (en) 2003-07-17
US7196395B2 (en) 2007-03-27
US20040183100A1 (en) 2004-09-23
US6891761B2 (en) 2005-05-10

Similar Documents

Publication Publication Date Title
CN1293634C (zh) 半导体器件及其制造方法
CN101740516B (zh) 半导体器件及其制造方法
CN1945829A (zh) 单一电晶体型和巨集电晶体型的半导体装置的制造方法与结构
JP5418951B2 (ja) キャパシタおよびキャパシタを形成する方法
WO2015022744A1 (ja) Ｓｇｔを有する半導体装置の製造方法
CN108538839A (zh) 半导体结构、用于存储器元件的半导体结构及其制作方法
JPS59112657A (ja) 書込可能なリ−ドオンリ−メモリ
US10818800B2 (en) Semiconductor structure and method for preparing the same
CN108666320A (zh) 一种三维存储结构
US20200083230A1 (en) Integrated Assemblies Having Continuous High-Dielectric Films Extending Across Channel Regions of Adjacent Transistors
CN1282104A (zh) 半导体装置的制造方法和半导体装置
US20050121745A1 (en) Method of improving the top plate electrode stress inducting voids for 1T-RAM process
JPH10308498A (ja) 半導体装置及びその製造方法
CN102130126A (zh) 动态随机存储器及其制作方法
CN1155100C (zh) 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法
TW200304704A (en) Semiconductor device and method for minimizing short-channel effects in a transistor
CN101866858B (zh) 凹陷沟道型pnpn场效应晶体管的制造方法
EP2973725B1 (en) A non-volatile memory cell having a trapping charge layer in a trench and array and a method of manufacturing therefor
TWI806151B (zh) 反熔絲型一次編程的非揮發性儲存單元及其記憶體
TW584941B (en) Semiconductor device capable of surely fixing voltage at well
US20230069399A1 (en) Microelectronic devices having transition areas including upper dummy pillars spaced from source/drain contacts, and related methods and systems
JPH05121693A (ja) 半導体メモリセル
JPS63260065A (ja) 半導体記憶装置とその製造方法
JP3161120B2 (ja) メモリセル
JPH04286152A (ja) 半導体メモリの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121108

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20121126