CN1155100C - 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法 - Google Patents
具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法 Download PDFInfo
- Publication number
- CN1155100C CN1155100C CNB981260497A CN98126049A CN1155100C CN 1155100 C CN1155100 C CN 1155100C CN B981260497 A CNB981260497 A CN B981260497A CN 98126049 A CN98126049 A CN 98126049A CN 1155100 C CN1155100 C CN 1155100C
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric stack
- method described
- transistor
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 238000001020 plasma etching Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 53
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000006396 nitration reaction Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 3
- 238000000992 sputter etching Methods 0.000 claims 3
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
MOSFET具有薄的栅氧化层和位于该栅氧化层上的垂直侧壁的栅导体。在源区和沟道区及漏区和沟道区之间的界面是突变的。在包括衬垫氧化层的半导体结构上形成介质叠层；在该介质叠层上界定具有待形成的栅柱的横向尺寸和形状的刻蚀窗；用RIE工艺将该刻蚀窗转移到该介质叠层中从而在该介质叠层中界定栅孔；淀积栅导体充填该栅孔；除去覆盖该栅孔周围的半导体结构部分的栅导体；除去该介质叠层的至少一部分，以便将具有垂直侧壁的栅柱设置成独立的。
Description
技术领域
本发明一般来说涉及金属-氧化物-半导体场效应晶体管(MOSFET)，更具体地说，涉及具有经过改善的栅氧化物和垂直侧壁的MOSFET。
背景技术
MOSFET的多晶硅栅的尺寸、形状和质量对于常规和未来的按比例缩小(scale-down)的MOSFET来说是特别重要的。
为了能够制造具有比目前能得到的集成度更高的存储器芯片和逻辑器件，人们必须发现进一步按比例缩小在这种芯片中使用的栅和改善制造这种栅的精度的途径。
在图1中示意性地说明了常规的MOSFET 10的基本要素。这样一种FET 10一般在硅衬底11中形成并包括被配置在多晶硅栅柱13的左侧和右侧的被掺杂的源区14和被掺杂的漏区12。该栅柱13被氧化层15从沟道17-该沟道17位于源区14和漏区12之间-隔开。在多晶硅栅13之下，氧化层15起到栅氧化层的作用。在常规的FET中，在多晶硅栅之下栅氧化层较厚，这是因为未被多晶硅栅覆盖的氧化层15的部分在多晶硅的RIE(反应离子刻蚀)期间被刻蚀，这一点在下文中要提到。请注意，源/沟道和漏/沟道结18没有陡峭地被界定。越靠近实际的沟道，掺杂剂的浓度越减少，即，源/沟道和漏/沟道结18没有很好地被界定。这主要是由于栅13的倾斜的侧壁16而引起的，该栅13的倾斜的侧壁16在从顶部对源区和漏区12和14注入掺杂剂时使得掺杂剂在接近于栅边缘(与栅重叠)处到达硅衬底。这一点导致了源和漏电阻的增加、高的重叠电容和没有很好地被界定的有效沟道长度，这样就导致器件性能的恶化。
在现有技术中，将硅的反应离子刻蚀(RIE)和光致抗蚀剂掩模用于界定包括互补金属氧化物半导体场效应晶体管(CMOS)FET的MOSFET的多晶硅栅。RIE工艺必须满足两个要求。多晶硅栅应具有完全垂直的侧壁，再者，必须保证RIE工艺停止于多晶硅栅13底部的栅氧化层15而不使其受到损伤。在典型情况下，栅氧化层15是非常薄(在几个纳米的范围内)的，并在进一步按比例缩小FET时变得越来越薄。
当对整个晶片进行处理时，多晶硅层-该多晶硅层将被刻蚀而变成晶片上所有MOSFET的多晶硅栅-的厚度是变化的。为了保证所有多晶硅栅被适当地界定，必须这样来调整刻蚀时间，使得所有多晶硅栅，包括在多晶硅层较厚的晶片部分中形成的多晶硅栅，都被向下刻蚀到薄的栅氧化层15处。但是，这种有意识的过刻蚀导致邻近于多晶硅栅13的栅氧化层15的厚度局部减少(如图1中示意性地说明的那样)，这是因为多晶硅刻蚀工艺的选择性不是很高的(请注意，高的选择性意味着刻蚀工艺只刻蚀打算刻蚀的材料，例如在本实施例中的多晶硅，而不是栅氧化层)。即，常规的多晶硅RIE刻蚀工艺不仅刻蚀多晶硅，而且也刻蚀氧化层15。由于该低的选择性的缘故，氧化层15在邻近于多晶硅栅13处比氧化层的原来的厚度(见多晶硅栅13之下的氧化层厚度)薄，如图1中示意性地说明的那样。
目前使用的RIE多晶硅刻蚀工艺的特征是这样的，经过改善的选择性减少了刻蚀的定向性，导致形成不需要的非垂直的(倾斜的)多晶硅栅侧壁16。换言之，当采用常规的多晶硅RIE工艺来形成多晶硅栅时，或是侧壁的倾斜度增加，或是薄的氧化层15被刻蚀，从而在整个晶片上其厚度发生变化。可调整多晶硅RIE的化学性质以改善多晶硅/氧化层的选择性，但这样一来，RIE刻蚀变得更各向同性，导致形成更加倾斜的侧壁。
如上所述，在按比例缩小MOSFET时栅氧化层必须变得更薄。很明显的是，栅氧化层越薄，就越不能容许过刻蚀。换言之，必须改善刻蚀选择性，以便能制成尺寸非常小的多晶硅栅。例如，亚-0.1微米CMOS FET的栅氧化层的厚度小于3nm。任何过刻蚀将损害器件性能。
本专利申请与下述的两个专利有关：美国专利申请系列号No.09/026,094，题目是“具有经过改善的注入剂的场效应晶体管和制造这种晶体管的方法”，以及美国专利申请系列号No.09/026,261，题目是“制造具有亚光刻栅并具有垂直侧壁的晶体管的方法”，这两个申请在同一天提交，目前已转让给本申请的受让人。将这两个专利申请的公开内容结合在这里供参考。
目前没有已知的能实现具有垂直(非倾斜)侧壁的栅的MOSFET制造方案。再有，常规的技术不适合于制造具有厚度小于5nm的无损伤栅氧化层的按比例缩小的FET。
发明内容
本发明的一个目的是提供一种具有界定得很好的沟道长度、最小的源和漏电阻和最小的重叠电容的MOSFET。
本发明的另一个目的是提供一种具有按比例缩小的尺寸的MOSFET，特别是尺寸小于0.1微米的MOSFET。
本发明的又一个目的是提供一种制造具有界定得很好的沟道长度、最小的源和漏电阻和最小的重叠电容的MOSFET的方法。
本发明的又一个目的是提供一种制造具有按比例缩小的尺寸的MOSFET，特别是尺寸小于0.1微米的MOSFET的方法。
通过提供一种新的和创造性的形成FET的方法完成了上述目的。该方法包括下述工序：
在半导体结构上形成介质叠层，所述半导体结构至少包括形成在半导体衬底上的衬垫氧化层；
在该介质叠层上界定具有待形成的栅柱的横向尺寸和形状的刻蚀窗；
通过使用反应离子刻蚀工艺将该刻蚀窗转移到该介质叠层中从而在该介质叠层中界定栅孔；
除去在所述栅孔底部处的衬垫氧化层；
在所述栅孔底部形成薄栅氧化层，所述薄栅氧化层的厚度小于5纳米；
淀积栅导体，使其充填该栅孔；
除去覆盖该栅孔周围的半导体结构部分的栅导体；
除去该介质叠层的至少一部分，以便将具有垂直侧壁的栅柱设置成独立的；
通过注入掺杂剂来形成源区和漏区。
可在不同的方面对上述工艺进行修正，将在详细的描述中提到这一点。
根据本发明的另一方面，提供一种金属氧化物半导体场效应晶体管，包括：邻近沟道区并位于沟道区两侧的漏区和源区；位于沟道区上的薄栅氧化层，所述薄栅氧化层的厚度小于5纳米；位于栅氧化层上、长度小于0.1微米的栅导体；所述栅导体具有垂直侧壁，并且源区和沟道区以及漏区和沟道区之间的结是突变的。
根据本发明，所述沟道区包括非掺杂硅。
根据本发明，所述沟道区包括用硼、或铟或上述物质的任意组合掺杂的硅。
根据本发明，所述沟道区包括用磷、或砷或锑或上述物质的任意组合掺杂的硅。
通过详细的描述和附图，本发明的优点将变得很明显。但是，一些优点是在于栅柱的侧壁是垂直的。本发明的结构的另一个优点是SiO2衬垫氧化层是均匀的，即，在源和漏区的顶部上衬垫氧化层的厚度是均匀的，并且在整个晶片上不变化。这一点反过来保证了在整个晶片上在源和漏的结深度方面没有变化。在衬垫氧化层厚度变化的常规的器件中，源和漏的结深度不是均匀的。这一点对延伸结来说特别重要。
附图说明
以下参照下述的示意图(未按比例画出)详细地描述本发明：
图1是常规的MOSFET的基本结构的示意性剖面图。
图2是按照本发明的MOSFET的基本结构的示意性剖面图。
图3示出按照本发明的制造序列的关键工序。
图3A示出被衬垫氧化层和氮化层覆盖的衬底。
图3B示出在对光致抗蚀剂进行了用于STI或LOCOS的刻蚀的图形化处理之后的中间制造工序。
图3C示出将光致抗蚀剂用作刻蚀STI槽的刻蚀掩模的中间制造工序。
图3D示出用TEOS层充填了STI槽的中间制造工序。
图3E示出借助于平面化处理除去了TEOS和一部分氮化层的中间制造工序。
图3F示出形成了附加层的中间制造工序。
图3G示出在涂敷了光致抗蚀剂、进行了利用光刻的图形刻蚀和形成了具有垂直侧壁的栅孔之后的中间制造工序。
图3H是在除去了抗蚀剂以及刻去了TEOS和栅孔底部的衬垫氧化层之后的栅孔的放大图。
图3I示出用多晶硅充填了栅孔的中间制造工序，请注意，在充填栅孔之前在该栅孔的底部形成薄的栅氧化层。
图3J示出借助于平面化处理除去了多晶硅的中间制造工序。
图3K示出除去了由几层组成的介质叠层从而留下具有垂直侧壁的多晶硅栅的中间制造工序。
图3L示出引入掺杂剂以便界定源和漏区的中间制造工序。
图4是按照本发明的另一个实施例的示意性剖面图。
图5是按照本发明的又一个实施例的示意性剖面图。
具体实施方式
在本文中，n+或p+掺杂半导体意味着重掺杂半导体。在典型情况下它们具有至少1018至1022/cm3的掺杂剂的浓度。
当在本文中使用词MOSFET时，就意味着任何种类的MOSFET场效应晶体管，包括CMOS FET、NMOS、PMOS等。
下面描述的重点是在多晶硅栅上。要注意的是，可使用适合用作栅导体的任何材料来代替多晶硅。例如，可用钨来代替多晶硅。同样，可使用多晶硅和硅化物的层叠结构来作为栅。如以下将描述的那样，可将非晶硅“充填”到栅孔中，来代替多晶硅。然后该非晶硅可通过其后的热处理转变为多晶硅。
在图2中说明了按照本发明的FET 20。它是在半导体衬底21中形成的。该衬底例如可以是硅衬底。在本实施例中，通过n+掺杂来界定漏区22和源区24。很适合于n型掺杂的杂质例如是：P、As和Sb。对于界定p型源和漏区，可使用B、In和Ga。多晶硅栅23位于薄的SiO2栅氧化层28的顶部上。请注意，包围栅结构的表面被衬垫氧化层的剩余部分所覆盖，该剩余部分一般是在界定浅的隔离槽(在图2中未示出)之前淀积的。如图1中所示，用于与栅、源和漏接触的电极未示出。如图所示，多晶硅栅23的侧壁26是垂直的。源/沟道和漏/沟道结29(也称为源/沟道和漏/沟道界面)被很好地界定并且是陡峭的，这是因为在对源和漏区进行注入时没有使掺杂剂进入栅边缘之下区域的倾斜的栅侧壁。界面29几乎是垂直的。这样，因为存在最小的重叠，有效沟道长度主要由栅柱26的长度来界定。换言之，栅掩模窗的尺寸和形状界定了沟道长度，这是由于将该掩模窗转移到界定栅柱的长度和宽度的介质叠层中。栅侧壁的垂直性可使重叠最小，因此可减少源漏电阻和重叠电容。
本发明的结构的另一个优点是SiO2衬垫氧化层25的厚度在源和漏区22和24的顶部上是均匀的，即，衬垫氧化层的厚度在整个晶片上不变化。再有，可独立地从衬垫氧化层25上形成薄的栅氧化层28，并且使之不暴露于多晶硅RIE工艺中，而如果使用常规的MOS制造方案，栅氧化层28将暴露于多晶硅RIE工艺中。
以下将与按照本发明的工序序列(在图3A-3L中加以说明)给出更详细的描述。要注意的是，这些工序不一定必须以所说明和描述的顺序来实施。按照本发明的制造方案特别适合于形成具有非常薄(＜5nm)的栅氧化层的FET。
在以下描述的例子中，按照本发明的FET的形成开始于衬底30。该衬底被衬垫氧化层35和氮化层31覆盖。该衬底30例如可以是硅衬底。8nm厚的SiO2层35可用作衬垫氧化层。在典型情况下，该衬垫氧化层的厚度在5nm和20nm之间。该氧化层35可用快速热处理(RTP)或炉处理来制成。
氮化层31可由Si3N4组成并可具有约90nm的厚度。氮化层31例如可使用高温低压化学汽相淀积(LPCVD)工艺来制成。也可使用其它的淀积方法，包括等离子体增强化学汽相淀积(PECVD)。同样，也可溅射该氮化层。
其次，将单层光致抗蚀剂32旋转涂敷到氮化层31上。然后，如图3B中所示，通过常规的光刻工艺，对该抗蚀剂层32进行图形刻蚀，以界定下一个刻蚀工序的刻蚀窗33。可使用多层抗蚀剂，或任何其它掩模，例如烘硬的掩模，来代替使用单层光致抗蚀剂。刻蚀窗33的形状和尺寸界定下面要刻蚀的浅槽隔离(STI)槽的横向尺寸。这种STI(也称为场氧化隔离)一般用于MOS和CMOS技术中，以提供邻近的晶体管之间的隔离。可使用LOCOS(硅的局部氧化)或多缓冲LOCOS来代替STI。
如图3C中所示，现在通过适当的刻蚀技术将抗蚀剂图形转移到下面的层叠结构中。该工序不是很严格的。STI槽34的深度DSTI可以是100nm或更多。在用适当的隔离剂充填STI槽之前，可在槽34内热生长一层薄的氧化层46。如果要用本身是淀积氧化层的原硅酸四乙酯(TEOS)来充填槽34，上述的热生长一层薄的氧化层46的方法是特别推荐的。淀积的TEOS一般在与硅衬底30的界面处有表面态。这种表面态是不希望有的。
在本例中，除去抗蚀剂32，形成薄的热氧化层46，然后这样来淀积TEOS，使得所有STI槽34被充填到底部，如图3D中所示。例如可使用低压化学汽相淀积(LPCVD)工艺来淀积TEOS。也可使用很多其它材料来代替TEOS，只要能保证邻近的晶体管(在图3A-3L中未示出)的充分的隔离。
TEOS的一个优点是它对于任何其后的化学机械抛光(CMP)平面化工序提供了非常好的中止层。
如图3E中示意性地示出的那样，现在例如使用CMP对该结构的上表面进行平面化。在本实施例中，该CMP除去多余的TEOS 36并中止于氮化层31。现在，层31的上表面37是完全平的。在CMP之后，将该氮化层31的厚度少量地减少到约75nm。
在其后的工序(见图3F)中，通过在已平面化的表面37上形成附加层来完成在衬垫氧化层35的顶部上的介质叠层。在本例中，该介质叠层包括：·Si3N4氮化层31(厚度减少到约75nm)；
·Si3N4氮化层38(厚度约为50nm)；以及
·TEOS层39(约60nm厚)。
例如可使用LPCVD工艺来淀积TEOS及氮化物。由于与现有的器件技术相容性的缘故，优先考虑诸如硅或氮和它们各自的氧化物等材料。
TEOS很适合于作为介质叠层的最外层，这是因为它可被精确地进行RIE刻蚀。经过RIE刻蚀的TEOS具有平滑的表面。因为抗蚀剂图形可被精确地转移到TEOS中，故经过RIE刻蚀的TEOS可起到对于其后的RIE刻蚀的良好的硬掩模的作用。但是，要注意的是，在刻蚀栅孔底部的衬垫氧化层时TEOS被除去，这一点将与图3H相联系地进行讨论。介质叠层也可由聚合物组成，或者它可包括几层聚合物。可使用任何其它的介质叠层，只要能保证该叠层以下述方式进行刻蚀，即，能形成具有垂直侧壁的栅孔。下述一点也是重要的，即，高选择性的刻蚀剂对于栅孔的刻蚀是有效的，这一点将与图3G和3H相联系地提到。介质叠层-以及组成它的一层或多层-应与现有的器件技术相容。
介质叠层可只包括氮化层，这一点将与图5相联系地进行讨论。可不影响硅和衬垫氧化层刻蚀这种只有氮化层的叠层。
在本实施例中，在半导体结构的顶部上形成介质叠层，该介质叠层已包括某些层和结构要素，诸如STI或LOCOS槽。要注意的是，可在任何种类的半导体结构上形成该介质叠层，这些半导体结构包括简单的衬底、经过预处理的衬底、包括其它电路的半导体器件等。
术语“栅柱”在本文中用于描述从半导体结构突出的栅结构。该柱可具有任意形状和尺寸，只要侧壁是垂直的，即，与该半导体结构相垂直。
在下一个工序中，使用光刻工艺来界定待形成的栅柱的横向尺寸(栅长度LGATE和栅宽度LWIDTH)和形状。不对该工序进行说明，这是由于有很多可用来界定栅柱的横向尺寸和形状的方法。简要地说，在抗蚀剂掩模48中设置刻蚀窗40(见图3G)，该刻蚀窗40的尺寸和形状大致与待形成的栅柱的横向尺寸和形状相同。请注意，刻蚀窗40的长度界定栅孔的长度，该栅孔的长度反过来最终地界定栅长度LGATE。然后，该栅长度LGATE决定有效的沟道长度。
以下描述栅孔的形成。使用栅形成RIE工艺，将在抗蚀剂48中设置的刻蚀窗40转移到介质叠层(请注意，该介质叠层在本实施例中包括氮化层31、氮化层38和TEOS层39)中。可对栅形成RIE工艺进行优化，以便保证对介质叠层的不同层进行适当的刻蚀。可进行几个RIE工序，其中每一个工序都对介质叠层各层的刻蚀进行优化。例如，当刻蚀TEOS层39时，应适当地选择对于氮化物的选择性。对于氮化物的选择性为3∶1或更大是很适合的，这意味着TEOS的刻蚀速度比氮化物快三倍。可得到有助于在整个介质叠层上实现良好的垂直侧壁的RIE工艺。一旦已将刻蚀窗40精确地转移到TEOS层39中，就进行第二个RIE工序。将该第二个RIE工序设计成具有对衬垫氧化层35的高的选择性。氮化物对衬垫氧化层的选择性为5∶1或更大是适合的。至少为10∶1的选择性则更好。
在本例中，如图3G中所示，将栅形成RIE工艺的第二个工序设计成刻蚀介质叠层的氮化层38和31，并中止于衬垫氧化层35。该第二个RIE工序是分别被优化的RIE工序序列的最后一个RIE工序。重要的是对衬垫氧化层的选择性是5∶1或更大，这是因为否则的话衬垫氧化层35可能会被刻蚀得较多而减少其厚度。栅孔40的深度DGATE(该深度约与图3F中的介质叠层的厚度DSTACK相同)界定包括栅氧化层的栅柱的高度，栅氧化层和栅柱两者都是待形成的。起到栅的作用的柱的高度(HGATE)一般在100nm和200nm之间。将来的CMOS FET将具有150nm和更小的栅长度。这种短栅可容易地用本发明的工艺来制成。常规的栅电极的宽度(从纸面向外)在2微米和50微米之间。
在该介质叠层中已界定了栅孔40后，可从该孔40的底部除去衬垫氧化层35的剩下部分。可使用HF浸渍来完成该工序。HF是很适合的，这是因为它刻蚀氧化层35和TEOS 39。HF不刻蚀硅衬底30。在除去栅孔40底部的TEOS 39和衬垫氧化层之前，除去抗蚀剂。在完全除去TEOS39和衬垫氧化层35后，见图3H，可如图3I那样形成精确地被界定的栅氧化层49。该栅氧化层49的厚度和质量与衬垫氧化层35的厚度和质量无关。如需要的话，该栅氧化层49也可比衬垫氧化层厚。
在形成栅氧化层49之前，可在栅孔40的底部形成牺牲氧化层(未示出)。然后，将该牺牲氧化层刻去，对该结构加热。以上一系列工序可使在栅孔40底部的硅30的可能的损伤(由栅形成RIE造成的)得到愈合。
在另一个实施例中，可将用于形成栅孔的RIE工艺设计成刻蚀介质叠层以及衬垫氧化层35。在这种情况下，要求第2个RIE刻蚀工艺的对硅的选择性是合适的，这是因为，否则的话在栅孔40底部的硅30可能被刻去。一旦硅30在栅孔40的底部露出，则如上所述可通过氧化来形成栅氧化层49。在形成栅氧化层49之前，如以上所描述的那样，可生长牺牲氧化层。这里，因为硅的RIE损伤是最坏的，故这一点很重要。该牺牲氧化层的厚度可约为2nm。
如图3I中所说明的那样，现在在栅孔40中和在介质叠层最外层上淀积多晶硅41。重要的是要保证多晶硅41完全地充填栅孔40。可借助于LPCVD(例如约在650℃)淀积多晶硅。如上所述，可淀积非晶硅来代替多晶硅。然后，在较晚的时刻可将非晶硅转换为多晶硅。
该多晶硅可以是非掺杂或掺杂的。可在多晶硅淀积期间或在其后将掺杂剂引入到多晶硅中。本发明的工艺的一个优点在于，在对源和漏区进行注入时多晶硅栅不一定要被掺杂。该多晶硅栅可在其后的制造工序的一个工序中被硅化(多硅化物policide)，如认为适当的话，在其后的处理中淀积顶部介质以便保护栅。
如上所述，可将任何材料-适合于作为栅导体-‘充填’到栅孔40中。本发明不限于多晶硅栅。
在淀积起到栅导体作用的材料41之后可以进行平面化工序。CMP工艺是很适合的。在平面化之后，如图3J中所示，露出介质叠层的最上层38。
最后并且也很重要的是，介质叠层必须被除去。使用热磷酸将氮化层38和31除去。在除去介质叠层之后，如图3K中所示，露出带有垂直侧壁42的突出的栅柱41。
现在该工艺可按标准的CMOS技术来继续，该标准的CMOS技术例如在由R.A.Colclaser写的书“微电子工艺和器件设计”的第10章，第266-269页，John Wiley & Sons，1980中作了描述。
在其后的工序中，如图3L中所示，可通过注入合适的掺杂剂来界定源区43和漏区44-如果还没有做的话。这样就界定了沟道45(位于栅柱41之下的源43和漏44之间)。因为如已讨论过的那样，源/沟道和漏/沟道界面是陡峭和突变的(很好地被界定)并使重叠为最小，故沟道长度大致与栅长相同。
可通过来自待掺杂的区域上形成的多晶硅层的外扩散来形成源一漏扩散结，来代替通过注入得到的标准源区和漏区。以这种方法可得到非常浅的结，如短沟道FET所需要的那样。一个例子在IBM技术公报，No.2，07-1991，pp.287-290中作了描述，其题目是“通过来自多晶硅的外扩散来形成CMOS晶体管的源-漏”。
为了完成FET，必须设置电极。合适的电极由导电材料、特别是金属来制成，例如通过蒸发和刻蚀或其它技术淀积的Au、Al、Mo、Ta、Ti、Cu、或ITO(氧化铟锡)。再有，现在可形成金属化图形来互连邻近的FET。
以上的实施例和以上提到的可选择的另外的实施例能以各种不同的方式继续修正，如以下所概述的那样。
n+掺杂区例如可被p+掺杂区所取代。掺杂区的大小和形状可以是变化的。衬底可以是p掺杂或n掺杂的硅衬底，或绝缘体上的硅(SOI)衬底，这只是提到一些可能的修正。例如，可使用阱注入剂在n掺杂衬底内界定p掺杂区。这样就可以在p掺杂区内形成n型FET(也称为n沟道FET或NMOS)，而在n掺杂衬底内可直接形成p型FET(也称为p沟道FET或PMOS)。在CMOS技术中，在形成源和漏区之前进行p阱或n阱的扩散。
可借助于本发明的工艺来形成NMOS及PMOS FET。可在同一个衬底内制成不同沟道类型和结构的MOSFET。
可只除去一部分介质叠层，见图4，来代替如图3K中所示的除去整个介质叠层来得到突出的栅柱41。例如，可只除去层39和38。即，在这种情况下，不除去氮化层31。为了能形成漏和源注入剂，可如图4中所示那样在氮化层31中形成孔50。可穿过这些孔50将掺杂剂注入到衬底30内的区域51中。在界定源和漏区(未示出)之后，可在孔50中形成源和漏接触。
参照图5描述另一个实施例。该另一个实施例的特征在于，介质叠层只包括氮化层(层61和63)。没有TEOS层。在这种情况下，栅孔64的深度(DGATE)等于介质叠层的厚度(介质叠层DSTACK)，介质叠层的厚度又等于待形成的栅柱的高度(HGATE)。
在标准的FET中，由于多晶硅的缘故，通常将RIE用于界定栅柱，在源和漏区的顶部上的衬垫氧化层的厚度是不均匀的。由于穿过该不均匀的衬垫氧化层注入源和漏区，故源和漏区的深度在整个晶片上变化。本发明的工艺的另一个优点是可保证在整个晶片上的均匀性及栅剖面和尺寸的良好控制。
按照本发明的工艺对于制造亚-半微米的器件具有巨大的潜力。请注意，亚-0.1微米的器件是栅长L＜0.1微米的器件。
本发明的工艺很适合于高密度的几千兆位DRAM的制造。
按照本发明的FET可用于许多不同种类的电路，诸如高性能的逻辑电路、低功耗的逻辑电路或高密度的存储器，包括以上所述的高密度的几千兆位DRAM。本发明的FET可容易地与其它元件结合在一起，例如电容器、电阻器、二极管、存储单元等。由于它们的尺寸小和容易制造，本发明的FET也适合用于有机显示器或液晶显示器(ICD)。
Claims (32)
1.一种金属氧化物半导体场效应晶体管，包括：
邻近沟道区并位于沟道区两侧的漏区和源区；
位于沟道区上的薄栅氧化层，所述薄栅氧化层的厚度小于5纳米；
位于栅氧化层上、长度小于0.1微米的栅导体；
所述栅导体具有垂直侧壁，并且源区和沟道区以及漏区和沟道区之间的结是突变的。
2.如权利要求1中所述的晶体管，其特征在于：所述栅氧化层是热生长的栅氧化层。
3.如权利要求1中所述的晶体管，其特征在于：所述栅导体包括多晶硅。
4.如权利要求1中所述的晶体管，其特征在于：所述栅导体包括钨。
5.如权利要求1中所述的晶体管，其特征在于：该金属氧化物半导体场效应晶体管是P沟道金属氧化物半导体、N沟道金属氧化物半导体或互补金属氧化物半导体晶体管。
6.如权利要求1中所述的晶体管，其特征在于：所述沟道区包括非掺杂硅。
7.如权利要求1中所述的晶体管，其特征在于：所述沟道区包括用硼、或铟或上述物质的任意组合掺杂的硅。
8.如权利要求1中所述的晶体管，其特征在于：所述沟道区包括用磷、或砷或锑或上述物质的任意组合掺杂的硅。
9.如权利要求1中所述的晶体管，其特征在于：在源区和沟道区以及漏区和沟道区之间的界面的斜率是陡峭的。
10.如权利要求1中所述的晶体管，其特征在于：有效的栅长由栅导体的长度来界定。
11.一种制造金属氧化物半导体场效应晶体管的方法，包括下述工序：
在半导体结构上形成介质叠层，所述半导体结构至少包括形成在半导体衬底上的衬垫氧化层；
在该介质叠层上界定具有待形成的栅柱的横向尺寸和形状的刻蚀窗；
通过使用反应离子刻蚀工艺将该刻蚀窗转移到该介质叠层中从而在该介质叠层中界定栅孔；
除去在所述栅孔底部处的衬垫氧化层；
在所述栅孔底部形成薄栅氧化层，所述薄栅氧化层的厚度小于5纳米；
淀积栅导体，使其充填该栅孔；
除去覆盖该栅孔周围的半导体结构部分的栅导体；
除去该介质叠层的至少一部分，以便将具有垂直侧壁的栅柱设置成独立的；
通过注入掺杂剂来形成源区和漏区。
12.如权利要求11中所述的方法，其特征在于：该介质叠层包括氮化层。
13.如权利要求12所述的方法，其特征在于：所述氮化层由Si3N4制成。
14.如权利要求11中所述的方法，其特征在于：该介质叠层包括原硅酸四乙酯层。
15.如权利要求11中所述的方法，其特征在于：该衬垫氧化层的厚度在5nm和20nm之间。
16.如权利要求11中所述的方法，其特征在于：用抗蚀剂和其后的光刻工艺来界定该刻蚀窗。
17.如权利要求11中所述的方法，其特征在于：使用一系列反应离子刻蚀工序将该刻蚀窗转移到该介质叠层中。
18.如权利要求17中所述的方法，其特征在于：使该一系列反应离子刻蚀工序中的各个工序对假定要刻蚀的介质叠层的各个层进行优化，以便在整个介质叠层中刻蚀具有垂直侧壁的栅孔。
19.如权利要求17中所述的方法，其特征在于：该一系列反应离子刻蚀工序的最后工序中，氮化物对氧化层的选择性至少为5∶1。
20.如权利要求11中所述的方法，其特征在于：使用湿法刻蚀除去在该栅孔底部处的衬垫氧化层。
21.如权利要求11中所述的方法，其特征在于：用热生长法形成该薄的栅氧化层。
22.如权利要求11中所述的方法，其特征在于：该栅导体包括多晶硅或钨。
23.如权利要求11中所述的方法，其特征在于：使用化学机械抛光工艺来除去覆盖该栅孔周围的介质叠层部分的栅导体。
24.如权利要求11中所述的方法，其特征在于：在形成栅柱之后除去全部介质叠层。
25.如权利要求11中所述的方法，其特征在于：该晶体管是栅长L小于0.1微米的亚-0.1微米器件。
26.如权利要求11中所述的方法，其特征在于：该金属氧化物半导体场效应晶体管是P沟道金属氧化物半导体、N沟道金属氧化物半导体或互补金属氧化物半导体晶体管。
27.如权利要求11中所述的方法，其特征在于：该薄栅氧化层是独立于该衬垫氧化层而形成的。
28.如权利要求11中所述的方法，其特征在于：该薄栅氧化层的厚度与该衬垫氧化层的厚度不同。
29.如权利要求11中所述的方法，其特征在于：所述源和漏区各具有相对于位于该栅柱的边缘之下的沟道的突变结。
30.如权利要求29中所述的方法，其特征在于：在源区和沟道区之间以及漏区和沟道区之间的结的斜率是陡峭的。
31.如权利要求11中所述的方法，其特征在于：有效的栅长由栅导体的长度来界定。
32.如权利要求11中所述的方法，其特征在于：在形成所述薄栅氧化层之前，还包括
在栅孔的底部形成牺牲氧化层；
然后刻去该牺牲氧化层；以及
对以上步骤形成的结构进行加热。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US026,093 | 1998-02-19 | ||
| US09/026,093 US6593617B1 (en) | 1998-02-19 | 1998-02-19 | Field effect transistors with vertical gate side walls and method for making such transistors |
| US026093 | 1998-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1226753A CN1226753A (zh) | 1999-08-25 |
| CN1155100C true CN1155100C (zh) | 2004-06-23 |
Family
ID=21829854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981260497A Expired - Fee Related CN1155100C (zh) | 1998-02-19 | 1998-12-24 | 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6593617B1 (zh) |
| CN (1) | CN1155100C (zh) |
| SG (1) | SG81962A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045845B2 (en) * | 2002-08-16 | 2006-05-16 | Semiconductor Components Industries, L.L.C. | Self-aligned vertical gate semiconductor device |
| US6803317B2 (en) * | 2002-08-16 | 2004-10-12 | Semiconductor Components Industries, L.L.C. | Method of making a vertical gate semiconductor device |
| US6974981B2 (en) * | 2002-12-12 | 2005-12-13 | International Business Machines Corporation | Isolation structures for imposing stress patterns |
| US8129764B2 (en) * | 2008-06-11 | 2012-03-06 | Aptina Imaging Corporation | Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices |
| TWI445173B (zh) * | 2009-06-12 | 2014-07-11 | Alpha & Omega Semiconductor | 半導體裝置及其製備方法 |
| CN111627993B (zh) * | 2020-06-05 | 2023-01-06 | 福建省晋华集成电路有限公司 | 栅极结构与其制作方法 |
| CN111627992B (zh) * | 2020-06-05 | 2023-04-04 | 福建省晋华集成电路有限公司 | 栅极结构与其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4242691A (en) * | 1978-09-18 | 1980-12-30 | Mitsubishi Denki Kabushiki Kaisha | MOS Semiconductor device |
| US4242961A (en) * | 1978-10-23 | 1981-01-06 | Martin Marietta Corporation | Chevron grooved decoupling obturator |
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| JPH03286536A (ja) * | 1990-04-03 | 1991-12-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5698881A (en) * | 1992-05-29 | 1997-12-16 | Kabushiki Kaisha Toshiba | MOSFET with solid phase diffusion source |
| US5688704A (en) * | 1995-11-30 | 1997-11-18 | Lucent Technologies Inc. | Integrated circuit fabrication |
| TW327241B (en) * | 1997-07-24 | 1998-02-21 | United Semiconductor Corp | The method for lowing down gate boundary capacitor |
-
1998
- 1998-02-19 US US09/026,093 patent/US6593617B1/en not_active Expired - Fee Related
- 1998-12-24 CN CNB981260497A patent/CN1155100C/zh not_active Expired - Fee Related
-
1999
- 1999-02-15 SG SG9900602A patent/SG81962A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US6593617B1 (en) | 2003-07-15 |
| SG81962A1 (en) | 2001-07-24 |
| CN1226753A (zh) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1114939C (zh) | 具有垂直侧壁的亚光刻栅的场效应晶体管的制造方法 | |
| CN1219328C (zh) | 具有改善了注入剂的场效应晶体管及其制造方法 | |
| CN1272855C (zh) | 双栅极晶体管及其制造方法 | |
| CN100350613C (zh) | 具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路 | |
| CN1262017C (zh) | 场效应晶体管及其制造方法 | |
| CN100350615C (zh) | 半导体存储器件及其制造方法 | |
| CN100337334C (zh) | 双栅极场效应晶体管及其制造方法 | |
| CN100339997C (zh) | 含有非易失性存储器的半导体器件及其制造方法 | |
| CN1244731A (zh) | 半导体集成电路及其制造方法 | |
| CN1641878A (zh) | 具有层叠的节点接触结构的半导体集成电路及其制造方法 | |
| JP2003179067A (ja) | 縦型リプレイスメント・ゲート・トランジスタと両立性のあるバイポーラ接合トランジスタ | |
| CN1725515A (zh) | 具有重叠栅电极的半导体器件及其制造方法 | |
| CN1357924A (zh) | 半导体器件及其制造方法 | |
| CN1520610A (zh) | 新型动态随机存取存储器存取晶体管 | |
| CN1512589A (zh) | 半导体器件、动态型半导体存储器件及半导体器件的制法 | |
| CN1354522A (zh) | 半导体器件及其制造方法 | |
| CN1692489A (zh) | 具有铟掺杂子区域的栅隔离区的半导体结构 | |
| CN101038936A (zh) | 绝缘体上半导体衬底和器件及其形成方法 | |
| CN1219329C (zh) | 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管 | |
| CN1826696A (zh) | 在半导体器件中改变载流子迁移率以达到整体设计目标 | |
| CN1714451A (zh) | 双晶体管或非器件 | |
| CN1152425C (zh) | 制作具有垂直的mos晶体管的集成电路的方法 | |
| CN1139131C (zh) | 存储器单元装置及其制造方法 | |
| CN1763909A (zh) | 绝缘硅基板上单片集成铅直装置制造方法 | |
| CN1490881A (zh) | 镶嵌栅极多台面式金氧半场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040623 Termination date: 20101224 |