CN1272855C - 双栅极晶体管及其制造方法 - Google Patents

双栅极晶体管及其制造方法 Download PDF

Info

Publication number
CN1272855C
CN1272855C CNB028122984A CN02812298A CN1272855C CN 1272855 C CN1272855 C CN 1272855C CN B028122984 A CNB028122984 A CN B028122984A CN 02812298 A CN02812298 A CN 02812298A CN 1272855 C CN1272855 C CN 1272855C
Authority
CN
China
Prior art keywords
matrix
semiconductor body
grid
grid structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028122984A
Other languages
English (en)
Other versions
CN1518772A (zh
Inventor
安德烈亚斯·布赖恩特
米凯·耶昂
K·保罗·马勒
爱德华·J·诺瓦克
戴维·M·弗里德
杰德·兰金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1518772A publication Critical patent/CN1518772A/zh
Application granted granted Critical
Publication of CN1272855C publication Critical patent/CN1272855C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种双栅极晶体管及其制造方法，该双栅极晶体管提供了改善的器件性能和密度。本发明的优选实施例使用为双栅极晶体管设置非对称栅极掺杂，其中双栅极中的一个渐弱地掺杂为n型，而另一个渐弱地掺杂为p型。通过将栅极中的一个掺杂为n型，并将另一个掺杂为p型，所得器件的阈值电压得到了改善。具体而言，通过非对称地掺杂两个栅极，所得的晶体管可以在适当地掺杂基体的情况下，具有在能够进行低压CMOS操作的范围内的阈值电压。例如，可形成对于nFET阈值电压是在0V至0.5V之间而对于pFET是在0至-0.5V之间的晶体管。

Description

双栅极晶体管及其制造方法
技术领域
本发明一般性地涉及半导体制造领域，并且更加特别地涉及一种形成双栅极场效应晶体管的方法。
背景技术
在半导体器件的制造中，对于保持成本和性能的竞争性的需要引起了集成电路中器件密度的持续增长。为了推动器件密度的增长，始终需要新的技术来降低这些半导体器件的特征尺寸。
CMOS技术中，诸如在场效应晶体管(FET)的设计与制造中，对于器件密度不断增长的推动特别强烈。FET正应用于几乎所有类型的集成电路设计中(即，微处理器、存储器等)。不幸的是，CMOS FET中增长的器件密度通常导致性能和/或可靠性的劣化。
已经提出来用于促进器件密度增加的一种类型的FET为双栅极场效应晶体管。双栅极FET使用基体每一侧上一个的两个栅极，来帮助缩小CMOS的尺寸，同时保持可接受的性能。具体而言，双栅极的使用增大了栅极面积，其使得晶体管具有更好的电流控制，而不增加器件的栅极长度。同样地，双栅极FET能够具有更大晶体管的电流控制，而无需占用该更大晶体管的器件空间。
不幸的是，在双栅极CMOS晶体管的设计与制造中出现了几个困难。首先，双栅极晶体管的相对尺寸使得难以稳定地制造具有可靠性能和最小化特征尺寸的晶体管。第二，双栅极晶体管的阈值电压很大程度地依赖于用作这两个栅极的材料。具体而言，目前的制造技术一般会产生具有过高阈值电压或过低阈值电压的双栅极晶体管。例如，若用与源极相同的极性掺杂栅极，则阈值电压通常接近于零。相反地，若用与源极相反的极性掺杂栅极，则阈值电压将接近于1伏特。没有一种结果是大多数CMOS应用中所期望的。
因此，产生了对于改善的器件结构和制造双栅极CMOS器件方法的需要，其能够为所得的双栅极CMOS提供改善的阈值电压，而不过度增加制造的复杂程度。
发明内容
因此，本发明提供了一种双栅极晶体管及其制造方法，其产生了改善的器件性能和密度。本发明的优选实施例为双栅极晶体管设置非对称栅极掺杂，其中双栅极中的一个渐弱地掺杂为n型，而另一个为p型。通过将栅极中的一个掺杂为n型，将另一个掺杂为p型，所得器件的阈值电压得到了改善。具体而言，通过非对称地掺杂两个栅极，所得的晶体管可以在基体适当掺杂的情况下，具有能够进行低压CMOS工作的阈值电压范围。例如，可形成对于nFET阈值电压在0V至0.5V之间而对于pFET阈值电压在0至-0.5V之间的晶体管。
本发明的优选实施例利用翅片型双栅极结构来实现。在翅片型结构中，双栅极形成在基体的每一个侧面上，而基体水平地位于栅极之间。用于形成此双栅极晶体管的优选方法允许器件的栅极长度具有最小的特征尺寸，同时允许基体的厚度比栅极长度小得多。这改善了对所得器件阈值电压的控制。通过使用图像增强技术，用于形成双栅极晶体管的优选方法完成侧壁图像转移，从而限定晶体管基体的厚度，允许其以次最小特征尺寸可靠地形成。
本发明提供一种形成场效应晶体管的方法，该方法包括步骤：a)设置绝缘硅衬底，绝缘硅衬底包括埋入的介电层上的硅层；b)在硅层上形成芯层；构图芯层从而限定芯层边缘；c)以芯层边缘构图硅层，对硅层的构图设置了第一基体边缘；d)在第一基体边缘上形成第一栅极电介质；e)在第一栅极电介质上邻近第一基体边缘设置第一费米能级的第一栅极结构；f)构图芯层从而暴露第一栅极结构的第一边缘；g)邻近第一栅极结构的第一边缘形成侧壁间隔壁，侧壁间隔壁具有第一边缘和第二边缘；h)以侧壁间隔壁的第二边缘构图硅层，对硅层的构图设置了第二基体边缘，其中构图过的硅层的第一和第二基体边缘限定了晶体管基体；i)在第二基体边缘上设置第二栅极电介质；以及j)在第二栅极电介质上邻近第二基体设置第二费米能级的第二栅极结构。
本发明的前述及其它优点和特征将通过下面结合附图示出的、对本发明优选实施例更具体的说明而变得明显易懂。
附图说明
下面将结合附图介绍本发明的优选典型实施例，其中相同的附图标记表示相同的元件，并且其中：
图1为示出第一种制造方法的流程图；
图2至10为制造期间，典型双栅极晶体管的截面侧视图；
图11至15为制造期间，典型双栅极晶体管的透视图；
图16为示出第二种制造方法的流程图；
图17至24为制造期间，第二种典型双栅极晶体管的侧截面图；以及
图25为阈值电压对基体厚度的曲线图。
具体实施方式
因此，本发明提供了一种双栅极晶体管及其制造方法，该双栅极晶体管提供了改善的器件性能和密度。本发明优选实施例提供具有非对称栅极掺杂的双栅极晶体管，其中该双栅极中的一个渐弱地掺杂为n型，而另一个则为渐弱的p型。通过将栅极中的一个掺杂为n型，而将另一个掺杂为p型，所得器件的阈值电压得到改善。具体而言，通过非对称地掺杂两个栅极，所得的晶体管可以在适当地掺杂基体的情况下，具有在能够进行低压CMOS操作的范围内的阈值电压。例如，可形对于nFET具有0V至0.5V之间的阈值电压而对于pFET则具有0V至-0.5V的阈值电压的晶体管。
本发明的优选实施例利用翅片型(fin type)双栅极结构实现。在翅片型结构中，双栅极形成在基体的每一侧上，而基体在水平方向上位于栅极之间。用于形成此双栅极晶体管的优选方法允许器件的栅极长度具有最小特征尺寸，同时允许基体的厚度比栅极长度小得多。这改善了对所得器件的阈值电压的控制。通过使用图像增强技术(image enhancement technique)，用于形成双栅极晶体管的优选方法完成侧壁图像转移(sidewall image transfer)，从而限定晶体管基体的厚度，允许其以次最小特征尺寸(sub minimum feature size)可靠地形成。
多种导电材料已经与其内建电势(通常称作费米能级)相关联，内建电势连同外加电压一起确定了导体对于电子(或空穴)的相对亲和力。在金属中，费米能级对于材料而言是固有的，而在半导体(例如硅)中，此费米能级可通过引入提供多余的空穴或电子的杂质而调整为价带与导带之间的值。在优选实施例的非对称双栅极FET中，两个栅极电极掺杂为相反的极性，一个栅极掺杂为n型，而另一个栅极则掺杂为p型。因此，两个栅极电极具有不同的费米能级，并且由此一个栅极电极(强栅极，对于nFET而言为n栅极)对于倒置载流子(inversion carrier)具有较强的亲和力，而另一个栅极(弱栅极，对于nFET而言为p栅极)对于倒置载流子具有较弱的亲和力。结果，倒置沟道将形成在更接近“强”栅极位置处的半导体基体内，并且使得两个栅极电极都对倒置电势产生贡献，从而导致了相对较低的阈值电压(例如，0至0.5伏特之间)。
现在参照图1，说明用于形成根据优选实施例的双栅极晶体管的方法100。方法100按照改善晶体管的阈值电压同时保持制造的可靠性和简便性的方式形成双栅极晶体管。
方法100的第一步101为设置合适的晶片，沉积各个蚀刻停止层，以及沉积芯层(mandrel layer)。在优选实施例中，所使用的晶片包括绝缘硅(SOI：silicon on insulator)晶片。同样地，该晶片包括SOI层下的埋入氧化层。为清楚起见，使用SOI层形成双栅极晶体管的基体。同样地，通常优选使用具有p型(对于NFET)掺杂浓度在3×1018cm-3至8×1018cm-3范围内的SOI，以提供良好的晶体管阈值电压中心定位和控制。然而，在下面将介绍的另一个实施例中，SOI层的掺杂利用成角度注入(angled implant)来完成，以便于在整个基体上实现均匀的浓度。
然而，也可以使用非SOI晶片。在使用非SOI晶片时，除注明的以外，其余的工艺处理与SOI晶片的情况一致。
对于提供了SOI晶片的情况，在晶片上形成三层蚀刻停止层，优选包括二氧化硅层、氮化硅层和第二层氧化硅层。贯穿制造工艺期间，在需要适合的蚀刻停止时，将利用这些蚀刻停止层。
接着，形成芯层。芯层优选包括氧化物或其它适合材料的层。如将在后面更加详细介绍的，芯层是用于限定双栅极晶体管基体的侧壁图像转移的一部分。因此，芯层用于形成侧壁间隔壁(sidewall spacer)，其随后用于限定晶体管基体。在优选实施例中，芯层具有10nm与100nm之间的厚度，然而此厚度可根据所期望的基体厚度改变。
现在参照图2，其示出了形成蚀刻停止层和芯层后的晶片部分200。优选实施例的晶片部分200包括SOI晶片，并且由此而包括SOI层202以及埋入氧化层204。在SOI层顶上形成氧化层206、氮化层208、以及氧化层210。这些层起蚀刻停止层的作用。在氧化层210的顶上形成芯层212。
回到图1，接下来的步骤102为构图芯层、形成侧壁间隔壁、以及构图蚀刻停止层。芯层被构图为开放其中将形成双栅极中的一个的区域。侧壁间隔壁优选通过沉积氮化硅，接着进行适当的方向性蚀刻而形成。如下所示，侧壁间隔壁的厚度将用侧壁图像转移来限定双栅极晶体管的基体区域。
参照图3，其示出了构图芯层212、形成侧壁间隔壁214并去除蚀刻停止层的暴露部分后的晶片部分200。
回到图1，接下来的步骤104为使用侧壁间隔壁和保留的芯层材料作为掩模来构图SOI层，以及在SOI层暴露的侧面上形成栅极氧化物。这优选使用适合的反应离子蚀刻来完成。栅极氧化物优选通过热氧化(一般在750至800℃的温度下)形成。另外，在此步骤期间，可完成向晶体管基体内的注入。这将优选包括在形成栅极氧化物之前完成向SOI层的暴露侧壁内的成角度注入。这将帮助完成对晶体管基体的适当掺杂。如将在下面更详细介绍的，此成角度注入可按照实现均匀浓度的方式进行，从而有助于补偿阈值电压的变化。
现在参照图4，其示出了构图SOI层202并在SOI层202的侧面上形成栅极氧化物216之后的晶片部分200。再次地，还可以在形成栅极氧化物之前执行成角度基体注入。
回到图1，接下来的步骤106为沉积并平整化栅极材料。如上所述，在优选实施例中，双栅极晶体管的一个栅极形成为n+而另一个栅极形成为p+。在所示的注入中，首先形成n+栅极。参照图5，其示出了沉积并平整化n+多晶硅218后的晶片部分200。为清楚起见，n+多晶硅218将用于形成双栅极晶体管优选实施例中栅极中的一个。
接下来的步骤108为选择性地去保留的芯层。这优选通过执行对氮化物侧壁间隔壁、氮化物蚀刻停止层和栅极多晶硅具有选择性的芯层反应离子蚀刻来完成。然后，在多晶硅栅极材料上，优选通过在多晶硅栅极上生长热氧化物，形成中间氧化层。现在参照图6，其示出了去除芯层212、去除氧化物蚀刻停止层210、以及在栅极多晶硅218上形成热氧化层220之后的晶片部分200。以氧化物220选择性地蚀刻保留的芯层之下的氮化层208，接着，进行短暂的HF蚀刻，以去除位于保留的芯层之下的余留氧化层206。
接下来的步骤110为蚀刻暴露的SOI层。这优选通过使用蚀刻SOI层并停止在埋入氧化层上的反应离子蚀刻来完成。这样就完成了SOI层的构图，从而限定了双栅极晶体管基体的厚度。然后在晶体管基体暴露的侧面上形成栅极氧化物。
另外，在此步骤期间，可进行向晶体管基体中的另一次注入。这将再次优选包括在形成栅极氧化物之前向SOI层暴露的侧壁进行成角度注入。
参照图7，其示出了构图SOI层202之后的晶片部分200。SOI层202的保留部分包括双栅极晶体管的基体。栅极氧化物221利用热氧化或通过沉积介电薄膜而形成在暴露的SOI层202上。
在使用非SOI晶片时，在蚀刻硅翅片至期望的深度(一般为初始硅表面下100至200nm)后，利用沉积/蚀刻氧化物的工艺来沉积二氧化硅，除去在被蚀刻硅的底部水平表面，厚度接近蚀刻出的翅片高度的一又四分之一。氧化物在nFET的情况下可用硼掺杂，或者在pFET的情况下可用磷掺杂，并且部分掺杂剂向外扩散至紧邻掺杂氧化物的部分翅片中。这起到了抑制将成为翅片的无栅极表面中将出现的从源极至漏极的泄漏的作用。
回到SOI的实施例，应注意的是，SOI层的构图限定了双栅极晶体管的基体。通常期望具有与栅极长度相比很窄的基体厚度，如TSI所示。通常，基体厚度将小于栅极长度的一又四分之一，从而给出良好的阈值电压控制。另外，通常期望基体厚度应大于2.5nm，从而避免由于量子限制效应导致的迁移率下降。由于栅极长度通常制成最小特征尺寸，因此使用侧壁图像转移来实现基体的次最小特征尺寸。由此，如上面所示出和说明的，侧壁间隔壁的宽度确定了基体厚度。
接下来的步骤112为沉积并平整化用于第二栅极的栅极材料。如上所述，优选实施例采用相反掺杂的栅极材料来形成两个栅极。因此，优选实施例采用p+掺杂的多晶硅来形成两个栅极中的第二个。p+多晶硅栅极材料的平整化停止在预先形成在n+多晶硅栅极上的热生长氧化物上。平整化p+多晶硅栅极材料后，形成第二层热生长氧化物。现在参照图8，其示出了沉积并平整化p+掺杂的多晶硅226从而形成第二栅极后的晶片部分202。热生长氧化物228随后形成在所沉积的多晶硅226上。
接下来的步骤114为去除侧壁间隔壁，并用本征多晶硅填充侧壁间隔壁，从而使工艺中稍后在此区域中形成的硅化物最大化。可选的，如期望得到分离、独立的栅极接触，则侧壁间隔壁可适当保留。然后，使用CMP法平整化本征多晶硅，CMP工艺停止在两层热生长氧化物上。此平整化工艺无需高度的选择性，这是因为仅很少量的多余本征多晶硅要被去除。然后，利用类似的平整化工艺去除两个栅极上的暴露热生长氧化物。再一次地，此处理步骤无需高度的选择性。现在参照图9，其示出了去除侧壁间隔壁214的保留部分，并随后用本征多晶硅230填充空隙后的晶片部分220。图10随后示出了通过CMP去除多余的多晶硅230以及热生长氧化物220和228之后的晶片部分200。这将仅在最初形成的侧壁间隔壁的位置保留小部分本征多晶硅230。这部分本征多晶硅230将用于后续工艺流程中连接p+与n+多晶硅栅极的硅化桥(silicide bridge)的形成。
回到方法100，接下来的步骤116为构图栅极。这包括选择性地去除栅极材料邻近晶体管源极和漏极区的部分。其优选利用标准的光刻技术完成，例如沉积并构图硬掩模，以及随后在蚀刻栅极材料期间用蚀刻过的硬掩模作为蚀刻阻挡。硬掩模优选为氮化物硬掩模，如同已形成在基体上的蚀刻停止层。
现在参照图11，其以透视的形式示出了晶片部分200。氮化物硬掩模232跨过两个栅极延伸地形成，这两个栅极包括n+栅极多晶硅218和p+栅极多晶硅226。现在参照图12，其示出了利用对硬掩模具有选择性的蚀刻构图栅极多晶硅218和栅极多晶硅226之后的晶片部分200。构图优选去除了向下直至埋入氧化层204的所有栅极多晶硅。栅极的构图优选使用对氮化物具有选择性的方向性蚀刻来完成。由此，构图并未去除SOI基体202由先前形成的氮化物蚀刻停止层208保护的部分。构图留下了部分的n+多晶硅218和p+多晶硅226，其限定了双栅极晶体管的两个栅极。
在优选实施例中，执行缓冲HF清洗，接着是设计用于在所有的暴露硅表面上生长氧化物所用的热再氧化。其优选形成了50埃的薄氧化物膜，该薄膜在栅极与基体接触时，提供了良好的界面。
方法100中接下来的步骤118为形成晶体管中的源极、漏极和环注入区。优选这些注入对基体所有的四个方向都进行，以确保基体的两侧产生均匀的注入。具体而言，源极和漏极的注入都是从基体的源极和漏极部分的侧面进行。然后，以不同的注入能量和角度执行另一次注入，从而形成可以改善短通道效应的环注入区(halo implant)。环注入在较高的能量下并且以相对于翅片更锐的角度进行，从而确保环杂质设置得比源极/漏极杂质处于栅极电极更下的位置。对于nFET而言，通常在1至5keV的范围内、在5×1014至2×1015cm-3的剂量下、以相对于翅片成75°至80°之间的角度将砷用于源极/漏极注入，而将能量在5至15keV范围内的硼、以1×1013至8×1013cm-3的剂量用于环注入，使环相对于翅片取向在20°至30°之间。类似地，对于pFET而言，通常在0.5至3keV的范围内、在5×1014至2×1015cm-3的剂量下、以相对于翅片成75°至80°之间的角度将硼用于源极/漏极注入，而将能量在20至45keV范围内的砷、以1×1013至8×1013cm-3的剂量用于环注入，使环相对于翅片取向在20°至30°之间。另外，所有的上述注入必须与晶片取向角成合适的角度，通常与晶片取向成7°至30°之间的角度。
接下来的步骤120为沉积比结合的栅极电极和BOX上的硬掩模的高度更厚的电介质，覆盖整个栅极电极和暴露的翅片，平整化并部分地凹陷直至暴露出部分的(通常为10至50nm)的硬掩模和栅极电极，但不暴露源极/漏极翅片区域的任何部分。为了清楚起见，此步骤是晶体管栅极边缘部分处的侧壁间隔壁的形成的一部分。所使用的电介质优选包括氧化物，其可以被对已形成的氮化物硬掩模具有选择性地蚀刻。现在参照图13，其示出了围绕晶体管栅极电极沉积、平整化电介质240，并形成凹陷后的晶片部分200。电介质优选利用对于先前设置的氮化物硬掩模232具有选择性的方向性蚀刻进行凹陷。
接下来的步骤122为在栅极的边缘上形成侧壁间隔壁、以及蚀刻预先沉积电介质。这优选利用介电材料的保形沉积，接着通过方向性蚀刻来完成。侧壁间隔壁优选由氮化物形成。氮化物侧壁间隔壁连同氮化物硬掩模一起，随后可用于遮蔽方向性蚀刻，并且由此去掉除邻近栅极外的氧化物。
现在参照图14，其示出了形成氮化物侧壁间隔壁242，并蚀刻掉电介质240，仅保留邻近晶体管栅极的侧壁部分244后的晶片部分200。硬掩模232、侧壁间隔壁242、以及侧壁部分244组合起来，从而有效地将栅极从随后形成的源极和漏极接触隔离开。
接下来的步骤124为形成源极和漏极接触。这优选通过用接触材料填充先前被移除的区域来完成。接触材料可以选择性地沉积硅、钨或其它导电材料，其与n+和/或p+硅形成低电阻接触。若使用硅，则其对于nFET或pFET分别渐弱地掺杂为n+或p+。该材料可沉积直至其覆盖晶片至氮化物硬掩模的高度以上的高度，并随后通过RIE和/或化学机械抛光平整化，直至氮化物硬掩模完全暴露出来。接着，如图15所示，利用掩模构图晶片，其用于蚀刻源极/漏极接触材料多余的部分，从而既将源极与漏极隔离开，又将多个FET彼此隔离开。最后，可以通过RIE或其它蚀刻技术(例如，热磷酸)选择性地去除硬掩模，并且在栅极上(对于硅接触，则是在源极和漏极上)沉积并在约700℃下烧结诸如钴或钛的金属而形成金属硅化物。
现在参照图16，其示出了另一个优选实施例方法300。由于间隔壁目前仅暴露于反应离子蚀刻一次，因此，此方法具有对用于限定晶体管基体的侧壁间隔壁产生最小侵蚀的优点。因此，此实施例获得的硅蚀刻形貌得到了良好的控制。在步骤301中，如上述方法100的步骤101中一样地制备晶片、形成蚀刻停止层和芯层。然后，在步骤302中，构图芯层，并直接蚀刻该些蚀刻停止层。这与方法100不同于，没有在构图蚀刻停止层之前在芯层上形成侧壁间隔壁。参照图17，其示出了形成蚀刻停止层、芯层，并直接蚀刻芯层和蚀刻停止层之后的晶片部分200。
接下来的步骤304为使用保留的芯层作为掩模构图SOI层，并在SOI层暴露的侧面上形成栅极氧化物。这优选通过使用适合的反应离子蚀刻，接着通过通常在750℃与800℃之间的热氧化或通过CVD沉积诸如氧化铝的高k材料而完成。另外，在此步骤期间，可以完成向晶体管基体内的注入。这将优选包括在形成栅极氧化物之前，完成向SOI层暴露的侧壁中进行的成角度注入。此注入将帮助完成晶体管基体的适当掺杂。如将在下面更加详细介绍的，此注入可按照实现均匀浓度的方式进行，从而有助于补偿阈值电压的变化，此变化产生于基体厚度的变化。
现在参照图18，其示出了构图SOI层202并在SOI层202的侧面上形成栅极氧化物216之后的晶片部分200。再一次，还可以在形成栅极氧化物之前执行成角度的基体注入。
回到图16，接下来的步骤306为沉积并平整化栅极材料。如上所述，在优选实施例中，双栅极晶体管的一个栅极形成为n+而另一个栅极形成为p+。在所示的实施例中，首先形成n+栅极。参照图19，其示出了沉积并平整化n+多晶硅218后的晶片部分200。为清楚起见，n+多晶硅将用于形成双栅极晶体管优选实施例的栅极中的一个。
接下来的步骤308为去除保留的芯层材料，沿着保留的第一栅极材料的边缘形成侧壁间隔壁，并且在多晶硅栅极材料上形成中间氧化层。中间氧化层通过在多晶硅栅极上生长热氧化物而形成。现在参照图20，其示出了去除芯层212、在第一栅极材料侧壁上形成侧壁间隔壁302、以及在栅极多晶硅218上形成热氧化层220之后的晶片部分200。以氧化物220选择性地蚀刻余留的芯层下的氮化层208，接着，通过短暂的HF蚀刻去除余留的芯层之下的余留氧化层206。
接下来的步骤310为蚀刻暴露的SOI层。这优选通过使用蚀刻SOI层并停止在埋入氧化层上的反应离子蚀刻来完成。这样就完成了SOI层的构图，从而限定了双栅极晶体管基体的厚度。然后在晶体管基体暴露的侧面上形成栅极氧化物。再一次地，在此步骤期间可以执行向晶体管基体内的注入。这将再一次优选包括在形成栅极氧化物以前，向SOI层暴露的侧壁进行成角度的注入。
现在参照图21，其示出了构图SOI层202后的晶片部分200。SOI层202的保留部分包括双栅极晶体管的基体。栅极氧化物221利用热氧化或沉积介电膜而形成在暴露的SOI层202上。
接下来的步骤312为沉积并平整化用于第二栅极的栅极材料。如上所述，优选实施例使用相反掺杂的栅极材料来形成两个栅极。由此，优选实施例使用p+掺杂的多晶硅来形成两个栅极中的第二个。对p+多晶硅栅极材料的平整化停止在预先形成在n+多晶硅栅极上的热生长氧化物上。平整化p+多晶硅后，形成第二层热生长氧化物。现在参照图22，其示出了沉积并平整化p+掺杂的多晶硅226从而形成第二栅极后的晶片部分202。热生长氧化物228随后形成在沉积的多晶硅226上。
接下来的步骤314为去除侧壁间隔壁，并用本征多晶硅填充侧壁间隔壁开口，从而使工艺中稍后在此区域中形成的硅化物最大化。可选的，如期望得到分离、独立的栅极接触，则侧壁间隔壁可适当保留。然后，使用CMP法平整化本征多晶硅，CMP工艺停止在两层热生长氧化物上。此平整化工艺无需高度的选择性，这是因为仅很少量的多余本征多晶硅要被去除。然后，利用类似的平整化工艺去除两个栅极上的暴露热生长氧化物。再一次地，此处理步骤无需高度的选择性。现在参照图23，其示出了去除侧壁间隔壁302的保留部分，并随后用本征多晶硅230填充空隙后的晶片部分200。图24随后示出了通过CMP去除多余的多晶硅230和热生长氧化物220和228之后的晶片部分200。这将仅在最初形成的侧壁间隔壁的位置保留小部分本征多晶硅230。这部分本征多晶硅230将用于后续工艺流程中连接p+与n+多晶硅栅极的硅化桥的形成。
回到方法300，剩余的步骤316至326与方法100中介绍的步骤116至126一致。再一次，方法300具有对用于限定晶体管基体的侧壁间隔壁的产生最小侵蚀的优点，因为间隔壁现在仅暴露于反应离子蚀刻一次。因此，此实施例获得的硅蚀刻形貌得到了良好的控制。
在本发明的另一实施例中，采用一些步骤来补偿通常由于基体厚度的变化而产生的阈值电压的变化。具体而言，阈值电压至少部分地依赖于基体的厚度。如上所述，基体的厚度主要在侧壁图像转移期间由用于限定基体的侧壁间隔壁的厚度来确定。一般地，用于形成侧壁间隔壁的工艺可以产生侧壁间隔壁厚度的某些变化。同样地，所得器件的阈值电压中也可存在某些变化。在很多情况下，此阈值电压的变化将在可以容忍的范围内。然而，在某些情况下，期望对这些变化进行补偿。
在此实施例中，对基体进行均匀的掺杂，以补偿厚度的差异。在此实施例中，通常期望在三个维度上都产生均匀的掺杂，与产生密度随着基体厚度而变化的均匀杂质量的掺杂方式相反。这通过执行在基体内产生固定、均匀的杂质浓度的注入而完成。优选，这通过在基体的一侧薄露时向基体内执行几次成角度的注入而完成。例如，当基体的一侧暴露时(如图4所示)可以进行注入，并且在另一侧暴露时(如图7所示)进行第二次注入。例如，可以通过刚刚在栅极氧化以前，以相对于晶片表面45°的倾斜角度(由此而相对于垂直翅片倾斜40°)向图4中硅的暴露侧壁进行注入来实现均匀的翅片掺杂。将以变化的剂量、使用一系列的能量进行的注入按照贯穿翅片的宽度形成均匀的杂质原子分布(如图25所示)的方式来组合使用，其中分别以0.6keV、1.2keV、2.4keV和9.6keV的能量将硼按照2.1、4.4、9.3、19.5和40.8×1012原子/cm2的剂量注入至硅侧壁中。
在另一种方法中，此均匀的浓度是通过在形成蚀刻停止层和芯层之前执行垂直注入而形成。执行该注入时，接着进行大面积退火，由此实现了基本均匀的掺杂浓度。另外，可以用多次垂直注入实现此均匀性。
在所有这些实施例中，pFET和nFET需要分别被掩模和注入，其中将磷或砷用于pFET而将硼用于nFET。
基体掺杂为Na的非对称双栅极FET的阈值电压由下式近似地给出：
Vt = Toxs + λ Toxs + Toxw - T si · ϵ ox ϵ si Eg + φ ms + Toxs · Q e ϵ ox · N A · T si 2 [方程1]
其中，εsi为硅的介电常数，Eg为硅的带隙能量(≈1.1eV)，Tsi为基体厚度，λ为邻近强栅极的表面下的硅基体中倒置层的电荷质心(charge centroid)的深度(≈1nm)，Qe为电子电荷，NA为基体(或翅片)的掺杂浓度，φms为形成时栅极电极相对于倒置层的费米能级，而εox为栅极电介质的介电常数，Toxs为具有对倒置沟道的载流子吸引力更强的费米能级的栅极电极(在nFET中为n+电极，在pFET中为p+电极)的绝缘体的厚度，而Toxw为具有对倒置沟道的载流子吸引力更弱的费米能级的栅极电极(在nFET中为p+电极，在pFET中为n+电极)的绝缘体的厚度。此方程可以从数学上表现出，对掺杂，即Na的选择，是将方程对Na求微分，在该条件下解得，由此产生的弱化则给出了对于掺杂相对不敏感的Vt。显而易见，当基体掺杂Na选择为近似如方程2时：
N A = 2 ϵ ox Eg Toxs · ( Toxs + λ ) [ ( Toxs ) + Toxw + T si · ϵ ox ϵ si ] 2 [方程2]
则，Vt将对于硅基体厚度中的变化相对不敏感。
通过向基体中执行几次成角度的注入，执行几次垂直注入，或使用大面积退火，将实现更均匀的掺杂剂浓度。无论基体厚度如何而具有均匀浓度对于不同的厚度将产生不同的总掺杂。例如，在建立均匀的掺杂浓度时，较厚的基体具有比较薄的基体更大的总掺杂。掺杂量的改变补偿了基体厚度的差异，并且产生出更低的阈值电压变化，其通常随着基体厚度的变化而出现。参照图25，其示出了对于矩形、非补偿双栅极晶体管和已经通过提供更均匀的掺杂浓度来补偿阈值电压变化的双栅极晶体管，阈值电压(VT)对基体厚度(TSI)的视图。
如图所示，基体均匀掺杂的双栅极晶体管的阈值电压，作为基体厚度的函数，表现出更小的变化。由此，基体的均匀浓度掺杂帮助补偿了通常将明显影响阈值电压的基体厚度的变化。
由此，本发明提供了一种双栅极晶体管及其制造方法，其产生了改善的器件性能和密度。本发明的优选实施例为双栅极晶体管提供非对称栅极掺杂，其中双栅极中的一个渐弱地掺杂为n型，而另一个渐弱地掺杂为p型。通过将栅极中的一个掺杂为n型，将另一个掺杂为p型，所得器件的阈值电压得到了改善。具体而言，通过非对称地掺杂两个栅极，所得的晶体管可以在基体适当掺杂的情况下，具有能够进行低压CMOS工作的阈值电压范围。
虽然已经参照典型实施例，使用翅片型双栅极场效应晶体管具体地示范并介绍了本发明，本领域技术人员将认识到，优选实施例可以应用至其它类型的双栅极晶体管上，且实施细节上的变化可以在不脱离本发明的实质和范围的情况下进行。例如，本领域技术人员还将理解，本发明可应用于不同的隔离技术(例如，LOCOS、隐藏式氧化物(ROX：recessed oxide)等等)，阱和衬底技术，掺杂剂类型、能量和种类。还将理解的是，本发明的实质可应用于其它半导体技术(例如，BICMOS、双极、绝缘硅(SOI)、锗硅(SiGe))。

Claims (26)

1.一种形成场效应晶体管的方法，该方法包括步骤：
a)设置绝缘硅衬底，绝缘硅衬底包括埋入的介电层上的硅层；
b)在硅层上形成芯层；构图芯层从而限定芯层边缘；
c)以芯层边缘构图硅层，对硅层的构图设置了第一基体边缘；
d)在第一基体边缘上形成第一栅极电介质；
e)在第一栅极电介质上邻近第一基体边缘设置第一费米能级的第一栅极结构；
f)构图芯层从而暴露第一栅极结构的第一边缘；
g)邻近第一栅极结构的第一边缘形成侧壁间隔壁，侧壁间隔壁具有第一边缘和第二边缘；
h)以侧壁间隔壁的第二边缘构图硅层，对硅层的构图设置了第二基体边缘，其中构图过的硅层的第一和第二基体边缘限定了晶体管基体；
i)在第二基体边缘上设置第二栅极电介质；以及
j)在第二栅极电介质上邻近第二基体设置第二费米能级的第二栅极结构。
2.如权利要求1所述的方法，其中第一费米能级的第一栅极结构包括p型多晶硅材料，并且其中第二费米能级的第二栅极结构包括n型多晶硅材料。
3.如权利要求1所述的方法，其中第一费米能级的第一栅极结构包括n型多晶硅材料，并且其中第二费米能级的第二栅极结构包括p型多晶硅材料。
4.如权利要求1所述的方法，还包括通过向晶体管基体内执行成角度的注入在晶体管的基体内形成源极/漏极注入区的步骤。
5.如权利要求1所述的方法，其中形成侧壁间隔壁的步骤包括在侧壁间隔壁槽内形成侧壁氧化层，在所述侧壁氧化层上形成氮化层，以及用氧化物沉积填充所述侧壁间隔壁槽。
6.如权利要求1所述的方法，还包括在晶体管基体内形成均匀的掺杂剂浓度的步骤。
7.如权利要求6所述的方法，其中在晶体管基体内形成均匀的掺杂剂浓度的步骤包括向基体内执行多次成角度的注入。
8.如权利要求6所述的方法，其中在晶体管基体中形成均匀的掺杂剂浓度的步骤包括在暴露第一基体边缘时执行第一次成角度注入，而在暴露第二基体边缘时执行第二次成角度注入。
9.如权利要求8所述的方法，其中第一次成角度注入包括以相对于绝缘硅衬底成45°的角度注入，而其中第二次成角度注入包括以相对于绝缘硅衬底成45°的角度注入。
10.一种形成场效应晶体管的方法，该方法包括步骤：
a)设置绝缘硅衬底，绝缘硅衬底包括埋入的介电层上的硅层；
b)在硅层上形成芯层；构图芯层从而限定芯层边缘；
c)以芯层边缘构图硅层，对硅层的构图设置第一基体边缘；
d)在第一基体边缘上形成第一栅极电介质；
e)在第一栅极电介质上邻近第一基体边缘设置第一费米能级的第一栅极结构；
f)构图芯层从而暴露第一栅极结构的第一边缘；
h)对硅层的构图提供了第二基体边缘，其中构图过的硅层的第一和第二基体边缘限定了晶体管基体；
i)在第二基体边缘上设置第二栅极电介质；以及
j)在第二栅极电介质上邻近第二基体设置第二费米能级的第二栅极结构。
11.一种场效应晶体管，包括：
a)形成在衬底上的晶体管基体，晶体管基体具有第一垂直边缘和第二垂直边缘；
b)邻近晶体管基体第一垂直边缘的第一栅极结构，第一栅极结构具有第一费米能级；以及
c)邻近晶体管基体第二垂直边缘的第二栅极结构，第二栅极结构具有第二费米能级。
12.如权利要求11所述的晶体管，其中第一栅极结构包括p型材料，并且其中第二栅极结构包括n型材料。
13.如权利要求11所述的晶体管，其中第一栅极结构包括n型材料，并且其中第二栅极结构包括p型材料。
14.如权利要求11所述的晶体管，其中晶体管基体包括部分绝缘硅层。
15.如权利要求11所述的晶体管，其中第一和第二栅极结构包括多晶硅。
16.如权利要求11所述的晶体管，还包括晶体管基体第一基体边缘与第一栅极结构之间的第一栅极电介质，以及晶体管基体第二基体边缘与第二栅极结构之间的第二栅极电介质。
17.如权利要求11所述的晶体管，其中晶体管基体包括晶体管基体内部的源极/漏极注入区。
18.如权利要求11所述的晶体管，其中晶体管基体具有均匀的掺杂剂浓度。
19.如权利要求18所述的晶体管，其中均匀的掺杂剂浓度包括多次向选定的晶体管内的成角度注入，以产生均匀的掺杂剂浓度。
20.如权利要求18所述的晶体管，其中均匀的掺杂剂浓度包括0.3NA与3NA之间的掺杂剂浓度，其中NA定义为：
N A = 2 ϵ ox Eg Toxs · ( Toxs + λ ) [ ( Toxs ) + Toxw + T Sl · ϵ ox ϵ Sl ] 2 .
21.如权利要求11所述的晶体管，其中晶体管基体第一基体边缘与晶体管基体第二基体边缘相对，并且其中晶体管基体第一基体边缘和晶体管基体第二基体边缘垂直于衬底的顶面。
22.一种双栅极场效应晶体管，包括：
a)晶体管基体，晶体管基体从形成在绝缘层上方的硅层形成，晶体管基体具有垂直的第一基体边缘和垂直的第二基体边缘，其中晶体管基体的第一基体边缘和晶体管基体的第二基体边缘彼此相对，且垂直于绝缘层；
b)第一栅极介电层，形成在晶体管基体的第一基体边缘上；
c)第二栅极介电层，形成在晶体管基体的第二基体边缘上；
d)第一栅极结构，形成在邻近晶体管基体的第一基体边缘的第一栅极介电层上，第一栅极结构包括p型多晶硅；以及
e)第二栅极结构，形成在邻近晶体管基体的第二基体边缘的第二栅极介电层上，第二栅极结构包括n型多晶硅。
23.如权利要求22所述的双栅极场效应晶体管，还包括晶体管基体中通过向晶体管基体内执行成角度的注入而形成的源极/漏极注入区。
24.如权利要求22所述的双栅极场效应晶体管，其中基体包括均匀的掺杂剂浓度。
25.如权利要求24所述的双栅极场效应晶体管，其中均匀的掺杂剂浓度通过向晶体管基体内执行多次成角度的注入而形成。
26.如权利要求22所述的双栅极场效应晶体管，还包括用于将第一栅极结构与第二栅极结构电耦接的多晶硅插头。
CNB028122984A 2001-06-21 2002-06-06 双栅极晶体管及其制造方法 Expired - Fee Related CN1272855C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/886,823 2001-06-21
US09/886,823 US6960806B2 (en) 2001-06-21 2001-06-21 Double gated vertical transistor with different first and second gate materials

Publications (2)

Publication Number Publication Date
CN1518772A CN1518772A (zh) 2004-08-04
CN1272855C true CN1272855C (zh) 2006-08-30

Family

ID=25389849

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028122984A Expired - Fee Related CN1272855C (zh) 2001-06-21 2002-06-06 双栅极晶体管及其制造方法

Country Status (9)

Country Link
US (3) US6960806B2 (zh)
JP (1) JP4453960B2 (zh)
KR (1) KR100518128B1 (zh)
CN (1) CN1272855C (zh)
AU (1) AU2002317778A1 (zh)
DE (1) DE10296953B4 (zh)
IL (1) IL159476A0 (zh)
TW (1) TW578295B (zh)
WO (1) WO2003001604A2 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US20060154423A1 (en) * 2002-12-19 2006-07-13 Fried David M Methods of forming structure and spacer and related finfet
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100506460B1 (ko) * 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
KR100555569B1 (ko) 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
US6969659B1 (en) 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US20060046392A1 (en) * 2004-08-26 2006-03-02 Manning H M Methods of forming vertical transistor structures
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100679693B1 (ko) * 2004-10-29 2007-02-09 한국과학기술원 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한2비트 비휘발성 메모리 소자 제조 방법 및 그 구조
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7202117B2 (en) * 2005-01-31 2007-04-10 Freescale Semiconductor, Inc. Method of making a planar double-gated transistor
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
KR101146588B1 (ko) 2006-08-11 2012-05-16 삼성전자주식회사 Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7659579B2 (en) * 2006-10-06 2010-02-09 International Business Machines Corporation FETS with self-aligned bodies and backgate holes
JP2008098553A (ja) 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法
US7960760B2 (en) * 2006-12-28 2011-06-14 Texas Instruments Incorporated Electrically programmable fuse
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US7982269B2 (en) * 2008-04-17 2011-07-19 International Business Machines Corporation Transistors having asymmetric strained source/drain portions
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
US8617937B2 (en) 2010-09-21 2013-12-31 International Business Machines Corporation Forming narrow fins for finFET devices using asymmetrically spaced mandrels
KR20140043711A (ko) 2010-12-14 2014-04-10 쌘디스크 3디 엘엘씨 선택 디바이스들의 이중 층을 갖는 삼차원 비휘발성 저장
CN102903750B (zh) * 2011-07-27 2015-11-25 中国科学院微电子研究所 一种半导体场效应晶体管结构及其制备方法
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
CN103426756B (zh) * 2012-05-15 2016-02-10 中国科学院微电子研究所 半导体器件及其制造方法
KR101286707B1 (ko) * 2012-05-17 2013-07-16 서강대학교산학협력단 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
KR101402697B1 (ko) * 2012-12-11 2014-06-03 한국과학기술원 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
CN104576386B (zh) * 2013-10-14 2018-01-12 中国科学院微电子研究所 一种FinFET及其制造方法
KR102124063B1 (ko) 2013-10-29 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
CN105990344B (zh) * 2015-02-28 2018-10-30 北大方正集团有限公司 一种cmos集成电路
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9793270B1 (en) 2016-04-21 2017-10-17 International Business Machines Corporation Forming gates with varying length using sidewall image transfer
US10381348B2 (en) 2017-01-10 2019-08-13 International Business Machines Corporation Structure and method for equal substrate to channel height between N and P fin-FETs
US10734479B1 (en) 2019-01-23 2020-08-04 International Business Machines Corporation FinFET CMOS with asymmetric gate threshold voltage
US10790357B2 (en) 2019-02-06 2020-09-29 International Business Machines Corporation VFET with channel profile control using selective GE oxidation and drive-out
US11158715B2 (en) 2019-06-20 2021-10-26 International Business Machines Corporation Vertical FET with asymmetric threshold voltage and channel thicknesses

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872491A (en) * 1973-03-08 1975-03-18 Sprague Electric Co Asymmetrical dual-gate FET
US4041519A (en) * 1975-02-10 1977-08-09 Melen Roger D Low transient effect switching device and method
US5032529A (en) * 1988-08-24 1991-07-16 Harris Corporation Trench gate VCMOS method of manufacture
US4996575A (en) * 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
JP2994670B2 (ja) * 1989-12-02 1999-12-27 忠弘 大見 半導体装置及びその製造方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
JP3252578B2 (ja) * 1993-12-27 2002-02-04 ソニー株式会社 平面型絶縁ゲート電界効果トランジスタの製法
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
JPH0832040A (ja) 1994-07-14 1996-02-02 Nec Corp 半導体装置
US5576227A (en) * 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
JPH08204191A (ja) 1995-01-20 1996-08-09 Sony Corp 電界効果トランジスタ及びその製造方法
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
DE19535629C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19548056C1 (de) * 1995-12-21 1997-03-06 Siemens Ag Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
JPH09205152A (ja) * 1996-01-25 1997-08-05 Sony Corp ２層ゲート電極構造を有するｃｍｏｓ半導体装置及びその製造方法
US5780330A (en) * 1996-06-28 1998-07-14 Integrated Device Technology, Inc. Selective diffusion process for forming both n-type and p-type gates with a single masking step
US5670397A (en) * 1997-01-16 1997-09-23 Powerchip Semiconductor Corp. Dual poly-gate deep submicron CMOS with buried contact technology
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
US5933721A (en) * 1997-04-21 1999-08-03 Advanced Micro Devices, Inc. Method for fabricating differential threshold voltage transistor pair
US5939937A (en) * 1997-09-29 1999-08-17 Siemens Aktiengesellschaft Constant current CMOS output driver circuit with dual gate transistor devices
US6197672B1 (en) 1998-12-08 2001-03-06 United Microelectronics Corp. Method for forming polycide dual gate
US6265293B1 (en) * 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme
US6362057B1 (en) * 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6396108B1 (en) * 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6693009B1 (en) * 2000-11-15 2004-02-17 Advanced Micro Devices, Inc. Flash memory cell with minimized floating gate to drain/source overlap for minimizing charge leakage
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6586296B1 (en) * 2001-04-30 2003-07-01 Cypress Semiconductor Corp. Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks

Also Published As

Publication number Publication date
US7645650B2 (en) 2010-01-12
TW578295B (en) 2004-03-01
US6960806B2 (en) 2005-11-01
JP2004531085A (ja) 2004-10-07
IL159476A0 (en) 2004-06-01
KR100518128B1 (ko) 2005-10-04
WO2003001604A2 (en) 2003-01-03
KR20040012900A (ko) 2004-02-11
US20020197781A1 (en) 2002-12-26
DE10296953T5 (de) 2004-04-29
US20070254438A1 (en) 2007-11-01
CN1518772A (zh) 2004-08-04
WO2003001604A3 (en) 2003-09-04
AU2002317778A1 (en) 2003-01-08
US7288445B2 (en) 2007-10-30
US20050221543A1 (en) 2005-10-06
DE10296953B4 (de) 2010-04-08
JP4453960B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
CN1272855C (zh) 双栅极晶体管及其制造方法
CN100337334C (zh) 双栅极场效应晶体管及其制造方法
DE112018000201B4 (de) Ansatz für eine Isolierung mit einen unteren Dielektrikum für Vertikaltransport-Finnen-Feldeffekttransistoren
JP3974837B2 (ja) 二重ゲート・トランジスタおよびその製造方法
US6841834B2 (en) Doubly asymmetric double gate transistor structure
US9023715B2 (en) Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8815659B2 (en) Methods of forming a FinFET semiconductor device by performing an epitaxial growth process
US7176092B2 (en) Gate electrode for a semiconductor fin device
CN1219328C (zh) 具有改善了注入剂的场效应晶体管及其制造方法
CN101490822B (zh) 半导体器件及其制造方法
CN1674239A (zh) 场效应晶体管及其制造方法
US10340369B2 (en) Tunneling field effect transistor
US20020003256A1 (en) MOS semiconductor device and method of manufacturing the same
US20050285204A1 (en) Semiconductor device including a multi-channel fin field effect transistor and method of fabricating the same
CN1577850A (zh) 有部分或全包围栅电极的非平面半导体器件及其制造方法
CN102668093A (zh) 用于鳍式fet和三栅极器件的环绕式接触
CN1643697A (zh) 应变翅片式场效应晶体管的结构和方法
US10103146B2 (en) FinFET device with epitaxial structures that wrap around the fins and the method of fabricating the same
CN1557023A (zh) 用于包覆栅金属氧化物半导体场效应晶体管的方法
CN1155100C (zh) 具有垂直栅侧壁的场效应晶体管和制造这种晶体管的方法
CN103107139B (zh) 具有鳍状结构的场效晶体管的结构及其制作方法
JPH0945899A (ja) 縦型トランジスタを持つ半導体装置の製造方法
US6097060A (en) Insulated gate semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171127

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20190606

CF01 Termination of patent right due to non-payment of annual fee