TW578295B - Double gated transistor and method of fabrication - Google Patents

Double gated transistor and method of fabrication Download PDF

Info

Publication number
TW578295B
TW578295B TW091113496A TW91113496A TW578295B TW 578295 B TW578295 B TW 578295B TW 091113496 A TW091113496 A TW 091113496A TW 91113496 A TW91113496 A TW 91113496A TW 578295 B TW578295 B TW 578295B
Authority
TW
Taiwan
Prior art keywords
transistor
edge
layer
gate
gate structure
Prior art date
Application number
TW091113496A
Other languages
English (en)
Inventor
Andres Bryant
Meikei Ieong
K Paul Muller
Edward J Nowak
David M Fried
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW578295B publication Critical patent/TW578295B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

578295 A7 B7 五、發明説明（1 ) 發明背景 1 ·發明範疇 本兔明通㊆與半導體製造之範圍有關，而更特別的是與 一種形成雙閘極場效應電晶體的方法有關。 2 ·相關技藝說明 維持半導體裝置製造之成本與功能競爭性已不斷地造成 積體電路内增加的裝置密度。為了促進裝置密度之增加， 時常需要新的技術以縮小這些半導體裝置的特徵大小。 對增加裝置密度的推動在(:^103技術中特別強大，例如 在場效應電晶體（FET)的設計與其製造方法方面。幾乎所有 類型的積體電路設計（即微處理器、記憶體等）皆使用FET。 可惜CMOS FET内增加的裝置密度經常使成果與（或）可靠 度下降。 已計畫用於促進增加裝置密度的其中一類型FET為一雙 閘極場效應電晶體。雙閘極FET使用兩個閘極，主體的各 面上各用一個，用以在維持一令人滿意之成果時幫助繪製 CMOS大小的比例。尤其，雙閘極之使用增加閘極區域，其 允許電晶體有較佳的電流控制，而不需增加裝置的閘極長 度。雙閘極FET本身可具有一較大電晶體的電流控制，而 不需要較大電晶體的裝置空間。 可惜，在雙閘極CMOS電晶體之設計與其製造方法中產 生許多困難處《首先，一雙閘極電晶體的相關尺寸是很難 可靠地製造一具有一可靠成果與最小特徵大小的尺寸。其 次，一雙閘極電晶體之門檻值電壓視用於兩閘極的材料=
裝 訂
線 • 4 - 578295 A7
定°尤其，目前的製造技術通常產生一種具有門檻值電壓 太南或門檻值電壓太低的雙閘極電晶體。舉例說明，若閘 極摻雜和 > 料源相同的極性，通常門檻值電壓將接近於零 。相反的’若閘極摻雜和資料源相反的極性，則門檻值電 壓將近乎於一伏特。兩種結果都不合適多數的CM〇s應用。 因此’需要改良的裝置結構與雙閘極CM〇s裝置之製造 的方法，其提供結果雙閘極CM〇s改良的門檻值電壓，而不 過度增加其製造方法的複雜性。 發明揭露 因此本备明^供一種雙閘極電晶體及一種形成產生改 良裝置之相同性能和密度的方法。本發明使用之較佳實施 例k ί、具有不對稱閘極摻雜的雙閘極電晶體，其中將其 中一個雙閘極退化地摻雜11類型並將其他的閘極退化地摻 雜Ρ類型。藉由摻雜其中一個閘極η類型與其他閘極？類型， 用以提供結果裝置之門檻值電壓。尤其是藉由不對稱地摻 雜兩個閘極，具有足夠摻雜容量的結果電晶體含有能提供 低電壓CMOS操作範圍的門檻值電壓。舉例說明，可設計一 種電晶體’其具有用於㈣效應電晶體之介於Q伏特和〇·5伏 特間及用於ρ場效應電晶體之介於〇和_〇·5伏特間的門檻值 電壓。 m 使用-翼片類型雙閉極結構以實行本發明之較佳實施例 。在一翼片類型結構中’於主體的各個面上發現雙問極， 其主體係水平配置於閘極間。用於形成此雙閘極電晶體之 較佳方法允許裝置之閘極長度具有最小特徵大小，同時允 -5- 578295 A7 B7 五、發明説明（3 ) --'一一"：--- 度遠小於閘極長度。此改良結果裝置之門檻值 :控制。用於形成雙閘極電晶體的較佳方法透過使用 衫像品質增強技術完成側牆影像轉換，用以定義電晶體 2體的厚度’其允許在近於最小的特徵大小上可靠地形成 下列如附加圖式所述之本發明較佳實施例之較特別說明 將使本發明之上述優點與特徵更為顯而易見。 圖式簡單說明 以下將說明本發明之較佳範例實施例與附加圖式，其中 同樣的指示代表同樣的元件，且 圖1為一描述一第一製造方法的流程圖； 圖2至1 0為製造方法中一範例雙閘極電晶體的交叉部分 剖面圖； 圖11至1 5為製造方法中一範例雙閘極電晶體的透視圖； 圖16為一描述一第二製造方法的流程圖； 圖1 7至24為製造方法中一第二範例雙閘極電晶體的交叉 部分剖面圖；以及 圖25為門檻值電壓對主體厚度的曲線圖。 實行本發明之最佳模式 因此，本發明提供一種雙閘極電晶體及一種形成產生改 良裝置之相同性能和密度的方法。本發明使用之較佳實施 例提供一具有不對稱閘極摻雜的雙閘極電晶體，其中將其 中一個雙閘極退化地摻雜η類型並將其他的閘極退化地摻 雜Ρ類型。藉由摻雜其中一個閘極η類型與其他閘極ρ類型， -6- I紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)~~" ----
578295 A7 B7 五、發明説明（4 ) 用以提供結果裝置之門檻值電壓。尤其是藉由不對稱地摻 雜兩個閘極，具有足夠摻雜容量的結果電晶體含有能提供 低電壓CMOS操作範圍的門檻值電壓。舉例說明，可設計一 種電晶體，其具有用於η場效應電晶體之介於〇伏特和又〇。5伏 特間及用於Ρ場效應電晶體之介於。和·〇·%特間的門檻值 電壓。 使用-翼片類型雙閉極結構以實行本發明之較佳實施例 。在-翼片類型結構中，於主體的各個面上發現雙閉極， 其主體係水平配置於問極之間。用於形成此雙問極電晶體 之較佳方法允許裝置之閘極長度具有最小特徵大小，同時 允許主體之厚度遠小於閘極長度。此改良結果裝置之門權 值電壓的控制。用於形成雙閘極電晶體的較佳方法藉由使 用-影像品質增強技術以完成側牆影像轉換，肖以定義電 晶體主體的厚度，允許在近於最小的特徵大小上可靠地形 成之。 各種電傳導材料結合一内裝電位，其通常稱為一費米 (femi)能階’以及外部應用電壓，其決定用於電子（或電洞） 之導體的相關關係。在一金屬中，費米能階是材料固有的 ’而在-半導體中，例如石夕’藉由採用提供過量電洞或電 子的雜質’此費米能階可適應共價帶與導電帶間的數值。 在較佳實施例之不對稱雙閘極FET中，摻雜相反極性的兩 個閘極電極，具有摻雜n類型的一個問極和摻雜p類型的其 他閘極。因此’兩個閘極電極具有不同的費米能階，而使 一個問極電極（強問極’用於啦心問極）具有一傾向反向 297公董 Γ 裝 訂 線 578295 A7 B7
載波的較大關係’而其他電極（弱閘極，用於nFET的p開極） 具有一傾向反向載波的較小關係。結果此反向通道將在一 較接近‘強’閘極的位置形成半導體主體，而產生提供導致 一相當低門檻值電壓（例如介於〇和0.5伏特間）之反向電位 的兩個閘極電極。 現在轉向圖1，描述一種依照較佳實施例形成一雙閘極電 晶體的方法100。方法100形成一雙閘極電晶體，在某種程 度上改良電晶體的門檻值電壓，同時維持製造方法的可靠 度和簡易度。 方法100的第一步驟1〇1提供一合適的晶片，放置各種蝕 刻終止層，並放置一心軸層。在較佳實施例中，使用之晶 片包含一絕緣體（SOI)晶片上的矽。就本身而言，此晶片在 一 SOI層之下包含一内嵌的氧化物層。如將變得顯而易見的 疋’使用此S 01層以形成雙閘極電晶體的主體。就本身而古 ，通常較佳使用一 SOI層，其具有一摻雜密度範圍在3 x 1〇u cm·3至8 x 1〇18 cm·3間的p類型（用於NEETs),用以提供對電 晶體門檻值電壓之適當濃度與控制。然而，在稍後說明的 另一個實施例中，以一有角度的佈植完成s〇I層的摻雜，用 以促使主體全部之一致濃度密度的完成。 然而，可使用非SOI晶片。當使用一非s〇I晶片時，處理 以其他方式保持與SOI晶片盒一模一樣的處理，除了所表示 的之外。 以所提供之SOI晶片，在晶片上形成三個蝕刻終止層，較 佳地包含一矽二氧化物層，一矽氮化物層，以及一第二矽
裝 訂
V 578295 A7
氧化物層。當需要-合適的㈣終止時，所有製造方 將使用這些蝕刻終止層。 接著，形成-心轴層。此心軸層較佳地包含氧 盆 他適合材料的層。如同稱後將更詳細解釋的，心軸層為部 分的侧牆影像轉換，其係用於定義雙閘極電晶體之：體。 就本身而t，使用此心轴層以形成—侧牆分隔器，其係依 次用於定義電晶體主體。在較佳實施例中心轴層之厚产 介於1〇11111和10〇11111間，然而.，上述厚度可依照想要的主^ 厚度而改變。 現在轉向圖2’描述在形成㈣終止層和―,⑲層後的一 日日片口Ρ刀200。較佳貫施例晶片部分2〇〇包含一 晶片而 其本身而言包含一S〇1層202和一内嵌的氧化物層2〇4。在 soi層的頂部形成一氧化物層206，—氮化物層2〇8，以及一 氧化物層2 1 0。這些層作為蝕刻終止層。在氧化物層⑽的 頂部形成一心軸層2 12。 返回圖1，下個步驟102是依照模式建造心軸層，形成側 牆分隔器，以及依照模式建造蝕刻終止層。依照模式建造 心軸層以打開形成其中之一個雙閘極的區域。在一適合的 方$蝕刻後，較佳使用一矽氮化物之沉澱物以形成側牆分 隔裔。如同稍後將描述的，側牆分隔器之厚度將定義使用 側牆影像轉換之雙閘極電晶體的主體部分。 現在轉向圖3，描述在已依照模式建造心軸層2丨2，已形 成一側牆分隔器2丨4,以及已移除蝕刻終止層之曝露部分後 的晶片部分200。
578295 A7 B7 五、發明説明（7 返回圖1 ’下個步驟104是使用側牆分隔器和維持心軸材 料為一罩以依照模式建造SOI層，並在SOI層之曝露面上形 成閘極氧化物。較佳使用一適合的電抗離子蝕刻完成之。 藉由熱氧化作用較佳形成閘極氧化物，通常是在750°c到 8〇〇°C。同樣的，在此步驟内可完成佈植電晶體之主體。此 較佳地包含一有角度的佈植到SOI層的曝露側牆内，其完成 於閘極氧化物形成i箭。此可服務以適當地摻雜電晶體之 主體。如同以下將更加詳細說明的，可執行此有角度的佈 植’在某種程度上其完成一致的濃度密度以幫助彌補門檻 值電壓變化。 現在轉向圖4，描述在已依照模式建造SOI層202和已在 SOI層202之面上形成閘極氧化物216後的晶片部分2〇〇。同 樣的’在閘極氧化物形成前也可執行一有角度的主體佈 植。 返回圖1 ’下個步驟1 〇 6是放置和平面化閘極材料。如上 所述’在較佳實施例中，雙閘極電晶體具有一個形成n+的 閘極和另一個形成p+的閘極。在所描述之佈植中，首先形 成的是n+閘極。轉向圖5，描述在已放置和平面化^多晶石夕 2 1 8後的晶片部分20(^如將變得顯見的是，將使用n+多晶 石夕2 18以形成較佳實施例雙閘極電晶體内的其中一個閘極。 下個步驟10 8是選擇地移除剩餘的心軸層。此步驟係較佳 藉由執行選擇給氮化物側牆分隔器，氮化物蝕刻終止層和 閘極多晶矽之心軸的電抗離子蝕刻以完成。接著在多晶矽 閘極材料上形成一中間氧化物層，較佳藉由增加多晶石夕閘 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
578295 A7 _____B7 五、發明説明（8 ) 極上的熱氧化物。現在轉向圖6，描述在已移除心軸層212 ’已移除氧化物餘刻終止層2 1 0，以及已在閘極多晶石夕2 1 8 上形成一熱氧化物層220後的晶片部分2〇(^選擇地蝕刻在 剩餘心軸層下的氮化物層208至氧化物220，其接在一移除 剩餘心軸層下之剩餘氧化物層206的短暫HF蝕刻後。 下個步驟110是|虫刻已曝露的S〇i層。此步驟係較佳藉由 使用#刻終止於内嵌氧化物層上之S〇j層的電抗離子蝕刻 以完成之。其完成依照模式建造S〇i層，用以定義雙閘極電 晶體之主體的厚度。接著在電晶體主體的曝露面上形成一 閘極氧化物。 同樣的’在此步驟内也可在電晶體主體内執行另一個佈 植。這也較佳地包含一有角度的佈植到s〇I層的曝露側牆内 ’其完成於閘極氧化物的形成之前。 轉向圖7，描述在依照模式建造801層2〇2後的晶片部分 200。SOI層202的剩餘部分包含雙閘極電晶體的主體。使用 一熱氧化作用或藉由放置一介質薄幕，在已曝露的s〇i層 202上形成閘極氧化物221。 當使用一非SOI晶片時，在依時間蝕刻矽翼片至想要的厚 度（通常低於原本矽表面100至200 nm)後，使用一放置/蝕刻 氧化物方法以專門地放置矽二氧化物在厚度約為蝕刻翼片 兩度之四分之一的蝕刻矽的底層水平表面上。就丁言， 氧化物可摻雜硼，或就pFET而言，氧化物可摻雜磷，以及 散出摻雜物的一些部分成為即刻鄰近摻雜氧化物之翼片的 该等部分。這可作為抑制由源極到汲極的洩漏，其中將是
578295
翼片的無閘極表面。 返回SOI實施例，請注意依照模式建造之s〇i層已定義雙 閘極電B曰體之主體。當與閘極長度比較時，通常想要有的 主體厚度（描述為TSI)變小。_般而言，主體厚度應該小於 閑極長度的四分之一’以便提供好的門檻值電壓控制。同 樣的，通常想要的主體厚度應該大於2·5 nm，以避免因量 子限制發生而降低遷移率。由於通常將閘極長度定為最小 特徵大小，故使用側牆影像轉換以達到主體之次最小特徵 大小。因此，如上所述及所說明的，侧牆分隔器的寬度決 定主體厚度。 下個步驟112是為第二閘極放置和平面化閘極材料。如上 所述，較佳貫施例使用相反摻雜的閘極材料以形成兩個閘 極。因此，較佳實施例使用p +摻雜的多晶矽以形成兩個閘 極的第二個閘極。平面化p+多晶矽閘極材料終止於先前形 成於n+多晶矽閘極上之溫度上升的氧化物上。在p+多晶矽 的平面化後，形成一個溫度上升之氧化物的第二層。現在 轉向圖8’描述在放置和平面化〆摻雜多晶矽226以形成第 二閘極後的晶片部分202。隨後在放置的多晶矽226上形成 溫度上升的氧化物228。 下個步驟114是移除側牆分隔器，及以固有的多晶矽填滿 打開的側牆分隔器，用以最大化此方法中後來這部分内的 石夕化物形成。隨意地，若各個單獨的閘極接點皆是想要的 ’側牆分隔器可留在適當的位置。接著使用在溫度上升之 氧化物的兩個層上終止的一 CMP方法平面化固有的多晶石夕 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 578295 A7 ___ B7 五、發明説明（1〇 ) 。由於幾乎沒有要移除的過量固有多晶矽，故此平面化方 法不需要高選擇性。接著使用-相同的平面化方法移除兩 個閘極上已曝露之溫度上升的氧化物。同樣的，此處理步 驟也不需要高選擇性。現在轉向圖9，描述在已移除側牆分 隔器214之剩餘部分，及隨後以固有多晶矽23〇填滿間隔後 的晶片部分200。接著圖10描述在已藉由CMp方法移除過量 多晶矽230及溫度上升之氧化物22〇與228後的晶片部分2〇〇 。此僅留下固有多晶石夕230的小部份在原本形成之側牆分隔 器的間隔内。將使用固有多晶矽23〇的這部分以允許形成連 接後來處理流程中之p +和^多晶矽閘極的矽化物橋接器。 返回方法100，下個步驟116是依照模式建造閘極。這包 含選擇地移除閘極材料的部分，其相鄰存在於電晶體的源 極和汲極部分。這較佳藉由使用標準的平版印刷技術完成 ，即放置和依照模式建造一硬罩，p遺後並使用&依照模式 建造的硬罩做為閘極材料之蝕刻期間内 於此硬罩和已形成於主體上的㈣終止層相同，故^佳^ 一氮化物硬罩。 現在轉向圖11，以透視形式描述晶片部分2〇〇。已形成延 伸過兩個閘極的一氮化物硬罩232，#包含n+閘極多晶矽 218和〆閘極多晶矽226。現在轉向圖12,描述使用一選擇 …硬罩的蝕刻以依照模式建造閘極多晶矽2 1 8和閘極多晶 ^ 2曰26後#曰曰片#分2〇〇。&模式較佳向下移除所有的閘極 夕曰曰矽到内敢的氧化物層2〇4。較佳藉由選擇給氮化物的一 方向#刻το成閘極的模式。因此’此模式不移除⑽主體撤 -13-
578295
的部分，其係由先前所形成的氮化物蝕刻終止層208保護。 此模式留下部份的n+多晶矽218和〆多晶矽226，其定義雙 閘極電晶體的兩個閘極。 在較佳實施例中執行一緩衝HF清理，接著執行一個設計 在所有已曝露的矽表面上增加氧化物的熱重新氧化作用。 此較佳形成一個薄50埃的氧化物薄幕，其在閘極碰到主體 時提供好的介面。 方法100内的下個步驟118是形成電晶體内的源極，汲極 ，以及函素佈植。較佳在主體全部的四個方向製造這些佈 植，用以確保在主體的兩面有一致的佈植。特別是由主體 之源極和汲極部分的兩面製造源極與汲極佈植。接著以不 同的佈植能量和角度製造佈植，用以形成提供短通道效果 的鹵素佈植。為了確保鹵素摻雜物的配置比源極/汲極摻雜 物更低於閘極電極，以較高能量和有關翼片之較準確角度 執行鹵素佈植。對於nFET，通常為範圍在1至5千電子伏 (keV)，及具有有關翼片角度介於75。和8〇。之吸收劑量5 χ 10至2 X 1 〇 cm的源極/汲極佈植使用碎，而為具有能量 範圍在5至15千電子伏，及具有有關翼片角度介於2〇。和3〇。 之齒素之吸收劑量1 X 10i3至8 x 10i3 cm·3的鹵素佈植使用 硼。同樣的，對於pFET，通常為範圍在〇.5至3千電子伏（keV) ’及具有有關翼片角度介於75。和80。之吸收劑量5 x 10"至 2 X 1015 cm·3的源極/汲極佈植使用硼，而為具有能量範圍 在20至45千電子伏，及具有有關翼片角度介於2〇。和3〇。之 齒素之吸收劑量1 X 1〇13至8 X 1〇13 cm-3的鹵素佈植使用砷 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 二此外，上述的所有佈植皆須合適於晶片方位的角度，通 常是在水平方位7。到30。間。 下個步驟120是將厚度大於b〇χ上結合閘極電極和硬罩 之向度的介質放置覆蓋在整個閘極電極和曝露翼片，平面 化及部分地隱藏直到部分的（通常是1〇到5〇 11111)硬罩和閘 極電極，但非任一源極/汲極翼片部分曝露為止。如將變得 *’’、員見的疋，此步驟是在電晶體閘極邊緣上形成側牆分隔器 的σ卩伤。所使用的介質較佳地包含氧化物，其可選擇地 蝕刻到已形成的氮化物硬罩。現在轉向圖13，描述已在電 晶體閘極電極周圍放置介質24〇，已平面化及已隨後隱藏後 的晶片部分200。此介質係較佳地使用選擇給先前提供之氮 化物硬罩232的方向蝕刻隱藏。 下個步驟122在閘極的邊緣上形成側牆分隔器，並蝕刻先 前放置的介質。這較佳使用介質材料之一致放置來完成， 接著進行一方向的蝕刻。此側牆分隔器較佳是由氮化物形 成的。隨後可使用氮化物側牆分隔器與氮化物硬罩遮蓋一 方向的蝕刻並藉此移除鄰近閘極氧化物之外的氧化物。 現在轉向圖14 ’描述在已形成氮化物側牆分隔器242，及 姓刻去除介質240 ’僅留下相鄰電晶體閘極之側牆部分244 後的晶片部分200。結合硬罩232，側牆分隔器242及側牆部 刀244 ’用以有效地絕緣閘極與下一個形成的源極和没極接 點。 下個步驟124是形成源極和汲極接點。這較佳藉由利用接 觸材料填滿先前已移除空間來完成。接觸材料可以是石夕， -15· 本紙張尺度適财g g家標準(CNS) Α4規格(210 X 297公爱） ----- 578295 A7 ____ B7 ____ 五、發明説明（13 ) 鎢或其他傳導材料的選擇放置，其可製造低電阻接點至n + 和/或p +矽。若使用矽，則分別為nFET或pFE 丁退化摻雜n + 或P+。可放置材料直到其覆蓋晶片之高度高於氮化物硬罩 的高度，且隨後利用RIE平面化及/或化學機械磨光，直到 完全地曝露氮化物硬罩為止。其次，如圖1 5所述，使用罩 以依照模式建造晶片，該罩係用於蝕刻源極/汲極接觸材料 之非想要部分，以便與汲極絕緣且由複數個這類FET彼此 間絕緣。最後，可由RIE或其他蝕刻技術選擇地移除此硬罩 ，例如熱磷酸，及例如約以7〇(rc放置或燒結鈷或鈦等金屬 ，以便在整個閘極上形成金屬矽化物，而就矽接點本身而 言，也同樣形成於整個源極和汲極接點。 現在轉向圖1 6 ’描述一交替的較佳實施例方法3〇〇。此方 法之優點是因分隔器現在只有一次曝露到電抗離子蝕刻， 而產生對用於定義電晶體主體之側牆分隔器的最小侵蝕。 因此，以本實施例所完成之矽蝕刻外觀被控制得相當的好 。在步驟3 0 1 ’準備晶片，钱刻終止層和一心軸層皆形成於 如上述方法100之步驟101的步驟内。接著於步驟3〇2内依照 模式建造心軸層並直接地蝕刻蝕刻終止層。與方法1 〇〇的不 同之處是’在依照模式建造钱刻終止層前，沒有在心軸層 上形成側牆分隔器。轉向圖1 7，描述在形成蝕刻終止層， 心軸層，以及直接地蝕刻心軸層和蝕刻終止層後的晶片部 分 200 〇 下個步驟3 0 4是使用剩餘心軸層做為一個罩，用以依照模 式建造SOI層，並在SOI層的曝露面上形成閘極氧化物。這 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 578295 A7
較佳藉由使用一合適的電抗離子蝕刻，並接著一通常介於 750X：和800t;的熱氧化作用，或藉由諸如銘氧化物之高k 材料的CVD放置以完成之。同樣的，纟此步驟期間，可完 成電晶體主體的佈植。此較佳包含一個到s 〇丨層之曝露側牆 内的有角度佈it，其完成於形成閘極氧化物之前。此心 用於適當地摻雜電晶體之主體。如以下將更加詳細說明的 ，在某種程度上可執行此佈i，其達到—致的濃度密度以 幫助彌補可用別的方法產生主體厚度變化的門檻值電壓變 化。 現在轉向圖18 ,描述在已依照模式建造s〇i層2〇2和已在 SOI層202之面上形成閘極氧化物216的晶片部分2〇〇。同樣 的，也可在形成閘極氧化物前執行一有角度的主體佈植。 返回圖16，下個步驟3〇6是放置和平面化閘極材料。如上 所述，在較佳實施例中，雙閘極電晶體具有一個形成n+的 閘極和另一個形成P+的閘極。在所描述之實施例中，首先 f成的是n+閘極。轉向圖19,描述在已放置和平面化^多 晶矽218後的晶片部分2〇〇。如將變得顯見的是，將使用^ 多晶矽以形成較佳實施例雙閘極電晶體内的其中一個閘 極。 下個步驟308是移除剩餘的心軸材料，形成一個沿著剩餘 第一閘極材料邊緣的側牆分隔器，以及在多晶矽閘極材料 上形成一個中間氧化物層。藉由在多晶矽閘極上增加熱氧 化物以形成中間氧化物層。現在轉向圖20,描述在已移除 〜軸層2 12，及在第一閘極材料之側牆上形成側牆分隔器
裝 訂
-17-
578295 A7 -—__B7_ ._ 五、發明説明（15 ) 302’和已在閘極多晶矽218上形成一熱氧化物層22〇後的晶 片部分200。選擇地蝕刻在剩餘心軸層下的氮化物層2〇8至 氧化物220，其接著一個移除位於剩餘心軸層下之剩餘氧化 物層206的短暫HF蝕刻。 下個步驟3 10是蝕刻已曝露的s〇i層。此步驟係較佳藉由 使用#刻終止於内嵌氧化物層上之S0I層的電抗離子蝕刻 以70成之。其完成依照模式建造^^^層，用以定義雙閘極電 晶體之主體的厚度。接著在電晶體主體的曝露面上形成一 問極氧化物。同樣的，在此步驟内也可在電晶體主體内執 行另一個佈植。這也較佳地包含一有角度的佈植到s〇I層的 曝露側牆内，其完成於閘極氧化物的形成之前。 現在轉向圖21，描述在依照模式建造301層2〇2後的晶片 部分200。SOI層202的剩餘部分包含雙閘極電晶體的主體。 使用一熱氧化作用或藉由放置一介質薄幕，在已曝露的s〇I 層202上形成閘極氧化物221。 下個步驟3 12是為第二閘極放置和平面化閘極材料。如上 所述，較佳實施例使用相反摻雜的閘極材料以形成兩個閘 極。因此，較佳實施例使用p+摻雜的多晶矽以形成兩個閘 極的第二個閘極。平面化p+多晶矽閘極材料終止於先前形 成於η多晶矽閘極上之溫度上升的氧化物上。在p+多晶矽 的平面化後，形成一個溫度上升之氧化物的第二層。現在 轉向圖22 ,描述在放置和平面化p +摻雜多晶矽226以形成第 二閘極後的晶片部分202 ^隨後在放置的多晶矽226上形成 溫度上升的氧化物228。 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 578295
下個步驟3 14是移除側牆分隔器，及以固有的多晶矽填滿 打開的側牆分隔器，用以最大化此方法中後來這部分内的 石夕化物形成。P遺意地，若各個單獨的問極接點皆是想要的 二側牆分隔器可留在適當的位置。接著使用在溫度上升之 氧化物的兩個層上終止的一 CMp方法平面化固有的多晶矽 。由於幾乎沒有要移除的過量固有多晶矽，故此平面化方 法不需要南選擇性。接著使用一相同的平面化方法移除兩 個閘極上已曝露之溫度上升的氧化物。同樣的，此處理步 驟也不需要高選擇性。現在轉向圖23，描述在已移除側牆 分隔器302之剩餘部分，及隨後以固有多晶矽23〇填滿間隔 後的晶片部分200。接著圖24描述在已藉由CMP方法移除過 量多晶矽230及溫度上升之氧化物22〇與228後的晶片部分 200。此僅留下固有多晶矽230的小部份在原本形成之側牆 分隔器的間隔内。將使用固有多晶矽23〇的這部分以允許形 成連接後來處理流程中之p +和n+多晶矽閘極的矽化物橋接 返回方法300，剩餘的步驟316至326與方法1〇〇中所說明 的步驟116至126相同。同樣的，方法300之優點是因分隔器 現在只有一次曝露到電抗離子蝕刻，而產生對用於定義電 晶體主體之側踏分隔器的最小侵姓。因此，以本實施例所 完成之矽蝕刻外觀被控制得相當的好❹ 在本發明的一個附加實施例中，實行該等步驟以彌補門 檻值電壓變化，其通常因為主體厚度變化而發生。尤其是 ，門檻值電壓是至少部分地根據主體厚度而定。如上所述 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 578295 A7 B7
五、發明説明（ 大部分《由用於$義側牆影像轉換期間之主體的側踏分 隔器決定主體的厚度。一般而士，用於° 奴而，用於形成側牆分隔器的 方法可使侧牆分隔器的厚度產生一些變化。因此，结果裝 置的門檻值電壓可以有一些變化。在很多情形下二門檻 值電壓變化將在可容忍的限制之内。然而，在—些情形^ 則需要彌補這些變化。 ^ ^ y 在此實施例中，執行-個主體的—致摻雜，用以彌補厚 度差異。通常在此實施例中需要在具有不同於主體厚度之 岔度的三維辨向内製造摻雜一致，如同反對產生摻雜物數 量的摻雜結構。可藉由製造一個在主體内產生一固定且一 致摻雜物濃度密度的佈植以完成之。較佳是藉由在曝露主 體之面時製造許多有角度的佈植到主體内以完成之。舉例 說明，可在曝露一個面時製造一佈植（如圖4所述）和在曝露 其他面時製造第二佈植（如圖7所述）。舉例說明，正好在具 有有關晶片表面傾斜之45。離子佈植的閘極氧化作用前，藉 由佈植圖4中矽的已曝露側牆以完成一個一致的翼片摻雜 ，並因此可與垂直翼片傾斜40。。在某種程度上可以不同吸 收劑量使用一串能量，其透過翼片範圍結合以製造摻雜物 原子的一致分佈（如圖25所述），其中分別地以各自之2.1， 4.4 , 9.3 , 19.5和40.8 xlO12原子/平方公分的吸收劑量，將 0.6千電子伏，1.2千電子伏，2.4千電子伏和9.6千電子伏的 硼能量佈植一矽側牆。 在另 個方法中’在形成姓刻終止層和心轴層前，藉由 執行一垂直佈植以製造一致的濃度。當製造這一類佈植時 -20- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ 297公釐) 578295 A7 B7 五、發明説明（18 ) ’其後接著進行大規模韌煉，實質上已完成一致的摻雜濃 度。此外，可使用多重垂直佈植以達到一致性。 在所有的實施例中，pFET和nFET需要個別地遮蓋和佈植 ，為pFET使用磷或砷，為nFET使用硼。 由於大約可從下列方程式得到用於具有摻雜元素鈉之主 體之不對稱雙閘極FET的門檻值電壓（Vt):
Vt =
Toxs Τ· λ
Toxs +
Tsi · ε〇χ
Eg 4* φη75 . T〇XS〇e 方程式1 £si 其中Ssi是矽的電容率，Eg是矽的頻帶間能量…丨1 eV)， Tsi是主體厚度，λ是相鄰於強閘極表面之下矽主體内反向 層之電荷中心點的深度（》1 nm)，Qe是電子的電荷，Na是主 體（或翼片）的摻雜密度，φπ^是當形成反向層時，有關於反 向層之閘極電極費米能階的閘極電極費米能階，而是閘 極介質的電容率，丁oxs是具有更吸引反向通道載波（一 nFE丁 内的n+電極和一 pFET内的p+電極）之費米能階閘極電極的 絕緣體厚度，而Toxw*具有較不吸引反向通道載波（一 nFET的p+電極和一 pFET内的n+電極）之費来能階閘極電極 之絕緣體的絕緣體厚度。由此方程式可數學顯示摻雜的一 個選擇，鈉做為微分有關鈉的方程式，解答衍生物消失之 條件，其提供相當遲鈍於摻雜的Vt。明白的是，當主體摻 雜納’其係選擇做為約同於方程式2 : -21 - 本紙張尺度適財國^¥?^74規格(210 X 297公釐） 裝 訂
線 578295 A7
___{Toxs^ λ) 丁oxs Γ " "' ' zt 方程式2 L Ss,」 而vt將相當遲鈍於矽主體厚度内的變化。 藉由執行許多有角度的佈植到主體内，執行許多垂直佈 植二或使用大規模的韌煉，可達到一個較一致的摻雜物濃 度也度。不官主體厚度，具有一個一致的密度將為不同的 厚度產生不同的總摻雜數.舉例說明，當建立一個一致的 摻雜濃度時，一個較厚的主體擁有比一個較薄的主體多的 杉雜數。這改變彌補不同主體厚度的摻雜數量，並產生 較少的門播值電壓變化，該變化通常是以主體厚度變化之 結果的形成發生。轉向圖25 ,描述一用於一個一般且無競 爭力之雙閘極電晶體和一用於一雙閘極電晶體之繪製的門 檻值電壓（VT)對主體厚度（丁 y曲線圖，其已藉由提供較一 致的摻雜濃度以彌補門檻值電壓變化。 如所述的，其中已非一致地摻雜主體之雙閘極電晶體的 門檻值電壓顯示較少的變化以做為主體厚度的一項功能。 因此，主體之非一致濃度密度摻雜彌補通常將大大地影響 門檻值電壓的主體厚度變化。 因此’本發明提供一種雙閘極電晶體及一種形成產生改 良裝置之相同性能和密度的方法。本發明使用之較佳實施 例長:供一具有不對稱閘極摻雜的雙閘極電晶體，其中將雙 閘極的其中一個退化地摻雜n類型並將其他的退化地摻雜p -22- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)

Claims (1)

  1. 年 . 一‘广 Ϊ /#錄JL翻 \專利申請案 年⑽申請專利範圍 A8 B8 C8 D8 種用於.形成一電晶體之方法，該方法包含下列步驟： Θ提供一半導體基底； b)圖案化該半導體基底以提供一第一主體邊緣； C)提供一相鄰於該第一主體邊緣之一第一費米能階的 第一閘極結構； d) 圖案化該半導體基底以提供一第二主體邊緣，定義 一電晶體主體之半導體基底的第一和第二主體邊 緣；以及 e) 提供一相鄰於該第二主體邊緣之一第二費米能階的 第二閘極結構。 閘極結構包含^型材料 $申印專利範圍第丨項之方法，其中一第一費米能階之 弟一閘極結構包含p型材料且其中一第二費米能階之第 3·如申請專利範圍第1頂夕t ^ 国罘負之方法，其中一第一費米能階之 苐一閘極結構包含. 一 再匕3 n型材枓且其中一第二費米能階之第 二閘極結構包含P型材料。 4·如申請專利範圍第ϊ g J现囷弟1項之方法，其中半導體基底包含一 絕緣體上有矽之層，且豆由固杂 ^ 屬且其中圖案化該半導體基底以提供 一第一主體邊緣的步驟包合 . ^ ^ /哪匕3圖案化該絕緣體上有矽之 層’而其中圖案化該半導體基底以提供二 的步驟包含圖案化該絕緣體上有矽之層 、’ 5·如申請專利範圍第1項之方法，尚包心第一主體邊緣 上形成-第-閘極介質芦和在楚 貝層和在第二主體邊緣上形成一 本紙張尺度適财_家鮮(CNS) A4規格公釐 578295 A B c I 申請專利範圍 第二閘極介質層的步驟。 6·如申：專利蛇圍第1項之方法，其中圖案化該半導體基 底以提供一第一主體邊緣之步驟包含在半導體基底上 形成一心軸層案化該心轴層以形成一已曝露的面； 與形成一相鄰於已曝露面之側牆分隔器，而其中側牆分 隔器之一第一邊緣定義第一主體邊緣。 7·如申請專利範圍第6項之方法，其中圖案化該半導體基 底以提供一第二主體邊緣的步驟包含使用側牆分隔器 之一第二邊緣以定義第二主體邊緣。 8·如申請專利範圍第丨項之方法，尚包含藉由執行一有角 度的佈植到電曰曰體主體内，用以形成一源極/汲極佈植到 電晶體之主體内的步驟。 9·如申請專利範圍第丨項之方法，尚包含在電晶體主體内 形成一實質上一致的摻雜物濃度密度的步驟。 1〇·如申請專利範圍第9項之方法，其中在電晶體主體内形 成一實質上一致的摻雜物濃度密度的步驟包含執行複 數個有角度的佈植到主體内。 11.如申請專利範圍第1項之方法，其中在電晶體主體内形 成一貫質上一致的摻雜物濃度密度的步驟包含形成一 w於0 · 3 N A和3 N A間之摻雜物濃度，其中n A係定義為： Να 2 Toxs (Toxs + λ) (Toxs) + Toxw + Tsi ·— Ssi 方程式2 -2 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 578295 A8 B8
    A 利範圍第9項之方法，其中在電晶體主體内形 、貝貝上一致的摻雜物濃度密度的步驟包含在曝露 第一主體邊緣時執行-第-有角度的佈植和在曝露第 一主體邊緣時執行一第二有角度的佈植。 •::明專利範圍第1 1項之方法，其中第-有角度的佈植 含有關半導體基底之大約45。的佈植且其中第二有 角度的佈植包含一有關半導體基底之大約45。的佈植。 14·如申請專利範圍第1項之方法，其中圖案化該半導體基 底以提供一第一主體邊緣的步驟包含在半導體基底上 形成一心軸層；圖案化該心軸層，和使用已圖案化該心 軸層以定義第一主體邊緣。 15·如申請專利範圍第14項之方法，其中圖案化該半導體基 底以提供一第二主體邊緣的步驟包含形成一相鄰於一 閑極材料層的側牆分隔器和使用此側牆分隔器以定義 第一主體邊緣。 16· —種用於形成一場效應電晶體之方法，該方法包含下列 步驟： a) 提供一絕緣體上有矽的基底，此絕緣體上有石夕的基底 包含一位於内嵌之介質層上的矽層； b) 在矽層上形成一心軸層；圖案化該心軸層以定義一心 軸層邊緣； c) 圖案化該具有心軸層邊緣之矽層，圖案化該石夕層提供 一第一主體邊緣； d) 在第一主體邊緣上形成一第一閘極介質； -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)' ' --------— 申請專利範圍 e) j供一相鄰於在第一閘極介質上第一主體邊緣之一 第一費米能階的第一閘極結構； f) 圖案化該心軸層以曝露第一閘極結構之一第一邊緣； g) 形成相鄰於第一閘極結構之第一邊緣的一側牆分隔 h為，側牆分隔器具有一第一邊緣和一第二邊緣； h) 圖案化該具有側牆分隔器之第二邊緣的矽層，圖案化 该矽層提供一第二主體邊緣，其中已圖案化該矽層的 •第一和第二主體邊緣定義一電晶體主體； 費 0在第二主體邊緣上提供一第二問極介質；以及 j)提供一相鄰於第二閘極介質上第二主體之一第二 米能階的第二閘極結構。 17·，申睛專利範圍第1 6項之方法，其中一第一費米能階 第一閘極結構包含p型材料而其中一第二費米能階之 二閘極結構包含η型材料。 之 第 18.如申請專利範圍第1 6項之方法，其中一第一費米能階 第一閘極結構包含η型材料而其中一第二費米能階之 二閘極結構包含Ρ型材料。 19·如申請專利範圍第16項之方法，尚包含藉由執行一有角 度的佈植到電晶體主體内，用以形成一源極/汲極佈植到 電晶體之主體内的步驟。 20.如申請專利範圍第16項之方法，其中放置側牆分隔器材 料到側牆分隔器凹槽内的步驟包含在該凹样内形成一 側牆氧化物層，在該側踏氧化物層上形成；化物層， 和以一氧化物之放置填滿該側牆分隔器凹槽。 曰 -4- 578295 A8 B8 C8
    21·如申請㈣範圍第16項之方法，尚包含在電晶體主體内 形成Λ貝上一致的摻雜物濃度密度的步驟。 忍如申料利範圍第21項之方法，其中在電晶體主體内形 成一貫質上—纟的摻雜物漠度密度的步冑包含執行複 數個有角度的佈植到主體内。 23·如：：：利範圍第21項之方法，其中在電晶體主體内形 j 一貫質上一致的摻雜物濃度密度的步驟包含在曝露 第一主體邊緣時執行一第一有角度的佈植和在曝露第 二主體邊緣時執行一第二有角度的佈植。 %如申請專利範圍第23項之方法，其中第一有角度的佈植 包a —有關絕緣體上有矽之基底之大約45。的佈植且其 中第二有角度的佈植包含一有關絕緣體上有矽之基底 之大約45。的佈植。 25. —種電晶體，包含： a) —形成於一基底上的電晶體主體，電晶體主體具有一 第一垂直邊緣和一第二垂直邊緣； b) —相鄰於電晶體主體第一垂直邊緣的第一閘極結構 ，第一閘極結構具有一第一費米能階；以及 0 —相鄰於電晶體主體第二垂直邊緣的第二閘極結構 ’第二閘極結構具有一第二費米能階。 26. 如申請專利範圍第25項之電晶體，其中第一閘極結構包 含P型材料而其中第二閘極結構包含^型材料。 27·如申請專利範圍第25項之電晶體，其中第一閘極結構包 含η型材料而其中第二閘極結構包含p型材料。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董） k 訂
    .如申请專利範圍第2 5項之電晶體 —部份絕緣體上有矽的層。 其中電晶體主體包含 29’如申請專利範圍第25項之電晶體，其中第一與 結構包含多晶石夕。 第二閘極 3α=請專利範圍第25項之電晶體，尚包含—電晶體主體 第一邊緣與第一閘極結構間的第一閘極介質和一電晶 體主體第二邊緣與第二閘極結構間的第二閘極介質。 31·如申請專利範圍第25項之電晶體’其中電晶體主體包含 —源極/汲極佈植到電晶體主體内。 32·如申請專利範圍第25項之電晶體，其中電晶體主體具有 —實質上一致的摻雜物濃度密度。 如申叫專利粑圍第32項之電晶體，其中實質上一致的摻 雜物濃度密度是包含複數個有角度的佈植到選擇的電 晶體以產生一實質上一致摻雜物濃度密度。 34.如申請專利範圍第32項之電晶體，其中實質上一致的摻 雜物濃度包含一介於〇·3 Na和3 NA間之摻雜物濃度，其 中Na係定義為： λΓ 2s〇xEg (Toxs + λ)_ 7^ΓΤ； 厂ε。;2 方程式 2 (T〇XS)^r Τ,ΟΧ^^τ TSl'~ * O 35.如申請專利範圍第25項之電晶體，其中電晶體主體第一 邊緣在電晶體主體第二邊緣的對面且其中電晶體主體 第一邊緣和電晶體主體第二邊緣實質上垂直於基底的 -6 - .4 578295 A8 B8 C8 D8 六、申請專利範圍 最高表面。 36. —種雙閘極場效應電晶體，包含： k a) —電晶體主體，由一形成於一絕緣體層上的矽層形成 電晶體主體，此電晶體主體具有一第一垂直的邊緣和 一垂直的第二邊緣，其中電晶體主體第一邊緣和電晶 體主體第二邊緣在彼此的對面且實質上垂直於絕緣 體層； b) —形成於電晶體主體第一邊緣上的第一閘極介質 層； c) 一形成於電晶體主體第二邊緣上的第二閘極介質 層； d) —形成於相鄰電晶體主體第一邊緣之第一閘極介質 層上的第一閘極結構，此第一閘極結構包含p型多晶 矽；以及 騫 e) —形成於相鄰電晶體主體第二邊緣之第二閘極介質 層上的第二閘極結構，此第二閘極結構包含η型多晶 石夕。 37. 如申請專利範圍第36項之雙閘極場效應電晶體，尚包含 一源極/汲極佈植於透過執行一有角度之佈植到電晶體 主體内所形成的電晶體主體。 38. 如申請專利範圍第36項之雙閘極場效應電晶體，其中主 體包含一實質上一致的摻雜物濃度密度。 39. 如申請專利範圍第38項之雙閘極場效應電晶體，其中實 質上一致的摻雜物濃度密度是由執行複數個有角度的 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 578295
    A8 B8 C8
    裝 訂
    578295 A8 B8 C8 D8 六、申請專利範圍 體翼片的步驟包含在一半導體層上形成一心軸層；圖案 化該心軸層以形成一已曝露之面，其中心軸層的已曝露 面定義該單一晶體半導體翼片的第一面。 47.如申請專利範圍第46項之方法，其中形成單一晶體半導 體翼片的步驟尚包含形成一側牆分隔器，該側牆分隔器 定義該單一晶體半導體翼片的第二面。 48·如申請專利範圍第41項之方法，其中傾斜佈植第一面和 傾斜佈植第》一面的步驟提供一單一晶體半導體翼片内 的實質上一致的摻雜物濃度密度。 49_如申请專利範圍第48項之方法，其中在電晶體主體内形 成一貫質上一致的摻雜物濃度密度包含形成一介於〇.3 N a和3 N a間之掺雜物濃度，其中n A係定義為： _ IsoiEg {Toxs^r /1) Γα" \{T〇Xs)+To^Tsi·^' 方程式2 L “J 0 50·如申請專利範圍第41項之方法，其中傾斜佈植單一晶體 半導體翼片之該第一面和傾斜佈植單一晶體半導體翼 片之該第二面的步驟包含相對於第一面之大約。和相 對於第二面之大約45。的佈植。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
TW091113496A 2001-06-21 2002-06-20 Double gated transistor and method of fabrication TW578295B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/886,823 US6960806B2 (en) 2001-06-21 2001-06-21 Double gated vertical transistor with different first and second gate materials

Publications (1)

Publication Number Publication Date
TW578295B true TW578295B (en) 2004-03-01

Family

ID=25389849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113496A TW578295B (en) 2001-06-21 2002-06-20 Double gated transistor and method of fabrication

Country Status (9)

Country Link
US (3) US6960806B2 (zh)
JP (1) JP4453960B2 (zh)
KR (1) KR100518128B1 (zh)
CN (1) CN1272855C (zh)
AU (1) AU2002317778A1 (zh)
DE (1) DE10296953B4 (zh)
IL (1) IL159476A0 (zh)
TW (1) TW578295B (zh)
WO (1) WO2003001604A2 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770516B2 (en) * 2002-09-05 2004-08-03 Taiwan Semiconductor Manufacturing Company Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US20060154423A1 (en) * 2002-12-19 2006-07-13 Fried David M Methods of forming structure and spacer and related finfet
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100506460B1 (ko) * 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
KR100555569B1 (ko) 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
US6969659B1 (en) 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US20060046392A1 (en) * 2004-08-26 2006-03-02 Manning H M Methods of forming vertical transistor structures
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100679693B1 (ko) * 2004-10-29 2007-02-09 한국과학기술원 비대칭적인 일함수를 갖는 이중 게이트 구조를 이용한2비트 비휘발성 메모리 소자 제조 방법 및 그 구조
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7202117B2 (en) * 2005-01-31 2007-04-10 Freescale Semiconductor, Inc. Method of making a planar double-gated transistor
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7413981B2 (en) 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
KR101146588B1 (ko) 2006-08-11 2012-05-16 삼성전자주식회사 Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7659579B2 (en) * 2006-10-06 2010-02-09 International Business Machines Corporation FETS with self-aligned bodies and backgate holes
JP2008098553A (ja) 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置及びその製造方法
US7960760B2 (en) * 2006-12-28 2011-06-14 Texas Instruments Incorporated Electrically programmable fuse
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US7982269B2 (en) * 2008-04-17 2011-07-19 International Business Machines Corporation Transistors having asymmetric strained source/drain portions
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
US8617937B2 (en) 2010-09-21 2013-12-31 International Business Machines Corporation Forming narrow fins for finFET devices using asymmetrically spaced mandrels
US8885381B2 (en) 2010-12-14 2014-11-11 Sandisk 3D Llc Three dimensional non-volatile storage with dual gated vertical select devices
CN102903750B (zh) * 2011-07-27 2015-11-25 中国科学院微电子研究所 一种半导体场效应晶体管结构及其制备方法
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
CN103426756B (zh) * 2012-05-15 2016-02-10 中国科学院微电子研究所 半导体器件及其制造方法
KR101286707B1 (ko) * 2012-05-17 2013-07-16 서강대학교산학협력단 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법
KR101402697B1 (ko) * 2012-12-11 2014-06-03 한국과학기술원 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
CN104576386B (zh) * 2013-10-14 2018-01-12 中国科学院微电子研究所 一种FinFET及其制造方法
KR102124063B1 (ko) 2013-10-29 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
CN105990344B (zh) * 2015-02-28 2018-10-30 北大方正集团有限公司 一种cmos集成电路
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9793270B1 (en) 2016-04-21 2017-10-17 International Business Machines Corporation Forming gates with varying length using sidewall image transfer
US10381348B2 (en) 2017-01-10 2019-08-13 International Business Machines Corporation Structure and method for equal substrate to channel height between N and P fin-FETs
US10734479B1 (en) 2019-01-23 2020-08-04 International Business Machines Corporation FinFET CMOS with asymmetric gate threshold voltage
US10790357B2 (en) 2019-02-06 2020-09-29 International Business Machines Corporation VFET with channel profile control using selective GE oxidation and drive-out
US11158715B2 (en) 2019-06-20 2021-10-26 International Business Machines Corporation Vertical FET with asymmetric threshold voltage and channel thicknesses

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872491A (en) * 1973-03-08 1975-03-18 Sprague Electric Co Asymmetrical dual-gate FET
US4041519A (en) * 1975-02-10 1977-08-09 Melen Roger D Low transient effect switching device and method
US5032529A (en) * 1988-08-24 1991-07-16 Harris Corporation Trench gate VCMOS method of manufacture
US4996575A (en) * 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
JP2994670B2 (ja) * 1989-12-02 1999-12-27 忠弘 大見 半導体装置及びその製造方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
JP3252578B2 (ja) * 1993-12-27 2002-02-04 ソニー株式会社 平面型絶縁ゲート電界効果トランジスタの製法
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
JPH0832040A (ja) 1994-07-14 1996-02-02 Nec Corp 半導体装置
US5576227A (en) * 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
JPH08204191A (ja) 1995-01-20 1996-08-09 Sony Corp 電界効果トランジスタ及びその製造方法
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
DE19535629C1 (de) * 1995-09-25 1996-09-12 Siemens Ag Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19548056C1 (de) * 1995-12-21 1997-03-06 Siemens Ag Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
JPH09205152A (ja) * 1996-01-25 1997-08-05 Sony Corp ２層ゲート電極構造を有するｃｍｏｓ半導体装置及びその製造方法
US5780330A (en) * 1996-06-28 1998-07-14 Integrated Device Technology, Inc. Selective diffusion process for forming both n-type and p-type gates with a single masking step
US5670397A (en) * 1997-01-16 1997-09-23 Powerchip Semiconductor Corp. Dual poly-gate deep submicron CMOS with buried contact technology
US6015991A (en) * 1997-03-12 2000-01-18 International Business Machines Corporation Asymmetrical field effect transistor
US5933721A (en) * 1997-04-21 1999-08-03 Advanced Micro Devices, Inc. Method for fabricating differential threshold voltage transistor pair
US5939937A (en) * 1997-09-29 1999-08-17 Siemens Aktiengesellschaft Constant current CMOS output driver circuit with dual gate transistor devices
US6197672B1 (en) 1998-12-08 2001-03-06 United Microelectronics Corp. Method for forming polycide dual gate
US6265293B1 (en) * 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme
US6362057B1 (en) * 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6396108B1 (en) * 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6693009B1 (en) * 2000-11-15 2004-02-17 Advanced Micro Devices, Inc. Flash memory cell with minimized floating gate to drain/source overlap for minimizing charge leakage
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6586296B1 (en) * 2001-04-30 2003-07-01 Cypress Semiconductor Corp. Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks

Also Published As

Publication number Publication date
WO2003001604A3 (en) 2003-09-04
KR20040012900A (ko) 2004-02-11
DE10296953B4 (de) 2010-04-08
US6960806B2 (en) 2005-11-01
JP4453960B2 (ja) 2010-04-21
DE10296953T5 (de) 2004-04-29
US20020197781A1 (en) 2002-12-26
US20050221543A1 (en) 2005-10-06
CN1272855C (zh) 2006-08-30
CN1518772A (zh) 2004-08-04
US7645650B2 (en) 2010-01-12
US20070254438A1 (en) 2007-11-01
IL159476A0 (en) 2004-06-01
AU2002317778A1 (en) 2003-01-08
JP2004531085A (ja) 2004-10-07
KR100518128B1 (ko) 2005-10-04
WO2003001604A2 (en) 2003-01-03
US7288445B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
TW578295B (en) Double gated transistor and method of fabrication
TWI304272B (en) Gate electrode for a semiconductor fin device
US6492212B1 (en) Variable threshold voltage double gated transistors and method of fabrication
TW580771B (en) Strained fin FETs structure and method
US7064019B2 (en) Implanted asymmetric doped polysilicon gate FinFET
US7052958B1 (en) FinFET CMOS with NVRAM capability
US7323379B2 (en) Fabrication process for increased capacitance in an embedded DRAM memory
JP4550146B2 (ja) 抵抗が低減されたｆｉｎＦＥＴ及びその製造方法
JP5116294B2 (ja) 半導体構造およびその製造方法（垂直ｓｏｉトレンチｓｏｎｏｓセル）
US7256458B2 (en) Doubly asymmetric double gate transistor structure
KR101528880B1 (ko) 균질하게 실리사이드화된 핀 끝 부분들을 가지는 다중 게이트 트랜지스터
JP5559201B2 (ja) メモリデバイス及びメモリデバイスの形成方法
US20150348976A1 (en) Semiconductor device having junctionless vertical gate transistor and method of manufacturing the same
TWI249845B (en) Semiconductor device
JPWO2009057194A1 (ja) 半導体構造及び当該半導体構造の製造方法
TW200425519A (en) Self-aligned isolation double-gate FET
TW200807629A (en) CO-integration of multi-gate fet with other fet devices in CMOS technology
US20080315300A1 (en) Semiconductor device and method for manufacturing semiconductor device
TW201916175A (zh) 在先進裝置中用於增進裝置效能之側壁工程
TWI270210B (en) Field-effect transistor, associated use and associated fabrication method
TWI581319B (zh) 半導體裝置及製造方法
JP3986742B2 (ja) メモリセル形成方法
US11888074B2 (en) Flash memory device with three-dimensional half flash structure and methods for forming the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees