CN1213901A - 锁存器电路和具有该锁存器电路的半导体集成电路 - Google Patents

锁存器电路和具有该锁存器电路的半导体集成电路 Download PDF

Info

Publication number
CN1213901A
CN1213901A CN98120082A CN98120082A CN1213901A CN 1213901 A CN1213901 A CN 1213901A CN 98120082 A CN98120082 A CN 98120082A CN 98120082 A CN98120082 A CN 98120082A CN 1213901 A CN1213901 A CN 1213901A
Authority
CN
China
Prior art keywords
mosfet
circuit
mentioned
control signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98120082A
Other languages
English (en)
Other versions
CN1133270C (zh
Inventor
岩城宏明
熊谷浩一
黑泽晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213901A publication Critical patent/CN1213901A/zh
Application granted granted Critical
Publication of CN1133270C publication Critical patent/CN1133270C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H03K3/356173—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit with synchronous operation

Landscapes

  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本发明可以使工作模式时的高速动作和备用时的低功耗并存,可以把逻辑电路的电源插入高电位的电源线一侧或者是低电位的电源线一侧中去,需要的控制信号少,模式切换时不需要定时的半导体集成电路。本发明在备用模式时停止逻辑电路的电源供给以实现低功耗的半导体集成电路中,作为控制信号,在工作模式时供给时钟信号,在备用模式时供给使之变成为信息保持状态的信号,作为加上控制信号的MOSFET。

Description

锁存器电路和具有该锁存器 电路的半导体集成电路
本发明涉及半导体集成电路，特别是涉及可以使在工作(active)模式时的高速动作与在备用模式时的低功耗化并存的半导体集成电路。
近些年来，以便携式电子信息装置为中心的低功耗化的要求日益强烈，与这种形式相适应，LSI的低电源电压化不断前进。然而，在用MOSFET构成的电路中，如果把电源电压定为VDD、把MOSFET的阈值电压定为VT，则用MOSFET构成的电路的动作速度大约与(VDD-VT)2成比例。结果是当大幅度地降低电源电压时动作速度将急剧地下降。即，要想使之在工作时的高速动作和备用时的低功耗化并存，使电源电压下降是极其困难的。
另一方面，如为了提高动作速度而使阈值电压VT下降，则截止(OFF)状态的MOSFET中流动的亚阈值电流增大，LSI不动作的备用时的功耗会增大很多。例如，若使阈值电压下降到0.1V，则截止状态的MOSFET中流动的亚阈值电流将增大10倍以上。
在便携式电子装置的领域中，不言而喻需要高速动作，但是备用时的功耗是决定电池寿命的大的因素。为此，特别是在电源电压为2V以下的领域中，高速动作和低功耗的并存是重要的课题。
为使高速动作和低功耗并存，例如，在特开平6-29834号公报中有关于下述技术的论述：设定工作模式和备用模式，在备用模式时停止电源供给来实现低功耗化。
上述公报所述的技术中，使用了两种阈值电压的MOSFET，为此，被称之为Multi Threshold(多阈值)CMOS技术(简称为MTCMOS技术，作为第1现有技术)。
在这里，参照图1，对第1现有技术进行说明。在图示的例子中，逻辑电路11a和11b分别用低阈值电压的MOSFET构成，其电源端子已连接到模拟电源线QL1和QL2上。这些模拟电源线QL1和QL2分别通过电源开关101、102连接到电源线PL1和PL2上。
电源开关101和102是高阈值的MOSFET，在电源开关101和102上分别加有控制信号CS和CSB，使得在工作模式时变成为导通(ON)状态，在备用模式时变成为截止状态。如果把电源开关101和102的大小设定得足够大，则在工作模式时QL1和PL1,QL2和PL2的电位可以大体上相等。结果是低阈值逻辑电路的动作速度几乎不劣化。此外，在备用模式时，使电源开关101和102变成为截止状态，停止电源供应，所以，即便是用低阈值电压的MOSFET构成逻辑电路也可以实现低功耗。
此外，在图示的例子中，备有信息保持电路11c，该信息保持电路11c例如是锁存器电路，在备用模式时保持信息。在该信息保持电路11c中，使用了低阈值电压的MOSFET和高阈值电压的MOSFET，低阈值电压的MOSFET在决定工作模式时的动作速度的电路部分中使用，其电源端子连接到模拟电源线QL1和QL2上。高阈值电压的MOSFET在备用时保持信息的电路部分中使用，其电源端子连接到电源线PL1和PL2上。这样一来，即便是在备用模式时也可以供给电源以保持信息，而且，还可以实现低功耗。
如果在电源电压0.1V时评价该MTCMOS技术，则与完全用高阈值电压的MOSFET构成的情况相比，动作速度将变成3倍以上的高速，与完全用低阈值电压的MOSFET构成的情况比，备用时的功耗将变成为1/1000。
然而，在该MTCMOS技术中，在备用模式时，保持信息的电路的设计非常重要。在这里，作为一个例子，说明锁存器电路。图12是以往就使用的锁存器电路的一个例子(不是MTCMOS技术)。图中的锁存器电路具备互补型的传送(pass)晶体管103和104，在其栅极上加有互补型的时钟信号CK和CKB。此外，该锁存器电路上还备有反相器电路105和106，且已连接到电源线VCC和VSS上。在该锁存器电路中，使传送晶体管103变成导通状态，使传送晶体管104变成截止状态来取入数据，使传送晶体管103变成截止状态，使传送晶体管104变成导通状态来保持信息。
图13示出了把MTCMOS技术应用到图12的锁存器电路中去的一个例子。图示的锁存器电路备有互补型的传送晶体管111和112，这些传送晶体管111和112的栅极端子上分别加上互补型的时钟信号CK和CKB。反相器113的电源端子通过开关116和117连接到电源线PL1和PL2上。在栅极端子116和117上分别加上控制信号CS和CSB，电源开关116和117在工作模式时将变成导通状态，在备用模式时将变成截止状态。反相器电路114和115的电源端子连接到了电源线PL1和PL2上。
传送晶体管111和反相器电路113由低阈值电压的MOSFET构成，反相器电路114和115及电源开关116和117由高阈值电压的MOSFET构成。此外，传送晶体管112由低阈值电压或高阈值电压的MOSFET的不论哪一方构成都行，数据的读取和信息的保持，与图12所示的现有的锁存器电路是一样的。
如上所述，由于传送晶体管111和反相器电路113由低阈值电压的MOSFET构成，故可以实现高速动作。在备用模式时，使传送晶体管111变成OFF状态，使传送晶体管112变成ON状态，用传送晶体管112和反相器电路114之间的环路保持信息。如上所述，由于反相器电路114和115用高阈值电压的MOSFET构成，故可以实现低功耗。
然而，在该锁存器电路中，存在着不能与其它的电路共有电源开关的问题。在备用模式时，反相器电路113的输入电位和输出电位也被反相器电路114和115固定。为此，在输入电位为低(Low)的情况下，结果变成为内部节点118通过反相器电路113的PMOS和反相器电路115的PMOS，以低阻抗连接到电源线PL1上。此外，在输入电位为高(Hi)的情况下，内部节点119则通过反相器电路113的NMOS和反相器电路115的NMOS以低阻抗连接到电源线PL2上。为此，若把锁存器电路的内部节点118和119作为模拟电源线QL1和QL2与其它电路共有，则在备用模式时，向用低阈值电压的MOSFET构成的电路供给电源因而功耗增大。
因此，虽然不在每一锁存器电路上设置电源开关，但是由于面积的限制电源开关不可能太大，故该锁存器电路的动作速度将变慢。
为解决上述的问题，在1995年召开的VLSI电路讨论会(Symposium on VLSI Circuits)的文摘第125～126页上，由SHIGEMATSU等提出了一种被称之为巴伦(ハル-ン)的技术(把它作为第2现有技术)图14是把该巴伦技术应用到图12所示的现有的锁存器电路中去的一个例子。图14的锁存器电路是在现有的锁存器电路中连接上存储单元锁存器电路，图中，左侧的电路部分是在现有的锁存器电路中加上互补型传送晶体管125的电路，在该部分中，全部传送晶体管都由低阈值电压的MOSFET构成。因此，其电源端子都连接到模拟电源线QL1和QL2上。用互补型传送晶体管126和127及反相器电路128和129构成存储单元，并连接到锁存器电路的内部节点130上。
传送晶体管127由低阈值电压的MOSFET构成，传送晶体管126和反相器电路128和129由高阈值电压的MOSFET构成。因此，反相器电路128和129的电源端子连接到电源线PL1和PL2上。
在工作模式时，加上控制信号B2和B2B，使得传送晶体管125为ON状态，传送晶体管127变成OFF状态，在备用模式时则情况相反。在变成为备用模式后返回工作模式时，加上控制信号B1和B1B，使得传送晶体管126变成为ON状态，把锁存器电路的内部节点130和存储单元连接起来。应当保持的信息在进入备用模式之前写入到存储单元中，在返回工作模式之前读出。
在备用模式时，从锁存器电路上断开存储单元，由于存储单元以外的内部节点全部可以变成为悬浮状态，故模拟电源线QL1和QL2可以与其它的电路共有。因此，可以和其它电路共有电源开关，所以可以实现高速动作。
同样，在例如特开平5-291929号公报中提出了设定工作模式和备用模式，在备用模式时停止电源供给以实现低功耗的技术(把它作为第3现有技术)。
图15是把第3现有技术应用到反相器电路中的例子。PMOS131和NOMS132是低阈值电压的MOSFET，构成反相器电路INV。一方的电源端子由此连接到高电位的电源线VHH上，另一方的电源端子则通过NMOS134连接到低电位的电源线VLL上。PMOS133和NMOS134都由高阈值电压的MOSFET构成，作为电源开关进行动作。在其栅极端子上，加上控制信号SWH和SWL，使得在备用模式时变成为OFF状态。用反相器电路135和136构成电平保持电路，该电平保持电路由高阈值电压的MOSFET构成。其电源端子直接连接到电源线VHH和VLL上。
在备用模式时，用该电平保持电路保持必要的信息。在第3现有技术中，虽然没有关于锁存器电路的叙述，但是在用作锁存器电路的时候，在图15的反相器电路INV部分上可以插入例如图12所示的锁存器电路。
如上所述，第1现有技术的锁存器电路，由于必须在每一锁存器电路上设置电源开关，故存在着不能太大，动作速度慢的问题。此外，还存在着必须在高电位的电源线一侧和低电位的电源线一侧插入逻辑电路的电源的问题。这是因为图13的锁存器电路的互补型传送晶体管111用低阈值电压的MOSFET构成的缘故。在备用模式时，互补型传送晶体管111虽然是OFF状态，但是仍有亚阈值电流通过前级电路流动的危险性。为了防止这种危险，在前级的逻辑电路中，必须在高电位的电源线一侧和低电位的电源线一侧插入电源开关。当然，如果用高阈值电压的MOSFET构成互补型传送晶体管111，则仅仅在一侧插入电源开关即可，但是这样的话锁存器电路的动作速度将变得非常之慢。
第2现有技术的锁存器电路虽然可以解决第1现有技术的锁存器电路的问题，但控制信号非常多，故存在着在模式切换时的动作中，需要细微的定时的问题。
第3现有技术和第1现有技术一样，也存在着必须在高电位的电源线一侧和低电位的电源线一侧插入电源开关的问题。
本发明的目的是，提供一种可以使在工作模式时的高速动作和备用模式时的低功耗并存的半导体集成电路。
本发明的另一目的是，提供一种所需控制信号少，模式切换时不需要细微的定时，而且低电压阈值逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧都行的半导体集成电路。
在具有本发明的用于兼有工作模式和备用模式的半导体集成电路中使用的锁存器电路中，其特征是：作为加上控制信号的MOSFET，使用阈值电压高的第1导电型MOSFET和阈值电压低的第2导电性MOSFET，且上述控制信号的电压振幅比电源电压还大。此外，作为上述控制信号，在工作模式时供给时钟信号，在备用模式时供给作为信息保持状态的信号。
为了实现工作模式时的高速动作，必须提高ON状态的MOSFET的有效栅极电压(VGS-VT)。其中，VGS是栅极端子和源极端子间的电压。此外，为了实现在备用模式时的低功耗，必须降低OFF状态的MOSFET的有效栅极电压(VGS-VT)。在第1导电型的MOSFET中，前者用高的VGS来取得，后者用高的VT来实现。这样一来，工作模式时的高速动作和备用模式时的低功耗就可以并存。此外，在备用模式时，由于使本身为锁存器电路的一部分的互补型传送晶体管完全变成为OFF状态从而与前级隔离，故低阈值电压逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧都可以。
此外，若在工作模式时，供给时钟作为控制信号，在备用模式时，供给作为信息保持状态的信号，则在锁存器电路的电源开关中也可同时具有互补型传送晶体管的功能。因此，用MOSFET的栅极氧化膜就可以与前级完全隔离，故低阈值电压逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论哪一侧都行。
图1是用来说明本发明的半导体集成电路的第1实施例的说明图。
图2是用于说明图1的信息保持电路(锁存器电路)第1实施例的说明图。
图3是用于说明图1的信息保持电路(锁存器电路)第2实施例的说明图。
图4示出了图1的控制信号产生电路的一个例子。
图5示出了控制信号的波形。
图6是用来说明本发明的半导体集成电路的第2实施例的说明图。
图7是图6的半导体集成电路所用的控制信号的波形。
图8是用来说明本发明的半导体集成电路的第3实施例的说明图。
图9是用来说明图8的电源降压电路的第1实施例的说明图。
图10是用来说明图8的电源降压电路的第2实施例的说明图。
图11是现有的半导体集成电路的一个例子的说明图。
图12示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的一个例子。
图13示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的另外一个例子。
图14示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的再一个例子。
图15是现有的半导体集成电路的另一例子的说明图。
以下参照附图说明本发明。
在这里，图1是用来说明本发明的半导体集成电路的第1实施例的系统图，图2是用作信息保持电路的锁存器电路的一个例子。参看图1和图2，其中，在锁存器电路中，作为加上控制信号的MOSFET，用的是阈值电压高的NMOS和阈值电压低的PMOS，并把控制信号的高电平电压定为比供给锁存器电路(信息保持电路21a)等的电源电压VCC1还高的VCC2。此外，用低阈值电压的MOSFET构成逻辑电路21b和21c，并通过电源开关201连接到电源线VCC1上，把低电位一侧的电源端子直接连接到另一电源线VSS上。因此，在备用模式时，采用使该电源开关变成OFF状态停止电源供给的办法实现低功耗。
在以下的说明中，对电源线VCC1为0.1V，电源线VCC2为1.3V，电源线VSS为0.0V，高阈值电源为±0.5V，低阈值电压为±0.2V的情况进行说明。
在图1中，在低阈值电压的PMOS201的栅极上，加上控制信号SLP，使得在工作模式时变为ON状态，在备用模式时变为OFF状态。向控制信号产生电路21d作为高电位一侧的电源电位供给VCC2，控制信号产生电路21d产生低电平电压为0.0V，高电平电压为1.3V的控制信号。
在图2中，虽然图示的锁存器电路的电路构成与图13的锁存器电路是一样的，但是一部分的MOSFET的阈值电压或控制信号的信号振幅不同。以下，对不同的部分进行说明。
互补型传送晶体管211用低阈值电压的PMOS和高阈值电压的NMOS构成，作为上述的控制信号使用CLK1和CLK1B。即，控制信号CLK1和CLK1B，低电平为0.0V，高电压为1.3V。在ON状态下的有效栅极电压(VGS-VT),PMOS为(-1.0)-(-0.2)=-0.8V,NMOS为1.3-0.5=0.8V，两方都足够地高，可以实现高速动作。
此外，在OFF状态下的有效栅极电压，PMOS为0.3-(-0.2)=0.5V,NMOS为0.0-0.5=-0.5V，两方都足够地低，可以实现低功耗。
此外，在备用模式时，由于用该互补型传送晶体管211就可以与前级完全隔离，故低阈值电压逻辑电路的电源开关可以插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧中。
低阈值电压的PMOS213和高阈值电压的NMOS214构成反相器电路113的电源开关，控制信号SLP和SLPB的低电平为0.0V，高电压为1.3V。因此，由于可以使在ON状态下的有效栅极电压比第1现有技术的情况下还高0.3V，所以即便是用小的MOSFET也有能力供给大电流，可以实现高速动作。
此外，控制信号产生电路21d的高电位一侧的电源电位VCC2，例如，可以用电荷泵电路容易地由VCC1产生。
图3示出了本发明的半导体集成电路中所用的锁存器电路的第2个例子，在图4中，示出了控制信号产生电路的一个例子。此外，图5示出了其控制信号的波形。
在图示的锁存器电路中，作为加上控制信号的MOSFET，用的是阈值电压高的NMOS和阈值电压低的PMOS，并把控制信号的高电平电压定为比供给锁存器电路等的电源电压VCC1还高。在工作模式时，供给时钟信号，在备用模式时以作为信息保持状态的信号为控制信号。因此，就可以使图13的锁存器电路的电源开关具有互补型传送晶体管的功能。
在图3中，图示的锁存器电路具备低阈值电压的PMOS221，低阈值电压的NMOS222，低阈值电压的PMOS223，高阈值电压的NMOS224和互补型的传送晶体管227，反相器电路225和226由高阈值电压的MOSFET构成。
在PMOS223和NMOS224的栅极上，分别加上图5的控制信号CTLB和CTL。在图5中，T1是工作期间，T2是备用期间。而T11是信息的读入期间。
若控制信号CTLB是低电平，CTL是高电平，则PMOS223和NMOS224都是ON状态，输入信号用PMOS221和NMOS222反相后输出。经过与图2所示的PMOS213和NMOS214相同的处理后，由于PMOS223和NMOS224的有效栅极电压在ON状态下足够高，所以即便是用小的MOSFET也可以有大的电流供给能力，可以实现高速动作。这时，由于互补型晶体管227为OFF状态，故对上述的动作没有影响。
图5所示的T12是信息保持期间，由于控制信号CTLB是高电平，控制信号CTL是低电平，所以PMOS223和NMOS224都是OFF状态，输入信号对输出没有影响。另一方面，互补型传送晶体管227是ON状态，故用反相器225和226在紧挨着的前一个T11期间保持所读进来的信息。如上所述，T2是备用期间，锁存器电路的动作与T12期间是一样的。与图2所示的PMOS213和NMOS214一样，PMOS223和NMOS224的有效栅极电压由于在OFF状态下足够地低，所以完全变成为OFF状态，备用模式时的亚阈值电流非常小。此外，由于反相器电路225和226用高阈值电压的MOSFET构成，故备用模式时的亚阈值电流非常小。
还有，由于互补型传送晶体管227对动作速度没有大的影响，故即便是PMOS和NMOS都用高阈值电压也不要紧。此外，控制信号的高电平电压也可以与供给锁存器电路等的电源电压VCC1相同。
在该锁存器电路中，由于用MOSFET的栅极氧化膜就可以与前级完全隔离，故低阈值电压逻辑电路的电源开关可以插入高电位的电源线一侧和低电位的电源线一侧的不论哪一侧。还有，该锁存器电路乍看起来与图15的锁存器电路是相似的，但是，在图15中虽然作为反相器电路，但是在本例中则是用作锁存器电路。再者，在该锁存器电路中作为加上控制信号的MOSFET用的是阈值电压高的第1导电型的MOSFET和阈值电压低的第2导电型MOSFET，且使控制信号的电压振幅比供给锁存器电路的电源电压还大。因此，即便是不用大的MOSFET，也可以使工作模式时的高速和备用时的低功耗并存。
参照图4，图示的控制信号产生电路具备NAND门电路231和反相器门电路232，在控制信号产生电路21d上，作为输入信号供有通常的时钟信号CLK2和图5所示的设定工作模式和备用模式的信号SLPB。因此，控制信号产生电路21d输出控制信号CTL和CTLB。
图6是用来说明本发明的半导体集成电路的第2个实施例的系统图，图7是其控制信号的波形图。图6的例子与图1的实施例的不同点是：在锁存器电路中，作为加上控制信号的MOSFET用的是阈值电压低的NMOS和阈值电压高的PMOS，控制信号的低电平电压做成为比供给锁存器电路等的电源电压还低。其它的点与第1个实施例相同，故略去说明。
图8是用来说明本发明的半导体集成电路的第3个实施例的系统图。图8的实施例与第1个实施例的不同点是：从外部供给电源电压VCC2，并用电源电压降压电路21e产生VCC1。
在图9中作为电源降压电路的一个例子示出了应用3端子稳压器的电源降压电路。PMOS241的源极端子连接到电源电位VCC2上，在漏极端子上输出基准电位。在比较器242中，负的输入端子连接到基准电位上，正的输入端子则连接到PMOS241的漏极端子上。因此，比较器242的输出连接到PMOS241的栅极端子上。
在这里，虽然把想输出的电源电压(在这种情况下是1.0V)当作基准电压，但是基准电压可以容易地例如通过电阻在VCC2和VCC1间的分压产生。在VCC1比所希望的电压低时，比较器242的输出将变成VCC，PMOS241变成为ON状态，使VCC1的电压升高。在VCC1比所希望电压高时，比较器242的输出变成为VCC2，PMOS241变成为OFF状态。
本电源降压电路虽然不具有使VCC1的电压下降的功能，但是，在这里没有问题。因为随着连接VCC1上的逻辑电路等的动作VCC1的电压将下降。当然，在VCC1比所希望电压高的情况下，也可以具有使电压下降的功能。
图10是电源降压电路的另一个例子。在图示的例子中，用压控振荡器(VCO)245、分频器246、检相器247、PMOS243和NMOS244供给用于使低阈值逻辑电路21b和21c(图8)在时钟信号CLK下动作所需的电源电位VCC1。PMOS243的源极端子连接到电源电位VCC2上，NMOS244的源极端子连接到VSS上。PMOS243和NMOS244的漏极端子互相连接，输出电源电位。此外，检相器247的输出加到PMOS243和NMOS244的栅极端子上。
VCO245例如用环形振荡器构成，由电源电位VCC1供给电力。其振荡频率f随着VCC1的电压变化，如VCC1高，则用高的频率产生振荡，如VCC1低，则用低的频率产生振荡。
分频器246把VCO245的振荡频率分频为l/m。相位比较器247对本身为分频器246的输出的振荡频率f/m的信号和时钟信号CLK2的相位进行比较后，对PMOS243和NMOS244进行如下控制。在时钟信号CLK2一方的相位超前的情况下，就使PMOS243变成ON状态，使NMOS244变成OFF状态。另一方面，在时钟信号CLK2一方的相位落后的情况下，就使PMOS243变成为OFF状态，使NMOS244变成为ON状态。借助于这种操作，使电源电压VCC1的电压变化，并把振荡频率f/m的信号和时钟信号CLK2的相位控制为使它们相等。
在相位不相等的情况下，使振荡频率f/m的信号和时钟信号CLK2的相位变为相等。例如，若设低阈值逻辑电路21b和21c的关键路线的延迟时间是构成VCO245的单个门电路的延迟时间的n倍，则如果令构成VCO245的环形振荡器的级数为n/m，则结果将变成为把电源电位VCC1的电压控制为使得低阈值逻辑电路的关键路线的延迟时间变成为与时钟信号CLK2的周期相等。实际上，如果稍有余裕地设定构成，VCO245的环形振荡器的级数，则作为电源电压，可以供给为使低阈值逻辑电路在时钟信号CLK2的频率下确实地动作所需要的最低限度的电压。这样一来，如果电路可以在低速动作，若使时钟信号CLK2的频率下降，则电源电压VCC1的电压将降低，可以减小工作模式时的功耗。
在上述的例子中，虽然把低阈值电压逻辑电路的电源开关插入到了高电位的电源线一侧，但是也可以插入到低电位的电源线一侧中去。
如上所述，在本发明中，不仅可以使锁存器电路的工作时的高速动作和备用时的低功耗并存，还可以把逻辑电路的电源开关插入到高电位的电源线一侧或者低电位的电源线一侧中去。此外，还具有锁存器电路等所需的控制信号少，模式切换时不需要细微的定时的效果。

Claims (7)

1．一种锁存器电路，具备用于兼有工作模式和备用模式的半导体集成电路中使用并提供控制信号的MOSFET，其特征是：作为上述MOSFET，使用第1阈值电压的第1导电型的MOSFET和比上述第1阈值电压低的第2阈值电压的第2导电型的MOSFET，上述控制信号的电压的振幅比电源大。
2．权利要求1所述的锁存器电路，其特征是：在上述工作模式时，作为上述控制信号提供时钟信号，在上述备用模式时供给作为信息保持状态的信号。
3．权利要求2所述的锁存器电路，其特征是：上述第1导电型的MOSFET是N沟MOSFET，上述第2导电型的MOSFET是P沟MOSFET，上述控制信号的高电平电压比电源的高电平还高。
4．权利要求1或2所述的锁存器电路，其特征是：上述第1导电型的MOSFET是P沟MOSFET，上述第2导电型的MOSFET是N沟MOSFET，上述控制信号的低电平电压比电源的低电平还低。
5．权利要求1到4中的任何一项所述的锁存器电路，其特征是：除加上上述控制信号的MOSFET之外，还具备附加的MOSFET，作为该附加的MOSFET使用阈值电压高的MOSFET和阈值电压低的MOSFET。
6．一种半导体集成电路，其特征是：具备权利要求1到5中的任何一项所述的锁存器电路的同时，还具备具有一对电源端子的逻辑电路，上述逻辑电路用其阈值电压低的第1MOSFET构成，上述电源端子的一方通过阈值电压高的第2 MOSFET连接到一根电源线上，上述电源端子的另一方，直接连接到另一根电源线上。
7．一种半导体集成电路，其特征是：具备权利要求1到5中的任何一项所述的锁存器电路的同时，还具备具有产生上述控制信号的控制信号产生电路，并根据第1电源电位供给比第1电源电位还低的第2电源电位的电源降压电路，上述控制信号产生电路连接到第1电源电位上，上述锁存器电路连接到上述第2电源电位上。
CN98120082A 1997-10-06 1998-10-06 半导体集成电路 Expired - Fee Related CN1133270C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP272287/1997 1997-10-06
JP272287/97 1997-10-06
JP9272287A JPH11112297A (ja) 1997-10-06 1997-10-06 ラッチ回路及びこのラッチ回路を有する半導体集積回路

Publications (2)

Publication Number Publication Date
CN1213901A true CN1213901A (zh) 1999-04-14
CN1133270C CN1133270C (zh) 2003-12-31

Family

ID=17511764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120082A Expired - Fee Related CN1133270C (zh) 1997-10-06 1998-10-06 半导体集成电路

Country Status (4)

Country Link
US (1) US6404254B2 (zh)
JP (1) JPH11112297A (zh)
KR (1) KR19990036910A (zh)
CN (1) CN1133270C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394356C (zh) * 2003-12-12 2008-06-11 松下电器产业株式会社 半导体装置
CN100403389C (zh) * 2003-01-24 2008-07-16 索尼株式会社 锁存器、锁存器驱动方法和平板显示装置
CN1860683B (zh) * 2003-09-30 2010-12-29 斯塔克里有限公司 用于保存逻辑状态的方法和电路
CN1638282B (zh) * 2004-01-07 2012-03-14 惠普开发有限公司 使用带备份的故障克服机制的三重冗余锁存器设计
CN101816127B (zh) * 2007-08-28 2014-05-28 高通股份有限公司 包含单个经计时晶体管的顺序电路元件
CN107636967A (zh) * 2015-05-20 2018-01-26 思睿逻辑国际半导体有限公司 环形分频器
CN111145800A (zh) * 2018-11-06 2020-05-12 华邦电子股份有限公司 存储器装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166985A (en) * 1999-04-30 2000-12-26 Intel Corporation Integrated circuit low leakage power circuitry for use with an advanced CMOS process
JP3727838B2 (ja) 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
JP3614125B2 (ja) * 2000-10-23 2005-01-26 三星電子株式会社 Ｃｐフリップフロップ
JP2002314393A (ja) * 2001-04-16 2002-10-25 Niigata Seimitsu Kk 低しきい値ｍｏｓトランジスタの電源スタンバイ回路
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
JP3831270B2 (ja) 2002-01-31 2006-10-11 株式会社ルネサステクノロジ 論理回路及び半導体集積回路
KR100446303B1 (ko) * 2002-07-31 2004-08-30 삼성전자주식회사 Ｍｔｃｍｏｓ용 클럭드 스캔 플립플롭
ATE335276T1 (de) * 2002-08-28 2006-08-15 Koninkl Philips Electronics Nv Verfahren zur verringerung der stromaufnahme in einer zustandshalteschaltung, zustandshalteschaltung und elektronische einrichtung
JP4122954B2 (ja) 2002-12-06 2008-07-23 沖電気工業株式会社 半導体集積回路
JP3825756B2 (ja) * 2003-02-17 2006-09-27 富士通株式会社 半導体集積回路
KR100574967B1 (ko) * 2004-01-29 2006-04-28 삼성전자주식회사 Ｍｔｃｍｏｓ용 제어회로
DE602005016688D1 (de) * 2004-06-15 2009-10-29 Univ Michigan Boost-logik zur energierückgewinnung
US7443205B2 (en) * 2004-12-31 2008-10-28 Marvell International Ltd. Relatively low standby power
US20060145724A1 (en) 2004-12-31 2006-07-06 Mccarroll David W Relatively low standby power
JP2006217540A (ja) * 2005-02-07 2006-08-17 Fujitsu Ltd 半導体集積回路および半導体集積回路の制御方法
US7187205B2 (en) * 2005-02-25 2007-03-06 Freescale Semiconductor, Inc. Integrated circuit storage element having low power data retention and method therefor
KR100630740B1 (ko) * 2005-03-03 2006-10-02 삼성전자주식회사 스캔 기능을 갖는 고속 펄스 기반의 리텐션 플립플롭
US7180348B2 (en) * 2005-03-24 2007-02-20 Arm Limited Circuit and method for storing data in operational and sleep modes
US8067970B2 (en) * 2006-03-31 2011-11-29 Masleid Robert P Multi-write memory circuit with a data input and a clock input
JP5224659B2 (ja) * 2006-07-13 2013-07-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4797890B2 (ja) * 2006-09-01 2011-10-19 日本電気株式会社 半導体集積回路、該半導体集積回路に設けられるテスト回路及び該半導体集積回路に用いられるテスト方法
JP4832232B2 (ja) * 2006-09-20 2011-12-07 パナソニック株式会社 半導体集積回路装置及び電子装置
US7548103B2 (en) * 2006-10-26 2009-06-16 Freescale Semiconductor, Inc. Storage device having low power mode and methods thereof
JP4535057B2 (ja) * 2006-11-10 2010-09-01 ソニー株式会社 論理処理回路、半導体デバイス及び論理処理装置
JP2008219491A (ja) * 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
JP2009027701A (ja) * 2007-06-20 2009-02-05 Kawasaki Microelectronics Kk 半導体集積回路
KR100951658B1 (ko) * 2007-11-13 2010-04-07 주식회사 하이닉스반도체 신호 라인 제어 회로 및 그의 제어 방법
JP2010282411A (ja) * 2009-06-04 2010-12-16 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法
KR101669476B1 (ko) * 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP2011129980A (ja) * 2009-12-15 2011-06-30 Mitsubishi Electric Corp 半導体集積回路
US8674739B2 (en) * 2011-02-18 2014-03-18 Oracle International Corporation Single-inversion pulse flop
JP5574461B2 (ja) * 2013-04-19 2014-08-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5704669B2 (ja) * 2014-03-13 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6330571B2 (ja) * 2014-08-19 2018-05-30 富士電機株式会社 半導体装置
KR102555451B1 (ko) * 2018-05-31 2023-07-17 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200921A (en) * 1990-09-20 1993-04-06 Fujitsu Limited Semiconductor integrated circuit including P-channel MOS transistors having different threshold voltages
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
JP2631335B2 (ja) 1991-11-26 1997-07-16 日本電信電話株式会社 論理回路
US5583457A (en) 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
JPH07105681A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体装置
US5812463A (en) * 1997-08-26 1998-09-22 Integrated Silicon Solution, Inc. System and method for a high speed, high voltage latch for memory devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403389C (zh) * 2003-01-24 2008-07-16 索尼株式会社 锁存器、锁存器驱动方法和平板显示装置
CN1860683B (zh) * 2003-09-30 2010-12-29 斯塔克里有限公司 用于保存逻辑状态的方法和电路
CN100394356C (zh) * 2003-12-12 2008-06-11 松下电器产业株式会社 半导体装置
CN1638282B (zh) * 2004-01-07 2012-03-14 惠普开发有限公司 使用带备份的故障克服机制的三重冗余锁存器设计
CN101816127B (zh) * 2007-08-28 2014-05-28 高通股份有限公司 包含单个经计时晶体管的顺序电路元件
CN107636967A (zh) * 2015-05-20 2018-01-26 思睿逻辑国际半导体有限公司 环形分频器
CN107636967B (zh) * 2015-05-20 2021-04-23 思睿逻辑国际半导体有限公司 环形分频器
CN111145800A (zh) * 2018-11-06 2020-05-12 华邦电子股份有限公司 存储器装置

Also Published As

Publication number Publication date
CN1133270C (zh) 2003-12-31
US6404254B2 (en) 2002-06-11
KR19990036910A (ko) 1999-05-25
JPH11112297A (ja) 1999-04-23
US20010020858A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
CN1133270C (zh) 半导体集成电路
US6392440B2 (en) 5V compliant transmission gate and the drive logic using 3.3V technology
US6177826B1 (en) Silicon-on-insulator circuit having series connected PMOS transistors each having connected body and gate
US6603346B2 (en) Semiconductor booster circuit having cascaded MOS transistors
CN1149737C (zh) 半导体集成电路
US5559464A (en) Signal voltage level conversion circuit and output buffer circuit
KR0136664B1 (ko) 집적 전압 증배기 회로
JP4417552B2 (ja) パルス入力用の高速レシオ形ｃｍｏｓ論理構造
EP0676865B1 (en) Low-power-dissipation CMOS circuits
CN107888179B (zh) 半导体装置
EP0075915A2 (en) Logic circuit operable by a single power voltage
CN1197332A (zh) 输入/输出电压检测型衬底电压发生电路
US6919737B2 (en) Voltage-level converter
JP3033719B2 (ja) 低消費電力半導体集積回路
US6693464B2 (en) Low-voltage current mode logic circuits and methods
US4496852A (en) Low power clock generator
WO2021142697A1 (zh) 时钟信号发生器、片内时钟系统及芯片
JP2729379B2 (ja) 論理回路
CN110858767B (zh) 一种用于锁相环的转换电路以及形成转换电路的方法
JP3094040B2 (ja) Ｃｍｏｓ論理回路
JPS6356016A (ja) 論理回路
JPS6253517A (ja) 信号駆動回路
JPS62233926A (ja) 論理回路
JPS58145236A (ja) 半導体集積回路装置
JPS5922247B2 (ja) 電界効果半導体装置を用いた電子回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031231

Termination date: 20091106