JPS6253517A

JPS6253517A - 信号駆動回路

Info

Publication number: JPS6253517A
Application number: JP60194110A
Authority: JP
Inventors: Tetsuya Iizuka; 飯塚　哲哉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-03
Filing date: 1985-09-03
Publication date: 1987-03-09
Also published as: JPH0443446B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は集積回路内に形成された信号線を駆動する信
号駆動回路に係り、特に信号線に存在する負荷容量が大
きな場合に使用される信号駆動回路に関する。

「発明の技術的背景とその問題点］集積回路技術の進展と共に一つの集積回路チップ（ＩＣ
チップ）中に集積され１りる回路規模が巨大化しており
、内部配線も長くなっている。このため、配線に寄生的
に存在している静電容但も大きくなっている。

第７図はＩＣチップ内に形成された信号線を駆動する従
来の信号駆動回路の概略的構成を示す回路図である。信
号線７１には奇生客間７２が存在しており、信号線７１
を駆動するということはこの客層７２を駆動することを
意味する。そしてこの容量７２は等圃的に２個のスイッ
チ７３．７４で表現されたバッファで駆動される。この
スイッチ７３．７４は例えばＭＯＳトランジスタで構成
されている。いまこの信号線７１を“Ｌ　”レベルから
１」″レベルに充電するとき、スイッチ７３がオン状態
にされ、容ｄ７２には図中の実線の矢印で示ずような電
流ＩＤＤが外部電源電位ＶＤＤから流れ込む。このとき
、容量７２からはアース電位Ｖｓｓに向かって図中の実
線の矢印で示すような電流１１３８が流れ出す。

他方、信号＄１７１を°′Ｈ″レベルから゛Ｌ″レベル
に放電プるとぎにはスイッチ７・１がオン状態にされ、
信号線７１、各層７２およびスイッチ７４からなる閉ル
ープが形成されるので、この回路には図中の破線の矢印
で示すような電流が流れ、外部電源からの電流の流出は
生じない。

ここで問題となるのがＩＣの回路規模の増大に伴う容ｆ
！１７２の増大と、スイッチ７３の高性能化によるスパ
イク雑音の発生である。すなわち、容１１７２が増大す
ると、信号線７１を速くｖＤＤに充電するためにはスイ
ッチ７３の高性能化を図る必要がある。

すなわち、スイッチ１３としてのＭＯＳトランジスタの
トランス・コンダクタンス（ｇｒｎ）を高くする必要が
生じる。すると、電流１ｏｏの値が大きなものとなり、
Ｉｏｎのスパイクが激化することにより雑音が多くなっ
てしまう。

［発明の目的］この発明は上記のような事情を考慮してなされたもので
ありその目的は、集積回路内外部の負荷容量の充、放電
動作に起因する電源電流スパイクの発生を防止もしくは
十分に低減することができる信号駆動回路を提供するこ
とにある。

［発明の概要］上記目的を達成するためこの発明にあっては、駆動すべ
き負荷容量を持つ第１のノードに対しこの第１のノード
とほぼ等しい容量を持つ第２のノードを設け、上記第１
、第２のノードそれぞれを第１、第２の信号駆動手段で
駆動すると共に、上記第１、第２のノード相互間に第１
のスイッチ回路を挿入し、上記第１の信号駆動手段と第
１のノードとの間に第２のスイッチ回路を挿入し、上記
第２の信号駆動手段と第２のノードとの間に第３のスイ
ッチ回路を挿入し、上記第１、第２のノードを駆動すべ
き上記第１、第２の信号駆動手段に対する入力信号が変
化する際の所定期間に上記第１のスイッチ回路を導通状
態に設定し、かつ上記第２および第３のスイッチ回路を
それぞれ非導通状態に設定するようにしている。

ざらにこの発明にあっては、駆動すべき負荷容」を持つ
第１のノードに対しこの第１のノードとほぼ等しい容量
を持つ第２のノードを設け、上記第１、第２のノードそ
れぞれを第１、第２の信号駆動手段で駆動すると共に、
第１、第２のノード相互間に第１のスイッチ回路を挿入
し、上記第１の信号駆動手段内の電源電流経路に対して
第２のスイッチ回路を直列に挿入し、上記第２の信号駆
動手段内の電源電流経路に対して第３のスイッチ回路を
直列に挿入し、上記第１、第２のノードを駆動ずべき上
記第１、第２の信号駆動手段に対する入力信号が変化す
る際の所定期間に上記第１のスイッチ回路を導通状態に
設定し、かつ上記第２および第３のスイッチ回路をそれ
ぞれ非導通状態に設定するようにしている。

［発明の実施例］第５図はこの発明に係る信号駆動回路の原理を説明する
ための回路図である。信号線５１が本来駆動すべき信号
線である。この信号線５１には前記したような奇生容量
５２が存在しており、その〜塙はアース電位Ｖｓｓに接
続されている。さらにもう一つの信号線５３が設けられ
ており、この信号線５３には上記育苗５２とほぼ同じ値
の寄生容邑５４が存在している。そしてこの容量５４の
一端もアース電位Ｖｓ９に接続されている。上記一方の
容量５２は例えばＭＯＳトランジスタで構成された２ｒ
ＪｆＡのスイッチ５５．５６で等備前に表現されたバッ
ク？５７で駆動されるようになっており、同様に他方の
容ｆｆ１５４も２個のスイッチ５８．５９で笠価的に表
現されたバッファ６０で駆動されるようになっている。

そして二つの信号線５１．５３は上記バッファ５７．６
０により互いに相補的に駆動さ机るようになっている。

すなわち、一方の信号線５１が°゛ＨＨルベルれるとき
、他方の信号！５３はパ［“レベルにされ、これと反対
に一方の信号１ｓｉが゛［パレベルにされるとき、他方
の信号線５３は°′Ｈパレベルにされるようになってい
る。このため、一方のバッファ５７内のスイッチ５５．
５６それぞれと他方のバッファ６゜内のスイッチ５８．
５９それぞれとはある期間において互いに相補的に導通
制御される。すなわち、スイッチ５５がオンしていると
きにスイッチ５８はオフに、スイッチ５５がオフしてい
るとき、スイッチ５８がオンにされ、スイッチ５６がオ
フしているときにスイッチ５９はオンに、スイッチ５６
がオンしているとき、スイッチ５９がオフにされる。さ
らに上記両信号線５１．５３相互間には例えばＭＯＳト
ランジスタで構成されたスイッチ６１が挿入されている
。このスイッチ６１は信号線５１および５３の電位の遷
移時に導通するように制御されている。

このような回路の動作の一例を第６図のタイミングチャ
ートに示す。なお、ここでは電源電位Ｖｏｏが５ｖ、ア
ース電位ＶｓｓがＯｖであると仮定する。いま、信号線
５１をＯｖから５Ｖに充電する過程を考える。まず、ス
イッチ５５．５６．５８．５９がすべてオフにされる。

信号線５１の電位ＶｌがＯｖのとき、他の信号線５３の
電位Ｖ２は５Ｖにされているから、次にスイッチ５５が
オンにされるよりも前の時刻で１にスイッチ６１をオン
にさせると、信号Ｉ！５３に接続されている容１５４に
予め蓄えられていた電荷がスイッチ６１を介して信号線
５１に接続されている容量５２に流れ込む。このとき、
上記両容囲５２．５４の値がほぼ等しくされているので
、電荷の再分配により、信号線５１の電位ｖ１は０■か
ら２．５Ｖに上昇し、他方、信号線５３の電位ｖ２は５
ｖから２．５ｖに降下する。そしてここまでは外部から
電流を供給する必要がない。

信号線５１の電位Ｖ１が上昇して２．５ｖあるいはそれ
に近い値に達した時刻ｔ２にスイッチ６１がオフにされ
、ざらにスイッチ５５がオンにされ、これと同時にスイ
ッチ５９がオンにされる。スイッチ５５．５９がオンに
された後は信号線５１がスイッチ５５を介して外部１源
の５ｖにより充電され、さらに信号線５３はスイッチ５
９を介してＯＶに放電される。

また、信号線５１の電位Ｖｌを５ＶからＯｖに放電する
ときもほぼ同様に、スイッチ５６がオンにされるよりも
前の時刻ｔ３にスイッチ６１をオンにさせると、信号線
５１に接続されている容量５２に予め蓄えられていた電
荷がスイッチ６１を介して信号線５３の容量５４に流れ
込み、信号線５１の電位Ｖ１が５Ｖから２．５Ｖに降下
し、信＠＠５３の電位２がＯＶから２．５Ｖに上昇する
。そしてこのときも外部から電流を供給する必要がない
。そして信号ｌ１５１の電位が降下して２．５ｖあるい
はそれに近い値に達した時刻ｔ４にスイッチ６１がオフ
にされ、さらにスイッチ５６がオンにされ、これと同時
にスイッチ５８がオンにされる。この後は信号１１５１
がスイッチ５６を介してＯｖに放電され、他方の信号線
５３はスイッチ５８を介して外部ｗｌ源の５により充電
される。

このように信号線５１．５３の電位を変える際に、二つ
の容量５２．５４を交互に充、放電することにより、従
来のように信号線に存在している容量を外部電源によっ
て一度に充電する場合に比較して、外部電源から流れ出
１電源電流の値は半分にできる。これにより、信号線に
存在する容量の充電時に生じていた電流スパイクは従来
のおよそ半分に減少し、容■の充、放電動作に起因する
電源電流スパイクの発生を防止もしくは十分に低減する
ことができる。

第１図はこのような原理を用いたこの発明に係る信号駆
動回路の一実施例の構成を示ず回路図である。図におい
て１１は一方の信号線、１２はこの信号線１１にひ在す
る寄生容づ、１３は他方の信号線、１４はこの信号線１
３に存在し上記容量１２とほぼ同じ値にされた寄生容量
である３、上記容量１２および１４の他端はアース電位
Ｖｑｓに接続されている。上記一方の信号線１１は第２
図のタイミングチャー１へに示すような信号へが入力さ
れるＣ　Ｍ　ＯＳ構成のインバータ１５の出力信号によ
り駆動されるようになっており、他方の信号線１３は同
じく第２図のタイミングチャー［・に示すような信号Ａ
が入力される０ＭＯ３構成のインバータ１Ｇの出力信号
により駆動されるようになっている。

上記一方のインバータ１５の出力端子と上記一方の信号
線１１との間にはスイッチとしてのＰチャネルＭＯＳト
ランジスタ１７のソース、ドレイン間が挿入されている
。同様に、上記他方のインバータ１６の出力端子と上記
他方の信号線１３との間にはスイ゛ツチとしてのＰチャ
ネルＭＯＳトランジスタ１８のソース、ド１ツイン間が
挿入されている。さらに一方および他方の信号線１１．
１３相Ｈ間にはスイ・ンヂとしてのＮチャネルｈｑ　Ｏ
Ｓ　トランジスタ１つのソース、ドレイン間が挿入され
ている。上記３個のＭｏ８　ｔ−ランジスタ１７．１８
．１９のゲートは共通に接続され、この共通ゲートには
第２図のタイミングチャートに示すように、上記信号Ａ
のレベルが変化でるｊｎｎ明期間゛Ｈ゛°レベルにされ
るクロック信号φが入力されるようになっている。

この実施例回路では、インバータ１５．１６への入力信
号△、Ａが変化する前にクロック信号φが１１８１１レ
ベルにされ、これによりＭｏＳトランジスタ１９がオン
して信号ｌ９１１．１３間が短絡され、前記のような容
量１２．１４の電荷再分配により、信号線１１と１３の
電位が外部電源による電流の供給なしに同電位に設定さ
れる。このときＭＯＳトランジスタ１７．１８は共にオ
フにされ、信号線１１．１３はインバータ１５．１６か
ら切り離されている。次にクロック信号φが゛Ｌ′ルベ
ルになると、ＭＯＳトランジスタ１９がオフして信号線
１１と１３の短絡状態が解除される。さらにＭｏ８　）
−ランジスタ１７．１８が共にオンにされ、信号ｔ！Ａ
１１．１３はインバータ１５．１６それぞれの出力信号
によって駆動される。

なお、上記信号線１３はそのＩＣが特に必要としない場
合には単に容ｆｆ１１４のみを設けるようにすればよい
。またこの容量１４の値は信号線１１に存在する寄生容
量１２と出来るだけ近い方が望ましいが、必ずしも等し
くする必要はない、、例えば信号線１１に相当するもの
がＩＣの出力ビンの場合等は、ＩＣの使用者が実装基板
」二でと１１．だけ大きな負荷容うを付けるかは前もっ
て不明である。従って、容量１４としておよそ平均的な
値を持つものをＩＣ内部に設けることになる。

第３図はこの発明に係る信号駆動回路の他の実施例に係
る構成を示す回路図である。上記第１図の実施例回路で
はインバータ１５．１６とスイッチとしてのＭｏ８　ト
ランジスタ１７．１８を別々に設ける場合について説明
したが、この実施例回路ではＭＯＳトランジスタ１７．
１８に相当するスイッチを信号線駆動手段としてのイン
バータ１５．１Ｇ内に設けるようにしたものである。Ｖ
なわち、入力信号Ａに応じて一方の容ω１２を駆動する
インバータとしての駆動回路２１は、電源電位ＶＤＤと
信号線１１との間に２個のＰチャネルＭＯ８トランジス
タ２２．２３のソース、ドレイン間を直列に挿入し、さ
らに信号線１１とアース電位Ｖ８９との間に２個のＮチ
ャネルＭＯＳトランジスタ２４．２５のソース、ビレ１
′ン間を直列に挿入することによって構成されている。

そして、トランジスタ２２．２５のゲートに＋ｉ信号Ａ
が供給され、トランジスタ２３のゲートには前記信号φ
が、トランジスタ２４のゲートには信号φの逆相信号１
が供給されるようになっている。

言回１４を駆動するインバータとしての駆動回路３１は
、電源電位ＶＤＤと容量１４の一方の端子との間に２ｇ
のＰチャネルＭＯ８トランジスタ３２．３３のソース、
ドし・イン間を直列に挿入し、ざらに容量１４の一方の
端子とアース電位Ｖ　ｓ　ｓとの間に２藺のＮチャネル
Ｍｏ８　トランジスタ３４．３５のソース、ドレイン間
を直列に挿入することによって構成されている。そして
、トランジスタ３２．３５のゲートには入力信号Ａの反
転信号Ａを得る上記駆動回路２１の出力信号が供給され
、トランジスタ３３のゲートには前記信号φが、トラン
ジスタ３４のゲートには信号φの逆相信号アが供給され
るようになっている。

この実施例回路では、入力信号Ａが変化する前にクロッ
ク信号φが゛Ｈパレベルに、その逆相信号アが゛Ｌ″レ
ベルにされる。信号φが゛Ｈ″レベルにされることによ
りＭＯＳトランジスタ１９がオンして容量１２と１４が
間が短絡され、前記のような容量の電荷再分配により、
容量１２ど１４の端子の電位が外部電源による電流の供
給なしに同電位に設定される。このとき、駆動回路２１
．３１内のＭＯＳトランジスタ２３．２４．３３．３４
はすべてオフにされるので、駆動回路２１．３１内では
電源電流経路が遮断され、インバータとして動作しない
。すなわち、駆動回路２１．３１の出力はフローティン
グ状態にされる。

次にタロツク信号φがＬ　”レベルに、その逆相信号ア
が１１　Ｈ１ルベルにされると、ＭＯＳトランジスタ１
９がオフして容ｆ１１１２と１４の端子の類絡状態が解
除される。このとき駆動回路２１．３１内のＭＯＳトラ
ンジスタ２３．２４．３３．３４がすべてオンにされる
ので、駆動回路２１．３１はそれぞれインバータとして
動作し、容量１２．１４はこの両駆動回路２１．３１の
出力信号によって相補的に駆動される。

第４図はこの発明に係る信号駆動回路のさらに他の実籏
例に係る構成を示す回路図である。上記第３図の実施例
回路では入力信号Ｘの他にＭ　ＯＳトランジスタ１９等
をυ制御するためのタロツク信号φおよびその逆相信号
１が必要である。そこでこの実施例回路ではこのような
制御信号を外部から供給せずに、入力信＠Ａから発生さ
せるようにしたものである。この実施例回路では、２人
力の２個のノアゲー］へ４１．４２の一方の入力と他方
の出力とを交差接続して構成されたフリップフロップ回
路４３が設けられている。そして前記入力信号Ａはこの
フリップフロップ回路４３の一方のノアゲート４１の他
方の入力として供給されていると共に、インバータ４４
を介して他方のノアゲート４２の他方の入力として供給
されている。上記、／アゲート４１の出力信号は前記駆
動回路２１の２個のＭＯＳトランジスタ２２．２５のゲ
ートに並列に供給されており、ノアゲート４２の出力信
号は前記駆動回路３１の２ｍのＭ　ＯＳ　トランジスタ
３２．３５のゲートに並列に供給されている。さらにノ
アゲート４１．４２の出力信号はもう１＠のノアゲート
４５に供給されている。

このノアゲート４５の出力信号は前記クロック信号φの
代わりにＭＯＳトランジスタ１９．２３および３３のゲ
ートに並列に供給されている。ざらに上記ノアゲート４
５の出力信号はインバータ４６に供給され、このインバ
ータ４Ｇの出力信号は前記クロック信号７の代わりにＭ
ＯＳトランジスタ２４および３４のゲートに並列に供給
されている。

このような構成の回路では、入カ信号囚が変化する亀に
、フリップフロップ回路　を構成する２個のノアゲート
４１．４２の信号遅延時間の存在により、これら２個の
ノアゲート４１．４２の出力信号が共に”　ｌ　”レベ
ルにされる期間が発生ずる。この期間にのみノアゲート
４５の出力信号が“Ｈ“°１ノベルに、さらに１′ンバ
ータ４６の出力信号がＬ　”レベルにされ、これにより
ＭＯＳトランジスタ１９がオンにされ、かつＭｏ８　ト
ランジスタ２３．２４．３３．３４かそれぞれがオフに
される。

なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記各実施例ではスイッチとして作用するＭｏＳトラン
ジスタ１９等をそれぞれ甲−チャネルのＭｏＳトランジ
スタで構成する場合について説明したが、これはＰチャ
ネルおよびＮチャネルＭＯＳトランジスタからなるいわ
ゆるＣＭＯ８ｔ−ランスミッションゲートを用いるよう
にしてもよい。ざらに駆動回路２１．３１等として実質
的にインバータとして動作する回路を使用する場合につ
いて説明したが、これは２個の容量１２．１４を互いに
相補的に駆動するようなものであればどのような回路で
もかまわない。

さらにまた、駆動すべき容ｆｆ１１２が信号線１１とア
ース電位Ｖ９Ｓとの間に接続されている場合について説
明したが、これはこの容量１２が信号線１１と電源ＶＤ
Ｄとの間に接続されるような場合にも適用可能であるこ
とはいうまでもない。

［発明の効果コ以上説明したようにこの発明によれば、集積回路内外部
の負荷容量の充、放電動作に起因する電源電流スパイク
の発生を防止もしくは十分に低減することができる信号
駆動回路を提供することができる。

【図面の簡単な説明】第１図はこの発明の一実施例の構成を示す回路図、第２
図は上記実施例回路で使用される信号のタイミングチャ
ート、第３図はこの発明の他の実施例の構成を示す回路
図、第４図はこの発明のさらに他の実施例の構成を示ず
回路図、第５図はこの発明の詳細な説明するための回路
図、第６図はその動作の一例を示すタイミングチャー１
〜、第７図は従来回路の回路図である。１１、１３・・・信号線、１２．１４・・・寄生客層、
１５．１６・・−インバータ、１７．１８．１９・・・
ＭＯＳトランジスタ、２１、３１・・・駆動回路。出願人代理人　弁理士　鈴江武彦第２図ｓｓ第３図Ｖｏ。Ｖｓｓ第４図Ｖｏ。Ｖｓｓ第７図

Claims

【特許請求の範囲】

（１）ほぼ等しい容量を持つ第１、第２のノードと、上
記第１、第２のノードそれぞれを駆動する第１、第２の
信号駆動手段と、上記第１、第２のノード相互間に挿入
される第１のスイッチ回路と、上記第１の信号駆動手段
と第１のノードとの間に挿入される第２のスイッチ回路
と、上記第２の信号駆動手段と第２のノードとの間に挿
入される第３のスイッチ回路と、上記第１、第２のノー
ドを駆動すべき上記第１、第２の信号駆動手段に対する
入力信号が変化する際の所定期間に上記第１のスイッチ
回路を導通状態に設定し、かつ上記第２および第３のス
イッチ回路をそれぞれ非導通状態に設定する手段とを具
備したことを特徴とする信号駆動回路。
（２）前記第１ないし第３のスイッチ回路がそれぞれＭ
ＯＳトランジスタで構成されている特許請求の範囲第１
項に記載の信号駆動回路。
（３）ほぼ等しい容量を持つ第１、第２のノードと、上
記第１、第２のノードそれぞれを駆動する第１、第２の
信号駆動手段と、上記第１、第２のノード相互間に挿入
される第１のスイッチ回路と、上記第１の信号駆動手段
内の電源電流経路に対して直列に挿入される第２のスイ
ッチ回路と、上記第２の信号駆動手段内の電源電流経路
に対して直列に挿入される第３のスイッチ回路と、上記
第１、第２のノードを駆動すべき上記第１、第２の信号
駆動手段に対する入力信号が変化する際の所定期間に上
記第１のスイッチ回路を導通状態に設定し、かつ上記第
２および第３のスイッチ回路をそれぞれ非導通状態に設
定する手段とを具備したことを特徴とする信号駆動回路
。
（４）前記第１、第２の信号駆動手段は前記第１、第２
のノードを互い相補な信号に設定する特許請求の範囲第
１項および第３項のいずれかに記載の信号駆動回路。
（５）前記第１、第２の信号駆動手段それぞれは、一対
の電源それぞれと信号出力端子との間に互いに異なる導
電型のＭＯＳトランジスタを挿入して構成され、前記第
２、第３のスイッチ回路は上記出力端子と上記一対の各
電源それぞれとの間に直列に挿入され、互いに異なる導
電型の一対のＭＯＳトランジスタで構成されている特許
請求の範囲第３項に記載の信号駆動回路。