半导体集成电路
技术领域
本发明涉及半导体集成电路,特别是涉及可以使在工作(active)模式时的高速动作与在备用模式时的低功耗化并存的半导体集成电路。
背景技术
近些年来,以便携式电子信息装置为中心的低功耗化的要求日益强烈,与这种形式相适应,LSI的低电源电压化不断前进。然而,在用MOSFET构成的电路中,如果把电源电压定为VDD、把MOSFET的阈值电压定为VT,则用MOSFET构成的电路的动作速度大约与(VDD-VT)2成比例。结果是当大幅度地降低电源电压时动作速度将急剧地下降。即,要想使之在工作时的高速动作和备用时的低功耗化并存,使电源电压下降是极其困难的。
另一方面,如为了提高动作速度而使阈值电压VT下降,则截止(OFF)状态的MOSFET中流动的亚阈值电流增大,LSI不动作的备用时的功耗会增大很多。例如,若使阈值电压下降到0.1V,则截止状态的MOSFET中流动的亚阈值电流将增大10倍以上。
在便携式电子装置的领域中,不言而喻需要高速动作,但是备用时的功耗是决定电池寿命的大的因素。为此,特别是在电源电压为2V以下的领域中,高速动作和低功耗的并存是重要的课题。
为使高速动作和低功耗并存,例如,在特开平6-29834号公报中有关于下述技术的论述:设定工作模式和备用模式,在备用模式时停止电源供给来实现低功耗化。
上述公报所述的技术中,使用了两种阈值电压的MOSFET,为此,被称之为Multi Threshold(多阈值)CMOS技术(简称为MTCMOS技术,作为第1现有技术)。
在这里,参照图11,对第1现有技术进行说明。在图示的例子中,逻辑电路11a和11b分别用低阈值电压的MOSFET构成,其电源端子已连接到模拟电源线QL1和QL2上。这些模拟电源线QL1和QL2分别通过电源开关101、102连接到电源线PL1和PL2上。
电源开关101和102是高阈值的MOSFET,在电源开关101和102上分别加有控制信号CS和CSB,使得在工作模式时变成为导通(ON)状态,在备用模式时变成为截止状态。如果把电源开关101和102的大小设定得足够大,则在工作模式时QL1和PL1,QL2和PL2的电位可以大体上相等。结果是低阈值逻辑电路的动作速度几乎不劣化。此外,在备用模式时,使电源开关101和102变成为截止状态,停止电源供应,所以,即便是用低阈值电压的MOSFET构成逻辑电路也可以实现低功耗。
此外,在图示的例子中,备有信息保持电路11c,该信息保持电路11c例如是锁存器电路,在备用模式时保持信息。在该信息保持电路11c中,使用了低阈值电压的MOSFET和高阈值电压的MOSFET,低阈值电压的MOSFET在决定工作模式时的动作速度的电路部分中使用,其电源端子连接到模拟电源线QL1和QL2上。高阈值电压的MOSFET在备用时保持信息的电路部分中使用,其电源端子连接到电源线PL1和PL2上。这样一来,即便是在备用模式时也可以供给电源以保持信息,而且,还可以实现低功耗。
如果在电源电压0.1V时评价该MTCMOS技术,则与完全用高阈值电压的MOSFET构成的情况相比,动作速度将变成3倍以上的高速,与完全用低阈值电压的MOSFET构成的情况比,备用时的功耗将变成为1/1000。
然而,在该MTCMOS技术中,在备用模式时,保持信息的电路的设计非常重要。在这里,作为一个例子,说明锁存器电路。图12是以往就使用的锁存器电路的一个例子(不是MTCMOS技术)。图中的锁存器电路具备互补型的传送(pass)晶体管103和104,在其栅极上加有互补型的时钟信号CK和CKB。此外,该锁存器电路上还备有反相器电路105和106,且已连接到电源线VCC和VSS上。在该锁存器电路中,使传送晶体管103变成导通状态,使传送晶体管104变成截止状态来取入数据,使传送晶体管103变成截止状态,使传送晶体管104变成导通状态来保持信息。
图13示出了把MTCMOS技术应用到图12的锁存器电路中去的一个例子。图示的锁存器电路备有互补型的传送晶体管111和112,这些传送晶体管111和112的栅极端子上分别加上互补型的时钟信号CK和CKB。反相器113的电源端子通过开关116和117连接到电源线PL1和PL2上。在栅极端子116和117上分别加上控制信号CS和CSB,电源开关116和117在工作模式时将变成导通状态,在备用模式时将变成截止状态。反相器电路114和115的电源端子连接到了电源线PL1和PL2上。
传送晶体管111和反相器电路113由低阈值电压的MOSFET构成,反相器电路114和115及电源开关116和117由高阈值电压的MOSFET构成。此外,传送晶体管112由低阈值电压或高阈值电压的MOSFET的不论哪一方构成都行,数据的读取和信息的保持,与图12所示的现有的锁存器电路是一样的。
如上所述,由于传送晶体管111和反相器电路113由低阈值电压的MOSFET构成,故可以实现高速动作。在备用模式时,使传送晶体管111变成OFF状态,使传送晶体管112变成ON状态,用传送晶体管112和反相器电路114之间的环路保持信息。如上所述,由于反相器电路114和115用高阈值电压的MOSFET构成,故可以实现低功耗。
然而,在该锁存器电路中,存在着不能与其它的电路共有电源开关的问题。在备用模式时,反相器电路113的输入电位和输出电位也被反相器电路114和115固定。为此,在输入电位为低(Low)的情况下,结果变成为内部节点118通过反相器电路113的PMOS和反相器电路115的PMOS,以低阻抗连接到电源线PL1上。此外,在输入电位为高(Hi)的情况下,内部节点119则通过反相器电路113的NMOS和反相器电路115的NMOS以低阻抗连接到电源线PL2上。为此,若把锁存器电路的内部节点118和119作为模拟电源线QL1和QL2与其它电路共有,则在备用模式时,向用低阈值电压的MOSFET构成的电路供给电源因而功耗增大。
因此,虽然不在每一锁存器电路上设置电源开关,但是由于面积的限制电源开关不可能太大,故该锁存器电路的动作速度将变慢。
为解决上述的问题,在1995年召开的VLSI电路讨论会(Symposium on VLSI Circuits)的文摘第125~126页上,由SHIGEMATSU等提出了一种被称之为巴伦(バル—ン)的技术(把它作为第2现有技术)图14是把该巴伦技术应用到图12所示的现有的锁存器电路中去的一个例子。图14的锁存器电路是在现有的锁存器电路中连接上存储单元锁存器电路,图中,左侧的电路部分是在现有的锁存器电路中加上互补型传送晶体管125的电路,在该部分中,全部传送晶体管都由低阈值电压的MOSFET构成。因此,其电源端子都连接到模拟电源线QL1和QL2上。用互补型传送晶体管126和127及反相器电路128和129构成存储单元,并连接到锁存器电路的内部节点130上。
传送晶体管127由低阈值电压的MOSFET构成,传送晶体管126和反相器电路128和129由高阈值电压的MOSFET构成。因此,反相器电路128和129的电源端子连接到电源线PL1和PL2上。
在工作模式时,加上控制信号B2和B2B,使得传送晶体管125为ON状态,传送晶体管127变成OFF状态,在备用模式时则情况相反。在变成为备用模式后返回工作模式时,加上控制信号B1和B1B,使得传送晶体管126变成为ON状态,把锁存器电路的内部节点130和存储单元连接起来。应当保持的信息在进入备用模式之前写入到存储单元中,在返回工作模式之前读出。
在备用模式时,从锁存器电路上断开存储单元,由于存储单元以外的内部节点全部可以变成为悬浮状态,故模拟电源线QL1和QL2可以与其它的电路共有。因此,可以和其它电路共有电源开关,所以可以实现高速动作。
同样,在例如特开平5-291929号公报中提出了设定工作模式和备用模式,在备用模式时停止电源供给以实现低功耗的技术(把它作为第3现有技术)。
图15是把第3现有技术应用到反相器电路中的例子。PMOS131和NOMS132是低阈值电压的MOSFET,构成反相器电路INV。一方的电源端子由此连接到高电位的电源线VHH上,另一方的电源端子则通过NMOS134连接到低电位的电源线VLL上。PMOS133和NMOS134都由高阈值电压的MOSFET构成,作为电源开关进行动作。在其栅极端子上,加上控制信号SWH和SWL,使得在备用模式时变成为OFF状态。用反相器电路135和136构成电平保持电路,该电平保持电路由高阈值电压的MOSFET构成。其电源端子直接连接到电源线VHH和VLL上。
在备用模式时,用该电平保持电路保持必要的信息。在第3现有技术中,虽然没有关于锁存器电路的叙述,但是在用作锁存器电路的时候,在图15的反相器电路INV部分上可以插入例如图12所示的锁存器电路。
如上所述,第1现有技术的锁存器电路,由于必须在每一锁存器电路上设置电源开关,故存在着不能太大,动作速度慢的问题。此外,还存在着必须在高电位的电源线一侧和低电位的电源线一侧插入逻辑电路的电源的问题。这是因为图13的锁存器电路的互补型传送晶体管111用低阈值电压的MOSFET构成的缘故。在备用模式时,互补型传送晶体管111虽然是OFF状态,但是仍有亚阈值电流通过前级电路流动的危险性。为了防止这种危险,在前级的逻辑电路中,必须在高电位的电源线一侧和低电位的电源线一侧插入电源开关。当然,如果用高阈值电压的MOSFET构成互补型传送晶体管111,则仅仅在一侧插入电源开关即可,但是这样的话锁存器电路的动作速度将变得非常之慢。
第2现有技术的锁存器电路虽然可以解决第1现有技术的锁存器电路的问题,但控制信号非常多,故存在着在模式切换时的动作中,需要细微的定时的问题。
第3现有技术和第1现有技术一样,也存在着必须在高电位的电源线一侧和低电位的电源线一侧插入电源开关的问题。
发明内容
本发明的目的是,提供一种可以使在工作模式时的高速动作和备用模式时的低功耗并存的半导体集成电路。
本发明的另一目的是,提供一种所需控制信号少,模式切换时不需要细微的定时,而且低电压阈值逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧都行的半导体集成电路。
为实现本发明的目的,我们提供一种半导体集成电路,根据第一控制信号具有工作模式和备用模式,所述半导体集成电路包含:逻辑电路,其一侧的电源端子通过电源开关连接到第一电源上,其另一侧的电源端子直接连接到第二电源上;锁存器电路,包括:第一反相器电路,用于接收输入信号;第一导电型MOSFET,具有第一阈值,并具有连接到第一电源的第一端子和连接到所述第一反相器电路的第二端子;第二导电型MOSFET,具有高于所述第一阈值的第二阈值,并具有连接到低于所述第一电源电压的第二电源的第一端子和连接到所述第一反相器电路的第二端子;信息保持回路,由传送晶体管和反相器电路组成,用于接收来自所述第一反相器电路的输出并在所述备用模式保持信息,所述信息保持回路包括第二和第三反相器电路,每个具有连接到所述第一电源的第一电源端子和连接到所述第二电源的电源端子;以及控制信号产生电路,用于接收时钟信号和所述第一控制信号,并用于输出被输入到所述第一导电型MOSFET的第二控制信号以及被输入到所述第二导电型MOSFET的第三控制信号,其中所述第二和第三控制信号的高电平电压高于所述第一电源的电压,和所述第二和第三控制信号的低电平电压等于所述第二电源电压的电压。
根据本发明的另一个方面,还提供一种半导体集成电路,根据第一控制信号具有工作模式和备用模式,所述半导体集成电路包含:逻辑电路,其一侧的电源端子通过电源开关连接到第一电源上,其另一侧的电源端子直接连接到第二电源上;锁存器电路,包括:第一反相器电路,用于接收输入信号;第一导电型MOSFET,具有第一阈值,并具有连接到第一电源的第一端子和连接到所述第一反相器电路的第二端子;第二导电型MOSFET,具有第二阈值,并具有连接到低于所述第一电源电压的第二电源的第一端子和连接到所述第一反相器电路的第二端子,所述第一阈值高于所述第二阈值;信息保持回路,由传送晶体管和反相器电路组成,用于接收来自所述第一反相器电路的输出,并在所述备用模式保持信息,所述信息保持回路包括第二和第三反相器电路,各具有连接到所述第一电源的第一电源端子和连接到所述第二电源的电源端子;以及控制信号产生电路,用于接收时钟信号和所述第一控制信号,并用于输出被输入到所述第一导电型MOSFET的第二控制信号以及被输入到所述第二导电型MOSFET的第三控制信号,其中所述第二和第三控制信号的低电平电压低于所述第二电源电压,以及所述第二和第三控制信号的高电平电压等于所述第一电源的电压。
为了实现工作模式时的高速动作,必须提高ON状态的MOSFET的有效栅极电压(VGS-VT)。其中,VGS是栅极端子和源极端子间的电压。此外,为了实现在备用模式时的低功耗,必须降低OFF状态的MOSFET的有效栅极电压(VGS-VT)。在第1导电型的MOSFET中,前者用高的VGS来取得,后者用高的VT来实现。这样一来,工作模式时的高速动作和备用模式时的低功耗就可以并存。此外,在备用模式时,由于使本身为锁存器电路的一部分的互补型传送晶体管完全变成为OFF状态从而与前级隔离,故低阈值电压逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧都可以。
此外,若在工作模式时,供给时钟作为控制信号,在备用模式时,供给作为信息保持状态的信号,则在锁存器电路的电源开关中也可同时具有互补型传送晶体管的功能。因此,用MOSFET的栅极氧化膜就可以与前级完全隔离,故低阈值电压逻辑电路的电源开关插入高电位的电源线一侧和低电位的电源线一侧的不论哪一侧都行。
附图说明
图1是用来说明本发明的半导体集成电路的第1实施例的说明图。
图2是用于说明图1的信息保持电路(锁存器电路)第1实施例的说明图。
图3是用于说明图1的信息保持电路(锁存器电路)第2实施例的说明图。
图4示出了图1的控制信号产生电路的一个例子。
图5示出了控制信号的波形。
图6是用来说明本发明的半导体集成电路的第2实施例的说明图。
图7是图6的半导体集成电路所用的控制信号的波形。
图8是用来说明本发明的半导体集成电路的第3实施例的说明图。
图9是用来说明图8的电源降压电路的第1实施例的说明图。
图10是用来说明图8的电源降压电路的第2实施例的说明图。
图11是现有的半导体集成电路的一个例子的说明图。
图12示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的一个例子。
图13示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的另外一个例子。
图14示出了现有的半导体集成电路中所用的信息保持电路(锁存器电路)的再一个例子。
图15是现有的半导体集成电路的另一例子的说明图。
具体实施方式
以下参照附图说明本发明。
在这里,图1是用来说明本发明的半导体集成电路的第1实施例的系统图,图2是用作信息保持电路的锁存器电路的一个例子。参看图1和图2,其中,在锁存器电路中,作为加上控制信号的MOSFET,用的是阈值电压高的NMOS和阈值电压低的PMOS,并把控制信号的高电平电压定为比供给锁存器电路(信息保持电路21a)等的电源电压VCC1还高的VCC2。此外,用低阈值电压的MOSFET构成逻辑电路21b和21c,并通过电源开关201连接到电源线VCC1上,把低电位一侧的电源端子直接连接到另一电源线VSS上。因此,在备用模式时,采用使该电源开关变成OFF状态停止电源供给的办法实现低功耗。
在以下的说明中,对电源线VCC1为0.1V,电源线VCC2为1.3V,电源线VSS为0.0V,高阈值电源为±0.5V,低阈值电压为±0.2V的情况进行说明。
在图1中,在低阈值电压的PMOS 201的栅极上,加上控制信号SLP,使得在工作模式时变为ON状态,在备用模式时变为OFF状态。向控制信号产生电路21d作为高电位一侧的电源电位供给VCC2,控制信号产生电路21d产生低电平电压为0.0V,高电平电压为1.3V的控制信号。
在图2中,虽然图示的锁存器电路的电路构成与图13的锁存器电路是一样的,但是一部分的MOSFET的阈值电压或控制信号的信号振幅不同。以下,对不同的部分进行说明。
互补型传送晶体管211用低阈值电压的PMOS和高阈值电压的NMOS构成,作为上述的控制信号使用CLK1和CLK1B。即,控制信号CLK1和CLK1B,低电平为0.0V,高电压为1.3V。在ON状态下的有效栅极电压(VGS-VT),PMOS为(-1.0)-(-0.2)=-0.8V,NMOS为1.3-0.5=0.8V,两方都足够地高,可以实现高速动作。
此外,在OFF状态下的有效栅极电压,PMOS为0.3-(-0.2)=0.5V,NMOS为0.0-0.5=-0.5V,两方都足够地低,可以实现低功耗。
此外,在备用模式时,由于用该互补型传送晶体管211就可以与前级完全隔离,故低阈值电压逻辑电路的电源开关可以插入高电位的电源线一侧和低电位的电源线一侧的不论那一侧中。
低阈值电压的PMOS213和高阈值电压的NMOS214构成反相器电路113的电源开关,控制信号SLP和SLPB的低电平为0.0V,高电压为1.3V。因此,由于可以使在ON状态下的有效栅极电压比第1现有技术的情况下还高0.3V,所以即便是用小的MOSFET也有能力供给大电流,可以实现高速动作。
此外,控制信号产生电路21d的高电位一侧的电源电位VCC2,例如,可以用电荷泵电路容易地由VCC1产生。
图3示出了本发明的半导体集成电路中所用的锁存器电路的第2个例子,在图4中,示出了控制信号产生电路的一个例子。此外,图5示出了其控制信号的波形。
在图示的锁存器电路中,作为加上控制信号的MOSFET,用的是阈值电压高的NMOS和阈值电压低的PMOS,并把控制信号的高电平电压定为比供给锁存器电路等的电源电压VCC1还高。在工作模式时,供给时钟信号,在备用模式时以作为信息保持状态的信号为控制信号。因此,就可以使图13的锁存器电路的电源开关具有互补型传送晶体管的功能。
在图3中,图示的锁存器电路具备低阈值电压的PMOS221,低阈值电压的NMOS222,低阈值电压的PMOS223,高阈值电压的NMOS224和互补型的传送晶体管227,反相器电路225和226由高阈值电压的MOSFET构成。
在PMOS223和NMOS224的栅极上,分别加上图5的控制信号CTLB和CTL。在图5中,T1是工作期间,T2是备用期间。而T11是信息的读入期间。
若控制信号CTLB是低电平,CTL是高电平,则PMOS223和NMOS224都是ON状态,输入信号用PMOS221和NMOS222反相后输出。经过与图2所示的PMOS213和NMOS214相同的处理后,由于PMOS223和NMOS224的有效栅极电压在ON状态下足够高,所以即便是用小的MOSFET也可以有大的电流供给能力,可以实现高速动作。这时,由于互补型晶体管227为OFF状态,故对上述的动作没有影响。
图5所示的T12是信息保持期间,由于控制信号CTLB是高电平,控制信号CTL是低电平,所以PMOS223和NMOS224都是OFF状态,输入信号对输出没有影响。另一方面,互补型传送晶体管227是ON状态,故用反相器225和226在紧挨着的前一个T11期间保持所读进来的信息。如上所述,T2是备用期间,锁存器电路的动作与T12期间是一样的。与图2所示的PMOS213和NMOS214一样,PMOS223和NMOS224的有效栅极电压由于在OFF状态下足够地低,所以完全变成为OFF状态,备用模式时的亚阈值电流非常小。此外,由于反相器电路225和226用高阈值电压的MOSFET构成,故备用模式时的亚阈值电流非常小。
还有,由于互补型传送晶体管227对动作速度没有大的影响,故即便是PMOS和NMOS都用高阈值电压也不要紧。此外,控制信号的高电平电压也可以与供给锁存器电路等的电源电压VCC1相同。
在该锁存器电路中,由于用MOSFET的栅极氧化膜就可以与前级完全隔离,故低阈值电压逻辑电路的电源开关可以插入高电位的电源线一侧和低电位的电源线一侧的不论哪一侧。还有,该锁存器电路乍看起来与图15的锁存器电路是相似的,但是,在图15中虽然作为反相器电路,但是在本例中则是用作锁存器电路。再者,在该锁存器电路中作为加上控制信号的MOSFET用的是阈值电压高的第1导电型的MOSFET和阈值电压低的第2导电型MOSFET,且使控制信号的电压振幅比供给锁存器电路的电源电压还大。因此,即便是不用大的MOSFET,也可以使工作模式时的高速和备用时的低功耗并存。
参照图4,图示的控制信号产生电路具备NAND门电路231和反相器门电路232,在控制信号产生电路21d上,作为输入信号供有通常的时钟信号CLK2和图5所示的设定工作模式和备用模式的信号SLPB。因此,控制信号产生电路21d输出控制信号CTL和CTLB。
图6是用来说明本发明的半导体集成电路的第2个实施例的系统图,图7是其控制信号的波形图。图6的例子与图1的实施例的不同点是:在锁存器电路中,作为加上控制信号的MOSFET用的是阈值电压低的NMOS和阈值电压高的PMOS,控制信号的低电平电压做成为比供给锁存器电路等的电源电压还低。其它的点与第1个实施例相同,故略去说明。
图8是用来说明本发明的半导体集成电路的第3个实施例的系统图。图8的实施例与第1个实施例的不同点是:从外部供给电源电压VCC2,并用电源电压降压电路21e产生VCC1。
在图9中作为电源降压电路的一个例子示出了应用3端子稳压器的电源降压电路。PMOS241的源极端子连接到电源电位VCC2上,在漏极端子上输出基准电位。在比较器242中,负的输入端子连接到基准电位上,正的输入端子则连接到PMOS241的漏极端子上。因此,比较器242的输出连接到PMOS241的栅极端子上。
在这里,虽然把想输出的电源电压(在这种情况下是1.0V)当作基准电压,但是基准电压可以容易地例如通过电阻在VCC2和VCC1间的分压产生。在VCC1比所希望的电压低时,比较器242的输出将变成VCC,PMOS241变成为ON状态,使VCC1的电压升高。在VCC1比所希望电压高时,比较器242的输出变成为VCC2,PMOS241变成为OFF状态。
本电源降压电路虽然不具有使VCC1的电压下降的功能,但是,在这里没有问题。因为随着连接VCC1上的逻辑电路等的动作VCC1的电压将下降。当然,在VCC1比所希望电压高的情况下,也可以具有使电压下降的功能。
图10是电源降压电路的另一个例子。在图示的例子中,用压控振荡器(VCO)245、分频器246、检相器247、PMOS243和NMOS244供给用于使低阈值逻辑电路21b和21c(图8)在时钟信号CLK下动作所需的电源电位VCC1。PMOS243的源极端子连接到电源电位VCC2上,NMOS244的源极端子连接到VSS上。PMOS243和NMOS244的漏极端子互相连接,输出电源电位。此外,检相器247的输出加到PMOS243和NMOS244的栅极端子上。
VCO245例如用环形振荡器构成,由电源电位VCC1供给电力。其振荡频率f随着VCC1的电压变化,如VCC1高,则用高的频率产生振荡,如VCC1低,则用低的频率产生振荡。
分频器246把VCO245的振荡频率分频为1/m。相位比较器247对本身为分频器246的输出的振荡频率f/m的信号和时钟信号CLK2的相位进行比较后,对PMOS243和NMOS244进行如下控制。在时钟信号CLK2一方的相位超前的情况下,就使PMOS243变成ON状态,使NMOS244变成OFF状态。另一方面,在时钟信号CLK2一方的相位落后的情况下,就使PMOS243变成为OFF状态,使NMOS244变成为ON状态。借助于这种操作,使电源电压VCC1的电压变化,并把振荡频率f/m的信号和时钟信号CLK2的相位控制为使它们相等。
在相位不相等的情况下,使振荡频率f/m的信号和时钟信号CLK2的相位变为相等。例如,若设低阈值逻辑电路21b和21c的关键路线的延迟时间是构成VCO245的单个门电路的延迟时间的n倍,则如果令构成VCO245的环形振荡器的级数为n/m,则结果将变成为把电源电位VCC1的电压控制为使得低阈值逻辑电路的关键路线的延迟时间变成为与时钟信号CLK2的周期相等。实际上,如果稍有余裕地设定构成VCO245的环形振荡器的级数,则作为电源电压,可以供给为使低阈值逻辑电路在时钟信号CLK2的频率下确实地动作所需要的最低限度的电压。这样一来,如果电路可以在低速动作,若使时钟信号CLK2的频率下降,则电源电压VCC1的电压将降低,可以减小工作模式时的功耗。
在上述的例子中,虽然把低阈值电压逻辑电路的电源开关插入到了高电位的电源线一侧,但是也可以插入到低电位的电源线一侧中去。
如上所述,在本发明中,不仅可以使锁存器电路的工作时的高速动作和备用时的低功耗并存,还可以把逻辑电路的电源开关插入到高电位的电源线一侧或者低电位的电源线一侧中去。此外,还具有锁存器电路等所需的控制信号少,模式切换时不需要细微的定时的效果。