CN1208964A - 具有金属－绝缘体－金属电容的半导体器件 - Google Patents
具有金属－绝缘体－金属电容的半导体器件 Download PDFInfo
- Publication number
- CN1208964A CN1208964A CN98115145A CN98115145A CN1208964A CN 1208964 A CN1208964 A CN 1208964A CN 98115145 A CN98115145 A CN 98115145A CN 98115145 A CN98115145 A CN 98115145A CN 1208964 A CN1208964 A CN 1208964A
- Authority
- CN
- China
- Prior art keywords
- deielectric
- coating
- film
- substrate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims description 40
- 238000000576 coating method Methods 0.000 claims description 40
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 230000007797 corrosion Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000003628 erosive effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000004381 surface treatment Methods 0.000 claims 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 20
- 239000012212 insulator Substances 0.000 abstract 1
- 229910002367 SrTiO Inorganic materials 0.000 description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 13
- 238000003475 lamination Methods 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000000992 sputter etching Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 238000003801 milling Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- -1 Hydrogen Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- JVJQPDTXIALXOG-UHFFFAOYSA-N nitryl fluoride Chemical compound [O-][N+](F)=O JVJQPDTXIALXOG-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种制造包括金属－绝缘体－金属(MIM)电容器的半导体器件的方法,包括以下步骤:在衬底上形成第一介质膜;在第一介质膜上形成MIM电容器;形成覆盖MIM电容器的第二介质膜;选择性除去第一和第二介质膜,暴露衬底表面;利用盐酸进行表面处理;在第二介质膜和衬底上形成第三介质膜;及在第三介质膜上形成晶体管。第二介质膜保护MIM电容器的电容绝缘膜。
Description
本发明涉及一种具有金属-绝缘体-金属(MIM)电容器的半导体器件，所说电容器具有用于微波范围的高电容率膜，还涉及制造这种半导体器件的方法。
众所周知，MIM电容器具有高电容率膜，即具有高介电常数的薄膜，例如由BaTiO3、SrTiO3、(SrxBa1-x)TiO3、PbTiO3、Pb(ZrxTi1-x)O3、SrBi2Ti2- xNbxO9构成的薄膜，并且优点是每单位面积具有较高的电容。MIM电容器一般用于例如存储器等高密度集成电路，用于微波范围。例如“IBM Joumal ofResearch and Development”,Nov.1969,pp686-695报道了这种具有SrTiO3膜的电容器。据报道，除此之外，因为溅射的SrTiO3和(SrxBa1-x)TiO3膜可以在作为GaAs衬底分解温度的650℃以下形成，所以这些膜尤其有用。
制造具有MIM电容器和FET或有源元件的半导体器件的常规工艺一般包括在形成具有下电极、电容绝缘膜和上电极的MIM电容器后形成FET或有源元件的步骤。某些情况下，在形成FET或双极晶体管前，可能要形成为在其上形成互连所需要的附加处理膜例如绝缘膜。上电极和下电极的通孔一般利用CHF3和H2的混合气体一步形成。为得到完美的通孔，一般采用100％的过腐蚀，考虑到腐蚀通孔的时间应足以暴露下电极所，以腐蚀时间是正常时间长度的两倍。
具有这种MIM电容器的常规半导体器件中，由于在形成处理膜之前利用氢氟酸溶液预处理衬底表面时从高电容率膜中洗出的杂质元素和碱土金属的缘故，有时会在晶体管(FET)区发现沾污，造成了FET特性的退化。
另外，形成高电容率膜期间的高衬底温度使得衬底上发生漏电流，妨碍了有源元件间的充分绝缘。而且，设置成与衬底接触的下电极限定了包括此电容器的电路的构形，因此限制造了电路设计的选择性。另外，由于离子损伤或还原气体的缘故，对于下电极的100％过腐蚀会造成对上电极的200-400％的过腐蚀，损伤高电容率膜和上电极，造成MIM电容器的较大漏电流。
本发明的目有是提供一种具有MIM电容器的半导体器件，能够使形成的有源区几乎没有沾污，并具有很好的漏电流特性。
本发明再一目的是提供一种制造这种半导体器件的方法。
本发明提供一种半导体器件，包括：衬底；位于衬底上的金属-绝缘体-金属(MIM)电容，其具有下电极、电容器绝缘体和上电极；覆盖MIM电容器的第一介质膜，具有从下电极边缘突起的边缘；形成于第一介质膜和衬底上的第二介质膜，第二介质膜具有用于暴露部分衬底的第一开口；及具有通过第一开口与所说部分衬底接触的电极的晶体管。
本发明还提供一种制造半导体器件的方法，包括以下步骤：形成位于衬底上的金属-绝缘体-金属(MIM)电容器，该电容器具有下电极、电容器绝缘膜及上电极；形成覆盖MIM电容器且具有从下电极边缘突起的边缘的第一介质膜；在第一介质膜和衬底上形成第二介质膜，第二介质膜具有暴露部分衬底的第一开口；形成具有通过第一开口与所说部分衬底接触的电极的晶体管。
根据本发明或由本发明方法制造的半导体器件中，尤其是在预处理衬底表面期间，借助覆盖MIM电容器的第一介质膜，可以抑制晶体管区上来自MIM电容器的沾污。
结合附图，从下面的说明中可以更清楚本发明的上述目的和其它目的、特点及优点。
图1A-1E是根据本发明第一实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图2A-2E是根据本发明第二实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图3A-3E是根据本发明第三实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图4A-4E是根据本发明第四实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图5A-5E是根据本发明第五实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图6A-6E是根据本发明第六实施例处于制造工艺的各连续步骤的半导体器件的剖面图；
图7是根据本发明第七实施例的方法制造的半导体器件的剖面图；
图8是根据本发明第八实施例的方法制造的半导体器件的剖面图；
图9是漏电流密度与所加电压的关系曲线图。
下面结合附图具体说明本发明。
参见图1A-1E，这些图中展示了根据本发明第一实施例的工艺。关于第一实施例的制造工艺，通过溅射和随后的离子铣步骤，在GaAs衬底111上依次形成由从上至下看包括Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)膜的叠层构成的下电极113、由SrTiC3构成的200nm厚的高电容率膜114、及由Pt形成的70nm厚的上电极115，由此得到MIM电容器，如图1A所示。形成SrTiO3膜期间，衬底温度为约320℃。在MIM电容器上，利用常压化学汽相淀积(APCVD)形成100nm厚的SiO2膜116，如图1B所示。
随后，利用光刻胶膜作掩模进行湿法腐蚀处理。选择性地去掉SiO2膜116，留下覆盖MIM电容器并具有从下电极113的边缘突起5微米的外边缘的SiO2膜116，如图1C所示。利用盐酸溶液(HCl∶H2O=1∶1)处理所得晶片表面后，利用低压CVD(LPCVD)技术形成处理氧化膜117，如图1D所示，随后，构图处理氧化膜117，同时形成栅极和欧姆接触，以形成FET122，如图1E所示。
在漏极电压下测量所得FET的漏极电流。测量时，根据本实施例的FET具有很好的特性，最大漏极电流密度为630mA/mm，最大漏极电导为340mS/mm。认为这个结果是由于在形成处理氧化膜117前，覆盖MIM电容器的SiO2膜防止了在利用盐酸溶液预处理衬底表面期间Sr元素或杂质从SrTiO3膜中洗出的缘故。另一方面，在具有MIM电容器的常规半导体器件中，认为从SrTiO3膜中洗出的Sr元素和杂质元素在GaAs衬底中形成了深能级，所以最大漏极电流密度和最大漏极电导降低了大约5-50％。
本实施例中，可以用InP衬底或Si衬底代替GaAs衬底。另外，高电容率膜可以由BaTiO3、(SrxBa1-x)TiO3、PbTiO3、Pb(ZrxTi1-x)O3、SrBi2Ti2-xNbxO9构成，以便得到具有类似特性的FET。
参见图2A-2E，这些图展示了根据本发明第二实施例的工艺。利用LPCVD在GaAs衬底上形成100nm厚的第一SiO2膜212，然后通过溅射和随后的离子铣步骤，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极213、由SrTiO3构成的200nm厚的高电容率膜214、及由Pt形成的70nm厚的上电极215，由此得到MIM电容器，如图2A所示。形成SrTiO3膜期间，衬底温度为450℃。然后，在MIM电容器上，利用常压化学汽相淀积(APCVD)形成100nm厚的第二SiO2膜216，如图2B所示。
通过选择性腐蚀去掉第一和第二SiO2膜216和212，留下分别覆盖MIM电容器和作为其底层的SiO2膜216和212，SiO2膜216和212具有从下电极213的外边缘突起5微米的边缘，如图2C所示。然后，利用盐酸溶液(HCl∶H2O=1∶1)处理所得晶片表面后，利用LPCVD形成处理氧化膜117，如图2D所示。随后，构图处理氧化膜317，同时形成栅极和欧姆接触，以形成FET222，如图2E所示。
在漏极电压下测量所得FET的漏极电流。测量时，根据本实施例的FET具有很好的特性，最大漏极电流密度为630mA/mm，最大漏极电导为340mS/mm。认为这个结果是由于在形成处理氧化膜117前，覆盖MIM电容器的SiO2膜防止了在预处理期间Sr元素或杂质元素从SrTiO3膜214中洗出沾污FET区的缘故。本实施例的优点与第一实施例类似。另外，本实施例中，MIM电容器下的绝缘膜防止了因形成SrTiO3膜而引起的衬底漏电流，从而确保了有源元件间的很好绝缘性。而且，由于下电极不与衬底接触，所以电路的设计选择不限于接地电容。本实施例中，可以用第一实施例中所述的那些衬底和薄膜代替本实施例的衬底和高电容率膜，以便实现类似的优点。
参见图3A-3E，这些图展示了根据本发明第三实施例的工艺。利用LPCVD在GaAs衬底上形成100nm厚的SiO2膜312，然后通过溅射和随后的离子铣技术，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极313、由SrTiO3构成的300nm厚的高电容率膜314、及由Pt形成的70nm厚的上电极315，由此形成MIM电容器，如图3A所示。形成SrTiO3膜期间，衬底温度为450℃。在MIM电容器上，利用等离子增强CVD(PECVD)形成100nm厚的SiNx膜316，如图3B所示。
通过选择性湿法腐蚀去掉SiNx膜316和SiO2膜312，留下分别覆盖MIM电容器和作为其底层的SiNx膜316和SiO2膜312，SiNx膜和SiO2膜具有从下电极313的外边缘突起5微米的边缘，如图3C所示。然后，利用盐酸溶液(HCl∶H2O=1∶1)处理所得晶片表面后，并利用LPCVD形成处理氧化膜317，如图3D所示。随后，利用处理氧化膜217，形成栅极和欧姆接触，以形成FET322，如图3E所示。
在漏极电压下测量所得FET的漏电流。测量时，根据本实施例的FET具有很好的特性，最大漏极电流密度为630mA/mm，最大漏极电导为340mS/mm。认为这个结果是由于在形成处理氧化膜317前，覆盖MIM电容器的SiNx膜316防止了在用盐酸溶液预处理期间Sr元素或杂质元素从SrTiO3膜中洗出沾污FET区的缘故。与不选择性去掉SiNx膜的情况相比，按本发明为暴露衬底表面对SiNx膜的选择性腐蚀减轻了作用于衬底表面上的应力。可以用InP衬底或Si衬底代替GaAs衬底，并可以用BaTiO3、或PbTiO3代替SrTiO3膜，以便得到类似结果。
参见图4A-4E，这些图展示了根据本发明第四实施例的工艺。利用LPCVD在GaAs衬底上形成100nm厚的SiO2膜412，然后通过溅射Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)的叠层、由(Sr0.5,Ba0.5)TiO3膜构成的300nm厚的高电容率膜414、及70nm厚的Pt膜415。在通过离子铣构图了上电极Pt膜415形成了上电极415后，通过氟-硝酸湿法腐蚀选择性去掉(Sr0.5,Ba0.5)TiO3膜。然后，通过离子铣构图下Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)的叠层，形成下电极413，由此形成MIM电容器，如图4A所示。形成(Sr0.5,Ba0.5)TiO3膜414期间，衬底温度为550℃。在MIM电容器上，利用PECVD形成100nm厚的SiNx膜416，如图4B所示。
利用光刻胶膜作掩模，选择性腐蚀去掉SiNx膜416和SiO2膜412，留下分别覆盖MIM电容器和MIM电容器下的SiNx膜416和SiO2膜412，留下的膜416和膜412具有从下电极413的外边缘突起5微米的边缘，如图4C所示。然后，利用盐酸溶液(HCl∶H2O=1∶1)处理所得晶片表面后，利用LPCVD形成处理氧化膜417，如图4D所示。随后，构图处理氧化膜417，同时形成栅极和欧姆接触，以形成FET422，如图4E所示。
在漏极电压下测量所得FET的漏极电流。测量时，根据本实施例的FET具有很好的特性，最大漏极电流密度为630mA/mm，最大漏极电导为340mS/mm。认为这个结果是由于在形成处理氧化膜417前，覆盖MIM电容器的SiNx膜416防止了在用盐酸溶液预处理期间Sr元素或杂质元素从(Sr0.5,Ba0.5)TiO3膜中洗出沾污FET区的缘故。除具有与第一实施例类似的优点外，与不选择性去掉SiNx膜416的情况相比，为暴露衬底表面对SiNx膜416的选择性腐蚀减轻了作用于衬底表面上的应力。而且，底层SiO2膜412提供了与第二实施例类似的优点。可以用InP衬底或Si衬底代替GaAs衬底，并可以用Pb(ZrxTi1-x)O3、SrBi2Ti2-xNbxO9膜构成高电容率膜。
参见图5A-5E，这些图展示了根据本发明第五实施例的工艺。利用LPCVD在GaAs衬底上形成100nm厚的SiO2膜512，然后通过溅射和随后的离子铣技术，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极513、由SrTiO3构成的300nm厚的高电容率膜514、及由Pt形成的70nm厚的上电极515，由此形成MIM电容器，如图5A所示。形成SrTiO3膜期间，衬底温度为450℃。然后，在MIM电容器上，利用PECVD形成250nm厚的SiNx膜516，随后利用PECVD形成SiO2膜517，并深腐蚀进行平面化，如图5B所示。
利用CHF3和H2氢气，并利用光刻胶膜518作掩模，通过RIE技术，在SiO2膜517和SiNx膜516上形成通孔519，以暴露上电极515。腐蚀时间是36分钟，此时间对应于30％的过腐蚀，即从上SiO2膜517到上电极515一般需要正常腐蚀时间的130％。然后利用CHF3和H2氢气，并利用另一光刻胶膜520作掩模，通过RIE技术，在SiO2膜517和SiNx膜516上形成另一通孔521，以暴露下电极513，由此形成如图5D所示的结构。该腐蚀的时间是80分钟，此时间对应于100％的过腐蚀，即从上SiO2膜517到下电极513一般需要正常腐蚀时间的200％。然后在SiO2膜517上和通孔519和521中形成镀金的互连层525，如图5E所示。
测量所得MIM电容器的电流-电压特性，其结果由图9的曲线901表示。在加5伏电压时，MIM电容器的漏电流密度为约3.6×10-5A/cm2。常规MIM电容器具有由单步上电极和下电极步骤形成的通孔，其电流-电压特性由图9中的曲线909表示，其中5伏时漏电流密度为约4.0×10-3A/cm2，大约是本实施例漏电流的100倍。可以用第一实施例中所述的那些衬底和薄膜代替本实施例的衬底和高电容率膜。
参见图6A-6E，这些图展示了根据本发明第六实施例的工艺。利用LPCVD在GaAs衬底611上形成100nm厚的SiO2膜612，然后通过溅射和随后连续的离子铣技术，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极613、由SrTiO3构成的300nm厚的高电容率膜614、及由Pt形成的70nm厚的上电极615，由此形成MM电容器，如图5A所示。形成SrTiO3膜614期间，衬底温度为450℃。在MIM电容器上，利用PECVD形成250nm厚的SiNx膜616，随后利用PECVD形成SiO2膜617，并深腐蚀进行平面化，如图6A所示。
然后，利用光刻胶膜618作掩模，在SiO2膜617和SiNx膜616上形成通孔619，以暴露上电极615。该工艺过程中，利用CHF3和H2还原气对SiO2膜617进行第一选择性腐蚀，如图6B所，然后利用CF4和O2的氧化气对SiNx膜616进行选择性腐蚀，如图6C所示。
此后，利用CHF3和H2气和另外的光刻胶膜620作掩模，在SiO2膜617和SiNx膜616上形成另一通孔621，以暴露下电极613，由此形成如图6D所示的结构。在上述工艺过程中，由于在腐蚀SiNx膜616以暴露上电极615的表面期间，不存在还原气体减轻了对SrTiO3膜的损伤。然后在SiO2膜617上和通孔619和621中形成镀金的互连层625。如图6E所示。
测量所得MIM电容器的电流-电压特性，其结果由图9的曲线902表示。在加5伏电压时，MIM电容器的漏电流密度为约1.6×10-6A/cm2，该值是常规技术5伏时漏电流4.0×10-3A/cm2的约1/1000，使本实施例具有比常规技术优越的优点。
可以用第一实施例中所述的密谋那些衬底和薄膜代替本实施例的衬底和高电容率膜。
参见图7，该图示出了用根据本发明第七实施例的方法制造的半导体器件。该半导体器件的制造工艺如下。首先，利用LPCVD技术在GaAs衬底711上形成100nm厚的SiO2膜712，然后通过溅射和随后的离子铣技术，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极713。并在衬底711温度为450℃时通过溅射和随后的离子铣步骤，形成200nm厚的SrTiO3膜714、及由Pt形成的70nm厚的上电极715，以形成MIM电容器。在电容绝缘膜714右上部分形成上电极部分时，在SiO2膜712上形成上电极715的焊接区区。然后，利用PECVD形成作为层间介质膜的另一SiO2膜717，然后深腐蚀以平面化。用光刻胶膜718作掩模，并利用CHF3和H2反应气，一步形成通孔719和721。在SiO2膜717上和通孔719和721中形成镀金的金属电极825，由此形成图7所示结构。
在本该实施例，由于上电极715的通孔719未设于MIM电容器的右上部分，所以形成通孔719步骤所用的还原气体未影响MIM电容器中SrTiO3膜714的漏电流特性。测量该实施例的MIM电容器的漏电流特性，结果是5伏时的漏电流密度为约1.6×10-6A/cm2，该值低于常规技术约1/1000。可以用第一实施例中所述的衬底和薄膜代替本实施例的那些衬底和高电容率膜。
参见图8，该图示出了用根据本发明第八实施例的方法制造的半导体器件。该半导体器件的制造工艺如下。首先，利用LPCVD技术在GaAs衬底811上形成100nm厚的SiO2膜812，然后通过溅射和随后离子铣技术，形成具有Pt(70nm)/Ti(20nm)/Pt(70nm)/Ti(20nm)叠层的下电极813。并在衬底温度为450℃时通过溅射和离子铣技术，形成300nm厚的SrTiO3膜814。
然后利用LPCVD形成300nm厚的第一层间介质膜816，并构图以暴露SrTiO3膜814，其上部与第一介质层间介质膜816齐平。然后通过溅射和随后的离子铣技术形成100nm厚的上电极。在形成上电极815时，在层间介质膜816上形成与上电极815一体的焊接区。然后利用PECVD形成第二层间介质膜817，并进行深腐蚀进行平面化。
用光刻胶膜818作掩模，并利用CHF3和H2反应气，一步形成通孔819和821。在SiO2膜817上和通孔819和821中形成镀金的金属电极825，由此形成图8所示结构。
在该实施例，由于上电极815的通孔819未设于MIM电容器的右上部分，所以形成上电极815的通孔步骤所用的还原气体或反应气体未影响MIM电容器的SrTiO3膜714的漏电流特性。测量该实施例的MIM电容器的漏电流特性，结果是5伏时的漏电流密度为约1.6×10-6A/cm2，该值低于常规技术约1/1000。可以用第一实施例中所述的那些衬底和薄膜代替本实施例的衬底和高电容率膜。
由于上述实施例只是例示性的，所以本发明不限于上述实施例，在背离本发明范围的情况下，容易做出各种改形或替换。
Claims (13)
1．一种半导体器件，包括：衬底；位于所说衬底上的金属-绝缘体-金属(MIM)电容器，该电容器有下电极、电容器绝缘体和上电极；覆盖所说MIM电容器的第一介质膜，具有从所说下电极边缘突起的边缘；形成于所说第一介质膜和所说衬底上的第二介质膜，所说第二介质膜具有用于暴露部分所说衬底的第一开口；及具有通过所说第一开口与部分所说衬底接触的电极的晶体管。
2．如权利要求1的半导体器件，还包括设置于所说下电极和所说衬底间的第三介质膜，所说第三介质膜具有基本上与所说第一介质膜的边缘齐平的边缘。
3．如权利要求2的半导体器件，还包括位于所说第二介质膜上的互连层，其中所说上电极在所说第三介质膜上有焊接区，所说互连层通过通孔直接与所说焊接区接触。
4．如权利要求1的半导体器件，还包括第三介质膜，该膜具有与所说电容绝缘膜和覆盖所说第二介质膜的互连层的上部齐平的上部，其中所说上电极在所说第三介质膜上有焊接区，所说互连层通过通孔直接与所说焊接区接触。
5．如权利要求1的半导体器件，其中所说第一介质膜由SiNx构成。
6．一种制造半导体器件的方法，包括以下步骤：形成位于衬底上的金属-绝缘体-金属(MIM)电容器，该电容器具有下电极、电容器绝缘膜及上电极；形成覆盖所说MIM电容器且具有从所说下电极边缘突起的边缘的第一介质膜；在所说第一介质膜和所说衬底上形成第二介质膜，所说第二介质膜具有暴露部分所说衬底的第一开口；形成具有通过所说第一开口与部分所说衬底接触的电极的晶体管。
7．如权利要求6的方法，还包括形成置于所说下电极和所说衬底间的第三介质膜的步骤，所说第三介质膜具有从所说下电极的边缘突起的边缘。
8．如权利要求6的方法，还包括在所说第一介质膜形成步骤和所说第二介质膜形成步骤之间的表面处理步骤。
9．如权利要求6的方法，还包括一步选择性腐蚀所说第一和第二介质膜，形成暴露所说上电极的第一通孔和暴露下电极的第二通孔的步骤。
10．如权利要求6的方法，还包括以下步骤：选择性腐蚀所说第一和第二介质膜以形成暴露所说上电极的第一通孔；选择性腐蚀所说第一和第二介质膜以形成暴露所说下电极的第二通孔。
11．如权利要求10的方法，其中所说第一通孔形成步骤使用了在正常腐蚀时间30％内的过腐蚀。
12．如权利要求10的方法，其中所说第一介质膜由SiNx构成，所说第二介质膜由SiO2构成。
13．如权利要求13的方法，其中所说选择性腐蚀所说第二介质膜使用了还原气体，所说选择性腐蚀所说第一介质膜使用了氧化气体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217897A JP3149817B2 (ja) | 1997-05-30 | 1997-05-30 | 半導体装置およびその製造方法 |
| JP142178/97 | 1997-05-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1208964A true CN1208964A (zh) | 1999-02-24 |
Family
ID=15309190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98115145A Pending CN1208964A (zh) | 1997-05-30 | 1998-05-29 | 具有金属－绝缘体－金属电容的半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6144051A (zh) |
| EP (1) | EP0881683A3 (zh) |
| JP (1) | JP3149817B2 (zh) |
| KR (1) | KR19980087544A (zh) |
| CN (1) | CN1208964A (zh) |
| AU (1) | AU729376B2 (zh) |
| CA (1) | CA2239124A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100379000C (zh) * | 2003-02-28 | 2008-04-02 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN100385659C (zh) * | 2002-12-11 | 2008-04-30 | 三星电子株式会社 | 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置 |
| CN100463176C (zh) * | 2004-09-14 | 2009-02-18 | 松下电器产业株式会社 | 半导体器件的制造方法 |
| CN109817607A (zh) * | 2017-11-21 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 具有电容器的半导体器件的结构和形成方法 |
| CN111063802A (zh) * | 2014-06-26 | 2020-04-24 | 拉碧斯半导体株式会社 | 半导体装置的制造方法和半导体装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335775B1 (ko) * | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| JP2001284526A (ja) * | 2000-03-28 | 2001-10-12 | Nec Yamagata Ltd | 半導体集積回路用ｍｉｍ容量装置 |
| US6342734B1 (en) * | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
| JP2001352037A (ja) * | 2000-06-08 | 2001-12-21 | Sony Corp | 半導体装置の製造方法 |
| US6300189B1 (en) * | 2000-07-20 | 2001-10-09 | United Microelectronics Corp. | Method for forming a metal capacitor |
| US6430028B1 (en) * | 2000-11-22 | 2002-08-06 | Newport Fab, Llc | Method for fabrication of an MIM capacitor and related structure |
| JP2002313932A (ja) * | 2001-04-12 | 2002-10-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6723600B2 (en) | 2001-04-18 | 2004-04-20 | International Business Machines Corporation | Method for making a metal-insulator-metal capacitor using plate-through mask techniques |
| US6677635B2 (en) | 2001-06-01 | 2004-01-13 | Infineon Technologies Ag | Stacked MIMCap between Cu dual damascene levels |
| KR20030002604A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 엠아이엠 캐패시터 형성방법 |
| US6598283B2 (en) | 2001-12-21 | 2003-07-29 | Cabot Corporation | Method of preparing aerogel-containing insulation article |
| US20030146492A1 (en) * | 2002-02-05 | 2003-08-07 | International Business Machines Corporation | Nitride etchstop film to protect metal-insulator-metal capacitor dielectric from degradation and method for making same |
| US6881999B2 (en) | 2002-03-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device with analog capacitor and method of fabricating the same |
| KR100808558B1 (ko) * | 2002-05-16 | 2008-02-29 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| KR100808557B1 (ko) * | 2002-05-16 | 2008-02-29 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| KR100482029B1 (ko) * | 2002-07-25 | 2005-04-13 | 동부아남반도체 주식회사 | 엠아이엠 캐패시터 형성방법 |
| DE10236890A1 (de) * | 2002-08-12 | 2004-03-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren |
| US6916722B2 (en) * | 2002-12-02 | 2005-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to fabricate high reliable metal capacitor within copper back-end process |
| US6806208B2 (en) * | 2003-03-11 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor device structured to prevent oxide damage during HDP CVD |
| US6913965B2 (en) * | 2003-06-12 | 2005-07-05 | International Busniess Machines Corporation | Non-Continuous encapsulation layer for MIM capacitor |
| JP2005175262A (ja) * | 2003-12-12 | 2005-06-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4298636B2 (ja) | 2004-11-26 | 2009-07-22 | パナソニック株式会社 | 高周波スイッチ回路装置 |
| KR100588373B1 (ko) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성 방법 |
| US7851302B2 (en) * | 2005-02-04 | 2010-12-14 | Infineon Technologies Ag | Capacitors and methods of manufacture thereof |
| KR100717768B1 (ko) * | 2005-08-30 | 2007-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법 |
| US8742540B2 (en) | 2005-08-31 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulation layer to improve capacitor breakdown voltage |
| JP2009130207A (ja) * | 2007-11-26 | 2009-06-11 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US20110012229A1 (en) * | 2009-07-14 | 2011-01-20 | United Microelectronics Corp. | Semiconductor device with capacitor and method of fabricating the same |
| IT1397231B1 (it) * | 2009-12-30 | 2013-01-04 | St Microelectronics Srl | Condensatore mim con piatto ad elevato punto di fusione |
| TWI746455B (zh) | 2016-08-08 | 2021-11-21 | 聯華電子股份有限公司 | 電容元件及其製作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136362A (ja) * | 1989-10-23 | 1991-06-11 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
| JP3254715B2 (ja) * | 1992-03-17 | 2002-02-12 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2884917B2 (ja) * | 1992-06-08 | 1999-04-19 | 日本電気株式会社 | 薄膜キャパシタおよび集積回路 |
| JP3250257B2 (ja) * | 1992-06-09 | 2002-01-28 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| JPH06125058A (ja) * | 1992-10-12 | 1994-05-06 | Olympus Optical Co Ltd | 強誘電体膜を有する半導体メモリ装置 |
| DE69433244T2 (de) * | 1993-08-05 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| JP2912816B2 (ja) * | 1994-02-24 | 1999-06-28 | 松下電子工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3369827B2 (ja) * | 1995-01-30 | 2003-01-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH08236719A (ja) * | 1995-03-01 | 1996-09-13 | Hitachi Ltd | 白金薄膜、半導体装置及びそれらの製造方法 |
| JP3076507B2 (ja) * | 1995-06-13 | 2000-08-14 | 松下電子工業株式会社 | 半導体装置、半導体集積回路装置及びその製造方法 |
| JP3246274B2 (ja) * | 1995-06-22 | 2002-01-15 | 松下電器産業株式会社 | 半導体装置 |
| JPH09205181A (ja) * | 1996-01-26 | 1997-08-05 | Nec Corp | 半導体装置 |
-
1997
- 1997-05-30 JP JP14217897A patent/JP3149817B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-29 EP EP98109860A patent/EP0881683A3/en not_active Withdrawn
- 1998-05-29 AU AU69786/98A patent/AU729376B2/en not_active Ceased
- 1998-05-29 CA CA002239124A patent/CA2239124A1/en not_active Abandoned
- 1998-05-29 CN CN98115145A patent/CN1208964A/zh active Pending
- 1998-05-29 US US09/087,159 patent/US6144051A/en not_active Expired - Lifetime
- 1998-05-30 KR KR1019980020135A patent/KR19980087544A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385659C (zh) * | 2002-12-11 | 2008-04-30 | 三星电子株式会社 | 包括金属-绝缘体-金属电容器的集成电路装置和半导体装置 |
| CN100379000C (zh) * | 2003-02-28 | 2008-04-02 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN100463176C (zh) * | 2004-09-14 | 2009-02-18 | 松下电器产业株式会社 | 半导体器件的制造方法 |
| CN111063802A (zh) * | 2014-06-26 | 2020-04-24 | 拉碧斯半导体株式会社 | 半导体装置的制造方法和半导体装置 |
| CN109817607A (zh) * | 2017-11-21 | 2019-05-28 | 台湾积体电路制造股份有限公司 | 具有电容器的半导体器件的结构和形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0881683A3 (en) | 1998-12-16 |
| JP3149817B2 (ja) | 2001-03-26 |
| CA2239124A1 (en) | 1998-11-30 |
| EP0881683A2 (en) | 1998-12-02 |
| JPH10335582A (ja) | 1998-12-18 |
| KR19980087544A (ko) | 1998-12-05 |
| AU729376B2 (en) | 2001-02-01 |
| US6144051A (en) | 2000-11-07 |
| AU6978698A (en) | 1998-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1208964A (zh) | 具有金属－绝缘体－金属电容的半导体器件 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| US6251802B1 (en) | Methods of forming carbon-containing layers | |
| JP4825247B2 (ja) | 半導体集積回路構造を形成する方法 | |
| KR100238218B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20040060443A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| CN1639861A (zh) | 用于制作mim电容器的方法 | |
| US6746876B2 (en) | Capacitor manufacturing method having dielectric formed before electrode | |
| KR970072410A (ko) | 반도체 소자의 커패시터 구조 및 제조 방법 | |
| CN1925154A (zh) | 金属－绝缘－金属结构的电容器、半导体装置及制造方法 | |
| CN1223001C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制备方法 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100227070B1 (ko) | 커패시터 및 그의 제조방법 | |
| US6849894B2 (en) | Semiconductor device with transistor and capacitor and its manufacture method | |
| KR20000004479A (ko) | 반도체 소자의 커패시터 구조 및 이의 제조 방법 | |
| CN1270384C (zh) | 适合形成有涂层的导电膜如铂的半导体器件及其制造方法 | |
| CN1276511C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制造方法 | |
| KR20020073450A (ko) | 용량 소자의 형성 방법 | |
| US20040077141A1 (en) | Capacitor and fabrication method thereof | |
| KR100303225B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR19990073950A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100624946B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100444300B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR20010003252A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1039012 Country of ref document: HK |