CN114551453A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114551453A
CN114551453A CN202011384382.4A CN202011384382A CN114551453A CN 114551453 A CN114551453 A CN 114551453A CN 202011384382 A CN202011384382 A CN 202011384382A CN 114551453 A CN114551453 A CN 114551453A
Authority
CN
China
Prior art keywords
conductive
conductive pillar
layer
pillar
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011384382.4A
Other languages
English (en)
Inventor
李冠儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN114551453A publication Critical patent/CN114551453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种半导体装置，其中包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个导电层及多个绝缘层。存储器串列沿着一第一方向穿过叠层，各个存储器串列包括第一导电柱及第二导电柱、一通道层以及一存储器结构。第一导电柱及一第二导电柱分别沿着第一方向延伸且彼此电性隔离。通道层沿着第一方向延伸，其中通道层设置于第一导电柱与第二导电柱之间，且通道层耦接于第一导电柱与第二导电柱。存储器结构绕该第一导电柱、第二导电柱及通道层。

Description

半导体装置
技术领域
本发明是有关于一种半导体装置及其制造方法，且特别是有关于一种三维半导体装置及其制造方法。
背景技术
近来，由于对于更优异的存储器元件的需求已逐渐增加，已提供各种三维(3D)存储器元件。然而，为了让此类三维存储器元件可达到更高的存储容量以及更加的效能，仍有需要提供一种改善的三维存储器装置及其制造方法。
发明内容
本发明系有关于一种半导体装置。相较于通道层设置于第一导电柱与第二导电柱之外并环绕第一导电柱与第二导电柱的比较例而言，由于本发明的半导体装置的通道层设置于第一导电柱与第二导电柱之间，可具有较短的通道长度，不但可使得半导体装置的效能提升，亦可增加芯片的密度。
根据本发明的一实施例，提出一种半导体装置。半导体装置包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个导电层及多个绝缘层。存储器串列沿着一第一方向穿过叠层，各个存储器串列包括第一导电柱及第二导电柱、一通道层以及一存储器结构。第一导电柱及一第二导电柱，分别沿着第一方向延伸且彼此电性隔离。通道层沿着第一方向延伸，其中通道层设置于第一导电柱与第二导电柱之间，且通道层耦接于第一导电柱与第二导电柱。存储器结构绕该第一导电柱、第二导电柱及通道层。
根据本发明的另一实施例，提出一种半导体装置。半导体装置包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个导电层及多个绝缘层。存储器串列沿着一第一方向穿过叠层，各个存储器串列包括第一导电柱及第二导电柱、一通道层以及一存储器结构。第一导电柱及一第二导电柱，分别沿着第一方向延伸且彼此电性隔离。通道层沿着第一方向延伸，其中通道层耦接于第一导电柱与第二导电柱。存储器结构绕该第一导电柱、第二导电柱及通道层。导电层包括一第一底导电层，该第一底导电层设置于该第一导电柱与该第二导电柱之下。
根据本发明的又一实施例，提出一种半导体装置的制造方法。方法包括下列步骤。首先，形成一叠层于一衬底上。叠层包括交替叠层的多个导电层及多个绝缘层。此后，形成多个存储器串列。存储器串列沿着一第一方向穿过叠层，各个存储器串列包括第一导电柱及第二导电柱、一通道层以及一存储器结构。第一导电柱及一第二导电柱，分别沿着第一方向延伸且彼此电性隔离。通道层沿着第一方向延伸，其中通道层设置于第一导电柱与第二导电柱之间，且通道层耦接于第一导电柱与第二导电柱。存储器结构绕该第一导电柱、第二导电柱及通道层。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体装置的俯视图；
图1B绘示沿着图1A的A-A’联机的剖面图；以及
图2A至图12B绘示依照本发明一实施例的半导体装置的制造流程的示意图。
【符号说明】
18a，18b：底部结构
100：半导体装置
101：衬底
103：第一底绝缘层
105：第一底导电层
107：第二底绝缘层
109：底牺牲层
112：底牺牲层
110：第三底绝缘层
111：上牺牲层
116：上导电层
114：绝缘层
116：上导电层
118a：第一导电柱
118b：第二导电柱
120：通道层
120n：环形内表面
120t：环形外表面
122：存储器结构
124：绝缘柱
132：第一开口
134：第二开口
136：第三开口
138：沟道
140：第四开口
146：第二氧化物层
148：氧化物材料
A，A’，B，B’：剖面线端点
C1：第一位置
C2：第二位置
CL：导电层
IL：绝缘层
L1，L2：长度
LS：叠层结构
MS：存储器串列
ST：叠层
W1：第一宽度
W2：第二宽度
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1A绘示依照本发明一实施例的半导体装置100的俯视图，对应于图1B的B-B’联机的平面(亦即是对应于X轴与Y轴所形成的平面)。图1B绘示沿着图1A的A-A’联机的剖面图(亦即是对应于X轴与Z轴所形成的平面)。在本实施例中，X轴、Y轴与Z轴是彼此垂直，但本发明并不以此为限，只要X轴、Y轴与Z轴是彼此交错即可。
请同时参照图1A及图1B，半导体装置100包括一叠层ST及多个存储器串列MS。沟道138可将叠层ST分为多个次叠层(未绘示)。半导体装置100形成于一衬底101上。叠层ST包括交替叠层的多个导电层CL及多个绝缘层IL。存储器串列MS分别沿着一第一方向穿过叠层ST。第一方向例如是Z轴的方向。详细而言，导电层CL包括依序叠层于衬底101上的一第一底导电层105、一第二底导电层112及多个上导电层116。绝缘层IL包括依序叠层于衬底101上的一第一底绝缘层103、一第二底绝缘层107、一第三底绝缘层110以及多个上绝缘层114。
各个存储器串列MS包括一第一导电柱118a及一第二导电柱118b、一通道层120、一绝缘柱124、一存储器结构122。第一导电柱118a及第二导电柱118b分别沿着第一方向延伸且彼此电性隔离。绝缘柱124可包括第二氧化物层146及氧化物材料148。通道层120及绝缘柱124沿着第一方向延伸，并穿过第一底导电层105、第二底绝缘层107、第二底导电层112、第三底绝缘层110以及叠层ST的其他层。通道层120设置于第一导电柱118a与第二导电柱118b之间，如图1A所示。在图1B中，通道层120延伸于绝缘柱124与第一导电柱118a之间以及绝缘柱124与第二导电柱118b之间。通道层120耦接于第一导电柱118a与第二导电柱118b。此外，通道层120具有沿着一第二方向(例如是X轴方向)及一第三方向(例如是Y轴方向)所形成的一环形横截面，如图1A所示。第二方向及第三方向例如是垂直于第一方向(然本发明并不限于此)。详细而言，通道层具120有一环形内表面120n以及一环形外表面120t，第一导电柱118a及第二导电柱118b耦接于环形外表面120t。绝缘柱124连接于通道层120的环形内表面120n。换言之，第一导电柱118a及第二导电柱118b是设置于通道层120之外侧，并没有设置于通道层120的内侧。在本实施例中，通道层120的横截面为圆形，然本发明并不以此为限，通道层120的横截面可以是椭圆形或其他合适的形状。
在图1A中，第一导电柱118a耦接于通道层120的第一位置C1，第二导电柱118b耦接于通道层120的第二位置C2。第一位置C1与第二位置C2例如是沿着第二方向彼此相对。在第一位置C1与第二位置C2之间的延伸联机上(例如是穿过绝缘柱124的中心点)，通道层120形成一第一宽度W1(例如是最大宽度)，由第一导电柱118a至第二导电柱118b所形成的宽度为一第二宽度W2(例如是最大宽度)，且第二宽度W2大于第一宽度W1。在一些实施例中，通道层120形成的第一宽度W1可以称作通道长度。相较于通道层环绕第一导电柱与第二导电柱的比较例而言，由于本发明的实施例中的通道层120设置于第一导电柱118a与第二导电柱118b之间，通道层120所占的体积较小，且所形成的通道长度可较短，故可使得芯片的密度提升，并让半导体装置可达到更好的效能。第一导电柱118a与第二导电柱118a分别接触于通道层120而形成2个接触面积，接触面积的大小可视需求有所调整。在一些实施例中，第一导电柱118a及第二导电柱118b沿着第二方向接触通道层120的相对侧。
在图1B中，第一底导电层105设置于第一导电柱118a与第二导电柱118b之下，且第一底导电层105环绕通道层120的一底部部分。位于第一底导电层105之上的导电层CL(亦即是第二底导电层112及上导电层116)环绕第一导电柱118a及第二导电柱118b。在第一方向中，第一底导电层105是重叠于第一导电柱118a与第二导电柱118b。第一底导电层105环绕通道层120的底部。在第二方向中，第一底导电层105的长度L1是大于设置于第一底导电层105之上的第二底导电层112的长度L2。在第二方向中，第一底导电层105的长度L1是大于上导电层116的长度L3。第一底绝缘层103设置于衬底101与第一底导电层105之间，第二底绝缘层107设置于第一底导电层105与第一导电柱118a之间以及第一底导电层105与第二导电柱118b之间。在图1B中，第一导电柱118a的底部结构18a的一底表面实质上共平面于第二底导电层112的一底表面。
在图1A中，存储器结构122环绕一部分的第一导电柱118a、一部分的第二导电柱118b及一部分的通道层120。在第二方向与第三方向的横截面上，存储器结构122共形于第一导电柱118a、第二导电柱118b及通道层120，如图1A所示。在图1B中，一部分的存储器结构122沿着第一方向(例如是Z方向)延伸，一部分的存储器结构122沿着第二方向(例如是X方向)延伸，使得存储器结构122环绕第二底导电层112及上导电层116。绝缘柱124位于存储器串列MS的中心区域。通道层120环绕绝缘柱124，亦即是，通道层120沿着第一方向延伸于绝缘柱124与第一导电柱118a之间以及绝缘柱124与第二导电柱118b之间。
在一些实施例中，衬底101例如是一介电层(例如是氧化硅层(silicon oxidelayer))。绝缘层IL可例如是氧化硅层，氧化硅层例如是包括二氧化硅。绝缘柱124的材料例如是氧化物，绝缘柱124可包括第二氧化物层146及氧化物材料148，其中第二氧化物层146及氧化物材料148的材料可彼此相同，例如皆为二氧化硅。导电层CL可由导电材料所形成，导电材料例如是多晶硅、非晶硅、钨(W)、钴(Co)、铝(A1)、硅化钨(WSiX)、硅化钴(CoSiX)或其他合适的材料。在本实施例中，第一底导电层105的材料不同于第一底导电层105之上的导电层CL(亦即是第二底导电层112与上导电层116)的材料，例如，第一底导电层105的材料是P型掺杂的多晶硅，第二底导电层112与上导电层116的材料是钨，然本发明并不以此为限。在一些实施例中，第一底导电层105的材料可相同于第二底导电层112与上导电层116的材料。
在本实施例中，存储器结构122包括一电荷存储材料，例如是由氧化物层、氮化物层及氧化物层形成的电荷存储材料，然本发明并不以此为限。通道层120的材料例如是未掺杂的多晶硅，然本发明并不以此为限。第一导电柱118a及第二导电柱118b的材料例如是N型掺杂的多晶硅，然本发明并不以此为限。
在本实施例中，仅示例性绘示7层绝缘层IL及6层导电层CL，然本发明并不以此为限，绝缘层IL的数量可大于7，导电层CL的数量可大于6，绝缘层IL及导电层CL的数量及配置方式可视需求调整。
如图1B所示，在一些实施例中，第一导电柱118a、第二导电柱118b、导电层120与每个存储器结构122及上导电层116的交叉点可形成一存储单元，沿着第一方向排列的多个存储单元形成一存储器串列MS。上导电层116可做为栅极，第一导电柱118a与第二导电柱118b可为源极或漏极。
在本实施例中，第一导电柱118a的底部结构18a与通道层120之间以及第二导电柱118b的底部结构18b与通道层120之间可具有残留的氧化物。第二底导电层112可作为虚设栅极。并且，可施加0V或小于0V(例如是负电压)的电压于第二底导电层112，以防漏电流的发生。然而，本发明并不限于此，在一些实施例中，第一导电柱118a与通道层120之间以及第二导电柱118b与通道层120之间可不具有氧化物。
在一些实施例中，第一底导电层105可作为虚设栅极，可施加0V或小于0V(例如是负电压)的电压于第一底导电层105，以防止通道层120发生漏电流。
在一些实施例中，本发明的半导体装置100可应用于三维及闪存(3D AND flashmemory)、三维反或存储器(3D NOR memory)或其他合适的存储器。
图2A至图12B绘示依照本发明一实施例的半导体装置100的制造流程的示意图。图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A及图12A绘示X轴及Y轴所形成的平面，图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B及图12B绘示X轴及Z轴所形成的平面。详细而言，图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A及图12A分别对应于图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B及图12B中沿着B-B’联机的平面，图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B及图12B分别绘示图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A及图12A中沿着A-A’联机的剖面图。
图2A绘示形成初始结构P之后的俯视图，对应于图2B的B-B’联机的平面。
请同时参照图2A及图2B，提供一衬底101，并通过沉积工艺在衬底101上依序形成一第一底绝缘层103、一第一底导电层105、一第二底绝缘层107、一底牺牲层109及一第三底绝缘层110，以形成一初始结构P。沉积工艺例如是化学气相沉积工艺。
请参照图3A及图3B，通过一刻蚀工艺形成沿着第一方向(例如是Z方向)穿过第三底绝缘层110及底牺牲层109的多个第一开口132。每个第一开口132的底部暴露第二底绝缘层107的一部分上表面。此后，通过一沉积工艺在第一开口132中填入导电材料，以形成第一导电柱118a与第二导电柱118b(绘示于图1A及图1B)的多个底部结构18a与18b。在一些实施例中，底部结构18a与18b以及底牺牲层109具有相同的厚度。底部结构18a与18b的材料例如是N型掺杂的多晶硅，然本发明并不限于此。在一些实施例中，将导电材料填入第一开口132中之后，可再利用一回蚀工艺移除部分的导电材料，以形成底部结构18a与18b，其中底部结构18a与18b以及第三底绝缘层110之间可具有一些凹陷。
在一些实施例中，可将原来具有凹陷的第三底绝缘层110移除之后，再重新沉积一层第三底绝缘层110于底牺牲层109及底部结构18a与18b上。在一些实施例中，可填入绝缘材料于第三底绝缘层110的凹陷之处。在一些实施例中，可通过一化学机械研磨(CMP)工艺，让第三底绝缘层110具有一平整的上表面。然而，本发明并不限于此。
请参照图4A及图4B，在第三底绝缘层110上形成一叠层结构LS，其中叠层结构LS包括交替叠层的多个上牺牲层111及多个上绝缘层114。上牺牲层111及上绝缘层114可分别通过沉积工艺所形成。在一些实施例中，上牺牲层111的材料是氮化物，例如是氮化硅；上绝缘层114的材料是氧化物，例如是二氧化硅，然本发明并不限于此。
请参照图5A及图5B，在形成叠层结构LS的步骤之后，通过一刻蚀工艺(例如是干刻蚀)形成多个第二开口134，其中第二开口134穿过叠层结构LS、第三底绝缘层110、底牺牲层109、第二底绝缘层107以及第一底导电层105。第二开口134位于第一导电柱118a的底部结构18a与第二导电柱118b的底部结构18b之间。第一底导电层105可作为一刻蚀停止层。在一些实施例中，可先通过一深刻蚀工艺暴露出第一底导电层105之后，再通过一突破刻蚀步骤(breakthrough etching step)穿过第一底导电层105并移除部分的第一底绝缘层103，使得第二开口134的底部在第一底绝缘层103之中。第二开口134可用于定义通道层120(绘示于图6A及图6B中)所形成的位置。
此后，请参照图6A及图6B，依序形成一第一氧化物层142、一通道层120以及一第二氧化物层146于第二开口134的侧壁上。部分的第一底绝缘层103系暴露出。在本实施例中，第一氧化物层142与第二氧化物层146的材料例如是二氧化硅，通道层120的材料例如是未掺杂的多晶硅，然本发明并不限于此。
请参照图7A及图7B，填充氧化物材料148于第二开口134中以及叠层结构LS之上。例如，氧化物材料148可相同于第二氧化物层146的材料(例如是二氧化硅)。第二开口134中的氧化物材料148与第二氧化物层146可共同形成一绝缘柱124，如图1A所示。
请参照图8A及图8B，形成穿过叠层结构LS及第三底绝缘层110的多个第三开口136底部结构18a与18b通过第三开口136所暴露出。底部结构18a与18b可作为刻蚀停止层。
请参照图9A及图9B，通过第三开口136移除部分的叠层结构LS、第三底绝缘层110。第一氧化物层142亦被移除以暴露出底部结构18a及底部结构18b之上的通道层120。
请参照图10A及图10B，将导电材料填充于第三开口136中，以形成第一导电柱118a及第二导电柱118b。第一导电柱118a及第二导电柱118b分别接触底部结构18a及底部结构18b。在本实施例中，第一导电柱118a及第二导电柱118b的材料例如是N型掺杂的多晶硅，然本发明并不限于此。
请参照图11A及图11B，将绝缘材料形成于第一导电柱118a及第二导电柱118b上之后，形成多个沟道138。沟道138沿着第一方向穿过叠层结构LS、第三底绝缘层110、底牺牲层112、第二底绝缘层107、第一底导电层105以及第一底绝缘层103，且沟道138沿着第二方向(例如是X方向)延伸，第二方向交错于第一方向(例如是互相垂直)。如上文中关于图1A及图1B的部分所述，沟道138可将稍后形成的叠层ST分为多个次叠层(未绘示)。稍后形成的叠层ST包括交替叠层之多个导电层CL及多个绝缘层IL。存储器串列MS分别沿着第一方向穿过稍后形成的叠层ST。图1A及图1B中的存储器串列MS是在存储器数组之一区块(block)之中，或者是通过沟道138所区分的一次区块(sub-block)之中。
请参照图12A及图12B，通过一刻蚀工艺通过沟道138移除上牺牲层111及底牺牲层109，形成位于绝缘层IL之间的多个第四开口140。
此后，在上牺牲层111及底牺牲层109被移除的位置(亦即是第四开口140中)填入存储器材料及导电材料，以分别形成多个存储器结构122、多个上导电层116以及第二底导电层112，其中上导电层116以及第二底导电层112分别对应于上牺牲层111及底牺牲层109被移除的位置。存储器结构122形成于第四开口140的侧壁上。存储器结构122沿着第一方向与第二方向延伸，使得存储器结构122分别环绕每个上导电层116以及第二底导电层112，并形成如图1A及图1B所示的半导体装置100。存储器结构122亦环绕部分的通道层120，如图1A所示。
在后续工艺中，可在半导体装置100上形成多条输入线及多条输出线(未绘示)，输入线及输出线可分别电性连接于第一导电柱118a及第二导电柱118b。
根据本发明的一实施例，半导体装置包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个导电层及多个绝缘层。存储器串列沿着一第一方向穿过叠层，各个存储器串列包括第一导电柱及第二导电柱、一通道层以及一存储器结构。第一导电柱及一第二导电柱，分别沿着第一方向延伸且彼此电性隔离。通道层沿着第一方向延伸，其中通道层设置于第一导电柱与第二导电柱之间，且通道层耦接于第一导电柱与第二导电柱。存储器结构绕该第一导电柱、第二导电柱及通道层。
相较于通道层设置于第一导电柱与第二导电柱之外并环绕第一导电柱与第二导电柱的比较例而言，由于本发明之半导体装置的通道层设置于第一导电柱与第二导电柱之间，通道长度可大幅缩短，故可缩小存储单元的尺寸，使得存储单元的叠层可更紧密。因此，本发明的半导体装置一方面可使得半导体装置的效能提升，另一方面可增加芯片的密度。
至此，已经结合附图对本公开实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体装置，其中，包括：
一叠层，形成于一衬底上，该叠层包括交替叠层的多个导电层及多个绝缘层；以及
多个存储器串列，沿着一第一方向穿过该叠层，各该存储器串列包括：
一第一导电柱及一第二导电柱，分别沿着该第一方向延伸且彼此电性隔离；
一通道层，沿着该第一方向延伸，其中该通道层设置于该第一导电柱与该第二导电柱之间，且该通道层耦接于该第一导电柱与该第二导电柱；以及
一存储器结构，环绕该第一导电柱、该第二导电柱及该通道层。
2.根据权利要求1所述的半导体装置，其中：
该通道层具有沿着一第二方向及一第三方向所形成的一环形横截面，该第二方向及该第三方向是垂直于该第一方向，该通道层具有一环形内表面以及一环形外表面，该第一导电柱及该第二导电柱耦接于该环形外表面。
3.根据权利要求2所述的半导体装置，其中，各该存储器串列包括位于中心区域的一绝缘柱，且该绝缘柱连接于该通道层的该环形内表面。
4.根据权利要求1所述的半导体装置，其中，各该存储器串列包括位于中心区域的一绝缘柱，且该通道层沿着该第一方向延伸于该绝缘柱与该第一导电柱之间以及该绝缘柱与该第二导电柱之间。
5.根据权利要求1所述的半导体装置，其中，该第一导电柱耦接于该通道层的一第一位置，该第二导电柱耦接于该通道层的一第二位置，该第一位置与该第二位置是沿着一第二方向彼此相对，该第二方向交错于该第一方向，
在该第一位置与该第二位置之间的延伸联机上，该通道层形成一第一宽度，由该第一导电柱至该第二导电柱所形成宽度为一第二宽度，且该第二宽度大于该第一宽度。
6.一种半导体装置，其中，包括：
一叠层，形成于一衬底上，该叠层包括交替叠层的多个导电层及多个绝缘层；以及
多个存储器串列，沿着一第一方向穿过该叠层，各该存储器串列包括：
一第一导电柱及一第二导电柱，分别沿着该第一方向延伸且彼此电性隔离；
一通道层，沿着该第一方向延伸，其中该通道层耦接于该第一导电柱与该第二导电柱；以及
一存储器结构，环绕该第一导电柱、该第二导电柱及该通道层；
其中，这些导电层包括一第一底导电层，该第一底导电层设置于该第一导电柱与该第二导电柱之下。
7.根据权利要求6所述的半导体装置，其中，在该第一方向中，该第一底导电层是重叠于该第一导电柱与该第二导电柱。
8.根据权利要求6所述的半导体装置，其中，该通道层穿过该第一底导电层。
9.根据权利要求6所述的半导体装置，其中，该第一底导电层的材料不同于设置于该第一底导电层之上的这些导电层的材料。
10.根据权利要求6所述的半导体装置，其中，该第一导电柱、该通道层及该第二导电柱沿着不同于该第一方向的一第二方向配置，且该第一导电柱与该第二导电柱沿着该第二方向接触该通道层的相对侧。
CN202011384382.4A 2020-11-24 2020-12-01 半导体装置 Pending CN114551453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/102,563 US11476276B2 (en) 2020-11-24 2020-11-24 Semiconductor device and method for fabricating the same
US17/102,563 2020-11-24

Publications (1)

Publication Number Publication Date
CN114551453A true CN114551453A (zh) 2022-05-27

Family

ID=81657267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011384382.4A Pending CN114551453A (zh) 2020-11-24 2020-12-01 半导体装置

Country Status (2)

Country Link
US (1) US11476276B2 (zh)
CN (1) CN114551453A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052753A (ko) * 2019-10-31 2021-05-11 삼성전자주식회사 반도체 소자
KR20220028929A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11785869B2 (en) * 2021-06-11 2023-10-10 Winbond Electronics Corp. Memory device and method of manufacturing the same

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP2008172164A (ja) * 2007-01-15 2008-07-24 Toshiba Corp 半導体装置
KR20090037690A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7867831B2 (en) * 2008-05-28 2011-01-11 Hynix Semiconductor Inc. Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
JP5430890B2 (ja) * 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5416936B2 (ja) * 2008-09-02 2014-02-12 株式会社東芝 半導体装置およびその製造方法
JP5317664B2 (ja) * 2008-12-17 2013-10-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8644046B2 (en) * 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
KR101616089B1 (ko) * 2009-06-22 2016-04-28 삼성전자주식회사 3차원 반도체 메모리 소자
KR20110100958A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 수직형 반도체 소자의 제조 방법
JP5121869B2 (ja) * 2010-03-23 2013-01-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8928061B2 (en) * 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US9159739B2 (en) * 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR20120007838A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US8378412B2 (en) * 2010-10-13 2013-02-19 Micron Technology, Inc. Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
JP5431386B2 (ja) * 2011-02-22 2014-03-05 株式会社東芝 半導体記憶装置
KR20120118947A (ko) * 2011-04-20 2012-10-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR101845507B1 (ko) * 2011-05-03 2018-04-05 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130057670A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR102031182B1 (ko) * 2011-11-29 2019-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR20130072663A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR20130116604A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8658499B2 (en) * 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9219073B2 (en) * 2014-01-17 2015-12-22 Macronix International Co., Ltd. Parallelogram cell design for high speed vertical channel 3D NAND memory
US9219074B2 (en) * 2014-01-17 2015-12-22 Macronix International Co., Ltd. Three-dimensional semiconductor device
KR102045249B1 (ko) * 2013-01-18 2019-11-15 삼성전자주식회사 3차원 반도체 소자의 배선 구조물
US9219070B2 (en) * 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9099496B2 (en) * 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
US9099648B2 (en) * 2013-05-02 2015-08-04 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
JP2014241358A (ja) * 2013-06-12 2014-12-25 株式会社東芝 半導体記憶装置
KR102091729B1 (ko) * 2013-10-10 2020-03-20 삼성전자 주식회사 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
KR102116668B1 (ko) * 2014-02-04 2020-05-29 삼성전자주식회사 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법
US9397110B2 (en) * 2014-05-21 2016-07-19 Macronix International Co., Ltd. 3D independent double gate flash memory
US9520485B2 (en) * 2014-05-21 2016-12-13 Macronix International Co., Ltd. 3D independent double gate flash memory on bounded conductor layer
KR102248205B1 (ko) * 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
KR20160008404A (ko) * 2014-07-14 2016-01-22 에스케이하이닉스 주식회사 반도체 장치
US9530786B2 (en) * 2014-09-03 2016-12-27 Macronix International Co., Ltd. Memory device and method for fabricating the same
US9711522B2 (en) * 2014-10-03 2017-07-18 Sandisk Technologies Llc Memory hole structure in three dimensional memory
JP2016092044A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体記憶装置の製造方法
US9236396B1 (en) * 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
US9305849B1 (en) * 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
JP6343256B2 (ja) * 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US9793139B2 (en) * 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
KR102624498B1 (ko) * 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9953996B2 (en) * 2016-02-10 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
KR101940374B1 (ko) * 2016-05-19 2019-04-11 연세대학교 산학협력단 3 차원 비휘발성 메모리 소자 및 이의 제조 방법
KR102609348B1 (ko) * 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
KR20180138403A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20190026418A (ko) * 2017-09-05 2019-03-13 에스케이하이닉스 주식회사 반도체 메모리 장치
US10381378B1 (en) * 2018-02-02 2019-08-13 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
KR102518371B1 (ko) * 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
JP2020047642A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置
WO2020167658A1 (en) 2019-02-11 2020-08-20 Sunrise Memory Corporation Vertical thin-film transistor and application as bit-line connector for 3-dimensional memory arrays
US11069703B2 (en) 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US10714497B1 (en) 2019-03-04 2020-07-14 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US11037947B2 (en) * 2019-04-15 2021-06-15 Macronix International Co., Ltd. Array of pillars located in a uniform pattern
US11195847B2 (en) 2019-05-15 2021-12-07 Macronix International Co., Ltd. Memory device and method for forming the same
TWI738202B (zh) * 2019-06-03 2021-09-01 旺宏電子股份有限公司 三維快閃記憶體及其陣列佈局
KR20200145102A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 수직형 반도체 소자
US11133329B2 (en) * 2019-09-09 2021-09-28 Macronix International Co., Ltd. 3D and flash memory architecture with FeFET
US10910402B1 (en) * 2019-10-18 2021-02-02 Macronix International Co., Ltd. Three-dimensional and flash memory and manufacturing method thereof
CN111279479B (zh) * 2020-01-20 2021-07-09 长江存储科技有限责任公司 三维存储器设备的局部触点及用于形成其的方法
KR20220000254A (ko) * 2020-06-25 2022-01-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220000581A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220016714A (ko) * 2020-08-03 2022-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11985822B2 (en) * 2020-09-02 2024-05-14 Macronix International Co., Ltd. Memory device

Also Published As

Publication number Publication date
US20220165746A1 (en) 2022-05-26
US11476276B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
KR102593797B1 (ko) 접합된 3차원 메모리 디바이스 및 캐리어 기판을 소스 층으로 대체함으로써 이를 제조하는 방법
EP3420591B1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
CN107706179B (zh) 半导体存储器件
US9196627B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US20210134827A1 (en) Three-dimensional memory device containing width-modulated connection strips and methods of forming the same
US11476276B2 (en) Semiconductor device and method for fabricating the same
US11581337B2 (en) Three-dimensional memory device and manufacturing method thereof
US20220189984A1 (en) Three-dimensional memory device including trench-isolated memory planes and method of making the same
CN110061001B (zh) 半导体元件及其制作方法
US20210313246A1 (en) Semiconductor die including edge ring structures and methods for making the same
US11282787B2 (en) Semiconductor devices having improved electrical characteristics and methods of fabricating the same
CN114730736A (zh) 具有被穿孔介电壕沟结构包围的通孔结构的三维存储器器件及其制造方法
CN114203717A (zh) 存储器装置
US20200286815A1 (en) Memory die containing through-memory-level via structure and methods for making the same
CN113471211A (zh) 半导体器件及用于制造其的方法
WO2024076851A1 (en) Multi-tier memory device with different width central staircase regions in different vertical tiers and methods for forming the same
CN113437070B (zh) 半导体装置及其形成方法
TWI791201B (zh) 記憶體元件及其製作方法
US20220254792A1 (en) Semiconductor memory device and method for fabricating the same
CN110729305A (zh) 存储元件及其制造方法
TWI753670B (zh) 半導體裝置
CN116097919A (zh) 三维存储器的制备方法
US20240357803A1 (en) Semiconductor device and method of fabricating the same
US20230061535A1 (en) Semiconductor device and manufacturing method thereof, nand memory device
CN219437502U (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination