CN111933576B - 三维存储器设备的接合开口结构及其形成方法 - Google Patents

三维存储器设备的接合开口结构及其形成方法 Download PDF

Info

Publication number
CN111933576B
CN111933576B CN202010655153.5A CN202010655153A CN111933576B CN 111933576 B CN111933576 B CN 111933576B CN 202010655153 A CN202010655153 A CN 202010655153A CN 111933576 B CN111933576 B CN 111933576B
Authority
CN
China
Prior art keywords
layer
forming
channel
channel structure
insulating connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010655153.5A
Other languages
English (en)
Other versions
CN111933576A (zh
Inventor
吕震宇
施文广
吴关平
潘锋
万先进
陈保友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201710134783.6A external-priority patent/CN106653684B/zh
Priority claimed from CN201710134782.1A external-priority patent/CN106920772B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN111933576A publication Critical patent/CN111933576A/zh
Application granted granted Critical
Publication of CN111933576B publication Critical patent/CN111933576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Joints Allowing Movement (AREA)

Abstract

本发明提出了一种3D存储器设备的接合开口结构和其制造方法。此接合开口结构包括穿过第一堆叠层与第一绝缘连接层的第一通孔、位于该第一通孔的底部的第一沟道结构、位于该第一通孔的侧壁上的第一功能层、位于该第一功能层的侧壁上的第二沟道结构、在该第一通孔上方的第三沟道结构、位于该第三沟道结构上的第二堆叠层、位于该第二堆叠层上的第二绝缘连接层、穿过该第二堆叠层与该第二绝缘连接层的第二通孔、设置在该第二通孔的侧壁上的第二功能层、位于该第二功能层的侧壁上的第四沟道结构、以及在该第二通孔上的第五沟道结构。

Description

三维存储器设备的接合开口结构及其形成方法
相关申请的交叉引用
本申请要求享有于2017年3月8日提交的中国专利申请第 201710134782.1号以及于2017年3月8日提交的中国专利申请第 201710134783.6号的优先权，上述申请的全部内容通过引用的方式并入本文中。
技术领域
概括而言，本公开内容关于半导体技术领域，更具体而言，本公开内容关于三维(3D)存储器设备的接合开口结构及其形成方法。
背景技术
随着半导体技术的演进，诸如3D NAND存储器设备的三维(3D)存储器设备不断地缩减更多的氧化/氮化(ON)层。在如此情况下，很难仅用单一的蚀刻工艺在3D存储器设备中形成具有一定深度的沟道孔。伴随着沟道孔的深宽比增加，蚀刻沟道孔的速率会巨幅地减慢。此外，所形成的沟道孔的工艺能力控制(包括无弯曲、笔直外形、均一关键尺寸(critical dimension,CD)、最小限度扭曲等)也趋于面临挑战。就此而言，单一的蚀刻方法不论在成本还是在工艺能力方面都显效不足。
发明内容
根据本公开内容中的一些实施例，提出了三维(3D)存储器设备的接合开口结构以及其形成方法。
本公开内容的一个方面提出了一种在三维(3D)存储器设备中形成接合开口结构的方法。该方法包括：形成第一堆叠层以及在该第一堆叠层上形成第一绝缘连接层；形成第一通孔，其穿过该第一堆叠层与该第一绝缘连接层；形成第一沟道结构，其在通过该第一通孔中所暴露的衬底的表面上交叠；形成第一功能层，其在该第一通孔的侧壁上；在该第一功能层的侧壁以及该第一沟道结构所暴露的表面上形成第二沟道结构以及形成第一填充结构；以及在该第一通孔上方形成第三沟道结构来与该第二沟道结构接触。该第三沟道结构在衬底上的投影覆盖该第一通孔在衬底上的投影。该方法还包括：在该第一绝缘连接层上形成第二堆叠层以及形成第二绝缘连接层；形成第二通孔，其穿过该第二堆叠层与该第二绝缘连接层。该第二通孔在衬底上的投影与该第一通孔在衬底上的投影至少部分地重叠。该方法还包括：在该第二通孔的侧壁上形成第二功能层；在该第二功能层的侧壁以及该第三沟道结构所暴露的表面上形成第四沟道结构以及形成第二填充结构；以及在该第二通孔上方形成第五沟道结构来与该第四沟道结构接触。
在一些实施例中，该第一堆叠层包括第一数量的氧化/氮化层对，而该第二堆叠层包括第二数量的氧化/氮化层对。该第一数量与该第二数量不少于32。
形成该第一功能层包括：在该第一通孔的侧壁与该第一沟道结构所暴露的表面上形成第一隧穿层。在操作中，该第一隧穿层被配置用于生成电荷。形成该第一功能层还包括：在该第一隧穿层上形成第一储存层来储存由该第一隧穿层生成的电荷；在该第一储存层的表面形成第一阻隔层来阻止电荷从该第一储存层中外流；在该第一阻隔层的表面形成第一钝化层来保护该第一阻隔层不受到后续移除工艺的损伤；以及移除该第一沟道结构的表面上的该第一钝化层、该第一阻隔层、该第一储存层、以及该第一隧穿层的一部分。该第一钝化层、该第一阻隔层、该第一储存层、以及该第一隧穿层在该第一通孔的侧壁上剩余部分形成该第一功能层。
形成该第二沟道结构与该第一填充结构包括：形成第二沟道层，其覆盖该第一钝化层的侧壁以及该第一沟道层所暴露的表面；形成该第一填充层，其覆盖该第二沟道层的表面；移除部分的该第一填充层以形成该第一填充结构，其中该第一填充结构的顶表面低于该第一绝缘连接层的顶表面；以及移除部分的该第二沟道层以形成该第二沟道结构。该第二沟道结构的顶表面低于该第一绝缘连接层的顶表面。
形成该第三沟道结构包括：蚀刻该第一绝缘连接层以形成第一沟槽。在一些其它实施例中，形成该第三沟道结构包括蚀刻该第一绝缘连接层以及至少部分的该第一堆叠层的顶氮化层的一部分以形成第一沟槽。该第一沟槽在衬底上的投影覆盖该第一通孔在该衬底上的投影。形成该第三沟道结构还包括在该第一沟槽中形成第三沟道层，其中该第三沟道层与该第二沟道结构接触；以及平坦化该第一绝缘连接层与该第三沟道层的顶表面以形成该第三沟道结构。
在一些实施例中，本方法还包括：在形成该第一通孔之前形成第一掩模层，其在该第一绝缘连接层上交叠；以及在形成该第三沟道结构之后移除该第一掩模层；以及在形成该第二通孔之前先在该第二绝缘连接层上形成第二掩模层；以及在形成该第五沟道结构之后移除该第一掩模层。
形成该第四沟道结构与该第二填充结构包括：形成第四沟道层覆盖该第二功能层的侧壁以及该第三沟道层所暴露的表面；形成第二填充层覆盖该第四沟道层的表面；移除该第二填充层的一部分以形成该第二填充结构；以及移除该第四沟道层的一部分以形成该第四沟道结构，其中该第四沟道结构的顶表面低于该第二绝缘连接层的顶表面。该第二填充结构的顶表面低于该第二绝缘连接层的顶表面。
形成该第五沟道结构包括：蚀刻该第二绝缘连接层以形成第二沟槽；在该第二沟槽中形成第五沟道层，其中该第五沟道层与该第四沟道结构接触；以及平坦化该第二绝缘连接层与该第五沟道层的顶表面以形成该第五沟道结构。该第二沟槽在衬底上的投影覆盖该第二通孔在衬底上的投影。
本公开内容的另一方面提出了另一形成三维(3D)存储器设备中接合开口结构的方法。该方法包括：在3D存储器设备的衬底上形成第一堆叠层以及形成第一绝缘连接层。该3D存储器设备包括：第一区域，其用于形成多个沟道孔；第二区域，其用于形成多个阶梯结构虚置孔；以及第三区域，其用于形成多个贯穿阵列触点阻隔。该方法还包括：形成多个第一通孔，其穿过第一区域、第二区域以及第三区域中的该第一堆叠层以及该第一绝缘连接层；形成第一沟道结构，其在每个第一通孔中的衬底的表面上交叠；在每个第一通孔的侧壁上形成第一功能层；在每个第一通孔中的该第一功能层的侧壁以及该第一沟道结构所暴露的表面上形成第一填充结构；在每个第一通孔上方形成第三沟道结构来与该第二沟道结构接触。该第三沟道结构在衬底上的投影覆盖对应的第一通孔在衬底上的投影。该方法还包括：在该第一绝缘连接层上形成第二堆叠层；在该第二堆叠层上形成第二绝缘连接层；形成多个第二通孔，其各自穿过该第二堆叠层与该第二绝缘连接层。多个第二通孔中的每一者在衬底上的投影与对应的第一通孔在衬底上的投影至少部分地重叠。该方法还包括：在每个第二通孔的侧壁上形成第二功能层；在第一区域的每个第二通孔中的该第二功能层的侧壁以及该第三沟道结构所暴露的表面上形成第四沟道结构以及形成第二填充结构；以及在第二区域与第三区域的每个第二通孔中的该第二功能层的侧壁上形成第二填充结构；以及在该第一区域、该第二区域、以及该第三区域中的每个第二通孔上方形成第五沟道结构。该第一区域中的每个第二通孔中的第五沟道结构与对应的第四沟道结构接触。
形成该第四沟道结构与该第二填充结构包括：形成第四沟道层覆盖该第一钝化层的侧壁以及该第三沟道层所暴露的表面；形成第三填充层覆盖该第四沟道层的表面；形成第三掩模层覆盖第一区域中该第三填充层；以及使用该第三掩模层作为掩模来移除第二区域与第三区域中的该第三填充层，移除该第三掩模层；使用第一区域中的该第三填充层作为掩模来移除第二区域与第三区域中的该第四沟道层；在该第二区域与第三区域中的该第二功能层的表面上形成第四填充层；移除该第一区域中的该第三填充层；在该第一区域、该第二区域、以及该第三区域的每个第二通孔中形成第二填充层；移除该第二填充层的一部分以在每个第二通孔中形成该第二填充结构；以及移除该第四沟道层的一部分以在每个第二通孔中形成该第四沟道结构。该第二填充结构的顶表面低于该第二绝缘连接层的顶表面，以及该第四沟道结构的顶表面低于该第二绝缘连接层的顶表面。
本公开内容的另一方面提出了另一形成三维(3D)存储器设备中接合开口结构的方法。该方法包括：在衬底上形成第一堆叠层以及形成第一绝缘连接层；形成第一通孔，其穿过该第一堆叠层以及该第一绝缘连接层；形成第一沟道结构，其在通过该第一通孔所暴露的衬底的表面上交叠；在该第一通孔的侧壁上形成第一功能层；在该第一功能层的侧壁以及该第一沟道结构所暴露的表面上形成第二沟道；在该第一通孔上方形成第三沟道结构来与该第二沟道结构接触。该第三沟道结构在衬底上的投影覆盖该第一通孔在衬底上的投影。该方法还包括：在该第三沟道结构上形成第二堆叠层以及形成第二绝缘连接层；形成第二通孔，其穿过该第二堆叠层与该第二绝缘连接层。该第二通孔在衬底上的投影与该第一通孔在衬底上的投影至少部分地重叠。该方法还包括：在该第二通孔的侧壁上形成第二功能层；移除位于该第二通孔底部的该第二功能层与该第三沟道结构的一部分，使得该第二通孔与该第一通孔互通而形成接合通孔；移除该第三沟道结构与该第二沟道结构的剩余部分；在该接合通孔的侧壁以及该第一绝缘连接层所暴露的表面上形成与该第一沟道结构接触的第四沟道结构；形成第一填充结构覆盖该第四沟道结构的表面；以及在该接合通孔上方形成与该第四沟道结构接触的第五沟道结构。
本公开内容的另一方面提出了另一种形成三维(3D)存储器设备中接合开口结构的方法。该方法包括：在该3D存储器设备的衬底上形成第一堆叠层以及形成第一绝缘连接层。该3D存储器设备包括：第一区域，其用于形成多个沟道孔；第二区域。其用于形成多个阶梯结构虚置孔；以及第三区域，其用于形成多个贯穿阵列触点阻隔。该方法还包括形成多个第一通孔，其各自穿过第一区域、第二区域以及第三区域中的该第一堆叠层与该第一绝缘连接层；在每个第一通孔中的衬底的表面上形成第一沟道结构；在每个第一通孔的侧壁上形成第一功能层；在每个第一通孔中的该第一功能层的侧壁以及该第一沟道结构所暴露的表面上形成第二沟道结构；在每个第一通孔上方形成与该第二沟道结构接触的第三沟道结构。该第三沟道结构在衬底上的投影覆盖对应的第一通孔在该衬底上的投影。该方法还包括：在多个第三沟道结构上形成第二堆叠层以及形成第二绝缘连接层；形成多个第二通孔，其各自穿过该第二堆叠层与该第二绝缘连接层。多个第二通孔中的每一者在该衬底上的投影与对应的第一通孔在该衬底上的投影至少部分地重叠。该方法还包括：在每个第二通孔的侧壁上形成第二功能层；移除位于每个第二通孔底部的该第二功能层与该第三沟道结构的一部分，使得该第二通孔与对应的第一通孔互通而形成多个接合通孔；移除每个接合通孔中该第三沟道结构与该第二沟道结构的剩余部分；在每个接合通孔的侧壁以及该第一绝缘连接层所暴露的表面上形成与该第一沟道结构接触的第四沟道结构；形成第一填充结构覆盖每个接合通孔中的该第四沟道结构的表面；以及在第一区域、第二区域以及第三区域中的每个接合通孔上方形成第五沟道结构。第一区域中的每个接合通孔中的每个第五沟道结构与对应的第四沟道结构接触。
本公开内容的另一方面提出了一种三维(3D)存储器设备的接合开口结构，其包括第一堆叠层，其被设置为在衬底上交叠；第一绝缘连接层，其被设置在该第一堆叠层上；第一通孔，其穿过该第一堆叠层与该第二绝缘连接层；第一沟道结构，其被设置在该第一通孔底部并在衬底的表面上交叠；第一功能层，其被设置在该第一通孔的侧壁上；第二沟道结构，其被设置在该第一功能层的侧壁上并与该第一沟道结构接触；第三沟道结构，其被设置在该第一通孔上方并与该第二沟道结构接触。该第三沟道结构在该衬底上的投影覆盖该第一通孔在该衬底上的投影。该接合开口结构还包括：第二堆叠层，其被设置在该第三沟道结构上；第二绝缘连接层，其被设置在该第二堆叠层上。第二通孔穿过该第二堆叠层与该第二绝缘连接层。该第二通孔在该衬底上的投影与该第一通孔在该衬底上的投影至少部分地重叠。该接合开口结构还包括：第二功能层，其被设置在该第二通孔的侧壁上；第四沟道结构，其被设置在该第二功能层的侧壁上并与该第三沟道结构接触；以及第五沟道结构，其被设置在该第二通孔上方并与该第四沟道结构接触。
在一些实施例中，第一填充结构覆盖该第二沟道结构的表面，而第二填充结构覆盖该第四沟道结构的表面。该第一通孔不与该第二通孔互通。
在一些替代的实施例中，第一填充结构覆盖该第二沟道结构与该第四沟道结构的表面。该第一通孔与该第二通孔互通。
在一些实施例中，该第一堆叠层包括第一数量的导体/电介质层对，而该第二堆叠层包括第二数量的导体/电介质层对。
在一些替代的实施例中，该第一堆叠层包括第一数量的氧化/氮化层对，而该第二堆叠层包括第二数量的氧化/氮化层对。该第一数量与该第二数量不少于32。
该第三沟道结构的厚度介于30nm至70nm之间。该第一通孔的顶孔尺寸与底孔尺寸的差值等于或少于30nm。该第二通孔的顶孔尺寸与底孔尺寸的差值等于或少于30nm。
本公开内容的另一方面提出了一种三维(3D)存储器设备，其包括：第一堆叠层，其被设置在衬底上；第一绝缘连接层，其被设置在该第一堆叠层上；第二堆叠层，其被设置在该第一绝缘连接层上；第二绝缘连接层，其被设置在该第二堆叠层上；多个沟道孔，其位于该3D存储器设备的第一区域中；多个阶梯结构虚置孔，其位于该3D存储器设备的第二区域中；以及多个贯穿阵列触点阻隔，其位于该3D存储器设备的第三区域中。多个沟道孔中的每个沟道孔包括所公开的接合开口结构。
本技术领域技术人员根据本公开内容的描述、权利要求书、以及附图将可理解本公开内容的其它方面。
附图说明
在参照本公开内容中与下列附图有关的细节描述后将能更充分地了解本公开内容的各种目的、特征、以及其优点，图中相似的附图标记代表相似的元件。要注意的是，下列附图仅是用于说明根据各种所公开的实施例的目的的示例，其并未意欲局限本公开内容的范围。
图1-22B 示出根据本公开内容的一些实施例的三维(3D)存储器设备的示例性接合开口结构在制造工艺中的某些阶段时的原理性结构截面示意图；
图23A与23B示出根据本公开内容的一些实施例说明用于形成三维 (3D)存储器设备的接合开口结构的示例性制造工艺的原理性流程示意图；
图24-49B 示出根据本公开内容的一些实施例的三维(3D)存储器设备的另一示例性接合开口结构在另一制造工艺中的某些阶段时的原理性结构截面示意图；
图50A与50B示出根据本公开内容的一些实施例说明用于形成三维(3D)存储器设备的接合开口结构的另一示例性制造工艺的原理性流程示意图；
图51-73B 示出根据本公开内容的一些实施例的三维(3D)存储器设备的示例性接合开口结构在另一制造工艺中的某些阶段时的原理性结构截面示意图；
图74A与74B示出根据本公开内容的一些实施例说明用于形成三维 (3D)存储器设备的接合开口结构的另一示例性制造工艺的原理性流程示意图；
图75-102B 示出根据本公开内容的一些实施例的三维(3D)存储器设备的另一示例性接合开口结构在另一制造工艺中的某些阶段时的原理性结构截面示意图；
图103A与103B示出根据本公开内容的一些实施例说明用于形成三维 (3D)存储器设备的接合开口结构的另一示例性制造工艺的原理性流程示意图。
本公开内容的实施例将参照附图来进行描述。
具体实施方式
现在详细参照本发明的示例性实施例，其说明在附图中得以理解与实现本公开内容并实现其技术功效。要理解的是，下文描述仅是以示例的方式来进行说明，其并未要限定本方块内容。本公开内容的多种实施例以及在各实施例中的各种特征在不互相冲突抵触的情况下可以多种不同的方式来加以组合与重设。在不悖离本公开内容的精神与范围的原则下，对于本公开内容的修改、等效物、或改进等应都能为本技术领域技术人员所理解，且意欲含括在本公开内容的范围内。
要注意的是，在说明书中对提及“一个实施例”、“一实施例”、“示例性实施例”、“一些实施例”等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但并非每个实施例都一定需要包括该特定的特征、结构或特性。此外，这样的用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确描述，结合其它实施例来实现这样的特征、结构或特性皆属于相关领域的技术人员的知识范围所内。
一般而言，术语可以至少部分地根据上、下文中的用法来理解。例如，如本文所使用的术语“一个或多个”至少可部分取决于上、下文可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复数组合。类似地，术语诸如“一”、“一个”或“所述”至少部分取决于上、下文也可以被理解为表达单数用法或传达复数用法。
应该容易理解的是，本公开内容中的“在……上面”、“在……之上”及“在……上方”的含义应该以最宽泛的方式来解释，使得“在……上面”不仅意味着“直接在某物上”，而且还包括在某物“上”且两者之间具有中间特征或中间层，并且“在……之上”或“在……上方”不仅意味着在某物“之上”或在某物“上方”的含义，而且还可以包括两者之间没有中间特征或中间层(例如，直接在某物上)的含义。
此外，为了便于描述，可以在本文中使用诸如“在……下面”、“在……之下”、“较低”、“在……之上”、“较高”等空间相对术语来描述一个元件或特征与另一个或多个元件或特征的关系，如图所示。除了附图中描绘的方位之外，这些空间相对术语旨在涵盖使用或操作中的设备的不同方位。该装置可以其它方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以本文中所使用的空间相关描述来解释。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底的顶部的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括广泛的半导体材料，诸如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指材料部分，其包括具有厚度的区域。层的范围可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以为均匀或不均匀连续结构的区域，其厚度小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面及底表面之间或在该连续结构的顶表面及底表面处的任何水平平面对之间。层可以水平地、垂直地和/或沿着渐缩表面延伸。衬底可以为层，其可以包括层或多层，和/或可以在其上面、上方和/或下面具有一层或多层。层可以包括多层。例如，互通层可以包括一个或多个导体及接触层(其中形成有触点、互通线和/或通孔)以及一个或多个电介质层。
本文所使用的术语“标称(nominal)/标称地”是指在产品或工艺的设计阶段期间设定的组件或工艺操作的特性或参数的所期望的值或目标值，以及高于和/或低于所期望的值的数值范围。数值范围可能由于制造工艺或公差而有轻微变化。如本文所使用的术语“约”表示可能会基于与对象半导体设备相关联的特定技术点而改变的给定量的数值。基于特定的技术点，术语“约”可以指示出给定量的数值，例如在该数值的10-30％内变化(例如，该数值的±10％、±20％或±30％)。
根据本公开内容的一些实施例，其提出了三维(3D)存储器设备的接合开口结构以及其形成方法，以降低3D存储器设备的沟道孔结构的工艺难度与成本。
“3D存储器设备”一词，如文中所使用的，其指的是在衬底横向方位上具有垂直方位存储单元晶体管串的半导体设备(文中被称为“存储器串”，诸如NAND串)，如此存储器串会在相对于衬底的垂直方向延伸。“垂直/ 垂直地”一词，如文中所使用的，其标称代表与衬底的横向表面垂直，而“水平/水平地”一词则标称代表与衬底的横向表面平行。
参照图23A与图23B，其根据本公开内容的一些实施例说明用于形成三维(3D)存储器设备的接合开口结构的示例性制造工艺的原理性流程示意图。以及图1-22B 示出三维(3D)存储器设备的示例性接合开口结构在图23A与23B中所示的制造工艺中的某些阶段时的原理性结构截面示意图。
如在图23A中所示，在S101处，衬底1的表面上顺序形成第一堆叠层 2与第一绝缘连接层3。
如在图1中所示，第一堆叠层2形成在衬底1上。第一堆叠层2可包括多个氧化/氮化层对。多个氧化/氮化层对在文中也被称为“氧化/氮化交互堆叠”。即，在第一堆叠层2中，多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。换言之，除了所示堆叠的顶层与底层外，每个其它的氧化层都可以夹设在两个邻近的氮化层之间，而每个氮化层都可以夹设在两个邻近的氧化层之间。
氧化层可各自具有相同的厚度或具有不同的厚度。举例而言，每个氧化层的厚度可介于90nm至160nm之间，其较佳约为150nm。同样地，氮化层可各自具有相同的厚度或具有不同的厚度。举例而言，每个氮化层的厚度可介于80nm至110nm之间，其较佳约为100nm。
要注意的是，在本公开内容中，氧化层和/或氮化层可包括任何适当的氧化物材料和/或氮化物材料。举例而言，氧化物材料和/或氮化物材料的元素可包括但不限定为钨、钴、铜、铝、掺杂硅、硅化物、或是其组合。在一些实施例中，氧化层可为氧化硅层，而氮化层可为氮化硅层。
第一堆叠层2可包括任何适当数量的氧化层与氮化层。在一些实施例中，在第一堆叠层2中的氧化层与氮化层的层数的总量等于或大于64。在一些实施例中，与氧化/氮化层对相比，导体/电介质交互堆叠包括具有不同的材料和/或厚度的更多的氧化层或更多的氮化层。
第一绝缘连接层3可形成在第一堆叠层2上。在一些实施例中，第一绝缘连接层3可以由任何适当的绝缘材料和/或电介质材料来形成，诸如氧化硅。要注意的是，第一绝缘连接层3的材料可与在第一堆叠层2中的氮化层的材料不同。
此外，在一些实施例中，第一绝缘连接层3的顶表面上可形成第一掩模层4。第一掩模层4可包括氮化层，其位于第一绝缘连接层3的顶表面上；以及氧化层，其位于该氮化层的顶表面上。
在一些实施例中，第一堆叠层2、第一绝缘连接层3和/或第一掩模层4 可通过使用一道或多道沉积工艺来形成。要注意的是，本公开内容中所用的“沉积工艺”一词可以指任何适当的沉积工艺，其包括但不限定为化学气相沉积(chemical vapor deposition,CVD)工艺、物理气相沉积(physical vapor deposition,PVD)工艺、原子层沉积(atomic layerdeposition,ALD)工艺和/或任何其中适当的组合。
在S102处，可形成第一通孔5。如在图1中所示，第一通孔5可完全穿过第一堆叠层2与第一绝缘连接层3，并可以伸入衬底1的表面中。
在一些实施例中，第一通孔5可通过蚀刻第一堆叠层2与第一绝缘连接层3以及后续的清洗工艺来形成。形成第一通孔5的蚀刻工艺可为湿蚀刻、干蚀刻、或是其组合。
在一些实施例中，当第一绝缘连接层3的顶表面上有第一掩模层4形成时，此蚀刻工艺也蚀刻第一掩模层4来形成第一通孔5。
在S103处，如在图2中所示，通过第一通孔5所暴露的衬底1的表面上可形成第一沟道结构6。在一些实施例中，第一沟道结构6可以是通过使用选择性外延工艺形成的多晶硅层。
在一些实施例中，第一沟道结构6可能不直接形成在衬底1的表面上。在第一沟道结构6与衬底1之间可能形成一个或多个层。即，第一沟道结构6在衬底1上交叠。
在S104处，第一通孔5的侧壁上可形成第一功能层。该第一功能层可包括第一隧穿层7、第一储存层8、第一阻隔层9、以及第一钝化层10。
如在图3中所示，第一隧穿层7可形成在第一通孔5的侧壁与第一沟道结构6的顶表面上。第一隧穿层7可以用于生成电荷(电子或空穴)。在一些实施例中，第一隧穿层7可以是通过使用沉积工艺形成的氧化层。
第一储存层8可形成在第一隧穿层7的表面上。第一储存层8可用于储存电荷。电荷在第一储存层7中的储存或移除可以影响到半导体沟道的开/关状态和/或其电导。第一储存层7可包括多晶硅或氮化硅。在一些实施例中，第一储存层8可以是通过使用沉积工艺形成的氮化层。
第一阻隔层9可形成在第一储存层8的表面上。第一阻隔层9可用于阻挡储存在第一储存层8中的电荷的外流。在一些实施例中，第一阻隔层9 可为氧化硅层或是氧化硅/氮化硅/氧化硅(ONO)等层的组合。在一些实施例中，第一阻隔层9包括高电介质常数(high-k)的电介质(如氧化铝)。在一个示例中，第一阻隔层9是通过使用沉积工艺形成的氧化层。
如在图4中所示，第一阻隔层9的表面上可形成第一钝化层10。第一钝化层10可用于保护第一阻隔层9不受到后续移除工艺的损伤。在一些实施例中，第一钝化层10可以是通过使用沉积工艺形成的非晶硅层。
位于第一通孔5的底面的第一沟道结构6的顶表面上的第一钝化层10、第一阻隔层9、第一储存层8、以及第一隧穿层7的部分可以被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。如此，在第一通孔5 的侧壁上可以形成该第一功能层。
在一些实施例中，也可使用相同的移除工艺来移除位于第一掩模层4 的氮化层的表面上的第一阻隔层9、第一储存层8、第一隧穿层7、以及第一掩模层4的氧化层。如此，第一掩模层4的氮化层余留在第一绝缘连接层3的表面上。
在S105处，在该第一功能层的侧壁以及第一沟道结构6所暴露的表面上可顺序形成第二沟道结构与第一填充结构。该第二沟道结构与该第一填充结构的表面可低于第一绝缘连接层3的表面。
如在图5中所示，第二沟道层11可形成来覆盖第一钝化层10的侧壁与第一通孔5的底表面。第二沟道层11也可以盖住第一绝缘连接层3的顶表面，或是盖住第一掩模层4的氮化层的顶表面。在一些实施例中，第二沟道层11可以是通过使用沉积工艺形成的非晶硅层。
如在图6中所示，第一填充层12可形成来覆盖第二沟道层11并填充第一通孔5。在一些实施例中，第一填充层12可以是通过使用沉积工艺形成的氧化层。在一些实施例中，第一填充层12可包括一个或多个气隙。
如在图7A与7B中所示，第一填充层12的一部分可以被移除，使得第一填充层12的顶表面可以低于第一绝缘连接层3的顶表面。如此，在第一通孔5中的第一填充层12的剩余部分可形成该第一填充结构。在一些实施例中，第一填充层12的该部分可通过使用蚀刻工艺被移除。要注意的是，本公开内容中所使用的“蚀刻工艺”一词可以指的是任何适当的蚀刻工艺，其包括但不限定是湿蚀刻、干蚀刻、或是其组合。
在一些实施例中，如在图7A中所示，第一填充层12的顶表面可高于第二堆叠层2的顶表面。举例而言，第一填充层12的顶表面可以比第一堆叠层2的顶氮化层的顶表面高出20nm至40nm。较佳来说，第一填充层12 的顶表面最好比第二堆叠层2的顶氮化层的顶表面高出约30nm。
在一些替代的实施例中，如在图7B中所示，第一填充层12的顶表面可能低于第二堆叠层2的顶表面。举例而言，第一填充层12的顶表面可以比第二堆叠层2的顶氮化层的顶表面低30nm至40nm。较佳来说，第一填充层12的顶表面最好比第二堆叠层2的顶氮化层的顶表面低约35nm。
如在图8A与8B中所示，第二沟道层11的一部分可以被移除，使得第二沟道层11的表面低于第一绝缘连接层3。第二沟道层11的剩余部分可形成与第一沟道结构6接触的第二沟道结构。在一些实施例中，该第二沟道层11的部分也可通过使用蚀刻工艺来被移除。
要注意的是，在不同的实施例中，第二沟道结构的顶表面可能会高于或低于第一堆叠层2的顶表面。然而，第二沟道结构的顶表面是不低于在第一堆叠层2中的顶氧化层的顶表面的。在一些实施例中，如在图第8A中所示，该第二沟道结构的顶表面可高于在第一堆叠层2中的顶氮化层的顶表面。在一些替代的实施例中，如在图8B中所示，第二沟道结构的顶表面与在第一堆叠层2中的顶氧化层的顶表面位于同一平面中。
在S106处，在第一绝缘连接层3中可形成第一沟槽。在一些实施例中，第一沟槽在衬底1上的投影可完全覆盖第一通孔5在衬底1上的投影。
如在图9A与9B中所示，第一掩模层4的氮化层可以被移除。在一些实施例中，第一掩模层4的氮化层可以通过使用蚀刻工艺来移除。
如在图10A与10B中所示，可通过使用任何适当的技术来平坦化第一绝缘连接层3的表面，诸如晶背研磨和/或化学机械抛光(chemical mechanical polishing,CMP)等技术。第一绝缘连接层3的一部分可以被移除，以形成穿过第一绝缘连接层3的第一沟槽。在衬底1上的第一沟槽的投影“x”的面积可以大于在衬底1上的第一通孔5的投影“y”的面积。
在一些实施例中，如在图10A中所示，该第一沟槽的深度可等于或小于经平坦化的第一绝缘连接层3的厚度。举例而言，该第一沟槽的深度可介于50nm至70nm之间。在一个实施例中，经平坦化的第一绝缘连接层3 的厚度约为90nm，而该第一沟槽的深度约为60nm。
在一些替代的实施例中，如在图10B中所示，该第一沟槽的深度可大于经平坦化的第一绝缘连接层3的厚度。即，在第一堆叠层2中的顶氮化层的一部分也可以被移除来形成该第一沟槽。举例而言，该第一沟槽的深度可介于50nm至70nm之间。在一个实施例中，经平坦化的第一绝缘连接层3的厚度约为30nm，而该第一沟槽的深度约为60nm。
在S107处，在第一沟槽13中可以形成第三沟道结构14。如在图11A 与11B中所示，第三沟道结构14可以与该第二沟道结构接触。在一些实施例中，该第三沟道结构可以是通过使用沉积工艺形成的多晶硅层。
第三沟道结构14的厚度可等于第一沟槽13的深度。如前文所述，在一些实施例中，第三沟道结构14的厚度可等于或小于平坦化后第一绝缘连接层3的厚度，其如图 11A所示。举例而言，第三沟道结构14的厚度可介于50nm至70nm之间，其较佳约为60nm。在一些替代的实施例中，如图 11B所示，第三沟道结构14的厚度可大于平坦化后第一绝缘连接层3 的厚度。举例而言，第三沟道结构14的厚度可介于60nm至80nm之间，其较佳约为70nm。
参照图23B，在S108处，在第三沟道结构14上可顺序形成第二堆叠层15与第二绝缘连接层16。如在图12中所示，第二堆叠层15可包括多个氧化/氮化层对，诸如氧化硅层与氮化硅层对。与前述的第一堆叠层2类似，在第二堆叠层15中，多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。第二堆叠层15可包括任何适当数量的氧化层与氮化层。在一些实施例中，在第二堆叠层15中的氧化层与氮化层的总层数等于或大于64。
在一些实施例中，第二绝缘连接层16可使用任何适当的绝缘材料和/ 或电介质材料来形成，诸如氧化硅。要注意的是，第二绝缘连接层16的材料可与在第二堆叠层15中的氮化层的材料不同。
此外，在一些实施例中，在第二绝缘连接层16的表面上可以形成第二掩模层17。第二掩模层17可包括氮化层，其位于第二绝缘连接层16的表面上；以及氧化层，其位于该氮化层的表面上。
在S109处，形成第二通孔18。如在图13中所示，第二通孔18可完全穿过第二堆叠层15与第二绝缘连接层16，并可以伸入第三沟道结构14的表面。第二通孔18在衬底1上的投影可以与第一通孔5在衬底1上的投影至少部分地重叠。
在一些实施例中，第二堆叠层15、第二绝缘连接层16、第二掩模层17、以及第三沟道结构14可被蚀刻来形成第二通孔18。可通过使用干蚀刻工艺、湿蚀刻工艺、或是其组合来蚀刻第二堆叠层15、第二绝缘连接层16、第二掩模层17和/或第三沟道结构14。可执行清洗工艺来清洗第二通孔18。
要注意的是，第二通孔18可延伸到第三沟道结构14的表面，或是可伸入第三沟道结构14中，如此，后续形成在第二通孔18中的第四沟道结构可直接与该第三沟道结构接触。
在一些实施例中，在每个第二通孔18的顶孔的半径与第二通孔18的底孔的半径之间的最大差值可为15nm。即，如在图13中所示，每个第二通孔18的顶表面的边界线与第二通孔18的底表面的边界之间的距离“a”不可以超过15nm。
在S1010处，在第二通孔18的侧壁上可以形成第二功能层。在一些实施例中，第二功能层可包括第二隧穿层19、第二储存层20、第二阻隔层21、以及第二钝化层22。
如在图14中所示，第二隧穿层19可形成在第二通孔18的侧壁以及第二沟道结构14的表面上。第二隧穿层19可用于生成电荷。在一些实施例中，第二隧穿层19可以是通过使用沉积工艺形成的氧化层。
第二储存层20可形成在第二隧穿层19的表面上。第二储存层20可用于储存电荷。在一些实施例中，第二储存层20可以是通过使用沉积工艺形成的氮化层。
第二阻隔层21可形成在第二储存层20的表面上。第二阻隔层21可用于阻挡电荷从第二储存层20中流出。在一些实施例中，第二阻隔层21可以是通过使用沉积工艺形成的氧化层。
如在图15中所示，第二钝化层22可形成在第二阻隔层21的表面。第二钝化层22可用于保护第二阻隔层21不受到后续移除工艺的损伤。在一些实施例中，第二钝化层22可以是通过使用沉积工艺形成的非晶硅层。
如在图15中所示，位于第二沟道结构14的表面上的第二钝化层22、第二阻隔层21、第二储存层20、以及第二隧穿层19的部分可被移除。在一些实施例中，此移除工艺包括蚀刻工艺与清洗工艺。在一些实施例中，位于第二掩模层17的氮化层上的第二钝化层22、第二阻隔层21、第二储存层20、第二隧穿层19、第二掩模层17的氧化层的部分也可通过使用蚀刻工艺来被移除。如此，第二功能层可形成在第二通孔18的侧壁上。
在S1012处，在第二功能层的侧壁以及第三沟道结构所暴露的表面上可顺序形成第四沟道结构以及第二填充结构。在一些实施例中，该第四沟道结构的顶表面可高于该第二填充结构的顶表面。
如在图16中所示，第四沟道层23可以形成并覆盖第二钝化层22的侧壁以及第二通孔18的底表面。在一些实施例中，第四沟道层23也可覆盖第二绝缘连接层16的表面或是第二掩模层17的氮化层的表面。在一些实施例中，第四沟道层23可以是通过使用沉积工艺形成的非晶硅层。
如在图17中所示，可形成第二填充层29来覆盖第四沟道层23并填充第二通孔18。在一些实施例中，第二填充层29可以是通过使用沉积工艺形成的氧化层。
如在图18中所示，第二填充层29的一部分可被移除，使得第二填充层29的表面低于第二绝缘连接层16的表面。在一些实施例中，此移除工艺可包括蚀刻工艺。在第二通孔18中的第二填充层29的剩余部分可以形成该第二填充结构。
如在图19中所示，位于第二绝缘连接层16的表面或第二掩模层17的表面上的第四沟道层23的部分会被移除。在一些实施例中，此移除工艺可包括蚀刻工艺。在第二通孔18中的第四沟道层23的剩余部分可形成该第四沟道结构。该第四沟道结构的顶表面可高于该第二填充结构的顶表面，如此，在该第四沟道结构与第二填充结构上，以及在第二通孔18中可形成第二沟槽。
要注意的是，该第四沟道结构的顶表面可高于第二堆叠层15的顶表面或低于第二堆叠层15的顶表面。该第四沟道结构的顶表面不低于在第二堆叠层15中的顶氧化层的顶表面。在一些实施例中，第四沟道结构的顶表面可以与在第二堆叠层15中的顶氧化层的顶表面位于同一平面中。
在S1013处，在第二沟槽中可形成第五沟道结构。该第五沟道结构可与第四沟道结构接触。如在图20中所示，第五沟道结构30可形成在该第二沟槽中并位于第二通孔18中的第四沟道结构与第二填充结构上。随后，第二掩模层17的氮化层可通过蚀刻工艺来被移除。
如在图21A与21B中所示，第二绝缘连接层16的顶表面以及第五沟道结构30的顶表面可通过使用任何适当的技术来加以平坦化，诸如晶背研磨和/或化学机械抛光(CMP)。
相应地，在图23A与23B中所示出的所公开的方法可通过结合两道通孔的制造工艺来形成三维(3D)存储器设备的接合开口结构。如此，所形成的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差。此外，用于形成在3D存储器设备中的接合开口结构的所公开的方法可以有效工艺能力控制，简化工艺复杂度以及降低成本。
在一些实施例中，本公开内容还提出了一种通过使用前述在图23A与 23B中所示的方法来形成的三维存储器设备。该三维存储器可包括下述组件。
第一堆叠层，其包括多个氧化/氮化层对(如氧化硅层与氮化系层对)，其形成在衬底上。第一绝缘连接层，其形成在第一堆叠层上。第一通孔穿过第一堆叠层与第一绝缘连接层并伸入衬底的表面。
第一沟道结构形成在通过第一通孔所暴露的衬底的表面上。第一功能层形成在第一通孔的侧壁上。第二沟道结构形成在该第一功能层的侧壁以及第一沟道结构的表面上。第一填充结构形成在第二沟道结构的侧壁与表面上并填充该第一通孔。在一些实施例中，在第一填充结构中包括气隙。第二沟道结构与第一填充结构的顶表面低于第一绝缘连结层的顶表面。
在第一绝缘连接层中形成第一沟槽，以及其位于第一功能层、第二沟道结构以及第一填充结构上方。第一沟槽在衬底上的投影完全覆盖第一通孔在衬底上的投影。在第一沟槽中形成有第三沟道结构，其与第二沟道结构接触。
第二堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层与氮化硅层对)，其形成在第一绝缘连接层与第三沟道结构的顶表面上。第二绝缘连接层形成在第二堆叠层上。第二通孔穿过第二堆叠层与第二绝缘连接层并伸入第三沟道结构的表面。第二通孔在衬底上的投影与第一通孔在衬底上的投影至少部分地重叠。
第二功能层形成在第二通孔的侧壁上。第四沟道结构形成在第二功能层的侧壁以及第二通孔的底表面上。第二填充结构形成在第四沟道结构的侧壁与表面上并填充第二通孔。在一些实施例中，在第二填充结构中包括气隙。第四沟道结构的顶表面高于第二填充结构的顶表面。第五沟道结构形成在由第二功能层围绕出的第二沟槽中并与第四沟道结构接触，以及其位于第四沟道结构与第二填充结构的上方。
在一些实施例中，如在图21A中所示，第一绝缘连接层的厚度“b”， (也就是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离) 可介于80nm至100nm之间，较佳约为90nm。第三沟道结构的厚度“c”可介于50nm至70nm之间，其较佳约为60nm。
在一些替代的实施例中，如在图21B中所示，第一绝缘连接层的厚度“b”(也就是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离)可介于20nm至40nm之间，较佳约为30nm。第三沟道结构的厚度“c”可介于50nm至70nm之间，其较佳约为60nm。
此外，在第二沟道结构的顶孔的半径与底孔的半径之间的差值以及在第四沟道结构的顶孔与底孔的半径之间的差值可在15nm以内。如此，所公开的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差。
在一些实施例中，如在图22A与22B中所示，可执行替代工艺将在第一堆叠层2与第二堆叠层15中的多个氮化层中的每个氮化层替换成导电层 40。该导电层可包括任何适当的导电材料，其包括但不限定是钨、钴、铜、铝、掺杂硅、硅化物、或是其任意组合。
在一些实施例中，邻近第二堆叠层15的底氮化层或是邻近第一堆叠层 2的顶氮化层的第三沟道结构14的一部分在该替代工艺期间可通过氧化工艺来转化成氧化层。举例而言，可执行蚀刻工艺来移除在第一堆叠层2以及第二堆叠层15中的所有氮化层。之后，可再进行氧化工艺来氧化第三沟道结构所暴露的表面。如此，如在图22A与22B中所示，可将第三沟道结构的一部分转化成氧化层。在一些实施例中，第三沟道结构的厚度“c”在替代工艺后可以减少。举例而言，第三沟道结构的厚度“c”可以被减少到介于30nm至50nm之间，其较佳约为40nm。
参照图50A与50B，其根据本公开内容的一些其它的实施例示出用于形成三维(3D)存储器设备的接合开口结构的另一示例性制造工艺的原理性流程示意图。以及图24-49 B示出在图50A与50B中所示的制造工艺中的某些阶段时的三维(3D)存储器设备的接合开口结构的原理性结构截面示意图。
如在图50A中所示，在S201处，在衬底201的表面上可顺序形成第一堆叠层202与第一绝缘连接层203。在一些实施例中，如在图24中所示， 3D存储器设备可包括第一区域100、第二区域200、以及第三区域300。第一区域100可用于形成一个或多个沟道孔，第二区域200可用于形成一个或多个阶梯结构(SS)虚置孔，而第三区域300可用于形成一个或多个贯穿阵列触点(TAC)阻隔。
如在图24中所示，第一堆叠层202可形成在衬底201上。第一堆叠层 202可包括多个氧化/氮化层对，即，在第一堆叠层202中，多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。换言之，除了所述堆叠的顶层与底层外，其它的氧化层中的每个氧化层可以夹设在两邻近的氮化层之间，而每个氮化层可以夹设在两个邻近的氧化层之间。
氧化层可各自具有相同的厚度或具有不同的厚度。举例而言，各自氧化层的厚度可介于90nm至160nm之间，其较佳约为150nm。同样地，该氮化层可各自具有相同的厚度或具有不同的厚度。举例而言，每个氮化层的厚度可介于80nm至110nm之间，其较佳约为100nm。在一些实施例中，该氧化层可为氧化硅层，而该氮化层可为氮化硅层。
第一堆叠层202可包括任意适当数量的氧化层与氮化层。在一些实施例中，在第一堆叠层202中的氧化层与氮化层的总层数等于或大于64。在一些实施例中，与氧化/氮化层对相比，导体/电介质交互堆叠包括具有不同的材料和/或厚度的更多的氧化层或更多的氮化层。
第一绝缘连接层203可形成在第一堆叠层202上。在一些实施例中，第一绝缘连接层203可使用任何适当的绝缘材料和/或电介质材料来形成，诸如氧化硅。要注意的是，第一绝缘连接层203的材料可能与在第一堆叠层202中的氮化层的材料不同。
此外，在一些实施例中，在第一绝缘连接层203的表面上可形成第一掩模层204。第一掩模层204可包括氮化层，其位于第一绝缘连接层203的表面上；以及氧化层，其位于该氮化层的表面上。
在一些实施例中，可使用一道或多道沉积工艺来形成第一堆叠层202、第一绝缘连接层203和/或第一掩模层204，诸如一道或多道化学气相沉积 (CVD)工艺、一道或多道物理气相沉积(PVD)工艺、一道或多道原子层沉积(ALD)工艺和/或其中任何适当的组合。
在S202处，在第一区域100、第二区域200、以及第三区域300中的每一者中可形成一个或多个第一通孔205。如在图24中所示，一个或多个第一通孔205中的每一者可以完全穿过第一堆叠层202与第一绝缘连接层 203并可以伸入衬底201的表面。在一些实施例中，当第一掩模层204是形成在第一绝缘连接层203的的表面时，该蚀刻工艺也蚀刻第一掩模层204 来形成第一通孔205。
在一些实施例中，第一通孔205可通过蚀刻第一堆叠层202与第一绝缘连接层203并随后进行清洗工艺来形成。该形成第一通孔205的蚀刻工艺可为湿蚀刻、干蚀刻、或是其组合。要注意的是，在与衬底201的表面的垂直的方向上，在第三区域300中的一个或多个第一通孔205的深度可能大于在第一区域100中的一个或多个第一通孔205的深度。
在S203处，如在图25中所示，通过多个第一通孔205中的每一者所暴露的衬底201的表面上可形成第一沟道结构206。在一些实施例中，第一沟道结构206可以是使用选择性外延工艺形成的多晶硅层。
在S204处，在多个第一通孔205中的每一者的侧壁上可形成第一功能层。此第一功能层可包括第一隧穿层207、第一储存层208、第一阻隔层209、以及第一钝化层210。
如在图26中所示，第一隧穿层207可形成在多个第一通孔205的侧壁与第一沟道结构206所暴露的表面上。第一隧穿层207可用于生成电荷(电子或空穴)。在一些实施例中，第一隧穿层207可以是通过使用沉积工艺形成的氧化层。
第一储存层208可形成在第一隧穿层207的表面上。第一储存层208 可用于储存电荷。电荷在第一储存层207中的储存或移除可能影响到半导体沟道的开/关状态和/或其电导。第一储存层207可包括多晶硅或氮化硅。在一些实施例中，第一储存层208可以是通过使用沉积工艺形成的氮化层。
第一阻隔层209可形成在第一储存层208的表面。第一阻隔层209可用于阻挡在第一储存层208中的电荷的外流。在一些实施例中，第一阻隔层209可为氧化硅层或是氧化硅/氮化硅/氧化硅(ONO)层的组合。在一些实施例中，第一阻隔层209包括高电介质常数(high-k)的电介质(如氧化铝)。在一个示例中，第一阻隔层209是通过使用沉积工艺形成的氧化层。
如在图27中所示，第一阻隔层209的表面可形成第一钝化层210。第一钝化层210可用于保护第一阻隔层209不受到后续移除工艺的损伤。在一些实施例中，第一钝化层210可以是通过使用沉积工艺形成的非晶硅层。
位于多个第一通孔205的底部的多个第一沟道结构206的表面上的第一钝化层210、第一阻隔层209、第一储存层208、以及第一隧穿层207的部分可以被移除。在一些实施例中，此移除工艺可包括蚀刻工艺与清洗工艺。如此，在多个第一通孔205的侧壁上可以形成该第一功能层。
在一些实施例中，相同的移除工艺也可用于移除位于第一掩模层204 的氮化层的表面上的第一阻隔层209、第一储存层208、第一隧穿层207、以及第一掩模层204的氧化层。如此，第一掩模层204的氮化层余留在第一绝缘连接层203的表面上。
在S205处，在第一功能层的侧壁以及在多个第一通孔205中的每一者中第一沟道结构206所暴露的表面上可顺序形成第二沟道结构与第一填充结构。该第二沟道结构与该第一填充结构的表面可低于第一绝缘连接层203 的表面。
如在图28中所示，第二沟道层211可形成并覆盖在第一钝化层210的侧壁以及多个第一通孔205中的每一者的底部上。第二沟道层211也可覆盖第一绝缘连接层203的表面或覆盖第一掩模层204的氮化层的表面。在一些实施例中，第二沟道层211可以是通过使用沉积工艺形成的非晶硅层。
如在图29中所示，可形成第一填充层212以覆盖在第二沟道层211上并填充多个第一通孔205中的每一者。在一些实施例中，第一填充层212 可以是通过使用沉积工艺形成的氧化层。
如在图30A与30B中所示，第一填充层212的一部分可以被移除，使得第一填充层212的顶表面可以低于第一绝缘连接层203的顶表面，如此，多个第一通孔205中的每一者中的第一填充层212的剩余部分可形成该第一填充结构。在一些实施例中，第一填充层212的部分可以通过使用蚀刻工艺(诸如湿蚀刻、干蚀刻、或是其组合)来被移除。
在一些实施例中，如在图30A中所示，第一填充层212的顶表面可高于第二堆叠层202的顶表面。举例而言，第一填充层212的顶表面可比第二堆叠层202的顶氮化层的顶表面高出20nm至40nm。较佳来说，第一填充层212的顶表面可比第二堆叠层202的顶氮化层的顶表面高出约30nm。
在一些替代的实施例中，如在图30B中所示，第一填充层212的顶表面可以低于第二堆叠层202的顶表面。举例而言，第一填充层212的顶表面可比第二堆叠层202的顶氮化层的顶表面低30nm至40nm。较佳来说，第一填充层212的顶表面可比第二堆叠层202的顶氮化层的顶表面低约 35nm。
如在图31A与31B中所示，第二沟道层211的部分可被移除，使得第二沟道层211的表面低于第一绝缘连接层203。第二沟道层211的剩余部分可形成与第一沟道结构206接触的该第二沟道结构。在一些实施例中，第二沟道层211的该部分可通过使用蚀刻工艺来移除。
要注意的是，在各种实施例中，该第二沟道结构的顶表面可高于第一堆叠层202的顶表面或低于第一堆叠层202的顶表面。然而，该第二沟道结构的顶表面是不低于在第一堆叠层202中的顶氧化层的顶表面的。在一些实施例中，如在图31A中所示，该第二沟道结构的顶表面可高于在第一堆叠层202中的顶氮化层。在一些替代的实施例中，如在图31B中所示，该第二沟道结构的顶表面与在第一堆叠层202中顶氧化层的顶表面位于同一平面中。
在S206处，在第一绝缘连接层203中在多个第一通孔205中的每一者上方可形成第一沟槽。在一些实施例中，第一沟槽在衬底201上的投影可以完全覆盖对应的第一通孔205在衬底201上的投影。
如在图32A与32B中所示，第一掩模层204的氮化层可以被移除。在一些实施例中，第一掩模层204的氮化层可以通过使用蚀刻工艺来被移除。
如在图33A与33B中所示，第一绝缘连接层203的表面可通过任何适当的技术来加以平坦化，诸如晶背研磨和/或化学机械抛光(CMP)。第一绝缘连接层203的部分可被移除来形成穿过第一绝缘连接层203的多个第一沟槽。多个第一沟槽中的每一者在衬底201上的投影的面积可大于多个第一通孔205中的每一者在衬底201上的投影的面积。
在一些实施例中，如在图33A中所示，该第一沟槽的深度可等于或小于经平坦化的第一绝缘连接层203的厚度。举例而言，该第一沟槽的深度可介于50nm至70nm之间。在一实施例中，经平坦化的第一绝缘连接层203 的厚度约为90nm，而该第一沟槽的深度约为60nm。
在一些替代的实施例中，如在图33B中所示，该第一沟槽的深度可以大于经平坦化的第一绝缘连接层203的厚度。即，在第一堆叠层202中的顶氮化层的部分还可以被移除以形成第一沟槽。例如，第一沟槽的深度可以介于50nm至70nm之间。在一个实施例中，经平坦化的第一绝缘连接层 203的厚度为约30nm，而第一沟槽的深度为约60nm。
在S207处，在多个第一沟槽213中的每一者中可形成第三沟道结构214。如在图34A与34B中所示，第三沟道结构214可与在多个第一通孔205中的每一者中的该第二沟道结构接触。在一些实施例中，该第三沟道结构可以是通过使用沉积工艺形成的多晶硅层。
每个第三沟道结构214的厚度可等于每个第一沟槽213的深度。如前文所述，在一些实施例中，第三沟道结构214的厚度可等于或小于经平坦化的第一绝缘连接层203的厚度，其如在图34A中所示。举例而言，每个第三沟道结构214的厚度可介于50nm至70nm之间，其较佳约为60nm。在一些替代的实施例中，如在图34B中所示，第三沟道结构214的厚度可大于经平坦化的第一绝缘连接层203厚度。举例而言，每个第三沟道结构214的厚度可介于60nm至80nm之间，其较佳约为70nm。
参照图50B。在S208处，在多个第三沟道结构214上可顺序形成第二堆叠层215与第二绝缘连接层216。如在图35中所示，第二堆叠层215可包括多个氧化/氮化层对，诸如氧化硅层与氮化硅层。与上述的第一堆叠层 202类似，在第二堆叠层215中，多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。第二堆叠层215可包括任意适当数量的氧化层与氮化层。在一些实施例中，在第二堆叠层215 中的氧化层与氮化层的总层数等于或大于64。
在一些实施例中，第二绝缘连接层216可用任何适当的绝缘材料和/或电介质材料来制造，诸如氧化硅。要注意的所，第二绝缘连接层216的材料可与在第二堆叠层215中的氮化硅的材料不同。
此外，在一些实施例中，在第二绝缘连接层216的表面上可形成第二掩模层217。第二掩模层217可包括氮化层，其位于第二绝缘连接层216的表面上；以及氧化层，其位于该氮化层的表面上。
在S209处，在第一区域100、第二区域200、以及第三区域300中的每一者中可以形成一个或多个第二通孔218。如在图36中所示，多个第二通孔218中的每一者可完全穿过第二堆叠层215、第二绝缘连接层216、以及第二掩模层217，且可伸入对应的第三沟道结构214的表面。每个第二通孔218在衬底201上的投影可与对应的第一通孔205在衬底201上的投影至少部分地重叠。
在一些实施例中，第二堆叠层215、第二绝缘连接层216、第二掩模层 217、以及第三沟道结构214可被蚀刻来形成多个穿过第二堆叠层215与第二绝缘连接层216的第二通孔218。第二堆叠层215、第二绝缘连接层216、第二掩模层217和/或第三沟道结构214可通过使用干蚀刻工艺、湿蚀刻工艺、或是其组合来被蚀刻。之后，可进行清洗工艺来清洗多个第二通孔218。
要注意的是，每个第二通孔218可延伸到对应的第三沟道结构214的表面，或是伸入对应的第三沟道结构214中。如此，后续在每个第二通孔 218中所形成的第四沟道结构可直接与对应的第三沟道结构接触。另外要注意的是，如在图36中所示，在第三区域300中的一个或多个第二通孔218 也可完全穿过对应的第三沟道结构214。然而，在第一区域100中，一个或多个第二通孔218是不完全穿过一个或多个第三沟道结构214的。
在一些实施例中，在每个第二通孔218的顶孔的半径与每个第二通孔 218的底孔的半径之间的最大差值可为15nm。即，如在图36中所示，在每个第二通孔218的顶表面的边界线与第二通孔218的底表面的边界之间的距离“a”不可以超过15nm。
在S2010处，在每个第二通孔218的侧壁上可形成第二功能层。在一些实施例中，该第二功能层可包括第二隧穿层219、第二储存层220、第二阻隔层221、以及第二钝化层222。
如在图37中所示，第二隧穿层219可形成在每个第二通孔218的侧壁以及对应的第三沟道结构214的表面上。第二隧穿层219可用于生成电荷。在一些实施例中，第二隧穿层219可以是通过使用沉积工艺形成的氧化层。
第二储存层220可形成在第二隧穿层219的表面上。第二储存层220 可用于储存电荷。在一些实施例中，第二储存层220可以是通过使用沉积工艺形成的氮化层。
第二阻隔层221可形成在第二储存层220的表面上。第二阻隔层221 可用于阻挡电荷从第二储存层220中外流。在一些实施例中，第二阻隔层 221可以是通过使用沉积工艺形成的氧化层。
如在图38中所示，在第二阻隔层221的表面上可以形成第二钝化层222。第二钝化层222可用于保护第二阻隔层221不受到后续移除工艺的损伤。在一些实施例中，第二钝化层222可以是通过使用沉积工艺形成的非晶硅层。
如在图38中所示，位于每个第三沟道结构214的表面上的第二钝化层 222、第二阻隔层221、第二储存层220、以及第二隧穿层219的部分可以被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。在一些实施例中，位于第二掩模层217的氮化层上的第二钝化层222、第二阻隔层221、第二储存层220、第二隧穿层219、以及第二掩模层217的氧化层的部分可以通过使用蚀刻工艺被移除。如此，在每个第二通孔218的侧壁上可以形成该第二功能层。
在S2011处，在第一区域100中第二功能层的侧壁以及在每个第二通孔218中的第三沟道结构所暴露的表面上可形成第四沟道结构。此外，在第一区域100、第二区域200、第三区域300中的多个第二通孔218中的每一者中可形成第二填充结构。在一些实施例中，第四沟道结构的顶表面可以高于该第二填充结构的顶表面。
如在图39中所示，可形成第四沟道层223以覆盖在第一区域100、第二区域200、第三区域300中第二钝化层222的侧壁以及多个第二通孔218 中的每一者的底表面。在一些实施例中，第四沟道层223也可覆盖第二绝缘连接层216的顶表面或是第二掩模层217的氮化层的顶表面。在一些实施例中，第四沟道层223可以是通过使用沉积工艺形成的非晶硅层。
如在图40中所示，可形成第三填充层224来覆盖第四沟道层223。在一些实施例中，在每个第二通孔218中，第三填充层224可包括一个或多个气隙。在一些实施例中，第三填充层224可以是通过使用沉积工艺形成的氧化层。
如在图41中所示，在第一区域100中的第三填充层224的顶表面上可形成第三掩模层25。通过使用蚀刻工艺，使用第三掩模层225作为掩模来移除位于第二区域200与第三区域300中的第三填充层224的部分。
如在图42中所示，第三掩模层225可被移除。通过使用蚀刻工艺，使用在第一区域100中剩余的第三填充层224作为掩模来移除位于第二区域 200与第三区域300中的第四沟道层223。
如在图43中所示，位于第二区域200与第三区域300中的该第二功能层的表面可形成第四填充层227。在一些实施例中，第四填充层227的填充性能可优于第三填充层224的填充性能。即，在相同的移除工艺中，第四填充层227的移除率可低于第三填充层224的移除率。
如在图44中所示，在第一区域100中在第四沟道层223的表面上的第三填充层224可以通过使用蚀刻工艺被移除。要注意的是，此蚀刻工艺也可移除第四填充层227的一部分。
如在图45中所示，在第一区域100、第二区域200、以及第三区域300 中的每个第二通孔218中可形成第二填充层229。第二填充层229的材料可与第四填充层227的材料相同。
如在图46中所示，第二填充层2 29的一部分可通过使用蚀刻工艺来被移除，使得在每个第二通孔218中的第二填充层229的顶表面低于第二绝缘连接层216的顶表面。在每个第二通孔218中第二填充层2 29的剩余部分可形成该第二填充结构。
此外，可通过使用蚀刻工艺来移除位于第二绝缘连接层216的表面或是第二掩模层217的表面的第四沟道层223的一部分。在每个第二通孔218 中第四沟道层223的剩余部分可形成该第四沟道结构。该第四沟道结构的顶表面可以高于该第二填充结构的顶表面。如此，在第一区域100中的每个第二通孔218中的该第四沟道结构与该第二填充结构上、以及在第二区域200与第三区域300中的每个第二通孔218中的第二填充结构上可形成第二沟槽。
要注意的是，该第四沟道结构的顶表面可高于第二堆叠层215的顶表面或低于第二堆叠层215的顶表面。该第四沟道结构的顶表面是不低于在第二堆叠层215中的顶氧化层的顶表面的。在一些实施例中，该第四沟道结构的顶表面可与在第二堆叠层215中的顶氧化层的顶表面位于同一平面中。
在S2012处，在第一区域100中的每个第二通孔218的第二沟槽中可形成第五沟道结构。该第五沟道结构可与第四沟道结构接触。
如在图47中所示，第五沟道结构230可形成在第一区域100中每个第二通孔218中的该第四沟道结构与该第二填充结构上的该第二沟槽中。第五沟道结构230也可形成在第二区域200与第三区域300中每个第二通孔 218中该第二填充结构上的第二沟槽中。第二掩模层217的氮化层之后可通过蚀刻工艺来被移除。
如在图48A与48B中所示，可通过任何适当的技术来平坦化第二绝缘连接层216的顶表面与多个第五沟道结构230的顶表面，诸如晶背研磨和/ 或化学机械抛光(CMP)。
相应地，图50A与50B所示的所公开的方法可以通过结合两道通孔的制造工艺来形成三维(3D)存储器设备的另一接合开口结构。如此，所形成的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差值。此外，用于形成在3D存储器设备中的接合开口结构的所公开的方法可以同时形成多个沟道孔、阶梯虚置孔、以及贯穿阵列触点阻隔，其可有效工艺能力控制，简化工艺复杂度以及降低成本。
在一些实施例中，本公开内容还提出了另一种三维存储器设备，其通过使用在上述图50A与50B中所示出的所公开的方法来形成。该三维存储器设备可包括第一区域，其用于形成多个沟道孔；第二区域，其用于形成多个阶梯结构(SS)虚置孔；以及第三区域，其用于形成多个贯穿阵列触点(TAC)阻隔。沿着与该三维存储器设备的表面垂直的方向，该三维存储器设备可包括下列组件。
第一堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层和氮化硅层对)，其形成在衬底上。第一绝缘连接层，其形成在第一堆叠层上。在第一区域、第二区域以及第三区域中形成多个第一通孔，其穿过该第一堆叠层与该第一绝缘连接层并伸入该衬底的表面中。
第一沟道结构，其形成在通过每个第一通孔所暴露的衬底的表面上。在每个第一通孔的侧壁上形成第一功能层。在每个第一通孔中的该第一功能层的侧壁以及该第一沟道结构的表面上形成第二沟道结构。第一填充结构，其形成在该第二沟道结构的表面与侧壁上并填充每个该第一通孔中。在一些实施例中，在每个第一通孔中的该第一填充结构中形成气隙。该第二沟道结构与该第一填充结构的顶表面低于该第一绝缘连接层的顶表面。
第一沟槽，其形成在该第一绝缘连接层中并位于每个第一通孔中的该第一功能层、该第二沟道结构、以及该第一填充结构上。多个第一沟槽中的每一者在衬底上的投影完全覆盖对应的第一通孔在衬底上的投影。第三沟道结构，其形成在每个第一沟槽中并与对应的第一通孔中的该第二沟道结构接触。
第二堆叠层，其形成在该第一绝缘连接层与多个第三沟道结构的顶表面上，其包括多个氧化/氮化层对(诸如氧化硅层和氮化硅层对)。在第二堆叠层上形成第二绝缘连接层。在第一区域、第二区域以及第三区域中形成多个第二通孔，其穿过该第二堆叠层与该第二绝缘连接层并伸入该第三沟道结构的表面。多个第二通孔中的每一者在衬底上的投影与对应的第一通孔在衬底上的投影至少部分地重叠。
第二功能层，其形成在每个第二通孔的侧壁上。在第一区域中的该第二功能层的侧壁以及每个第二通孔的底表面上形成第四沟道结构。第二填充结构，其形成并填充在第一区域、第二区域以及第三区域中的多个第二通孔中的每一者中。在一些实施例中，在第二填充结构中形成气隙。该第四沟道结构的顶表面高于在第一区域中的每个第二通孔中的第二填充结构的顶表面。
在第一区域中，第五沟道结构，其形成在由第二功能层所围出的每个第二通孔中的第二沟槽中并与该第四沟道结构接触，以及其位于该第四沟道结构与该第二填充结构上方。而在该第二区域与该第三区域中，第五沟道结构形成在由第二功能层所围出的每个第二通孔中的第二沟槽上并位于该第二填充结构上方。
由于第四沟道结构是形成在该第一区域的第二通孔中而非该第三区域的通孔中，在该第一区域中的每个第二通孔中的该第五沟道结构可与对应的第一通孔中的该第一沟道结构电连接，而在该第三区域中的每个第二通孔中的该第五沟道结构则可与在对应的第一通孔中的该第一沟道结构电绝缘。故此，在三维存储器设备中，该第一区域中可形成多个沟道孔，而在该第三区域中可形成多个贯穿阵列触点(TAC)阻隔。在该第二区域中的多个阶梯结构虚置孔可具有阶梯结构的支撑功能。
在一些实施例中，如在图48A中所示，在该第一区域中的每个沟道孔中的第一绝缘连接层的厚度“b”(其是在该第一堆叠层的顶氮化层与该第二堆叠层的底氮化层之间的距离)可介于80nm至100nm之间，较佳约为 90nm。该第三沟道结构的厚度“c”可介于50nm至70nm之间，较佳约为 60nm。
在一些替代的实施例中，如在图48B中所示，在该第一区域中的每个沟道孔中的该第一绝缘连接层的厚度“b”(其是该第一堆叠层的顶氮化层与该第二堆叠层的底氮化层之间的距离)可介于20nm至40nm之间，较佳约为30nm。该第三沟道结构的厚度“c”可介于50nm至70nm之间，较佳约为60nm。
此外，在该第二沟道结构的顶孔与底孔的半径之间的差值以及在该第四沟道结构的顶孔与底孔的半径之间的差值可在15nm以内。如此，所公开的具有接合开孔结构的沟道孔可具有大的深宽比与受限的顶底孔径差值。
在一些实施例中，如在图49A与49B中所示，可以执行替代工艺来将在第一堆叠层202与第二堆叠层215中的多个氮化层中的每一者替换成导电层240。该导电层可包括任何适当的导电材料，其包括但不限定为钨、钴、铜、铝、掺杂硅、硅化物、或是其任何组合。
在一些实施例中，该替代工艺可在第一区域100、第二区域200、以及第三区域300中的一者或多者中执行。在一个实施例中，该替代工艺可以在第一区域100与第二区域200中执行，但不在第三区域300中执行。即，在第一区域与第二区域中的该第一堆叠层与该第二堆叠层可以是导体/电介质的交互堆叠层，而在第三区域中的第一堆叠层与第二堆叠层可以是氧化/ 氮化物的交互堆叠。
在一些实施例中，邻近第二堆叠层215的底氮化层或是邻近第一堆叠层202的顶氮化层的第三沟道结构214的一部分在该替代工艺中可通过氧化工艺来转化成氧化层。即，如在图49A与49B中所示，该第三沟道结构的厚度“c”在该替代工艺后可以减少。举例而言，该第三沟道结构的厚度“c”可减少到介于30nm至50nm之间，其较佳约为40nm。
参照图74A与74B，其示出根据本公开内容中的一些实施例说明另一种用于形成三维(3D)存储器设备的接合开口结构的方法的原理性流程示意图。以及图51至73B 示出在图74A与74B中所示制造工艺在某些阶段时该三维(3D)存储器设备的示例性接合开口结构的原理性结构截面示意图。
在S301处可提供衬底301，并在衬底301的表面上形成第一堆叠层302 与第一绝缘连接层303。如在图51中所示，第一堆叠层302可包括多个氧化/氮化层对，诸如氧化硅层与氮化硅层对。在第一堆叠层302中的多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。第一堆叠层302可包括任何适当数量的氧化层与氮化层。在一些实施例中，在第一堆叠层302中的该氧化层与氮化层的总层数等于或大于64。
在一些实施例中，第一绝缘连接层303可使用任何适当的绝缘材料和/ 或电介质材料来形成，诸如氧化硅。要注意的是，第一绝缘连接层303的材料可与在第一堆叠层302中氮化层的材料不同。
此外，在一些实施例中，在第一绝缘连接层303的表面上可形成第一掩模层304。第一掩模层304可包括氮化层，其位于第一绝缘连接层303的表面上；以及氧化层，其位于该氮化层的表面上。
在S302处，形成第一通孔305。如在图51中所示，第一通孔305可完全穿过第一堆叠层302与第一绝缘连接层303并可以伸入衬底301的表面中。
在一些实施例中，第一通孔305可通过蚀刻第一堆叠层302与第一绝缘连接层303并随后进行清洗工艺来形成。该用于形成第一通孔305的蚀刻工艺可以是湿蚀刻、干蚀刻、或是其组合。
在一些实施例中，当第一绝缘连接层303的表面形成第一掩模层304 时，该蚀刻工艺也蚀刻第一掩模层304来形成第一通孔305。
在S303处，如在图52中所示，通过第一通孔305所暴露的衬底301 的表面上可形成第一沟道结构306。在一些实施例中，第一沟道结构306可以是通过使用选择性外延工艺形成的多晶硅层。
在S304处，在第一通孔305的侧壁上可形成第一功能层。该第一功能层可包括第一隧穿层307、第一储存层308、第一阻隔层309、以及第一钝化层310。
如在图53中所示，第一隧穿层307可形成在第一通孔305的侧壁以及第一沟道结构306的表面上。该第一隧穿层可用于生成电荷。在一些实施例中，第一隧穿层307可以是通过使用沉积工艺形成的氧化层。
第一储存层308可形成在第一隧穿层307的表面上。第一储存层308 可用于储存电荷。在一些实施例中，第一储存层308可以是通过使用沉积工艺形成的氮化层。
第一阻隔层309可形成在第一储存层308的表面上。第一阻隔层309 可用于阻挡电荷从第一储存层308中外流。在一些实施例中，第一阻隔层 309可以是通过使用沉积工艺形成的氧化层。
如在图54中所示，在第一阻隔层309的表面上形成第一钝化层310。第一钝化层310可用于保护第一阻隔层309不受到后续移除工艺的损伤。在一些实施例中，第一钝化层310可以是通过使用沉积工艺形成的非晶硅层。
位于第一通孔305的底部上的第一沟道结构306的表面上的第一钝化层310、第一阻隔层309、第一储存层308以及第一隧穿层307的部分可被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。如此，可在第一通孔305的侧壁上形成该第一功能层。
在一些实施例中，位于第一掩模层304的氮化层的表面上的第一阻隔层309、第一储存层308、第一隧穿层307、以及第一掩模层304的氧化层也可以使用相同的移除工艺来被移除。如此，第一掩模层304的氮化层余留在第一绝缘连接层303的表面上。
在S305处，在该第一功能层的侧壁以及第一沟道结构306的表面上可形成第二沟道结构。该第二沟道结构的表面可低于第一绝缘连接层303的表面。
如在图55中所示，第二沟道层311可形成并覆盖第一钝化层310的侧壁以及第一通孔305的底部上。第二沟道层311也可覆盖第一绝缘连接层 303的表面或覆盖第一掩模层304的氮化层的表面上。在一些实施例中，第二沟道层311可以是通过使用沉积工艺形成的非晶硅层。
如在图56A与56B中所示，第二沟道层311的一部分可以被移除，使得第二沟道层311的顶表面低于第一绝缘连接层303。第二沟道层311的剩余部分可形成与第一沟道结构306接触的第二沟道结构。在一些实施例中，如在图56A与56B中所示，该第二沟道结构中可以包括气隙。在一些实施例中，可通过使用蚀刻工艺来移除该第二沟道层311的部分。
要注意的是，在各种实施例中，该第二沟道结构的顶表面可高于第一堆叠层302的顶表面或低于第一堆叠层302的顶表面。然而，该第二沟道结构的顶表面是不低于在第一堆叠层302的顶氧化层的顶表面的。在一些实施例中，如在图56A中所示，该第二沟道结构的顶表面可高于在第一堆叠层302的顶氮化层的顶表面。在一些替代实施例中，如在图56B中所示，该第二沟道结构的顶表面与在第一堆叠层302的顶氧化层的顶表面位于同一平面中。
在S306处，在第一绝缘连接层303中可形成第一沟槽312。在一些实施例中，第一沟槽312在衬底301上的投影可完全覆盖第一通孔305在衬底301上的投影。
如在图57A与57B中所示，可通过使用蚀刻工艺来移除第一掩模层304 的氮化层。如在图58A与58B中所示，第一绝缘连接层303的表面可以被平坦化。第一绝缘连接层303的一部分可以被移除以形成穿过第一绝缘连接层303的第一沟槽312。第一沟槽312在衬底301上的投影的面积可大于第一通孔305在衬底301上的投影的面积。
在一些实施例中，如在图58A中所示，该第一沟槽的深度可等于或小于经平坦化的第一绝缘连接层303的厚度。举例而言，该第一沟槽的深度可介于50nm至70nm之间。在一实施例中，经平坦化的第一绝缘连接层303 的厚度约为90nm，而该第一沟槽的深度约为60nm。
在一些替代的实施例中，如在图58B中所示，该第一沟槽的深度可大于经平坦化的第一绝缘连接层303的厚度。即，在第一堆叠层302的顶氮化层的一部分也可以被移除来形成该第一沟槽。举例而言，第一沟槽的深度可介于50nm至70nm之间。在一实施例中，经平坦化的第一绝缘连接层 303的厚度约为30nm，而该第一沟槽的深度约为60nm。
在S307处，在第一沟槽312中可形成第三沟道结构313。如在图59A 与59B中所示，该第三沟道结构313可与该第二沟道结构接触。在一些实施例中，第三沟道结构可以是通过使用沉积工艺形成的多晶硅层。
第三沟道结构313的厚度可等于第一沟槽312的深度。如前文所述，在一些实施例中，第三沟道结构313的厚度可等于或小于经平坦化的第一绝缘连接层303的厚度，其如在图59A中所示。举例而言，第三沟道结构 313的厚度可介于50nm至70nm之间，其较佳约为60nm。在一些替代的实施例中，如在图59B中所示，第三沟道结构313的厚度可大于经平坦化的第一绝缘连接层303的厚度。举例而言，第三沟道结构313的厚度可介于60nm至80nm之间，其较佳约为70nm。
在S308处，在第三沟道结构313上可顺序形成第二堆叠层314与第二绝缘连接层315。如在图60中所示，第二堆叠层315可包括多个氧化/氮化层对，诸如氧化硅层与氮化硅层对。与前述的第一堆叠层302类似，在第二堆叠层314中，多个氧化层(以点区域来表示)与氮化层(以网格区域来表示)在垂直方向上交互设置。第二堆叠层314可包括任何适当数量的氧化层和氮化层。在一些实施例中，在第二堆叠层314中的氧化层和氮化层的总层数等于或大于64。
在一些实施例中，第二绝缘连接层315可用任何适当的绝缘材料和/或电介质材料来形成，诸如氧化硅。要注意的是，第二绝缘连接层315的材料可与在第二堆叠层314中的氮化层的材料不同。
此外，在一些实施例中，在第二绝缘连接层315的表面上可形成第二掩模层316。该第二掩模层316可包括氮化层，其位于第二绝缘连接层315 的表面上；以及氧化层，其位于该氮化层的表面上。
在S309处，可形成第二通孔317。如在图61中所示，该第二通孔317 可完全穿过第二堆叠层314与第二绝缘连接层315并可以伸入第三沟道结构313的表面中。第二通孔317在衬底301上的投影与第一通孔305在衬底301上的投影至少部分地重叠。
在一些实施例中，可蚀刻第二堆叠层314、第二绝缘连接层315、第二掩模层316、以及第三沟道结构314的一部分来形成第二通孔317。第二堆叠层314、第二绝缘连接层315、第二掩模层316和/或第三沟道结构314 可通过使用干蚀刻工艺、湿蚀刻工艺、或是其组合来蚀刻。之后，执行清洗工艺来清洗第二通孔317。
在一些实施例中，在第二通孔317的顶孔的半径与第二通孔317的底孔的半径之间的最大差值可为15nm。即，如在图61中所示，在第二通孔 317的顶表面的边界线与第二通孔317的底表面的边界不可以超过15nm。
在S3010处，在第二通孔317的侧壁上可形成第二功能层。在一些实施例中，该第二功能层可以包括第二隧穿层318、第二储存层319、第二阻隔层320、以及第二钝化层321。
如在图62中所示，第二隧穿层318可形成在第二通孔317的侧壁与第二沟道结构313的表面上。第二隧穿层318可用于生成电荷。在一些实施例中，第二隧穿层318可以是通过使用沉积工艺形成的氧化层。
第二储存层319可形成在第二隧穿层318的表面上。第二储存层319 可用于储存电荷。在一些实施例中，第二储存层319可以是通过使用沉积工艺形成的氮化层。
第二阻隔层320可形成在第二储存层319的表面上。第二储存层319 可用于阻挡电荷从第二储存层319中外流。在一些实施例中，第二阻隔层 320可以是通过使用沉积工艺形成的氧化层。
如在图63中所示，在第二阻隔层320的表面上可形成第二钝化层321。第二钝化层321可用于保护第二阻隔层320不受到后续移除工艺的损伤。在一些实施例中，第二钝化层321可以是通过使用沉积工艺形成的非晶硅层。
如在图63中所示，位于第二通孔317的底部与第一通孔305的顶部的第二钝化层321、第二阻隔层320、第二储存层319、第二隧穿层318、以及第三沟道结构313的部分可被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。
在一些实施例中，位于第二掩模层316的氮化层上的第二钝化层321、第二阻隔层320、第二储存层319、第二隧穿层318、以及第二掩模层316 的氧化层的部分也可以通过使用蚀刻工艺来被移除。如此，如在图63中所示，在第二通孔318的侧壁上形成该第二功能层，而第二通孔317与第一通孔305可以彼此互通。
在一些实施例中，如在图64中的虚圈所示，位于第二钝化层321下方的第二阻隔层320、第二储存层319、以及第二隧穿层318的部分也可以通过使用蚀刻工艺来被移除。
在S3011处，可移除第二隧穿结构、第三隧穿结构、第二钝化层321、以及第一钝化层310。在一些实施例中，第二隧穿结构、第三隧穿结构、第二钝化层321、以及第一钝化层310可通过使用一道或多道蚀刻工艺来被移除。如此，如在图65中所示，第一通孔与第二通孔可以通过互通而形成第三通孔322。
在S3012处，在第三通孔322的侧壁与底部上可顺序形成第四沟道结构和第一填充结构。在一些实施例中，第四沟道结构的表面可高于第一填充结构的表面。在一些实施例中，第四沟道结构包括接合沟道结构，其夹设在第一堆叠层302与第二堆叠层314之间并覆盖第一绝缘连接层303所暴露的表面。
如在图66中所示，可形成第四沟道层328来覆盖第三通孔322的侧壁与底部以及第三绝缘连接层303所暴露的表面上。在一些实施例中，第四沟道层323也可覆盖第二绝缘连接层315的表面或是第二掩模层316的氮化层的表面。在一些实施例中，第四沟道层328可以是通过使用沉积工艺形成的非晶硅层。
如在图67中所示，第一填充层334可形成并覆盖第四沟道层328以及填充第三通孔322。在一些实施例中，第一填充层334可以是通过使用沉积工艺形成的氧化层。
如在图68中所示，第一填充层334的一部分可被移除，使得第一填充层334的表面低于第二绝缘连接层315的顶表面。在一些实施例中，该移除工艺可以包括蚀刻工艺。在第三通孔322中的第二填充层334的剩余部分可以形成第二填充结构。
如在图69中所示，位于第二绝缘连接层315的顶表面或第二掩模层316 的顶表面上的第四沟道层328的部分可以被移除。在一些实施例中，该移除工艺可以包括蚀刻工艺。在第三通孔322中的第四沟道层328的剩余部分可形成第四沟道结构。该第四沟道结构的顶表面可高于该第二填充结构的顶表面。如此，在第三通孔322中该第四沟道结构与该第二填充结构上可形成第二沟槽。
要注意的是，该第四沟道结构的顶表面可高于第二堆叠层314的顶表面或可以低于第二堆叠层314的顶表面。该第四沟道结构的顶表面不低于在第二堆叠层314中的顶氧化层的顶表面。在一些实施例中，该第四沟道结构的顶表面可与在第二堆叠层314中的该顶氧化层的顶表面位于同一平面中。
在S3013处，在该第二沟槽中可以形成第五沟道结构。该第五沟道结构可与该第四沟道结构接触。如在图70中所示，第五沟道结构335可形成在位于第三通孔322的第四沟道结构与第二填充结构上的第二沟槽中。
如在图71中所示，第二掩模层316的氮化层可通过蚀刻工艺来被移除。如在图72A与72B中所示，第二绝缘连接层315的顶表面与第五沟道结构 335的顶表面可以被平坦化。
相应地，如在图74A与74B中所公开的方法，其可通过结合两个通孔的制造工艺来形成三维(3D)存储器设备的接合开口结构。如此，所形成的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差。此外，用于形成在3D存储器结构中的接合开口结构的所公开的方法可达到有效的工艺能力控制，简化工艺复杂度以及降低成本。
在一些实施例中，本公开内容还提出了一种通过使用上述如在图74A 与74B中所示出的方法而形成的三维存储器设备。该三维存储器设备可包括下述组件。
第一堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层与氮化硅层对)，其形成在衬底上。第一绝缘连接层，其形成在第一堆叠层上。第一通孔，其穿过第一堆叠层与该第一绝缘连接层并伸入衬底的表面中。第一沟道结构，其形成在通过第一通孔所暴露的衬底的表面上。第一功能层，其形成在第一通孔的侧壁上。
第二堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层与氮化硅层对)，其形成在第一绝缘连接层的顶表面上。第二绝缘连接层，其形成在第二堆叠层上。第二通孔，其穿过第二堆叠层与第二绝缘连接层并与第一通孔互通。第二功能层，其形成在第二通孔的侧壁上。
第一通孔与第二通孔构建出第三通孔。在第三通孔的侧壁与底部上形成与第一沟道结构接触的第四沟道结构。在第四沟道结构的侧壁与表面上形成第一填充结构，以填充第三通孔。在一些实施例中，在第一填充结构中包括气隙。第四沟道结构的顶表面高于第一填充结构的顶表面。在位于第四沟道结构与第一填充结构上方、由第二功能层所围出的第二沟槽中形成与第四沟道结构接触的第五沟道结构。
在一些实施例中，如在图72A中所示，第一绝缘连接层的厚度“b”(其是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离)可介于80nm至100nm之间，较佳约为90nm。第三沟道结构的厚度“c”可介于 50nm至70nm之间，较佳约为60nm。
在一些替代的实施例中，如在图72B中所示，第一绝缘连接层的厚度“b”(其是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离) 可介于20nm至40nm之间，较佳约为30nm。第三沟道结构的厚度“c”可介于50nm至70nm之间，其较佳约为60nm。
此外，不同位置上的第三通孔的孔的半径的差值可控制在15nm内。即，在第三通孔的最大半径与第三通孔的最小半径之间的差值小于或等于 15nm。如此，所公开的具有接合开口结构的沟道孔可以具有大的深宽比以及受限的顶底孔径差值。
在一些实施例中，如在图73A与73B中所示，可执行替代工艺来将在第一堆叠层302与第二堆叠层314中的多个氮化层中的每一者替换成导电层3 40。该导电层可包括任何适当的导电材料，其包括但不限定为钨、钴、铜、铝、掺杂硅、硅化物、或是其组合。
在一些实施例中，邻近第二堆叠层314的底氮化层或是邻近第一堆叠层302的顶氮化层的第三沟道结构313的一部分可在此替代工艺期间通过氧化工艺来将其转化成氧化层。即，如在图73A与73B中所示，第三沟道结构的厚度“c”在此替代工艺后可以减少。举例而言，第三沟道结构的厚度“c”可减到介于30nm至50nm之间，其较佳约为40nm。
参照图103A与103B，其示出根据本公开内容的一些其它实施例用于形成三维(3D)存储器设备的接合开口结构的另一示例性制造工艺的原理性流程示意图。而图75-102 B示出在图103A与103B中所示出的三维(3D) 存储器设备的示例性接合开口结构在制造工艺中的某些阶段时的原理性结构截面示意图。
如在图103A中所示，在S401处，在衬底401的表面上可顺序形成第一堆叠层402与第一绝缘连接层403。在一些实施例中，如在图75中所示，该3D存储器设备可包括第一区域100、第二区域200、以及第三区域300。第一区域100可用于形成一个或多个沟道孔，第二区域200可用于形成一个或多个阶梯结构(SS)虚置孔，而第三区域300可用于形成一个或多个贯穿阵列触点(TAC)阻隔。
如在图75中所示，在衬底401上可形成第一堆叠层402。该第一堆叠层402可包括多个氧化/氮化层对，即，在第一堆叠层402中，多个氧化层 (以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。换言之，除了所示堆叠的顶层与底层以外，其它氧化层中的每一者可夹设在两个邻近的氮化层之间，而每个氮化层可夹设在两个邻近的氧化层之间。
氧化层可各自具有相同的厚度或具有不同的厚度。举例而言，每个氧化层的厚度可介于90nm至160nm之间，其较佳约为150nm。同样地，该氮化层可各自具有相同的厚度或具有不同的厚度。举例而言，每个氮化层的厚度可介于80nm至110nm之间，其较佳约为100nm。在一些实施例中，该氧化层可为氧化硅层，而该氮化层可为氮化硅层。
第一堆叠层402可包括任意适当数量的氧化层与氮化层。在一些实施例中，在第一堆叠层402中该氧化层与氮化层的总层数等于或大于64。在一些实施例中，与氧化/氮化层对相比，导体/电介质交互堆叠包括具有不同的材料和/或厚度的更多的氧化层或更多的氮化层。
第一绝缘连接层403可形成在第一堆叠层402上。在一些实施例中，第一绝缘连接层403可通过任何适当的绝缘材料和/或电介质材料来形成，诸如氧化硅。要注意的是，第一绝缘连接层403的材料可与在第一堆叠层 402中的氮化层的材料不同。
此外，在一些实施例中，在第一绝缘连接层403的表面上可形成第一掩模层404。该第一掩模层404可包括氮化层，其位于第一绝缘连接层403 的表面上；以及氧化层，其位于该氮化层的表面上。
在一些实施例中，第一堆叠层402、第一绝缘连接层403和/或第一掩模层404可通过使用一道或多道沉积工艺来形成，诸如一道或多道化学气相沉积(CVS)工艺、一道或多道物理气相沉积(PVD)工艺、一道或多道原子层沉积(ALD)工艺和/或其任何适当的组合。
在S402处，在第一区域100、第二区域200、以及第三区域300中的每一者中可形成一个或多个第一通孔405。如在图75中所示，一个或多个第一通孔405中的每一者可完全穿过第一堆叠层402与第一绝缘连接层403 并可以伸入衬底401的表面中。在一些实施例中，当在第一绝缘连接层403 的表面上形成第一掩模层404时，该蚀刻工艺也蚀刻第一掩模层404以形成第一通孔405。
在一些实施例中，第一通孔405可通过蚀刻第一堆叠层402与第一绝缘连接层403以及后续进行清洗工艺来形成。该形成第一通孔405的蚀刻工艺可为湿蚀刻、干蚀刻、或是其组合。要注意的是，在与衬底201的表面垂直的方向上，在第三区域300中的一个或多个第一通孔405的深度可大于在第一区域100中的一个或多个第一通孔405的深度。
在S403处，如在图76中所示，第一沟道结构406可形成在通过多个第一通孔405中的每一者所暴露的衬底401的表面上。在一些实施例中，第一沟道结构406可以是通过使用选择性外延工艺形成的多晶硅层。
在S404处，在多个第一通孔405中的每一者的侧壁上可形成第一功能层。该第一功能层可包括第一隧穿层407、第一储存层408、第一阻隔层409、以及第一钝化层410。
如在图77中所示，第一隧穿层407可形成在多个第一通孔405的侧壁以及第一沟道结构406所暴露的表面上。第一隧穿层407可用于生成电荷 (电子或空穴)。在一些实施例中，第一隧穿层407可以是通过使用沉积工艺形成的氧化层。
第一储存层408可形成在第一隧穿层407的表面上。第一储存层408 可用于储存电荷。电荷在第一储存层407中的储存或移除可以影响到半导体沟道的开/关状态与其电导。第一储存层407可包括多晶硅或氮化硅。在一些实施例中，第一储存层408可为通过使用沉积工艺形成的氮化层。
第一阻隔层409可形成在第一储存层408的表面上。第一阻隔层409 可用于阻挡在第一储存层408中所储存的电荷外流。在一些实施例中，第一阻隔层409可为氧化硅层或氧化硅/氮化硅/氧化硅(ONO)层的组合。在一些实施例中，第一阻隔层409包括高电介质常数(high-k)电介质(如氧化铝)。在一个示例中，第一阻隔层409是通过使用沉积工艺形成的氧化层。
如在图78中所示，在第一阻隔层409的表面上可形成第一钝化层410。第一钝化层410可用于保护第一阻隔层409不受到后续移除工艺的损伤。在一些实施例中，第一钝化层410可以是通过使用沉积工艺形成的非晶硅层。
位于在多个第一通孔405的底部上的多个第一沟道结构406的表面上的第一钝化层410、第一阻隔层409、第一储存层408、以及第一隧穿层407 的部分可以被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。如此，在多个第一通孔405的侧壁上可形成第一功能层。
在一些实施例中，也可使用同样的移除工艺来移除位于第一掩模层404 的氮化层的表面上的第一阻隔层409、第一储存层408、第一隧穿层407、以及第一掩模层404的氧化层。如此，第一掩模层404的氮化层余留在第一绝缘连接层403的表面上。
在S405处，在多个第一通孔405中的每一者中的第一沟道结构406所暴露的表面以及该第一功能层的侧壁上可形成第二沟道结构。该第二沟道结构可与在第一通孔405中的第一沟道结构406接触。在每个第一通孔405 中的该第二沟道结构的表面可低于第一绝缘连接层403的顶表面。
如在图79中所示，第二沟道层411可形成并覆盖第一钝化层410的侧壁以及多个第一通孔405中的每一者的底部。第二沟道层411也可覆盖第一绝缘连接层403的表面或覆盖第一掩模层404的氮化层的表面。在一些实施例中，第二沟道层411可以是通过使用沉积工艺形成的非晶硅层。
如在图80A与80B中所示，第二沟道层411的一部分可被移除，使得第二沟道层411的顶表面可以低于第一绝缘连接层403的顶表面。第二沟道层411的剩余部分可形成与第一沟道结构406接触的该第二沟道结构。在一些实施例中，第二沟道层411的该部分可通过使用蚀刻工艺被移除。
要注意的是，在各种实施例中，该第二沟道结构的顶表面可高于第一堆叠层402的顶表面或低于第一堆叠层402的顶表面。然而，该第二沟道结构的顶表面不低于在第一堆叠层402中的顶氧化层的顶表面。在一些实施例中，如在图80A中所示，该第二沟道结构的顶表面可高于在第一堆叠层402中的顶氮化层的顶表面。在一些替代的实施例中，如在图80B中所示，该第二沟道结构的顶表面与在第一堆叠层402中的顶氧化层的顶表面位于同一平面中。
在S406处，多个第一通孔405中的每一者上方的第一绝缘连接层403 上方可形成第一沟槽。在一些实施例中，该第一沟槽在衬底401上的投影可完全覆盖对应的第一通孔405在衬底401上的投影。
如在图81A与81B中所示，第一掩模层404的氮化层可以被移除。在一些实施例中，第一掩模层404的氮化层可通过使用蚀刻工艺被移除。
如在图82A与82B中所示，第一绝缘连接层403的表面可通过任何适当的技术来被平坦化，诸如晶背研磨和/或化学机械抛光(CMP)。第一绝缘连接层403的一部分可被移除来形成穿过第一绝缘连接层403的多个第一沟槽。多个第一沟槽中的每一者在衬底401上的投影的面积可大于多个第一通孔405中的每一者在衬底401上的投影的面积。
在一些实施例中，如在图82A中所示，第一沟槽412的深度可等于或小于经平坦化的第一绝缘连接层403的厚度。举例而言，第一沟槽412的深度可介于50nm至70nm之间。在一实施例中，经平坦化的第一绝缘连接层403的厚度约为90nm，而该第一沟槽的深度约为60nm。
在一些替代的实施例中，如在图82B中所示，第一沟槽412的深度可大于经平坦化的第一绝缘连接层403的厚度。即，在第一堆叠层402中的顶氮化层的一部分还可以被移除以形成第一沟槽。举例而言，第一沟槽412 的深度可介于50nm至70nm之间。在一实施例中，经平坦化的第一绝缘连接层403的厚度约为30nm，而该第一沟槽的深度约为60nm。
在S407处，在多个第一沟槽412中的每一者中可形成第三沟道结构413。如在图83A与83B中所示，第三沟道结构413可与在多个第一通孔405中的每一者中的第二沟道结构接触。在一些实施例中，第三沟道结构413可以是通过使用沉积工艺形成的多晶硅层。
每个第三沟道结构413的厚度可等于每个第一沟槽412的深度。如前文所述，在一些实施例中，每个第三沟道结构413的厚度可等于或小于经平坦化的第一绝缘连接层403的厚度，其如在图83A中所示。举例而言，每个第三沟道结构413的厚度可介于50nm至70nm之间，其较佳约为60nm。在一些替代的实施例中，如在图83B中所示，每个第三沟道结构413的厚度可大于经平坦化的第一绝缘连接层403的厚度。举例而言，每个第三沟道结构413的厚度可介于60nm至80nm之间，其较佳约为70nm。
参照图103B。在S408处，在多个第三沟道结构413上可顺序形成第二堆叠层414与第二绝缘连接层415。如在图84中所示，第二堆叠层414 可包括多个氧化/氮化层对，诸如氧化硅层与氮化硅层。与前述的第一堆叠层402类似，在第二堆叠层414中，多个氧化层(以点区域来表示)与多个氮化层(以网格区域来表示)在垂直方向上交互设置。第二堆叠层414可包括任何适当数量的该氧化层与氮化层。在一些实施例中，在第二堆叠层414中的该氧化层与氮化层的总层数等于或大于64。
在一些实施例中，第二绝缘连接层415可通过任何适当的绝缘材料和/ 或电介质材料来形成，诸如氧化硅。要注意的是，第二绝缘连接层415的材料可与在第二堆叠层414中的氮化层的材料不同。
此外，在一些实施例中，在第二绝缘连接层415的表面上可以形成第二掩模层416。第二掩模层416可包括氮化层，其位于第二绝缘连接层415 的表面上；以及氧化层，其位于该氮化层的表面上。
在S409处，在第一区域100、第二区域200、以及第三区域300中的每一者中可以形成一个或多个第二通孔417。如在图85中所示，多个第二通孔417中的每一者可完全穿过第二堆叠层414、第二绝缘连接层415、以及第二掩模层416并可以伸入对应的第三沟道结构413的表面中。每个第二通孔417在衬底401上的投影可与对应的第一通孔405在衬底401上的投影至少部分地重叠。
在一些实施例中，可以蚀刻第二堆叠层414、第二绝缘连接层415、第二掩模层416、以及第三沟道结构413来形成多个穿过第二堆叠层414与第二绝缘连接层415的第二通孔417。第二堆叠层414、第二绝缘连接层415、第二掩模层416和/或第三沟道结构413可通过使用干蚀刻工艺、湿蚀刻工艺、或其组合来被蚀刻。之后，可执行清洗工艺来清洗多个第二通孔417。
要注意的是，每个第二通孔417可延伸到对应的第三沟道结构413的表面，或是可伸入对应的第三沟道结构413中。如此，在每个第二通孔417 中顺序所形成的第四沟道结构可直接与对应的第三沟道结构接触。
在一些实施例中，在每个第二通孔417的顶孔的半径与第二通孔417 的底孔的半径之间的最大差值可为15nm。即，如在图85中所示，在每个第二通孔417的顶表面的边界线与第二通孔417的底表面的边界之间的距离“a”不可以超过15nm。
在S4010处，在每个第二通孔417的侧壁上可形成第二功能层。在一些实施例中，该第二功能层可包括第二隧穿层418、第二储存层419、第二阻隔层420、以及第二钝化层421。
如在图86中所示，第二隧穿层418可形成在每个第二通孔417的侧壁以及对应的第三沟道结构413的表面上。第二隧穿层418可用于生成电荷。在一些实施例中，第二隧穿层418可以是通过使用沉积工艺形成的氧化层。
第二储存层419可形成在第二隧穿层418的表面上。第二储存层419 可用于储存电荷。在一些实施例中，第二储存层419可以是通过使用沉积工艺形成的氮化层。
第二阻隔层420可形成在第二储存层419的表面上。第二阻隔层420 可用于阻挡在第二储存层419中所储存的电荷外流。在一些实施例中，第二阻隔层420可以是通过使用沉积工艺形成的氧化层。
如在图87中所示，在第二阻隔层420的表面上可形成第二钝化层421。第二钝化层421可用于保护第二阻隔层420不受到后续移除工艺的损伤。在一些实施例中，第二钝化层421可以是通过使用沉积工艺形成的非晶硅层。
如在图87中所示，位于每个第二通孔417与对应的第一通孔405之间的第二钝化层421、第二阻隔层420、第二储存层419、第二隧穿层418、以及第三沟道结构413可以被移除。在一些实施例中，该移除工艺可包括蚀刻工艺与清洗工艺。在一些实施例中，位于第二掩模层416的氮化层上的第二钝化层421、第二阻隔层420、第二储存层419、第二隧穿层418、以及第二掩模层416的氧化层的部分也可以通过同一移除工艺来被移除，如此，即可在每个第二通孔417的侧壁上形成该第二功能层，且每个第二通孔417与对应的第一通孔405可以与彼此互通。
在一些实施例中，如在图88中的虚圈所示，位于第二钝化层421下方的第二阻隔层420、第二储存层419、以及第二隧穿层418的部分也可以通过使用蚀刻工艺来被移除。
在S4011处，可移除第二隧穿结构、第三隧穿结构、第二钝化层421、以及第一钝化层410。在一些实施例中，第二隧穿结构、第三隧穿结构、第二钝化层421、以及第一钝化层410可通过使用一道或多道蚀刻工艺来被移除。如此，如在图89中所示，通过将每个第一通孔与对应的第二通孔互通可以在第一区域100、第二区域200、以及第三区域300中形成多个第三通孔422。
在S4012处，在第一区域100中的每个第三通孔422中的第二功能层的侧壁以及第三沟道结构所暴露的表面上可形成第四沟道结构。此外，在第一区域100、第二区域200、以及第三区域300中的多个第三通孔422中的每一者中可形成第一填充结构。在一些实施例中，第四沟道结构的顶表面可高于第一填充结构的顶表面。
如在图90中所示，可形成第四沟道层428来覆盖在第一区域100、第二区域200、以及第三区域300中多个第三通孔422中的每一者的侧壁与底表面上。在一些实施例中，第四沟道层428也可覆盖第二掩模层416的氮化层的顶表面。在一些实施例中，第四沟道层428可以是通过使用沉积工艺形成的非晶硅层。在一些实施例中，第四沟道结构428包括接合沟道结构，其夹设在第一堆叠层402与第二堆叠层414之间并覆盖第一绝缘连接层403所暴露的表面。
如在图91中所示，第二填充层429可形成并覆盖第四沟道层428。在一些实施例中，在每个第三通孔417中的第二填充层429可包括一个或多个气隙。在一些实施例中，第二填充层429可以是通过使用沉积工艺形成的氧化层。
如在图92中所示，在第一区域100中的第二填充层429的顶表面上可形成第三掩模层430。通过使用蚀刻工艺可以使用该第三掩模层430作为掩模来移除位于第二区域200与第三区域300上的第二填充层429的部分。
如在图93中所示，第三掩模层430可以被移除。通过使用蚀刻工艺可以使用在第一区域100中剩余的第二填充层429作为掩模来移除位于第二区域200与第三区域300中的第四沟道层428。如此，在第二区域200与第三区域300上可形成一个或多个第四通孔431。
如在图94中所示，第三填充层432可形成并覆盖在第二区域200与第三区域300中的一个或多个第四通孔431的侧壁与底部。第三填充层432 也可覆盖在第二区域200与第三区域300中的每个第四通孔431中的第一绝缘连接层403所暴露的表面。在一些实施例中，在一个或多个第四通孔 431中的第三填充层432可包括一个或多个气隙。在一些实施例中，第三填充层432的填充能力可以优于第二填充层429的填充能力。即，在相同的移除工艺中，第三填充层432的移除率可以小于第二填充层429的移除率。
如在图95中所示，通过使用蚀刻工艺可以移除在第一区域100中的第四沟道层428的表面上的第二填充层429。如此，在第一区域100中可形成一个或多个第五通孔433。要注意的是，通过同样的蚀刻工艺还可以移除第三填充层432的部分。
如在图96中所示，在第一区域100中的每个第五通孔433中以及在第二区域200与第三区域300中的每个第四通孔431中可形成第一填充层434。该第一填充层434的材料可与第三填充层432的材料相同。
如在图97中所示，通过使用蚀刻工艺来移除第一填充层434的一部分，使得在每个第五通孔433或第四通孔431中的第一填充层434的顶表面低于第二绝缘连接层415的顶表面。在每个第四通孔431或第五通孔433中的第一填充层434的剩余部分可形成第一填充结构。
此外，可通过使用蚀刻工艺来移除位于第二绝缘连接层415的表面或第二掩模层416的表面的第四沟道层428的部分。在每个第五通孔433中的第四沟道层428的剩余部分可形成第四沟道结构。第四沟道结构的顶表面可高于第一填充结构的顶表面，如此，可在第一区域100中的每个第五通孔433中的第四沟道结构与第一填充结构上以及在第二区域200与第三区域300中的每个第四通孔431中的第一填充结构上形成第二沟槽。
要注意的是，第四沟道结构的顶表面可高于第二堆叠层414的顶表面或可以低于第二堆叠层414的顶表面。第四沟道结构的顶表面不低于在第二堆叠层414中的顶氧化层的顶表面。在一些实施例中，第四沟道结构的顶表面可与在第二堆叠层414中的顶氧化层的顶表面位于同一平面上。
在S4013处，在第一区域100中的每个第五通孔433的、以及在第二区域200与第三区域300中的每个第四通孔431的第二沟槽中可形成第五沟道结构。该第五沟道结构可与在第一区域100中的每个第五通孔433中的第四沟道结构接触。
如在图99中所示，第五沟道结构435可形成在第一区域100中的每个第五通孔433中的第四沟道结构与第一填充结构上的第二沟槽中。第五沟道结构435还可形成在第二区域200与第三区域300中的每个第四通孔431 中的第一填充结构上的第二沟槽中。
如在图100中所示，之后可通过蚀刻工艺来移除第二掩模层416的氮化层。如在图101A与101B中所示，第二绝缘连接层415的顶表面与多个第五沟道结构435的顶表面可通过任何适当的技术(诸如晶背研磨和/或化学机械抛光(CMP))来被平坦化。
相应地，在图101A与101B中所公开的方法可以通过结合两道通孔的制造工艺来形成三维(3D)存储器设备的另一接合开口结构。如此，所形成的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差。此外，用于形成3D存储器设备中的接合开口结构的所公开的方法可同时形成多个沟道孔、阶梯虚置孔、以及贯穿阵列触点阻隔，达到有效的工艺能力控制，简化工艺的复杂度以及降低成本。
在一些实施例中，本公开内容还提出了另一种通过使用上述如在图 101A与101B中所示的方法而形成的三维存储器设备。该三维存储器设备可包括第一区域，其用于形成多个沟道孔；第二区域，其用于形成多个阶梯结构(SS)虚置孔；以及第三区域，其用于形成多个贯穿阵列触点(TAC) 阻隔。在沿着与该三维存储器设备的表面垂直的方向上，该三维存储器设备可包括下列组件。
第一堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层与氮化硅层对)，其形成在衬底上。第一绝缘连接层，其形成在第一堆叠层上。多个第一通孔，其穿过第一堆叠层与第一绝缘连接层并伸入在第一区域、第二区域、以及第三区域中形成的衬底的表面中。
第一沟道结构，其形成在通过每个第一通孔所暴露的衬底的表面上。第一功能层，其形成在每个第一通孔的侧壁上。第二沟道结构，其形成在每个第一通孔中的第一沟道结构的表面以及第一功能层的侧壁上。第一填充结构，其形成在第二沟道结构的侧壁与表面上以填充多个第一通孔中的每一者。在一些实施例中，在每个第一通孔中的第一填充结构中可包括气隙。第二沟道结构与第一填充结构的顶表面低于第一绝缘连接层的顶表面。
第一沟槽，其形成在第一绝缘连接层中，且位于每个第一通孔中的第一功能层、第二沟道结构、以及第一填充结构上方。多个第一沟槽中的每一者在衬底上的投影完全覆盖对应的第一通孔在衬底上的投影。在每个第一沟槽中形成第三沟道结构，其与在对应的第一通孔中的第二沟道结构接触。
第二堆叠层，其包括多个氧化/氮化层对(诸如氧化硅层与氮化硅层对)，其形成在第一绝缘连接层与多个第三沟道结构的顶表面上。第二绝缘连接层，其形成在第二堆叠层上。多个第二通孔，其形成在第一区域、第二区域、以及第三区域中，其穿过第二堆叠层与第二绝缘连接层并伸入第三沟道结构的表面中。多个第二通孔中的每一者在衬底上的投影与对应的第一通孔在衬底上的投影至少部分地重叠。
第二功能层，其形成在每个第二通孔的侧壁上。第四沟道结构，其形成在第一区域中的第二功能层的侧壁与每个第二通孔的底表面上。第二填充，其形成并填充在第一区域、第二区域以及第三区域中的多个第二通孔中的每一者。在一些实施例中，在第二填充结构中可以包括气隙。第四沟道结构的顶表面高于在第一区域中的每个第二通孔中的第二填充结构的顶表面。
在第一区域中，在位于第四沟道结构与第二填充结构上方且由第二功能层所围出的每个第二通孔中的第二沟槽中形成与第四沟道结构接触的第五沟道结构。而在第二区域与第三区域中，在位于第二填充结构上方且由第二功能层所围出的每个第二通孔中的第二沟槽中形成第五沟道结构。
由于第四沟道结构是形成在第一区域中的第二通孔中，而非第三区域的通孔中的，在第一区域中的每个第二通孔中的第五沟道结构可以与对应的第一通孔中的第一沟道结构电连接，而在第三区域中的每个第二通孔中的第五沟道结构可以与对应的第一通孔中的第一沟道结构电绝缘。故此，在三维存储器设备中，在第一区域中可形成多个沟道孔，以及在第三区域中可形成多个贯穿阵列触点(TAC)阻隔。而在第二区域中的多个阶梯结构虚置孔可以具有阶梯结构的支撑功能。
在一些实施例中，如在图101A中所示，在第一区域中的每个沟道孔中，第一绝缘连接层的厚度“b”(其是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离)可介于80nm至100nm之间，较佳约为90nm。第三沟道结构的厚度“c”可介于50nm至70nm之间，较佳约为60nm。
在一些替代的实施例中，如在图101B中所示，在第一区域中的每个沟道孔中，第一绝缘连接层的厚度“b”(其是在第一堆叠层的顶氮化层与第二堆叠层的底氮化层之间的距离)可介于20nm至40nm之间，较佳约为 30nm。第三沟道结构的厚度“c”可介于50nm至70nm之间，较佳约为60nm。
此外，在第二沟道结构的顶孔与底孔的半径之间的差值以及在第四沟道结构的顶孔与底孔的半径之间的差值可在15nm以内。如此，所公开的具有接合开口结构的沟道孔可具有大的深宽比以及受限的顶底孔径差。
在一些实施例中，如在图102A与102B中所示，可执行替代工艺来将在第一堆叠层402与第二堆叠层414中的多个氮化层中的每一者替换成导电层440。该导电层可包括任何适当的导电材料，其包括但不限定为钨、钴、铜、铝、掺杂硅、硅化物、或其组合。
在一些实施例中，该替代工艺可以在第一区域100、第二区域200、以及第三区域300中的一者或多者中执行。在一实施例中，该替代工艺在第一区域100与第二区域200中执行，但不在第三区域300执行。即，在第一区域与第二区域中的第一堆叠层与第二堆叠层可以是导体/电介质交互堆叠，而在第三区域中的第一堆叠层与第二堆叠层可以是氧化/氮化交互堆叠。
在一些实施例中，邻近第二堆叠层414的底氮化层或是邻近第一堆叠层402的顶氮化层的第三沟道结构413的一部分在该替代工艺期间可以通过氧化工艺转化为氧化层。即，如在图102A与102B中所示，第三沟道结构的厚度“c”在该替代工艺之后可以减少。举例而言，第三沟道结构的厚度“c”可以被减少到介于30nm至50nm之间，其较佳约为40nm。
要注意的是，本文中所述的示例(以及“如”、“例如”、“包括”等词语)不应被解释为是将所主张的发明目标限定在特定示例，更确切地说，各示例仅旨在说明许多可能方面中的一些方面。
此外，本公开内容中所使用的“第一”、“第二”等词并未具有任何次序、数量、或是重要性的意涵，而仅旨在区别不同的组成物。“包括”或“包含”等指代其后所述的元件或对象可涵盖其所列出的该些元件、对象以及其对应物，而并不排除其它元件或对象。而“连接”或“链接”等词并未限制为物理上或机构上的连接，其可包括直接或间接的电连接。
尽管本公开内容已经在前述的说明性实施例中进行了描述与说明，要了解的是，本公开内容只是举例，可在不悖离本公开内容的精神与范畴的情况下对本公开内容的实施例的细节进行多种修改，其仅由随后的权利要求书来限定。所公开的实施例的特征可以多种方式来加以组合与重设。在不悖离本公开内容的精神与范畴的情况下，对本公开内容的修改、等价物、或是改进对本领域技术人员而言是可理解的，且旨在含括在被公开内容的范畴内。

Claims (52)

1.一种用于在三维3D存储器设备中形成接合开口结构的方法，包括：
提供衬底；
形成第一堆叠层以及在所述第一堆叠层上形成第一绝缘连接层；
形成第一通孔，其穿过所述第一堆叠层与所述第一绝缘连接层；
形成第一沟道结构，其在通过所述第一通孔所暴露的所述衬底的表面上交叠；
形成第一功能层，其在所述第一通孔的侧壁上；
在所述第一功能层的侧壁以及所述第一沟道结构所暴露的表面上形成第二沟道结构以及形成第一填充结构；
在所述第一通孔上方形成与所述第二沟道结构接触的第三沟道结构，其中，所述第三沟道结构在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
其中，形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以形成第一沟槽，其中，所述第一沟槽在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
在所述第一沟槽中形成第三沟道层，其中，所述第三沟道层与所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与所述第三沟道层的顶表面以形成所述第三沟道结构。
2.根据权利要求1所述的方法，其中：
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
第二堆叠层包括第二数量的氧化/氮化层对。
3.根据权利要求2所述的方法，其中：
所述第一数量与所述第二数量是不少于32的。
4.根据权利要求1所述的方法，其中，形成所述第一功能层包括：
在所述第一通孔的所述侧壁以及所述第一沟道结构所暴露的表面上形成第一隧穿层，其中，所述第一隧穿层在工作中被配置用于生成电荷；
在所述第一隧穿层的表面上形成第一储存层以储存由所述第一隧穿层所生成的所述电荷；
在所述第一储存层的表面上形成第一阻隔层以阻挡在所述第一储存层中的电荷外流；
在所述第一阻隔层的表面上形成第一钝化层以保护所述第一阻隔层不受到后续移除工艺的损伤；以及
移除所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一沟道结构的表面上的部分，其中，所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一通孔的所述侧壁上的剩余部分形成所述第一功能层。
5.根据权利要求4所述的方法，其中，形成所述第二沟道结构与所述第一填充结构包括：
形成第二沟道层，其覆盖所述第一钝化层的侧壁与所述第一沟道结构所暴露的表面；
形成第一填充层，其覆盖所述第二沟道层的表面；
移除所述第一填充层的一部分以形成所述第一填充结构，其中，所述第一填充结构的顶表面低于所述第一绝缘连接层的顶表面；以及
移除所述第二沟道层的一部分以形成所述第二沟道结构，其中，所述第二沟道结构的顶表面低于所述第一绝缘连接层的顶表面。
6.根据权利要求1所述的方法，其中，形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以及所述第一堆叠层的顶氮化层的至少一部分以形成第一沟槽，其中，所述第一沟槽在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
在所述第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与所述第二沟道结构接触；以及平坦化所述第一绝缘连接层与所述第三沟道结构的顶表面。
7.根据权利要求1所述的方法，还包括：
在形成所述第一通孔之前形成在所述第一绝缘连接层上交叠的第一掩模层；以及
在形成所述第一填充结构之后移除所述第一掩模层；在形成第二通孔之前在第二绝缘连接层上形成第二掩模层；以及
在形成第二填充结构之后移除所述第二掩模层。
8.根据权利要求1所述的方法，其中，形成第四沟道结构与第二填充结构包括：
形成第四沟道层，其覆盖第二功能层的侧壁以及所述第三沟道层所暴露的表面；
形成第二填充层，其覆盖所述第四沟道层的表面；
移除所述第二填充层的一部分以形成所述第二填充结构，其中，所述第二填充结构的顶表面低于第二绝缘连接层的顶表面；以及
移除所述第四沟道层的一部分以形成所述第四沟道结构，其中，所述第四沟道结构的顶表面低于所述第二绝缘连接层的顶表面。
9.根据权利要求1所述的方法，其中，形成第五沟道结构包括：
蚀刻第二绝缘连接层以形成第二沟槽，其中，所述第二沟槽在所述衬底上的投影覆盖第二通孔在所述衬底上的投影；
在所述第二沟槽中形成第五沟道层，其中，所述第五沟道层与第四沟道结构接触；以及
平坦化所述第二绝缘连接层与所述第五沟道层的顶表面以形成所述第五沟道结构。
10.一种用于在三维3D存储器设备中形成接合开口结构的方法，包括：
在所述3D存储器设备的衬底上形成第一堆叠层以及形成第一绝缘连接层，其中，所述3D存储器设备包括：第一区域，其用于形成多个沟道孔；第二区域，其用于形成多个阶梯结构虚设孔；以及第三区域；
形成多个第一通孔，每个第一通孔穿过在所述第一区域、所述第二区域以及所述第三区域中的所述第一堆叠层和所述第一绝缘连接层；
形成第一沟道结构，其在每个第一通孔中的所述衬底的表面上交叠；
形成第一功能层，其在每个第一通孔的侧壁上；
在每个第一通孔中的所述第一功能层的侧壁以及所述第一沟道结构所暴露的表面上形成第二沟道结构以及形成第一填充结构；
在每个第一通孔上方形成与所述第二沟道结构接触的第三沟道结构，其中，所述第三沟道结构在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成第三沟道层，其中，所述第三沟道层与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与多个第三沟道结构的顶表面以形成所述第三沟道结构。
11.根据权利要求10所述方法，其中：
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
第二堆叠层包括第二数量的氧化/氮化层对。
12.根据权利要求11所述的方法，其中，
所述第一数量与所述第二数量是不少于32的。
13.根据权利要求10所述的方法，其中，形成所述第一功能层包括：
在每个第一通孔的所述侧壁以及在每个第一通孔中的所述第一沟道结构所暴露的表面上形成第一隧穿层，其中，所述第一隧穿层在工作中被配置用于生成电荷；
在每个第一通孔中的所述第一隧穿层的表面上形成第一储存层以储存由所述第一隧穿层所生成的所述电荷；
在每个第一通孔中的所述第一储存层的表面上形成第一阻隔层以阻挡在所述第一储存层中的电荷外流；
在每个第一通孔中的所述第一阻隔层的表面上形成第一钝化层以保护所述第一阻隔层不受到后续移除工艺的损伤；以及
移除所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在每个第一通孔中的所述第一沟道结构的表面上的部分，其中，所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一通孔的所述侧壁上的剩余部分形成所述第一功能层。
14.根据权利要求13所述的方法，其中，形成所述第二沟道结构和所述第一填充结构包括：
形成第二沟道层，其覆盖所述第一钝化层的侧壁与所述第一沟道结构所暴露的表面；
形成第一填充层，其覆盖所述第二沟道的表面；
移除所述第一填充层的一部分以形成在每个第一通孔中的所述第一填充结构，其中，所述第一填充结构的顶表面低于所述第一绝缘连接层的顶表面；以及
移除所述第二沟道层的一部分以形成在每个第一通孔中的所述第二沟道结构，其中，所述第二沟道结构的顶表面低于所述第一绝缘连接层的顶表面。
15.根据权利要求10所述的方法，其中，形成所述第三沟道结构包括：
蚀刻在每个第一通孔中的所述第一绝缘连接层以及所述第一堆叠层的顶氮化层的至少一部分以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与多个第三沟道结构的顶表面。
16.根据权利要求10所述的方法，还包括：
在形成所述多个第一通孔之前形成在所述第一绝缘连接层上交叠的第一掩模层；
在形成所述第一填充结构之后移除所述第一掩模层；
在形成多个第二通孔之前在第二绝缘连接层上形成第二掩模层；以及
在形成第二填充结构之后移除所述第二掩模层。
17.根据权利要求16所述的方法，其中，形成第四沟道结构和所述第二填充结构包括：
形成第四沟道层，其覆盖第二功能层的侧壁以及所述第三沟道层所暴露的表面；
形成第三填充层，其覆盖所述第四沟道层的表面；
形成第三掩模层，其覆盖在所述第一区域中的所述第三填充层，以及使用所述第三掩模层作为掩模来移除在所述第二区域和所述第三区域中的所述第三填充层；
移除所述第三掩模层；
使用在所述第一区域中的所述第三填充层作为掩模来移除在所述第二区域和所述第三区域中的所述第四沟道层；
在所述第二区域和所述第三区域中的所述第二功能层的表面上形成第四填充层；
移除在所述第一区域中的所述第三填充层；
在所述第一区域、所述第二区域以及所述第三区域中的每个第二通孔中形成第二填充层；
移除所述第二填充层的一部分以形成在每个第二通孔中的所述第二填充结构，其中，所述第二填充结构的顶表面低于所述第二绝缘连接层的顶表面；以及
移除所述第四沟道层的一部分以形成在每个第二通孔中的所述第四沟道结构，其中，所述第四沟道结构的顶表面低于所述第二绝缘连接层的顶表面。
18.根据权利要求10所述的方法，其中，形成第五沟道结构包括：
蚀刻第二绝缘连接层以形成多个第二沟槽，其中，每个第二沟槽在所述衬底上的投影覆盖对应的第二通孔在所述衬底上的投影；
在每个第二沟槽中形成第五沟道层，其中，所述第五沟道层与在所述第一区域中的每个第二通孔中的对应的第四沟道结构接触；以及
平坦化所述第二绝缘连接层与所述第五沟道层的顶表面以形成所述第五沟道结构。
19.一种用于在三维3D存储器设备中形成接合开口结构的方法，包括：
在衬底上形成第一堆叠层以及形成第一绝缘连接层；
形成第一通孔，其穿过所述第一堆叠层和所述第一绝缘连接层；形成第一沟道结构，其在通过所述第一通孔所暴露的所述衬底的表面上交叠；
在所述第一通孔的侧壁上形成第一功能层；
在所述第一功能层的侧壁和所述第一沟道结构所暴露的表面上形成第二沟道；
在所述第一通孔上方形成与所述第二沟道结构接触的第三沟道结构，其中，所述第三沟道结构在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以形成第一沟槽，其中，所述第一沟槽在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
在所述第一沟槽中形成第三沟道层，其中，所述第三沟道层与所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与所述第三沟道结构的顶表面以形成所述第三沟道结构。
20.根据权利要求19所述方法，其中：
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
第二堆叠层包括第二数量的氧化/氮化层对。
21.根据权利要求20所述的方法，其中：
所述第一数量与所述第二数量是不少于32的。
22.根据权利要求19所述方法，其中，形成所述第一功能层包括：
在所述第一通孔的所述侧壁以及所述第一沟道结构所暴露的表面上形成第一隧穿层，其中，所述第一隧穿层在工作中被配置用于生成电荷；
在所述第一隧穿层的表面上形成第一储存层以储存由所述第一隧穿层所生成的所述电荷；
在所述第一储存层的表面上形成第一阻隔层以阻挡在所述第一储存层中的电荷外流；
在所述第一阻隔层的表面上形成第一钝化层以保护所述第一阻隔层不受到后续移除工艺的损伤；
移除所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一沟道结构的表面上的部分，其中，所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一通孔的所述侧壁上的剩余部分形成所述第一功能层。
23.根据权利要求22所述的方法，其中，形成所述第二沟道结构包括：
形成第二沟道层，其覆盖所述第一钝化层的侧壁与所述第一沟道结构所暴露的表面；以及
移除所述第二沟道层的一部分以形成所述第二沟道结构，其中，所述第二沟道结构的顶表面低于所述第一绝缘连接层的顶表面。
24.根据权利要求19所述的方法，其中，形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以及所述第一堆叠层的顶氮化层的至少一部分以形成第一沟槽，其中，所述第一沟槽在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
在所述第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与所述第三沟道结构的顶表面。
25.根据权利要求19所述的方法，还包括：
在形成所述第一通孔之前在所述第一绝缘连接层上形成第一掩模层；以及
在形成所述第二沟道结构之后移除所述第一掩模层；
在形成第二通孔之前在第二绝缘连接层上形成第二掩模层；以及
在形成第五沟道结构之后移除所述第二掩模层。
26.根据权利要求19所述的方法，其中，形成第四沟道结构和第一填充结构包括：
形成第四沟道层，其覆盖接合通孔的侧壁以及所述第一绝缘连接层所暴露的表面；
形成第一填充层，其覆盖所述第四沟道层的表面；
移除所述第一填充层的一部分以形成所述第一填充结构，其中，所述第一填充结构的顶表面低于第二绝缘连接层的顶表面；以及
移除所述第四沟道层的一部分以形成所述第四沟道结构，其中，所述第四沟道结构的顶表面低于所述第二绝缘连接层的顶表面。
27.根据权利要求19所述的方法，其中，形成第五沟道结构包括：
蚀刻第二绝缘连接层以形成第二沟槽，其中，所述第二沟槽在所述衬底上的投影覆盖接合通孔在所述衬底上的投影；
在所述第二沟槽中形成第五沟道层，其中，所述第五沟道层与第四沟道结构接触；以及
平坦化所述第二绝缘连接层与所述第五沟道层的顶表面以形成所述第五沟道结构。
28.一种用于在三维3D存储器设备中形成接合开口结构的方法，包括：在所述3D存储器设备的衬底上形成第一堆叠层以及形成第一绝缘连接层，其中，所述3D存储器设备包括：第一区域，其用于形成多个沟道孔；第二区域，其用于形成多个阶梯结构虚设孔；以及第三区域；
形成多个第一通孔，每个第一通孔穿过在所述第一区域、所述第二区域以及所述第三区域中的所述第一堆叠层和所述第一绝缘连接层；
形成第一沟道结构，其在每个第一通孔中的所述衬底的表面上交叠；
形成第一功能层，其在每个第一通孔的侧壁上；
在所述第一功能层的侧壁以及在每个第一通孔中的所述第一沟道结构所暴露的表面上形成第二沟道结构；
在每个第一通孔上方形成与所述第二沟道结构接触的第三沟道结构，其中，所述第三沟道结构在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
形成所述第三沟道结构包括：
蚀刻所述第一绝缘连接层以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与多个第三沟道结构的顶表面。
29.根据权利要求28所述的方法，其中，
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
第二堆叠层包括第二数量的氧化/氮化层对。
30.根据权利要求29所述的方法，其中：
所述第一数量与所述第二数量是不少于32的。
31.根据权利要求28所述的方法，其中，形成所述第一功能层包括：
在每个第一通孔的所述侧壁以及在每个第一通孔中的所述第一沟道结构所暴露的表面上形成第一隧穿层，其中，所述第一隧穿层在工作中被配置用于生成电荷；
在每个第一通孔中的所述第一隧穿层的表面上形成第一储存层以储存由所述第一隧穿层所生成的所述电荷；
在每个第一通孔中的所述第一储存层的表面上形成第一阻隔层以阻挡在所述第一储存层中的电荷外流；
在每个第一通孔中的所述第一阻隔层的表面上形成第一钝化层以保护所述第一阻隔层不受到后续移除工艺的损伤；以及
移除所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在每个第一通孔中的所述第一沟道结构的表面上的部分，其中，所述第一钝化层、所述第一阻隔层、所述第一储存层、以及所述第一隧穿层在所述第一通孔的侧壁上的剩余部分形成所述第一功能层。
32.根据权利要求31所述的方法，其中，形成所述第二沟道结构包括：
形成第二沟道层，其覆盖所述第一钝化层的侧壁与所述第一沟道结构所暴露的表面；以及
移除所述第二沟道层的一部分以形成在每个第一通孔中的所述第二沟道结构，其中，所述第二沟道结构的顶表面低于所述第一绝缘连接层的顶表面。
33.根据权利要求28所述的方法，其中，形成所述第三沟道结构包括：
蚀刻在每个第一通孔中的所述第一绝缘连接层以及所述第一堆叠层的顶氮化层的至少一部分以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与所述多个第三沟道结构的顶表面。
34.根据权利要求28所述的方法，还包括：
在形成所述多个第一通孔之前形成在所述第一绝缘连接层上交叠的第一掩模层；
在形成所述第二沟道结构之后移除所述第一掩模层；
在形成多个第二通孔之前在第二绝缘连接层上形成第二掩模层；以及
在形成第五沟道结构之后移除所述第二掩模层。
35.根据权利要求34所述的方法，其中，形成第四沟道结构和第一填充结构包括：
形成第四沟道层，其覆盖每个接合通孔的侧壁以及所述第一绝缘连接层所暴露的表面；
形成第二填充层，其覆盖所述第四沟道层的表面；形成第三掩模层，其覆盖在所述第一区域中的所述第二填充层，以及使用所述第三掩模层作为掩模来移除在所述第二区域和所述第三区域中的所述第二填充层；
移除所述第三掩模层；
使用在所述第一区域中的所述第二填充层作为掩模来移除在所述第二区域和所述第三区域中的所述第四沟道层；
在所述第二区域和所述第三区域中的第二功能层的表面上形成第三填充层；
移除在所述第一区域中的所述第二填充层；
在所述第一区域、所述第二区域以及所述第三区域中的每个第二通孔中形成第一填充层；
移除所述第一填充层的一部分以形成在每个接合通孔中的所述第一填充结构，其中，所述第一填充结构的顶表面低于第二绝缘连接层的顶表面；以及
移除所述第四沟道层的一部分以形成在每个接合通孔中的所述第四沟道结构，其中，所述第四沟道结构的顶表面低于所述第二绝缘连接层的顶表面。
36.根据权利要求28所述的方法，其中，形成第五沟道结构包括：
蚀刻第二绝缘连接层以形成多个第二沟槽，其中，每个第二沟槽在所述衬底上的投影覆盖对应的接合通孔在所述衬底上的投影；
在每个第二沟槽中形成所述第五沟道结构，其中，每个第五沟道结构与在所述第一区域中的对应的第四沟道结构接触；以及
平坦化所述第二绝缘连接层与第五沟道层的顶表面以形成所述第五沟道结构。
37.一种三维3D存储器设备的接合开口结构，包括：
第一堆叠层，其被设置为在衬底上交叠；
第一绝缘连接层，其被设置在所述第一堆叠层上；
第一通孔，其穿过所述第一堆叠层和所述第一绝缘连接层；
第一沟道结构，其被设置在所述第一通孔的底部并在所述衬底上交叠；
第一功能层，其被设置在所述第一通孔的侧壁上；
第二沟道结构，其与被设置在所述第一功能层的侧壁上的所述第一沟道结构接触；
第三沟道结构，其与被设置在所述第一通孔上的所述第二沟道结构接触，其中，所述第三沟道结构在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
所述第三沟道结构是通过包括如下步骤的方法形成的：
蚀刻所述第一绝缘连接层以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与多个第三沟道结构的顶表面。
38.根据权利要求37所述的接合开口结构，还包括：
第一填充结构，其覆盖所述第二沟道结构的表面；以及
第二填充结构，其覆盖第四沟道结构的表面；
其中，所述第一通孔是不与第二通孔互通的。
39.根据权利要求37所述的接合开口结构，还包括：
第一填充结构，其覆盖所述第二沟道结构和第四沟道结构的表面；
其中，所述第一通孔是与第二通孔互通的。
40.根据权利要求37所述的接合开口结构，其中：
所述第一堆叠层包括第一数量的导体/电介质层对；以及
第二堆叠层包括第二数量的导体/电介质层对。
41.根据权利要求37所述的接合开口结构，其中：
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
第二堆叠层包括第二数量的氧化/氮化层对。
42.根据权利要求40或41所述的接合开口结构，其中：
所述第一数量与所述第二数量是不少于32的。
43.根据权利要求37所述的接合开口结构，其中：
所述第三沟道结构的厚度是介于30nm与70nm的范围之间的。
44.根据权利要求37所述的接合开口结构，其中：
在所述第一通孔的顶孔与底孔之间的尺寸差值是等于或少于30nm的；以及
在第二通孔的顶孔与底孔之间的尺寸差值是等于或少于30nm的。
45.一种三维3D存储器设备的接合开口结构，包括：
第一堆叠层，其被设置为在衬底上交叠；第一绝缘连接层，其被设置在所述第一堆叠层上；
第二堆叠层，其被设置在所述第一绝缘连接层上；
第二绝缘连接层，其被设置在所述第二堆叠层上；
多个沟道孔，其在所述3D存储器设备的第一区域中；
多个阶梯结构虚设孔，其在所述3D存储器设备的第二区域中；
其中，所述多个沟道孔中的每个沟道孔包括：
第一通孔，其穿过所述第一堆叠层和所述第一绝缘连接层；
第一沟道结构，其被设置在所述第一通孔的底部并在所述衬底上交叠；
第一功能层，其被设置在所述第一通孔的侧壁上；
第二沟道结构，其与被设置在所述第一功能层的侧壁上的所述第一沟道结构接触；
第三沟道结构，其与被设置在所述第一通孔上的所述第二沟道结构接触，其中，所述第三沟道结构在所述衬底上的投影覆盖所述第一通孔在所述衬底上的投影；
所述第三沟道结构是通过包括如下步骤的方法形成的：
蚀刻所述第一绝缘连接层以形成多个第一沟槽，其中，每个第一沟槽在所述衬底上的投影覆盖对应的第一通孔在所述衬底上的投影；
在每个第一沟槽中形成所述第三沟道结构，其中，所述第三沟道结构与在每个第一通孔中的所述第二沟道结构接触；以及
平坦化所述第一绝缘连接层与多个第三沟道结构的顶表面。
46.根据权利要求45所述的接合开口结构，其中，所述多个沟道孔中的每个沟道孔还包括：
第一填充结构，其覆盖所述第二沟道结构的表面；以及
第二填充结构，其覆盖第四沟道结构的表面；
其中，在所述第一区域中的所述第一通孔是不与第二通孔互通的。
47.根据权利要求45所述的接合开口结构，其中，所述多个沟道孔中的每个沟道孔还包括：
第一填充结构，其覆盖所述第二沟道结构和第四沟道结构的表面；
其中，在所述第一区域中的所述第一通孔是与第二通孔互通的。
48.根据权利要求45所述的接合开口结构，其中：
所述第一堆叠层包括第一数量的导体/电介质层对；以及
所述第二堆叠层包括第二数量的导体/电介质层对。
49.根据权利要求45所述的接合开口结构，其中：
所述第一堆叠层包括第一数量的氧化/氮化层对；以及
所述第二堆叠层包括第二数量的氧化/氮化层对。
50.根据权利要求48或49所述的接合开口结构，其中：
所述第一数量与所述第二数量是不少于32的。
51.根据权利要求45所述的接合开口结构，其中：
所述第三沟道结构的厚度是介于30nm与70nm的范围之间的。
52.根据权利要求45所述的接合开口结构，其中：
在每个第一通孔的顶孔与底孔之间的尺寸差值是等于或少于30nm的；以及
在每个第二通孔的顶孔与底孔之间的尺寸差值是等于或少于30nm的。
CN202010655153.5A 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法 Active CN111933576B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201710134783.6A CN106653684B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法
CN2017101347836 2017-03-08
CN201710134782.1A CN106920772B (zh) 2017-03-08 2017-03-08 三维存储器及其通道孔结构的形成方法
CN2017101347821 2017-03-08
CN201880009111.5A CN110313061B (zh) 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880009111.5A Division CN110313061B (zh) 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111933576A CN111933576A (zh) 2020-11-13
CN111933576B true CN111933576B (zh) 2021-04-23

Family

ID=63447202

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010655153.5A Active CN111933576B (zh) 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法
CN201880009111.5A Active CN110313061B (zh) 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880009111.5A Active CN110313061B (zh) 2017-03-08 2018-03-01 三维存储器设备的接合开口结构及其形成方法

Country Status (6)

Country Link
US (4) US10886291B2 (zh)
JP (1) JP6978643B2 (zh)
KR (2) KR102439554B1 (zh)
CN (2) CN111933576B (zh)
TW (1) TWI665786B (zh)
WO (1) WO2018161846A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933576B (zh) 2017-03-08 2021-04-23 长江存储科技有限责任公司 三维存储器设备的接合开口结构及其形成方法
CN109196645B (zh) * 2018-06-08 2019-09-10 长江存储科技有限责任公司 用于形成三维存储器件的双堆栈沟道孔结构的方法
KR102593706B1 (ko) * 2018-07-12 2023-10-25 삼성전자주식회사 부분적으로 확대된 채널 홀을 갖는 반도체 소자
JP7170853B2 (ja) * 2018-09-27 2022-11-14 長江存儲科技有限責任公司 半導体デバイス及びその作製方法
WO2020073184A1 (en) 2018-10-09 2020-04-16 Yangtze Memory Technologies Co., Ltd. Inter-deck plug in three-dimensional memory device and method for forming same
CN109496360A (zh) * 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
JP2020136535A (ja) 2019-02-21 2020-08-31 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2020145218A (ja) 2019-03-04 2020-09-10 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN110168728B (zh) * 2019-04-12 2020-05-22 长江存储科技有限责任公司 具有沉积的半导体插塞的三维存储器件及其形成方法
US10811427B1 (en) * 2019-04-18 2020-10-20 Macronix International Co., Ltd. Semiconductor structure and manufacturing method thereof
TWI685091B (zh) * 2019-04-18 2020-02-11 旺宏電子股份有限公司 半導體結構及其製造方法
CN110112134B (zh) * 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
JP7427686B2 (ja) 2019-06-17 2024-02-05 長江存儲科技有限責任公司 ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN110914989B (zh) 2019-06-17 2021-09-14 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
JP7412451B2 (ja) * 2019-08-23 2024-01-12 長江存儲科技有限責任公司 垂直メモリデバイス
WO2021051383A1 (en) * 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
CN110800108B (zh) 2019-09-20 2021-09-14 长江存储科技有限责任公司 具有多堆栈结构的三维存储器件及其形成方法
KR20210058563A (ko) 2019-11-14 2021-05-24 삼성전자주식회사 메모리 장치 및 그 제조 방법
CN111180451B (zh) * 2019-12-31 2023-04-11 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2021163841A1 (en) * 2020-02-17 2021-08-26 Yangtze Memory Technologies Co., Ltd. Methods for forming channel structures in three-dimensional memory devices
WO2021184357A1 (en) 2020-03-20 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
CN111244095B (zh) * 2020-03-25 2023-06-30 长江存储科技有限责任公司 三维存储器及其制备方法
KR20220000096A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 소자
CN114068482A (zh) * 2020-08-03 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
CN112614852A (zh) * 2020-12-01 2021-04-06 长江存储科技有限责任公司 3d nand存储器及其制造方法及存储器沟道结构的制备方法
KR102603209B1 (ko) * 2021-03-26 2023-11-16 한양대학교 산학협력단 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
CN113327927B (zh) * 2021-05-12 2023-08-08 长江存储科技有限责任公司 三维存储器的制作方法及三维存储器
CN113725223B (zh) * 2021-08-30 2023-10-27 长江存储科技有限责任公司 半导体工艺以及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080685A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR20110068145A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR20120029194A (ko) * 2010-09-16 2012-03-26 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20160069903A (ko) * 2014-12-09 2016-06-17 삼성전자주식회사 반도체 소자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005026559D1 (de) 2004-12-17 2011-04-07 Ge Healthcare Ltd Verfahren zur verwendung von ä11cü kohlenmonoxid bei der markierenden synthese von 11c-markierten estern durch photoinduzierte radikalische carbonylierung
JP5430890B2 (ja) 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
JP5300419B2 (ja) 2008-11-05 2013-09-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
KR101503876B1 (ko) * 2009-03-06 2015-03-20 삼성전자주식회사 비휘발성 메모리 소자
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
CN102543877B (zh) * 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
KR101857025B1 (ko) * 2011-10-31 2018-05-14 삼성전자주식회사 반도체 소자의 제조방법
KR20130057670A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
KR20150064520A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102323571B1 (ko) * 2014-07-01 2021-11-09 삼성전자주식회사 반도체 장치 및 그 제조방법
CN105304612B (zh) 2014-07-04 2018-02-13 旺宏电子股份有限公司 三维叠层多芯片结构及其制造方法
US9337145B2 (en) 2014-09-10 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor memory device
US9425299B1 (en) * 2015-06-08 2016-08-23 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
US9570463B1 (en) 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
CN105374826B (zh) 2015-10-20 2019-01-15 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105261617B (zh) 2015-10-28 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
US9806093B2 (en) 2015-12-22 2017-10-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN109671667B (zh) * 2017-03-08 2021-04-13 长江存储科技有限责任公司 一种三维存储器及其通道孔结构的形成方法
CN106653684B (zh) * 2017-03-08 2019-04-02 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
CN111933576B (zh) 2017-03-08 2021-04-23 长江存储科技有限责任公司 三维存储器设备的接合开口结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080685A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR20110068145A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR20120029194A (ko) * 2010-09-16 2012-03-26 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20160069903A (ko) * 2014-12-09 2016-06-17 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
JP6978643B2 (ja) 2021-12-08
US11482532B2 (en) 2022-10-25
KR20190119155A (ko) 2019-10-21
US20190081060A1 (en) 2019-03-14
CN111933576A (zh) 2020-11-13
US20210074718A1 (en) 2021-03-11
KR102273416B1 (ko) 2021-07-06
TW201904031A (zh) 2019-01-16
CN110313061B (zh) 2020-06-26
TWI665786B (zh) 2019-07-11
US10886291B2 (en) 2021-01-05
KR102439554B1 (ko) 2022-09-01
US20240188291A1 (en) 2024-06-06
CN110313061A (zh) 2019-10-08
KR20210086719A (ko) 2021-07-08
US20230016627A1 (en) 2023-01-19
WO2018161846A1 (en) 2018-09-13
US11956953B2 (en) 2024-04-09
JP2020513225A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
CN111933576B (zh) 三维存储器设备的接合开口结构及其形成方法
CN112117272B (zh) 三维存储器器件的沟槽结构
CN110114877B (zh) 三维存储器件及其制作方法
TWI693687B (zh) 三維記憶體裝置的字元線接觸結構及其製作方法
TWI638441B (zh) 積體電路及其製造方法
CN110140214B (zh) 用于形成三维存储器件的方法
CN111180449B (zh) 形成三维存储设备的栅极结构的方法
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
CN112185980A (zh) 一种三维存储器及其制作方法
TWI553776B (zh) 3d陣列的大馬士革導體
KR20210022093A (ko) 3차원 메모리 장치 및 그 제조 방법
CN110718501A (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN114975270A (zh) 半导体装置
CN104051331A (zh) 3d阵列的大马士革半导体装置及其形成方法
US9029216B1 (en) Memory and manufacturing method thereof
CN104576538A (zh) 存储器及其制造方法
KR20210148931A (ko) 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법
CN106298783B (zh) 存储元件及其制造方法
WO2019221797A1 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
EP4432803A1 (en) Semiconductor memory device
CN117545272A (zh) 半导体结构制备方法及半导体结构
KR20160070666A (ko) 핀 커패시터를 포함하는 반도체 소자
CN118742028A (zh) 半导体存储器件
CN110943091A (zh) 三维存储器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant