CN106920772B - 三维存储器及其通道孔结构的形成方法 - Google Patents
三维存储器及其通道孔结构的形成方法 Download PDFInfo
- Publication number
- CN106920772B CN106920772B CN201710134782.1A CN201710134782A CN106920772B CN 106920772 B CN106920772 B CN 106920772B CN 201710134782 A CN201710134782 A CN 201710134782A CN 106920772 B CN106920772 B CN 106920772B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- channel
- substrate
- insulation connecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Abstract
本发明实施例公开了一种三维存储器及其通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
Description
技术领域
本发明涉及三维存储器技术领域，尤其涉及一种三维存储器及其通道孔结构的形成方法。
背景技术
随着三维存储器(如3D NAND)中ON(Oxide/Nitride)的层叠数目越来越多，使得在三维存储器中形成的通道孔的深度越来越大，而在采用单刻蚀工艺形成通道孔时，在相同孔径的情况下，通道孔的深度越大刻蚀难度越大。尤其是，当三维存储器中的叠层数目达到120及以上时，再采用单刻蚀的方法形成贯穿各叠层的通道孔时，存在刻蚀时间呈指数增长的现象，工艺效率较低，成本较高。
发明内容
为解决上述技术问题，本发明实施例提供了一种三维存储器及其通道孔结构的形成方法，以降低三维存储器中通道孔结构的工艺难度和成本。
为解决上述问题，本发明实施例提供了如下技术方案：
一种三维存储器中通道孔结构的形成方法，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
在所述第二功能层侧壁和所述第二通孔底部表面依次形成第四通道结构和第二填充结构，所述第二填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
可选的，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
可选的，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通道结构和第一绝缘连接层表面的第二通道层；
形成覆盖所述第二通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层表面低于所述第一绝缘连接层表面，形成第一填充结构；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
可选的，该方法还包括：在所述第一绝缘连接层表面形成第一掩膜层。
可选的，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影包括：
去除所述第一掩膜层；
平坦化所述第一绝缘连接层表面；
去除部分所述第一绝缘连接层，在所述第一绝缘连接层内形成贯穿所述第一绝缘连接层的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影。
可选的，在所述第二功能层侧壁和所述第二通孔底部依次形成第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
形成覆盖所述第二保护层侧壁、所述第二通孔底部和第二绝缘连接层表面的第四通道层；
形成覆盖所述第四通道层的第二填充层；
去除部分所述第二填充层，使得所述第二填充层表面低于所述第二绝缘连接层表面，形成第二填充结构；
去除所述第四通道层位于所述第二绝缘连接层表面的部分，形成第四通道结构，所述第四通道结构的表面高于所述第二填充结构的表面。
一种三维存储器，包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
依次形成于所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成于所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成于所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成于所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第二功能层侧壁和所述第二通孔底部表面的第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。。
一种三维存储器中通道孔结构的形成方法，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
可选的，在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
在所述第一区域、第二区域和所述第二区域形成覆盖所述第二功能层侧壁、所述第二通孔底部和所述第二绝缘连接层表面的第四通道层；
在所述第一区域、第二区域和所述第二区域形成覆盖所述第四通道层的第三填充层，所述第三填充层中具有空气间隙；
在所述第三填充层对应所述第一区域的表面形成第三掩膜层；
以所述第三掩膜层为掩膜，去除所述第三填充层位于所述第二区域和所述第三区域的部分；
去除所述第三掩膜层；
以所述第三填充层位于所述第一区域的部分为掩膜，去除位于所述第二区域和所述第三区域的第四通道层；
在位于所述第二区域和所述第三区域的第二功能层表面形成第四填充层，所述第四填充层的填充性能好于所述第三填充层；
去除位于所述第一区域的第四通道层表面的第三填充层；
在所述第一区域、第二区域和所述第三区域的第二通孔内形成第二填充层；
去除部分所述第二填充层，使所述第二填充层的表面低于所述第二绝缘连接层的表面，形成第二填充结构；
去除所述第四通道层位于所述第二绝缘连接层表面的部分，形成第四通道结构，所述第四通道结构表面高于所述第二填充结构表面。
可选的，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
可选的，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一保护层侧壁、所述第一通道结构和第一绝缘连接层表面的第二通道层；
形成覆盖所述第二通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层表面低于所述第一绝缘连接层表面，形成第一填充结构；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
一种三维存储器，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
依次形成在所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成在所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成在所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成在所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内的第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的三维存储器的通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图21为本发明一个实施例所提供的三维存储器中通孔结构形成方法的各步剖视图；
图22-图46为本发明一个实施例所提供的三维存储器中通孔结构形成方法的各步剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
本发明实施例提供了一种三维存储器中通道孔结构的形成方法，该方法包括：
S101：如图1所示，提供基底1，所述基底1表面形成有第一堆叠层2和第一绝缘连接层3，所述第一堆叠层2由多个交错叠加的氧化层和氮化层构成。可选的，所述第一堆叠层2中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第一绝缘连接层3为氧化硅层，但本发明对此并不做限定，只要保证所述第一绝缘连接层3与所述第一堆叠层2中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第一绝缘连接层3表面形成第一掩膜层4，可选的，所述第一掩膜层4包括位于所述第一绝缘连接层3表面的氮化层和位于所述氮化层表面的氧化层。
S102：继续如图1所示，形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5。
具体的，在本发明的一个实施例中，形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5包括：
对所述第一堆叠层2和所述第一绝缘连接层3进行刻蚀，在所述第一堆叠层2和所述第一绝缘连接层3内形成贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5；对所述第一通孔5进行清洗。
需要说明的是，在对所述第一堆叠层2和所述第一绝缘连接层3进行刻蚀时，可以选择湿法刻蚀，也可以选择干法刻蚀，还可以组合使用，本发明对此并不做限定，具体视情况而定。
还需要说明的是，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在形成第一通孔5时，还包括对所述第一掩膜层4的刻蚀。
S103：如图2所示，在第一通孔5曝露的所述基底1表面形成第一通道结构6。可选的，在本发明的一个实施例中，所述第一通道结构6为硅层，形成工艺为选择性外延工艺。
S104：在所述第一通孔5侧壁形成第一功能层。
具体的，在本发明的一个实施例中，在所述第一通孔5侧壁形成第一功能层包括：
如图3所示，在所述第一通孔5的侧壁和所述第一通道结构6的表面形成第一隧穿层7，用于产生电荷，可选的，所述第一隧穿层7为氧化层，形成工艺为沉积工艺；
在所述第一隧穿层7表面形成第一存储层8，用于存储电荷，可选的，所述第一存储层8为氮化层，形成工艺为沉积工艺；
在所述第一存储层表面8形成第一阻挡层9，用于阻挡所述第一存储层8中的电荷流出，可选的，所述第一阻挡层9为氧化层，形成工艺为沉积工艺；
如图4所示，在所述第一阻挡层9表面形成第一保护层10，用于保护所述第一阻挡层9在后续去除工艺中不受到损伤，可选的，所述第一保护层10为非晶硅层，形成工艺为沉积工艺；
继续如图4所示，去除所述第一保护层10、第一阻挡层9、所述第一存储层8和所述第一隧穿层7位于所述第一通道结构6表面的部分，形成第一功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S105：在所述第一功能层侧壁和所述第一通道结构6表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层3表面。
具体的，在本发明的一个实施例中，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层3表面包括：
如图5所示，形成覆盖所述第一保护层10侧壁、所述第一通孔5底部和第一绝缘连接层3表面的第二通道层11，可选的，所述第二通道层11为非晶硅层，形成工艺为沉积工艺；
如图6所示，形成覆盖所述第二通道层11的第一填充层12，可选的，所述第一填充层12为氧化层，形成工艺为沉积工艺；
如图7所示，去除部分所述第一填充层12，使得所述第一填充层12表面低于所述第一绝缘连接层3表面，形成第一填充结构，可选的，所述去除工艺为刻蚀工艺；
如图8所示，去除部分所述第二通道层11，使得所述第二通道层11表面低于所述第一绝缘连接层3，形成第二通道结构，可选的，所述去除工艺为刻蚀工艺。
需要说明的是，在本发明实施例中，所述第二通道结构的上表面可以高于所述第一堆叠层2的上表面，也可以低于所述第一堆叠层2的上表面，本发明对此并不做限定，只要保证所述第二通道结构的上表面不低于所述第一堆叠层2中顶层氧化层的上表面即可。可选的，所述第二通道结构的上表面与所述第一堆叠层2中顶层氧化层的上表面平齐。
S106：在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影。
具体的，在本发明的一个实施例中，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影包括：
去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影。可选的，所述第一凹槽在所述基底1上的投影面积大于所述第一通孔在所述基底1上的投影面积。
需要说明的是，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影包括：
如图9所示，去除所述第一掩膜层4；
如图10所示，平坦化所述第一绝缘连接层3表面；
继续如图10所示，去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽13，所述第一凹槽13在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。
S107：如图11所示，在所述第一凹槽13内形成第三通道结构14，所述第三通道结构14与所述第二通道结构相接触。可选的，所述第三通道结构的14形成工艺为沉积工艺。
S108：如图12所示，在所述第三通道结构14背离所述基底1一侧依次形成第二堆叠层15和第二绝缘连接层16，所述第二堆叠层15由多个交错叠加的氧化层和氮化层构成。可选的，所述第二堆叠层15中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
需要说明的是，为了便于所述三维存储器中通道孔结构各结构的图示，图12及以后各图只图示了第一绝缘连接层及其上方各结构件，其下方各结构件与图11中相同，不再重复图示。
具体的，在本发明的一个实施例中，所述第二绝缘连接层16为氧化硅层，但本发明对此并不做限定，只要保证所述第二绝缘连接层16与所述第二堆叠层15中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第二绝缘连接层16表面形成第二掩膜层17，可选的，所述第二掩膜层17包括位于所述第二绝缘连接层16表面的氮化层和位于所述氮化层表面的氧化层。
S109：如图13所示，形成完全贯穿所述第二堆叠层15和所述第二绝缘连接层16，并延伸至所述第三通道结构14表面内的第二通孔18，所述第二通孔18在所述基底1上的投影与所述第一通孔5在所述基底1上的投影至少部分交叠。
具体的，在本发明的一个实施例中，形成完全贯穿所述第二堆叠层15和所述第二绝缘连接层16，并延伸至所述第三通道结构14表面内的第二通孔18包括：
对所述第二堆叠层15和所述第二绝缘连接层16进行刻蚀，在所述第二堆叠层15和所述第二绝缘连接层16内形成贯穿所述第二堆叠层15和所述第二绝缘连接层16，并延伸至所述第三通道结构14表面内的第二通孔18；对所述第二通孔18进行清洗。
需要说明的是，在本发明实施例中，所述第二通孔18可以延伸至所述第三通道结构14表面，也可以延伸至所述第三通道结构14表面内，本发明对此并不做限定，只要保证后续形成的第四通道结构可以与所述第三通道结构直接接触即可。
还需要说明的是，在对所述第二堆叠层15和所述第二绝缘连接层16进行刻蚀时，可以选择湿法刻蚀，也可以选择干法刻蚀，还可以组合使用，本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明的一个实施例中，当所述第二绝缘连接层16表面形成有第二掩膜层17时，在形成第二通孔18时，还包括对所述第二掩膜层17的刻蚀。需要说明的是，在本发明实施例中，所述第二掩模层17朝向所述第二通孔18一侧的边界线和所述第一掩模层4朝向所述第一通孔5一侧的边界线之间的距离a最大不大于15nm。
S1010：在所述第二通孔侧壁形成第二功能层。
具体的，在本发明的一个实施例中，在所述第二通孔侧壁形成第二功能层包括：
如图14所示，在所述第二通孔18的侧壁和所述第二通道结构14的表面形成第二隧穿层19，用于产生电荷，可选的，所述第二隧穿层19为氧化层，形成工艺为沉积工艺；
在所述第二隧穿层19表面形成第二存储层20，用于存储电荷，可选的，所述第二存储层20为氮化层，形成工艺为沉积工艺；
在所述第二存储层20表面形成第二阻挡层21，用于阻挡所述第二存储层20中的电荷流出，可选的，所述第二阻挡层21为氧化层，形成工艺为沉积工艺；
如图15所示，在所述第二阻挡层21表面形成第二保护层22，用于保护所述第二阻挡层21在后续去除工艺中不受到损伤，可选的，所述第二保护层22为非晶硅层，形成工艺为沉积工艺；
继续如图15所示，去除所述第二保护层22、第二阻挡层21、所述第二存储层20和所述第二隧穿层19位于所述第二通道结构14表面的部分，形成第二功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S1012：在所述第二功能层侧壁和所述第二通孔底部依次形成第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面。
具体的，在本发明的一个实施例中，在所述第二功能层侧壁和所述第三通道结构表面依次形成第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
如图16所示，形成覆盖所述第二保护层22侧壁、所述第二通孔18底部和第二绝缘连接层3表面的第四通道层23，可选的，所述第四通道层23为非晶硅层，形成工艺为沉积工艺；
如图17所示，形成覆盖所述第四通道层23的第二填充层29，可选的，所述第二填充层29为氧化层，形成工艺为沉积工艺；
如图18所示，去除部分所述第二填充层29，使得所述第二填充层29表面低于所述第二绝缘连接层3表面，形成第二填充结构，可选的，所述去除工艺为刻蚀工艺；
如图19所示，去除所述第四通道层23位于所述第二绝缘连接层表面的部分，形成第四通道结构，所述第四通道结构的表面高于所述第二填充结构的表面，可选的，所述去除工艺为刻蚀工艺。
需要说明的是，在本发明实施例中，所述第四通道结构的上表面可以高于所述第二堆叠层的上表面，也可以低于所述第二堆叠层的上表面，本发明对此并不做限定，只要保证所述第四通道结构的上表面不低于所述第二堆叠层中顶层氧化层的上表面即可。可选的，所述第四通道结构的上表面与所述第二堆叠层中顶层氧化层的上表面平齐。
S1013：在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
具体的，在本发明的一个实施例中，当所述第二绝缘连接层表面形成有第二掩膜层时，在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触包括：
如图20所示，在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构；
去除所述第二掩膜层17；
如图21所示，平坦化所述第二绝缘连接层16表面。
相应的，本发明实施例还提供了一种利用上述形成方法形成的三维存储器，该三维存储器包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
依次形成于所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成于所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成于所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成于所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第二功能层侧壁和所述第二通孔底部表面的第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
由上可知，本发明实施例所提供的三维存储器的通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。
此外，本发明实施例还提供了另一种三维存储器中通道孔结构的形成方法，其特征在于，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
S201：如图22所示，提供基底1，所述基底1表面形成有第一堆叠层2和第一绝缘连接层3，所述第一堆叠层2由多个交错叠加的氧化层和氮化层构成。可选的，所述第一堆叠层2中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第一绝缘连接层3为氧化硅层，但本发明对此并不做限定，只要保证所述第一绝缘连接层3与所述第一堆叠层2中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第一绝缘连接层3表面形成第一掩膜层4，可选的，所述第一掩膜层4包括位于所述第一绝缘连接层3表面的氮化层和位于所述氮化层表面的氧化层。
S202：继续如图22所示，在所述第一区域100(即Channel hole)、所述第二区域200(即SS dummy hole)和所述第三区域300(即TAC barrier)形成完全贯穿所述第一堆叠层2和所述第一绝缘连接层3，并延伸至所述基底1表面内的第一通孔5。需要说明的是，在垂直于所述基底1表面方向上，所述第三区域300处的所述第一通孔深度大于所述第一区域100处的所述第一通孔的深度。
还需要说明的是，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在形成第一通孔时，还包括对所述第一掩膜层4的刻蚀。
S203：如图23所示，在第一通孔5曝露的所述基底1表面形成第一通道结构6。
S204：在所述第一通孔5侧壁形成第一功能层。
具体的，在本发明的一个实施例中，在所述第一通孔侧壁形成第一功能层包括：
如图24所示，在所述第一通孔5的侧壁和所述第一通道结构6的表面形成第一隧穿层7，用于产生电荷，可选的，所述第一隧穿层7为氧化层，形成工艺为沉积工艺；
在所述第一隧穿层7表面形成第一存储层8，用于存储电荷，可选的，所述第一存储层8为氮化层，形成工艺为沉积工艺；
在所述第一存储层8表面形成第一阻挡层9，用于阻挡所述第一存储层8中的电荷流出，可选的，所述第一阻挡层9为氧化层，形成工艺为沉积工艺；
如图25所示，在所述第一阻挡层9表面形成第一保护层10，用于避免所述第一阻挡层9在后续去除工艺中受到损伤，可选的，所述第一保护层10为非晶硅层，形成工艺为沉积工艺；
继续如图25所示，去除所述第一保护层10、第一阻挡层9、所述第一存储层8和所述第一隧穿层7位于所述第一通道结构6表面的部分，形成第一功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S205：在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层3表面。
具体的，在本发明的一个实施例中，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层3表面包括：
如图26所示，形成覆盖所述第一保护层10侧壁、所述第一通孔5底部和第一绝缘连接层3表面的第二通道层11，可选的，所述第二通道层11为非晶硅层，形成工艺为沉积工艺；
如图27所示，形成覆盖所述第二通道层11的第一填充层12，可选的，所述第一填充层12为氧化层，形成工艺为沉积工艺；
如图28所示，去除部分所述第一填充层12，使得所述第一填充层12表面低于所述第一绝缘连接层3表面，形成第一填充结构，可选的，所述去除工艺为刻蚀工艺；
如图29所示，去除部分所述第二通道层11，使得所述第二通道层11表面低于所述第一绝缘连接层3，形成第二通道结构，可选的，所述去除工艺为刻蚀工艺。
需要说明的是，在本发明实施例中，所述第二通道结构的上表面可以高于所述第一堆叠层2的上表面，也可以低于所述第一堆叠层2的上表面，本发明对此并不做限定，只要保证所述第二通道结构的上表面不低于所述第一堆叠层2中顶层氧化层的上表面即可。可选的，所述第二通道结构的上表面与所述第一堆叠层2中顶层氧化层的上表面平齐。
S206：在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影。
具体的，在本发明的一个实施例中，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影包括：
去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影。可选的，所述第一凹槽在所述基底1上的投影面积大于所述第一通孔在所述基底1上的投影面积。
在本发明的另一个实施例中，当所述第一绝缘连接层3表面形成有第一掩膜层4时，在所述第一绝缘连接层3内形成第一凹槽，所述第一凹槽在所述基底1上的投影完全覆盖所述第一通孔在所述基底1上的投影包括：
如图30所示，去除所述第一掩膜层4；
如图31所示，平坦化所述第一绝缘连接层3表面；
继续如图31所示，去除部分所述第一绝缘连接层3，在所述第一绝缘连接层3内形成贯穿所述第一绝缘连接层3的第一凹槽13，所述第一凹槽13在所述基底1上的投影完全覆盖所述第一通孔5在所述基底1上的投影。
S207：如图32所示，在所述第一凹槽13内形成第三通道结构14，所述第三通道结构14与所述第二通道结构相接触。
S208：如图33所示，在所述第三通道结构14背离所述基底1一侧依次形成第二堆叠层15和第二绝缘连接层16，所述第二堆叠层15由多个交错叠加的氧化层和氮化层构成。可选的，所述第二堆叠层15中氧化层和氮化层的层数总和不小于64，但本发明对此并不做限定，具体视情况而定。
具体的，在本发明的一个实施例中，所述第二绝缘连接层16为氧化硅层，但本发明对此并不做限定，只要保证所述第二绝缘连接层与所述第二堆叠层中所述氮化层的材料不同，且具有绝缘功能即可。
需要说明的是，在上述实施例的基础上，在本发明的一个实施例中，该方法还包括：
在所述第二绝缘连接层16表面形成第二掩膜层17，可选的，所述第二掩膜层17包括位于所述第二绝缘连接层表面的氮化层和位于所述氮化层表面的氧化层。
S209：如图34所示，在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第二堆叠层15和所述第二绝缘连接层16，并延伸至所述第三通道结构14表面内的第二通孔18，所述第二通孔18在所述基底1上的投影与所述第一通孔5在所述基底1上的投影至少部分交叠。
需要说明的是，具体工艺时，所述第三区域的第三通道结构可能被所述第二通孔完全贯穿，本发明对此并不做限定，只要保证所述第一区域的第三通道结构没有被所述第二通孔完全贯穿即可。
具体的，在本发明的一个实施例中，形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔包括：
对所述第二堆叠层和所述第二绝缘连接层进行刻蚀，在所述第二堆叠层和所述第二绝缘连接层内形成贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔；对所述第二孔进行清洗。
需要说明的是，在本发明实施例中，所述第二通孔可以延伸至所述第三通道结构表面，也可以延伸至所述第三通道结构表面内，本发明对此并不做限定，只要保证后续形成的第四通道结构可以与所述第三通道结构直接接触即可。
在上述实施例的基础上，在本发明的一个实施例中，当所述第二绝缘连接层表面形成有第二掩膜层时，在形成第二通孔时，还包括对所述第二掩膜层的刻蚀。需要说明的是，在本发明实施例中，所述第二掩模层朝向所述第二通孔一侧的边界线和所述第一掩模层朝向所述第一通孔一侧的边界线之间的距离a最大不大于15nm。
S2010：在所述第二通孔侧壁形成第二功能层。
具体的，在本发明的一个实施例中，在所述第二通孔侧壁形成第二功能层包括：
如图35所示，在所述第二通孔18的侧壁和所述第二通道结构14的表面形成第二隧穿层19，用于产生电荷，可选的，所述第二隧穿层19为氧化层，形成工艺为沉积工艺；
在所述第二隧穿层19表面形成第二存储层20，用于存储电荷，可选的，所述第二存储层20为氮化层，形成工艺为沉积工艺；
在所述第二存储层20表面形成第二阻挡层21，用于阻挡所述第二存储层20中的电荷流出，可选的，所述第二阻挡层21为氧化层，形成工艺为沉积工艺；
如图36所示，在所述第二阻挡层21表面形成第二保护层22，用于保护所述第二阻挡层21在后续去除工艺中不受到损伤，可选的，所述第二保护层22为非晶硅层，形成工艺为沉积工艺；
继续如图36所示，去除所述第二保护层22、第二阻挡层21、所述第二存储层20和所述第二隧穿层19位于所述第二通道结构14表面的部分，形成第二功能层，可选的，所述去除工艺为刻蚀工艺和清洗工艺。
S2011：在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面。
具体的，在本发明的一个实施例中，在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
如图37所示，在所述第一区域、第二区域和所述第二区域形成覆盖所述第二功能层侧壁、所述第二通孔底部和所述第二绝缘连接层表面的第四通道层23；
如图38所示，在所述第一区域、第二区域和所述第二区域形成覆盖所述第四通道层23的第三填充层24，所述第三填充层24中具有空气间隙；
如图39所示，在所述第三填充层24对应所述第一区域的表面形成第三掩膜层25；
以所述第三掩膜层25为掩膜，去除所述第三填充层24位于所述第二区域和所述第三区域的部分；
如图40所示，去除所述第三掩膜层25；
以所述第三填充层24位于所述第一区域的部分为掩膜，去除位于所述第二区域和所述第三区域的第四通道层23；
如图41所示，在位于所述第二区域和所述第三区域的第二功能层表面形成第四填充层27，所述第四填充层27的填充性能好于所述第三填充层24，即在同一去除工艺中，所述第四填充层的去除速率小于所述第三填充层的去除速率；
如图42所示，去除位于所述第一区域的第四通道层23表面的第三填充层24；
如图43所示，在所述第一区域、第二区域和所述第三区域的第二通孔内形成第二填充层29；
如图44所示，去除部分所述第二填充层29，使所述第二填充层29的表面低于所述第二绝缘连接层16的表面，形成第二填充结构；
去除所述第四通道层23位于所述第二绝缘连接层16表面的部分,，形成第四通道结构，所述第四通道结构的表面高于所述第二填充结构的表面。
S2012：在所述第四通道结构与所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
具体的，在本发明的一个实施例中，当所述第二绝缘连接层表面形成有第二掩膜层时，在所述第四通道结构与所述第二填充结构形成的第二凹槽内形成第五通道结构包括：
如图45所示，在所述第四通道结构与所述第二填充结构形成的第二凹槽内形成第五通道结构30；
去除所述第二掩膜层；
如图46所示，平坦化所述第二绝缘连接层16表面。
相应的，本发明实施例还提供了一种三维存储器，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
位于所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
依次形成在所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成在所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成在所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成在所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内的第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
由上可知，本发明实施例所提供的三维存储器中通道孔结构的形成方法，通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，降低了所述三维存储器的形成工艺难度和成本。
而且，本发明实施例所提供的三维存储器中通道孔结构的形成方法，所述第四通道结构仅存在于所述第一区域，而不存在于所述第一区域，从而使得所述三维存储器中，在所述第一区域所述第五通孔结构与所述第一通道结构电连接，在所述第三区域所述第五通道结构与所述第一通道结构电绝缘，从而在应用于具有绝缘环的三维存储器时，可以在所述第一区域形成通道孔结构的同时在所述第三区域形成绝缘环结构，工艺简单，成本较低。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种三维存储器中通道孔结构的形成方法，其特征在于，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
在所述第二功能层侧壁和所述第二通孔底部表面依次形成第四通道结构和第二填充结构，所述第二填充结构的表面低于所述第四通道结构的表面；
在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
2.根据权利要求1所述的形成方法，其特征在于，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中不受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
3.根据权利要求1所述的形成方法，其特征在于，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一功能层侧壁、所述第一通道结构和第一绝缘连接层表面的第二通道层；
形成覆盖所述第二通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层表面低于所述第一绝缘连接层表面，形成第一填充结构；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
4.根据权利要求1所述的形成方法，其特征在于，该方法还包括：在所述第一绝缘连接层表面形成第一掩膜层。
5.根据权利要求4所述的形成方法，其特征在于，在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影包括：
去除所述第一掩膜层；
平坦化所述第一绝缘连接层表面；
去除部分所述第一绝缘连接层，在所述第一绝缘连接层内形成贯穿所述第一绝缘连接层的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影。
6.根据权利要求1所述的形成方法，其特征在于，在所述第二功能层侧壁和所述第二通孔底部依次形成第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
形成覆盖所述第二功能层侧壁、所述第二通孔底部和第二绝缘连接层表面的第四通道层；
形成覆盖所述第四通道层的第二填充层；
去除部分所述第二填充层，使得所述第二填充层表面低于所述第二绝缘连接层表面，形成第二填充结构；
去除所述第四通道层位于所述第二绝缘连接层表面的部分，形成第四通道结构，所述第四通道结构的表面高于所述第二填充结构的表面。
7.一种三维存储器，其特征在于，包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成于第一通孔曝露的所述基底表面的第一通道结构；
形成于所述第一通孔侧壁的第一功能层；
依次形成于所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成于所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成于所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成于所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成于所述第二通孔侧壁的第二功能层；
依次形成于所述第二功能层侧壁和所述第二通孔底部表面的第四通道结构和第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
8.一种三维存储器中通道孔结构的形成方法，其特征在于，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，该方法包括：
提供基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
在第一通孔曝露的所述基底表面形成第一通道结构；
在所述第一通孔侧壁形成第一功能层；
在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
在所述第一绝缘连接层内形成第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
在所述第一凹槽内形成第三通道结构，所述第三通道结构与所述第二通道结构相接触；
在所述第三通道结构背离所述基底一侧依次形成第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域形成完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
在所述第二通孔侧壁形成第二功能层；
在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
在所述第四通道结构和所述第二填充结构形成的第二凹槽内形成第五通道结构，所述第五通道结构与所述第四通道结构相接触。
9.根据权利要求8所述的形成方法，其特征在于，在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部形成第四通道结构，并在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内形成第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面包括：
在所述第一区域、第二区域和所述第二区域形成覆盖所述第二功能层侧壁、所述第二通孔底部和所述第二绝缘连接层表面的第四通道层；
在所述第一区域、第二区域和所述第二区域形成覆盖所述第四通道层的第三填充层，所述第三填充层中具有空气间隙；
在所述第三填充层对应所述第一区域的表面形成第三掩膜层；
以所述第三掩膜层为掩膜，去除所述第三填充层位于所述第二区域和所述第三区域的部分；
去除所述第三掩膜层；
以所述第三填充层位于所述第一区域的部分为掩膜，去除位于所述第二区域和所述第三区域的第四通道层；
在位于所述第二区域和所述第三区域的第二功能层表面形成第四填充层，所述第四填充层的填充性能好于所述第三填充层；
去除位于所述第一区域的第四通道层表面的第三填充层；
在所述第一区域、第二区域和所述第三区域的第二通孔内形成第二填充层；
去除部分所述第二填充层，使所述第二填充层的表面低于所述第二绝缘连接层的表面，形成第二填充结构；
去除所述第四通道层位于所述第二绝缘连接层表面的部分，形成第四通道结构，所述第四通道结构表面高于所述第二填充结构表面。
10.根据权利要求8所述的形成方法，其特征在于，在所述第一通孔侧壁形成第一功能层包括：
在所述第一通孔的侧壁和所述第一通道结构的表面形成第一隧穿层，用于产生电荷；
在所述第一隧穿层表面形成第一存储层，用于存储电荷；
在所述第一存储层表面形成第一阻挡层，用于阻挡所述第一存储层中的电荷流出；
在所述第一阻挡层表面形成第一保护层，用于保护所述第一阻挡层在后续去除工艺中受到损伤；
去除所述第一保护层、第一阻挡层、所述第一存储层和所述第一隧穿层位于所述第一通道结构表面的部分，形成第一功能层。
11.根据权利要求8所述的形成方法，其特征在于，在所述第一功能层侧壁和所述第一通道结构表面依次形成第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面包括：
形成覆盖所述第一功能层侧壁、所述第一通道结构和第一绝缘连接层表面的第二通道层；
形成覆盖所述第二通道层的第一填充层；
去除部分所述第一填充层，使得所述第一填充层表面低于所述第一绝缘连接层表面，形成第一填充结构；
去除部分所述第二通道层，使得所述第二通道层表面低于所述第一绝缘连接层，形成第二通道结构。
12.一种三维存储器，其特征在于，所述三维存储器包括沿字线方向排布的第一区域、第二区域和第三区域，其中，所述第一区域用于形成通道孔结构，所述第三区域用于形成绝缘环结构，沿垂直于所述三维存储器表面方向包括：
基底，所述基底表面形成有第一堆叠层和第一绝缘连接层，所述第一堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第一堆叠层和所述第一绝缘连接层，并延伸至所述基底表面内的第一通孔；
形成在第一通孔曝露的所述基底表面的第一通道结构；
形成在所述第一通孔侧壁的第一功能层；
依次形成在所述第一功能层侧壁和所述第一通道结构表面的第二通道结构和第一填充结构，所述第二通道结构和所述第一填充结构的表面低于所述第一绝缘连接层表面；
形成在所述第一绝缘连接层内的第一凹槽，所述第一凹槽在所述基底上的投影完全覆盖所述第一通孔在所述基底上的投影；
形成在所述第一凹槽内的第三通道结构，所述第三通道结构与所述第二通道结构相接触；
依次形成在所述第三通道结构背离所述基底一侧的第二堆叠层和第二绝缘连接层，所述第二堆叠层由多个交错叠加的氧化层和氮化层构成；
在所述第一区域、所述第二区域和所述第三区域，完全贯穿所述第二堆叠层和所述第二绝缘连接层，并延伸至所述第三通道结构表面内的第二通孔，所述第二通孔在所述基底上的投影与所述第一通孔在所述基底上的投影至少部分交叠；
形成在所述第二通孔侧壁的第二功能层；
形成在所述第一区域对应的所述第二功能层侧壁和所述第二通孔底部的第四通道结构，以及形成在所述第一区域、所述第二区域和所述第三区域对应的第二通孔内的第二填充结构，所述第四通道结构的表面高于所述第二填充结构的表面；
形成于所述第四通道结构和所述第二填充结构形成的第二凹槽内的第五通道结构，所述第五通道结构与所述第四通道结构相接触。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811524018.6A CN109671667B (zh) | 2017-03-08 | 2017-03-08 | 一种三维存储器及其通道孔结构的形成方法 |
| CN201710134782.1A CN106920772B (zh) | 2017-03-08 | 2017-03-08 | 三维存储器及其通道孔结构的形成方法 |
| PCT/CN2018/077785 WO2018161846A1 (en) | 2017-03-08 | 2018-03-01 | Joint openning structures of three-dimensional memory devices and methods for forming the same |
| JP2019570608A JP6978643B2 (ja) | 2017-03-08 | 2018-03-01 | ３次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法 |
| KR1020217020259A KR102439554B1 (ko) | 2017-03-08 | 2018-03-01 | 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법 |
| CN201880009111.5A CN110313061B (zh) | 2017-03-08 | 2018-03-01 | 三维存储器设备的接合开口结构及其形成方法 |
| KR1020197029465A KR102273416B1 (ko) | 2017-03-08 | 2018-03-01 | 3 차원 메모리 디바이스의 조인트 개구부 구조 및 그 제조 방법 |
| CN202010655153.5A CN111933576B (zh) | 2017-03-08 | 2018-03-01 | 三维存储器设备的接合开口结构及其形成方法 |
| TW107107700A TWI665786B (zh) | 2017-03-08 | 2018-03-07 | 三維記憶體元件的接點開口結構暨其形成方法 |
| US16/046,847 US10886291B2 (en) | 2017-03-08 | 2018-07-26 | Joint opening structures of three-dimensional memory devices and methods for forming the same |
| US16/951,141 US11482532B2 (en) | 2017-03-08 | 2020-11-18 | Joint opening structures of three-dimensional memory devices and methods for forming the same |
| US17/934,161 US11956953B2 (en) | 2017-03-08 | 2022-09-21 | Joint opening structures of three-dimensional memory devices and methods for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710134782.1A CN106920772B (zh) | 2017-03-08 | 2017-03-08 | 三维存储器及其通道孔结构的形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811524018.6A Division CN109671667B (zh) | 2017-03-08 | 2017-03-08 | 一种三维存储器及其通道孔结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106920772A CN106920772A (zh) | 2017-07-04 |
| CN106920772B true CN106920772B (zh) | 2019-02-12 |
Family
ID=59460708
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710134782.1A Active CN106920772B (zh) | 2017-03-08 | 2017-03-08 | 三维存储器及其通道孔结构的形成方法 |
| CN201811524018.6A Active CN109671667B (zh) | 2017-03-08 | 2017-03-08 | 一种三维存储器及其通道孔结构的形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811524018.6A Active CN109671667B (zh) | 2017-03-08 | 2017-03-08 | 一种三维存储器及其通道孔结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN106920772B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018161846A1 (en) | 2017-03-08 | 2018-09-13 | Yangtze Memory Technologies Co., Ltd. | Joint openning structures of three-dimensional memory devices and methods for forming the same |
| CN107611128B (zh) * | 2017-08-31 | 2019-01-04 | 长江存储科技有限责任公司 | 一种三维计算机闪存设备及其制作方法及缓冲层制作方法 |
| CN107611010A (zh) * | 2017-08-31 | 2018-01-19 | 长江存储科技有限责任公司 | 一种晶圆清洗方法 |
| CN107994030B (zh) * | 2017-11-16 | 2019-02-22 | 长江存储科技有限责任公司 | 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存 |
| JP2019165089A (ja) * | 2018-03-19 | 2019-09-26 | 東芝メモリ株式会社 | 半導体装置 |
| CN109451765B (zh) | 2018-04-18 | 2020-05-22 | 长江存储科技有限责任公司 | 用于形成三维存储器设备的沟道插塞的方法 |
| CN109196645B (zh) | 2018-06-08 | 2019-09-10 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
| CN109003986A (zh) * | 2018-08-07 | 2018-12-14 | 长江存储科技有限责任公司 | 存储器结构及其形成方法 |
| CN111293123B (zh) | 2018-09-13 | 2021-02-26 | 长江存储科技有限责任公司 | 3d nand存储器件及其形成方法 |
| CN111415941B (zh) * | 2018-09-20 | 2021-07-30 | 长江存储科技有限责任公司 | 多堆叠层三维存储器件 |
| CN109496358B (zh) * | 2018-10-26 | 2020-10-30 | 长江存储科技有限责任公司 | 3d nand存储器件的结构及其形成方法 |
| CN109545794A (zh) * | 2018-11-02 | 2019-03-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN109686738A (zh) * | 2018-11-21 | 2019-04-26 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| CN109643718B (zh) * | 2018-11-22 | 2019-10-18 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
| CN109524410B (zh) * | 2018-11-23 | 2020-07-28 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
| US10784282B2 (en) * | 2018-12-22 | 2020-09-22 | Xcelsis Corporation | 3D NAND—high aspect ratio strings and channels |
| CN109904171B (zh) * | 2019-02-14 | 2021-10-19 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| KR20220002508A (ko) | 2020-01-17 | 2022-01-06 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 이중 데크 3차원 nand 메모리 및 그 형성 방법 |
| CN112614852A (zh) * | 2020-12-01 | 2021-04-06 | 长江存储科技有限责任公司 | 3d nand存储器及其制造方法及存储器沟道结构的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013389B2 (en) * | 2008-11-06 | 2011-09-06 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices |
| KR101559958B1 (ko) * | 2009-12-18 | 2015-10-13 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치 |
| US9230987B2 (en) * | 2014-02-20 | 2016-01-05 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
-
2017
- 2017-03-08 CN CN201710134782.1A patent/CN106920772B/zh active Active
- 2017-03-08 CN CN201811524018.6A patent/CN109671667B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671667A (zh) | 2019-04-23 |
| CN106920772A (zh) | 2017-07-04 |
| CN109671667B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106920772B (zh) | 三维存储器及其通道孔结构的形成方法 | |
| CN106653684B (zh) | 三维存储器及其通道孔结构的形成方法 | |
| JP6978643B2 (ja) | ３次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| CN107464817B (zh) | 一种3d nand闪存的制作方法 | |
| CN103426824B (zh) | 制造非易失性存储器件的方法 | |
| CN109417076B (zh) | 三维存储器件中的堆栈间插塞及其形成方法 | |
| CN104103641B (zh) | 非易失性存储器件及其制造方法 | |
| CN110112134A (zh) | 3d nand存储器及其形成方法 | |
| CN109690774B (zh) | 用于三维存储器的阶梯结构和接触结构 | |
| CN109473433A (zh) | 三维存储器及其制作方法 | |
| CN108831887A (zh) | 三维存储器的制备方法及半导体结构的制备方法 | |
| CN110364536A (zh) | 三维存储器的制造方法以及三维存储器 | |
| CN107482012B (zh) | 三维存储器及其制作方法 | |
| WO2010048259A1 (en) | Magnetic tunnel junction and method of fabrication | |
| CN109755252A (zh) | 一种存储器件及其制造方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN109830483A (zh) | 3d nand存储器及其形成方法 | |
| CN109037229A (zh) | 一种半导体器件及其制造方法 | |
| CN109727981A (zh) | 3d nand存储器及其形成方法 | |
| CN110112133A (zh) | 三维存储器件及其制备方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| CN109904169A (zh) | 3d nand存储器的形成方法 | |
| CN106115615A (zh) | 具有吸气剂的mems芯片及其圆片级封装方法 | |
| CN108878435A (zh) | 形成三维存储器的方法以及三维存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |