CN111670498B - 锥形存储器单元轮廓 - Google Patents

锥形存储器单元轮廓 Download PDF

Info

Publication number
CN111670498B
CN111670498B CN201980011249.3A CN201980011249A CN111670498B CN 111670498 B CN111670498 B CN 111670498B CN 201980011249 A CN201980011249 A CN 201980011249A CN 111670498 B CN111670498 B CN 111670498B
Authority
CN
China
Prior art keywords
memory component
memory
self
length
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980011249.3A
Other languages
English (en)
Other versions
CN111670498A (zh
Inventor
A·皮罗瓦诺
K·亚斯特列别涅茨基
F·佩里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202210926405.2A priority Critical patent/CN115458009B/zh
Priority to CN202311591980.2A priority patent/CN117636958A/zh
Publication of CN111670498A publication Critical patent/CN111670498A/zh
Application granted granted Critical
Publication of CN111670498B publication Critical patent/CN111670498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

本申请涉及锥形存储器单元轮廓。描述了用于锥形存储器单元轮廓的方法、系统和装置。锥形轮廓存储器单元可以缓解相邻字线中的短路，这可以用于准确地读取存储器单元的存储值。存储器装置可以包含自选存储器部件，所述自选存储器部件具有底部表面和与底部表面相对的顶部表面。在一些情况下，自选存储器部件可以从底部表面到顶部表面渐缩。在其它示例中，自选存储器部件可以从顶部表面到底部表面渐缩。自选存储器部件的顶部表面可以耦合到顶部电极，并且自选存储器部件的底部表面可以耦合到底部电极。

Description

锥形存储器单元轮廓
交叉引用
本专利申请要求皮罗瓦诺(Pirovano)等人在2019年1月29日提交的题为“锥形存储器单元轮廓(Tapered Memory Cell Profiles)”的第PCT/US2019/015671号PCT申请的优先权，所述PCT申请要求皮罗瓦诺等人在2018年2月9日提交的题为“锥形存储器单元轮廓(Tapered Memory Cell Profiles)”的第15/893,106号美国专利申请的优先权，所述申请中的每个被转让给本受让人，并且通过引用全部明确地并入本文。
技术领域
本技术领域涉及锥形存储器单元轮廓。
背景技术
以下总体上涉及锥形存储器单元轮廓，并且更具体地涉及锥形自选存储器单元轮廓。
存储器装置被广泛地用于在诸如计算机、无线通信装置、相机、数字显示器等之类的各种电子装置中存储信息。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可以存储两种以上的状态。为了存取存储的信息，电子装置的部件可以读取或感测存储器装置中的存储状态。为了存储信息，电子装置的部件可以在存储器装置中写入状态或对所述状态进行编程。
存在多种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、只读存储器(ROM)、快闪存储器、相变存储器(PCM)等等。存储器装置可以是易失性的或非易失性的。即使没有外部电源，非易失性存储器(例如，FeRAM)也可以长时间保持其存储的逻辑状态。易失性存储器装置(例如，DRAM)可能会随时间丢失其存储状态，除非它们由外部电源定期刷新。改善存储器装置可以包含提高存储器单元密度、提高读/写速度、提高可靠性、提高数据保留、降低功耗或降低制造成本等等指标。
一些类型的存储器装置可以使用单元上的电阻变化来对不同的逻辑状态进行编程和感测。例如，在自选存储器单元中，可以基于存储器单元内的电荷和/或离子和/或元件的分布来存储逻辑状态。
发明内容
描述了一种存储器装置。所述存储器装置可以包含：自选存储器部件，包括沿第一方向具有第一底部长度的底部表面和具有小于所述第一底部长度的第一顶部长度的顶部表面，沿第二方向，所述底部表面具有第二底部长度，并且所述顶部表面具有等于所述第二底部长度的第二顶部长度；顶部电极，与所述自选存储器部件的所述顶部表面耦合；以及底部电极，与所述自选存储器部件的所述底部表面耦合，并且经由所述自选存储器部件与所述顶部电极进行电子通信。
描述了一种存储器装置。所述存储器装置可以包含：自选存储器部件，沿第一方向延伸，所述自选存储器部件包含第一表面和与所述第一表面相对的第二表面，所述第一表面与沿所述第一方向延伸的字线耦合，并且所述第二表面与沿不同于所述第一方向的第二方向延伸的多条数字线耦合；第一电极，与所述自选存储器部件的所述第一表面耦合；以及第二电极，与所述自选存储器部件的所述第二表面耦合，并且经由所述自选存储器部件与所述第一电极进行电子通信，其中所述第一表面与所述第一电极接触的第一面积大于所述第二表面与所述第二电极接触的第二面积。
描述了一种存储器装置。所述存储器装置可以包含：自选存储器部件，包括沿第一方向具有第一顶部长度的顶部表面和具有小于所述第一顶部长度的第一底部长度的底部表面，沿第二方向，所述顶部表面具有第二顶部长度，并且所述底部表面具有第二底部长度，所述第二方向不同于所述第一方向；顶部电极，与所述自选存储器部件的所述顶部表面耦合；以及底部电极，与所述自选存储器部件的所述底部表面耦合，并且经由所述自选存储器部件与所述顶部电极进行电子通信。
描述了一种方法。所述方法可以包含：对自选存储器部件执行读操作，所述自选存储器部件从第一表面到与所述第一表面相对的第二表面渐缩，所述第二表面的面积小于所述第一表面的面积；至少部分地基于执行所述读操作来向所述自选存储器部件的所述第一表面施加具有正极性的电压；以及至少部分地基于向所述自选存储器部件的大于所述第二表面的所述第一表面施加所述正极性来输出存储在所述自选存储器部件上的逻辑状态。
附图说明
图1示出了根据本公开的示例的支持锥形存储器单元轮廓的示例存储器阵列。
图2示出了根据本公开的示例的支持锥形存储器单元轮廓的示例存储器阵列。
图3A至3B示出了根据本公开的示例的支持锥形存储器单元轮廓的示例自选存储器部件。
图4A至4B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。
图5A至5B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。
图6A至6B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。
图7A至7B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。
图8示出了根据本公开的示例的支持锥形存储器单元轮廓的示例存储器阵列。
图9示出了根据本公开的示例的包含存储器阵列的装置，所述装置支持在自选存储器中进行编程增强。
图10是示出根据本公开的示例的用于操作锥形存储器单元轮廓的一种方法或多种方法的流程图。
图11示出了根据本公开的示例的支持锥形存储器单元轮廓的示例存储器单元。
具体实施方式
具有锥形轮廓(以及其它几何轮廓)的自选存储器单元可能会影响离子在存储器单元中的分布。随着存储器单元中的离子分布改变，它可能影响存储器单元的阈值电压并且可以用于存储不同的编程状态。例如，施加特定的编程脉冲可能导致离子聚集在存储器单元的特定电极处或附近。与具有笔直轮廓的单元相比，锥形轮廓或其它几何轮廓可以增强单元的感测窗口，这可能导致感测更准确。具有锥形轮廓的自选存储器单元可以缓解连接到单元的相邻字线之间的短路。这继而也可以通过针对存储器单元的负阈值电压增强感测窗口来增强单元的感测窗口。
存储器单元的设计方式和/或其几何轮廓可能会导致在连接到单元的相邻字线之间发生短路。例如，通过使存储器单元部件渐缩，与存储器单元部件的窄端接触的导电线之间的距离可以比其它设计更靠近在一起。如果这些导电线放置得太近，则可能会导致存储器单元中不必要的耦合或其它缺陷。因此，相邻导电线之间的短路可能会影响读取单元的准确性，并且降低单元的成品率。
在具有锥形轮廓和/或其它几何轮廓的自选存储器装置中，可以用缓解相邻导电线(例如，字线)之间的短路的轮廓来实现感测可靠性的提高。每个存储器单元可以被配置为使得当被编程时，单元内的离子向一个电极迁移。由于锥形轮廓，一个电极处或附近可能会累积更大密度的离子。这可能在单元内形成具有高离子迁移密度的区域和具有低离子迁移密度的区域。取决于存储器单元的极性，这种迁移离子浓度可以表示逻辑“1”或逻辑“0”状态。
自选存储器装置可以包含定位在底部电极与顶部电极之间的自选存储器部件。自选存储器装置的自选存储器部件可以具有各种不同的锥形轮廓以缓解或防止导电线之间的不必要的耦合(例如，字线之间的短路)。例如，自选存储器部件沿字线方向可以具有笔直轮廓(例如，非锥形轮廓)，并且自选存储器部件沿数字线方向可以具有从底部电极延伸到顶部电极的锥形轮廓。
替代地，自选存储器装置的自选存储器部件可以不包含锥形轮廓。更确切地，自选存储器部件可以沿着导电线中的一个延伸，由此导致与该导电线的接口大于与另一条导电线的接口。在此类示例中，自选存储器部件可以具有沿字线方向的笔直轮廓，并且自选存储器部件可以具有沿数字线方向的笔直轮廓。
在一些情况下，自选存储器装置的自选部件可以具有倒锥形轮廓，其中椎体从顶部电极延伸到底部电极。例如，自选存储器部件可以具有沿字线方向的锥形轮廓，并且自选存储器部件可以具有沿数字线方向的笔直轮廓。在另一个示例中，自选存储器部件可以具有沿字线方向的锥形轮廓，并且自选存储器部件可以具有沿数字线方向的锥形轮廓。
在存储器阵列的上下文中进一步描述上面介绍的本公开的特征。在交叉点架构的上下文中示出和描绘具有锥形轮廓的自选存储器单元。参考涉及锥形存储器单元轮廓的设备图、系统图和流程图进一步示出和描述本公开的这些和其它特征。
图1示出了根据本公开的各个示例的支持锥形存储器单元轮廓的示例存储器阵列100。存储器阵列100也可以被称为电子存储器设备。存储器阵列100包含存储器单元105，所述存储器单元可被编程以存储不同的状态。每个存储器单元105可被编程以存储两种状态，所述两种状态被表示为逻辑“0”和逻辑“1”。在一些情况下，存储器单元105被配置为存储两种以上的逻辑状态。
存储器单元105可以包含硫族化物材料，所述硫族化物材料可以被称为自选存储器部件，所述自选存储器部件具有表示逻辑状态的可变且可配置的阈值电压或电阻或两者。在一些示例中，单元的阈值电压根据用于对单元进行编程的脉冲的极性而改变。例如，用一种极性进行编程的自选存储器单元可以具有某些电阻性质，并且因此具有一个阈值电压。并且可以用不同的极性对该自选存储器单元进行编程，这可能导致单元具有不同的电阻性质，并且因此具有不同的阈值电压。如上文所讨论的，当对自选存储器单元进行编程时，单元内的元件可能会分离，从而导致存储器单元105中的电荷和/或离子和/或元件重新分布。如本文所使用的，术语“离子”可以涉及这些可能性中的任何一种。离子可以向特定电极迁移，这具体取决于给定存储器单元的极性。例如，在自选存储器单元中，离子可以向负电极迁移。然后可以通过在存储器单元上施加电压以感测离子向哪个电极迁移来读取存储器单元。在一些示例中，阳离子可以向电极中的一个迁移，而阴离子可以向电极中的另一个迁移。
在一些示例中，单元编程可以利用晶体结构或原子配置来实现不同的逻辑状态。例如，具有晶体或非晶原子配置的材料可以具有不同的电阻。晶态可以具有低电阻，并且在一些情况下可以被称为“设置”状态。非晶态可以具有高电阻，并且可以被称为“重置”状态。因此，施加到存储器单元105的电压可能导致电流不同，这取决于材料是处于晶态还是非晶态，并且所得电流的量值可以用于确定由存储器单元105存储的逻辑状态。
在一些情况下，处于非晶态或重置状态的材料可能具有与其相关联的阈值电压-即，在超过阈值电压后电流会流动。因此，如果施加的电压小于阈值电压，则如果存储器元件处于重置状态，可能不会有电流流动；如果存储器元件处于设置状态，则其可能不具有阈值电压(即，阈值电压为零)，因此电流可以响应于施加的电压而流动。在其它情况下，存储器单元105可以具有晶区和非晶区的组合，这可能导致中间电阻，所述中间电阻可以对应于不同的逻辑状态(即，除逻辑1或逻辑0以外的状态)，并且可以允许存储器单元105存储两个以上的不同逻辑状态。如下文所讨论的，可以通过加热(包含熔化)存储器元件来设置存储器单元105的逻辑状态。
存储器阵列100可以是三维(3D)存储器阵列，其中二维(2D)存储器阵列形成在彼此顶部上。与2D阵列相比，这可以增加可以在单个管芯或衬底上形成的存储器单元的数量，这继而可以降低生产成本或提高存储器阵列的性能或两者。根据图1所描绘的示例，存储器阵列100包含两个层级的存储器单元105，因此可以被认为是三维存储器阵列；然而，层级的数量不限于两个。每个层级可以被对准或定位为使得存储器单元105可以在每个层级上彼此大致对准，从而形成存储器单元堆叠145。
每行存储器单元105连接到存取线110和存取线115。存取线110和115也可以分别被称为字线110和位线115。位线115也可以是已知的数字线115。对字线和位线或其类似物的引用可以互换，而不会失去理解或操作。字线110和位线115可以基本上彼此垂直以形成阵列。存储器单元堆叠145中的两个存储器单元105可以共享公共导电线，诸如数字线115。即，数字线115可以与上部存储器单元105的底部电极和下部存储器单元105的顶部电极进行电子通信。其它配置也是可能的；例如，存储器单元105可以具有锥形轮廓。
通常，一个存储器单元105可以位于两条导电线(诸如字线110和数字线115)的交点处。该交点可以被称为存储器单元的地址。目标存储器单元105可以是位于通电字线110和数字线115的交点处的存储器单元105；即，字线110和数字线115可以被通电以便在它们的交点处读取存储器单元105或对所述存储器单元进行写入。与相同字线110或数字线115进行电子通信(例如，连接到所述相同字线或数字线)的其它存储器单元105可以被称为非目标存储器单元105。
如上文所讨论的，电极可以耦合到存储器单元105和字线110或数字线115。术语电极可以指代电导体，并且在一些情况下，可以用作存储器单元105的电触点。电极可以包含在存储器阵列100的元件或部件之间提供导电路径的迹线、导线、导电线、导电层等。
可以通过激活或选择字线110和数字线115来对存储器单元105执行诸如读和写之类的操作，这可以包含向相应的线施加电压或电流。字线110和位线115可以由导电材料(诸如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti)等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金或化合物)制成。在选择存储器单元105时，可以利用例如离子的迁移来设置存储器单元的逻辑状态。
为了读取存储器单元，可以在存储器单元105上施加电压，并且所得电流或电流开始流动的阈值电压可以表示逻辑“1”或逻辑“0”状态。离子聚集在自选存储器部件的一端或另一端可能会影响电阻率和/或阈值电压，从而导致在逻辑状态之间的单元响应有更大区别。
可以通过行解码器120和列解码器130控制存取存储器单元105。例如，行解码器120可以从存储器控制器140接收行地址，并且基于接收的行地址来激活适当的字线110。类似地，列解码器130从存储控制器140接收列地址并且激活适当的数字线115。因此，通过激活字线110和数字线115，可以存取存储器单元105。
在存取时，感测部件125可以读取或感测存储器单元105。例如，感测部件125可以被配置为基于通过存取存储器单元105而生成的信号来确定存储器单元105的存储逻辑状态。信号可以包含电压或电流，并且感测部件125可以包含电压感测放大器、电流感测放大器或两者。例如，(使用对应的字线110和数字线115)可以将电压施加到存储器单元105，并且所得电流的量值可以取决于存储器单元105的电阻。同样地，可以将电流施加到存储器单元105，并且用于形成电流的电压的量值可以取决于存储器单元105的电阻。感测部件125可以包含各种晶体管或放大器，以便检测和放大信号，这可以被称为锁存。然后可以将检测的存储器单元105的逻辑状态作为输入/输出135而输出。在一些情况下，感测部件125可以是列解码器130或行解码器120的一部分。或者，感测部件125可以连接到列解码器130或行解码器120或与所述列解码器或所述行解码器进行电子通信。
可以通过类似地激活相关字线110和数字线115来对存储器单元105进行编程或写入-即，逻辑值可以存储在存储器单元105中。列解码器130或行解码器120可以接受待写入存储器单元105的数据，例如输入/输出135。在相变存储器或自选存储器的情况下，可以通过例如通过使电流流过自选存储器部件来加热自选存储器部件来对存储器单元105进行写入。取决于写入存储器单元105的逻辑状态-例如，逻辑“1”或逻辑“0”-离子可能聚集在特定电极处或附近。例如，取决于存储器单元105的极性，聚集在第一电极处或附近的离子可能导致表示逻辑“1”状态的第一阈值电压，而聚集在第二电极处或附近的离子可能导致表示逻辑“0”状态的第二阈值电压，所述第二阈值电压不同于第一阈值电压。例如，可以在以预定极性执行的读操作期间确定第一阈值电压和第二阈值电压。第一与第二阈值电压之间的差值在锥形的自选存储器部件中可能会更加明显，所述自选存储器部件包含参考图3至7描述的那些。
在一些存储器架构中，存取存储器单元105可能会劣化或破坏存储的逻辑状态，并且可以执行重写或刷新操作以将原始逻辑状态返回到存储器单元105。例如，在DRAM中，逻辑存储电容器可以在感测操作期间部分或完全放电，从而破坏了存储的逻辑状态。因此，逻辑状态可以在感测操作之后被重写。另外，激活单条字线110可能导致行中的所有存储器单元放电；因此，行中的所有存储器单元105都可能需要被重写。但是在诸如PCM和/或自选存储器之类的非易失性存储器中，存取存储器单元105可能不会破坏逻辑状态，因此存储器单元105在存取之后可能不需要重写。
一些存储器架构(包含DRAM)可能会随时间丢失其存储状态，除非它们由外部电源定期刷新。例如，充电的电容器可能会随时间而通过泄漏电流放电，从而导致丢失存储的信息。这些所谓的易失性存储器装置的刷新速率可能相对较高，例如，对于DRAM而言每秒数十次刷新操作，这可能导致显著的功耗。随着存储器阵列越来越大，增加的功耗可能会抑制存储器阵列的部署或操作(例如，电源供应、热量生成、材料限制等)，尤其是对于依赖有限电源(诸如电池)的移动装置而言。如下文所讨论的，非易失性PCM和/或自选存储器单元可以具有相对于其它存储器架构可能导致性能改善的有益性质。例如，PCM和/或自选存储器可以提供与DRAM相当的读/写速度，但是可以是非易失性的并且允许提高存储器单元密度。
存储器控制器140可以通过各种部件(例如，行解码器120、列解码器130和检测部件125)来控制存储器单元105的操作(例如，读、写、重写、刷新、放电等)。在一些情况下，行解码器120、列解码器130和感测部件125中的一或多者可以与存储器控制器140位于相同位置。存储器控制器140可以生成行和列地址信号，以便激活期望的字线110和数字线115。存储器控制器140还可以生成并控制在存储器阵列100的操作期间使用的各种电压或电流。例如，它可以在存取一或多个存储器单元105之后向字线110或数字线115施加放电电压。
通常，本文讨论的施加电压或电流的振幅、极性、形状或持续时间可以进行调整或改变，并且对于操作存储器阵列100中讨论的各种操作而言可以是不同的。此外，可以同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，在重置操作期间，可以同时存取存储器阵列100的多个或所有单元，在所述重置操作中，将所有存储器单元105或一组存储器单元105设置为单个逻辑状态。
图2示出了根据本公开的各个示例的示例存储器阵列200，所述示例存储器阵列支持读取非易失性存储器单元和对所述非易失性存储器单元进行写入以及在存储器单元中进行编程增强。参考图1，存储器阵列200可以是存储器阵列100的示例。
存储器阵列200可以包含存储器单元105-a、存储器单元105-b、字线110-a和数字线115-a，它们可以是如参考图1所描述的存储器单元105、字线110和数字线115的示例。存储器单元105-a可以包含电极205(例如，顶部电极)、电极210(例如，底部电极)和自选存储器部件220。存储器单元105-a的逻辑状态可以基于自选存储器部件220的至少一个特性。类似于存储器单元105-a，存储器单元105-b可以包含顶部电极、底部电极和自选存储器部件。在一些情况下，可以通过将多个存储器阵列200彼此堆叠来形成3D存储器阵列。在一些示例中，两个堆叠阵列可以具有公共导电线，因此每个层级可以共享字线110-a或数字线115-a。存储器单元105-a可以描绘目标存储器单元-即，感测操作的目标，如本文其它地方所述。
存储器阵列200的架构可以被称为交叉点架构。它也可以被称为支柱结构。例如，如图2所示，支柱可以与第一导电线(例如，诸如字线110-a之类的存取线)和第二导电线(例如，诸如数字线115-a之类的存取线)接触。支柱可以包括存储器单元105-a，其中存储器单元105-a包含第一电极(例如，顶部电极205)、自选存储器部件220和第二电极(例如，底部电极210)。自选存储器部件220可以具有锥形轮廓(包含参考图3至7描述的那些)。取决于存储器单元105-a的极性，该锥形轮廓可能导致离子聚集在顶部电极205或底部电极210处。如上所述，离子聚集在顶部电极205或底部电极210处可以允许更准确地感测存储器单元105-a。另外，该锥形轮廓可以缓解相邻字线之间的短路。
与其它存储器架构相比，图2中描绘的交叉点或支柱架构可以较低生产成本提供相对较高密度的数据存储。例如，与其它架构相比，交叉点架构可以具有面积减小并且因此存储器单元密度提高的存储器单元。例如，与具有6F2存储器单元面积的其它架构(诸如具有三端选择的那些)相比，架构可以具有4F2存储器单元面积，其中F是最小的特征尺寸。例如，DRAM可以使用作为三端装置的晶体管作为每个存储器单元的选择部件，并且与支柱架构相比可以具有更大的存储器单元面积。
在一些示例中，可以使用正电压源来操作存储器阵列200，并且中间电压的量值在正电压源的量值与虚拟接地之间。在一些示例中，在存储器单元105-a的存取操作之前，位线存取电压和字线存取电压都保持在中间电压。并且在存取操作期间，可以增大位线存取电压(例如，增大到正电源轨)，同时可以同时减小字线存取电压(例如，减小到虚拟接地)，从而在存储器单元105-a上生成净电压。由于在存储器单元105-a上施加电压而导致电流开始流过存储器单元105-a的阈值电压可以是离子向顶部电极205或底部电极210的迁移的函数，所述离子迁移继而可以随自选存储器部件220的形状而改变。
在一些情况下，自选存储器部件220可以串联连接在第一导电线与第二导电线之间，例如串联连接在字线110-a与数字线115-a之间。例如，如图2中所描绘的，自选存储器部件220可以位于顶部电极205与底部电极210之间；因此，自选存储器部件220可以串联位于数字线115-a与字线110-a之间。其它配置也是可能的。如上文所提及的，自选存储器部件220可以具有阈值电压，使得当达到或超过阈值电压时，电流流过自选存储器部件220。阈值电压可以取决于存储器单元105-a的编程和自选存储器部件220的形状。
自选存储器部件220可以以串联配置布置在字线110-a与数字线115-a之间。自选存储器部件220可以包含包括硒(Se)的硫族化物玻璃。在一些示例中，自选存储器部件220包括硒、砷(As)、碲(Te)、硅(Si)、锗(Ge)或锑(Sb)中的至少一种的组成。当在自选存储器部件220上施加电压时(或者当顶部电极205与底部电极210之间存在电压差时)，离子可能会向一个或另一电极迁移。自选存储器部件220也可以用作选择器装置。这种类型的存储器架构可以被称为自选存储器。
图3A至3B示出了根据本公开的示例的支持锥形存储器单元轮廓的示例自选存储器部件220-a。从第一透视图300-a和不同于第一透视图300-a的第二透视图300-b示出了自选存储器部件220-a。
自选存储器部件220-a包含第一表面305和与第一表面305相对定位的第二表面310。自选存储器部件220-a还可以包含长度315、长度320、长度330和长度325。长度315和长度330可以确定第一表面305的尺寸和面积，而长度320和长度325可以确定第二表面310的尺寸和面积。在一些情况下，第二表面310的面积可以比第一表面305大。
通过改变长度315、320、325和330的尺寸，自选存储器部件220-a可以包含从第二表面310到第一表面305的锥体。在一些情况下，长度320可以大于长度315，而长度330可以等于长度325。在一些情况下，第二表面310(例如，较大表面)可以被定位为自选存储器部件的底部表面，如图4A和4B的示例中所示。在一些情况下，第二表面310(例如，较大表面)可以被定位为自选存储器部件的顶部表面，如图6A、6B、7A和7B的示例中所示。
自选存储器部件220-a可以形成不同的几何形状。例如，自选存储器部件220-a可以是梯形棱柱的形状，并且自选存储器部件220-a的横截面可以包含沿第一方向的梯形和沿第二方向的矩形。替代地，自选存储器部件220-a可以是倒梯形棱柱的形状，并且自选存储器部件220-a的横截面可以包含沿第一方向的倒梯形和沿第二方向的矩形。在一些情况下，自选存储器部件220-a可以是截头锥体。如本文所使用的，截头锥体包含移除了上部的圆锥体或角锥体的一部分的形状或类似于所述部分的形状，或圆锥体或角锥体的在第一平面与在基座处或上方的第二平面之间的一部分的形状或类似于所述部分的形状，所述第一平面在顶部下方截断圆锥体或角锥体。
尽管图3的示例描绘了具有大致梯形形状的自选存储器部件220-a，但是本领域技术人员应当明白，许多其它形状或锥形轮廓可能是适当的。例如，自选存储器部件220-a可以具有三棱柱形状、角锥体形状、圆锥体形状(例如，具有弯曲边缘的锥形轮廓)、弯曲轮廓等。在一些示例中，期望自选存储器部件220-a的几何形状在存储器单元之间是一致的。此类一致性可以产生更统一和可预测的装置行为。在一些示例中，存储器阵列的第一部分上的存储器单元的自选存储器部件220-a都可以具有第一锥形轮廓，而存储器阵列的第二部分上的存储器单元的自选存储器部件220-a都可以具有第二锥形轮廓。
另外，尽管本文描绘的示例集中于可以沿着给定方向单调增大或减小的锥形轮廓，但这不是必需的。例如，自选存储器部件220-a的形状可以是沙漏形或尺寸不单调增大或减小的任何其它形状。在一些示例中，自选存储器部件220-a的形状可以是桶状锥形轮廓或阶梯状轮廓。
图4A至4B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。从沿字线蚀刻方向的第一截面图400-a和沿数字线蚀刻方向的第二截面图400-b示出了自选存储器部件220-b。自选存储器部件220-b可以耦合到顶部电极205-a和底部电极210-a。自选存储器部件220-b可以具有沿字线方向(例如，第二方向)的笔直轮廓和沿数字线方向(例如，第一方向)的锥形轮廓。顶部电极205-a可以耦合到数字线115-b，而底部电极210-a可以耦合到字线110-b。
自选存储器部件220-b包含顶部表面405和底部表面410。顶部表面405可以与底部表面410相对。在字线方向上，长度415(例如，第二顶部长度)可以等于长度420(例如，第二底部长度)。因此，自选存储器部件220-b的横截面可以是沿字线方向的矩形。在数字线方向上，长度425(例如，第一顶部长度)可以小于长度430(例如，第一底部长度)。因此，自选存储器部件220-b的横截面可以是沿数字线方向的梯形。自选存储器部件220-b可以是梯形棱柱。在一些情况下，底部表面410的面积可以比顶部表面405大。底部表面410的面积也可以比与字线110-b耦合的顶部表面405大。
在一些情况下，自选存储器部件220-b的底部电极210-a与底部表面410之间的接触面积可以是电极接口。类似地，自选存储器部件220-a的顶部电极205-a与顶部表面405之间的接触面积可以是电极接口。底部表面410可以与其相应的电极接触，并且顶部表面405可以与其相应的电极接触。在一些情况下，底部表面410和/或顶部表面405的仅一部分与它们相应的电极接触。在此类情况下，底部表面410和顶部表面405的与电极接触的部分可以是接口的示例。为了实现期望的离子分布，自选存储器部件220-b与电极之间的接口可以具有不同的面积。
基于自选存储器部件220-b的结构，自选存储器部件220-b与相应电极205-a、210-a之间的接口可以具有不同的尺寸。顶部表面405与顶部电极205-a接触的面积可以小于底部表面410与底部电极210-a接触的面积。因为自选存储器部件220-b从顶部表面405到底部表面410渐缩，所以可能会发生这种情况。此类实施例可以被配置为缓解字线110-b之间的耦合，并且仍然包含在自选存储器部件220-b与顶部电极205-a和底部电极210-a之间的不对称电极接口。另外，此类实施例还可以被配置为增大相邻字线110-b之间的距离，并且因此缓解字线110-b之间的短路。
自选存储器部件220-b可以被配置有锥形轮廓以缓解相邻字线之间的短路。在一些情况下，锥形轮廓可以是阶梯状配置。如沿数字线方向所示的锥形轮廓可以缓解相邻字线110-b之间的短路。
可以通过在自选存储器部件220-b上施加电压来读取存储器单元。可以预定极性(例如，正极性)将电压施加在自选存储器部件220-b上。可以将电压施加到自选存储器部件220-b的顶部表面405或底部表面410。在一些情况下，可以将正极性电压施加到自选存储器部件220-b的与电极接触的表面积更大的表面。例如，可以将正极性电压施加到底部表面410。
由于自选存储器部件220-b中的离子分布，自选存储器部件220-b的阈值电压和/或通过自选存储器部件220-b的所得电流可以取决于自选存储器部件220-b内的高电阻率区域和低电阻率区域的位置。区域的电阻率可以基于自选存储器部件220-b的组成和/或施加到自选存储器部件220-b的编程脉冲的极性。例如，自选存储器部件220-b可以是硫族化物材料。另外，可以基于施加到自选存储器部件220-b的正极性来输出存储在自选存储器部件220-b上的逻辑状态。
在附加示例中，存储器阵列可以包含第二自选存储器部件220-b。类似地规定，例如，自选存储器部件220-b可以耦合到顶部电极205-a和底部电极210-a。顶部电极205-a可以耦合到数字线115-b，而底部电极210-a可以耦合到字线110-b。自选存储器部件220-b包含表面435(例如，第二顶部表面)和表面440(例如，第二底部表面)，其中自选存储器部件220-b从表面440到与表面440相对的表面435渐缩。第一自选存储器部件220-b和第二自选存储器部件220-b可以分离相邻字线110-b之间的距离。为了缓解相邻字线110-b之间的短路，可以使用第一自选存储器部件220-b和第二自选存储器部件220-b的锥形轮廓的特定特征来增大或保持相邻字线之间的距离。在一些情况下，相邻字线110-b之间的距离可能基于自选存储器部件220-b的几何轮廓而受到影响。底部表面410包含边缘455(例如，第一边缘)，而表面440包含边缘460(例如，第二边缘)。顶部表面405包含边缘445(例如，第三边缘)，而表面435包含边缘450(例如，第四边缘)。边缘455与边缘460之间的距离小于边缘445与边缘450之间的距离。即，相邻的自选存储器部件220-b从第一表面到第二表面渐缩。在一些情况下，从第一表面到第二表面的锥体可以增大或保持相邻字线之间的距离，因此缓解字线之间的短路。
在附加示例中，存储器阵列可以包含第三自选存储器部件220-b。类似地规定，例如，自选存储器部件220-b可以耦合到顶部电极205-a和底部电极210-a。顶部电极205-a可以耦合到数字线115-b，而底部电极210-a可以耦合到字线110-b。自选存储器部件220-b包含表面465(例如，第三顶部表面)和表面470(例如，第三底部表面)，其中自选存储器部件220-b具有从表面465到与表面465相对的表面470的笔直轮廓。
图5A至5B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。从沿字线蚀刻方向的第一截面图500-a和沿数字线蚀刻方向的第二截面图500-b示出了自选存储器部件220-c。自选存储器部件220-c可以耦合到顶部电极205-b(例如，第二电极)和底部电极210-b(例如，第一电极)。自选存储器部件220-c可以具有沿字线方向(例如，第二方向)的存储器阵列的笔直轮廓和沿数字线方向(例如，第一方向)的笔直轮廓。顶部电极205-b可以耦合到数字线115-c，而底部电极210-b可以耦合到字线110-c。
自选存储器部件220-c包含顶部表面505(例如，第二表面)和底部表面510(例如，第一表面)。顶部表面505可以与底部表面510相对。在字线方向上，长度515可以等于长度520。因此，自选存储器部件220-c的横截面可以是沿字线方向的矩形。在数字线方向上，长度525可以等于长度530。因此，自选存储器部件220-b的横截面可以是沿数字线方向的矩形。自选存储器部件220-c可以是棱柱。在一些情况下，底部表面510与底部电极210-b接触的面积可以比顶部表面505与顶部电极205-b接触的面积大。底部表面510的面积也可以比与字线110-b耦合的顶部表面505大。
在某种情况下，自选存储器部件220-c的底部电极210-b与底部表面510之间的接触面积可以是电极接口。类似地，自选存储器部件220-c的顶部电极205-b与顶部表面505之间的接触面积可以是电极接口。底部表面510可以与其相应的电极接触，并且顶部表面505可以与其相应的电极接触。在一些情况下，底部表面510和/或顶部表面505的仅一部分与它们相应的电极接触。在此类情况下，底部表面510和顶部表面505的与电极接触的部分可以是接口的示例。为了实现期望的离子分布，自选存储器部件220-c与电极之间的接口可以具有不同的面积。
即使自选存储器部件220-c不具有锥形轮廓，自选存储器部件220-c与相应电极205-b、210-b之间的接口也可以基于自选存储器部件220-c的结构而具有不同的尺寸。顶部表面505与顶部电极205-b接触的面积可以小于底部表面510与底部电极210-b接触的面积。因为自选存储器部件220-c和底部电极210-b可能沿着字线110-c的长度延伸，所以可能会发生这种情况。此类实施例可以被配置为缓解字线110-c之间的耦合，并且仍然包含在自选存储器部件220-c与顶部电极205-b和底部电极210-b之间的不对称电极接口。另外，此类实施例还可以被配置为增大相邻字线110-c之间的距离，并且因此缓解字线110-c之间的短路。
自选存储器部件220-c可以被配置有锥形轮廓以缓解相邻字线之间的短路。在一些情况下，可以通过改变自选存储器部件220-c与电极接触的面积来实现锥形轮廓的效果。例如，长度520和长度530可以确定底部表面510与底部电极210-b接触的第一面积。进一步，长度515和长度525可以确定顶部表面505与顶部电极205-b接触的第二面积。第一面积和第二面积可以确定比率。当自选存储器部件存储逻辑状态时，该比率可以通过将离子聚集在底部电极210-b或顶部电极205-b处或附近来进一步定义与自选存储器部件220-c相关联的感测窗口。另外，数字线115-c之间的距离可以缓解相邻数字线中的短路。
在一些情况下，自选存储器部件220-c可以沿字线方向被蚀刻而不沿数字线方向被蚀刻。因此，自选存储器部件220-c可以在数字线方向上沿着相邻数字线115-c连续。这种连续性可能会阻碍离子在自选存储器部件220-c中的移动。
可以通过在自选存储器部件220-c上施加电压来读取存储器单元。可以预定极性(例如，正极性)将电压施加在自选存储器部件220-c上。可以将电压施加到自选存储器部件220-c的顶部表面505或底部表面510。由于离子迁移，自选存储器部件220-c的阈值电压和/或通过自选存储器部件220-c的所得电流可以取决于自选存储器部件220-c内的高电阻率区域和低电阻率区域的位置。区域的电阻率可以基于自选存储器部件220-c的组成。例如，自选存储器部件220-c可以是硫族化物材料。另外，可以基于施加到自选存储器部件220-c的正极性来输出存储在自选存储器部件220-c上的逻辑状态。
由于自选存储器部件220-c中的离子分布，自选存储器部件220-c的阈值电压和/或通过自选存储器部件220-c的所得电流可以取决于自选存储器部件220-c内的高电阻率区域和低电阻率区域的位置。区域的电阻率可以基于自选存储器部件220-c的组成和/或施加到自选存储器部件220-c的编程脉冲的极性。例如，自选存储器部件220-c可以是硫族化物材料。另外，可以基于施加到自选存储器部件220-c的正极性来输出存储在自选存储器部件220-c上的逻辑状态。
一或多个自选存储器部件220-c可以分离相邻字线110-c之间的距离。为了缓解相邻字线110-c之间的短路，可以增大或保持相邻字线110-c之间的距离。在一些情况下，相邻字线110-c之间的距离可能基于自选存储器部件220-c的几何轮廓而受到影响。
图6A至6B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。从沿字线蚀刻方向的第一截面图600-a和沿数字线蚀刻方向的第二截面图600-b示出了自选存储器部件220-d。自选存储器部件220-d可以耦合到顶部电极205-c和底部电极210-c。自选存储器部件220-d可以具有沿字线方向(例如，第一方向)的存储器阵列的锥形轮廓和沿数字线方向(例如，第二方向)的笔直轮廓。顶部电极205-c可以耦合到数字线115-d，而底部电极210-c可以耦合到字线110-d。
自选存储器部件220-d包含顶部表面605和底部表面610。顶部表面605可以与底部表面610相对。在一些情况下，顶部表面605的面积可以比底部表面610大。在字线方向上，长度615(例如，第一顶部长度)可以小于长度620(例如，第一底部长度)。因此，自选存储器部件220-d的横截面可以是沿字线方向的倒梯形。在数字线方向上，长度625(例如，第二顶部长度)可以等于长度630(例如，第二底部长度)。因此，自选存储器部件220-d的横截面可以是沿数字线方向的矩形。自选存储器部件220-d是梯形棱柱。自选存储器部件220-d可以被配置有锥形轮廓以缓解相邻字线之间的短路。如沿字线方向所示的锥形轮廓可以缓解相邻字线110-d之间的短路。
在某种情况下，自选存储器部件220-d的底部电极210-c与底部表面610之间的接触面积可以是电极接口。类似地，自选存储器部件220-d的顶部电极205-c与顶部表面605之间的接触面积可以是电极接口。底部表面610可以与其相应的电极接触，并且顶部表面605可以与其相应的电极接触。在一些情况下，底部表面610和/或顶部表面605的仅一部分与它们相应的电极接触。在此类情况下，底部表面610和顶部表面605的与电极接触的部分可以是接口的示例。为了实现期望的离子分布，自选存储器部件220-d与电极之间的接口可以具有不同的面积。
基于自选存储器部件220-d的结构，自选存储器部件220-d与相应电极205-c、210-c之间的接口可以具有不同的尺寸。顶部表面605与顶部电极205-c接触的面积可以大于底部表面610与底部电极210-c接触的面积。因为自选存储器部件220-d从底部表面610到顶部表面605渐缩，所以可能会发生这种情况。此类实施例可以被配置为缓解字线110-d之间的耦合，并且仍然包含在自选存储器部件220-d与顶部电极205-c和底部电极210-c之间的不对称电极接口。另外，此类实施例还可以被配置为增大相邻字线110-d之间的距离，并且因此缓解字线110-d之间的短路。
一或多个自选存储器部件220-d可以分离相邻字线110-d之间的距离。为了缓解相邻字线110-d之间的短路，由于一或多个自选存储器部件220-d的锥形轮廓，可以增大或保持相邻字线110-d之间的距离。在一些情况下，相邻字线110-d之间的距离可能基于自选存储器部件220-d的几何轮廓而受到影响。
可以通过在自选存储器部件220-d上施加电压来读取存储器单元。可以预定极性(例如，正极性)将电压施加在自选存储器部件220-d上。可以将电压施加到自选存储器部件220-d的顶部表面605或底部表面610。在一些情况下，可以将正极性电压施加到自选存储器部件220-d的与电极接触的表面积更大的表面。例如，可以将正极性电压施加到顶部表面605。
由于自选存储器部件220-d中的离子分布，自选存储器部件220-d的阈值电压和/或通过自选存储器部件220-d的所得电流可以取决于自选存储器部件220-d内的高电阻率区域和低电阻率区域的位置。区域的电阻率可以基于自选存储器部件220-d的组成和/或施加到自选存储器部件220-d的编程脉冲的极性。例如，自选存储器部件220-d可以是硫族化物材料。另外，可以基于施加到自选存储器部件220-d的正极性来输出存储在自选存储器部件220-d上的逻辑状态。
图7A至7B示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列的示例。从沿字线蚀刻方向的第一截面图700-a和沿数字线蚀刻方向的第二截面图700-b出了自选存储器部件220-e。自选存储器部件220-e可以耦合到顶部电极205-d和底部电极210-d。自选存储器部件220-e可以具有沿字线方向(例如，第一方向)的存储器阵列的锥形轮廓和沿数字线方向(例如，第二方向)的锥形轮廓。顶部电极205-d可以耦合到数字线115-e，而底部电极210-d可以耦合到字线110-e。
自选存储器部件220-e包含顶部表面705和底部表面710。顶部表面705可以与底部表面710相对。在一些情况下，顶部表面705的面积可以比底部表面710大。在字线方向上，长度715(例如，第一顶部长度)可以大于长度720(例如，第一底部长度)。因此，自选存储器部件220-e的横截面可以是沿字线方向的倒梯形。在数字线方向上，长度725(例如，第二顶部长度)可以大于长度730(例如，第二顶部长度)。因此，自选存储器部件220-e的横截面可以是沿数字线方向的倒梯形。自选存储器部件220-e是梯形棱柱。在一些示例中，自选存储器部件220-e可以是截头锥体。如本文所使用的，截头锥体包含移除了上部的圆锥体或角锥体的一部分的形状或类似于所述部分的形状，或圆锥体或角锥体的在第一平面与在基座处或上方的第二平面之间的一部分的形状或类似于所述部分的形状，所述第一平面在顶部下方截断圆锥体或角锥体。如沿字线和数字线方向所示的锥形轮廓可以缓解相邻字线110-e之间的短路。
在某种情况下，自选存储器部件220-e的底部电极210-d与底部表面710之间的接触面积可以是电极接口。类似地，自选存储器部件220-e的顶部电极205-d与顶部表面705之间的接触面积可以是电极接口。底部表面710可以与其相应的电极接触，并且顶部表面705可以与其相应的电极接触。在一些情况下，底部表面710和/或顶部表面705的仅一部分与它们相应的电极接触。在此类情况下，底部表面710和顶部表面705的与电极接触的部分可以是接口的示例。为了实现期望的离子分布，自选存储器部件220-e与电极之间的接口可以具有不同的面积。
基于自选存储器部件220-e的结构，自选存储器部件220-e与相应电极205-d、210-d之间的接口可以具有不同的尺寸。顶部表面705与顶部电极205-d接触的面积可以大于底部表面710与底部电极210-d接触的面积。因为自选存储器部件220-e从底部表面710到顶部表面705渐缩，所以可能会发生这种情况。此类实施例可以被配置为缓解字线110-e之间的耦合，并且仍然包含在自选存储器部件220-e与顶部电极205-d和底部电极210-d之间的不对称电极接口。另外，此类实施例还可以被配置为增大相邻字线110-e之间的距离，并且因此缓解字线110-e之间的短路。
一或多个自选存储器部件220-e可以分离相邻字线110-e之间的距离。为了缓解相邻字线110-e之间的短路，由于一或多个自选存储器部件220-e的锥形轮廓，可以增大或保持相邻字线110-e之间的距离。在一些情况下，相邻字线110-e之间的距离可能基于自选存储器部件220-e的几何轮廓而受到影响。
可以通过在自选存储器部件220-e上施加电压来读取存储器单元。可以预定极性(例如，正极性)将电压施加在自选存储器部件220-e上。可以将电压施加到自选存储器部件220-e的顶部表面705或底部表面710。在一些情况下，可以将正极性电压施加到自选存储器部件220-e的与电极接触的表面积更大的表面。例如，可以将正极性电压施加到底部表面710。
由于自选存储器部件220-e中的离子分布，自选存储器部件220-e的阈值电压和/或通过自选存储器部件220-e的所得电流可以取决于自选存储器部件220-e内的高电阻率区域和低电阻率区域的位置。区域的电阻率可以基于自选存储器部件220-e的组成和/或施加到自选存储器部件220-e的编程脉冲的极性。例如，自选存储器部件220-e可以是硫族化物材料。另外，可以基于施加到自选存储器部件220-e的正极性来输出存储在自选存储器部件220-e上的逻辑状态。
可以沿字线方向和数字线方向蚀刻存储器单元。沿字线方向和数字线方向都具有锥形轮廓的自选存储器部件220-e导致顶部电极205-d与底部电极210-d之间的接触面积差更高。更高的接触面积差可以增大存储器单元的感测窗口的尺寸。
图8示出了根据本公开的示例的支持锥形存储器单元轮廓的存储器阵列100-a的示例框图800。存储器阵列100-a可以被称为电子存储器设备，并且可以是如参考图1所描述的存储器控制器140的部件的示例。
存储器阵列100-a可以包含一或多个存储器单元105-b、存储器控制器140-a、使用字线(未示出)传送的字线信号820、感测部件125-a、使用数字线(未示出)传送的数字线信号825以及锁存器815。这些部件可以彼此进行电子通信，并且可以执行本文描述的功能中的一或多个。在一些情况下，存储器控制器140-a可以包含偏压部件805和定时部件810。存储器控制器140-a可以与字线、数字线和感测部件125-a进行电子通信，所述字线、数字线和感测部件可以是参考图1和2描述的字线110、数字线115和感测部件125的示例。在一些情况下，感测部件125-a和锁存器815可以是存储器控制器140-a的部件。
存储器单元105-b可以包含具有锥形轮廓的自选存储器部件。例如，自选存储器部件可以是参考图2至7描述的自选存储器部件220的示例。
在一些示例中，数字线与感测部件125-a和存储器单元105-b进行电子通信。逻辑状态可以被写入存储器单元105-b。字线可以与存储器控制器140-a和存储器单元105-b进行电子通信。感测部件125-a可以与存储器控制器140-a、数字线和锁存器815进行电子通信。除了上面未列出的部件之外，这些部件还可以经由其它部件、连接或总线与存储器阵列100-a内部和外部的其它部件进行电子通信。
存储器控制器140-a可以被配置为通过向那些各种节点施加电压来发送字线信号820或数字线信号825。例如，偏压部件805可以被配置为施加电压以操作存储器单元105-b以如上所述读取存储器单元105-b或对所述存储器单元进行写入。在一些情况下，存储器控制器140-a可以包含如参考图1所描述的行解码器、列解码器或两者。这可以使得存储器控制器140-a能够存取一或多个存储器单元105-b。偏压部件805可以提供用于感测部件125-a的操作的电压。
在一些情况下，存储器控制器140-a可以使用定时部件810来执行其操作。例如，定时部件810可以控制各种字线选择或板偏压的定时，包含用于切换和电压施加以执行本文讨论的诸如读和写之类的存储器功能的定时。在一些情况下，定时部件810可以控制偏压部件805的操作。
在确定存储器单元105-b的逻辑状态时，感测部件125-a可以将输出存储在锁存器815中，在所述锁存器中，它可以根据电子装置(存储器阵列100-a是所述电子装置的一部分)的操作来使用。感测部件125-a可以包含与锁存器和存储器单元105-b进行电子通信的感测放大器。
在一些示例中，存储器控制器140-a可以包含用于对自选存储器部件执行读操作的装置，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，第二表面的面积小于第一表面的面积。
在上述方法和设备的附加示例中，第一表面是与字线耦合的底部表面，并且第二表面是与数字线耦合的顶部表面。另外，第一表面是与数字线耦合的顶部表面，并且第二表面是与字线耦合的底部表面。在一些示例中，第一表面与沿第一方向延伸的字线耦合，并且第二表面与沿不同于第一方向的第二方向延伸的多条数字线耦合。进一步，存储器控制器140-a可以包含用于至少部分地基于执行读操作来向自选存储器部件的第一表面施加具有正极性的电压的装置。上述方法和设备的一些示例可以进一步包含用于至少部分地基于向自选存储器部件的大于第二表面的第一表面施加正极性来输出存储在自选存储器部件上的逻辑状态的过程、特征、装置或指令。
存储器控制器140-a或其各个子部件中的至少一些可以在硬件、由处理器执行的软件、固件或它们的任何组合中实施。如果以由处理器执行的软件实施，则存储器控制器140-a和/或其各个子部件中的至少一些的功能可以由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、分立门或晶体管逻辑、分立硬件部件或被设计为执行本公开中描述的功能的它们的任何组合来执行。
存储器控制器140-a和/或其各个子部件中的至少一些可以物理地位于各个位置，包含被分布为使得功能的各部分由一或多个物理装置在不同的物理位置处实施。在一些示例中，根据本公开的各个示例，存储器控制器140-a和/或其各个子部件中的至少一些可以是单独且不同的部件。在其它示例中，根据本公开的各个示例，存储器控制器140-a和/或其各个子部件中的至少一些可以与一或多个其它硬件部件(包含但不限于接收器、发射器、收发器、本公开中描述的一或多个其它部件或它们的组合)组合。
图9示出了根据本公开的各个示例的包含支持锥形存储器单元轮廓的装置905的系统900的示例图。装置905可以是参考图1如上所述的存储器控制器140的示例或包含所述存储器控制器的部件。装置905可以包含用于双向语音和数据通信的部件，包含用于发射和接收通信的部件，包含包含存储器控制器140-b和存储器单元105-c的存储器阵列100-b、基本输入/输出系统(BIOS)部件915、处理器910、I/O控制器925和外围部件920。这些部件可以通过一或多条总线(例如，总线930)进行电子通信。
存储器单元105-c可以存储如本文所述的信息(即，呈逻辑状态的形式)。存储器单元105-c可以是具有例如参考图2至7所描述的自选存储器部件的自选存储器单元。
BIOS部件915可以是包含充当固件的BIOS的软件部件，所述软件部件可以初始化并运行各种硬件部件。BIOS部件915还可以管理处理器与各种其它部件(例如，外围部件、输入/输出控制部件等)之间的数据流。BIOS部件915可以包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器910可以包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、分立门或晶体管逻辑部件、分立硬件部件或它们的任何组合)。在一些情况下，处理器910可以被配置为使用存储器控制器来操作存储器阵列。在其它情况下，可以将存储器控制器集成到处理器910中。处理器910可以被配置为执行存储在存储器中的计算机可读指令以执行各种功能(例如，支持自选存储器中的编程增强的功能或任务)。
I/O控制器925可以管理装置905的输入和输出信号。I/O控制器925还可以管理未集成到装置905中的外围装置。在一些情况下，I/O控制器925可以表示与外部外围装置的物理连接或端口。在一些情况下，I/O控制器925可以利用诸如
Figure GDA0002612220380000201
Figure GDA0002612220380000202
或另一种已知操作系统之类的操作系统。
外围部件920可以包含任何输入或输出装置、或用于此类装置的接口。示例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口、或外围卡槽，诸如外围部件互连(PCI)或加速图形端口(AGP)插槽。
输入935可以表示向装置905或其部件提供输入的装置905外部的装置或信号。这可以包含用户接口或与其它装置或所述其它装置之间的接口。在一些情况下，输入935可以由I/O控制器925管理，并且可以经由外围部件920与装置905交互。
输出940还可以表示被配置为从装置905或其部件中的任何一个接收输出的装置905外部的装置或信号。输出940的示例可以包含显示器、音频扬声器、打印装置、另一个处理器或印刷电路板等。在一些情况下，输出940可以是经由外围部件920与装置905接合的外围元件。在一些情况下，输出940可以由I/O控制器925管理。
装置905的部件可以包含被设计为执行其功能的电路系统。这可以包含被配置为执行本文描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置905可以是计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等。或者装置905可以是此类装置的一部分或部件。
图10示出了示出根据本公开的示例的用于操作支持锥形存储器单元轮廓的存储器装置的方法1000的流程图。方法1000的操作可以由如本文所述的存储器装置或其部件来实施。例如，方法1000的操作可以由如参考图1、8和9所描述的存储器控制器来执行。在一些实施例中，存储器控制器可以执行代码集合以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可以使用专用硬件来执行以下描述的功能的各方面。
在框1005处，存储器控制器可以对自选存储器部件执行读操作，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，第二表面的面积小于第一表面的面积。
在框1010处，存储器控制器可以至少部分地基于执行读操作来向自选存储器部件的第一表面施加具有正极性的电压。
在框1015处，存储器控制器可以至少部分地基于向自选存储器部件的大于第二表面的第一表面施加正极性来输出存储在自选存储器部件上的逻辑状态。在一些示例中，第一表面是与字线耦合的底部表面，并且第二表面是与数字线耦合的顶部表面。在另一个示例中，第一表面是与数字线耦合的顶部表面，并且第二表面是与字线耦合的底部表面。在进一步的示例中，第一表面与沿第一方向延伸的字线耦合，并且第二表面与沿不同于第一方向的第二方向延伸的多条数字线耦合。
描述了一种用于执行方法1000的设备。设备可以包含：用于对自选存储器部件执行读操作的装置，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，第二表面的面积小于第一表面的面积；用于至少部分地基于执行读操作来向自选存储器部件的第一表面施加具有正极性的电压的装置；以及用于至少部分地基于向自选存储器部件的大于第二表面的第一表面施加正极性来输出存储在自选存储器部件上的逻辑状态的装置。
在一些示例中，设备可以支持用于对自选存储器部件执行读操作的装置，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，其中第一表面是与字线耦合的底部表面，并且第二表面是与数字线耦合的顶部表面。
在一些示例中，设备可以支持用于对自选存储器部件执行读操作的装置，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，其中第一表面是与数字线耦合的顶部表面，并且第二表面是与字线耦合的底部表面。
在一些示例中，设备可以支持用于对自选存储器部件执行读操作的装置，所述自选存储器部件从第一表面到与第一表面相对的第二表面渐缩，其中第一表面与沿第一方向延伸的字线耦合，并且第二表面与沿不同于第一方向的第二方向延伸的多条数字线耦合。
尽管早期描述的示例集中于可以沿给定方向单调增大或减小的锥形轮廓，但这不是必需的。例如，自选存储器部件的期望轮廓/形状可以包含沙漏形、桶形或任何其它形状。
在一些情况下，桶状锥形轮廓可能是有益的。例如，当使用给定的极性对存储器单元进行编程时，阴离子可向自选存储器部件的一个表面(例如，顶部或底部表面)漂移，而阳离子可以向自选存储器部件的相对表面(例如，底部或顶部表面)漂移。与对称形状的存储器单元相比，具有桶状锥形轮廓或其中自选存储器部件的顶部表面和底部表面的宽度比自选存储器部件的中间部分的宽度窄的另一种不对称轮廓的自选存储器部件可以通过在每个电极上具有窄的接触面积并且例如在自选存储器部件的中间具有较大的体离子贮存器而导致相应表面上的阳离子和/或阴离子浓度增加。
图11示出了根据本公开的示例的支持锥形存储器单元轮廓的示例存储器单元105-d、105-e。存储器单元105-d、105-e提供不对称几何形状的示例，其中自选存储器部件的顶部和底部表面的宽度比自选存储器部件的中间部分的宽度窄。存储器单元105-d和105-e具有自选存储器部件轮廓，所述自选存储器部件轮廓可能导致阴离子聚集在自选存储器部件的一个表面上，而阳离子聚集在相对表面上，反之亦然，这取决于操作的极性。
存储器单元105-d的自选存储器部件220-f提供了桶状锥形轮廓的示例，所述桶状锥形轮廓在自选存储器部件220-f的中间附近具有较宽的宽度1105，而在自选存储器部件220-f的与电极205-e、205-f耦合的表面附近具有较窄的宽度1110和宽度1115。在一些情况下，宽度1110类似于宽度1115。在一些情况下，宽度1110不同于宽度1115。自选存储器部件220-f可以例如经由电极205-e、205-f耦合到存取线。
存储器单元105-e的自选存储器部件220-g提供了具有阶梯状轮廓的阶梯状自选存储器部件的示例，所述阶梯状轮廓的第一(中间)部分1120相对于在自选存储器部件220-g的顶部表面附近具有较窄宽度1140和在所述自选存储器部件的底部表面附近具有较窄宽度1145的第二部分1130和第三部分1135具有较宽的宽度1125。在该示例中，第二部分1130的宽度1140可以不同于第三部分1135的宽度1145。在其它示例中，第二部分1130的宽度1140可以与第三部分1135的宽度1145相同。自选存储器部件220-g可以例如经由电极205-g、205-h耦合到存取线。
如本文所使用的，术语“虚拟接地”是指电路的被保持在大约零伏(0V)的电压但不直接与地面连接的节点。相应地，在稳定状态下，虚拟接地的电压可能会暂时波动并恢复到大约0V。可以使用诸如由运算放大器和电阻器组成的分压器之类的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“被虚拟接地”是指连接到大约0V。
术语“电子通信”和“耦合”是指支持电子在部件之间流动的部件之间的关系。这可以包含部件之间的直接连接，或者可以包含中间部件。进行电子通信或彼此耦合的部件可能正在主动交换电子或信号(例如，在通电的电路中)，或者可能未在主动交换电子或信号(例如，在断电的电路中)，但是可以被配置和操作为在电路通电时交换电子或信号。例如，无论开关的状态(即，断开或闭合)如何，经由开关(例如，晶体管)物理连接的两个部件进行电子通信或可以耦合。
术语“隔离的”是指电子目前不能在它们之间流动的部件之间的关系；如果部件之间存在断路，则它们彼此隔离。例如，当开关断开时，通过开关物理连接的两个部件可以彼此隔离。
如本文所使用的，术语“短路”是指其中经由激活所讨论的两个部件之间的单个中间部件在部件之间建立导电路径的部件之间的关系。例如，当两个部件之间的开关闭合时，短路到第二部件的第一部件可以与第二部件交换电子。因此，短路可以是使得电荷能够在进行电子通信的部件(或线)之间流动的动态操作。
本文讨论的包含存储器阵列100的装置可以形成在诸如硅、锗、硅锗合金、砷化镓、氮化镓等之类的半导体衬底上。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，诸如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一种衬底上的半导体材料的外延层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的电导率。可以在衬底的初始形成或生长期间通过离子注入或通过任何其它掺杂方式来执行掺杂。
硫族化物材料可以是包含元素硫(S)、硒(Se)和碲(Te)中的至少一种的材料或合金。本文讨论的相变材料可以是硫族化物材料。硫族化物材料和合金可以包含但不限于Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所使用的，带连字符的化学组成符号指示包含在特定化合物或合金中的元素，并且旨在表示涉及指示元素的所有化学计量。例如，Ge-Te可以包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其它示例可以包含二元金属氧化物材料或包含两种或更多种金属(例如，过渡金属、碱土金属和/或稀土金属)的混合价氧化物。实施例不限于特定的可变电阻材料或与存储器单元的存储器元件相关联的材料。例如，可变电阻材料的其它示例可以用于形成存储器元件，并且可以包含硫族化物材料、庞磁电阻材料或基于聚合物的材料等等。
本文讨论的一或多个晶体管可以表示场效应晶体管(FET)，并且包括三端装置，包含源极、漏极和栅极。端子可以通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的(例如，劣化的)半导体区域。源极和漏极可以被轻掺杂的半导体区域或沟道分离。如果沟道是n型(即，多数载流子是电子)，则FET可以被称为n型FET。如果通道是p型(即，多数载流子是空穴)，则FET可以被称为p型FET。沟道可以被绝缘栅氧化物覆盖。可以通过向栅极施加电压来控制沟道电导率。例如，分别向n型FET或p型FET施加正电压或负电压可能会导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“导通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“断开”或“停用”。
本文中结合附图阐述的描述描述了示例配置，并且不表示可以实施的或者在权利要求的范围内的所有示例。本文使用的术语“示范性”是指“用作示例、范例或说明”，而不是“优选的”或“优于其它示例”。为了提供对描述的技术的理解，详细描述包含具体细节。然而，可以在没有这些具体细节的情况下实践这些技术。在一些范例中，以框图形式示出了公知的结构和装置以便避免模糊描述的示例的概念。
在附图中，类似部件或特征可以具有相同的参考标签。进一步，可以通过在参考标签之后加上破折号和区分类似部件的第二标签来区分相同类型的各种部件。如果在说明书中仅使用第一参考标签，则描述适用于具有相同的第一参考标签的类似部件中的任何一个，而不考虑第二参考标签。
本文描述的信息和信号可以使用多种不同科技和技术中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示可能贯穿上述描述提及的数据、指令、命令、信息、信号、位、符号和芯片。
与本文中公开内容结合描述的各种说明性框和模块可以用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、分立门或晶体管逻辑、分立硬件部件或被设计为执行本文描述的功能的它们的任何组合来实施或执行。通用处理器可以是微处理器，但是替代地，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器、与DSP核结合的一或多个微处理器，或任何其它此类配置)。
本文描述的功能可以在硬件、由处理器执行的软件、固件或它们的任何组合中实施。如果以由处理器执行的软件实施，则功能可以作为一或多个指令或代码存储在计算机可读介质上或通过所述计算机可读介质传输。其它示例和实施方案在本公开和所附权利要求的范围内。例如，由于软件的本质，可以使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何的组合来实施上述功能。实施功能的特征还可以物理地位于各个位置，包含被分布为使得功能的各部分在不同的物理位置处实施。而且，如本文所使用的，包含在权利要求中，如在项目列表(例如，以诸如“……中的至少一个”或“……中的一或多个”的短语为开头的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表是指A或B或C或AB或AC或BC或ABC(即，A和B以及C)。而且，如本文所使用的，短语“基于”不应解释为对闭合条件集合的引用。例如，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可以基于条件A和条件B两者。换句话说，如本文所使用的，短语“基于”应当以与短语“至少部分地基于”相同的方式来解释。
计算机可读介质包含非暂时性计算机存储介质和通信介质(包含促进将计算机程序从一处转移到另一处的任何介质)两者。非暂时性存储介质可以为可以由通用或专用计算机存取的任何可用介质。例如而非限制，非暂时性计算机可读介质可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置、或可以用于以指令或数据结构形式携带或存储所需程序代码并且可以通过通用或专用计算机、或通用或专用处理器存取的任何其它非暂时性介质。而且，将任何连接恰当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或诸如红外线、无线电和微波之类的无线技术从网站、服务器或其它远程源传输软件，则在介质的定义中包含同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或诸如红外线、无线电和微波之类的无线技术。如本文所使用的，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。上述的组合也包含在计算机可读介质的范围内。
提供本文的描述以使得本领域技术人员能够做出或使用本公开。对于本领域技术人员来说，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般原理应用于其它变型。因此，本公开不限于本文描述的示例和设计，而是应被赋予与本文公开的原理和新颖特征一致的最广泛范围。

Claims (14)

1.一种存储器装置，包括：
自选存储器部件，包括沿第一方向具有第一底部长度的底部表面和具有小于所述第一底部长度的第一顶部长度的顶部表面，沿第二方向，所述底部表面具有第二底部长度，并且所述顶部表面具有等于所述第二底部长度的第二顶部长度；
顶部电极，与所述自选存储器部件的所述顶部表面耦合，所述顶部电极沿所述第一方向具有第一宽度；
底部电极，与所述自选存储器部件的所述底部表面耦合，并且经由所述自选存储器部件与所述顶部电极进行电子通信；以及
字线，其与所述顶部电极耦合，所述字线沿所述第一方向具有第二宽度，其中所述顶部电极的所述第一宽度与所述字线的所述第二宽度等于所述顶部表面的所述第一顶部长度，
其中所述第一底部长度、所述第一顶部长度、所述第一宽度和所述第二宽度沿所述第一方向定向，使得从所述底部表面到所述顶部表面的锥体增大相邻字线之间的距离以缓解相邻字线中的短路。
2.根据权利要求1所述的存储器装置，其中所述自选存储器部件的横截面包括沿所述第二方向的矩形。
3.根据权利要求1所述的存储器装置，其中所述自选存储器部件的横截面包括沿所述第一方向的梯形。
4.根据权利要求1所述的存储器装置，其中所述底部表面的面积比所述顶部表面大。
5.根据权利要求1所述的存储器装置，其中所述自选存储器部件包括硫族化物材料。
6.根据权利要求1所述的存储器装置，进一步包括：
数字线，沿所述第一方向与所述底部电极进行电子通信。
7.根据权利要求1所述的存储器装置，其中所述锥体包括阶梯状锥体。
8.根据权利要求1所述的存储器装置，进一步包括：
第二自选存储器部件，所述第二自选存储器部件从第二底部表面到与所述第二底部表面相对的第二顶部表面渐缩，
其中所述自选存储器部件的所述底部表面包含第一边缘，并且所述第二自选存储器部件的所述第二底部表面包含第二边缘，所述自选存储器部件的所述顶部表面包含第三边缘，并且所述第二自选存储器部件的所述第二顶部表面包含第四边缘，其中所述第一边缘与所述第二边缘之间的距离小于所述第三边缘与所述第四边缘之间的距离。
9.一种存储器装置，包括：
自选存储器部件，包括沿第一方向具有第一顶部长度的顶部表面和具有小于所述第一顶部长度的第一底部长度的底部表面，沿第二方向，所述顶部表面具有第二顶部长度，并且所述底部表面具有第二底部长度，所述第二方向不同于所述第一方向，其中沿所述第二方向，所述顶部表面的所述第二顶部长度大于所述底部表面的所述第二底部长度；
顶部电极，与所述自选存储器部件的所述顶部表面耦合；
底部电极，与所述自选存储器部件的所述底部表面耦合，并且经由所述自选存储器部件与所述顶部电极进行电子通信；以及
字线，其与所述底部电极耦合，所述字线沿所述第一方向具有第一宽度，其中所述字线的所述第一宽度等于所述底部表面的所述第一底部长度，
其中所述第一顶部长度、所述第一底部长度和所述第一宽度沿所述第一方向定向，使得从所述顶部表面到所述底部表面的锥体增大相邻字线之间的距离以缓解相邻字线中的短路。
10.根据权利要求9所述的存储器装置，其中所述自选存储器部件的横截面包括沿所述第二方向的倒梯形。
11.根据权利要求9所述的存储器装置，其中所述底部表面的面积比所述顶部表面小。
12.根据权利要求9所述的存储器装置，其中所述自选存储器部件的横截面包括沿所述第一方向的倒梯形。
13.根据权利要求9所述的存储器装置，其中所述自选存储器部件包括截头锥体。
14.一种方法，包括：
对自选存储器部件执行读操作，所述自选存储器部件从第一表面到与所述第一表面相对的第二表面渐缩，所述第二表面的面积小于所述第一表面的面积，其中，沿第一方向，所述第一表面具有第一长度且所述第二表面具有小于所述第一长度的第二长度；
至少部分地基于执行所述读操作来向所述自选存储器部件的所述第一表面施加具有正极性的电压；以及
至少部分地基于向所述自选存储器部件的大于所述第二表面的所述第一表面施加所述正极性来输出存储在所述自选存储器部件上的逻辑状态，
其中所述第二表面与字线耦合，所述字线沿所述第一方向具有等于所述第二表面的所述第二长度的第一宽度，
且其中所述第一长度、所述第二长度和所述第一宽度沿所述第一方向定向，使得从所述第一表面到所述第二表面渐缩的所述自选存储器部件增大相邻字线之间的距离以缓解相邻字线中的短路。
CN201980011249.3A 2018-02-09 2019-01-29 锥形存储器单元轮廓 Active CN111670498B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210926405.2A CN115458009B (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓
CN202311591980.2A CN117636958A (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/893,106 US10424730B2 (en) 2018-02-09 2018-02-09 Tapered memory cell profiles
US15/893,106 2018-02-09
PCT/US2019/015671 WO2019156855A1 (en) 2018-02-09 2019-01-29 Tapered memory cell profiles

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202311591980.2A Division CN117636958A (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓
CN202210926405.2A Division CN115458009B (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓

Publications (2)

Publication Number Publication Date
CN111670498A CN111670498A (zh) 2020-09-15
CN111670498B true CN111670498B (zh) 2022-08-16

Family

ID=67540235

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202210926405.2A Active CN115458009B (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓
CN201980011249.3A Active CN111670498B (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓
CN202311591980.2A Pending CN117636958A (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210926405.2A Active CN115458009B (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311591980.2A Pending CN117636958A (zh) 2018-02-09 2019-01-29 锥形存储器单元轮廓

Country Status (5)

Country Link
US (3) US10424730B2 (zh)
EP (1) EP3750186A4 (zh)
KR (1) KR102447789B1 (zh)
CN (3) CN115458009B (zh)
WO (1) WO2019156855A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US11476416B2 (en) 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11367833B2 (en) * 2018-09-28 2022-06-21 Intel Corporation Memory cells having increased structural stability
US10847716B1 (en) * 2019-05-16 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a phase change memory device having a second opening above a first opening in the dielectric layer
KR102626726B1 (ko) * 2019-11-15 2024-01-17 김준성 칼코겐 화합물을 포함하는 메모리 셀을 위한 조성물, 구조, 제조 방법 및 작동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080019170A1 (en) * 2006-07-18 2008-01-24 Thomas Happ Integrated circuit having memory having a step-like programming characteristic
US20080246014A1 (en) * 2007-04-03 2008-10-09 Macronix International Co., Ltd. Memory Structure with Reduced-Size Memory Element Between Memory Material Portions
US20090134431A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage apparatus and method of manufacturing the same
US20100243980A1 (en) * 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Nonvolatile memory device and method for manufacturing nonvolatile memory device

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950027954A (ko) 1994-03-17 1995-10-18 김주용 반도체 소자의 콘택홀 형성방법
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US20040099926A1 (en) 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
US6885590B1 (en) 2003-01-14 2005-04-26 Advanced Micro Devices, Inc. Memory device having A P+ gate and thin bottom oxide and method of erasing same
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
DE102004020575B3 (de) 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
US7259038B2 (en) 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US20070010082A1 (en) 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP2007073779A (ja) 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
US7973384B2 (en) 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7723692B2 (en) 2005-11-21 2010-05-25 Fujifilm Corporation Solid state radiation sensor and manufacturing method of the same
US20070238225A1 (en) 2006-04-07 2007-10-11 Guy Wicker Phase change memory with improved temperature stability
US8896045B2 (en) 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
TWI312189B (en) 2006-07-04 2009-07-11 Macronix Int Co Ltd Memory device and manufacturing method and operating method thereof
US8084799B2 (en) 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
US7800092B2 (en) 2006-08-15 2010-09-21 Micron Technology, Inc. Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
US8003972B2 (en) 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
US20080096344A1 (en) 2006-10-24 2008-04-24 Macronix International Co., Ltd. Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator
TWI327381B (en) 2006-10-27 2010-07-11 Macronix Int Co Ltd Apparatus, fabrication method and operating method and for non-volatile multi-bit memory
KR100810617B1 (ko) 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
US7808028B2 (en) 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
US8368044B2 (en) 2007-04-20 2013-02-05 Nxp B.V. Electronic device comprising a convertible structure
US7550313B2 (en) 2007-07-21 2009-06-23 International Business Machines Corporation Method for delineation of phase change memory (PCM) cells separated by PCM and upper electrode regions modified to have high film resistivity
KR20090077232A (ko) 2008-01-10 2009-07-15 삼성전자주식회사 상변화층 및 그를 포함하는 상변화 메모리 소자
JP5364280B2 (ja) 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
CN101981721B (zh) 2008-04-01 2013-12-25 Nxp股份有限公司 多位相变存储单元
JP4460646B2 (ja) 2008-06-03 2010-05-12 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP5288933B2 (ja) 2008-08-08 2013-09-11 株式会社東芝 半導体記憶装置及びその製造方法
US7772583B2 (en) 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
IT1392578B1 (it) 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
JP5367400B2 (ja) 2009-02-12 2013-12-11 株式会社東芝 半導体記憶装置、及びその製造方法
US8153488B2 (en) * 2009-03-24 2012-04-10 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile storage device
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
KR20110015934A (ko) 2009-08-10 2011-02-17 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
KR101846136B1 (ko) 2010-03-12 2018-04-05 오메로스 코포레이션 Pde10 억제제 및 관련 조성물 및 방법
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
WO2012033106A1 (ja) 2010-09-10 2012-03-15 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法
US8502343B1 (en) 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
KR101952879B1 (ko) 2011-02-01 2019-02-28 매크로닉스 인터내셔널 컴퍼니 리미티드 도핑된 상 변화 재료를 형성하기 위한 복합 타겟의 스퍼터링
CN103262240B (zh) 2011-02-23 2016-08-03 松下知识产权经营株式会社 非易失性存储元件及其制造方法
JP5439419B2 (ja) 2011-03-18 2014-03-12 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP2013016530A (ja) 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
JP5780948B2 (ja) 2011-12-22 2015-09-16 日立建機株式会社 アキシャルピストン式液圧ポンプ
US9496491B2 (en) 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
US8993374B2 (en) 2012-08-03 2015-03-31 Micron Technology, Inc. Phase change material gradient structures and methods
US8796098B1 (en) 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US9343668B2 (en) 2013-03-14 2016-05-17 Crossbar, Inc. Low temperature in-situ doped silicon-based conductor material for memory cell
KR101431656B1 (ko) 2013-04-05 2014-08-21 한국과학기술연구원 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법
JP2014216553A (ja) 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
GB2515100A (en) 2013-06-14 2014-12-17 Ibm Phase-change memory cells
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
CN104517987B (zh) 2013-09-27 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体存储控制单元、集成电路及集成电路的制造方法
US9176020B2 (en) 2013-10-01 2015-11-03 Freescale Semiconductor, Inc. Pressure sensor having multiple pressure cells and sensitivity estimation methodology
KR20150085155A (ko) 2014-01-13 2015-07-23 에스케이하이닉스 주식회사 상변화 구조물을 갖는 반도체 집적 회로 장치 및 그 제조방법
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9484093B2 (en) 2014-05-20 2016-11-01 Sandisk Technologies Llc Controlling adjustable resistance bit lines connected to word line combs
JP6489480B2 (ja) 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
KR20160006028A (ko) 2014-07-08 2016-01-18 삼성전자주식회사 저항 변화 메모리 장치
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9847481B2 (en) 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10128262B2 (en) 2015-12-26 2018-11-13 Intel Corporation Vertical memory having varying storage cell design through the storage cell stack
US9553265B1 (en) 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US9607691B1 (en) 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
KR20170099214A (ko) 2016-02-23 2017-08-31 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10566519B2 (en) 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
JP2019057660A (ja) 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリデバイス
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10693065B2 (en) * 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10424730B2 (en) * 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080019170A1 (en) * 2006-07-18 2008-01-24 Thomas Happ Integrated circuit having memory having a step-like programming characteristic
US20080246014A1 (en) * 2007-04-03 2008-10-09 Macronix International Co., Ltd. Memory Structure with Reduced-Size Memory Element Between Memory Material Portions
US20090134431A1 (en) * 2007-11-22 2009-05-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage apparatus and method of manufacturing the same
US20100243980A1 (en) * 2009-03-25 2010-09-30 Kabushiki Kaisha Toshiba Nonvolatile memory device and method for manufacturing nonvolatile memory device

Also Published As

Publication number Publication date
US20190252607A1 (en) 2019-08-15
KR102447789B1 (ko) 2022-09-27
CN111670498A (zh) 2020-09-15
KR20200106093A (ko) 2020-09-10
US11545625B2 (en) 2023-01-03
US20200020855A1 (en) 2020-01-16
CN117636958A (zh) 2024-03-01
CN115458009B (zh) 2023-12-12
US10424730B2 (en) 2019-09-24
CN115458009A (zh) 2022-12-09
WO2019156855A1 (en) 2019-08-15
US20210151673A1 (en) 2021-05-20
EP3750186A4 (en) 2021-10-27
EP3750186A1 (en) 2020-12-16
US10868248B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
CN111670498B (zh) 锥形存储器单元轮廓
CN110574114B (zh) 自我选择存储器中的编程加强
KR102447260B1 (ko) 메모리 디바이스 도펀트-조절 에칭
CN112219240A (zh) 用于对多电平自选择存储器单元进行编程的技术
CN111684595B (zh) 具有不对称电极界面的存储器单元
CN113196398A (zh) 用于并发地存取多个存储器单元的系统及技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant