CN108155087B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN108155087B
CN108155087B CN201810083012.3A CN201810083012A CN108155087B CN 108155087 B CN108155087 B CN 108155087B CN 201810083012 A CN201810083012 A CN 201810083012A CN 108155087 B CN108155087 B CN 108155087B
Authority
CN
China
Prior art keywords
gate
semiconductor device
layer
insulating film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810083012.3A
Other languages
English (en)
Other versions
CN108155087A (zh
Inventor
中野佑纪
中村亮太
坂入宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108155087A publication Critical patent/CN108155087A/zh
Application granted granted Critical
Publication of CN108155087B publication Critical patent/CN108155087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

公开了一种半导体装置以及半导体装置的制造方法。提供能够提高沟槽的上部边缘中的栅极绝缘膜的耐压的半导体装置以及其制造方法。半导体装置(1)包含：形成有栅极沟槽(9)的n型SiC基板(2)；一体地包含侧面绝缘膜(18)和底面绝缘膜(19)的栅极绝缘膜(16)；以及被埋入到栅极沟槽(9)的栅极电极(15)，该栅极电极(15)选择性地具有在上部边缘(26)中重叠于SiC基板(2)的表面(21)的重叠部(17)，在该半导体装置(1)中，在侧面绝缘膜(18)以在上部边缘(26)中向栅极沟槽(9)的内部突出的方式，形成与该侧面绝缘膜(18)的其它部分相比选择性地变厚的悬垂部(27)。

Description

半导体装置以及半导体装置的制造方法
本申请是于2014年10月27日进入中国国家阶段的、国家申请号为201380022113.5的发明专利申请（国际申请号：PCT/JP2013/061765）的分案申请。
技术领域
本发明涉及具有沟槽栅极构造的半导体装置以及其制造方法。
背景技术
例如专利文献1公开了一种沟槽栅极纵型MOSFET，该沟槽栅极纵型MOSFET包含：外延层，形成有有源单元阵列和栅极极总线区；栅极沟槽，形成于有源单元阵列；栅极氧化膜，形成于栅极沟槽；栅极电极，由埋入到栅极沟槽的多晶硅构成；沟槽，形成于栅极极总线区，与栅极沟槽相连；以及栅极总线，由在栅极总线区中以覆盖外延层的表面的方式埋入到沟槽的多晶硅构成。
现有技术文献
专利文献
专利文献1：特表2006-520091号公报。
发明内容
用于解决课题的方案
本发明的半导体装置包含：第一导电型的半导体层，形成有栅极沟槽；栅极绝缘膜，形成于所述栅极沟槽的侧面和底面，所述栅极绝缘膜一体地包含所述侧面上的侧面绝缘膜和所述底面上的底面绝缘膜；以及栅极电极，被埋入到所述栅极沟槽，所述栅极电极选择性地具有在形成于所述栅极沟槽的开口端的上部边缘中重叠于所述半导体层的表面的重叠部，所述侧面绝缘膜以在所述上部边缘中向所述栅极沟槽内部突出的方式包含与该侧面绝缘膜的其它部分相比选择性地变厚的悬垂部。
根据该结构，因为在栅极沟槽的上部边缘形成有悬垂部，所以能够提高上部边缘中的栅极绝缘膜的耐压。因此，即使在栅极导通时电场在上部边缘集中，也能够防止在上部边缘的栅极绝缘膜的绝缘破坏。其结果是，能够提高对栅极导通电压的可靠性。
优选的是，所述栅极沟槽的所述上部边缘包含使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的倾斜面。
由此，能够在栅极导通时使施加到上部边缘的电场分散到倾斜面内，缓和电场集中。
优选的是，所述栅极沟槽的所述上部边缘包含使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的圆形面。
由此，能够在栅极导通时使施加到上部边缘的电场分散到圆形面内，缓和电场集中。
优选的是，所述底面绝缘膜比所述侧面绝缘膜的其它部分厚。
由此，能够减低由经由底面绝缘膜相互面对的栅极电极和半导体层构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。另外，因为能够提高底面绝缘膜的耐压，所以还能够防止栅极断开时的底面绝缘膜的绝缘破坏。
优选的是，所述栅极绝缘膜进一步包含形成于所述半导体层的所述表面的平面绝缘膜，所述平面绝缘膜比所述侧面绝缘膜的其它部分厚。
由此，能够减低由经由平面绝缘膜相互面对的栅极电极(重叠部)与半导体层构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。
优选的是，所述栅极沟槽的底部的下部边缘包含使所述栅极沟槽的所述侧面与所述底面连接的圆形面。
由此，能够在栅极断开时使施加到下部边缘的电场分散到圆形面内，缓和电场集中。
优选的是，所述半导体层包含：形成有沟槽栅极型MIS晶体管的有源区域；以及作为所述有源区域外的区域形成有所述悬垂部的非有源区域，在所述有源区域中，所述半导体层包含：第一导电型的源极层，形成为在所述半导体层的所述表面侧露出，形成所述栅极沟槽的所述侧面的一部分；第二导电型的沟道层，形成为相对于所述源极层在所述半导体层的背面侧相接于所述源极层，形成所述栅极沟槽的所述侧面的一部分；以及第一导电型的漂移层，形成为相对于所述沟道层在所述半导体层的所述背面侧相接于所述沟道层，形成所述栅极沟槽的所述底面，在所述非有源区域中，所述半导体层包含形成于与所述沟道层相同深度位置的第二导电型层。
由此，因为能够以与有源区域的沟道层相同的工序来形成非有源区域的第二导电型层，所以能够使半导体装置的制造工序简略化。另外，在半导体层为n型、第二导电型层为p型层的情况下，因为能够减少栅极绝缘膜与n型半导体的接触面积，所以能够减低泄漏电流，还能够减低栅极容量。
优选的是，在所述非有源区域中，所述半导体层进一步包含形成于与所述源极层相同深度位置的第一导电型层。
由此，因为能够以与有源区域的源极层相同的工序来形成非有源区域的第一导电型层，所以能够使半导体装置的制造工序简略化。
优选的是，在所述有源区域中，所述半导体层进一步包含：第二导电型的柱层，该第二导电型的柱层以连接于所述沟道层的方式形成于所述漂移层内，从所述沟道层朝向所述半导体层的所述背面延伸，在所述非有源区域中，所述半导体层进一步包含底部第二导电型层，该底部第二导电型层以连接于所述第二导电型层的方式形成于与所述柱层相同深度的位置，形成所述栅极沟槽的所述底面。
由此，能够在栅极沟槽附近产生通过底部第二导电型层与半导体层的接合(pn接合)而生成的耗尽层。而且，由于该耗尽层的存在，能够使等电位面从栅极绝缘膜远离。其结果是，能够在栅极沟槽的底部中缓和施加到栅极绝缘膜的电场。进而，因为能够以与有源区域的柱层相同的工序来形成非有源区域的底部第二导电型层，所以还能够使半导体装置的制造工序简略化。
所述非有源区域包含外围区域，该外围区域包围所述有源区域，所述半导体装置还可以包含栅极指，该栅极指被配置成沿着所述外围区域包围所述有源区域，电连接于所述栅极电极的所述重叠部。
由此，能够防止相接于栅极指正下方的重叠部的栅极绝缘膜的绝缘破坏。
优选的是，所述栅极沟槽在所述有源区域中形成为格子状，在所述外围区域中形成为从所述格子状的沟槽的端部引出的条状，所述栅极指被沿着横穿所述条状的沟槽的方向铺设。
优选的是，所述半导体装置进一步包含层间膜，该层间膜以覆盖所述栅极电极的方式形成于半导体层的所述表面，所述栅极指包含接触部，该接触部在其宽度方向中央贯通所述层间膜而相接于所述栅极电极。
优选的是，所述接触部形成为沿着所述外围区域而包围所述有源区域的直线状。
优选的是，所述栅极电极由多晶硅构成，所述栅极指由铝构成。
本发明的半导体装置的制造方法包含以下工序：在第一导电型的半导体层形成栅极沟槽的工序；以在形成于所述栅极沟槽的开口端的上部边缘中形成与其它部分相比选择性地变厚的悬垂部的方式，使用在规定条件下的CVD法在所述栅极沟槽内堆积绝缘材料，由此在所述栅极沟槽的侧面和底面形成栅极绝缘膜的工序；以及以在所述上部边缘中选择性地形成重叠于所述半导体层的表面的重叠部的方式将栅极电极埋入到所述栅极沟槽的工序。
根据该方法，因为在栅极沟槽的上部边缘形成有悬垂部，所以在得到的半导体装置中，能够提高上部边缘中的栅极绝缘膜的耐压。因此，即使在栅极导通时电场在上部边缘集中，也能够防止在上部边缘的栅极绝缘膜的绝缘破坏。其结果是，能够提高对栅极导通电压的可靠性。
优选的是，所述半导体装置的制造方法进一步包含以下工序：在形成所述栅极绝缘膜之前使用热氧化法在所述栅极沟槽的所述侧面和所述底面形成牺牲氧化膜，由此在所述上部边缘形成使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的倾斜面。
在通过该方法得到的半导体装置中，能够在栅极导通时使施加到上部边缘的电场分散到倾斜面内，缓和电场集中。
优选的是，所述半导体装置的制造方法进一步包含以下工序：在形成所述栅极绝缘膜之前对所述半导体层进行氢退火处理，由此在所述上部边缘形成使所述半导体层的所述表面与所述栅极沟槽的所述侧面连接的圆形面。
在通过该方法得到的半导体装置中，能够在栅极导通时使施加到上部边缘的电场分散到圆形面内，缓和电场集中。
附图说明
图1(a)、(b)是本发明的一个实施方式的半导体装置的示意性平面图，图1(a)、图1(b)分别示出整体图、内部放大图。
图2(a)、(b)、(c)是所述半导体装置的截面图，图2(a)、图2(b)、图2(c)分别示出图1(b)的切断线IIa-IIa上的切断面、图1(b)的切断线IIb-IIb上的切断面、图1(b)的切断线IIc-IIc上的切断面。
图3是示出所述半导体装置的栅极指部的第一实施方式的截面图。
图4是示出所述半导体装置的栅极指部的第二实施方式的截面图。
图5是示出所述半导体装置的栅极指部的第三实施方式的截面图。
图6是示出所述半导体装置的栅极指部的第四实施方式的截面图。
图7是示出所述半导体装置的栅极指部的第五实施方式的截面图。
图8是示出所述半导体装置的栅极指部的第六实施方式的截面图。
图9是示出所述半导体装置的栅极指部的第七实施方式的截面图。
图10是用于说明所述半导体装置的制造方法的流程图。
图11是用于说明在上部边缘形成倾斜面的工序的图。
图12是用于说明在上部边缘形成圆形面的工序的图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。
图1(a)、图1(b)是本发明的一个实施方式的半导体装置的示意性平面图，图1(a)、图1(b)分别示出整体图、内部放大图。
半导体装置1包含使用了SiC(碳化硅)的功率MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)元件(个别元件)，例如图1的纸面中的上下方向的长度为1mm左右。
如图1(a)所示，半导体装置1具备：有源区域3，该有源区域3被配置在作为半导体层的一个例子的SiC基板2上的中央部，作为场效应晶体管而发挥功能；以及外围区域4，该外围区域4作为包围有源区域3的非有源区域。例如由铝构成的源极片5形成为覆盖有源区域3的大致整个区域。在本实施方式中，源极片5是平面观察的正方形形状。在源极片5的周缘部形成有除去区域6，该除去区域6沿着外围区域4包围源极片5的中央区域。除去区域6的一部分选择性地向源极片5的中央区域陷入。在该陷入设置有栅极片7。例如由铝构成的栅极指8从栅极片7起沿着外围区域4历遍除去区域6整体而延伸。在本实施方式中，以相对于栅极片7对称的形状来形成一对栅极指8。
如图1(b)所示，在源极片5等的正下方中在SiC基板2形成有栅极沟槽9。栅极沟槽9跨有源区域3和外围区域4而形成。栅极沟槽9包含：有源沟槽91，该有源沟槽91在有源区域3中形成格子状，作为MOSFET的栅极而被利用；以及接触沟槽92，该接触沟槽92形成为从有源沟槽91的各端部向外围区域4引出的条状，成为对有源沟槽91内的栅极电极15(后述)的接触。接触沟槽92由有源沟槽91的延长部构成。此外，有源沟槽91和接触沟槽92的图案并不限于这些形状。例如，有源沟槽91也可以是条状、蜂窝状等。另外，接触沟槽92也可以是格子状、蜂窝状等。
有源区域3由有源沟槽91进一步划分为多个单位单元10。在有源区域3，多个单位单元10被规则地排列为矩阵状(行列状)。在各单位单元10的上表面在其中央区域形成有p+型沟道接触层11，以包围p+型沟道接触层11的方式形成有n+型源极层12。n+型源极层12形成各单位单元10的侧面(有源沟槽91的侧面)。
在外围区域4中，沿着横穿条状的接触沟槽92的方向铺设栅极指8。在本实施方式中，在与接触沟槽92的长边方向终端部(相对于有源沟槽91相反侧的端部)相比的更内侧区域铺设栅极指8，接触沟槽92的终端部与栅极指8相比向更外侧超出。在与该终端部相比进一步外侧的区域中在SiC基板2形成有历遍外围区域4四周下挖成的低段部13。
接着，说明半导体装置1的有源区域3和外围区域4的基本截面构造。
图2(a)、图2(b)、图2(c)是所述半导体装置的截面图，图2(a)、图2(b)、图2(c)分别示出图1(b)的切断线IIa-IIa上的切断面、图1(b)的切断线IIb-IIb上的切断面、图1(b)的切断线IIc-IIc上的切断面。
如前所述，半导体装置1具备SiC基板2。在本实施方式中，SiC基板2是作为第一导电型的n型，作为场效应晶体管的漏极区域(漂移层)而发挥功能。
在SiC基板2的表面21侧形成有p型沟道层14。在p型沟道层14内形成有：n+型源极层12；以及p+型沟道接触层11，该p+型沟道接触层11作为被该n+型源极层12包围的第二导电型杂质区域的一个例子。n+型源极层12和p+型沟道接触层11均在SiC基板2的表面21露出。
另外，在SiC基板2的表面21侧形成有栅极沟槽9，该栅极沟槽9贯通n+型源极层12和p型沟道层14而到达作为漏极区域的SiC基板2。p型沟道层14由栅极沟槽9例如划分为进行格子排列的多个单位单元10。
而且，在栅极沟槽9埋入有例如由多晶硅构成的栅极电极15，在该栅极电极15与SiC基板2之间插入有栅极绝缘膜16。
如例如在图1(b)用斜线阴影示出那样，栅极电极15在有源区域3中直到SiC基板2的表面21为止被埋入到栅极沟槽9(有源沟槽91)。由此，栅极电极15也形成格子状，各单位单元10的上表面不被栅极电极15覆盖而露出。另一方面，在外围区域4中具有以从栅极沟槽9(接触沟槽92)的开口端起覆盖SiC基板2的表面21的方式形成的重叠部17。在本实施方式中，重叠部17形成为沿着栅极指8而横穿条状的接触沟槽92。栅极绝缘膜16一体地包含栅极沟槽9侧面上的侧面绝缘膜18、底面上的底面绝缘膜19以及SiC基板2的表面21上的平面绝缘膜20。在本实施方式中，平面绝缘膜20至少被插入到重叠部17与SiC基板2的表面21之间。
在有源区域3中，栅极电极15跨n+型源极层12与作为漏极区域的SiC基板2之间，对p型沟道层14的表面(有源沟槽91的侧面)中的反转层(沟道)的形成进行控制。即，该半导体装置1具有所谓的沟槽栅极型构造的MOSFET。
另外，在有源区域3中，在作为漏极区域的SiC基板2内形成有p型柱层22。p型柱层22形成于各单位单元10的p型沟道层14的内部的区域。更具体地，在本实施方式中，p型柱层22在p型沟道层14的大致中央区域中例如形成为与p型沟道层14相似形状(在图1(b)的布局中平面观察的四边形)。p型柱层22形成为与p型沟道层14连接，在作为漏极区域的SiC基板2中，直到比p型沟道层14更深的位置为止向SiC基板2的背面延伸。即，p型柱层22形成为大致柱状(在图1(b)的布局中大致四边柱状)。由此，在SiC基板2，以适当的间距排列的p型柱层22以及被夹在相互相邻的p型柱层22之间的作为n型漏极区域的SiC基板2在沿着表面21的方向上交替地排列。
在SiC基板2的表面21例如形成有由氧化硅构成的层间膜23。在层间膜23，在有源区域3中在p型沟道层14的中央区域选择性地形成有接触孔24。该接触孔24形成于能够使p+型沟道接触层11以及其周围的n+型源极层12的一部分选择性地露出的区域。另外，如图1(b)所示，在层间膜23，在外围区域4中在栅极指8正下方选择性地形成有接触孔25。在本实施方式中，接触孔25形成为在栅极指8的宽度方向中央沿着外围区域4包围有源区域3的直线状。
在层间膜23上形成有源极片5和栅极指8(栅极片7)。源极片5整体上地进入到所有接触孔24，在各单位单元10中连接于n+型源极层12和p+型沟道接触层11。因而，n+型源极层12成为与源极片5相同电位。另外，因为p型沟道层14经由p+型沟道接触层11连接于源极片5，所以成为与该源极片5相同电位。栅极指8进入到接触孔25，连接于栅极电极15的重叠部17。因而，因为被埋入到有源沟槽91的栅极电极15经由重叠部17连接于栅极指8，所以成为与栅极指8(栅极片7)相同电位。
而且，在这样的结构的半导体装置1中，当对栅极指8施加导通电压时，由此对栅极电极15的重叠部17也施加导通电压。因此，从重叠部17产生的电场容易集中到接触沟槽92的上部边缘。其结果是，在接触沟槽92的上部边缘中存在栅极绝缘膜16绝缘破坏的风险。于是，本申请发明人们发现了作为能够防止这样的栅极绝缘膜16的绝缘破坏的构造而在图3到图9示出的构造。
图3到图9是示出所述半导体装置的栅极指部的第一到第七实施方式的截面图。在图4到图9中，对与各图相比在之前描述的图所示出的各部分对应的部分附加相同的参照标记而示出。
如图3所示，在第一实施方式中，侧面绝缘膜18包含悬垂部27，该悬垂部27以在接触沟槽92的上部边缘26中向接触沟槽92的内部突出的方式与该侧面绝缘膜18的其它部分相比选择性地变厚。在此，上部边缘26是包含接触沟槽92的侧面与SiC基板2的表面21交叉而成的交线的角部。
能够通过该悬垂部27来提高上部边缘26中的栅极绝缘膜16的耐压。因此，即使在栅极导通时电场在上部边缘26集中，也能够防止在上部边缘26的栅极绝缘膜16的绝缘破坏。其结果是，能够提高对栅极导通电压的可靠性。
另外，关于栅极绝缘膜16的各部分的厚度的关系，优选的是，底面绝缘膜19的厚度t2为平面绝缘膜20的厚度t1以上(t2≥t1)，厚度t1、t2均大于侧面绝缘膜18(除了悬垂部27以外)的厚度t3。也就是说，满足t2≥t1>t3的关系。
利用该结构，能够减低由经由底面绝缘膜19而相互面对的栅极电极15与作为n型漏极区域的SiC基板2构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。另外，因为能够提高底面绝缘膜19的耐压，所以还能够防止栅极断开时底面绝缘膜19的绝缘破坏。另外，因为平面绝缘膜20也厚，所以能够减低由经由平面绝缘膜20相互面对的栅极电极15(重叠部17)与作为n型漏极区域的SiC基板2构成的电容器的容量。其结果是，能够减低作为栅极整体的容量(栅极容量)。
另外，接触沟槽92的底部的下部边缘为使接触沟槽92的侧面与底面连接的圆形面28。也就是说，接触沟槽92的下部边缘并不变尖锐，通过圆形面28而带有圆角。
根据该结构，因为能够在栅极断开时使施加到下部边缘的电场分散到圆形面28内，所以能够缓和下部边缘处的电场集中。
在图4示出的第二实施方式中，除了图3的结构以外进一步地，接触沟槽92的上部边缘26成为使SiC基板2的表面21与接触沟槽92的侧面连接的倾斜面29。也就是说，接触沟槽92的上部边缘26成为被倒角的形状。
根据该结构，因为能够在栅极导通时使施加到上部边缘26的电场分散到倾斜面29内，所以能够缓和上部边缘26处的电场集中。
在图5示出的第三实施方式中，除了图3的结构以外进一步地，接触沟槽92的上部边缘26成为使SiC基板2的表面21与接触沟槽92的侧面连接的圆形面30。也就是说，接触沟槽92的上部边缘26并不变尖锐，通过圆形面30而带有圆角。
根据该结构，因为能够在栅极导通时使施加到上部边缘26的电场分散到圆形面30内，所以能够缓和上部边缘26处的电场集中。
在图6示出的第四实施方式中，除了图4的结构以外进一步的，在SiC基板2的表面21侧形成有作为第二导电型层的p型层31，该作为第二导电型层的p型层31形成于与有源区域3的p型沟道层14(参照图2(a))相同深度的位置。
根据该结构，因为能够以与有源区域3的p型沟道层14相同的工序来形成外围区域4的p型层31，所以能够使半导体装置1的制造工序简略化。另外，因为能够减少栅极绝缘膜16与作为n型漏极区域的SiC基板2的接触面积，所以能够减低泄漏电流，还能够减低栅极容量。
在图7示出的第五实施方式中，除了图6的结构以外进一步的，还在p型层31内形成有作为第一导电型层的n+型层32，该作为第一导电型层的n+型层32形成于与有源区域3的n+型源极层12(参照图2(a))相同深度的位置。
根据该结构，因为能够以与有源区域3的n+型源极层12相同的工序来形成外围区域4的n+型层32，所以能够使半导体装置1的制造工序简略化。
在图8示出的第六实施方式中，除了图6的结构以外进一步地，形成有作为底部第二导电型层的底部p型层33，该作为底部第二导电型层的底部p型层33以连接于p型层31的方式，形成于与有源区域3的p型柱层22相同深度的位置。底部p型层33以在p型层31的下方在接触沟槽92露出的作为漏极区域的SiC基板2被隐藏的方式形成于接触沟槽92的底面和侧面。底部p型层33在接触沟槽92的侧面连接于p型层31。
根据该结构，能够在接触沟槽92附近产生通过底部p型层33与作为n型漏极区域的SiC基板2的接合(pn接合)而生成的耗尽层。而且，由于该耗尽层的存在，能够使等电位面从栅极绝缘膜16远离。其结果是，能够缓和在接触沟槽92的底部中施加到栅极绝缘膜16的电场。进而，因为能够以与有源区域3的p型柱层22相同的工序来形成外围区域4的底部p型层33，所以还能够使半导体装置1的制造工序简略化。如图9示出的第七实施方式那样，该底部p型层33也可以与图7的结构组合。
此外，虽然在此未图示，但是图3到图9示出的悬垂部27、圆形面28、倾斜面29以及圆形面30也可以在有源沟槽91中同样地形成。
图10是用于说明所述半导体装置的制造方法的流程图。
在制造半导体装置1时，例如在SiC基板2的表面21选择性地注入杂质，进行退火处理(步骤S1)。由此，形成p型沟道层14、n+型源极层12以及p+型沟道接触层11等杂质区域。接着，通过以规定图案从表面21对SiC基板2进行蚀刻，从而在SiC基板2形成栅极沟槽9(有源沟槽91和接触沟槽92)(步骤S2)。
接下来的工序是栅极绝缘膜16的形成(步骤S3)。在栅极绝缘膜16的形成中，以在接触沟槽92的上部边缘26中形成与其它部分相比选择性地变厚的悬垂部27的方式，使用在规定的条件(气体流量、气体种类、气体比率、气体供给时间等)下的CVD法使绝缘材料在栅极沟槽9内堆积。由此，形成具有悬垂部27的栅极绝缘膜16。
在此，如图4和图6到图9所示，在上部边缘26形成倾斜面29的情况下，在形成栅极沟槽9之后形成栅极绝缘膜16之前，对SiC基板2进行热氧化。具体地，如图11所示，通过对SiC基板2进行热氧化来形成牺牲氧化膜34。在形成牺牲氧化膜34时，在接触沟槽92附近，从SiC基板2的表面21和接触沟槽92的侧面两方一样地开始氧化。因此，在上部边缘26从SiC基板2的表面21行进的氧化膜与从接触沟槽92的侧面行进的氧化膜与其它区域相比提前一体化。由此，在一体化的氧化膜下方形成有倾斜面29。此后，除去牺牲氧化膜34，利用CVD法形成栅极绝缘膜16即可。
在采用该图11的方法的情况下，如果如图6到图9那样在SiC基板2的表面21侧形成有p型层31、n+型层32，则在该部分中与作为漏极区域的SiC基板2相比热氧化率变快，因此能够更简单地形成倾斜面29。
另一方面，如图5所示，在上部边缘26形成圆形面30的情况下，在形成栅极沟槽9之后形成栅极绝缘膜16之前，对SiC基板2进行H2退火处理。具体地，如图12所示，通过对SiC基板2在1400℃以上实施H2退火(H2蚀刻)，从而在上部边缘26形成圆形面30。
再次返回到图10，在形成栅极绝缘膜16之后，回埋栅极沟槽9，直到栅极沟槽9整体被隐藏为止而堆积多晶硅(步骤S4)。然后，通过对堆积的多晶硅进行图案形成，从而在有源区域3中除去有源沟槽91外的多晶硅，同时在外围区域4中使多晶硅作为重叠部17而残存。
接着，通过CVD法在SiC基板2上形成层间膜23(步骤S5)。接着，通过对层间膜23进行图案形成，来同时形成接触孔24和接触孔25(步骤S6)。
接着，通过溅射法、蒸镀法，使铝等金属材料堆积在层间膜23上(步骤S7)。由此，形成源极片5、栅极片7以及栅极指8。经由以上工序等，得到图1示出的半导体装置1。
以上，虽然说明了本发明的实施方式，但是本发明还能够进一步利用其它方式来实施。
例如，还可以采用使所述的半导体装置1的各半导体部分的导电型反转的结构。例如在半导体装置1中，也可以p型的部分为n型，n型的部分为p型。
另外，在半导体装置1所采用的半导体并不限于SiC，例如也可以是Si、GaN、金刚石等。
另外，重叠部17并不限于外围区域4，也可以形成于有源区域3。例如以各单位单元10的上表面不被隐藏的程度仅覆盖有源沟槽91的开口端周围，由此还可以还在有源区域3中形成重叠部17。在该情况下，只要还在有源沟槽91形成悬垂部27，就能够得到与前述相同的耐压提高效果。即，栅极指8的正下方的构造只不过是示出由本发明的悬垂部27得到的耐压提高效果的一个例子，只要是能够得到相同效果的构造则则不仅限于栅极指部。
另外，在专利请求的范围所记载的事项的范围内能够实施各种设计变更。
附图标记说明
1：半导体装置；2：SiC基板；21：表面；3：有源区域；4：外围区域；8：栅极指；9：栅极沟槽；91：有源沟槽；92：接触沟槽；12：n+型源极层；14：p型沟道层；15：栅极电极；16：栅极绝缘膜；17：重叠部；18：侧面绝缘膜；19：底面绝缘膜；20：平面绝缘膜；22：p型柱层；23：层间膜；26：上部边缘；27：悬垂部；28：圆形面；29：倾斜面；30：圆形面；31：p型层；32：n+型层；33：底部p型层；34：牺牲氧化膜。

Claims (19)

1.一种半导体装置，其特征在于，具备
半导体层，在平面观察中其是具有第一边、第二边、第三边以及第四边的四边形，在其内侧具有形成有多个晶体管的有源区域和在所述有源区域的周围而未形成有所述晶体管的外围区域，由SiC半导体层形成；
在截面观察中，
以从所述半导体层的表面向侧面部和底面部连接并且具有从所述有源区域向所述外围区域延伸的部分的方式形成的栅极沟槽；以及
以覆盖所述半导体层的所述表面和所述栅极沟槽的所述侧面部以及所述底面部的方式形成的栅极绝缘膜，
在所述有源区域中所述半导体层具有：
第一导电型的源极层，其形成为在所述表面露出，形成所述栅极沟槽的侧面的一部分；
第二导电型的沟道层，其形成为相对于所述源极层在所述半导体层的背面侧相接于所述源极层，形成所述栅极沟槽的侧面的一部分；
第一导电型的漂移层，其以与所述沟道层相接的方式达到所述半导体层的背面；以及
第二导电型的柱层，其以连接于所述沟道层的方式形成于所述漂移层内，从所述沟道层朝向所述半导体层的所述背面延伸到比所述栅极沟槽深的位置，
半导体装置具备：
以被埋没于形成在所述有源区域的所述栅极沟槽并且具有覆盖形成在所述外围区域的所述栅极沟槽内以及其上方的一部分的重叠部的方式形成的栅极电极部；
以覆盖所述有源区域的所述半导体层的所述表面的一部分和所述栅极电极部以及所述外围区域的所述栅极电极部的一部分的方式形成的层间绝缘膜；以及
以在所述外围区域中覆盖所述层间绝缘膜的一部分并且具有与所述重叠部的所述栅极电极部连接的部分的方式形成的栅极指，
在平面观察中，
在所述栅极指中形成有栅极片部、第一突出部以及第二突出部，所述栅极片部形成在所述半导体层的所述第一边的中央部，所述第一突出部从所述半导体层的所述第二边朝向对边的所述第四边延伸，所述第二突出部从所述半导体层的所述第四边朝向对边的所述第二边延伸，
在所述外围区域中所述栅极沟槽的侧面是历遍所述栅极沟槽的整个深度方向而在所述漂移层的一部分形成的，
所述柱层是在所述有源区域和所述外围区域之中在所述有源区域选择性地形成的。
2.根据权利要求1所述的半导体装置，其特征在于，
所述栅极沟槽在截面观察中是以从所述半导体层的所述侧面部经由曲面部向所述底面部连接的方式形成的。
3.根据权利要求2所述的半导体装置，其特征在于，
在截面观察中，所述底面部的所述栅极绝缘膜的厚度幅度大于所述侧面部的所述栅极绝缘膜的厚度幅度。
4.根据权利要求3所述的半导体装置，其特征在于，
在截面观察中，所述表面的所述栅极绝缘膜的厚度幅度大于所述侧面部的所述栅极绝缘膜的厚度幅度。
5.根据权利要求4所述的半导体装置，其特征在于，
在截面观察中，所述底面部的所述栅极绝缘膜的厚度幅度大于所述表面的所述栅极绝缘膜的厚度幅度。
6.根据权利要求3所述的半导体装置，其特征在于，
所述栅极电极部是多晶硅。
7.根据权利要求3所述的半导体装置，其特征在于，
所述栅极指是铝。
8.根据权利要求3所述的半导体装置，其特征在于，
在平面观察中，所述第一突出部和所述第二突出部是以连结所述半导体层的所述第一边的中间点以及第三边的中间点的中间线为基准而线对称的。
9.根据权利要求8所述的半导体装置，其特征在于，
在平面观察中，所述第一突出部和所述第二突出部沿着所述半导体层的所述第二边和所述第四边的外围与所述栅极片部接续。
10.根据权利要求9所述的半导体装置，其特征在于，
在平面观察中，在所述外围区域有未形成所述栅极指的部分。
11.根据权利要求1所述的半导体装置，其特征在于，
所述栅极沟槽从所述半导体层的所述表面经由圆形面向所述侧面部和所述底面部连接。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第一导电型为n型，所述第二导电型为p型。
13.根据权利要求11所述的半导体装置，其特征在于，
所述第一导电型为p型，所述第二导电型为n型。
14.根据权利要求3所述的半导体装置，其特征在于，
在平面观察中，形成于所述外围区域的多个所述栅极沟槽在所述半导体层的表面形成为条状。
15.根据权利要求14所述的半导体装置，其特征在于，
在平面观察中，在所述半导体层的表面以等间隔形成多个所述栅极沟槽。
16.根据权利要求3所述的半导体装置，其特征在于，
在平面观察中，沿着所述半导体层的外围形成的所述栅极指的长边方向与所述栅极电极部平行。
17.根据权利要求1所述的半导体装置，其特征在于，
所述柱层在平面观察中形成在所述有源区域的相邻的所述栅极沟槽的中央的区域。
18.根据权利要求11所述的半导体装置，包括形成在所述半导体层上并连接到所述源极层的源极片，
所述源极片具有经由形成在所述第一突出部的前端部和所述第二突出部的前端部之间的空间与所述栅极指相比延伸到外侧的源极外侧部。
19.根据权利要求18所述的半导体装置，所述源极外侧部是以包围所述栅极指的方式形成的。
CN201810083012.3A 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法 Active CN108155087B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-103862 2012-04-27
JP2012103862A JP2013232533A (ja) 2012-04-27 2012-04-27 半導体装置および半導体装置の製造方法
PCT/JP2013/061765 WO2013161753A1 (ja) 2012-04-27 2013-04-22 半導体装置および半導体装置の製造方法
CN201380022113.5A CN104247028B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380022113.5A Division CN104247028B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN108155087A CN108155087A (zh) 2018-06-12
CN108155087B true CN108155087B (zh) 2023-01-10

Family

ID=49483066

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201810083012.3A Active CN108155087B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法
CN201380022113.5A Active CN104247028B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法
CN202310046900.9A Pending CN116013974A (zh) 2012-04-27 2013-04-22 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201380022113.5A Active CN104247028B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法
CN202310046900.9A Pending CN116013974A (zh) 2012-04-27 2013-04-22 半导体装置

Country Status (5)

Country Link
US (1) US9536998B2 (zh)
EP (2) EP2843707B1 (zh)
JP (1) JP2013232533A (zh)
CN (3) CN108155087B (zh)
WO (1) WO2013161753A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6229443B2 (ja) * 2013-11-11 2017-11-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6252900B2 (ja) 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
JP6179409B2 (ja) * 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
CN104810268A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 沟槽型功率器件栅氧化层的制备方法
JP6357869B2 (ja) 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6256192B2 (ja) 2014-05-26 2018-01-10 トヨタ自動車株式会社 半導体装置
JP6318914B2 (ja) * 2014-06-30 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6600475B2 (ja) 2015-03-27 2019-10-30 ローム株式会社 半導体装置
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
US9461131B1 (en) * 2015-06-15 2016-10-04 Texas Instruments Incorporated High quality deep trench oxide
US9691759B2 (en) * 2015-10-01 2017-06-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device including semiconductor substrate, silicon carbide semiconductor layer, unit cells, source, and gate
JP6528640B2 (ja) * 2015-10-22 2019-06-12 三菱電機株式会社 半導体装置及びその製造方法
JP6750969B2 (ja) 2016-06-23 2020-09-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018074126A (ja) 2016-11-04 2018-05-10 トヨタ自動車株式会社 半導体装置
JP6967907B2 (ja) * 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102017118121B4 (de) * 2017-08-09 2019-08-14 Infineon Technologies Austria Ag Halbleiterbauelement und Herstellungsverfahren dafür
WO2019142722A1 (ja) * 2018-01-17 2019-07-25 ローム株式会社 半導体装置およびその製造方法
CN111052394B (zh) * 2018-03-15 2024-01-16 富士电机株式会社 半导体装置
JP7175864B2 (ja) * 2019-09-17 2022-11-21 株式会社東芝 半導体装置
JP6876767B2 (ja) 2019-10-07 2021-05-26 ローム株式会社 半導体装置
JP7400487B2 (ja) 2020-01-17 2023-12-19 富士電機株式会社 半導体装置
US11222955B2 (en) 2020-04-22 2022-01-11 Wolfspeed, Inc. Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
JP7256254B2 (ja) * 2020-10-02 2023-04-11 ローム株式会社 半導体装置
WO2022209089A1 (ja) * 2021-03-29 2022-10-06 住友電気工業株式会社 炭化珪素半導体装置
CN116632035A (zh) * 2023-04-25 2023-08-22 海信家电集团股份有限公司 半导体装置及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
CN1455459A (zh) * 2002-03-22 2003-11-12 西利康尼克斯股份有限公司 沟槽形栅极的mis器件的结构和制造方法
CN1728379A (zh) * 2004-07-30 2006-02-01 株式会社瑞萨科技 半导体器件及其制造方法
CN101728386A (zh) * 2008-10-14 2010-06-09 株式会社电装 具有位于同一衬底上的igbt和fwd的半导体器件
CN102208367A (zh) * 2010-03-30 2011-10-05 三美电机株式会社 半导体装置的制造方法
CN102362354A (zh) * 2009-03-25 2012-02-22 罗姆股份有限公司 半导体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5723376A (en) 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP3395522B2 (ja) * 1996-05-15 2003-04-14 株式会社豊田中央研究所 半導体装置およびその製造方法
JP3667906B2 (ja) * 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JP3924829B2 (ja) * 1997-01-13 2007-06-06 株式会社日立製作所 電圧駆動型半導体装置及びその製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
DE69729963T2 (de) * 1997-08-29 2005-08-25 Mitsubishi Denki K.K. Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
JP2001127284A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の製造方法
US6455378B1 (en) 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
TWI240989B (en) * 2005-01-17 2005-10-01 Powerchip Semiconductor Corp Method for forming trench gate dielectric layer
JP2007048769A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
JP5123622B2 (ja) * 2007-09-13 2013-01-23 株式会社日立製作所 半導体装置及びその製造方法
JP2010182857A (ja) 2009-02-05 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010245256A (ja) * 2009-04-06 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JPWO2010119789A1 (ja) * 2009-04-13 2012-10-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP5370480B2 (ja) * 2009-04-30 2013-12-18 三菱電機株式会社 半導体装置及びその製造方法
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
JP5531787B2 (ja) 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5500002B2 (ja) * 2010-08-31 2014-05-21 株式会社デンソー 炭化珪素半導体装置の製造方法
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5864159A (en) * 1994-12-13 1999-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device structure to prevent a reduction in breakdown voltage
CN1455459A (zh) * 2002-03-22 2003-11-12 西利康尼克斯股份有限公司 沟槽形栅极的mis器件的结构和制造方法
CN1728379A (zh) * 2004-07-30 2006-02-01 株式会社瑞萨科技 半导体器件及其制造方法
CN101728386A (zh) * 2008-10-14 2010-06-09 株式会社电装 具有位于同一衬底上的igbt和fwd的半导体器件
CN102362354A (zh) * 2009-03-25 2012-02-22 罗姆股份有限公司 半导体装置
CN102208367A (zh) * 2010-03-30 2011-10-05 三美电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
EP2843707A1 (en) 2015-03-04
CN116013974A (zh) 2023-04-25
CN104247028B (zh) 2018-03-06
WO2013161753A1 (ja) 2013-10-31
CN108155087A (zh) 2018-06-12
CN104247028A (zh) 2014-12-24
JP2013232533A (ja) 2013-11-14
US20150295079A1 (en) 2015-10-15
EP2843707B1 (en) 2019-08-28
US9536998B2 (en) 2017-01-03
EP3584843B1 (en) 2023-03-29
EP3584843A1 (en) 2019-12-25
EP2843707A4 (en) 2015-12-02

Similar Documents

Publication Publication Date Title
CN108155087B (zh) 半导体装置以及半导体装置的制造方法
US20240105836A1 (en) Semiconductor device
US10236372B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
JP7165778B2 (ja) 半導体装置
JP2023165988A (ja) 半導体装置
JP6273329B2 (ja) 半導体装置
JP2018085531A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant