CN107731856B - 半导体装置、驱动电路及显示装置 - Google Patents

Abstract

本发明的一个方式可以提供一种具有高开口率且包括高电荷容量的电容器的半导体装置。本发明的一个方式可以提供一种窄边框的半导体装置。本发明的一个方式是一种半导体装置，包括：衬底上的晶体管；其上设置有晶体管的栅电极的面上的第一导电膜；其上设置有晶体管的一对电极的面上的第二导电膜；以及与第一导电膜及第二导电膜电连接的第一透光导电膜。第二导电膜隔着第二导电膜与第一导电膜之间的晶体管的栅极绝缘膜与第一导电膜重叠。

Description

半导体装置、驱动电路及显示装置

技术领域

本发明涉及一种物品、方法或者制造方法。另外，本发明涉及一种工序（process）、机器（machine）、产品（manufacture）或者物质组成（composition of matter）。尤其是，本发明例如涉及一种半导体装置、显示装置、发光装置、蓄电装置、上述装置的驱动方法或者上述装置的制造方法。例如，本发明尤其涉及一种包括氧化物半导体的半导体装置、显示装置或者发光装置。尤其是，本发明例如涉及一种包括晶体管的半导体装置及该半导体装置的制造方法。

背景技术

用于以液晶显示装置或发光显示装置为代表的大部分的平板显示器的晶体管使用设置于玻璃衬底上的硅半导体诸如非晶硅、单晶硅或多晶硅形成。此外，使用该硅半导体的晶体管用于集成电路（IC）等中。

近年来，在晶体管中使用呈现半导体特性的金属氧化物以代替硅半导体的技术受到瞩目。注意，在本说明书中，将呈现半导体特性的金属氧化物称为“氧化物半导体”。

例如，已公开了如下技术，即作为氧化物半导体，使用氧化锌或In-Ga-Zn类氧化物来制造晶体管，并将该晶体管用作显示装置的像素中的开关元件等的技术（参照专利文献1及专利文献2）。

[专利文献]

[专利文献1] 日本专利申请公开2007-123861号公报

[专利文献2] 日本专利申请公开2007-096055号公报。

发明内容

在电容器中，在一对电极之间设置有介电膜，在很多情况下，一对电极中的至少一个电极使用部分用作晶体管的栅电极、源电极或漏电极等的遮光膜形成。

在液晶显示装置中，电容器的电容值越大，施加电场的情况下的能够将液晶元件的液晶分子的取向保持为固定的期间越长。当在显示静态图像的显示装置中该期间能够延长时，可以减少重写图像数据的次数，从而可以降低耗电量。

为了增大电容器的电荷容量的方法之一是增大电容器的占有面积，具体地增大电容器的两个电极彼此重叠的区域的面积。但是，在液晶显示装置中，当为了增大一对电极彼此重叠的区域的面积而增大遮光导电膜的面积时，像素的开口率降低，因此图像显示品质下降。这种问题在分辨率高的液晶显示装置中尤为明显。

对显示装置的显示区域以外的面积有缩小化的要求。

鉴于上述问题，本发明的一个方式的目的之一是提供一种具有高开口率且包括能够增大电容的电容器的半导体装置等。本发明的一个方式的其他目的是提供一种降低显示不良的半导体装置。本发明的一个方式的其他目的是提供一种窄边框的半导体装置。

注意，这些目的的记载并不妨碍其他目的的存在。在本发明的一个方式中并不需要实现上述所有目的。可以从说明书、附图、权利要求书等的记载得知并抽出其他目的。

本发明的一个方式是一种半导体装置，包括：衬底上的晶体管；其上设置有晶体管的栅电极的面上的第一导电膜；其上设置有晶体管的一对电极的面上的第二导电膜；以及与第一导电膜及第二导电膜电连接的第一透光导电膜。第二导电膜隔着第二导电膜与第一导电膜之间的晶体管的栅极绝缘膜与第一导电膜重叠。

注意，在上述结构中，半导体装置也可以包括：衬底上的第二透光导电膜；覆盖晶体管且以露出第二透光导电膜的一部分的方式设置有开口的氧化物绝缘膜；在于氧化物绝缘膜上且通过开口与第二透光导电膜接触的氮化物绝缘膜；以及与晶体管连接且在开口中具有凹部的第三透光导电膜。

注意，晶体管包括衬底上的栅电极、与栅电极接触的栅极绝缘膜、与栅极绝缘膜接触的氧化物半导体膜以及与氧化物半导体膜接触的一对导电膜。第二透光导电膜与栅极绝缘膜接触。

氧化物半导体膜位于其上形成有第二透光导电膜的面上。

第二透光导电膜及氧化物半导体膜都包含In、Ga或Zn。

根据本发明的一个方式可以形成具有高开口率且包括能够增大电容的电容器的半导体装置等。根据本发明的一个方式可以形成一种降低显示不良的半导体装置。根据本发明的一个方式可以形成一种窄边框的半导体装置。

附图说明

图1A和图1B是说明半导体装置的一个方式的方框图及电路图；

图2是说明半导体装置的一个方式的俯视图；

图3是说明半导体装置的一个方式的截面图；

图4A至图4C是说明半导体装置的制造方法的一个方式的截面图；

图5A至图5C是说明半导体装置的制造方法的一个方式的截面图；

图6A至图6C是说明半导体装置的制造方法的一个方式的截面图；

图7A和图7B是说明半导体装置的制造方法的一个方式的截面图；

图8A至图8C是说明半导体装置的制造方法的一个方式的截面图；

图9是说明半导体装置的一个方式的截面图；

图10是说明半导体装置的一个方式的截面图；

图11A至图11C是说明半导体装置的制造方法的一个方式的截面图；

图12A至图12C是说明半导体装置的制造方法的一个方式的截面图；

图13是说明半导体装置的一个方式的截面图；

图14是说明半导体装置的一个方式的截面图；

图15是说明半导体装置的一个方式的截面图；

图16A至图16C是说明半导体装置的制造方法的一个方式的截面图；

图17A至图17C是说明半导体装置的制造方法的一个方式的截面图；

图18A和图18B是说明晶体管的一个方式的截面图；

图19是说明晶体管的一个方式的截面图；

图20是说明晶体管的一个方式的截面图；

图21是说明晶体管的一个方式的截面图；

图22是说明晶体管的一个方式的截面图；

图23A和图23B示出氧化物半导体的纳米束电子衍射图案；

图24A至图24C说明包括本发明的一个方式的半导体装置的电子设备；

图25A至图25C说明包括本发明的一个方式的半导体装置的电子设备；

图26是比较例的液晶显示装置的截面图；

图27A和图27B是比较例的液晶显示装置的开口周边的布局图；

图28是比较例的液晶显示装置的布局图；

图29说明栅极驱动器电路的整体图；

图30A和图30B说明移位寄存器单元；

图31A和图31B说明伪级的移位寄存器单元；

图32A和图32B说明解复用器（demultiplexer）；

图33A和图33B说明解复用器；

图34说明缓冲器；

图35A和图35B说明其他移位寄存器单元；

图36A和图36B说明伪级的其他移位寄存器单元；

图37A和图37B说明其他缓冲器；

图38A和图38B说明获取窄边框的方法；

图39是移位寄存器单元的时序图；

图40是半导体装置的一个方式的截面图；

图41是半导体装置的一个方式的截面图；

图42A和图42B是半导体装置的一个方式的截面图；

图43A和图43B是驱动电路部的布局图；

图44A和图44B是驱动电路部的布局图；

图45A和图45B说明液晶显示装置的截面TEM图像；

图46示出晶体管特性；

图47A和图47B示出晶体管特性。

具体实施方式

下面，将参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式及实施例所记载的内容中。另外，在下面所说明的实施方式及实施例中，在不同的附图中使用相同的附图标记或相同的阴影线来表示相同部分或具有相同功能的部分，而省略反复说明。

注意，在本说明书所说明的每一个附图中，有时为了明确起见，夸大地表示各构成要素的大小、膜厚度、区域。因此，本发明的实施方式并不局限于上述尺寸。

另外，本说明书中的“第一”、“第二”及“第三”等的用语是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定。因此，例如可以将“第一”适当地替换为“第二”或“第三”等。

“源极”及“漏极”的功能例如在电路工作中的电流方向变化时，有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。

注意，电压是指两个点的电位之间的差异，电位是指静电场中的某一点的单位电荷的静电能（电位能量）。注意，一般来说，将某一点的电位与标准电位之间的差异简单地称为电位或电压，在很多情况下，电位和电压是同义词。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。

在本说明书中，在进行光刻工序之后进行蚀刻工序的情况下，在蚀刻工序之后去除在光刻工序中所形成的掩模。

实施方式1

在本实施方式中，将参照附图对本发明的一个方式的半导体装置及其制造方法进行说明。

图1A示出液晶显示装置作为半导体装置的一个例子。图1A中的半导体装置包括像素部101、扫描线驱动电路104、信号线驱动电路106、平行或大致平行地配置且其电位由扫描线驱动电路104控制的m个扫描线107、以及平行或大致平行地配置且其电位由信号线驱动电路106控制的n个信号线109。而且，像素部101包括配置为矩阵状的多个像素301。也设置有与扫描线107平行或大致平行地配置的电容线115。也可以与信号线109平行或大致平行地配置电容线115。有时将扫描线驱动电路104及信号线驱动电路106总称为驱动电路部。

各扫描线107与在像素部101中配置为m行n列的像素301中的对应的行的n个像素301电连接。各信号线109与配置为m行n列的像素301中的对应的列的m个像素301电连接。注意，m、n都是1以上的整数。各电容线115与配置为m行n列的像素301中的对应的行的n个像素301电连接。注意，在电容线115沿着信号线109平行或大致平行地配置的情况下，各电容线115与配置为m行n列的像素301中的对应的列的m个像素301电连接。

图1B示出能够用于图1A所示的液晶显示装置中的像素301的电路结构。

图1B所示的像素301包括液晶元件132、晶体管131_1及电容器133_1。

根据像素301的规格适当地设定液晶元件132的一对电极中的一个的电位。液晶元件132的取向状态取决于被写入的数据。也可以将公共电位施加到多个像素301的每一个所具有的液晶元件132的一对电极中的一个。此外，也可以对一个行的像素301中的液晶元件132的一对电极中的一个供应的电位与对其他行的像素301中的液晶元件132的一对电极中的一个供应的电位不同。或者，在IPS模式或FFS模式中，也可以将液晶元件132的一对电极中的一个与电容线CL连接。

作为包括液晶元件132的液晶显示装置的驱动方法的例子也可以使用如下模式：TN模式；STN模式；VA模式；ASM（Axially Symmetric Aligned Micro-cell：轴对称排列微单元）模式；OCB（Optically Compensated Birefringence：光学补偿弯曲）模式；FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式；AFLC（AntiFerroelectric LiquidCrystal：反铁电液晶）模式；MVA模式；PVA（Patterned Vertical Alignment：垂直取向构型）模式；IPS模式；FFS模式；TBA（Transverse Bend Alignment：横向弯曲取向）模式等。液晶显示装置的驱动方法的其他例子包括ECB（Electrically Controlled Birefringence：电控双折射）模式、PDLC（Polymer Dispersed Liquid Crystal：聚合物分散型液晶）模式、PNLC（Polymer Network Liquid Crystal：聚合物网路型液晶）模式、宾主模式。注意，本发明不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。

也可以使用包含呈现蓝相（Blue Phase）的液晶和手性材料的液晶组成物形成液晶元件。呈现蓝相的液晶的响应速度快，为1msec以下，并且由于其具有光学各向同性，所以不需要取向处理，且视角依赖性小。

在第m行第n列的像素301中，晶体管131_1的源电极和漏电极中的一个与信号线DL_n电连接，且另一个与液晶元件132的一对电极中的另一个电连接。晶体管131_1的栅极与扫描线GL_m电连接。晶体管131_1具有通过被开启或关闭而对数据信号的写入进行控制的功能。

电容器133_1的一对电极中的一个与被供应电位的布线（以下，称为电容线CL）电连接，且另一个与液晶元件132的一对电极中的另一个电连接。根据像素301的规格适当地设定电容线CL的电位。电容器133_1用作用来储存被写入的数据的存储电容器。注意，在IPS模式或FFS模式中，也可以将电容器133_1的一对电极中的一个与液晶元件132的一对电极中的一个电连接。

例如，在包括图1B中的像素301的液晶显示装置中，通过扫描线驱动电路104按行依次选择像素301，来使晶体管131_1开启而写入数据信号。

当晶体管131_1关闭时，被写入数据的像素301成为保持状态。按行依次进行上述工作，因此可以显示图像。

注意，在本说明书等中，具有液晶元件的液晶显示装置的例子是透射型液晶显示装置、半透射型液晶显示装置、反射型液晶显示装置、直观型液晶显示装置及投射型液晶显示。液晶元件的一个例子是利用液晶的光学调制作用来控制光的透过或非透过的元件。该元件可以包括一对电极及液晶层。液晶的光学调制作用由施加到液晶的电场（包括水平电场、垂直电场及斜向电场）控制。注意，具体而言，可以将如下液晶用于液晶元件，例如：向列液晶、胆甾相液晶、近晶相液晶、盘状液晶、热致液晶、溶致液晶、低分子液晶、高分子液晶、聚合物分散型液晶（PDLC）、铁电液晶、反铁电液晶、主链型液晶、侧链型高分子液晶、香蕉型液晶等。

半导体装置的一个例子可以为显示元件、显示装置、发光装置等代替液晶显示装置。显示元件、包括显示元件的装置的显示装置、发光元件以及包括发光元件的装置的发光装置可以采用各种方式且可以包括各种元件。显示元件、显示装置、发光元件或发光装置的例子包括对比度、亮度、反射率、透射率等因电磁作用而变化的显示媒体，如LED（例如白色LED、红色LED、绿色LED或蓝色LED）、晶体管（根据电流发光的晶体管）、电子发射体、液晶元件、电子墨水、电泳元件、电湿润（electrowetting）元件、光栅光阀（GLV）、等离子体显示面板（PDP）、微电子机械系统（MEMS）、数字微镜设备（DMD）、数码微快门（DMS）、干涉调制显示器（IMOD）、压电陶瓷显示器、碳纳米管。具有电子发射体的显示装置包括场致发射显示器（FED）、SED方式平面型显示器（SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器）等。具有电子墨水或电泳元件的显示装置包括电子纸等。

接着，将像素301用于液晶元件的液晶显示装置的具体例子。图2是图1B所示的像素301的俯视图。注意，在图2中，省略对置电极及液晶元件。

在图2中，用作扫描线的导电膜304c在与信号线大致垂直的方向（附图中的水平方向）上延伸。用作信号线的导电膜310d在与扫描线大致垂直的方向（附图中的垂直方向）上延伸。用作电容线的导电膜310f在与信号线平行的方向上延伸。注意，用作扫描线的导电膜304c与扫描线驱动电路104（参照图1A）电连接，并且用作信号线的导电膜310d及用作电容线的导电膜310f与信号线驱动电路106（参照图1A）电连接。

晶体管103设置在扫描线和信号线彼此交叉的区域。晶体管103包括：用作栅电极的导电膜304c；栅极绝缘膜（在图2中未图示）；位于栅极绝缘膜上的形成有沟道区域的氧化物半导体膜308b；以及用作源电极及漏电极的导电膜310d、导电膜310e。导电膜304c还用作扫描线，且导电膜304c的与氧化物半导体膜308b重叠的区域用作晶体管103的栅电极。此外，导电膜310d还用作信号线，且导电膜310d的与氧化物半导体膜308b重叠的区域用作晶体管103的源电极或漏电极。另外，在图2所示的俯视图中，扫描线的端部位于氧化物半导体膜308b的端部的外侧。由此，扫描线用作用来阻挡来自背光等光源的光的遮光膜。因此，晶体管所包括的氧化物半导体膜308b不被照射光而晶体管的电特性的变动可以得到抑制。

导电膜310e通过开口362c与用作像素电极的透光导电膜316b电连接。

电容器105由形成在栅极绝缘膜上的透光导电膜308c、用作像素电极的透光导电膜316b以及形成在晶体管103上的由氮化物绝缘膜形成的介电膜构成。也就是说，电容器105透光。此外，电容器105通过开口362与用作电容线的导电膜310f连接。

这里，如图2所示，透光导电膜316b优选具有矩形形状。注意，本发明的一个方式不局限于此。例如，透光导电膜316b可以如设置在FFS模式、IPS模式或MVA模式的液晶显示装置中的像素电极那样具有梳齿状或具有狭缝的形状。

因为电容器105具有透光性，所以可以在像素301中形成较大（覆盖大面积）的电容器105。由此，可以获得在提高开口率，典型地提高为50%以上，优选为55%以上，更优选为60%以上的同时增大了电荷容量的液晶显示装置。例如，在具有高分辨率的液晶显示装置中，像素的面积小，因此电容器的面积也小。因此，在分辨率高的液晶显示装置中，储存在电容器中的电荷容量变小。但是，由于本实施方式的电容器105透光，所以当在像素中设置该电容器时，可以在各像素中获得充分的电荷容量，并提高开口率。典型的是，可以将电容器105适当地用于像素密度为200ppi以上，优选为300ppi以上的高分辨率的液晶显示装置。

图2所示的像素301具有与用作信号线的导电膜310d平行的边短于与用作扫描线的导电膜304c平行的边的形状，并且用作电容线的导电膜310f在与用作信号线的导电膜310d平行的方向上延伸。其结果是，可以减少在像素301中导电膜310f所占的面积，因此可以提高开口率。此外，因为用作电容线的导电膜310f不使用连接电极而直接接触于透光导电膜308c，所以可以进一步提高开口率。

此外，根据本发明的一个方式，即使在高分辨率的液晶显示装置中也提高开口率，因此高效地利用来自背光等光源的光而减少液晶显示装置的功耗。

接着，图3示出沿着图2中的点划线C-D的截面图。注意，图3中的截面A-B是包括扫描线驱动电路104及信号线驱动电路106的驱动电路部（省略俯视图）的截面图。在本实施方式中作为半导体装置对垂直电场方式的液晶显示装置进行说明。

在本实施方式所示的液晶显示装置中，在一对衬底（衬底302与衬底342）之间设置有液晶元件322。

液晶元件322包括衬底302的上方的透光导电膜316b、控制取向性的膜（下面称为取向膜318、取向膜352）、液晶层320以及导电膜350。注意，将透光导电膜316b用作液晶元件322的一个电极，将导电膜350用作液晶元件322的另一个电极。

因此，“液晶显示装置”是指包括液晶元件的装置。注意，液晶显示装置包括用来驱动多个像素的驱动电路等。液晶显示装置有时还被称为包括配置在其他衬底上的控制电路、电源电路、信号生成电路及背光模块等的液晶模块。

在驱动电路部中，晶体管102包括用作栅电极的导电膜304a、集体地用作栅极绝缘膜的绝缘膜305及绝缘膜306、形成有沟道区域的氧化物半导体膜308a以及用作源电极及漏电极的导电膜310a及导电膜310b。氧化物半导体膜308a设置在栅极绝缘膜上。此外，在导电膜310a、导电膜310b上设置有绝缘膜312、绝缘膜314作为保护膜。

在像素部中，晶体管103包括用作栅电极的导电膜304c、集体地用作栅极绝缘膜的绝缘膜305及绝缘膜306、形成在栅极绝缘膜上且形成有沟道区域的氧化物半导体膜308b以及用作源电极及漏电极的导电膜310d及导电膜310e。氧化物半导体膜308b设置在栅极绝缘膜上。此外，在导电膜310d及导电膜310e上设置有绝缘膜312及绝缘膜314作为保护膜。

用作像素电极的透光导电膜316b通过设置在绝缘膜312及绝缘膜314中的开口与导电膜310e连接。

另外，电容器105包括用作电容器105的一个电极的透光导电膜308c、用作介电膜的绝缘膜314以及用作电容器105的另一个电极的透光导电膜316b。透光导电膜308c设置在栅极绝缘膜上。

在驱动电路部中，通过与透光导电膜316b同时形成的透光导电膜316a，连接导电膜304b与导电膜310c。该导电膜304b与导电膜304a、导电膜304c同时形成，而该导电膜310c与导电膜310a、导电膜310b、导电膜310d、导电膜310e同时形成。

导电膜304b与透光导电膜316a在形成于绝缘膜312、绝缘膜314、绝缘膜305及绝缘膜306中的开口中连接。导电膜310c与透光导电膜316a在形成于绝缘膜312、绝缘膜314、绝缘膜305及绝缘膜306中的开口中连接。注意，在本实施方式中，作为绝缘膜314使用氮化物绝缘膜。

在本实施方式中，为了提高用作电容器105的一个电极的透光导电膜308c的导电性，在绝缘膜312中设置开口。通过在该开口中与由氮化物绝缘膜形成的绝缘膜314接触，透光导电膜308c具有更高的导电性。将后面详细说明导电性得到提高的理由。

这里，以下说明图3所示的显示装置的构成要素。

在衬底302上形成有导电膜304a、导电膜304b、导电膜304c。导电膜304a具有驱动电路部中的晶体管的栅电极的功能。导电膜304c形成在像素部101中并具有像素部中的晶体管的栅电极的功能。导电膜304b形成在扫描线驱动电路104中并与导电膜310c连接。

只要至少具有能够承受后续的加热处理的耐热性，就对衬底302的材料等没有特别的限制。例如，作为衬底302，可以使用玻璃衬底、陶瓷衬底、石英衬底或蓝宝石衬底。此外，也可以利用由硅或碳化硅等形成的单晶半导体衬底或多晶半导体衬底、由硅锗等形成的化合物半导体衬底、SOI衬底等。另外，也可以将设置有半导体元件的任何这些衬底用作衬底302。在作为衬底302使用玻璃衬底的情况下，可以使用具有如下尺寸的玻璃衬底：第6代（1500mm×1850mm）、第7代（1870mm×2200mm）、第8代（2200mm×2400mm）、第9代（2400mm×2800mm）及第10代（2950mm×3400mm）。因此，可以制造大型液晶显示装置。

另外，也可以使用柔性衬底作为衬底302，并且在柔性衬底上直接形成晶体管。另外，也可以在衬底302与晶体管之间设置剥离层。当在剥离层上形成元件部的一部分或全部，然后将其从衬底302分离并转置到其他衬底上时可以使用剥离层。此时，也可以将晶体管转置到耐热性低的衬底或柔性衬底上。

导电膜304a、导电膜304b、导电膜304c都可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属元素；以上述金属元素为成分的合金；组合上述金属元素的合金等来形成。另外，也可以使用选自锰和锆中的一种或多种金属元素。导电膜304a、导电膜304b、导电膜304c都可以具有单层结构或两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、以及依次层叠钛膜、铝膜及钛膜的三层结构等。此外，也可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的合金膜或氮化膜。

导电膜304a、导电膜304b、导电膜304c也可以使用透光导电材料诸如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有氧化硅的铟锡氧化物形成。也可以采用上述透光导电材料与上述金属元素的叠层结构。

另外，也可以在导电膜304a、导电膜304b、导电膜304c与用作栅极绝缘膜的一部分的绝缘膜305之间设置In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜、金属氮化膜（InN或ZnN等）等。这些膜都具有5eV以上，优选为5.5eV以上的功函数，且该功函数高于氧化物半导体的电子亲和势。因此可以使包括氧化物半导体的晶体管的阈值电压向正方向漂移，从而可以实现所谓的常闭特性的开关元件。例如，在使用In-Ga-Zn类氧氮化物半导体膜的情况下，使用氮浓度至少高于氧化物半导体膜308a、氧化物半导体膜308b的In-Ga-Zn类氧氮化物半导体膜，具体而言，氮浓度为7at.%以上的In-Ga-Zn类氧氮化物半导体膜。

在衬底302及导电膜304a、导电膜304c及导电膜304b上形成有绝缘膜305、绝缘膜306。绝缘膜305、绝缘膜306具有驱动电路部中的晶体管的栅极绝缘膜及像素部101中的晶体管的栅极绝缘膜的功能。

例如，绝缘膜305优选使用包含氮化硅、氮氧化硅、氮化铝或氮氧化铝的氮化物绝缘膜形成。

绝缘膜306例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓及Ga-Zn类金属氧化物等来以单层结构或叠层结构形成。通过使用high-k材料诸如硅酸铪（HfSi_xO_y）、添加有氮的硅酸铪、铝酸铪（HfAl_xO_y）、添加有氮的铝酸铪、氧化铪或氧化钇来形成绝缘膜306，可以减少晶体管的栅极漏电流。

绝缘膜305及绝缘膜306的总厚度为5nm以上且400nm以下，优选为10nm以上且300nm以下，更优选为50nm以上且250nm以下。

在绝缘膜306上形成有氧化物半导体膜308a、氧化物半导体膜308b、透光导电膜308c。氧化物半导体膜308a形成在与导电膜304a重叠的位置上，并用作驱动电路部中的晶体管的沟道区域。氧化物半导体膜308b形成在与导电膜304c重叠的位置上，并用作像素部中的晶体管的沟道区域。透光导电膜308c用作电容器105的一个电极。

氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c典型的都是In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜（M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf）。

注意，在氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c都是In-M-Zn氧化物膜的情况下，In和M之和假定为100atomic%时的In和M的比率优选为：In的原子数比率为25atomic%以上，M的原子数比率低于75atomic%，更优选为：In的原子数比率为34atomic%以上，M的原子数比率低于66atomic%。

氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过使用具有这种能隙宽的氧化物半导体，可以减少晶体管的关态电流（off-state current）。

氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。

作为氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c可以使用原子数比为In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn氧化物。注意，氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c的原子数比作为误差都包括上述原子数比的±20%的变动。

虽然氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c都形成在栅极绝缘膜上（这里，绝缘膜306上），但是它们的杂质浓度不同。具体而言，透光导电膜308c的杂质浓度高于氧化物半导体膜308a、氧化物半导体膜308b的杂质浓度。例如，包含在氧化物半导体膜308a、氧化物半导体膜308b中的氢浓度低于5×10¹⁹atoms/cm³，优选低于5×10¹⁸atoms/cm³，更优选为1×10¹⁸atoms/cm³以下，进一步优选为5×10¹⁷atoms/cm³以下，更进一步优选为1×10¹⁶atoms/cm³以下。包含在透光导电膜308c中的氢浓度为8×10¹⁹atoms/cm³以上，优选为1×10²⁰atoms/cm³以上，更优选为5×10²⁰atoms/cm³以上。包含在透光导电膜308c中的氢浓度为氧化物半导体膜308a、氧化物半导体膜308b中的氢浓度的两倍以上，优选为十倍以上。

透光导电膜308c的电阻率低于氧化物半导体膜308a、氧化物半导体膜308b的电阻率。透光导电膜308c的电阻率优选为氧化物半导体膜308a、氧化物半导体膜308b的电阻率的1×10^-8倍以上且1×10^-1倍以下。透光导电膜308c的电阻率典型的为1×10^-3Ωcm以上且低于1×10⁴Ωcm，优选为1×10^-3Ωcm以上且低于1×10^-1Ωcm。

当在氧化物半导体膜308a、氧化物半导体膜308b中包含属于第14族的元素之一的硅或碳时，氧缺陷增加，而氧化物半导体膜308a、氧化物半导体膜308b都具有n型区域。因此，氧化物半导体膜308a、氧化物半导体膜308b中的硅或碳的浓度（利用SIMS测量的浓度）为2×10¹⁸atoms/cm³以下，优选为2×10¹⁷atoms/cm³以下。

另外，通过SIMS测量的氧化物半导体膜308a、氧化物半导体膜308b的碱金属或碱土金属的浓度为1×10¹⁸atoms/cm³以下，优选为2×10¹⁶atoms/cm³以下。当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管的关态电流增大。由此，优选降低氧化物半导体膜308a、氧化物半导体膜308b的碱金属或碱土金属的浓度。

另外，当含有氮时，因生成作为载流子的电子且载流子密度增加而氧化物半导体膜308a、氧化物半导体膜308b都容易具有n型区域。因此，包括含有氮的氧化物半导体的晶体管容易变为常开启特性。为此，在该氧化物半导体膜中，优选尽可能地减少氮，例如，通过SIMS测量的氮浓度优选为5×10¹⁸atoms/cm³以下。

作为氧化物半导体膜308a、氧化物半导体膜308b使用载流子密度较低的氧化物半导体膜。例如，作为氧化物半导体膜308a、氧化物半导体膜308b使用载流子密度为1×10¹⁷/cm³以下，优选为1×10¹⁵/cm³以下，更优选为1×10¹³/cm³以下，进一步优选为1×10¹¹/cm³以下的氧化物半导体膜。

注意，不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性（例如场效应迁移率及阈值电压）来使用具有适当的组成的材料。另外，为了得到所需的晶体管的半导体特性，优选适当地设定氧化物半导体膜308a、氧化物半导体膜308b的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等。

氧化物半导体膜308a、氧化物半导体膜308b与使用能够提高与氧化物半导体膜的界面特性的材料形成的膜诸如绝缘膜306及绝缘膜312接触。因此，氧化物半导体膜308a、氧化物半导体膜308b用作半导体，从而包括氧化物半导体膜308a、氧化物半导体膜308b的晶体管具有优良的电特性。

注意，优选的是，通过作为氧化物半导体膜308a、氧化物半导体膜308b使用杂质浓度低且缺陷态密度低的氧化物半导体膜，晶体管可以具有优良的电特性。这里，将杂质浓度低且缺陷态密度低（氧缺陷的量少）的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少，因此有时可以降低载流子密度。因此，有时包括形成有沟道区域的氧化物半导体膜的晶体管很少具有负阈值电压（很少具有常开启特性）。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较少的载流子陷阱。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著小，即便是沟道宽度为1×10⁶μm且沟道长度（L）为10μm的元件，当源电极与漏电极间的电压（漏电压）在于1V至10V的范围内时，关态电流也可以为半导体参数分析仪的测量极限以下，即1×10^-13A以下。因此，有时在该氧化物半导体膜中形成有沟道区域的晶体管的电特性变动小，且该晶体管具有高可靠性。被氧化物半导体膜的陷阱态俘获的电荷到被释放需要长时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。杂质的例子包括氢、氮、碱金属及碱土金属。

透光导电膜308c在开口362（参照图6A）中与由氮化物绝缘膜形成的绝缘膜314接触。绝缘膜314使用防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成，且该材料还包含氢。由此，当绝缘膜314中的氢扩散到与氧化物半导体膜308a、氧化物半导体膜308b同时形成的氧化物半导体膜中时，在该氧化物半导体膜中氢和氧键合而生成作为载流子的电子。其结果是，氧化物半导体膜的导电性增高，而氧化物半导体膜用作导体，即也可以说是导电性高的氧化物半导体膜。在此，将如下金属氧化物称为“透光导电膜308c”：以与氧化物半导体膜308a、氧化物半导体膜308b相同的材料为主要成分，且使其氢浓度高于氧化物半导体膜308a、氧化物半导体膜308b来提高导电性的金属氧化物。

氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c例如可以具有非单晶结构。非单晶结构例如包括下述c轴取向结晶氧化物半导体（C Axis AlignedCrystalline Oxide Semiconductor：CAAC-OS）、多晶结构、下述微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷能级密度最高，而CAAC-OS的缺陷能级密度最低。注意，氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c具有相同的结晶性。

注意，氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c也可以都为包括如下区域中的两种以上的混合膜：具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、CAAC-OS区域和具有单晶结构的区域。混合膜有时包括具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、CAAC-OS区域和具有单晶结构的区域中的两种以上。另外，混合膜有时包括具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、CAAC-OS区域和具有单晶结构的区域中的两种以上的叠层结构。

注意，本发明的一个方式不局限于此，而透光导电膜308c根据情况也可以不与绝缘膜314接触。

此外，本发明的一个方式不局限于此，而根据情况透光导电膜308c也可以通过与氧化物半导体膜308a或氧化物半导体膜308b不同的工序形成。在此情况下，透光导电膜308c也可以包含与氧化物半导体膜308a或氧化物半导体膜308b不同的材料。例如，透光导电膜308c也可以包含铟锡氧化物（下面表示为ITO）或铟锌氧化物等。

在本实施方式所示的液晶显示装置中，在形成晶体管的氧化物半导体膜的同时形成电容器的一个电极。此外，将用作像素电极的透光导电膜用于电容器的另一个电极。因此，不需要为了形成电容器还形成其他导电膜的工序，从而可以减少液晶显示装置的制造工序。此外，电容器因为具有由透光导电膜形成的一对电极，所以可以具有透光性。其结果是，可以增大电容器的占有面积并提高像素中的开口率。

导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e使用作为导电材料包含金属诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨或以这些金属为主要成分的合金的单层结构或叠层结构形成。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在钨膜上层叠钛膜的两层结构、在铜-镁-铝合金膜上形成铜膜的两层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜以及钛膜或氮化钛膜的三层结构、依次层叠钼膜或氮化钼膜、铝膜或铜膜以及钼膜或氮化钼膜的三层结构等。注意，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。

通过导电膜310c与导电膜304b重叠地形成，可以使边框变窄。因此，可以缩减驱动电路部的面积。由此，可以使显示装置的边框变窄。

在绝缘膜306、氧化物半导体膜308a、氧化物半导体膜308b、透光导电膜308c及导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e上形成有绝缘膜312、绝缘膜314。绝缘膜312优选与绝缘膜306同样地使用能够提高与氧化物半导体膜的界面特性的材料。绝缘膜312可以使用氧化物绝缘膜形成。这里，绝缘膜312通过层叠绝缘膜312a、绝缘膜312b形成。

绝缘膜312a为使氧透过的氧化物绝缘膜。注意，当在后面形成绝缘膜312b时，绝缘膜312a也用作缓和对氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c所造成的损伤的膜。

作为绝缘膜312a，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅膜、氧氮化硅膜等。注意，在本说明书中，“氧氮化硅膜”是指在其组成中含氧量多于含氮量的膜，而“氮氧化硅膜”是指在其组成中含氮量多于含氧量的膜。

此外，优选使绝缘膜312a中的缺陷量较少，典型的是，通过ESR测量，使在起因于硅的悬空键的g=2.001处呈现的信号的自旋密度为3×10¹⁷spins/cm³以下。这是因为若绝缘膜312a中的缺陷密度较高，则氧与该缺陷键合，透过绝缘膜312a的氧量有可能减少。

此外，优选使在绝缘膜312a与氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c之间的界面的缺陷量较少，典型的是，通过ESR测量，使在起因于氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c中的氧缺陷的g=1.93处呈现的信号的自旋密度为1×10¹⁷spins/cm³以下，更优选为检测下限以下。

注意，在绝缘膜312a中，从外部进入绝缘膜312a的氧并非全部移动到绝缘膜312a的外部，而有一部分的氧残留在绝缘膜312a中。此外，氧进入绝缘膜312a，并且绝缘膜312a所包含的氧移动到绝缘膜312a的外部，由此有时会发生在绝缘膜312a中氧的移动。

当形成使氧透过的氧化物绝缘膜作为绝缘膜312a时，可以使从设置在绝缘膜312a上的绝缘膜312b脱离的氧经由绝缘膜312a移动到氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c中。

绝缘膜312b以与绝缘膜312a接触的方式来形成。绝缘膜312b使用包含比化学计量组成更高比例的氧的氧化物绝缘膜形成。由于包含比化学计量组成更高比例的氧的氧化物绝缘膜被加热，一部分的氧脱离。在包含比化学计量组成更高比例的氧的氧化物绝缘膜中，通过TDS分析，换算为氧原子的氧的脱离量为1.0×10¹⁸atoms/cm³以上，优选为3.0×10²⁰atoms/cm³以上。

作为绝缘膜312b可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。

此外，优选使绝缘膜312b中的缺陷量较少，典型的是，通过ESR测量，使在起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于1.5×10¹⁸spins/cm³，更优选为1×10¹⁸spins/cm³以下。注意，由于绝缘膜312b比绝缘膜312a离氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c更远，因此，绝缘膜312b的缺陷密度可以高于绝缘膜312a。

此外，通过作为绝缘膜314设置对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜，能够防止氧从氧化物半导体膜308a、氧化物半导体膜308b及透光导电膜308c扩散到外部。氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。

注意，也可以在对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜上设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，可以举出氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪。为了控制电容器的电荷容量，也可以适当地在对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜上还设置氮化物绝缘膜或氧化物绝缘膜。

此外，在绝缘膜314上设置有透光导电膜316a、透光导电膜316b。透光导电膜316a通过开口364a（参照图6C）与导电膜304b及导电膜310c电连接。换言之，透光导电膜316a用作连接导电膜304b和导电膜310c的连接电极。透光导电膜316b通过开口364b（参照图6C）与导电膜310e电连接，并用作像素的像素电极。此外，透光导电膜316b可以用作电容器的一对电极中的一个。

为了形成使导电膜304b与导电膜310c直接接触的连接结构，需要如下工序：在形成导电膜310c之前，进行用来在绝缘膜305、绝缘膜306中形成开口的图案化，形成掩模。然而，如图3所示，当透光导电膜316a使导电膜304b与导电膜310c连接时，不需要形成使导电膜304b与导电膜310c接触的连接部。因此，可以减少一个光掩模。即，可以减少液晶显示装置的形成工序。

作为透光导电膜316a、透光导电膜316b，可以使用透光导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、ITO、铟锌氧化物或添加有氧化硅的铟锡氧化物。

取向膜318可以使用聚酰亚胺等有机树脂形成。取向膜318的厚度为40nm以上且100nm以下，优选为50nm以上且90nm以下。通过采用上述厚度，可以增大液晶分子的预倾角，这可以减少向错（disclination）。

在衬底342上形成有有色性的膜（下面称为有色膜346）。将有色膜346用作滤光片。另外，与有色膜346相邻的遮光膜344形成在衬底342上。将遮光膜344用作黑矩阵。例如在液晶显示装置为黑白显示装置的情况下不一定需要设置有色膜346。

有色膜346是使特定的波长区域的光透过的有色膜。例如可以使用使红色的波长区域的光透过的红色（R）的滤光片、使绿色的波长区域的光透过的绿色（G）的滤光片或使蓝色的波长区域的光透过的蓝色（B）的滤光片等。

遮光膜344优选具有阻挡特定的波长区域的光的功能，并可以是金属膜或包含黑色颜料的有机绝缘膜。

在有色膜346上形成有绝缘膜348。绝缘膜348具有平坦化层的功能或抑制有色膜346中的杂质扩散到液晶元件一侧。

在绝缘膜348上形成有导电膜350。导电膜350具有像素部中的液晶元件的一对电极中的另一个的功能。注意，在透光导电膜316a、透光导电膜316b上形成有取向膜318，且在导电膜350上形成有绝缘膜352。

在透光导电膜316a与导电膜350以及透光导电膜316b与导电膜350之间形成有液晶层320。使用密封材料（未图示）将液晶层320密封在衬底302与衬底342之间。密封材料优选与无机材料接触以抑制来自外部的水分等侵入。

也可以在透光导电膜316a与导电膜350以及透光导电膜316b与导电膜350之间设置间隔物以保持液晶层320的厚度（也称为单元间隙）。

参照图4A至图4C、图5A至图5C、图6A至图6C、图7A及图7B说明在图3所示的液晶显示装置中的衬底302上形成元件部的方法。这里，设置在衬底302上的元件部是指夹在衬底302与取向膜318之间的区域。

首先，准备衬底302。在此，作为衬底302使用玻璃衬底。

接着，将导电膜形成在衬底302上且被加工成所希望的区域，从而形成导电膜304a、导电膜304b、导电膜304c。通过第一图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成导电膜304a、导电膜304b、导电膜304c（参照图4A）。

典型地使用蒸镀法、CVD法、溅射法、旋涂法等形成导电膜304a、导电膜304b、导电膜304c。

接着，在衬底302及导电膜304a、导电膜304b、导电膜304c上形成绝缘膜305，然后在绝缘膜305上形成绝缘膜306（参照图4A）。

可以通过溅射法、CVD法等形成绝缘膜305及绝缘膜306。注意，优选在真空中连续形成绝缘膜305及绝缘膜306，因为可以抑制杂质的进入。

接着，在绝缘膜306上形成氧化物半导体膜307（参照图4B）。

可以通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等形成氧化物半导体膜307。

接着，通过将氧化物半导体膜307被加工成所希望的区域来形成岛状的氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d。通过第二图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d。作为蚀刻可以采用干蚀刻、湿蚀刻或组合双方的蚀刻（参照图4C）。

然后，也可以通过进行加热处理，氢、水等从氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d脱离，减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氢及水。其结果是，可以形成高纯度化的氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d。该加热处理典型地在250℃以上且650℃以下，优选为300℃以上且500℃以下的温度下进行。通过该加热处理典型地在300℃以上且400℃以下，优选为320℃以上且370℃以下的温度下进行，可以减少大面积衬底的翘曲或收缩，由此提高成品率。

该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，若加热时间短则在衬底的应变点以上的温度下可以进行加热处理。由此，可以缩短加热处理时间，且可以减少加热处理中的衬底的翘曲，在采用大面积衬底的情况下是特别优选的。

加热处理可以在氮、氧、超干燥空气（水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）或稀有气体（氩、氦等）的气氛下进行。氮、氧、超干燥空气或稀有气体的气氛优选不含有氢、水等。此外，在氮气氛或稀有气体气氛下进行加热处理之后，也可以在氧气氛或超干燥空气气氛下还进行加热。其结果是，在可以从氧化物半导体膜脱离氢、水等的同时，可以将氧供应到氧化物半导体膜中。其结果是，可以减少氧化物半导体膜中的氧缺损量。

接着，在绝缘膜306及氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d上形成导电膜309（参照图5A）。

例如，可以通过溅射法形成导电膜309。

接着，通过导电膜309被加工成所希望的区域，形成导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e。通过第三图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e（参照图5B）。

注意，通过导电膜310c与导电膜304b重叠地形成，在短距离下通过透光导电膜316a使导电膜304b与导电膜310c电连接，由此可以缩减驱动电路部的面积。由此，可以使显示装置的边框变窄。此外，通过使透光导电膜316a与导电膜310c的接触面积扩大，可以减少接触电阻。

接着，以覆盖绝缘膜306、氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d以及导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e的方式形成层叠有绝缘膜311a、绝缘膜311b的绝缘膜311（参照图5C）。

注意，在形成绝缘膜311a之后，优选在不暴露于大气的状态下连续地形成绝缘膜311b。在形成绝缘膜311a之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个以连续地形成绝缘膜311b，由此能够在减少来源于绝缘膜311a与绝缘膜311b之间的界面的大气成分的杂质浓度的同时，能够使绝缘膜311b中的氧移动到氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中，由此能够减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷量。

在下述条件下可以形成氧化硅膜或氧氮化硅膜作为绝缘膜311a：在180℃以上且400℃以下，优选为200℃以上且370℃以下的温度下保持设置在抽成真空的等离子体CVD装置的处理室中的衬底，将源气体导入处理室，压力为20Pa以上且250Pa以下，优选为100Pa以上且250Pa以下，并对设置在处理室中的电极供应高频功率。

作为绝缘膜311a的源气体，优选使用含有硅的沉积气体及氧化性气体。含有硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体的例子可举出氧、臭氧、一氧化二氮、二氧化氮等。

通过采用上述条件，可以形成使氧透过的氧化物绝缘膜作为绝缘膜311a。另外，通过设置绝缘膜311a，在后续形成绝缘膜311b的形成工序中，能够降低对氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d所造成的损伤。

在下述条件下可以形成氧化硅膜或氧氮化硅膜作为绝缘膜311a：在280℃以上且400℃以下的温度下保持设置在抽成真空的等离子体CVD装置的处理室中的衬底，将源气体导入处理室中，压力为100Pa以上且250Pa以下，并且对设置在处理室中的电极供应高频功率。

在上述成膜条件下，当衬底温度为绝缘膜311a的沉积温度时，硅及氧的键合力变强。由此，作为绝缘膜311a可以形成使氧透过的致密且硬的氧化物绝缘膜，典型的是，在25℃下使用0.5wt.%的氟酸时的蚀刻速度为10nm/分钟以下，优选为8nm/分钟以下的氧化硅膜或氧氮化硅膜。

由于在进行加热的期间形成绝缘膜311a，所以在该工序中可以使包含在氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氢、水等脱离。

此外，由于在形成绝缘膜311a的工序中进行加热，所以氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d被露出的状态下的加热时间变短。由此可以减少因加热处理从氧化物半导体膜脱离的氧量。即，可以减少氧化物半导体膜中的氧缺陷量。

注意，通过将处理室中的压力设定为100Pa以上且250Pa以下，绝缘膜311a中的含水量下降，因此能够在降低晶体管的电特性偏差的同时，能够抑制阈值电压的变动。

另外，通过将处理室中的压力设定为100Pa以上且250Pa以下，当形成绝缘膜311a时，能够降低对氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d所造成的损伤，因此能够降低氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷量。尤其是，当提高绝缘膜311a或者在后续形成的绝缘膜311b的成膜温度，典型的为高于220℃的温度时，氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d所包含的氧的一部分脱离，容易形成氧缺陷。另外，当为了提高晶体管的可靠性而采用用来降低在后续形成的绝缘膜311b中的缺陷量的成膜条件时，氧的脱离量容易降低。其结果是，有时难以减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷。然而，将处理室中的压力设定为100Pa以上且250Pa以下，以降低在形成绝缘膜311a时对氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d所造成的损伤，即使从绝缘膜311b脱离的氧量较低，也能够减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷。

注意，当将氧化性气体量与包含硅的沉积气体量的比率设定为100以上时，能够减少绝缘膜311a中的含氢量。其结果是，能够减少进入氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d的氢量，因此，能够抑制晶体管的阈值电压的负向漂移。

通过在下述条件下形成氧化硅膜或氧氮化硅膜作为绝缘膜311b：在180℃以上且280℃以下，优选为200℃以上且240℃以下的温度下来保持设置在抽成真空的等离子体CVD装置的处理室中的衬底，以100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下的压力将源气体导入处理室，并对设置在处理室中的电极供应0.17W/cm²以上且0.5W/cm²以下，优选为0.25W/cm²以上且0.35W/cm²以下的高频功率。

作为绝缘膜311b的源气体，优选使用包含硅的沉积气体及氧化性气体。包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体的例子可举出氧、臭氧、一氧化二氮、二氧化氮等。

作为绝缘膜311b的成膜条件，对上述压力的处理室供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，且源气体的氧化进展，所以绝缘膜311b中的含氧量比化学计量组成更高。然而，当衬底温度是上述绝缘膜311b的沉积温度时，由于硅与氧的键合力较弱，因此，因加热处理而使氧的一部分脱离。因此，能够形成包含比化学计量组成更高比例的氧且因加热而释放氧的一部分的氧化物绝缘膜。此外，在氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d上设置有绝缘膜311a。由此，在绝缘膜311b的形成工序中，绝缘膜311a用作氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d的保护膜。其结果是，能够在减少对氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d所造成的损伤的同时，使用具有高功率密度的高频功率来形成绝缘膜311b。

注意，在绝缘膜311b的成膜条件中，通过可以增加相对于氧化性气体的包含硅的沉积气体的流量，可以减少绝缘膜311b中的缺陷量。典型的是，能够形成缺陷量较少，即，通过ESR测量，在起因于硅的悬空键的g=2.001处呈现的信号的自旋密度低于6×10¹⁷spins/cm³，优选为3×10¹⁷spins/cm³以下，更优选为1.5×10¹⁷spins/cm³以下的氧化物绝缘膜。由此能够提高晶体管的可靠性。

接着，进行加热处理。该加热处理的温度典型地为150℃以上且低于衬底的应变点，优选为200℃以上且450℃以下，更优选为300℃以上且450℃以下。通过该加热处理典型地在300℃以上且400℃以下，优选为320℃以上且370℃以下的温度下进行，可以减少大面积衬底的翘曲或收缩，由此提高成品率。

该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，若加热时间短则在衬底的应变点以上的温度下可以进行加热处理。由此，可以缩短加热处理时间。

加热处理可以在氮、氧、超干燥空气（含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）或稀有气体（氩、氦等）的气氛下进行。上述氮、氧、超干燥空气或稀有气体的气氛优选不含有氢、水等。

通过上述加热处理，能够将绝缘膜311b所含的氧的一部分移动到氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中以减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷量。其结果是，可以进一步减少氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷量。

另外，在绝缘膜311a及绝缘膜311b包含水、氢等的情况下，当在后续形成具有阻挡水、氢等的功能的绝缘膜313并进行加热处理时，绝缘膜311a及绝缘膜311b所包含的水、氢等会移动到氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中，因此，在氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中产生缺陷。然而，通过进行上述加热，能够使绝缘膜311a及绝缘膜311b所包含的水、氢等发生脱离，由此在能够降低晶体管的电特性偏差的同时，能够抑制阈值电压的变动。

注意，当在进行加热的同时，在绝缘膜311a上形成绝缘膜311b时，可以将氧移动到氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中以填补氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d中的氧缺陷，因此，不需要进行上述加热处理。

另外，当形成导电膜310a、导电膜310b、导电膜310d、导电膜310e时，由于导电膜的蚀刻，氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d会受到损伤，因此在氧化物半导体膜308a、氧化物半导体膜308b的背沟道一侧（在氧化物半导体膜308a、氧化物半导体膜308b中与相对于用作栅电极的导电膜304a、导电膜304c相反一侧）产生氧缺陷。然而，当作为绝缘膜311b使用包含比化学计量组成更高比例的氧的氧化物绝缘膜时，通过加热处理能够修复产生在该背沟道一侧的氧缺陷。由此，能够减少氧化物半导体膜308a、氧化物半导体膜308b中的缺陷，因此，能够提高晶体管的可靠性。

注意，也可以在形成后续形成的开口362之后进行上述加热处理。

接着，通过绝缘膜311被加工成所希望的区域，形成绝缘膜312及开口362。通过第四图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜311及开口362（参照图6A）。注意，对与导电膜304b重叠的区域的绝缘膜311的一部分也进行蚀刻。

以使氧化物半导体膜308d的表面露出的方式形成开口362。开口362的形成方法的例子包括干蚀刻法，但不局限于此。或者，对于开口362的形成方法可以采用湿蚀刻法或组合干蚀刻法和湿蚀刻法的形成方法。

接着，在绝缘膜306、绝缘膜312及氧化物半导体膜308d上形成绝缘膜313（参照图6B）。

绝缘膜313优选使用防止外部的杂质诸如氧、氢、水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成，更优选使用包含氢的材料，典型地可以使用包含氮的无机绝缘材料，例如氮化绝缘膜形成。绝缘膜313例如可以通过CVD法形成。

绝缘膜313使用防止来自外部的杂质诸如水、碱金属、碱土金属等扩散到氧化物半导体膜中的材料形成，且该材料还包含氢。由此，当绝缘膜313中的氢扩散到氧化物半导体膜308d中时，在该氧化物半导体膜308d中氢和氧键合而生成作为载流子的电子。其结果是，氧化物半导体膜308d的导电性提高，从而氧化物半导体膜308d成为透光导电膜308c。

上述氮化硅膜优选在高温下形成以提高阻挡性，例如在100℃以上且400℃以下的衬底温度下，优选在300℃以上且400℃以下的衬底温度下形成氮化硅膜。因为当在高温下形成氮化硅膜时，可能氧从用于氧化物半导体膜308a、氧化物半导体膜308b的氧化物半导体脱离，因此载流子浓度上升，所以温度的上限是不发生这种现象的温度。

接着，通过绝缘膜313、绝缘膜312、绝缘膜306及绝缘膜305被加工成所希望的区域，形成绝缘膜314、开口364a、开口364b。通过第五图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜314、开口364a、开口364b（参照图6C）。

开口364a以使导电膜304a及导电膜310c的表面露出的方式形成。开口364b以使导电膜310e露出的方式形成。

开口364a、开口364b的形成方法的例子包括干蚀刻法，但不局限于此。或者，对于开口364a、开口364b的形成方法可以采用湿蚀刻法或组合干蚀刻法和湿蚀刻法的形成方法。

像这样，通过设置开口364a，可以提高后续形成的开口364a、绝缘膜305、绝缘膜306、导电膜310c上的膜的覆盖性。

接着，以覆盖开口364a、开口364b的方式在绝缘膜314上形成透光导电膜315（参照图7A）。

透光导电膜315例如可以通过溅射法形成。

接着，通过透光导电膜315被加工成所希望的区域，形成透光导电膜316a、透光导电膜316b。通过第六图案化在所希望的区域中形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成透光导电膜316a、透光导电膜316b（参照图7B）。

可以通过上述工序在衬底302上形成包括晶体管的像素部及驱动电路部。在本实施方式所示的制造工序中通过第一图案化至第六图案化或通过第一图案化至第六图案化，即可以使用六个掩模或七个掩模来同时形成晶体管及电容器。

在本实施方式中，使绝缘膜314所包含的氢扩散到氧化物半导体膜308d中来提高氧化物半导体膜308d的导电性。但是，也可以通过使用掩模覆盖氧化物半导体膜308a、氧化物半导体膜308b，并对氧化物半导体膜308d添加杂质，典型的是氢、硼、磷、锡、锑、稀有气体元素、碱金属、碱土金属等，从而提高氧化物半导体膜308d的导电性。通过离子掺杂法、离子注入法等对氧化物半导体膜308d添加氢、硼、磷、锡、锑、稀有气体元素等。此外，通过使氧化物半导体膜308d暴露于包含杂质的溶液的方法，对氧化物半导体膜308d添加碱金属、碱土金属等。

在本实施方式中，只有开口364a的一部分具有台阶状，但是本发明不局限于此。当对绝缘膜311进行加工时，对形成开口364b的绝缘膜311的区域进行蚀刻，在形成绝缘膜313之后的开口的形成中也可以形成其一部分具有台阶状的开口364b。

接着，下面说明形成在与衬底302对置地设置的衬底342上的元件部。这里，设置在衬底342上的元件部是指夹在衬底342与取向膜352之间的区域。

首先，准备衬底342。作为衬底342的材料可以援用能够用于衬底302的材料。接着，在衬底342上形成遮光膜344、有色膜346（参照图8A）。

在所希望的位置中使用各种材料并采用印刷法、喷墨法、使用光刻技术的蚀刻法等分别形成遮光膜344及有色膜346。

接着，在遮光膜344及有色膜346上形成绝缘膜348（参照图8B）。

作为绝缘膜348，例如可以使用包含丙烯酸树脂、环氧树脂、聚酰亚胺等的有机绝缘膜。通过形成绝缘膜348，例如可以防止有色膜346所包含的杂质等扩散到液晶层320。注意，绝缘膜348是不一定需要设置的。

接着，在绝缘膜348上形成导电膜350（参照图8C）。作为导电膜350可以援用能够用于透光导电膜315的材料。

通过上述工序可以实现形成在衬底342上的结构。

接着，在衬底302及衬底342上，更详细地说，在形成于衬底302上的绝缘膜314、透光导电膜316a、透光导电膜316b及在形成于衬底342上的导电膜350上，分别形成取向膜318及取向膜352。取向膜318、取向膜352可以通过摩擦法、光取向法等形成。然后，在衬底302与衬底342之间形成液晶层320。通过分配器法（滴落法）或在将衬底302和衬底342贴合之后利用毛细现象来注入液晶的注入法形成液晶层320。

通过上述工序可以制造图3所示的液晶显示装置。

虽然实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜可以利用溅射法或等离子体CVD法形成，但是也可以利用热CVD法等其他方法形成。作为热CVD法的例子，可以举出有机金属化学气相沉积（MOCVD）法或原子层沉积（ALD）法。

由于热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。

可以以如下方法进行利用热CVD法的沉积：将源气体及氧化剂同时供应到处理室中，将处理室中的压力设定为大气压或减压，使其在衬底附近或在衬底上发生反应。

可以以如下方法进行利用ALD法的沉积：将处理室中的压力设定为大气压或减压，将用于反应的源气体依次引入处理室，并且按上述顺序反复地引入气体。例如，通过切换各开关阀（也称为高速阀）来将两种以上的源气体依次供应到处理室中。例如，引入第一源气体，并在引入第一源气体的同时或之后引入惰性气体（氩或氮等）等免得多种源气体混合，然后引入第二源气体。注意，在同时引入第一源气体及惰性气体的情况下，惰性气体用作载流子气体，可以在引入第二源气体的同时引入惰性气体。另外，也可以利用真空抽气将第一源气体排出来代替引入惰性气体，然后引入第二源气体。第一源气体附着到衬底表面以形成第一层，之后引入的第二源气体与该第一层起反应，由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ALD法可以准确地调节厚度而适用于制造微型FET。

利用热CVD法诸如MOCVD法或ALD法可以形成实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜。例如，在形成In-Ga-Zn-O膜的情况下，使用三甲基铟、三甲基镓及二甲基锌。注意，三甲基铟的化学式为（CH₃）₃In。三甲基镓的化学式为（CH₃）₃Ga。二甲基锌的化学式为Zn（CH₃）₂。不局限于上述组合，也可以使用三乙基镓（化学式：Ga（C₂H₅）₃）代替三甲基镓，并使用二乙基锌（化学式：Zn（C₂H₅）₂）代替二甲基锌。

例如，在使用利用ALD法的沉积装置形成氧化铪膜的情况下，使用如下两种气体：用作氧化剂的臭氧（O₃）；以及通过使包含溶剂和铪前体化合物的液体（铪醇盐溶液，典型为四（二甲基酰胺）铪（TDMAH））气化而得到的源气体。注意，四（二甲基酰胺）铪的化学式为Hf[N（CH₃）₂]₄。其他材料液的例子包括四（乙基甲基酰胺）铪等。

例如，在使用利用ALD法的沉积装置形成氧化铝膜的情况下，例如使用如下两种气体：用作氧化剂的H₂O；以及通过使溶剂和包含铝前体化合物的液体（三甲基铝（TMA）等）气化而得到的源气体。注意，三甲基铝的化学式为Al（CH₃）₃。其他材料液的例子包括三（二甲基酰胺）铝、三异丁基铝及铝三（2,2,6,6-四甲基-3,5-庚二酮）。

例如，在使用利用ALD法的沉积装置形成氧化硅膜的情况下，使六氯乙硅烷附着在形成膜的表面，去除附着物所包含的氯，供应氧化性气体（例如，O₂或一氧化二氮）的自由基使其与附着物起反应。

例如，在使用利用ALD法的沉积装置形成钨膜的情况下，依次反复引入WF₆气体和B₂H₆气体形成初始钨膜，然后同时引入WF₆气体和H₂气体形成钨膜。注意，也可以使用SiH₄气体代替B₂H₆气体。

例如，在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-Zn-O膜的情况下，依次反复引入In（CH₃）₃气体和O₃气体形成In-O层，然后同时引入Ga（CH₃）₃气体和O₃气体形成GaO层，之后同时引入Zn（CH₃）₂气体和O₃气体形成ZnO层。注意，这些层的顺序不局限于上述例子。也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H₂O气体代替O₃气体，但是优选使用不包含H的O₃气体。另外，也可以使用In（C₂H₅）₃气体代替In（CH₃）₃气体。也可以使用Ga（C₂H₅）₃气体代替Ga（CH₃）₃气体。还可以使用In（C₂H₅）₃气体代替In（CH₃）₃气体。另外，也可以使用Zn（CH₃）₂气体。

本实施方式可以与本说明书所示的其他实施方式适当地组合。

<变形例1>

参照图9对实施方式1中的开口364a的变形例进行说明。在图9中，与图3同样地，在A-B的范围内示出驱动电路部的截面图，而在C-D的范围内示出像素部的截面图。

在图3中，在开口364a中透光导电膜316a只设置在导电膜304b上，但在图9中在开口364c中透光导电膜316a除了接触于导电膜304b以外还接触于衬底302。通过采用上述结构，增大透光导电膜316a与导电膜304b的接触面积，由此可以降低接触电阻。

图9中的由虚线圈围绕的区域370具有结构，其中绝缘膜覆盖导电膜304b的一个端部，导电膜310c在于绝缘膜（这里栅极绝缘膜）上，导电膜（这里透光导电膜316a）电连接导电膜304b与导电膜310c。该结构可以应用到半导体装置的端子部，由此可以同样地降低接触电阻。

<变形例2>

参照图10对实施方式1中的开口364a的其他变形例进行说明。在图10中，与图3同样地，在A-B的范围内示出驱动电路部的截面图，而在C-D的范围内示出像素部的截面图。

图10的截面图与图3的截面图的不同之处在于：对绝缘膜314、绝缘膜312、绝缘膜306及绝缘膜305同时进行蚀刻而形成开口。

这里，参照图4A至图4C、图5A至图5C、图11A至图11C、图12A至图12C说明图10所示的液晶显示装置的制造方法。

与实施方式1同样地，通过图4A至图4C以及图5A至图5C的工序，如图11A所示，在衬底302上形成用作栅电极的导电膜304a、导电膜304b、导电膜304c、用作栅极绝缘膜的绝缘膜305及绝缘膜306、氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d、导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e以及绝缘膜311。在该工序中进行第一图案化至第三图案化，分别形成导电膜304a、导电膜304b、导电膜304c、氧化物半导体膜308a、氧化物半导体膜308b、氧化物半导体膜308d、导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e。

接着，通过绝缘膜311被加工成所希望的区域，形成绝缘膜312及开口362。通过第四图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜311、开口362（参照图11B）。

接着，在绝缘膜312及氧化物半导体膜308d上形成绝缘膜313（参照图11C）。

接着，通过绝缘膜313、绝缘膜312、绝缘膜306及绝缘膜305被加工成所希望的区域，形成绝缘膜314、开口364a、开口364b。通过第五图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜314、开口364a、开口364b（参照图12A）。

像这样，通过设置开口364a，可以提高后续形成的开口364a、绝缘膜305、绝缘膜306、导电膜310c上的膜的覆盖性。

接着，以覆盖开口364a、开口364b的方式在绝缘膜314上形成透光导电膜315（参照图12B）。

接着，通过透光导电膜315被加工成所希望的区域，形成透光导电膜316a、透光导电膜316b。通过第六图案化在所希望的区域中形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成透光导电膜316a、透光导电膜316b（参照图12C）。

可以通过上述工序在衬底302上形成包括晶体管的像素部及驱动电路部。在本实施方式所示的制造工序中通过第一图案化至第六图案化，即使用六个掩模，来同时形成晶体管及电容器。

<变形例3>

这里，参照图13对实施方式1中的液晶显示装置的变形例进行说明。在图13中，与图3同样地，在A-B的范围内示出驱动电路部的截面图，而在C-D的范围内示出像素部的截面图。

图13的截面图与图3的截面图的不同之处在于平坦化膜317在于取向膜318下。

平坦化膜317是填充在至少用作像素电极的透光导电膜316b的凹部的有机树脂膜。通过在透光导电膜316b的凹部且液晶显示装置的背光透过的区域（即在设置于透光导电膜308c的开口中的凹部）填充平坦化膜317，可以减少形成取向膜的区域的凹凸。换言之，可以减少形成在透光导电膜316b上的取向膜318的凹凸。注意，凹部的深度相当于绝缘膜312的厚度。

平坦化膜317优选透光。注意，本发明的一个方式不局限于此。例如，平坦化膜317也可以具有滤光片或黑矩阵的功能。例如，在具有滤光片的功能的情况下，例如，按红色的像素、蓝色的像素、绿色的像素的每一个形成有色性的平坦化膜317。

作为平坦化膜317可以使用有机树脂诸如丙烯酸树脂、聚酰亚胺树脂或环氧树脂。注意，平坦化膜317的厚度为绝缘膜312的厚度以上且1500nm以下，优选为绝缘膜312的厚度以上且1000nm以下。在平坦化膜317的厚度为绝缘膜312的厚度以上的情况下，可以在透光导电膜316b的凹部填充平坦化膜317，由此可以减少被形成取向膜318的区域的凹凸。注意，在平坦化膜317的厚度厚的情况下，当控制液晶层320的取向时，施加到用作像素电极的透光导电膜316b的电压变大，而功耗增大。由此平坦化膜317的厚度优选为1500nm以下。

通过使用有机树脂形成平坦化膜317，可以使用平坦化膜317填充至少用作像素电极的透光导电膜316b的凹部，由此可以减少包括在液晶层320中的液晶分子的取向无序。

通过使用湿式法诸如旋涂法、浸涂法、狭缝涂布法、喷墨法、印刷法形成平坦化膜317，可以形成其表面平坦的平坦化膜317而不受到被形成平坦化膜317的区域的凹凸。在平坦化膜317通过旋涂法、浸涂法或狭缝涂布法形成的情况下，在涂敷组成物之后，通过第七图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成平坦化膜317。

本变形例所示的液晶显示装置在用作像素电极的透光导电膜316b上包括平坦化膜317，所以在透光导电膜316b的凹部填充平坦化膜317，而且平坦化膜317的表面的凹凸很少。其结果是，可以减少设置在平坦化膜317上的取向膜318的表面的凹凸及液晶的取向无序。其结果是，可以减少液晶显示装置的显示不良。

<变形例4>

这里，参照图14对实施方式1中的液晶显示装置的变形例进行说明。在图14中，与图3同样地，在A-B的范围内是驱动电路部的截面图，而在C-D的范围内是像素部的截面图。

图14的截面图与图3的截面图的不同之处在于使取向膜318的厚度变厚以减少像素部的凹凸。

注意，在本实施例中，像素部的透光导电膜316b上的取向膜318完全填充因绝缘膜312产生的透光导电膜316b的凹部360，但是本发明不局限于此。取向膜318以具有缓坡的端部的方式形成，而填充凹部360的一部分。

<变形例5>

对将液晶元件用于像素301的液晶显示装置的变形例进行说明。在图3、图9、图10、图13及图14所示的液晶显示装置中，透光导电膜308c与绝缘膜314接触，但是也可以与绝缘膜305接触。此时，由于不需要设置图6A至图6C所示那样的开口362，所以可以减少透光导电膜316a、透光导电膜316b表面的凹凸。由此，可以减少包含在液晶层320中的液晶材料的取向无序。可以制造对比度高的液晶显示装置。

为了获得这种结构，在图4B中在形成氧化物半导体膜307之前对绝缘膜306选择性地进行蚀刻而使绝缘膜305的一部分露出。

<变形例6>

这里，参照图15、图16A至图16C以及图17A至图17C对实施方式1所示的液晶显示装置的变形例进行说明。在图15中，在A-B的范围内示出驱动电路部的截面图，而在C-D的范围内示出像素部的截面图。注意，这里使用实施方式1，但是可以将本变形例适当地应用于其他变形例。

图15所示的液晶显示装置与实施方式1所示的液晶显示装置的不同之处在于使用沟道保护型晶体管。

在驱动电路部中，晶体管102包括用作栅电极的导电膜304a、集体地用作栅极绝缘膜的绝缘膜305及绝缘膜306、形成有沟道区域的氧化物半导体膜308a以及用作源电极及漏电极的导电膜310a及导电膜310b。在氧化物半导体膜308a之后且导电膜310a、导电膜310b之前设置用作沟道保护膜的绝缘膜312。此外，在导电膜310a、导电膜310b、导电膜310c上设置有用作保护膜的绝缘膜314。

在像素部中，晶体管103包括用作栅电极的导电膜304c、集体地用作栅极绝缘膜的绝缘膜305及绝缘膜306、形成在栅极绝缘膜上且形成有沟道区域的氧化物半导体膜308b以及用作源电极及漏电极的导电膜310d及导电膜310e。在氧化物半导体膜308b之后且导电膜310d、导电膜310e之前设置用作沟道保护膜的绝缘膜312。此外，在导电膜310d、导电膜310e上设置有用作保护膜的绝缘膜314。

用作像素电极的透光导电膜316b通过设置在绝缘膜314中的开口与导电膜310e连接。

另外，电容器105包括用作电容器105的一个电极的透光导电膜308c、用作介电膜的绝缘膜314以及用作电容器105的另一个电极的透光导电膜316b。

在驱动电路部中，通过与透光导电膜316b同时形成的透光导电膜316a，连接导电膜304b与导电膜310c，该导电膜304b与导电膜304a、导电膜304c同时形成，而该导电膜310c与导电膜310a、导电膜310b、导电膜310d、导电膜310e同时形成。

在本变形例中，当对导电膜310a、导电膜310b、导电膜310d、导电膜310e进行蚀刻时，氧化物半导体膜308a、氧化物半导体膜308b由绝缘膜312覆盖。因此，氧化物半导体膜308a、氧化物半导体膜308b不受到因用来形成导电膜310a、导电膜310b、导电膜310d、导电膜310e的蚀刻导致的损伤。绝缘膜312是包含比化学计量组成更高比例的氧的氧化物绝缘膜。由此，可以使包含在绝缘膜312中的氧的一部分移动到氧化物半导体膜308a、氧化物半导体膜308b中来减少氧化物半导体膜308a、氧化物半导体膜308b中的氧缺陷量。

参照图4A至图4C、图16A至图16C以及图17A至图17C说明图15所示的液晶装置中的衬底302上的元件部的形成方法。

与实施方式1同样地，通过图4A至图4C的工序，在衬底302上形成用作栅电极的导电膜304a、导电膜304b、导电膜304c、用作栅极绝缘膜的绝缘膜305及绝缘膜306、氧化物半导体膜308a、氧化物半导体膜308b以及氧化物半导体膜308d。注意，在该工序中，通过进行第一图案化及第二图案化来分别形成导电膜304a、导电膜304b、导电膜304c、氧化物半导体膜308a、氧化物半导体膜308b以及氧化物半导体膜308d。

接着，与实施方式1同样地形成层叠绝缘膜311a及绝缘膜311b的绝缘膜311（参照图16A）。

然后，与实施方式1同样地进行加热处理，以使包含在绝缘膜311中的氧的一部分移动到氧化物半导体膜308a、氧化物半导体膜308b中，从而可以减少包含在氧化物半导体膜308a、氧化物半导体膜308b中的氧缺陷量。

接着，通过绝缘膜311被加工成所希望的区域，在氧化物半导体膜308a、氧化物半导体膜308b上形成绝缘膜312（参照图16B）。在该工序中，在使用与绝缘膜312同样的材料形成绝缘膜306的情况下，绝缘膜306的一部分被蚀刻，只残留被氧化物半导体膜308a、氧化物半导体膜308b覆盖的区域。注意，通过第三图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜306及绝缘膜312。

然后，在绝缘膜305、绝缘膜306、氧化物半导体膜308a以及氧化物半导体膜308b上形成导电膜之后，通过与实施方式1同样的工序形成导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e（参照图16C）。通过第四图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e。

接着，在绝缘膜305、绝缘膜312、氧化物半导体膜308d、导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e上形成绝缘膜313（参照图17A）。

接着，与变形例2同样地，通过绝缘膜313被加工成所希望的区域，形成绝缘膜314、开口384a、开口384b。注意，通过第五图案化在所希望的区域中形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成绝缘膜314、开口384a、开口384b（参照图17B）。

像这样，通过设置开口384a，可以提高后续形成且位于导电膜304b、绝缘膜305、导电膜310c上的膜的覆盖性。

接着，与实施方式1同样地，以覆盖开口384a、开口384b的方式在绝缘膜314上形成透光导电膜。接着，通过透光导电膜被加工成所希望的区域，形成透光导电膜316a、透光导电膜316b。通过第六图案化在所希望的区域上形成掩模，然后对不被该掩模覆盖的区域进行蚀刻，从而可以形成透光导电膜316a、透光导电膜316b（参照图17C）。

可以通过上述工序在衬底302上形成包括晶体管的像素部及驱动电路部。在本实施方式所示的制造工序中通过第一图案化至第六图案化，即使用六个掩模，来同时形成晶体管及电容器。

<变形例7>

在本实施方式及变形例中，作为电容器105的一对电极使用透光导电膜308c及透光导电膜316b。如图40及图41所示，也可以在绝缘膜312与绝缘膜314之间形成透光导电膜325，在绝缘膜314上形成透光导电膜316d，作为形成电容器105的一对电极可以使用透光导电膜325及透光导电膜316d代替透光导电膜308c及透光导电膜316b。

再者，也可以在绝缘膜312上形成包含丙烯酸树脂、环氧树脂、聚酰亚胺等的有机绝缘膜。由于丙烯酸树脂等的有机绝缘膜的平坦性高，所以可以减少透光导电膜316a表面的不均匀。由此，可以减少包含在液晶层320中的液晶材料的取向无序。另外，可以制造对比度高的半导体装置。

如图42A所示，也可以采用如下结构：使导电膜304b与导电膜310c彼此接触；在绝缘膜314上形成平坦化膜317；在平坦化膜317、绝缘膜314、绝缘膜312中形成开口；形成通过该开口与导电膜310c接触的透光导电膜326；以及在平坦化膜317及透光导电膜326上形成绝缘膜324。再者，如图42B所示，在绝缘膜314上形成平坦化膜317，在平坦化膜317上形成透光导电膜325，在平坦化膜317及透光导电膜325上形成绝缘膜324，在绝缘膜324上形成透光导电膜316d，并且可以将透光导电膜325及透光导电膜316d用作电容器105的一对电极。注意，绝缘膜324可以使用与绝缘膜314同样的材料。

实施方式2

在本实施方式中将对能够应用于实施方式1所示的晶体管的变形例进行说明。

<变形例1：关于基底绝缘膜>

在实施方式1所示的晶体管102、晶体管103中，可以根据需要在衬底302与导电膜304a、导电膜304b、导电膜304c之间设置基底绝缘膜。作为基底绝缘膜的材料的例子可以举出氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝等。注意，当作为基底绝缘膜的材料使用氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等时，可以抑制杂质诸如碱金属、水、氢等从衬底302扩散到氧化物半导体膜308a、氧化物半导体膜308b中。

基底绝缘膜可以利用溅射法、CVD法等来形成。

<变形例2：关于栅极绝缘膜>

在实施方式1中的晶体管102、晶体管103中，可以根据需要改变用作栅极绝缘膜的绝缘膜的叠层结构。这里，使用晶体管103进行说明。

如图18A所示，在栅极绝缘膜中，在用作栅电极的导电膜304c上依次层叠绝缘膜305及绝缘膜306。

当在导电膜304c上设置使用氮化物绝缘膜形成的绝缘膜305时，可以防止来自导电膜304c的杂质，典型地是氢、氮、碱金属或碱土金属等移动到氧化物半导体膜308b中。

此外，当在氧化物半导体膜308b一侧设置使用氧化物绝缘膜形成的绝缘膜306时，可以降低绝缘膜306与氧化物半导体膜308b之间的界面的缺陷态密度。其结果是，可以得到电特性的劣化少的晶体管。注意，与绝缘膜312b同样地，优选形成包含比化学计量组成更高比例的氧的氧化物绝缘膜作为绝缘膜306。这是因为可以进一步降低在绝缘膜306与氧化物半导体膜308b之间的界面的缺陷态密度。

如图18A所示，绝缘膜305可以具有叠层结构，其中从导电膜304c一侧依次层叠缺陷少的氮化物绝缘膜305a、氢阻挡性高的氮化物绝缘膜305b。当在绝缘膜305中设置缺陷少的氮化物绝缘膜305a时，可以提高栅极绝缘膜的耐压。此外，当设置氢阻挡性高的氮化物绝缘膜305b时，可以防止来自导电膜304c及氮化物绝缘膜305a的氢移动到氧化物半导体膜308b中。

以下示出图18A所示的氮化物绝缘膜305a、氮化物绝缘膜305b的制造方法的一个例子。首先，通过将硅烷、氮和氨的混合气体用作源气体的等离子体CVD法形成缺陷少的氮化硅膜作为氮化物绝缘膜305a。接着，将源气体切换为硅烷及氮的混合气体而形成氢浓度低且能够阻挡氢的氮化硅膜作为氮化物绝缘膜305b。通过采用上述形成方法，可以形成层叠有缺陷少且具有氢阻挡性的氮化物绝缘膜的栅极绝缘膜。

或者，如图18B所示，绝缘膜305可以具有叠层结构，其中从导电膜304c一侧依次层叠杂质阻挡性高的氮化物绝缘膜305c、缺陷少的氮化物绝缘膜305a、氢阻挡性高的氮化物绝缘膜305b。当在绝缘膜305中设置杂质阻挡性高的氮化物绝缘膜305c时，可以防止来自导电膜304c的杂质，典型地是氢、氮、碱金属或碱土金属等移动到氧化物半导体膜308b中。

以下示出图18B所示的氮化物绝缘膜305a、氮化物绝缘膜305b、氮化物绝缘膜305c的形成方法的一个例子。首先，通过将硅烷、氮和氨的混合气体用作源气体的等离子体CVD法形成杂质阻挡性高的氮化硅膜作为氮化物绝缘膜305c。接着，通过增加氨流量，形成缺陷少的氮化硅膜作为氮化物绝缘膜305a。接着，将源气体切换为硅烷及氮的混合气体而形成氢浓度低且能够阻挡氢的氮化硅膜作为氮化物绝缘膜305b。通过采用上述形成方法，可以形成具有缺陷少且具有杂质阻挡性的氮化物绝缘膜的叠层结构的绝缘膜305。

<变形例3：关于一对电极>

对在实施方式1中的液晶显示装置中能够用于导电膜310a、导电膜310b、导电膜310c、导电膜310d、导电膜310e的材料进行说明。这里，使用晶体管103进行说明。

作为设置在实施方式1所示的晶体管103中的导电膜310d、导电膜310e，优选使用钨、钛、铝、铜、钼、铬或钽或者其合金等容易与氧起反应的导电材料。由此，氧化物半导体膜308b所含的氧与导电膜310d、导电膜310e所含的导电材料起反应，因此氧缺陷区域形成在氧化物半导体膜308b中。此外，有时，形成导电膜310d、导电膜310e的导电材料的构成元素的一部分混入氧化物半导体膜308b。其结果是，如图19所示，低电阻区域334a、低电阻区域334b形成在氧化物半导体膜308b中的与导电膜310d、导电膜310e接触的区域附近。低电阻区域334a、低电阻区域334b形成在绝缘膜306与导电膜310d、导电膜310e之间以与导电膜310d、导电膜310e接触。低电阻区域334a、低电阻区域334b由于导电性高，所以可以降低氧化物半导体膜308b与导电膜310d、导电膜310e之间的接触电阻，因此可以增大晶体管的通态电流（on-state current）。

另外，导电膜310d、导电膜310e也可以具有上述容易与氧起反应的导电材料和氮化钛、氮化钽、钌等不容易与氧起反应的导电材料的叠层结构。通过采用上述叠层结构，能够防止导电膜310d、导电膜310e与氧化物半导体膜308b之间的界面处的导电膜310d、导电膜310e的氧化，由此能够抑制导电膜310d、导电膜310e的电阻率上升。

<变形例4：关于氧化物半导体膜>

在实施方式1所示的晶体管102、晶体管103的制造方法中，在形成导电膜310a、导电膜310b、导电膜310d、导电膜310e之后，将氧化物半导体膜308a、氧化物半导体膜308b暴露于产生在氧气氛中的等离子体，来对氧化物半导体膜308a、氧化物半导体膜308b供应氧。作为氧化性气氛的例子可举出氧、臭氧、一氧化二氮、二氧化氮等的气氛。而且，在该等离子体处理中，优选将氧化物半导体膜308a、氧化物半导体膜308b暴露于在对衬底302一侧不施加偏压的状态下产生的等离子体中。其结果是，能够不使氧化物半导体膜308a、氧化物半导体膜308b受损伤，且能供应氧，由此可减少氧化物半导体膜308a、氧化物半导体膜308b中的氧缺陷量。此外，可以去除因蚀刻处理而残留在氧化物半导体膜308a、氧化物半导体膜308b的表面上的杂质诸如氟或氯等卤素等。

<变形例5：关于氧化物半导体膜>

在实施方式1所示的晶体管102、晶体管103中根据需要氧化物半导体膜可以具有叠层结构。这里，使用晶体管103进行说明。

在图20所示的晶体管中，在绝缘膜306与导电膜310d、导电膜310e之间形成有包括氧化物半导体膜的多层膜336。

多层膜336包括氧化物半导体膜336a及氧化物膜336b。即，多层膜336具有两层结构。另外，氧化物半导体膜336a的一部分用作沟道区域。另外，以与多层膜336接触的方式形成绝缘膜312a，以与绝缘膜312a接触的方式形成氧化物膜336b。即，在氧化物半导体膜336a与绝缘膜312a之间设置有氧化物膜336b。

氧化物膜336b是包含形成氧化物半导体膜336a的元素中的一种以上的氧化物膜。由于氧化物膜336b包含形成氧化物半导体膜336a的元素中的一种以上，所以在氧化物半导体膜336a与氧化物膜336b之间的界面不容易产生界面散射。由此，由于在该界面处载流子的移动不被阻碍，因此晶体管的场效应迁移率得到提高。

氧化物膜336b典型的是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物（M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf）。与氧化物半导体膜336a相比，氧化物膜336b的导带底端的能量较接近于真空能级，典型的是，氧化物膜336b的导带底端的能量和氧化物半导体膜336a的导带底端的能量之间的差异优选为0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。换而言之，氧化物膜336b的电子亲和势与氧化物半导体膜336a的电子亲和势之差为0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。

氧化物膜336b优选包含In因为可以提高载流子迁移率（电子迁移率）。

当使氧化物膜336b具有其原子数比高于In的原子数比的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf，有时具有如下效果：（1）使氧化物膜336b的能隙增大；（2）使氧化物膜336b的电子亲和势减小；（3）遮蔽来自外部的杂质；（4）与氧化物半导体膜336a相比绝缘性提高；（5）由于Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf是与氧的键合力强的金属元素，所以通过具有其原子数比高于In的原子数比的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf，在氧化物膜336b中不容易产生氧缺陷。

在氧化物膜336b为In-M-Zn氧化物膜的情况下，当In和M之和为100atomic%时，In与M的比率优选如下：In的原子数比率低于50atomic%且M的原子数比率为50atomic%以上，更优选如下：In的原子数比率低于25atomic%且M的原子数比率为75atomic%以上。

另外，在氧化物半导体膜336a及氧化物膜336b为In-M-Zn氧化物（M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf）的情况下，氧化物膜336b中的M原子（M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf）的比率高于氧化物半导体膜336a中的M的比率。典型的是，各膜中的M的比率为氧化物半导体膜336a中的M的比率的1.5倍以上，优选为2倍以上，更优选为3倍以上。

另外，在氧化物半导体膜336a及氧化物膜336b为In-M-Zn氧化物膜（M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf）的情况下，当在氧化物膜336b中满足In:M:Zn=x₁：y₁：z₁[原子数比]，且在氧化物半导体膜336a中满足In：M：Zn=x₂：y₂：z₂[原子数比]时，y₁/x₁高于y₂/x₂。优选y₁/x₁为y₂/x₂的1.5倍以上。更优选的是，y₁/x₁为y₂/x₂的2倍以上。进一步优选的是y₁/x₁为y₂/x₂的3倍以上。此时，优选的是在氧化物半导体膜中y₁为x₁以上因为包括该氧化物半导体膜的晶体管可以具有稳定的电特性。但是，当y₁为x₁的3倍以上时，包括该氧化物半导体膜的晶体管的场效应迁移率降低。因此，y₁优选小于x₁的3倍。

例如，作为氧化物半导体膜336a可以使用原子数比为In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn氧化物。作为氧化物膜336b可以使用原子数比为In：Ga：Zn=1：3：n（n是2以上且8以下的整数）、1：6：m（m是2以上且10以下的整数）或1：9：6的In-Ga-Zn氧化物。注意，氧化物半导体膜336a及氧化物膜336b的原子数比在上述原子数比的±20%的范围内变动。在氧化物半导体膜336a中，Zn的比率优选为Ga以上，因为容易形成CAAC-OS。

当在后面形成绝缘膜312b时，氧化物膜336b也用作缓和对氧化物半导体膜336a所造成的损伤的膜。

氧化物膜336b的厚度为3nm以上且100nm以下，优选为3nm以上且50nm以下。

氧化物膜336b与氧化物半导体膜336a同样地例如可以具有非单晶结构。非单晶结构例如包括下述c轴取向结晶氧化物半导体（C Axis Aligned Crystalline OxideSemiconductor：CAAC-OS）、多晶结构、下述微晶结构或非晶结构。

注意，氧化物半导体膜336a及氧化物膜336b都是包括如下区域中的两种以上的混合膜：具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、CAAC-OS区域和具有单晶结构的区域。另外，混合膜有时例如包括具有非晶结构的区域、具有微晶结构的区域、具有多晶结构的区域、CAAC-OS区域和具有单晶结构的区域中的两种以上的叠层结构。

在此，在氧化物半导体膜336a与绝缘膜312a之间设置有氧化物膜336b。由此，若在氧化物膜336b与绝缘膜312a之间因杂质及缺陷形成陷阱态，则在该陷阱态与氧化物半导体膜336a之间有间隔，所以在氧化物半导体膜336a中流过的电子不容易被陷阱态俘获。因此，不仅能够增大晶体管的通态电流，而且能够提高场效应迁移率。当电子被陷阱态俘获时，该电子成为固定负电荷。其结果是，导致晶体管的阈值电压发生变动。然而，通过氧化物半导体膜336a与陷阱态之间有间隔，能够抑制电子被陷阱态俘获，从而能够减少阈值电压的变动。

此外，由于氧化物膜336b能够遮蔽来自外部的杂质，所以可以减少从外部移动到氧化物半导体膜336a中的杂质量。此外，在氧化物膜336b中不容易形成氧缺陷。由此，能够减少氧化物半导体膜336a中的杂质浓度及氧缺陷量。

注意，氧化物半导体膜336a及氧化物膜336b不以简单地层叠各膜的方式来形成，而是以形成连续接合（在此，特指在各膜之间导带底端的能量连续地变化的结构）的方式来形成。换而言之，采用在各界面不存在杂质的叠层结构，该杂质会形成俘获中心或再结合中心等缺陷能级。如果杂质存在于层叠有的氧化物半导体膜336a与氧化物膜336b之间，则能带失去连续性，因此，载流子因在界面被俘获或者再结合而消失。

为了形成连续能带，需要使用包括装载闭锁室的多室成膜装置（溅射装置）以使各膜不暴露于大气中的方式连续地形成。在溅射装置的各处理室中，优选使用低温泵等吸附式真空泵进行高真空抽气（抽空到5×10^-7Pa至1×10^-4Pa左右）以尽可能地去除对氧化物半导体膜来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体、尤其是包含碳或氢的气体从抽气系统倒流到处理室内。

在图20中，多层膜336具有氧化物半导体膜336a及氧化物膜336b的两层结构，但是多层膜336也可以具有在绝缘膜306与氧化物半导体膜336a之间还设置与氧化物膜336b同样的膜的三层结构。此时，设置在绝缘膜306与氧化物半导体膜336a之间的氧化物膜的厚度优选比氧化物半导体膜336a薄。当氧化物膜的厚度为1nm以上且5nm以下，优选为1nm以上且3nm以下时，可以减少晶体管的阈值电压的变动量。

<变形例6：关于氧化物半导体膜>

在变形例5中可以适当地改变包括氧化物半导体膜的多层膜的结构。这里，使用晶体管103进行说明。

如图21所示，在绝缘膜306与绝缘膜312a之间形成有包括氧化物半导体膜的多层膜336。

多层膜336包括形成在绝缘膜306与导电膜310d、导电膜310e之间的氧化物半导体膜336a、形成在氧化物半导体膜336a、导电膜310d、导电膜310e上的氧化物膜336b。另外，氧化物半导体膜336a的一部分用作沟道区域。另外，以与多层膜336接触的方式形成绝缘膜312a，以与绝缘膜312a接触的方式形成有氧化物膜336b。即，在氧化物半导体膜336a与绝缘膜312a之间设置有氧化物膜336b。

本变形例中的晶体管103是晶体管，其中氧化物半导体膜336a与导电膜310d、导电膜310e之间的接触电阻比变形例5中的晶体管低，且通态电流与变形例5中的晶体管相比得到提高因为导电膜310d、导电膜310e与氧化物半导体膜336a接触。

此外，由于在本变形例中的晶体管103中导电膜310d、导电膜310e与氧化物半导体膜336a接触，所以可以使氧化物膜336b变厚而不使氧化物半导体膜336a与导电膜310d、导电膜310e之间的接触电阻增高。因此，可以抑制形成因绝缘膜312b时的等离子体损伤或绝缘膜312a、绝缘膜312b的构成元素的混入等产生的陷阱态形成在氧化物半导体膜336a与氧化物膜336b之间的界面附近。换而言之，本变形例中的晶体管能够实现通态电流的提高及阈值电压变动的降低。

<变形例7：关于晶体管的结构>

在实施方式1中的晶体管102、晶体管103中可以根据需要设置隔着氧化物半导体膜彼此对置的多个栅电极。这里，使用晶体管103进行说明。

图22中的晶体管103包括设置在衬底302上的导电膜304c、形成在衬底302及导电膜304c上的绝缘膜305及绝缘膜306、隔着绝缘膜305及绝缘膜306与导电膜304c重叠的氧化物半导体膜308b、与氧化物半导体膜308b接触的导电膜310d、导电膜310e。此外，在绝缘膜306、氧化物半导体膜308b、导电膜310d、导电膜310e上形成有层叠有绝缘膜312a及绝缘膜312b的绝缘膜312以及绝缘膜314。另外，设置有隔着绝缘膜312及绝缘膜314与氧化物半导体膜308b重叠的透光导电膜316c。

导电膜304c与透光导电膜316c隔着氧化物半导体膜308b对置。将导电膜304c及透光导电膜316c都用作栅电极。透光导电膜316c优选与透光导电膜316b同时形成因为可以减少工序数。

本变形例中的晶体管103包括隔着氧化物半导体膜308b对置的导电膜304c及透光导电膜316c。通过对导电膜304c及透光导电膜316c施加不同电位，可以控制晶体管103的阈值电压。

注意，本实施方式所示的结构、方法等可以与其他实施方式及实施例所示的结构、方法等适当地组合而实施。

实施方式3

在本实施方式中，将对在包括于上述实施方式所说明的半导体装置中的晶体管中能够用于氧化物半导体膜308a、氧化物半导体膜308b、透光导电膜308c及多层膜336的一个方式进行说明。注意，这里，以氧化物半导体膜为一个例子进行说明，但多层膜中的氧化物膜也可以采用同样的结构。

下面，对氧化物半导体膜的结构进行说明。

氧化物半导体膜大致分为单晶氧化物半导体膜和非单晶氧化物半导体膜。非单晶氧化物半导体膜包括非晶氧化物半导体膜、微晶氧化物半导体膜、多晶氧化物半导体膜及CAAC-OS膜等。

非晶氧化物半导体膜具有无序的原子排列并不具有结晶成分。其典型例子是即使在微小区域中也不具有结晶部而膜整体具有非晶结构的氧化物半导体膜。

微晶氧化物半导体膜例如包括1nm以上且小于10nm的尺寸的微晶（也称为纳米晶）。因此，微晶氧化物半导体膜的原子排列的有序度比非晶氧化物半导体膜高。因此，微晶氧化物半导体膜的缺陷态密度低于非晶氧化物半导体膜。

CAAC-OS膜是包含多个结晶部的氧化物半导体膜之一，大部分的结晶部能够容纳于一边短于100nm的立方体内。因此，有时包括在CAAC-OS膜中的结晶部能够容纳于一边短于10nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体膜。下面，对CAAC-OS膜进行详细的说明。

在CAAC-OS膜的透射电子显微镜（TEM）图像中，无法清楚地观察到结晶部与结晶部之间的边界即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。

根据从大致平行于样品面的方向观察的CAAC-OS膜的TEM图像（截面TEM图像）可知在结晶部中金属原子排列为层状。各金属原子层具有反映其上形成CAAC-OS膜的面（以下，其上形成CAAC-OS膜的面也称为形成面）或CAAC-OS膜的顶面的形态并以平行于CAAC-OS膜的形成面或顶面的方式排列。

另一方面，根据从大致垂直于样品面的方向观察的CAAC-OS膜的TEM图像（平面TEM图像）可知在结晶部中金属原子排列为三角或六角配置。但是，在不同的结晶部之间金属原子的排列没有规律性。

由截面TEM图像及平面TEM图像可知，在CAAC-OS膜的结晶部中发现了取向性。

使用X射线衍射（XRD）装置对CAAC-OS膜进行结构分析。例如，当利用out-of-plane法分析包括InGaZnO₄的结晶的CAAC-OS膜时，在衍射角（2θ）为31°附近时常出现峰值。由于该峰值来源于InGaZnO₄结晶的（009）面，由此可以确认CAAC-OS膜中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的形成面或顶面的方向。

另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS膜时，在2θ为56°附近时常出现峰值。该峰值来源于InGaZnO₄结晶的（110）面。在此，将2q固定为56°附近并在以样品面的法线向量为轴（f轴）旋转样品的条件下进行分析（f扫描）。在该样品是InGaZnO₄的单晶氧化物半导体膜的情况下，出现六个峰值。该六个峰值来源于相等于（110）面的结晶面。另一方面，在该样品是CAAC-OS膜的情况下，即使在将2θ固定为56°附近的状态下进行φ扫描也不能清楚地观察到峰值。

由上述结果可知，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间是不同的，但是c轴都是在平行于形成面或顶面的法线向量的方向上一致。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。

注意，结晶部在沉积CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述，结晶的c轴在平行于形成面或顶面的法线向量的方向上一致。由此，例如，在CAAC-OS膜的形状因蚀刻等而发生改变的情况下，c轴不一定平行于CAAC-OS膜的形成面或顶面的法线向量。

此外，CAAC-OS膜中的晶化度不一定均匀。例如，在从膜的顶面附近产生引起CAAC-OS膜的结晶成长的情况下，有时顶面附近的晶化度高于形成面附近的晶化度。另外，当对CAAC-OS膜添加杂质时，被添加了杂质的区域的晶化度改变，并且有时CAAC-OS膜中的晶化度根据区域而不同。

注意，当利用out-of-plane法分析包括InGaZnO₄结晶的CAAC-OS膜时，除了在2θ为31°附近的峰值之外，有时还在36°附近观察到2θ的峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不具有c轴取向的结晶。优选的是，在CAAC-OS膜中在31°附近时出现2θ的峰值而在36°附近时不出现2θ的峰值。

通过在晶体管中使用CAAC-OS膜，起因于可见光或紫外光的照射的晶体管的电特性的变动小。因此，该晶体管具有高可靠性。

另外，例如，有时在CAAC-OS的电子衍射图案中，观察到斑点（亮点）。将使用束径为10nmφ以下或5nmφ以下的电子线而得到的电子衍射图案称为纳米束电子衍射图案。

图23A是包括CAAC-OS膜的样品的纳米束电子衍射图案的一个例子。在此，将样品沿着垂直于CAAC-OS膜的形成面的方向截断，使其厚度减薄以使其厚度为40nm左右。此外，使其直径为1nmφ的电子线从垂直于样品的截断面的方向入射。在图23A中，在CAAC-OS膜的纳米束电子衍射图案中可以观察到斑点。

注意，氧化物半导体膜例如也可以是包括非晶氧化物半导体膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的叠层膜。

<形成CAAC-OS的方法>

因为包括在CAAC-OS中的结晶部的c轴在平行于形成CAAC-OS的表面的法线向量或CAAC-OS的表面的法线向量的方向上一致，所以根据CAAC-OS的形状（形成CAAC-OS的表面的截面形状或CAAC-OS的表面的截面形状）c轴的方向可以彼此不同。注意，当形成CAAC-OS时，结晶部的c轴方向是平行于形成CAAC-OS的表面的法线向量或CAAC-OS的表面的法线向量的方向。结晶部通过成膜或成膜后的加热处理等晶化处理来形成。

作为形成CAAC-OS的方法可以举出如下三个方法。

第一个方法是：通过在100℃以上且450℃以下的温度下形成氧化物半导体膜，在氧化物半导体膜中形成c轴在平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上一致的结晶部。

第二个方法是：通过在以薄厚度形成氧化物半导体膜之后进行在200℃以上且700℃以下的温度下对其进行加热，在氧化物半导体膜中形成c轴在平行于形成氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上一致的结晶部。

第三个方法是：通过在以薄厚度形成第一氧化物半导体膜之后在200℃以上且700℃以下的温度下对其进行加热，并形成第二氧化物半导体膜，来在第二氧化物半导体膜中形成c轴在平行于形成第二氧化物半导体膜的表面的法线向量或第二氧化物半导体膜的表面的法线向量的方向上一致的结晶部。

这里，对用来形成CAAC-OS的第一个方法进行说明。

<靶材及靶材的形成方法>

通过利用使用多晶氧化物半导体溅射靶材的溅射法来形成CAAC-OS。当离子碰撞到该溅射靶材时，包含在溅射靶材中的结晶区域沿着a-b面从靶材分离，换而言之，具有平行于a-b面的面的溅射粒子（平板状溅射粒子或颗粒状溅射粒子）从溅射靶材会剥离。此时，通过使该平板状溅射粒子或颗粒状溅射粒子在保持为结晶状态的情况下到达形成CAAC-OS的表面，可以沉积CAAC-OS。

为了沉积CAAC-OS，优选应用如下条件。

通过减少在沉积期间混入CAAC-OS膜的杂质量，可以抑制杂质所导致的结晶态的损坏。例如，可以降低存在于成膜室内的杂质（例如氢、水、二氧化碳及氮）的浓度。另外，可以降低沉积气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下，更优选为-120℃以下的沉积气体。

通过提高沉积期间的形成CAAC-OS的表面的加热温度（例如，衬底加热温度），在溅射粒子到达形成CAAC-OS的表面之后，容易发生溅射粒子的迁移。具体而言，沉积期间的形成CAAC-OS的表面的温度为100℃以上且740℃以下，优选为200℃以上且500℃以下。通过提高沉积期间的形成CAAC-OS的表面的温度，当平板状或颗粒状溅射粒子到达形成CAAC-OS的表面时，在形成CAAC-OS的表面上发生迁移，溅射粒子的平坦的面附着到形成CAAC-OS的表面。虽然也取决于氧化物的种类，但是溅射粒子的平行于a-b面的面的直径（圆当量直径）为1nm以上且30nm以下或者1nm以上且10nm以下左右。注意，平板状或颗粒状溅射粒子可以具有其六角形面平行于a-b面的六角柱形状。在此情况下，垂直于六角形面的方向为c轴方向。

当在溅射中使氧的阳离子碰撞到溅射靶材时，可以减轻沉积时的等离子体损伤。因此，当离子碰撞到溅射靶材的表面时，可以抑制溅射靶材的结晶性下降或溅射靶材变为非晶态。

当在溅射中使氧或氩的阳离子碰撞到溅射靶材时，在对具有六角柱形状的平板状或颗粒状溅射粒子进行溅射的情况下，可以在六角形状的面的角部带正电荷。当六角形面的角部具有正电荷时，在一个溅射粒子中正电荷互相排斥。因此，可以维持溅射粒子的平板形状或颗粒形状。

为了使平板状或颗粒状溅射粒子的面的角部具有正电荷，优选使用直流（DC）电源。注意，也可以使用高频（RF）电源或交流（AC）电源。注意，RF电源难以应用于能够进行大面积衬底的沉积的溅射装置。此外，从以下所示的观点来看，DC电源优于AC电源。

在AC电源中，相邻的靶材交替地具有阴极电位和阳极电位。在平板状或颗粒状溅射粒子带正电的情况下，溅射粒子中的正电荷互相排斥而可以维持溅射粒子的平板状或颗粒状。但是，在使用AC电源的情况下，由于产生瞬时不施加电场的时间，所以平板状或颗粒状溅射粒子的电荷被失去而导致溅射粒子的结构的破坏。因此，DC电源优于AC电源。

另外，优选的是，增高沉积气体中的氧比例并对电力进行最优化，以便减轻沉积时的等离子体损伤。沉积气体中的氧比例为30vol.%以上，优选为100vol.%。

以下，作为溅射靶材的一个例子，示出In-Ga-Zn-O化合物靶材。

将InO_X粉末、GaO_Y粉末及ZnO_Z粉末以规定的摩尔数比进行混合，在施加压力之后，在1000℃以上且1500℃以下的温度下进行加热处理，由此得到多晶In-Ga-Zn类化合物靶材。上述加压处理可以在冷却的同时、或在加热的同时进行。注意，X、Y及Z都为任意正数。在此，InO_X粉末、GaO_Y粉末及ZnO_Z粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、3:1:2、1:3:2、1:6:4或1:9:6。粉末的种类以及混合粉末的摩尔数比可根据所希望的溅射靶材而适当地进行决定。

通过利用上述方法使用溅射靶材，可以形成厚度均匀且晶体取向一致的氧化物半导体膜。

<多晶氧化物半导体>

多晶氧化物半导体包括多个晶粒。多晶氧化物半导体例如有时包括非晶部。

例如在使用TEM得到的图像中，有时可以在多晶氧化物半导体中观察到晶粒。例如在使用TEM得到的图像中，在大多数情况下，多晶氧化物半导体中的晶粒的尺寸为2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，在TEM图像中，有时可以在多晶氧化物半导体中确认到晶粒与晶粒之间的边界或非晶部与晶粒之间的边界。此外，在TEM图像中，有时可以在多晶氧化物半导体中确认到晶界。

多晶氧化物半导体具有多个晶粒，在该多个晶粒中结晶的取向不同。当多晶氧化物半导体通过使用XRD装置的out-of-plane法进行分析时，有时出现单一或多个峰值。例如，在多晶IGZO膜的情况下，有时出现表示取向的2θ为31°附近的峰值或表示多种取向的多个峰值。此外，在多晶氧化物半导体的纳米束电子衍射图案中，有时观察到斑点。

因为多晶氧化物半导体具有较高的结晶性，所以有时具有较高的电子迁移率。因此，在沟道区域中包括多晶氧化物半导体的晶体管具有较高的场效应迁移率。注意，有时杂质偏析在多晶氧化物半导体中的结晶之间的晶界。此外，多晶氧化物半导体的晶界成为缺陷态。由于多晶氧化物半导体的晶界有时成为载流子陷阱或载流子发生源，因此有时与将CAAC-OS用于沟道区域的晶体管相比，将多晶氧化物半导体用于沟道区域的晶体管的电特性变动更大，且可靠性更低。

多晶氧化物半导体可以使用高温加热处理或激光处理来形成。

<微晶氧化物半导体>

例如，在使用TEM得到的图像中，在微晶氧化物半导体中有时无法明确地确认到结晶部。在大多数情况下，例如，微晶氧化物半导体层中含有的结晶部的尺寸为1nm以上且100nm以下，或1nm以上且10nm以下。例如将尺寸为1nm以上且10nm以下的微晶尤其称为纳米晶（nc）。将具有纳米晶的氧化物半导体称为纳米晶氧化物半导体（nc-OS）。例如在使用TEM得到的nc-OS的图像中，有时无法明确地确认到结晶部与结晶部之间的边界。例如在使用TEM得到的nc-OS的图像中，由于不具有明确的晶界，所以很少产生杂质的偏析。例如在nc-OS中由于不具有明确的晶界，所以缺陷态密度很少变高。例如在nc-OS中由于不具有明确的晶界，所以不容易发生电子迁移率的降低。

在nc-OS中，例如微小区域（例如尺寸为1nm以上且10nm以下的区域）有时具有周期性原子排列。此外，在nc-OS中，例如结晶部的配置没有规律性。因此，有时在宏观上观察不到周期性原子排列，或者有时观察不到原子排列中的长程有序。因此，有时，例如根据分析方法，无法辨别nc-OS与非晶氧化物半导体。当通过利用使用束径比结晶部大的X射线的XRD装置的Out-of-plane法来分析nc-OS时，有时不出现表示取向的峰值。此外，例如有时在使用其直径比结晶部大（例如束径为20nmφ以上或50nmφ以上）的电子线而得到的nc-OS的电子衍射图案中，有时观察到光晕图案。例如在使用其直径比结晶部小或与结晶部相同（例如束径为10nmφ以下或5nmφ以下）的电子线而得到的nc-OS的纳米束电子衍射图案中，有时可以观察到斑点。例如在nc-OS的纳米束电子衍射图案中，有时观察到圆圈的亮度高的区域。例如在nc-OS的纳米束电子衍射图案中，有时在该区域中观察到多个斑点。

图23B是包括nc-OS的样品的纳米束电子衍射图案的一个例子。在此，将样品沿着垂直于形成nc-OS的表面的方向截断，使其厚度减薄以使其厚度为40nm左右。此外，在此使其直径为1nmφ的电子线从垂直于样品的截断面的方向入射。图23B示出在nc-OS的纳米束电子衍射图案中观察到圆圈的亮度高的区域，并且在该区域中观察到多个斑点。

由于有时nc-OS中的微小区域具有周期性原子排列，因此nc-OS的缺陷态密度比非晶氧化物半导体低。注意，由于nc-OS中的结晶部的配置没有规律性，因此与CAAC-OS相比，nc-OS的缺陷态密度变高。注意，在nc-OS中，优选利用恒定光电流法（CPM）计算出的吸收系数低于1/cm，优选低于5×10^-1/cm，更优选低于5×10^-2/cm。

因此，有时nc-OS的载流子密度比CAAC-OS的载流子密度高。载流子密度较高的氧化物半导体的电子迁移率有时较高。因此，将nc-OS用于沟道区域的晶体管有时具有较高的场效应迁移率。相反，因为nc-OS的缺陷态密度比CAAC-OS的缺陷态密度高，所以有时陷阱态密度也变高。因此，与将CAAC-OS用于沟道区域的晶体管相比，将nc-OS用于沟道区域的晶体管的电特性变动更大，且可靠性更低。

<微晶氧化物半导体膜的形成方法>

接着，以下说明微晶氧化物半导体膜的形成方法。在室温以上且75℃以下，优选为室温以上且50℃以下的温度下，在含氧的气氛下，通过溅射法形成微晶氧化物半导体膜。通过使用含氧的气氛，可以减少微晶氧化物半导体膜中的氧缺陷，可以形成包括微晶区域的膜。

通过在微晶氧化物半导体膜中减少氧缺陷，可以形成物性稳定的膜。尤其是，在使用微晶氧化物半导体膜制造半导体装置的情况下，微晶氧化物半导体膜中的氧缺陷成为施主，且在微晶氧化物半导体膜中生成作为载流子的电子，这成为半导体装置的电特性变动的原因。因此，使用减少了氧缺陷的微晶氧化物半导体膜形成的半导体装置可以具有高可靠性。

注意，优选的是提高沉积气氛中的氧分压，因为可以进一步减少微晶氧化物半导体膜中的氧缺陷。更具体地，沉积气氛中的氧分压优选为33%以上。

注意，利用溅射法形成微晶氧化物半导体膜时使用的靶材可以使用与CAAC-OS同样的靶材及形成方法。

注意，因为即使包含较多量的杂质也可以形成nc-OS，所以nc-OS比CAAC-OS可以更容易形成，因此有时可以根据目的适当地使用nc-OS。例如，也可以通过使用AC电源的溅射法等沉积方法来形成nc-OS。由于使用AC电源的溅射法可以在大尺寸衬底上均匀地形成膜，因此，以高生产性地制造具有将nc-OS用于沟道区域的晶体管的半导体装置。

<非晶氧化物半导体>

非晶氧化物半导体例如具有无秩序的原子排列且不具有结晶部。非晶氧化物半导体例如具有像石英那样的无定形状态，其原子排列没有规律性。

例如，在使用TEM得到的图像中，有时在非晶氧化物半导体膜中无法观察到结晶部。

当通过使用XRD装置的out-of-plane法对非晶氧化物半导体进行分析时，有时不出现表示取向的峰值。此外，有时在非晶氧化物半导体膜的电子衍射图案中观察到光晕图案。在其他情况下，在非晶氧化物半导体膜的纳米束电子衍射图案中观察到光晕图案而观察不到斑点。

非晶氧化物半导体例如有时可以通过引入高浓度的氢等杂质来形成。因此，非晶氧化物半导体包含高浓度的杂质。

当氧化物半导体包含高浓度的杂质时，有时在氧化物半导体中形成氧缺陷等缺陷态。这意味着包含高浓度的杂质的非晶氧化物半导体的缺陷态密度较高。此外，因为非晶氧化物半导体的结晶性较低，所以与CAAC-OS或nc-OS相比非晶氧化物半导体的缺陷态密度较高。

因此，非晶氧化物半导体与nc-OS相比载流子密度更高。因此，将非晶氧化物半导体用于沟道区域的晶体管容易具有常开启电特性。因此，有时可以适当地将非晶氧化物半导体用于需要常开启电特性的晶体管。因为非晶氧化物半导体的缺陷态密度高，所以载流子陷阱密度也变高。因此，与将CAAC-OS或nc-OS用于沟道区域的晶体管相比，将非晶氧化物半导体用于沟道区域的晶体管的电特性变动较大，且可靠性较低。注意，因为利用包含多量的杂质的沉积方法可以形成非晶氧化物半导体，所以非晶氧化物半导体较容易得到，且可以根据用途适当地使用。例如，可以利用旋涂法、溶胶-凝胶法、浸渍法、喷射法、丝网印刷法、接触印刷法、喷墨印刷法、辊涂法或雾化CVD法（mist CVD method）等沉积方法来形成非晶氧化物半导体。因此，以高生产性地制造具有将非晶氧化物半导体用于沟道区域的晶体管的半导体装置。

注意，当氧化物半导体的缺陷少时，其密度变高。当氧化物半导体的结晶性高时，其密度变高。当氧化物半导体的氢等杂质的浓度低时，其密度变高。单晶氧化物半导体的密度有时比CAAC-OS的密度高。CAAC-OS的密度有时比微晶氧化物半导体的密度高。多晶氧化物半导体的密度有时比微晶氧化物半导体的密度高。微晶氧化物半导体的密度有时比非晶氧化物半导体的密度高。

实施方式4

在本实施方式中将对上述实施方式所示的显示装置的驱动电路部进行说明。

本实施方式的一个方式是一种驱动电路，包括：移位寄存器单元；与移位寄存器单元电连接的解复用器电路；以及n个信号线（n是4以上的自然数）。移位寄存器单元与n个信号线中的1个以上电连接。解复用器电路与n个信号线中的1个至（n-3）个电连接。

本实施方式的其他方式是一种驱动电路，包括：m个移位寄存器单元（m是3以上的自然数）；与m个移位寄存器单元电连接的m个解复用器电路；以及n个信号线（n是4以上的自然数）。m个移位寄存器单元的每一个与n个信号线中的1个以上电连接。m个解复用器电路的每一个与n个信号线中的1个至（n-3）个电连接。对m个移位寄存器单元之一输入与m个移位寄存器单元之一的前级的移位寄存器单元电连接的解复用器电路的输出之一。对m个移位寄存器单元之一输入与m个移位寄存器单元之一的后级的移位寄存器单元电连接的解复用器电路的输出之一。

本实施方式的其他方式是一种驱动电路，包括：移位寄存器单元；解复用器电路；以及n个信号线（n是4以上的自然数）。移位寄存器单元包括置位信号线及第一晶体管至第六晶体管。第一晶体管的源极和漏极中的一个与高电源电位线电连接。第一晶体管的源极和漏极中的另一个与第二晶体管的源极和漏极中的一个及解复用器电路电连接。第一晶体管的栅极与置位信号线电连接。第二晶体管的源极和漏极中的另一个与低电源电位线电连接。第二晶体管的栅极与解复用器电路、第四晶体管的源极和漏极中的一个、第五晶体管的源极和漏极中的一个及第六晶体管的源极和漏极中的一个电连接。第三晶体管的源极和漏极中的一个与高电源电位线电连接。第三晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的另一个电连接。第三晶体管的栅极与n个信号线之一电连接。第四晶体管的栅极与n个信号线之另一电连接。第五晶体管的源极和漏极中的另一个与低电源电位线电连接。第五晶体管的栅极与置位信号线电连接。第六晶体管的源极和漏极中的另一个与高电源电位线电连接。第六晶体管的栅极与复位信号线电连接。解复用器电路具有a个缓冲器（a是1以上且（n-3）以下的自然数）。a个缓冲器与第一晶体管的源极和漏极中的另一个及第二晶体管的栅极电连接。a个缓冲器与n个信号线的不同信号线电连接，并都包括输出端子。

参照附图说明具体结构。图29是栅极驱动器电路的整体的图作为显示装置的驱动电路的一个例子。栅极驱动器电路600包括：多个移位寄存器单元（SR）601；伪级的移位寄存器单元（SR_D）602；与各移位寄存器单元601电连接的解复用器电路（DMP，也称为DEMUX）603；与移位寄存器单元602电连接的解复用器电路（DMP，也称为DEMUX）604；以及传输起始脉冲SP及时钟信号（CLK1至CLK8）的信号线。

对移位寄存器单元601（这里，使用第一级移位寄存器单元进行说明）如图30A所示输入置位信号LIN（这里起始脉冲SP）、复位信号RIN、时钟信号（这里CLK6及CLK7）。图30B示出具体电路结构的一个例子。移位寄存器单元601包括第一晶体管611至第六晶体管616。

第一晶体管611的源极和漏极中的一个与高电源电位线VDD连接。第一晶体管611的源极和漏极中的另一个与第二晶体管612的源极和漏极中的一个及解复用器电路603的输入端子FN1连接。对第一晶体管611的栅极输入置位信号LIN。第二晶体管612的源极和漏极中的另一个与低电源电位线VSS连接。第二晶体管612的栅极与解复用器电路603的输入端子FN2、第四晶体管614的源极和漏极中的一个、第五晶体管615的源极和漏极中的一个及第六晶体管616的源极和漏极中的一个连接。第三晶体管613的源极和漏极中的一个与高电源电位线VDD连接。第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的另一个连接。对第三晶体管613的栅极输入时钟信号CLK7。对第四晶体管614的栅极输入时钟信号CLK6。第五晶体管615的源极和漏极中的另一个与低电源电位线VSS连接。对第五晶体管615的栅极输入置位信号LIN。第六晶体管616的源极和漏极中的另一个与高电源电位线VDD连接。对第六晶体管616的栅极输入复位信号RIN。注意，将第一晶体管611的源极和漏极中的另一个及第二晶体管612的源极和漏极中的一个电连接的部分称为节点FN1。将第二晶体管612的栅极、第四晶体管614的源极和漏极中的一个、第五晶体管615的源极和漏极中的一个及第六晶体管616的源极和漏极中的一个电连接的部分称为节点FN2。

对第（8a＋1）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK6及CLK7。对第（8a＋2）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK3及CLK4。对第（8a＋3）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK1及CLK8。对第（8a＋4）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK5及CLK6。对第（8a＋5）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK2及CLK3。对第（8a＋6）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK7及CLK8。对第（8a＋7）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK4及CLK5。对第8（a＋1）级（a是0或自然数）移位寄存器单元601输入时钟信号CLK1及CLK2。

对伪级的移位寄存器单元602如图31A所示输入置位信号LIN及时钟信号（这里CLK3及CLK4）。图31B示出具体电路结构的一个例子。移位寄存器单元602包括第一晶体管611至第五晶体管615。

第一晶体管611的源极和漏极中的一个与高电源电位线VDD连接。第一晶体管611的源极和漏极中的另一个与第二晶体管612的源极和漏极中的一个及解复用器电路604的输入端子FN1连接。对第一晶体管611的栅极输入置位信号LIN。第二晶体管612的源极和漏极中的另一个与低电源电位线VSS连接。第二晶体管612的栅极与解复用器电路604的输入端子FN2、第四晶体管614的源极和漏极中的一个及第五晶体管615的源极和漏极中的一个连接。第三晶体管613的源极和漏极中的一个与高电源电位线VDD连接。第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的另一个连接。对第三晶体管613的栅极输入时钟信号CLK4。对第四晶体管614的栅极输入时钟信号CLK3。第五晶体管615的源极和漏极中的另一个与低电源电位线VSS连接。对第五晶体管615的栅极输入置位信号LIN。注意，将第一晶体管611的源极和漏极中的另一个及第二晶体管612的源极和漏极中的一个电连接的部分称为节点FN1。将第二晶体管612的栅极、第四晶体管614的源极和漏极中的一个及第五晶体管615的源极和漏极中的一个电连接的部分称为节点FN2。

如图32A及图33A所示，对解复用器电路603及解复用器电路604输入时钟信号、来自移位寄存器单元601及移位寄存器单元602的输出信号（输入到输入端子FN1及输入端子FN2的信号），而解复用器电路603及解复用器电路604输出输出信号。图32B及图33B都示出具体电路结构的一个例子。解复用器电路603及解复用器电路604都包括缓冲器（BUF）605。

图34示出缓冲器605的具体电路结构的一个例子。对第七晶体管617的源极和漏极中的一个输入时钟信号CLK（时钟信号CLK1至CLK8中的一个）。第七晶体管617的源极和漏极中的另一个与第八晶体管618的源极和漏极中的一个及输出端子连接。第七晶体管617的栅极与节点FN1连接。第八晶体管618的源极和漏极中的另一个与低电源电位线VSS连接。第八晶体管618的栅极与节点FN2连接。

移位寄存器单元也可以是移位寄存器单元601a，其中如图35A及图35B所示，对移位寄存器单元601附加晶体管621、晶体管622、晶体管623及电容器624。注意，对晶体管623的栅极输入复位信号RES。

同样地，伪级的移位寄存器单元也可以是移位寄存器单元602a，其中如图36A及图36B所示，对移位寄存器单元602附加晶体管621、晶体管622、晶体管623及电容器624。注意，对晶体管623的栅极输入复位信号RES。

当进行移位寄存器单元的初期化时，输入复位信号RES的脉冲，以使晶体管623开启，由此节点FN2的电位成为与高电位电源线VDD的电位相等的电位。通过节点FN2的电位，使第二晶体管612及晶体管621开启，节点FN1的电位成为与低电位电源线VSS的电位相等的电位。由此可以使移位寄存器单元初期化。注意，复位信号RES通过共同信号线输入所有移位寄存器单元。

如图37A及图37B所示，缓冲器605可以替换成设置有晶体管625及电容器619的缓冲器605a。

电容器具有保持电荷的存储电容器的功能。

注意，本实施方式中的各晶体管是使用上述实施方式所示的氧化物半导体的晶体管。尤其是，通过晶体管的栅极与其他晶体管的源极和漏极中的一个电连接的部分的说明参照上述实施方式的说明，可以进一步缩减显示装置的边框面积。

在第一级移位寄存器单元601中时钟信号CLK1至CLK5输入到解复用器电路603中，而解复用器电路603输出输出信号OUT1至OUT5。

通过在不输出栅极选择输出的期间将节点FN2的电位固定为高电位，使第二晶体管612及第八晶体管618一直开启。这样，稳定地输出低电位。但是，在第五晶体管615的截止电流（cutoff current）（栅极电压为0V时流过的漏极电流）较高的情况下，节点FN2的电荷通过第五晶体管615泄露，所以需要定期性地补充电荷。由此，通过使用时钟信号CLK6及CLK7使第三晶体管613及第四晶体管614开启，从高电源电位线VDD供应节点FN2的电荷。注意，第一级移位寄存器单元601的栅极选择输出期间（节点FN1为高电位的期间）是后面说明的从起始脉冲SP的上升（置位）至时钟信号CLK7的上升（复位）的期间。在该期间中，使用两个时钟信号，不使栅极选择输出期间与定期性的电荷的补充的时序重叠。

在第一级移位寄存器单元601中时钟信号CLK8不输入到任何部分中。该时钟信号也为了不与定期性的电荷的补充的时序重叠而设置。

同样地，在第二级移位寄存器单元601中，时钟信号CLK1、CLK2、CLK6至CLK8输入到解复用器电路603中，解复用器电路603输出输出信号OUT1至OUT5。时钟信号CLK3及CLK4具有定期性地补充电荷的功能。在第二级移位寄存器单元601中时钟信号CLK5不输入到任何部分中。

第三级以后的移位寄存器单元601也是同样的。换而言之，在一级移位寄存器单元中5个时钟信号输入到解复用器电路603中，解复用器电路603输出5个输出信号。其他2个时钟信号具有定期性地补充电荷的功能，其输入到移位寄存器单元601中。其他时钟信号不输入到任何部分中。

伪级的移位寄存器单元602也是同样的。时钟信号CLK1及CLK2输入到解复用器电路604中，解复用器电路604输出输出信号DUMOUT1及DUMOUT2。时钟信号CLK3及CLK4具有定期性地补充电荷的功能。

在本实施方式中，时钟信号的数量为8个，但是本发明不局限于此。时钟信号的数量只要为4个以上即可。例如，当时钟信号的数量为n时，3个时钟信号无助于输出信号，所以输出信号的数量为（n-3）个。

换而言之，通过使传输时钟信号的n个信号线连接到移位寄存器单元的每一级，能够输出（n-3）个输出信号。n越大，传输无助于输出的时钟信号的信号线的比例越小，所以与移位寄存器单元的每一级输出1个输出信号的现有的结构相比，移位寄存器单元部分的占有面积变小。由此能够使栅极驱动器电路600的宽度变窄。

这里，简单地说明栅极驱动器电路600的窄边框化。图38A是现有的栅极驱动器电路的方框图。图38B是本实施方式中的栅极驱动器电路的方框图。

在图38A所示的现有的栅极驱动器电路中，移位寄存器单元SR的每一级与传输时钟信号的4个信号线CLK_LINE连接，1个缓冲器BUF输出1个信号。另一方面，在图38B所示的本实施方式的栅极驱动器电路中，移位寄存器单元SR的每一级与传输时钟信号的8个信号线CLK_LINE连接，5个缓冲器BUF输出5个信号。

本实施方式中的栅极驱动器电路与现有的栅极驱动器电路相比可以缩减移位寄存器单元的每一级的水平布局宽度。垂直布局宽度因缓冲器BUF的增加（这里现有的栅极驱动器电路的5倍）而增大，但不影响到栅极驱动器电路的边框。由于可以缩减移位寄存器单元的每一级的水平布局宽度，所以可以使边框变窄。传输时钟信号的信号线CLK_LINE的数量比现有的栅极驱动器电路多，由此减少信号线CLK_LINE的每一个中的负载电容。由此，即使使信号线CLK_LINE变细而使负载电阻增大，迟延时间也不变化（因为时间常数=负载电容×负载电阻）。由此，以获得相同的时间常数的方式使信号线的宽度变细，可以防止布局宽度的增加，由此即使信号线CLK_LINE的数量增加也能够使栅极驱动器电路的宽度变窄。

接着，参照图39中的时序图说明栅极驱动器电路600的工作。这里，置位信号LIN、复位信号RIN及时钟信号CLK1至CLK8的高电位相当于高电源电位线VDD的电位，置位信号LIN、复位信号RIN及时钟信号CLK1至CLK8的低电位相当于低电源电位线VSS的电位。

在图39所示的栅极驱动器电路600的驱动方法中，首先，将起始脉冲SP设定为高电位，使第一晶体管611及第五晶体管615开启。由于复位信号RIN（输出信号OUT7）为低电位，所以第六晶体管616关闭。由于时钟信号CLK1至CLK6为低电位且时钟信号CLK7及CLK8为高电位，所以第四晶体管614及第七晶体管617关闭，且第三晶体管613开启。

此时，节点FN1的电位具有从高电位电源线VDD的电位减第一晶体管611的阈值电压的值（VDD-Vth（611）），节点FN2的电位成为与低电位电源线VSS的电位相等的电位。由此，第七晶体管617开启，且第八晶体管618关闭，所以与时钟信号CLK1至CLK5同样，输出信号OUT1至OUT5成为低电位。

接着，将时钟信号CLK7设定为低电位，由此第三晶体管613关闭。注意，在第三晶体管613的源极和漏极中的另一个与第四晶体管614的源极和漏极中的一个电连接的节点中保持高电位。

接着，时钟信号CLK1从低电位变为高电位，由于自举工作而节点FN1的电位上升了相当于时钟信号CLK1的振幅的电压。其结果是，第七晶体管617开启，作为输出信号OUT1输出高电位（时钟信号CLK1的电位）。注意，当时钟信号CLK2以后的时钟信号从低电位变为高电位时也同样地发生上述自举工作。接着，时钟信号CLK8成为低电位，但在第一级移位寄存器单元601中不使用时钟信号CLK8的信号，所以没有变化。接着，时钟信号CLK2成为高电位，且作为输出信号OUT2输出高电位。然后，时钟信号CLK1成为低电位，且作为输出信号OUT1输出低电位。此后的关于输出信号OUT3及OUT4的工作也是与上述同样的。当时钟信号CLK5成为高电位且输出信号OUT5成为高电位时，第二级移位寄存器单元601的置位信号LIN成为高电位。

在第一级移位寄存器单元601中，当时钟信号CLK6成为高电位时，第四晶体管614开启。接着，时钟信号CLK5成为低电位，作为输出信号OUT5输出低电位。

在第二级移位寄存器单元601中，置位信号LIN（输出信号OUT5）成为高电位，且第一晶体管611及第五晶体管615开启。由于复位信号RIN（输出信号OUT12）为低电位，所以第六晶体管616关闭。由于时钟信号CLK1、CLK2、CLK6至CLK8成为低电位且时钟信号CLK4及CLK5成为高电位，所以第四晶体管614及第七晶体管617关闭，第三晶体管613开启。

此时，由于节点FN1的电位具有从高电位电源线VDD的电位减第一晶体管611的阈值电压的值（VDD-Vth（611）），节点FN2的电位成为与低电位电源线VSS的电位相等的电位。由此，第七晶体管617开启，且第八晶体管618关闭，所以与时钟信号CLK1、CLK2、CLK6至CLK8同样，输出信号OUT6至OUT10成为低电位。

接着，时钟信号CLK4成为低电位，第三晶体管613关闭。注意，在第三晶体管613的源极和漏极中的另一个及第四晶体管614的源极和漏极中的一个电连接的节点中保持高电位。

接着，时钟信号CLK6从低电位变为高电位，由于自举工作而节点FN1的电位上升了相当于时钟信号CLK6的振幅的电压。其结果是，第七晶体管617开启，且作为输出信号OUT6输出高电位（时钟信号CLK6的电位）。接着，时钟信号CLK5成为低电位，但在第二级移位寄存器单元601中不使用时钟信号CLK5的信号，所以没有变化。接着，时钟信号CLK7成为高电位，且作为输出信号OUT7输出高电位。

此时，在第一级移位寄存器单元601中，复位信号RIN（输出信号OUT7）成为高电位，使第六晶体管616开启，由此节点FN2的电位成为与高电位电源线VDD的电位相等的电位。通过使用节点FN2的电位使第二晶体管612开启，节点FN1的电位成为低电位电源线VSS的电位，由此进行复位。

第二级移位寄存器单元601也与第一级移位寄存器单元601同样地驱动。

总之，作为第m级（m是自然数）移位寄存器单元601的置位信号LIN输入第（m-1）级移位寄存器单元601的输出信号OUT5（m-1）。作为第m级移位寄存器单元601的复位信号RIN输入第（m＋1）级移位寄存器单元601的输出信号OUT5（m＋2）。注意，m是1时的置位信号LIN相当于起始脉冲SP。

伪级的移位寄存器单元602也与移位寄存器单元601同样。通过具有该移位寄存器单元602，可以对最后级的移位寄存器单元601输入复位信号RIN。

注意，在本实施方式中，时钟信号的脉冲与下一个时钟信号的脉冲的重叠为脉冲宽度的1/3，但本发明不局限于此。只要是脉冲宽度的1/2以下重叠宽度就可以为任何数值。也可以同时进行时钟信号的脉冲的下降与下一个时钟信号的脉冲的上升。此时，由于第一级移位寄存器单元601的栅极选择输出期间是从起始脉冲SP的上升（置位）至时钟信号CLK6的上升（复位）的期间，所以只有一个用于定期性的电荷的补充的时钟信号即可。

注意，本实施方式所示的结构等可以与其他实施方式所示的结构等适当地组合而实施。

实施方式5

本发明的一个方式的半导体装置可以用于能够检测出对象物的接近或接触的传感器（例如，静电容量式、电阻膜式、表面声波式、红外线式、光学式等触摸传感器）以及能够获得医疗射线图像的射线图像检测装置。本发明的一个方式的半导体装置可以应用于各种电子设备（包括游戏机）。电子设备的例子包括电视装置（也称为电视或电视接收机）、计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机（弹珠机（pachinko machine）或投币机（slot machine）等）及框体游戏机等。图24A至图24C示出上述电子设备的例子。

图24A示出具有显示部的桌子9000。在桌子9000中，在框体9001中组装有显示部9003，且能够在显示部9003上显示图像。利用四个桌腿部9002支撑框体9001。另外，框体9001具有用来供应电力的电源线9005。

可以将上述实施方式中任一个所示的半导体装置用于显示部9003。因此，显示部9003可以具有高显示品质。

显示部9003具有触屏输入功能。当用户用手指等按触显示于桌子9000的显示部9003上的显示按钮9004时，用户可以进行画面操作及信息输入。此外，当桌子能够与家电产品进行通信或控制家电产品时，显示部9003用作通过画面操作来控制家电产品的控制装置。例如，通过使用具有图像传感器功能的半导体装置，显示部9003可以具有触屏输入功能。

另外，利用设置于框体9001的铰链也可以将显示部9003的画面以垂直于地板的方式立起来，从而也可以将桌子用作电视装置。当在小房间里设置大画面的电视装置时，减少自由使用的空间，但是当在桌子中安装有显示部则可以有效地利用房间的空间。

图24B示出电视装置9100。在电视装置9100中，在框体9101中组装有显示部9103，并且能够在显示部9103上显示图像。注意，在此，利用支架9105支撑框体9101。

通过利用框体9101的操作开关或另外提供的遥控操作机9110，能够进行电视装置9100的操作。通过利用遥控操作机9110的操作键9109能够控制频道及音量，可以控制在显示部9103上显示的图像。此外，在遥控操作机9110中也可以设置用来显示从该遥控操作机9110输出的数据的显示部9107。

图24B所示的电视装置9100设置有接收机及调制解调器等。利用接收机可以在电视装置9100中接收一般的电视广播。此外，当电视装置9100通过调制解调器连接到有线或无线方式的通信网络时，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间）的数据通信。

可以将上述实施方式所示的半导体装置的任一个用于显示部9103及显示部9107。因此，电视装置可以具有高显示品质。

图24C示出计算机9200，该计算机包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向装置9206等。

可以将上述实施方式所示的半导体装置的任一个用于显示部9203。因此，计算机9200可以具有高显示品质。

图25A和图25B示出可折叠的平板终端。在图25A中平板终端被打开。平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。

可以将上述实施方式中任一个所示的半导体装置用于显示部9631a及显示部9631b。因此，可以提高平板终端的显示品质。

显示部9631a的一部分可以为触摸屏区域9632a，并且当按触所显示的操作键9638时可以输入数据。虽然作为一个例子示出显示部9631a中的一半区域只具有显示的功能且另一半区域具有触摸屏的功能的结构，但是显示部9631a的结构不局限于此。显示部9631a的全部区域也可以具有触摸屏的功能。例如，可以使显示部9631a的整个面显示为键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。

与显示部9631b同样，显示部9631b的一部分可以为触摸屏区域9632b。当使用手指或触屏笔等按触显示在触摸屏上的键盘显示切换按钮9639时，可以在显示部9631b上显示键盘。

也可以在触摸屏区域9632a和触摸屏区域9632b上同时进行按触输入。

显示模式切换开关9034例如能够切换显示方向（例如横向模式及纵向模式）以及选择显示模式（黑白显示及彩色显示）。根据内置于平板中的光传感器所检测的使用平板终端时的外光量，省电模式切换开关9036可以控制显示亮度。平板终端除了光传感器以外，还可以包括用来检测倾斜度的传感器等（例如陀螺仪或加速度传感器）其他检测装置。

虽然在图25A中显示部9631a及显示部9631b具有相同的显示面积，但是本发明的一个方式不局限于该例子。显示部9631a及显示部9631b可以具有不同面积或不同显示品质。例如其中一个可以为与另一个相比能够显示更高精细图像的显示面板。

在图25B中平板终端被折叠并包括框体9630、太阳能电池9633、充放电控制电路9634。注意，在图25B中，示出充放电控制电路9634包括电池9635和DCDC转换器9636的一个例子。

由于平板可以对折，所以不使用时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，因而，可以提供一种具有高耐久性且从长期使用的观点来看具有高可靠性的平板。

此外，图25A和图25B所示的平板终端还可以具有如下功能：显示各种各样的数据（例如静态图像、动态图像、文字图像）的功能；将日历、日期或时刻等显示在显示部上的功能；对显示在显示部上的数据进行操作或编辑的触摸输入功能；通过各种各样的软件（程序）来控制处理的功能等。

安装在平板终端的表面上的太阳能电池9633可以将电力供应到触摸屏、显示部和图像信号处理部等。注意，太阳能电池9633可以设置在框体9630的单面或两面，因此可以进行高效的电池9635的充电。使用锂离子电池作为电池9635有小型化等的优点。

参照图25C所示的方框图，对图25B所示的充放电控制电路9634的结构和工作进行说明。在图25C中示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图25B中的充放电控制电路9634。

首先，说明在利用外光使太阳能电池9633进行发电的情况下的工作的例子。使用DCDC转换器9636对太阳能电池所产生的电力进行升压或降压以使电力具有用来对电池9635进行充电的电压。接着，当利用来自太阳能电池9633的电力使显示部9631工作时，使开关SW1开启，并且，利用转换器9637将电力升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631上的显示时，使开关SW1关闭且使开关SW2开启以对电池9635进行充电。

注意，作为发电单元的一个例子，示出太阳能电池9633，但是并不局限于此，也可以使用其他发电单元诸如压电元件（piezoelectric element）或热电转换元件（珀耳帖元件（Peltier element））来对电池9635进行充电。例如，也可以使用以无线（不接触）的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法来对电池9635进行充电。

注意，本实施方式所示的结构等可以与其他实施方式所示的结构等适当地组合而实施。

实施例1

在本实施例中使用实施方式1中的半导体装置制造液晶显示装置。对所制造的液晶显示装置的边框面积进行评价。

作为比较例，图26示出驱动电路部中的导电膜310c不与导电膜304b重叠的液晶显示装置。在图26所示的液晶显示装置的驱动电路部中，由透光导电膜316a连接导电膜304b与导电膜310c。注意，透光导电膜316a通过设置在绝缘膜305、绝缘膜306及绝缘膜312中的开口367a、开口367b连接导电膜304b与导电膜310c。

图27A和图27B是开口周边的布局图。图27A是比较例的液晶显示装置的开口周边的布局图。图27B是使用实施方式1的半导体装置的液晶显示装置的开口周边的布局图。

比较例的液晶显示装置中的开口周边的布局宽度为21μm。使用实施方式1中的半导体装置的液晶显示装置中的开口周边的布局宽度为15μm。从上述结果可知，当由透光导电膜316a连接导电膜304b与导电膜310c时，如实施方式1那样，在透光导电膜316a通过只有一个开口（这里开口364a）连接导电膜304b与导电膜310c的情况下，可以使每一个开口的布局宽度缩短6μm。由此可以使液晶显示装置的边框变窄。

接着，求出将如比较例那样的两个开口改变为如实施方式1那样的一个开口的情况的边框面积的缩小率。

图28示出比较例中的液晶显示装置的布局图。驱动电路部的布局宽度为1850μm。在包括保护电路、信号线、密封区域的情况下，布局宽度为2646μm。

在附图中由虚线围绕在驱动电路部中可以将如比较例那样的两个开口改变为如实施方式1那样的一个开口的部分。

在本实施例中，可以将一共有9个部分改变为一个开口，可以使驱动电路部整体的布局宽度缩小54μm（6μm×9个部分）。由此，通过采用上述结构，可以使边框缩小2.04%（54μm÷2646μm×100%），由此可以使液晶显示装置的边框变窄。

实施例2

使用实施方式1中的半导体装置制造液晶显示装置。图45A是实施例1的比较例的液晶显示装置中的开口周边的截面TEM图像。图45B是使用实施方式1中的半导体装置的液晶显示装置中的开口周边的截面TEM图像。

在图45A中，在比较例的液晶显示装置的绝缘膜中有空隙部。在图45B中，由于通过如实施方式1那样栅电极与源电极或漏电极重叠地形成，在绝缘膜上不形成透光导电膜，由此不产生空隙部。因此，可确认到能够提高膜覆盖率。

实施例3

在本实施例中使用实施方式4所示的驱动电路制造液晶显示装置。对所制造的液晶显示装置的边框面积进行评价。

将图26中的结构用于实施方式4中的驱动电路而制造液晶显示装置。作为比较例，使用具有如图38A所示那样的移位寄存器单元的每一级输出一个输出信号的现有的结构且具有图26所示的结构的驱动电路而制造液晶显示装置。

图43A和图43B示出驱动电路部的布局图。图43A示出比较例的驱动电路部的布局图，布局宽度为1700μm。图43B示出本实施例的驱动电路部的布局图，布局宽度为1150μm。通过采用实施方式4中的驱动电路，与现有的驱动电路相比，可以使边框缩小32.24%（（1700μm-1150μm）÷1700μm×100%），由此可以使液晶显示装置的边框变窄。

同样地，将实施方式1中的变形例6所示的沟道保护型晶体管用于实施方式4中的驱动电路而制造液晶显示装置。作为比较例，将沟道保护型晶体管用于具有如图38A所示那样的一个移位寄存器单元输出一个输出信号的现有的结构的驱动电路而制造液晶显示装置。

图44A和图44B示出与上述驱动电路部不同的驱动电路部的布局图。图44A示出比较例的驱动电路部的布局图，布局宽度为1700μm。图44B示出本实施例的驱动电路部的布局图，布局宽度为1250μm。通过采用实施方式4中的驱动电路，与现有的驱动电路相比，可以使边框缩小26.47%（（1700μm-1250μm）÷1700μm×100%），由此可以使液晶显示装置的边框变窄。

实施例4

在本实施例中，对能够用于液晶显示装置的包括包含In-Ga-Zn氧化物的CAAC-OS膜的晶体管的特性进行评价。

当测量时，使用用于栅极驱动器中的缓冲器且沟道长度为50μm、沟道宽度为4μm的具有沟道蚀刻结构的晶体管。

接着，对晶体管的结构进行说明。

晶体管包括：玻璃衬底上的栅电极；玻璃衬底及栅电极上的栅极绝缘膜；栅极绝缘膜上的氧化物半导体膜；与氧化物半导体膜接触的源电极及漏电极；氧化物半导体膜、源电极及漏电极上的第一绝缘膜、第二绝缘膜；以及通过设置在第一绝缘膜及第二绝缘膜中的开口与源电极或漏电极电连接的像素电极。

在栅电极中，在厚度为35nm的钛膜上层叠厚度为200nm的铜膜。在栅极绝缘膜中，在厚度为400nm的氮化硅膜上层叠厚度为50nm的氧氮化硅膜。氧化物半导体膜是厚度为35nm的In：Ga：Zn=1：1：1的原子数比的In-Ga-Zn氧化物膜。在源电极及漏电极中，在厚度为50nm的钨膜上层叠厚度为400nm的铝膜，且在该铝模上层叠厚度为200nm的钛膜。在第一绝缘膜中，在厚度为50nm的氧氮化硅膜上层叠厚度为400nm的氧氮化硅膜。第二绝缘膜是厚度为100nm的氮化硅膜。像素电极是厚度为110nm的添加有氧化硅的铟锡氧化物膜。

图46示出所制造的晶体管的特性。在图表中纵轴示出漏电流ID（单位：A），且横轴示出栅电压VG（单位：V）。图46示出所制造的晶体管能够具有良好的特性。

制造沟道长度为50μm、沟道宽度为6μm的沟道蚀刻结构的晶体管，且在如下条件下对该晶体管进行测试（＋BT测试）：在暗状态（dark）下将栅电位设定为30V以60℃保持1小时。图47A示出进行＋BT测试之后的晶体管的特性。在图表中纵轴及横轴分别示出阈值电压的变动量ΔVth[V]及测试时间[hr]。从图47A可知阈值电压的变动量较小。

在上述晶体管中，交替反复进行测试（＋BT测试）及测试（-BT测试），该＋BT测试是在暗状态（dark）下将栅电位设定为30V以60℃保持1小时的测试，而该-BT测试是在暗状态（dark）下将栅电位设定为-30V以60℃保持1小时的测试。图47B示出测量结果。在图表中纵轴及横轴分别示出阈值电压Vth[V]及测试条件。从图47B可知几乎没有特性变动。

附图标记说明

101：像素部；102：晶体管；103：晶体管；104：扫描线驱动电路；105：电容器；106：信号线驱动电路；107：扫描线；109：信号线；115：电容线；131_1：晶体管；132：液晶元件；133_1：电容器；301：像素；302：衬底；304：导电膜；304a：导电膜；304b：导电膜；304c：导电膜；305：绝缘膜；305a：氮化物绝缘膜；305b：氮化物绝缘膜；305c：氮化物绝缘膜；306：绝缘膜；307：氧化物半导体膜；308a：氧化物半导体膜；308b：氧化物半导体膜；308c：导电膜；308d：氧化物半导体膜；309：导电膜；310a：导电膜；310b：导电膜；310c：导电膜；310d：导电膜；310e：导电膜；310f：导电膜；311：绝缘膜；311a：绝缘膜；311b：绝缘膜；312：绝缘膜；312a：绝缘膜；312b：绝缘膜；313：绝缘膜；314：绝缘膜；315：导电膜；316a：导电膜；316b：导电膜；316c：导电膜；316d：导电膜；317：平坦化膜；318：取向膜；320：液晶层；321：导电膜；322：液晶元件；324：绝缘膜；325：导电膜；326：导电膜；334a：低电阻区域；334b：低电阻区域；336：多层膜；336a：氧化物半导体膜；336b：氧化物膜；342：衬底；344：遮光膜；346：有色膜；348：绝缘膜；350：导电膜；352：取向膜；360：凹部；362：开口；362c：开口；364a：开口；364b：开口；364c：开口；367a：开口；367b：开口；370：区域；384a：开口；384b：开口；600：栅极驱动器电路；601：移位寄存器单元；601a：移位寄存器单元；602：移位寄存器单元；602a：移位寄存器单元；603：解复用器电路；604：解复用器电路；605：缓冲器；605a：缓冲器；611：晶体管；612：晶体管；613：晶体管；614：晶体管；615：晶体管；616：晶体管；617：晶体管；618：晶体管；619：电容器；621：晶体管；622：晶体管；623：晶体管；624：电容器；625：晶体管；9000：桌子；9001：框体；9002：桌腿部；9003：显示部；9004：显示按钮；9005：电源线；9033：夹子；9034：开关；9035：电源开关；9036：开关；9038：操作开关；9100：电视装置；9101：框体；9103：显示部；9105：支架；9107：显示部；9109：操作键；9110：遥控操作机；9200：计算机；9201：主体；9202：框体；9203：显示部；9204：键盘；9205：外部连接端口；9206：指向装置；9630：框体；9631：显示部；9631a：显示部；9631b：显示部；9632a：区域；9632b：区域；9633：太阳能电池；9634：充放电控制电路；9635：电池；9636：DCDC转换器；9637：转换器；9638：操作键；9639：按钮

本申请基于2013年2月27日提交到日本专利局的日本专利申请No.2013-036791、2013年9月11日提交到日本专利局的日本专利申请No.2013-187853以及2013年12月2日提交到日本专利局的日本专利申请No.2013-248897，通过引用将其完整内容并入在此。

Claims (10)

1.一种半导体装置，包括：

驱动电路，包括：

衬底上的栅电极；

所述衬底上的第一导电膜；

所述栅电极和所述第一导电膜上的第一绝缘膜；

所述栅电极上的隔着所述第一绝缘膜的一对电极；

所述第一绝缘膜上的第二导电膜；以及

所述第一导电膜和所述第二导电膜上的透光导电膜，

其中，所述第一绝缘膜包括在所述一对电极和所述第二导电膜之间的开口，

其中，所述透光导电膜电连接到所述第一导电膜和所述第二导电膜，并且

其中，所述第二导电膜与所述第一导电膜重叠。

2.一种半导体装置，包括：

驱动电路，包括：

晶体管，包括衬底上的栅电极、与所述栅电极相邻的半导体层以及电连接到所述半导体层的源电极和漏电极；

所述衬底上的第一导电膜，所述第一导电膜是使用与所述栅电极同样的导电膜而加工的；

所述栅电极和所述第一导电膜上的第一绝缘膜；

所述第一导电膜上的第二导电膜，所述第二导电膜是使用与所述源电极和所述漏电极同样的导电膜而加工的；以及

所述第一导电膜和所述第二导电膜上的透光导电膜，

其中，所述第一绝缘膜包括在所述第二导电膜与所述源电极和所述漏电极中的一方之间的开口，

其中，所述透光导电膜与所述第一导电膜直接连接，并且

其中，所述第二导电膜与所述第一导电膜重叠。

3.一种半导体装置，包括：

像素，包括第一晶体管和电连接到所述第一晶体管的像素电极；以及

驱动电路，包括：

第二晶体管，包括衬底上的栅电极、与所述栅电极相邻的半导体层以及电连接到所述半导体层的源电极和漏电极；

所述衬底上的第一导电膜，所述第一导电膜是使用与所述栅电极同样的导电膜而加工的；

所述栅电极和所述第一导电膜上的第一绝缘膜；

所述第一导电膜上的第二导电膜，所述第二导电膜是使用与所述源电极和所述漏电极同样的导电膜而加工的；以及

所述第一导电膜和所述第二导电膜上的透光导电膜，所述透光导电膜是使用与所述像素电极同样的导电膜而加工的，

其中，所述第一绝缘膜包括在所述第二导电膜与所述源电极和所述漏电极中的一方之间的开口，

其中，所述透光导电膜与所述第一导电膜直接连接，并且

其中，所述第二导电膜与所述第一导电膜重叠。

4.根据权利要求1所述的半导体装置，其中，所述透光导电膜与所述第一导电膜通过所述第一绝缘膜中的所述开口直接连接。

5.根据权利要求1所述的半导体装置，还包括与所述栅电极相邻的半导体层。

6.根据权利要求2、3和5中的任一项所述的半导体装置，其中，所述半导体层包括氧化物半导体。

7.根据权利要求2或3所述的半导体装置，其中，所述透光导电膜与所述第一导电膜通过所述第一绝缘膜中的所述开口直接连接。

8.根据权利要求2或3所述的半导体装置，其中，所述透光导电膜与所述第二导电膜的顶面和侧面接触。

9.一种显示装置，包括根据权利要求1至3中的任一项所述的半导体装置。

10.一种电子装置，包括根据权利要求9所述的显示装置。

Images