TW201440204A - 半導體裝置、驅動電路及顯示裝置 - Google Patents

半導體裝置、驅動電路及顯示裝置 Download PDF

Info

Publication number
TW201440204A
TW201440204A TW103105486A TW103105486A TW201440204A TW 201440204 A TW201440204 A TW 201440204A TW 103105486 A TW103105486 A TW 103105486A TW 103105486 A TW103105486 A TW 103105486A TW 201440204 A TW201440204 A TW 201440204A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
transistor
conductive film
insulating film
Prior art date
Application number
TW103105486A
Other languages
English (en)
Other versions
TWI611567B (zh
Inventor
Shunpei Yamazaki
Hiroyuki Miyake
Kouhei Toyotaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201440204A publication Critical patent/TW201440204A/zh
Application granted granted Critical
Publication of TWI611567B publication Critical patent/TWI611567B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的一個方式可以提供一種孔徑比高且包括能夠增大電荷容量的電容元件的半導體裝置。本發明的一個方式可以提供一種實現了窄邊框化的半導體裝置。本發明的一個方式是一種半導體裝置，包括：基板上的電晶體；與電晶體的閘極電極形成在同一表面上的第一導電膜；與電晶體的一對電極形成在同一表面上的第二導電膜；以及與第一導電膜及第二導電膜電連接的第一透光導電膜，其中，第二導電膜隔著電晶體的閘極絕緣膜與第一導電膜重疊。

Description

半導體裝置、驅動電路及顯示裝置
本發明係關於一種物品、方法或者製造方法。另外，本發明係關於一種程序(process)、機器(machine)、製造物(manufacture)或者組合物(composition of matter)。例如，本發明尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、上述裝置的驅動方法或者上述裝置的製造方法。例如，本發明尤其係關於一種包括氧化物半導體的半導體裝置、顯示裝置或者發光裝置。例如，本發明尤其係關於一種包括電晶體的半導體裝置及其製造方法。
用於以液晶顯示裝置或發光顯示裝置為代表的大部分的平板顯示器中的電晶體由形成於玻璃基板上的非晶矽、單晶矽或多晶矽等矽半導體來構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等中。
近年來，在電晶體中使用呈現半導體特性的金屬氧化物以代替矽半導體的技術受到矚目。另外，在本 說明書中，將呈現半導體特性的金屬氧化物稱為“氧化物半導體”。
例如，已公開了如下技術，即作為氧化物半導體，使用氧化鋅或In-Ga-Zn類氧化物來製造電晶體，並將該電晶體用作顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
一般地，在電容元件中，在一對電極之間設置有介電膜，一對電極中的至少一個電極是由構成電晶體的閘極電極、源極電極或汲極電極等具有遮光性的導電膜形成的。
另外，在液晶顯示裝置中，電容元件的電容值越大，在施加電場的情況下的能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在顯示靜態影像的顯示裝置的情況下，能夠延長該期間意味著可以減少重寫影像資料的次數，從而可以降低耗電量。
為了增大電容元件的電荷容量，可以增大電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在液晶顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素 的孔徑比降低，影像顯示品質下降。這種問題在解析度高的液晶顯示裝置中尤為明顯。
此外，顯示裝置的顯示區域以外的面積的縮小化(窄邊框化)的要求也日益增高。
鑒於上述問題，本發明的一個方式的目的之一是提供一種孔徑比高且包括能夠增大電荷容量的電容元件的半導體裝置等。此外，本發明的一個方式的目的之一是提供一種降低顯示不良的半導體裝置。另外，本發明的一個方式的目的之一是提供一種實現了窄邊框化的半導體裝置。
注意，這些目的並不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現上述所有目的。另外，從說明書、圖式、申請專利範圍等的記載看來這些目的以外的目的是顯然易見的，而可以從說明書、圖式、申請專利範圍等的記載中抽出這些目的以外的目的。
本發明的一個方式是一種半導體裝置，包括：基板上的電晶體；與電晶體的閘極電極形成在同一表面上的第一導電膜；與電晶體的一對電極形成在同一表面上的第二導電膜；以及與第一導電膜及第二導電膜電連接的第一透光導電膜，其中，第二導電膜隔著電晶體的閘極絕緣膜與第一導電膜重疊。
在上述結構中，也可以包括：基板上的第二 透光導電膜；覆蓋電晶體且在第二透光導電膜上設置有開口部的氧化物絕緣膜；在氧化物絕緣膜上且在開口部中與第二透光導電膜接觸的氮化物絕緣膜；以及與電晶體連接且在開口部中形成有凹部的第三透光導電膜。
電晶體包括：形成在基板上的閘極電極；與閘極電極接觸的閘極絕緣膜；與閘極絕緣膜接觸的氧化物半導體膜；以及與氧化物半導體膜接觸的一對導電膜，其中第二透光導電膜與閘極絕緣膜接觸。
氧化物半導體膜與第二透光導電膜形成在同一表面上。
第二透光導電膜及氧化物半導體膜包含In、Ga或Zn。
根據本發明的一個方式可以製造孔徑比高且包括能夠增大電荷容量的電容元件的半導體裝置。此外，根據本發明的一個方式可以製造一種降低顯示不良的半導體裝置。另外，根據本發明的一個方式可以製造一種實現了窄邊框化的半導體裝置。
101‧‧‧像素部
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
115‧‧‧電容線
131_1‧‧‧電晶體
132‧‧‧液晶元件
133_1‧‧‧電容元件
301‧‧‧像素
302‧‧‧基板
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
305‧‧‧絕緣膜
305a‧‧‧氮化物絕緣膜
305b‧‧‧氮化物絕緣膜
305c‧‧‧氮化物絕緣膜
306‧‧‧絕緣膜
307‧‧‧氧化物半導體膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧導電膜
308d‧‧‧氧化物半導體膜
309‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
310f‧‧‧導電膜
311‧‧‧絕緣膜
311a‧‧‧絕緣膜
311b‧‧‧絕緣膜
312‧‧‧絕緣膜
312a‧‧‧絕緣膜
312b‧‧‧絕緣膜
313‧‧‧絕緣膜
314‧‧‧絕緣膜
315‧‧‧導電膜
316a‧‧‧導電膜
316b‧‧‧導電膜
316c‧‧‧導電膜
316d‧‧‧導電膜
317‧‧‧平坦化膜
318‧‧‧配向膜
320‧‧‧液晶層
321‧‧‧導電膜
322‧‧‧液晶元件
324‧‧‧絕緣膜
325‧‧‧導電膜
326‧‧‧導電膜
334a‧‧‧低電阻區域
334b‧‧‧低電阻區域
336‧‧‧多層膜
336a‧‧‧氧化物半導體膜
336b‧‧‧氧化物膜
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
360‧‧‧凹部
362‧‧‧開口部
362c‧‧‧開口部
364a‧‧‧開口部
364b‧‧‧開口部
364c‧‧‧開口部
367a‧‧‧開口部
367b‧‧‧開口部
370‧‧‧區域
384a‧‧‧開口部
384b‧‧‧開口部
600‧‧‧閘極驅動器電路
601‧‧‧移位暫存器單元
601a‧‧‧移位暫存器單元
602‧‧‧移位暫存器單元
602a‧‧‧移位暫存器單元
603‧‧‧解複用器電路
604‧‧‧解複用器電路
605‧‧‧緩衝器
605a‧‧‧緩衝器
611‧‧‧電晶體
612‧‧‧電晶體
613‧‧‧電晶體
614‧‧‧電晶體
615‧‧‧電晶體
616‧‧‧電晶體
617‧‧‧電晶體
618‧‧‧電晶體
619‧‧‧電容元件
621‧‧‧電晶體
622‧‧‧電晶體
623‧‧‧電晶體
624‧‧‧電容元件
625‧‧‧電晶體
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧夾子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A和圖1B是說明半導體裝置的一個方式的方塊圖及電路圖；圖2是說明半導體裝置的一個方式的俯視圖；圖3是說明半導體裝置的一個方式的剖面圖； 圖4A至圖4C是說明半導體裝置的製造方法的一個方式的剖面圖；圖5A至圖5C是說明半導體裝置的製造方法的一個方式的剖面圖；圖6A至圖6C是說明半導體裝置的製造方法的一個方式的剖面圖；圖7A和圖7B是說明半導體裝置的製造方法的一個方式的剖面圖；圖8A至圖8C是說明半導體裝置的製造方法的一個方式的剖面圖；圖9是說明半導體裝置的一個方式的剖面圖；圖10是說明半導體裝置的一個方式的剖面圖；圖11A至圖11C是說明半導體裝置的製造方法的一個方式的剖面圖；圖12A至圖12C是說明半導體裝置的製造方法的一個方式的剖面圖；圖13是說明半導體裝置的一個方式的剖面圖；圖14是說明半導體裝置的一個方式的剖面圖；圖15是說明半導體裝置的一個方式的剖面圖；圖16A至圖16C是說明半導體裝置的製造方法的一個方式的剖面圖；圖17A至圖17C是說明半導體裝置的製造方法的一個方式的剖面圖；圖18A和圖18B是說明電晶體的一個方式的剖面 圖；圖19是說明電晶體的一個方式的剖面圖；圖20是說明電晶體的一個方式的剖面圖；圖21是說明電晶體的一個方式的剖面圖；圖22是說明電晶體的一個方式的剖面圖；圖23A和圖23B是示出氧化物半導體的奈米束電子繞射圖案的圖；圖24A至圖24C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖25A至圖25C是說明使用本發明的一個方式的半導體裝置的電子裝置的圖；圖26是比較例液晶顯示裝置的剖面圖；圖27A和圖27B是比較例液晶顯示裝置的開口部周邊的佈局圖；圖28是比較例液晶顯示裝置的佈局圖；圖29是說明閘極驅動器電路的整體的圖；圖30A和圖30B是說明移位暫存器單元的圖；圖31A和圖31B是說明偽級的移位暫存器單元的圖；圖32A和圖32B是說明解複用器(demultiplexer)的圖；圖33A和圖33B是說明解複用器的圖；圖34是說明緩衝器的圖；圖35A和圖35B是說明其他移位暫存器單元的圖； 圖36A和圖36B是說明其他偽級的移位暫存器單元的圖；圖37A和圖37B是說明其他緩衝器的圖；圖38A和圖38B是說明窄邊框化的圖；圖39是說明移位暫存器單元的時序圖；圖40是說明半導體裝置的一個方式的剖面圖；圖41是說明半導體裝置的一個方式的剖面圖；圖42A和圖42B是說明半導體裝置的一個方式的剖面圖；圖43A和圖43B是驅動電路部的佈局圖；圖44A和圖44B是驅動電路部的佈局圖；圖45A和圖45B是說明液晶顯示裝置的剖面TEM影像的圖；圖46是說明電晶體特性的圖；圖47A和圖47B是說明電晶體特性的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容中。另外，在下面所說明的實施方式及實施例中，在不同的圖式 中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各構成要素的大小、膜厚度、區域。因此，本發明並不侷限於圖式中的尺寸。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的用語是為了方便識別構成要素而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
另外，“源極”及“汲極”的功能在電路工作中的電流方向變化時，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，去除在光微影製程中所形成的遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置及其製造方法進行說明。
在圖1A中作為半導體裝置的一個例子示出液晶顯示裝置。圖1A所示的液晶顯示裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；各個平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及各個平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。而且，像素部101具有配置為矩陣狀的多個像素301。此外，具有沿著掃描線107各個平行或大致平行地配置的電容線115。此外，也可以沿著信號線109各個平行或大致平行地配置電容線115。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部101中配置為m行n列的像素301中的配置在任一行的n個像素301電連接。此外，各信號線109與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。m、n都是1以上的整數。此外，各電容線115與配置為m行n列的像素301中的配置在任一行的n個像素301電連接。此外，當電容線115沿著信號線109各個平行或大致平行地配置時，電容線115與配置為m行n列的像素301中的配置在任一列的m個像素301電連接。
圖1B示出能夠用於圖1A所示的液晶顯示裝置的像素301的電路結構。
圖1B所示的像素301具有液晶元件132、電晶體131_1和電容元件133_1。
根據像素301的規格適當地設定液晶元件132的一對電極中的一個的電位。根據被寫入的資料設定液晶元件132的配向狀態。此外，也可以對多個像素301的每一個所具有的液晶元件132的一對電極中的一個供應共同電位(共用電位)。此外，也可以對各行的像素301中的液晶元件132的一對電極中的一個分別供應不同電位。或者，當採用IPS模式或FFS模式時，也可以將液晶元件132的一對電極中的一個與電容線CL連接。
例如，作為具備液晶元件132的液晶顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為液晶顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
此外，也可以由包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在第m行第n列的像素301中，電晶體131_1的源極電極和汲極電極中的一個與信號線DL_n電連接，源極電極和汲極電極中的另一個與液晶元件132的一對電極中的另一個電連接。此外，電晶體131_1的閘極電極與掃描線GL_m電連接。電晶體131_1具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件133_1的一對電極中的一個與被供應電位的佈線(以下，稱為電容線CL)電連接，另一個與液晶元件132的一對電極中的另一個電連接。此外，根據像素301的規格適當地設定電容線CL的電位的值。電容元件133_1用作儲存被寫入的資料的儲存電容器。此外，當採用IPS模式或FFS模式時，也可以將電容元件133_1的一對電極中的一個與液晶元件132的一對電極中的一個電連接。
例如，在具有圖1B的像素301的液晶顯示裝置中，藉由掃描線驅動電路104依次選擇各行的像素 301，來使電晶體131_1成為導通狀態而寫入資料信號的資料。
當電晶體131_1成為關閉狀態時，被輸入資料的像素301成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
此外，在本說明書等中，作為使用液晶元件的液晶顯示裝置的一個例子，有透射型液晶顯示裝置、半透射型液晶顯示裝置、反射型液晶顯示裝置、直觀型液晶顯示裝置、投射型液晶顯示裝置等。作為液晶元件的一個例子，有利用液晶的光學調變作用來控制光的透過或非透過的元件。該元件可以由一對電極及液晶層構成。此外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或斜向電場)控制。另外，明確而言，作為液晶元件的一個例子，可以舉出向列液晶、膽固醇相液晶、層列相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、香蕉型液晶等。
此外，作為半導體裝置的一個例子可以使用顯示元件、顯示裝置、發光裝置等代替液晶顯示裝置。另外，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透 射率等因電磁作用而變化的顯示媒體，如LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、MEMS(微電子機械系統)、數位微鏡設備(DMD)、DMS(數碼微快門)、IMOD(干涉調變)元件、壓電陶瓷顯示器、碳奈米管等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
接著，對將液晶元件用於像素301的液晶顯示裝置的具體例子進行說明。這裡，圖2示出圖1B所示的像素301的俯視圖。注意，在圖2中，省略反電極及液晶元件。
在圖2中，用作掃描線的導電膜304c在與信號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜310d在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜310f在與信號線平行的方向上延伸地設置。另外，用作掃描線的導電膜304c與掃描線驅動電路104(參照圖1A)電連接，並且用作信號線的導電膜310d及用作電容線的導電膜310f與信號線驅動電路106(參照圖1A)電連接。
電晶體103設置在掃描線和信號線的交叉區域。電晶體103包括用作閘極電極的導電膜304c、閘極絕緣膜(在圖2中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極電極及汲極電極的導電膜310d、導電膜310e。另外，導電膜304c還用作掃描線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的閘極電極。此外，導電膜310d還用作信號線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的源極電極或汲極電極。另外，在圖2所示的俯視圖中，掃描線的端部位於氧化物半導體膜308b的端部的外側。由此，掃描線用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜308b不被照射光而電晶體的電特性的變動可以得到抑制。
此外，導電膜310e在開口部362c中與用作像素電極的透光導電膜316b電連接。
電容元件105包括形成在閘極絕緣膜上的透光導電膜308c、用作像素電極的透光導電膜316b以及設置在電晶體103上的由氮化物絕緣膜形成的介電膜。也就是說，電容元件105具有透光性。此外，電容元件105在開口部362中與用作電容線的導電膜310f連接。
這裡，如圖2所示，透光導電膜316b較佳為矩形狀。但是，本發明不侷限於此。例如，透光導電膜316b如設置在FFS模式、IPS模式、MVA模式等的液晶 顯示裝置中的像素電極那樣採用具有狹縫的結構、梳齒狀。
因為像這樣電容元件105具有透光性，所以可以在像素301中形成較大(大面積)的電容元件105。由此，可以獲得提高孔徑比，典型地提高為55%以上，較佳為60%以上，並增大了電荷容量的液晶顯示裝置。例如，在解析度高的液晶顯示裝置中，像素的面積小，電容元件的面積也小。因此，在解析度高的液晶顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為200ppi以上，較佳為300ppi以上的高解析度的液晶顯示裝置。
此外，圖2所示的像素301具有與用作信號線的導電膜310d平行的邊短於與用作掃描線的導電膜304c平行的邊的形狀，並且用作電容線的導電膜310f在與用作信號線的導電膜310d平行的方向上延伸地設置。其結果是，可以減少在像素301中導電膜310f所占的面積，因此可以提高孔徑比。此外，因為用作電容線的導電膜310f不使用連接電極而直接接觸於透光導電膜308c，所以可以進一步提高孔徑比。
此外，由於本發明的一個方式還可以在高解析度的液晶顯示裝置中也提高孔徑比，因此高效地利用背光等光源的光而減少液晶顯示裝置的功耗。
接著，圖3示出沿著圖2的點劃線C-D的剖面圖。此外，在圖3中還示出沿著A-B的包括掃描線驅動電路104及信號線驅動電路106的驅動電路部(省略俯視圖)的剖面圖。在本實施方式中作為半導體裝置對垂直電場方式的液晶顯示裝置進行說明。
在本實施方式所示的液晶顯示裝置中，在一對基板(基板302與基板342)之間夾有液晶元件322。
液晶元件322包括基板302的上方的透光導電膜316b、控制配向性的膜(下面稱為配向膜318、配向膜352)、液晶層320以及導電膜350。另外，將透光導電膜316b用作液晶元件322的一個電極，將導電膜350用作液晶元件322的另一個電極。
像這樣，液晶顯示裝置是指包括液晶元件的裝置。另外，液晶顯示裝置包括驅動多個像素的驅動電路等。此外，液晶顯示裝置包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等，而且有時還被稱為液晶模組。
在驅動電路部中，電晶體102包括用作閘極電極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308a以及用作源極電極及汲極電極的導電膜310a及導電膜310b。氧化物半導體膜308a設置在閘極絕緣膜上。此外，在導電膜310a、導電膜310b上設置有絕緣膜312、絕緣膜314作為保護膜。
在像素部中，電晶體103包括用作閘極電極的導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極電極及汲極電極的導電膜310d及導電膜310e。氧化物半導體膜308b設置在閘極絕緣膜上。此外，在導電膜310d、導電膜310e上設置有用作保護膜的絕緣膜312及絕緣膜314。
此外，用作像素電極的透光導電膜316b在設置在絕緣膜312及絕緣膜314中的開口部中與導電膜310e連接。
另外，電容元件105包括用作一個電極的透光導電膜308c、用作介電膜的絕緣膜314以及用作另一個電極的透光導電膜316b。透光導電膜308c設置在閘極絕緣膜上。
此外，在驅動電路部中，藉由與透光導電膜316b同時形成的透光導電膜316a，連接導電膜304b與導電膜310c。該導電膜304b與導電膜304a、導電膜304c同時形成，而該導電膜310c與導電膜310a、導電膜310b、導電膜310d、導電膜310e同時形成。
導電膜304b與透光導電膜316a在設置在絕緣膜306、絕緣膜312、絕緣膜305及絕緣膜306中的開口部中連接。此外，導電膜310c與透光導電膜316a在設置在絕緣膜312、絕緣膜314、絕緣膜305及絕緣膜306中的開口部中連接。此外，在本實施方式中，作為絕緣膜 314使用氮化物絕緣膜。
在本實施方式中，為了提高電容元件105的一個電極的透光導電膜308c的導電性，在絕緣膜312中設置開口部。藉由在該開口部中與由氮化物絕緣膜形成的絕緣膜314接觸，透光導電膜308c的導電性得到提高。後面詳細說明導電性得到提高的理由。
這裡，以下說明圖3所示的顯示裝置的構成要素。
在基板302上形成有導電膜304a、導電膜304b、導電膜304c。導電膜304a具有驅動電路部的電晶體的閘極電極的功能。此外，導電膜304c形成在像素部101中並具有像素部的電晶體的閘極電極的功能。另外，導電膜304b形成在掃描線驅動電路104中並與導電膜310c連接。
雖然對基板302的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板302，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板302。當作為基板302使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第 9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型液晶顯示裝置。
另外，作為基板302，也可以使用撓性基板，並且在撓性基板上直接形成電晶體。或者，也可以在基板302與電晶體之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造元件部的一部分或全部，然後將其從基板302分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。
導電膜304a、導電膜304b、導電膜304c可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，也可以使用選自錳和鋯中的一種或多種的金屬元素。此外，導電膜304a、導電膜304b、導電膜304c可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。此外，也可以使用包含鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的合金膜或氮化膜。
另外，導電膜304a、導電膜304b、導電膜304c也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含 氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，也可以在導電膜304a、導電膜304b、導電膜304c與用作閘極絕緣膜的一部分的絕緣膜305之間設置In-Ga-Zn類氧氮化物半導體膜、In-Sn類氧氮化物半導體膜、In-Ga類氧氮化物半導體膜、In-Zn類氧氮化物半導體膜、Sn類氧氮化物半導體膜、In類氧氮化物半導體膜、金屬氮化膜(InN、ZnN等)等。由於上述膜具有5eV以上，較佳為5.5eV以上的功函數，且大於氧化物半導體的電子親和力，所以可使包括氧化物半導體的電晶體的臨界電壓向正方向漂移，從而可以實現所謂的常閉特性的切換元件。例如，在使用In-Ga-Zn類氧氮化物半導體膜的情況下，使用氮濃度至少高於氧化物半導體膜308a、氧化物半導體膜308b的In-Ga-Zn類氧氮化物半導體膜，明確而言，氮濃度為7at.%以上的In-Ga-Zn類氧氮化物半導體膜。
在基板302及導電膜304a、導電膜304c及導電膜304b上形成有絕緣膜305、絕緣膜306。絕緣膜305、絕緣膜306具有驅動電路部的電晶體的閘極絕緣膜及像素部101的電晶體的閘極絕緣膜的功能。
作為絕緣膜305，例如較佳地使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等氮化物絕緣膜形成。
絕緣膜306例如可以使用氧化矽、氧氮化 矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等來以單層或疊層結構形成。此外，藉由使用矽酸鉿(HfSixOy)、添加有氮的矽酸鉿、鋁酸鉿(HfAlxOy)、添加有氮的鋁酸鉿、氧化鉿、氧化釔等high-k材料來形成絕緣膜306，可以減少電晶體的閘極漏電流。
較佳的是將絕緣膜305及絕緣膜306的總厚度設定為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
在絕緣膜306上形成有氧化物半導體膜308a、氧化物半導體膜308b、透光導電膜308c。氧化物半導體膜308a形成在與導電膜304a重疊的位置上，並用作驅動電路部的電晶體的通道區域。此外，氧化物半導體膜308b形成在與導電膜304c重疊的位置上，並用作像素部的電晶體的通道區域。透光導電膜308c用作電容元件105的一個電極。
氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c典型的是In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
此外，當氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c是In-M-Zn氧化物膜時，In和M之和為100atomic%時的In和M的原子數比率較佳為：In為25atomic%以上，M低於75atomic%，更佳為： In為34atomic%以上，M低於66atomic%。
氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。像這樣，藉由使用能隙寬的氧化物半導體，可以減少電晶體的關態電流(off-state current)。
氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c可以使用原子數比為In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn氧化物。此外，氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c的原子數比作為誤差分別包括上述原子數比的±20%的變動。
雖然氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c都形成在閘極絕緣膜上(這裡，絕緣膜306上)，但是它們的雜質濃度不同。明確而言，透光導電膜308c的雜質濃度高於氧化物半導體膜308a、氧化物半導體膜308b的雜質濃度。例如，氧化物半導體膜308a、氧化物半導體膜308b中的氫濃度低於5×1019atoms/cm3，較佳低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更 進一步較佳為1×1016atoms/cm3以下，透光導電膜308c中的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。此外，透光導電膜308c中的氫濃度為氧化物半導體膜308a、氧化物半導體膜308b中的氫濃度的兩倍，較佳為十倍以上。
此外，透光導電膜308c的電阻率低於氧化物半導體膜308a、氧化物半導體膜308b的電阻率。透光導電膜308c的電阻率較佳為氧化物半導體膜308a、氧化物半導體膜308b的電阻率的1×10-8倍以上且1×10-1倍以下，典型的為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
當氧化物半導體膜308a、氧化物半導體膜308b包含第14族元素之一的矽或碳時，氧化物半導體膜308a、氧化物半導體膜308b中氧缺陷增加，會導致使氧化物半導體膜308a、氧化物半導體膜308bn型化。因此，將氧化物半導體膜308a、氧化物半導體膜308b中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧化物半導體膜308a、氧化物半導體膜308b的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由 此，較佳地降低氧化物半導體膜308a、氧化物半導體膜308b的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體膜308a、氧化物半導體膜308b中含有氮時生成作為載子的電子，載子密度增加而容易使氧化物半導體膜308a、氧化物半導體膜308bn型化。其結果，包括含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，在該氧化物半導體膜中，較佳的是盡可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
作為氧化物半導體膜308a、氧化物半導體膜308b使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜308a、氧化物半導體膜308b使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的氧化物半導體膜。
注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳的是適當地設定氧化物半導體膜308a、氧化物半導體膜308b的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
因為氧化物半導體膜308a、氧化物半導體膜308b與絕緣膜306及絕緣膜312等的由能夠提高與氧化 物半導體膜的介面特性的材料形成的膜接觸，所以氧化物半導體膜308a、氧化物半導體膜308b用作半導體，且包括氧化物半導體膜308a、氧化物半導體膜308b的電晶體具有優良的電特性。
此外，藉由作為氧化物半導體膜308a、氧化物半導體膜308b使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，因此有時可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，因此該電晶體成為可靠性高的電晶體。此外，被氧化物半導體膜的陷阱態俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，有時在陷阱態 密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
另一方面，透光導電膜308c在開口部362(參照圖6A)中與由氮化物絕緣膜形成的絕緣膜314接觸。絕緣膜314是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。由此，當絕緣膜314的氫擴散到與氧化物半導體膜308a、氧化物半導體膜308b同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而氧化物半導體膜用作導體，即也可以說是導電性高的氧化物半導體膜。在此，將如下金屬氧化物稱為透光導電膜308c：藉由以與氧化物半導體膜308a、氧化物半導體膜308b相同的材料為主要成分，且使其氫濃度高於氧化物半導體膜308a、氧化物半導體膜308b來提高導電性的金屬氧化物。
另外，氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。此外，氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c的結晶性相同。
此外，氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
但是，本發明的一個方式不侷限於此，而透光導電膜308c根據情況也可以不與絕緣膜314接觸。
但是，本發明的一個方式不侷限於此，而根據情況透光導電膜308c也可以藉由與氧化物半導體膜308a或氧化物半導體膜308b不同的製程形成。在此情況下，透光導電膜308c也可以包含與氧化物半導體膜308a或氧化物半導體膜308b不同的材料。例如，透光導電膜308c也可以包含銦錫氧化物(下面表示為ITO)或銦鋅氧化物等。
在本實施方式所示的液晶顯示裝置中，在形成電晶體的氧化物半導體膜的同時形成電容元件的一個電極。此外，將用作像素電極的透光導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少液晶顯示裝置的製程。此外，因為在電容元件中，一對電極由透光導電膜形成，所 以電容元件具有透光性。其結果是，可以增大電容元件的佔有面積並提高像素的孔徑比。
導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e作為導電材料使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
此外，由於藉由導電膜310c與導電膜304b重疊地形成來可以縮減邊框，所以可以縮減驅動電路部的佔有面積。由此，可以實現顯示裝置的窄邊框化。
在絕緣膜306、氧化物半導體膜308a、氧化物半導體膜308b、透光導電膜308c及導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e上形成有絕緣膜312、絕緣膜314。絕緣膜312較佳的是與絕緣膜306同樣地使用能夠提高與氧化物半導體膜的介面特性的材料，可以使用氧化物絕緣膜形成。這裡，作為絕緣膜312，層疊絕緣膜312a、絕緣膜312b形成。
絕緣膜312a為使氧透過的氧化物絕緣膜。另 外，當在後面形成絕緣膜312b時，絕緣膜312a用作緩和對氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c所造成的損傷的膜。
作為絕緣膜312a，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。注意，在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
此外，較佳的是使絕緣膜312a中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度為3×1017spins/cm3以下。這是因為若絕緣膜312a中所含的缺陷密度較高，則氧與該缺陷鍵合，絕緣膜312a中的氧穿透率有可能減少。
此外，較佳的是使在絕緣膜312a與氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c之間的介面的缺陷量較少，典型的是，藉由ESR測量，使在起因於氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c中的缺陷的g=1.93處呈現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
此外，在絕緣膜312a中，從外部進入絕緣膜312a的氧並非全部移動到絕緣膜312a的外部，而有一部分的氧殘留在絕緣膜312a中。此外，在氧進入絕緣膜312a的同時，絕緣膜312a中所含的氧移動到絕緣膜312a 的外部，由此有時會發生在絕緣膜312a中氧的移動。
當形成使氧透過的氧化物絕緣膜作為絕緣膜312a時，可以使從設置在絕緣膜312a上的絕緣膜312b脫離的氧經由絕緣膜312a移動到氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c中。
絕緣膜312b以與絕緣膜312a接觸的方式來形成。絕緣膜312b使用包含超過化學計量組成的氧的氧化物絕緣膜形成。由於包含超過化學計量組成的氧的氧化物絕緣膜被加熱，一部分的氧脫離。包含超過化學計量組成的氧的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。
作為絕緣膜312b可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳的是使絕緣膜312b中的缺陷量較少，典型的是，藉由ESR測量，使在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。另外，由於絕緣膜312b比絕緣膜312a離氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c更遠，因此，絕緣膜312b的缺陷密度可以高於絕緣膜312a。
藉由作為絕緣膜314設置對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜，能夠防 止氧從氧化物半導體膜308a、氧化物半導體膜308b及透光導電膜308c擴散到外部。氮化物絕緣膜可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。
另外，也可以在對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜上設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。此外，為了控制電容元件的電荷容量，也可以適當地在對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜上設置氮化物絕緣膜或氧化物絕緣膜。
此外，在絕緣膜314上形成有透光導電膜316a、透光導電膜316b。透光導電膜316a在開口部364a(參照圖6C)中與導電膜304b及導電膜310c電連接。換言之，透光導電膜316a用作連接導電膜304b和導電膜310c的連接電極。透光導電膜316b在開口部364b(參照圖6C)中與導電膜310e電連接，並用作像素的像素電極。此外，透光導電膜316b可以用作電容元件的一對電極中的一個。
此外，為了形成使導電膜304b與導電膜310c直接接觸的連接結構，需要如下製程：在形成導電膜310c之前，對絕緣膜305、絕緣膜306進行圖案化以在其中形成開口部，形成遮罩。然而，如圖3所示，藉由透光導電膜316a使導電膜304b與導電膜310c連接，不需要 製造使導電膜304b與導電膜310c直接接觸的連接部，可以減少一個光罩。即，可以減少液晶顯示裝置的製程。
作為透光導電膜316a、透光導電膜316b，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
作為配向膜318，可以使用聚醯亞胺等有機樹脂。將配向膜318的厚度設定為40nm以上且100nm以下，較佳為50nm以上且90nm以下。藉由採用上述厚度，可以增大液晶材料的預傾角。藉由增大液晶材料的預傾角，可以減少向錯(disclination)。
此外，在基板342上形成有有色性的膜(下面稱為有色膜346)。將有色膜346用作濾光片。另外，與有色膜346相鄰的遮光膜344形成在基板342上。將遮光膜344用作黑矩陣。此外，不一定需要設置有色膜346，例如當液晶顯示裝置進行黑白顯示時等也可以不設置有色膜346。
作為有色膜346，可以使用使特定的波長區域的光透過的有色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)的濾光片、使綠色的波長區域的光透過的綠色(G)的濾光片或使藍色的波長區域的光透過的藍色(B)的濾光片等。
遮光膜344只要具有阻擋特定的波長區域的 光的功能即可，則作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
此外，在有色膜346上形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制有色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，在絕緣膜348上形成有導電膜350。導電膜350具有像素部的液晶元件所包括的一對電極中的另一個的功能。此外，在透光導電膜316a、透光導電膜316b上形成有配向膜318，在導電膜350上形成有配向膜352。
另外，在透光導電膜316a、透光導電膜316b與導電膜350之間形成有液晶層320。此外，使用密封材料(未圖示)將液晶層320密封在基板302與基板342之間。另外，密封材料較佳的是與無機材料接觸以抑制來自外部的水分等侵入。
此外，也可以在透光導電膜316a、透光導電膜316b與導電膜350之間設置用來維持液晶層320的厚度(也稱為單元間隙)的間隔物。
參照圖4A至圖7B說明設置在圖3所示的液晶顯示裝置中的基板302上的元件部的製造方法。此外，這裡，設置在基板302上的元件部是指夾在基板302與配向膜318之間的區域。
首先，準備基板302。在此，作為基板302使用玻璃基板。
接著，在基板302上形成導電膜，且藉由對該導電膜的所希望的區域進行加工來形成導電膜304a、導電膜304b、導電膜304c。另外，藉由第一圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜304a、導電膜304b、導電膜304c(參照圖4A)。
此外，典型地使用蒸鍍法、CVD法、濺射法、旋塗法等形成導電膜304a、導電膜304b、導電膜304c。
接著，在基板302及導電膜304a、導電膜304b、導電膜304c上形成絕緣膜305，然後在絕緣膜305上形成絕緣膜306(參照圖4A)。
可以藉由濺射法、CVD法等形成絕緣膜305及絕緣膜306。另外，較佳的是在真空中連續形成絕緣膜305及絕緣膜306，因為可以抑制雜質的混入。
接著，在絕緣膜306上形成氧化物半導體膜307(參照圖4B)。
可以藉由濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成氧化物半導體膜307。
接著，藉由對氧化物半導體膜307的所希望的區域進行加工來形成島狀的氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d。另外，藉由第二圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成氧化物半導體膜 308a、氧化物半導體膜308b、氧化物半導體膜308d。作為蝕刻可以採用乾蝕刻、濕蝕刻或組合兩者的蝕刻(參照圖4C)。
然後，也可以藉由進行加熱處理，使氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氫、水等脫離，降低氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氫及水。其結果是，可以形成高度純化的氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d。作為該加熱處理的溫度，典型地採用250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度。此外，藉由將該加熱處理的溫度典型地設定為300℃以上且400℃以下，較佳為320℃以上且370℃以下，在採用大面積基板的情況下也可以減少基板的翹曲或收縮，由此提高良率。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間，且可以減少加熱處理中的基板的翹曲，在採用大面積基板的情況下是特別較佳的。
此外，加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫、水等。此外，在氮或稀有氣體氛圍下進行加熱 處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是，在可以使氧化物半導體膜中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜中。其結果是，可以減少氧化物半導體膜中的氧缺損量。
接著，在絕緣膜306及氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d上形成導電膜309(參照圖5A)。
例如，藉由濺射法形成導電膜309。
接著，藉由對導電膜309的所希望的區域進行加工，形成導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e。另外，藉由第三圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e(參照圖5B)。
藉由導電膜310c與導電膜304b重疊地形成，在短距離下藉由透光導電膜316a使導電膜304b與導電膜310c電連接，由此可以縮減驅動電路部的佔有面積。由此，可以實現顯示裝置的窄邊框化。此外，藉由使透光導電膜316a與導電膜310c的接觸面積擴大，可以減少接觸電阻。
接著，以覆蓋絕緣膜306、氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d以及導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e上的方式形成層疊有絕緣膜311a、絕緣膜 311b的絕緣膜311(參照圖5C)。
較佳的是，在形成絕緣膜311a之後，在不暴露於大氣的狀態下連續地形成絕緣膜311b。在形成絕緣膜311a之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成絕緣膜311b，由此能夠在減少來源於絕緣膜311a與絕緣膜311b之間的介面的大氣成分的雜質濃度的同時，能夠使包含於絕緣膜311b中的氧移動到氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中，由此能夠減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d的氧缺陷量。
利用以下述條件可以形成氧化矽膜或氧氮化矽膜作為絕緣膜311a：在180℃以上且400℃以下，較佳為200℃以上且370℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
作為絕緣膜311a的源氣體，較佳地使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成使氧透過的氧化物絕緣膜作為絕緣膜311a。另外，藉由設置絕緣膜 311a，在後續形成絕緣膜311b的形成製程中，能夠降低對氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d所造成的損傷。
此外，利用以下述條件可以形成氧化矽膜或氧氮化矽膜作為絕緣膜311a：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室中，將處理室中的壓力設定為100Pa以上且250Pa以下，並且對設置在處理室中的電極供應高頻功率。
在該成膜條件下，藉由將基板溫度設定為絕緣膜311a的形成溫度，矽及氧的鍵合力變強。其結果是，作為絕緣膜311a可以形成氧透過、緻密且硬的氧化物絕緣膜，典型的是，在25℃下使用0.5wt.%的氟酸時的蝕刻速度為10nm/分鐘以下，較佳為8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
此外，由於在該製程中邊進行加熱邊形成絕緣膜311a，所以在該製程中可以使包含在氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氫、水等脫離。
此外，由於在形成絕緣膜311a的製程中進行加熱，所以氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d被露出的狀態下的加熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧量。即，可以減少包含在氧化物半導體膜中的氧缺陷量。
再者，藉由將處理室的壓力設定為100Pa以上且250Pa以下，絕緣膜311a中的含水量下降，因此能夠在降低電晶體的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，藉由將處理室的壓力設定為100Pa以上且250Pa以下，當形成絕緣膜311a時，能夠降低對氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d所造成的損傷，因此能夠降低氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷量。尤其是，當提高絕緣膜311a或者在後續形成的絕緣膜311b的成膜溫度，典型的為高於220℃的溫度，此時，氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d所包含的氧的一部分脫離，容易形成氧缺陷。另外，當為了提高電晶體的可靠性而採用用來降低在後面形成的絕緣膜311b中的缺陷量的成膜條件時，氧的脫離量容易降低。其結果是，有時難以減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷。然而，藉由將處理室的壓力設定為100Pa以上且250Pa以下，並降低在形成絕緣膜311a時對氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d所造成的損傷，即使從絕緣膜311b脫離的氧量較低，也能夠減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷。
另外，藉由將氧化性氣體量設定為包含矽的 沉積氣體量的100倍以上，能夠減少絕緣膜311a中的含氫量。其結果是，能夠減少混入氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d的氫量，因此，能夠抑制電晶體的臨界電壓的負向漂移。
藉由以下述條件形成氧化矽膜或氧氮化矽膜作為絕緣膜311b：在180℃以上且280℃以下，較佳為200℃以上且240℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，較佳地設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
作為絕緣膜311b的源氣體，較佳地使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為絕緣膜311b的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且源氣體的氧化進展，所以絕緣膜311b中的含氧量超過化學計量組成。然而，當基板溫度是上述絕緣膜311b的形成溫度時，由於矽與氧的鍵合力較弱，因此，因加熱處理而使氧的一部分脫離。其結果是，能夠形成包含超過化學計量組成的氧且因加熱而釋放氧的一部分的氧化物絕緣膜。此 外，在氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d上設置有絕緣膜311a。由此，在絕緣膜311b的形成製程中，絕緣膜311a用作氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d的保護膜。其結果是，能夠在減少對氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d所造成的損傷的同時，使用功率密度高的高頻功率來形成絕緣膜311b。
另外，在絕緣膜311b的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜311b中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣膜，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。此外，藉由將該加熱處理的溫度典型地設定為300℃以上且400℃以下，較佳為320℃以上且370℃以下，在採用大面積基板的情況下也可以減少基板的翹曲或收縮，由此提高良率。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變 點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫、水等。
藉由該加熱處理，能夠將絕緣膜311b中所含的氧的一部分移動到氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中以減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷量。其結果是，可以進一步減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷量。
另外，當絕緣膜311a及絕緣膜311b包含水、氫等時，若在後續形成具有阻擋水、氫等的功能的絕緣膜313並進行加熱處理，則絕緣膜311a及絕緣膜311b所包含的水、氫等會移動到氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中，因此，在氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中產生缺陷。然而，藉由進行上述加熱處理，能夠使絕緣膜311a及絕緣膜311b中所包含的水、氫等發生脫離，由此在能夠降低電晶體的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，當在進行加熱的同時，在絕緣膜311a上形成絕緣膜311b時，可以將氧移動到氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中以減少氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d中的氧缺陷，因此，不需要進行上述加熱處理。
另外，當形成導電膜310a、導電膜310b、導電膜310d、導電膜310e時，由於導電膜的蝕刻，氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d會受到損傷而在氧化物半導體膜308a、氧化物半導體膜308b的背通道(在氧化物半導體膜308a、氧化物半導體膜308b中與相對於用作閘極電極的導電膜304a、導電膜304c的表面相反一側的表面)一側產生氧缺陷。然而，當在絕緣膜311b中使用包含超過化學計量組成的氧的氧化物絕緣膜時，藉由加熱處理能夠修復產生在該背通道一側的氧缺陷。由此，能夠減少氧化物半導體膜308a、氧化物半導體膜308b中的缺陷，因此，能夠提高電晶體的可靠性。
另外，也可以在形成後面形成的開口部362之後進行該加熱處理。
接著，藉由對絕緣膜311的所希望的區域進行加工，形成絕緣膜312及開口部362。此外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜311及開口部 362(參照圖6A)。此外，對與導電膜304b重疊的區域的絕緣膜311的一部分進行蝕刻。
另外，以使氧化物半導體膜308d的表面露出的方式形成開口部362。作為開口部362的形成方法，例如可以採用乾蝕刻法。但是，對於開口部362的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
接著，在絕緣膜306、絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖6B)。
作為絕緣膜313，較佳地使用防止來自外部的雜質諸如氧、氫、水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，較佳的是還包含氫，典型地可以使用包含氮的無機絕緣材料，例如氮化絕緣膜。絕緣膜313例如可以藉由CVD法形成。
絕緣膜313是由防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。由此，當絕緣膜313的氫擴散到氧化物半導體膜308d中時，在該氧化物半導體膜308d中氫和氧鍵合而生成作為載子的電子。其結果是，氧化物半導體膜308d的導電性提高，且氧化物半導體膜308d成為透光導電膜308c。
此外，上述氮化矽膜較佳的是在高溫下形成以提高阻擋性，例如在100℃以上且400℃以下的基板溫度下，較佳的是在300℃以上且400℃以下的基板溫度下 進行加熱來形成。另外，因為當在高溫下進行成膜時，可能氧從用作氧化物半導體膜308a、氧化物半導體膜308b的氧化物半導體脫離，因此載子濃度上升，所以採用不發生這種現象的溫度。
接著，藉由對絕緣膜313、絕緣膜312、絕緣膜306及絕緣膜305的所希望的區域進行加工，形成絕緣膜314、開口部364a、開口部364b。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314、開口部364a、開口部364b(參照圖6C)。
此外，開口部364a以使導電膜304a及導電膜310c的表面露出的方式形成。開口部364b以使導電膜310e露出的方式形成。
此外，作為開口部364a、開口部364b的形成方法例如可以使用乾蝕刻法。注意，對於開口部364a、開口部364b的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
像這樣，藉由設置開口部364a，可以提高後面形成的開口部364a、絕緣膜305、絕緣膜306、導電膜310c上的膜的覆蓋性。
接著，以覆蓋開口部364a、開口部364b的方式在絕緣膜314上形成透光導電膜315(參照圖7A)。
透光導電膜315例如可以藉由濺射法形成。
接著，藉由對透光導電膜315的所希望的區 域進行加工，形成透光導電膜316a、透光導電膜316b。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、透光導電膜316b(參照圖7B)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
另外，在本實施方式中，使絕緣膜314所包含的氫擴散到氧化物半導體膜308d來提高氧化物半導體膜308d的導電性。也可以藉由使用遮罩覆蓋氧化物半導體膜308a、氧化物半導體膜308b，並對氧化物半導體膜308d添加雜質，典型的是氫、硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等，從而提高氧化物半導體膜308d的導電性。作為對氧化物半導體膜308d添加氫、硼、磷、錫、銻、稀有氣體元素等的方法，有離子摻雜法、離子植入法等。另一方面，作為對氧化物半導體膜308d添加鹼金屬、鹼土金屬等的方法，有使氧化物半導體膜308d暴露於包含該雜質的溶液的方法。
此外，在本實施方式中，只有開口部364a的一部分具有步階狀，但是不侷限於此，當對絕緣膜311進行加工時，對形成開口部364b的區域的絕緣膜311進行蝕刻，在形成絕緣膜313之後的開口部的形成中也可以形成其一部分具有步階狀的開口部364b。
接著，下面說明設置在與基板302對置地設置的基板342上的元件部。此外，這裡，設置在基板342上的元件部是指夾在基板342與配向膜352之間的區域。
首先，準備基板342。作為基板342可以援用基板302的材料。接著，在基板342上形成遮光膜344、有色膜346(參照圖8A)。
在所希望的位置上使用各種材料並採用印刷法、噴墨法、使用光微影技術的蝕刻法等分別形成遮光膜344及有色膜346。
接著，在遮光膜344及有色膜346上形成絕緣膜348(參照圖8B)。
作為絕緣膜348，例如可以使用丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。藉由形成絕緣膜348，例如可以抑制有色膜346所包含的雜質等擴散到液晶層320一側。注意，絕緣膜348是不一定需要設置的，也可以採用不形成絕緣膜348的結構。
接著，在絕緣膜348上形成導電膜350(參照圖8C)。作為導電膜350可以援用透光導電膜315的材料。
形成在基板342上的結構可以藉由上述製程完成。
接著，在基板302及基板342上，更詳細地說，在形成在基板302上的絕緣膜314、透光導電膜316a、透光導電膜316b及在形成在基板342上的導電膜 350上，分別形成配向膜318及配向膜352。配向膜318、配向膜352可以藉由摩擦法、光配向法等形成。然後，在基板302與基板342之間形成液晶層320。作為液晶層320的形成方法，可以採用分配器法(滴落法)或在將基板302和基板342貼合之後利用毛細現象來注入液晶的注入法。
藉由上述製程製造圖3所示的液晶顯示裝置。
此外，雖然實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜可以利用濺射法或電漿CVD法形成，但是也可以利用熱CVD(Chemical Vapor Deposition：化學氣相沉積)法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣 體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。另外，三甲基銦的化學式為In(CH3)3。另外，三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧 化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2，一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入 Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳地使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
<變形例1>
參照圖9對實施方式1中的開口部364a的變形例進行說明。與圖3同樣地，在圖9中A-B是驅動電路部的剖面圖，而C-D是像素部的剖面圖。
在圖3中，在開口部364a中透光導電膜316a只設置在導電膜304b上，但在圖9中在開口部364c中透光導電膜316a除了接觸於導電膜304b上以外還接觸於基板302上。藉由採用上述結構，增大透光導電膜316a與導電膜304b的接觸面積，由此可以降低接觸電阻。
此外，在圖9中的由虛線圈圍繞的區域370中，由覆蓋導電膜304b的一個端部的絕緣膜、絕緣膜(這裡閘極絕緣膜)上的導電膜310c、導電膜304b與導 電膜310c電連接的導電膜(這裡透光導電膜316a)構成的結構可以應用到半導體裝置的端子部，由此可以同樣地降低接觸電阻。
<變形例2>
參照圖10對實施方式1中的開口部364a的其他變形例進行說明。與圖3同樣地，在圖10中A-B是驅動電路部的剖面圖，而C-D是像素部的剖面圖。
圖10所示的剖面圖與圖3所示的剖面圖的不同點在於：對絕緣膜314、絕緣膜312、絕緣膜306及絕緣膜305同時進行蝕刻而形成開口部。
這裡，參照圖4A至圖4C、圖5A至圖5C、圖11A至圖11C、圖12A至圖12C說明圖10所示的液晶顯示裝置的製造方法。
與實施方式1同樣地，藉由圖4A至圖4C以及圖5A至圖5C的製程，如圖11A所示，在基板302上形成用作閘極電極的導電膜304a、導電膜304b、導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e以及絕緣膜311。此外，在該製程中進行第一圖案化至第三圖案化，分別形成導電膜304a、導電膜304b、導電膜304c、氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d、導 電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e。
接著，藉由對絕緣膜311的所希望的區域進行加工，形成絕緣膜312及開口部362。此外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜311、開口部362(參照圖11B)。
接著，在絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖11C)。
接著，藉由對絕緣膜313、絕緣膜312、絕緣膜306及絕緣膜305的所希望的區域進行加工，形成絕緣膜314、開口部364a、開口部364b。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314、開口部364a、開口部364b(參照圖12A)。
像這樣，藉由設置開口部364a，可以提高後面形成的開口部364a、絕緣膜305、絕緣膜306、導電膜310c上的膜的覆蓋性。
接著，以覆蓋開口部364a、開口部364b的方式在絕緣膜314上形成透光導電膜315(參照圖12B)。
接著，藉由對透光導電膜315的所希望的區域進行加工，形成透光導電膜316a、透光導電膜316b。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導 電膜316a、透光導電膜316b(參照圖12C)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
<變形例3>
這裡，參照圖13對實施方式1所示的液晶顯示裝置的變形例進行說明。與圖3同樣地，在圖13中A-B是驅動電路部的剖面圖，而C-D是像素部的剖面圖。
圖13所示的剖面圖與圖3不同之處在於在配向膜318下具有平坦化膜317。
平坦化膜317是指填充在至少用作像素電極的透光導電膜316b的凹部的有機樹脂膜。藉由在透光導電膜316b的凹部的液晶顯示裝置的背光透過的區域，即在設置在透光導電膜308c的開口部中的凹部中填充平坦化膜317，可以減少配向膜的被形成區域的凹凸。換言之，可以減少設置在透光導電膜316b上的配向膜318的凹凸。此外，凹部的深度相當於絕緣膜312的厚度。
平坦化膜317較佳地具有透光性。注意，本發明的一個方式不侷限於此。例如，平坦化膜317也可以具有濾光片、黑矩陣的功能。例如，當平坦化膜317具有濾光片的功能時，例如，在紅色的像素、藍色的像素、綠色的像素的每一個中形成有色性的平坦化膜317即可。
作為平坦化膜317可以使用丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂等有機樹脂。此外，將平坦化膜317的厚度設定為絕緣膜312的厚度以上且1500nm以下，較佳為絕緣膜312的厚度以上且1000nm以下。藉由將平坦化膜317的厚度設定為絕緣膜312的厚度以上，可以在透光導電膜316b的凹部填充平坦化膜317，可以減少被形成配向膜318的區域的凹凸。此外，若平坦化膜317的厚度厚時，則當控制液晶層320的配向時，施加到用作像素電極的透光導電膜316b的電壓變大，而功耗增大，由此較佳的是將平坦化膜317的厚度設定為1500nm以下。
藉由使用有機樹脂形成平坦化膜317，可以使用平坦化膜317填充在至少用作像素電極的透光導電膜316b的凹部，可以減少構成液晶層320的液晶分子的配向無序。
藉由使用旋塗法、浸塗法、狹縫塗布法、噴墨法、印刷法等濕處理形成平坦化膜317，可以形成其表面平坦的平坦化膜317而不受到被形成平坦化膜317的區域的凹凸。此外，當作為平坦化膜317的形成方法使用旋塗法、浸塗法、狹縫塗布法時，在塗敷組成物之後，藉由第七圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成平坦化膜317。
在本變形例所示的液晶顯示裝置中，由於在用作像素電極的透光導電膜316b上具有平坦化膜317， 所以在透光導電膜316b的凹部填充平坦化膜317，而且平坦化膜317的表面的步階很少。其結果是，緩和設置在平坦化膜317上的配向膜318的表面的凹凸，由此減少液晶的配向無序。由此，可以減少液晶顯示裝置的顯示不良。
<變形例4>
這裡，參照圖14對實施方式1所示的液晶顯示裝置的變形例進行說明。與圖3同樣地，在圖14中A-B是驅動電路部的剖面圖，而C-D是像素部的剖面圖。
圖14的剖面圖與圖3不同之處在於使配向膜318的厚度變厚而使像素部的凹凸緩和。
此外，在本實施例中，像素部的透光導電膜316b上的配向膜318完全填充因絕緣膜312產生的透光導電膜316b的凹部360，但是不侷限於此，配向膜318以具有緩坡的端部的方式形成，而填充凹部360的一部分。
<變形例5>
對將液晶元件用於像素301的液晶顯示裝置的變形例進行說明。在圖3、圖9、圖10、圖13及圖14所示的液晶顯示裝置中，透光導電膜308c與絕緣膜314接觸，但是也可以採用與絕緣膜305接觸的結構。此時，由於不需要設置圖6A至圖6C所示那樣的開口部362，所以可以減 少透光導電膜316a、透光導電膜316b表面的步階。由此，可以減少包含在液晶層320中的液晶材料的配向無序。此外，可以製造對比度高的液晶顯示裝置。
為了獲得這種結構，在圖4B中在形成氧化物半導體膜307之前對絕緣膜306選擇性地進行蝕刻而使絕緣膜305的一部分露出。
<變形例6>
這裡，參照圖15至圖17C對實施方式1所示的液晶顯示裝置的變形例進行說明。在圖15中，A-B示出驅動電路部的剖面圖，C-D示出像素部的剖面圖。注意，這裡使用實施方式1，但是可以將本變形例適當地應用於各變形例。
圖15所示的液晶顯示裝置與實施方式1所示的液晶顯示裝置的不同之處在於使用通道保護型電晶體。
在驅動電路部中，電晶體102包括用作閘極電極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308a以及用作源極電極及汲極電極的導電膜310a及導電膜310b。在形成氧化物半導體膜308a之後且形成導電膜310a、導電膜310b之前設置用作通道保護膜的絕緣膜312。此外，在導電膜310a、導電膜310b、導電膜310c上設置有用作保護膜的絕緣膜314。
在像素部中，電晶體103包括用作閘極電極 的導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極電極及汲極電極的導電膜310d及導電膜310e。在形成氧化物半導體膜308b之後且形成導電膜310d、導電膜310e之前設置用作通道保護膜的絕緣膜312。此外，在導電膜310d、導電膜310e上設置有用作保護膜的絕緣膜314。
此外，用作像素電極的透光導電膜316b在設置在絕緣膜314中的開口部中與導電膜310e連接。
另外，電容元件105包括用作一個電極的透光導電膜308c、用作介電膜的絕緣膜314以及用作另一個電極的透光導電膜316b。
此外，在驅動電路部中，藉由與透光導電膜316b同時形成的透光導電膜316a，連接導電膜304b與導電膜310c，該導電膜304b與導電膜304a、導電膜304c同時形成，而該導電膜310c與導電膜310a、導電膜310b、導電膜310d、導電膜310e同時形成。
在本變形例中，當對導電膜310a、導電膜310b、導電膜310d、導電膜310e進行蝕刻時，由於氧化物半導體膜308a、氧化物半導體膜308b由絕緣膜312覆蓋，所以氧化物半導體膜308a、氧化物半導體膜308b不受到因用來形成導電膜310a、導電膜310b、導電膜310d、導電膜310e的蝕刻導致的損傷。再者，絕緣膜312使用包含超過化學計量組成的氧的氧化物絕緣膜形 成。由此，可以使絕緣膜312中的氧的一部分移動到氧化物半導體膜308a、氧化物半導體膜308b中來減少氧化物半導體膜308a、氧化物半導體膜308b中的氧缺陷量。
參照圖4A至圖4C、圖16A至圖16C以及圖17A至圖17C說明圖15所示的液晶顯示裝置中的設置在基板302上的元件部的製造方法。
與實施方式1同樣地，藉由圖4A至圖4C的製程，在基板302上形成用作閘極電極的導電膜304a、導電膜304b、導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d。此外，在該製程中藉由進行第一圖案化及第二圖案化來分別形成導電膜304a、導電膜304b、導電膜304c、氧化物半導體膜308a、氧化物半導體膜308b、氧化物半導體膜308d。
接著，與實施方式1同樣地形成層疊絕緣膜311a及絕緣膜311b的絕緣膜311(參照圖16A)。
然後，與實施方式1同樣地進行加熱處理，使絕緣膜311中的氧的一部分移動到氧化物半導體膜308a、氧化物半導體膜308b中，可以填補氧化物半導體膜308a、氧化物半導體膜308b中的氧缺陷。
接著，藉由對絕緣膜311的所希望的區域進行加工，在氧化物半導體膜308a、氧化物半導體膜308b上形成絕緣膜312(參照圖16B)。在該製程中，當使用與絕緣膜312同樣的材料形成絕緣膜306時，絕緣膜306 的一部分被蝕刻，只殘留由氧化物半導體膜308a、氧化物半導體膜308b覆蓋的區域。另外，藉由第三圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜306及絕緣膜312。
接著，在絕緣膜305、絕緣膜306、氧化物半導體膜308a、氧化物半導體膜308b上形成導電膜之後，藉由與實施方式1同樣的製程形成導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e(參照圖16C)。另外，藉由第四圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e。
接著，在絕緣膜305、絕緣膜312、氧化物半導體膜308d、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e上形成絕緣膜313(參照圖17A)。
接著，與變形例2同樣地，藉由對絕緣膜313的所希望的區域進行加工，形成絕緣膜314、開口部384a、開口部384b。此外，藉由第五圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314、開口部384a、開口部384b(參照圖17B)。
像這樣，藉由設置開口部384a，可以提高導電膜304b、絕緣膜305、導電膜310c上的膜的覆蓋性。
接著，與實施方式1同樣地，以覆蓋開口部384a、開口部384b的方式在絕緣膜314上形成透光導電膜。接著，藉由對透光導電膜的所希望的區域進行加工，形成透光導電膜316a、透光導電膜316b。另外，藉由第六圖案化在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、透光導電膜316b(參照圖17C)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。另外，在本實施方式所示的製程中藉由第一圖案化至第六圖案化，即使用六個遮罩，來同時形成電晶體及電容元件。
<變形例7>
在本實施方式及變形例中作為構成電容元件105的一對電極使用透光導電膜308c及透光導電膜316b，但是如圖40及圖41所示，也可以在絕緣膜312與絕緣膜314之間形成透光導電膜325，在絕緣膜314上形成透光導電膜316d，作為形成電容元件105的一對電極使用透光導電膜325及透光導電膜316d代替透光導電膜308c及透光導電膜316b。
再者，也可以在絕緣膜312上設置丙烯酸樹脂、環氧樹脂、聚醯亞胺等有機絕緣膜。由於丙烯酸樹脂等有機絕緣膜的平坦性高，所以可以減少透光導電膜316a表面的步階。由此，可以減少包含在液晶層320中 的液晶材料的配向無序。另外，可以製造對比度高的半導體裝置。
此外，如圖42A所示，也可以使導電膜304b與導電膜310c接觸，在絕緣膜314上形成平坦化膜317，在平坦化膜317、絕緣膜314、絕緣膜312中形成開口部，形成藉由該開口部與導電膜310c接觸的透光導電膜326，在平坦化膜317及透光導電膜326上形成絕緣膜324。再者，如圖42B所示，也可以在絕緣膜314上形成平坦化膜317，在平坦化膜317上形成透光導電膜325，在平坦化膜317及透光導電膜325上形成絕緣膜324，在絕緣膜324上形成透光導電膜316d，將透光導電膜325及透光導電膜316d用作形成電容元件105的一對電極。此外，絕緣膜324可以使用與絕緣膜314同樣的材料。
實施方式2
在本實施方式中對能夠應用於實施方式1所示的電晶體的變形例進行說明。
<變形例1 基底絕緣膜>
在實施方式1所示的電晶體102、電晶體103中，可以根據需要在基板302與導電膜304a、導電膜304b、導電膜304c之間設置基底絕緣膜。作為基底絕緣膜的材料，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，作 為基底絕緣膜的材料，藉由使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制雜質、典型的為鹼金屬、水、氫等從基板302擴散到氧化物半導體膜308a、氧化物半導體膜308b中。
基底絕緣膜可以利用濺射法、CVD法等來形成。
<變形例2 閘極絕緣膜>
在實施方式1所示的電晶體102、電晶體103中，可以根據需要改變用作閘極絕緣膜的絕緣膜的疊層結構。這裡，使用電晶體103進行說明。
如圖18A所示，閘極絕緣膜從用作閘極電極的導電膜304c一側依次層疊絕緣膜305及絕緣膜306。
藉由在導電膜304c一側設置由氮化物絕緣膜形成的絕緣膜305，可以防止來自導電膜304c的雜質(典型地是氫、氮、鹼金屬或鹼土金屬等)移動到氧化物半導體膜308b中。
此外，藉由在氧化物半導體膜308b一側設置由氧化物絕緣膜形成的絕緣膜306，可以降低在絕緣膜306與氧化物半導體膜308b之間的介面的缺陷態密度。其結果是，可以得到電特性的劣化少的電晶體。此外，與絕緣膜312b同樣地，藉由使用包含超過化學計量組成的氧的氧化物絕緣膜形成絕緣膜306，可以進一步降低在絕緣膜306與氧化物半導體膜308b之間的介面的缺陷態密 度，所以是較佳的。
此外，如圖18A所示，絕緣膜305可以採用從導電膜304c一側依次層疊缺陷少的氮化物絕緣膜305a、氫阻擋性高的氮化物絕緣膜305b的疊層結構。藉由作為絕緣膜305設置缺陷少的氮化物絕緣膜305a，可以提高閘極絕緣膜的絕緣耐壓。此外，藉由設置氫阻擋性高的氮化物絕緣膜305b，可以防止來自導電膜304c及氮化物絕緣膜305a的氫移動到氧化物半導體膜308b中。
以下示出圖18A所示的氮化物絕緣膜305a、氮化物絕緣膜305b的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成缺陷少的氮化矽膜作為氮化物絕緣膜305a。接著，將源氣體切換為矽烷及氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜305b。藉由採用上述形成方法，可以形成層疊有缺陷少且具有氫阻擋性的氮化物絕緣膜的閘極絕緣膜。
或者，如圖18B所示，絕緣膜305可以採用從導電膜304c一側依次層疊雜質阻擋性高的氮化物絕緣膜305c、缺陷少的氮化物絕緣膜305a、氫阻擋性高的氮化物絕緣膜305b的疊層結構。藉由作為絕緣膜305設置雜質阻擋性高的氮化物絕緣膜305c，可以防止來自導電膜304c的雜質(典型地是氫、氮、鹼金屬或鹼土金屬等)移動到氧化物半導體膜308b中。
以下示出圖18B所示的氮化物絕緣膜305a、 氮化物絕緣膜305b、氮化物絕緣膜305c的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成雜質阻擋性高的氮化矽膜作為氮化物絕緣膜305c。接著，藉由增加氨流量，形成缺陷少的氮化矽膜作為氮化物絕緣膜305a。接著，將源氣體切換為矽烷及氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜305b。藉由採用上述形成方法，可以形成層疊有缺陷少且具有雜質阻擋性的氮化物絕緣膜的絕緣膜305。
<變形例3 一對電極>
對在實施方式1所示的液晶顯示裝置中能夠用於導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e的材料進行說明。這裡，使用電晶體103進行說明。
作為設置在實施方式1所示的電晶體103中的導電膜310d、導電膜310e，較佳地使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧起反應的導電材料。其結果是，氧化物半導體膜308b中所含的氧與導電膜310d、導電膜310e中所含的導電材料起反應，氧缺陷多的區域形成在氧化物半導體膜308b中。此外，也有形成導電膜310d、導電膜310e的導電材料的構成元素的一部分混入氧化物半導體膜308b的情況。其結果是，如圖19所示，低電阻區域334a、低電阻區域334b形成在氧化 物半導體膜308b中的與導電膜310d、導電膜310e接觸的區域附近。低電阻區域334a、低電阻區域334b形成在絕緣膜306與導電膜310d、導電膜310e之間且與導電膜310d、導電膜310e接觸。低電阻區域334a、低電阻區域334b由於導電性高，所以可以降低氧化物半導體膜308b與導電膜310d、導電膜310e之間的接觸電阻，因此可以增大電晶體的通態電流(on-state current)。
另外，導電膜310d、導電膜310e也可具有上述容易與氧起反應的導電材料和氮化鈦、氮化鉭、釕等不容易與氧起反應的導電材料的疊層結構。藉由採用上述疊層結構，能夠防止導電膜310d、導電膜310e與氧化物半導體膜308b之間的介面處的導電膜310d、導電膜310e的氧化，由此能夠抑制導電膜310d、導電膜310e被高電阻化。
<變形例4 氧化物半導體膜>
在實施方式1所示的電晶體102、電晶體103的製造方法中，可在形成導電膜310a、導電膜310b、導電膜310d、導電膜310e之後，將氧化物半導體膜308a、氧化物半導體膜308b暴露於產生在氧氛圍中的電漿，來對氧化物半導體膜308a、氧化物半導體膜308b供應氧。氧氛圍的例子為氧、臭氧、一氧化二氮、二氧化氮等的氛圍。而且，在該電漿處理中，較佳的是將氧化物半導體膜308a、氧化物半導體膜308b暴露於在對基板302一側不 施加偏壓的狀態下產生的電漿中。其結果是，能夠不使氧化物半導體膜308a、氧化物半導體膜308b受損傷，且能供應氧，可減少氧化物半導體膜308a、氧化物半導體膜308b中的氧缺陷量。此外，藉由蝕刻處理可以去除殘留在氧化物半導體膜308a、氧化物半導體膜308b的表面上的雜質諸如氟、氯等鹵素等。
<變形例5 氧化物半導體膜>
在實施方式1所示的電晶體102、電晶體103中根據需要氧化物半導體膜採用疊層結構。這裡，使用電晶體103進行說明。
圖20所示的電晶體在絕緣膜306與導電膜310d、導電膜310e之間形成有包括氧化物半導體膜的多層膜336。
多層膜336包括氧化物半導體膜336a及氧化物膜336b。即，多層膜336是兩層結構。另外，氧化物半導體膜336a的一部分用作通道區域。另外。以與多層膜336接觸的方式形成絕緣膜312a，與絕緣膜312a接觸的方式形成有氧化物膜336b。即，在氧化物半導體膜336a與絕緣膜312a之間設置有氧化物膜336b。
氧化物膜336b是由構成氧化物半導體膜336a的元素中的一種以上構成的氧化物膜。由於氧化物膜336b由構成氧化物半導體膜336a的元素中的一種以上構成，所以在氧化物半導體膜336a與氧化物膜336b之間的 介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物膜336b典型的是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)，並且與氧化物半導體膜336a相比，氧化物膜336b的導帶底端的能量較接近於真空能階，典型的是，氧化物膜336b的導帶底端的能量和氧化物半導體膜336a的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物膜336b的電子親和力與氧化物半導體膜336a的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物膜336b藉由包含In載子移動率(電子移動率)得到提高，所以是較佳的。
藉由使氧化物膜336b具有其原子數比高於In的原子數比的Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf，有時具有如下效果：(1)使氧化物膜336b的能隙增大；(2)使氧化物膜336b的電子親和力減小；(3)遮蔽來自外部的雜質；(4)與氧化物半導體膜336a相比絕緣性提高；(5)由於Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf是與氧的鍵合力強的金屬元素，所以藉由具有其原子數比高於In的原子數比的Al、Ti、Ga、Y、Zr、La、 Ce、Nd或Hf，不容易產生氧缺陷。
在氧化物膜336b為In-M-Zn氧化物膜的情況下，當In和M之和為100atomic%時，In與M的原子數比率較佳如下：In原子數比率低於50atomic%且M原子數比率為50atomic%以上，更佳如下：In原子數比率低於25atomic%且M原子數比率為75atomic%以上。
另外，當氧化物半導體膜336a及氧化物膜336b為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，氧化物膜336b中所含的M(Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)的原子數比大於氧化物半導體膜336a中的M的原子數比，典型的是，氧化物膜336b中所含的M的原子數比率為氧化物半導體膜336a中所含的M的原子數比率的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜336a及氧化物膜336b為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)時，並且氧化物膜336b的原子數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜336a的原子數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，較佳的是y1/x1為y2/x2的1.5倍以上。更佳的是，y1/x1為y2/x2的2倍以上，進一步較佳的是y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體膜中y1為x1以上時，使用該氧化物半導體膜的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下， 使用該氧化物半導體膜的電晶體的場效移動率降低，因此，較佳的是y1為小於x1的3倍。
例如，作為氧化物半導體膜336a可以使用原子數比為In：Ga：Zn=1：1：1或3：1：2的In-Ga-Zn氧化物。此外，作為氧化物膜336b可以使用原子數比為In：Ga：Zn=1：3：n(n是2以上且8以下的整數)、1：6：m(m是2以上且10以下的整數)或1：9：6的In-Ga-Zn氧化物。另外，氧化物半導體膜336a及氧化物膜336b的原子數比作為誤差包括上述原子數比的±20%的變動。此外，在氧化物半導體膜336a中，當Zn的比率為Ga以上時，容易形成CAAC-OS，所以是較佳的。
當在後面形成絕緣膜312b時，氧化物膜336b也用作緩和對氧化物半導體膜336a所造成的損傷的膜。
將氧化物膜336b的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物膜336b與氧化物半導體膜336a同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。
此外，也可以由氧化物半導體膜336a及氧化物膜336b構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。另外，混合膜有時例如具有非晶結 構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜336a與絕緣膜312a之間設置有氧化物膜336b。由此，在氧化物膜336b與絕緣膜312a之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜336a之間有間隔。其結果是，在氧化物半導體膜336a中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜336a與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物膜336b能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜336a中的雜質量。此外，在氧化物膜336b中不容易形成氧缺陷。由此，能夠減少氧化物半導體膜336a中的雜質濃度及氧缺陷量。
此外，氧化物半導體膜336a及氧化物膜336b不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量連續地變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中 心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜336a與氧化物膜336b之間，則能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備裝載閉鎖室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳地使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳地組合渦輪分子泵和冷阱來防止氣體、尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
此外，在圖20中，作為多層膜336採用氧化物半導體膜336a及氧化物膜336b的兩層結構，但是也可以採用在絕緣膜306與氧化物半導體膜336a之間還設置與氧化物膜336b同樣的膜的三層結構。此時，設置在絕緣膜306與氧化物半導體膜336a之間的氧化物膜的厚度較佳的是比氧化物半導體膜336a薄。藉由將氧化物膜的厚度設定為1nm以上且5nm以下，較佳為1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
<變形例6 氧化物半導體膜>
在變形例5中可以適當地改變包括氧化物半導體膜的多層膜的結構。這裡，使用電晶體103進行說明。
如圖21所示，在絕緣膜306與絕緣膜312a 之間形成有包括氧化物半導體膜的多層膜336。
多層膜336包括形成在絕緣膜306與導電膜310d、導電膜310e之間的氧化物半導體膜336a、形成在氧化物半導體膜336a、導電膜310d、導電膜310e上的氧化物膜336b。另外，氧化物半導體膜336a的一部分用作通道區域。另外，以與多層膜336接觸的方式形成絕緣膜312a，以與絕緣膜312a接觸的方式形成有氧化物膜336b。即，在氧化物半導體膜336a與絕緣膜312a之間設置有氧化物膜336b。
由於在本變形例所示的電晶體103中導電膜310d、導電膜310e與氧化物半導體膜336a接觸，所以與變形例5所示的電晶體相比，氧化物半導體膜336a與導電膜310d、導電膜310e之間的接觸電阻較低，由此獲得通態電流得到提高的電晶體。
此外，由於在本變形例所示的電晶體103中導電膜310d、導電膜310e與氧化物半導體膜336a接觸，所以可以使氧化物膜336b變厚而不使氧化物半導體膜336a與導電膜310d、導電膜310e之間的接觸電阻增高。藉由採用上述結構，可以抑制形成絕緣膜312b時的電漿損傷或因絕緣膜312a、絕緣膜312b的構成元素的混入等產生的陷阱能階形成在氧化物半導體膜336a與氧化物膜336b之間的介面附近。換而言之，本變形例所示的電晶體能夠實現通態電流的提高及臨界電壓變動的降低。
<變形例7 電晶體的結構>
在實施方式1所示的電晶體102、電晶體103中可以根據需要設置隔著氧化物半導體膜對置的多個閘極電極。這裡，使用電晶體103進行說明。
圖22所示的電晶體103包括設置在基板302上的導電膜304c。此外，電晶體103包括形成在基板302及導電膜304c上的絕緣膜305及絕緣膜306、隔著絕緣膜305及絕緣膜306與導電膜304c重疊的氧化物半導體膜308b、與氧化物半導體膜308b接觸的導電膜310d、導電膜310e。此外，在絕緣膜306、氧化物半導體膜308b、導電膜310d、導電膜310e上形成有層疊有絕緣膜312a及絕緣膜312b的絕緣膜312以及絕緣膜314。另外，電晶體103包括隔著絕緣膜312及絕緣膜314與氧化物半導體膜308b重疊的透光導電膜316c。
導電膜304c與透光導電膜316c隔著氧化物半導體膜308b對置。此外，將導電膜304c及透光導電膜316c用作閘極電極。透光導電膜316c藉由與透光導電膜316b同時形成可以減少製程數，所以是較佳的。
本變形例所示的電晶體103包括隔著氧化物半導體膜308b對置的導電膜304c與透光導電膜316c。藉由對導電膜304c及透光導電膜316c施加不同電位，可以控制電晶體103的臨界電壓。
另外，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合 而實施。
實施方式3
在本實施方式中，對能夠用於包括在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜308a、氧化物半導體膜308b、透光導電膜308c及多層膜336的一個方式進行說明。此外，這裡，以氧化物半導體膜為一個例子進行說明，但包括在多層膜中的氧化物膜也可以採用同樣的結構。
下面，對氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及CAAC-OS膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括1nm以上且小於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於 100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of- plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可以確認CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時 ，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以有時CAAC-OS膜中的結晶度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
另外，有時在CAAC-OS膜的電子繞射圖案中，觀察到斑點(亮點)。注意，尤其將使用電子束徑為10nmΦ以下或5nmΦ以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。
圖23A是包括CAAC-OS膜的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於CAAC-OS膜的被形成面的方向截斷，使其厚度減薄以使 其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。從圖23A可知，在CAAC-OS的奈米束電子繞射圖案中可以觀察到斑點。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
<CAAC-OS的製造方法>
因為包括在CAAC-OS中的結晶部的c軸在平行於CAAC-OS的被形成面的法線向量或CAAC-OS的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(CAAC-OS的被形成面的剖面形狀或CAAC-OS的表面的剖面形狀)c軸的方向可以彼此不同。注意，結晶部的c軸方向是平行於形成了CAAC-OS時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由成膜或成膜後的加熱處理等的晶化處理來形成。
作為形成CAAC-OS的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
這裡，對使用第一個方法形成CAAC-OS的方法進行說明。
<靶材及靶材的製造方法>
另外，例如使用多晶的氧化物半導體濺射靶材，利用濺射法來形成CAAC-OS。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時會剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持為結晶狀態的情況下到達CAAC-OS的被形成面，可形成CAAC-OS。
另外，為了形成CAAC-OS，較佳地應用如下條件。
藉由減少成膜時的雜質混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下，更佳為-120℃以下的成膜氣體。
另外，藉由提高成膜時的CAAC-OS的被形成面的加熱溫度(例如，基板加熱溫度)，在濺射粒子到達CAAC-OS的被形成面之後，發生濺射粒子的遷移。明確而言，在將CAAC-OS的被形成面的溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由提高成膜時的CAAC-OS的被形成面的溫度，當平板狀的濺射粒子到達CAAC-OS的被形成面時，在CAAC-OS的被形成面上發生遷移，濺射粒子的平坦的面附著到CAAC-OS的被形成面。另外，雖然也取決於氧化物的種類，但是濺射粒子的平行於a-b面的面的直徑(圓等效直徑)為1nm以上且30nm以下或者1nm以上且10nm以下左右。另外，平板狀的濺射粒子可以為具有平行於a-b面的六角形面的六角柱形狀。在此情況下，垂直於六角形面的方向為c軸方向。
此外，藉由使氧的陽離子碰撞到濺射靶材以進行濺射，可以減輕成膜時的電漿損傷。因此，可以抑制離子碰撞到濺射靶材的表面時的濺射靶材的結晶性的下降或非晶化。
此外，藉由使氧或氬的陽離子碰撞到濺射靶材以進行濺射，在平板狀的濺射粒子是六角柱形狀時，可以在六角形狀的面的角部帶正電荷。由於六角形面的角部具有正電荷，所以在一個濺射粒子中正電荷互相排斥而可以維持平板形狀。
為了使平板狀的濺射粒子的面的角部具有正電荷，較佳地使用直流(DC)電源。另外，也可以使用高頻(RF)電源、交流(AC)電源。但是，RF電源難以應用於能夠在大面積的基板上進行成膜的濺射裝置。此外，從以下所示的觀點來看，DC電源比AC電源較佳。
當使用AC電源時，相鄰的靶材交替地具有陰極電位和陽極電位。在平板狀的濺射粒子帶正電的情況下，濺射粒子中的正電荷互相排斥而可以維持平板形狀。注意，在使用AC電源的情況下，由於產生暫態不施加電場的時間，所以有時平板狀的濺射粒子失去電荷而導致濺射粒子的結構的破壞。因此，DC電源比AC電源較佳。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子，示出In-Ga-Zn-O化合物靶材。
將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比進行混合，在進行加壓處理之後，在1000℃ 以上且1500℃以下的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn類化合物靶材。另外，上述加壓處理可以在冷卻(或放冷)的同時、或在加熱的同時進行。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3、3：1：2、1：3：2、1：6：4或1：9：6。另外，粉末的種類以及混合時的莫耳數比可根據所製造的濺射靶材而適當地進行改變。
藉由利用上述方法使用濺射靶材，可以形成厚度均勻且晶體配向一致的氧化物半導體膜。
<多晶氧化物半導體>
多晶氧化物半導體包括多個晶粒。多晶氧化物半導體例如有時具有非晶部。
例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以觀察到晶粒。多晶氧化物半導體所包括的晶粒例如在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到非晶部與晶粒之間的邊界、晶粒與晶粒之間的邊界。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶界。
多晶氧化物半導體例如具有多個晶粒，該多 個晶粒有時配向不同。此外，多晶氧化物半導體例如使用XRD裝置並採用out-of-plane法進行分析，有時出現單一或多個峰值。例如，在多晶IGZO膜中，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。此外，多晶氧化物半導體例如在利用電子繞射而得到的圖案中，有時觀察到斑點。
因為多晶氧化物半導體具有較高的結晶性，所以有時具有較高的電子移動率。因此，將多晶氧化物半導體用於通道區域的電晶體具有較高的場效移動率。注意，多晶氧化物半導體有時在晶界產生雜質的偏析。此外，多晶氧化物半導體的晶界成為缺陷能階。由於多晶氧化物半導體的晶界有時成為載子發生源、陷阱能階，因此有時與將CAAC-OS用於通道區域的電晶體相比，將多晶氧化物半導體用於通道區域的電晶體的電特性變動較大，且可靠性較低。
多晶氧化物半導體可以使用高溫加熱處理或雷射處理來形成。
<微晶氧化物半導體>
例如，在使用TEM觀察的微晶氧化物半導體的影像中，有時無法明確地確認到結晶部。例如，微晶氧化物半導體層中含有的結晶部的尺寸在大多數情況下為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，例如將1nm以上且10nm以下的微晶稱為奈米晶( nc：nanocrystal)。例如將具有奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor)。此外，例如在使用TEM觀察的nc-OS的影像中，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，例如在使用TEM觀察的nc-OS的影像中，由於不具有明確的晶界，所以很少產生雜質的偏析。另外，例如nc-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，例如nc-OS不具有明確的晶界，所以不容易發生電子移動率的降低。
nc-OS例如在微小區域(例如1nm以上且10nm以下的區域)中有時其原子排列具有週期性。此外，nc-OS例如在結晶部與結晶部之間沒有規律性，所以有時在宏觀上觀察不到原子排列的週期性，或者有時觀察不到長程有序。因此，例如，根據分析方法，有時無法辨別nc-OS與非晶氧化物半導體。例如使用XRD裝置，並且利用電子束徑比結晶部大的X射線的Out-of-plane法來分析nc-OS，有時檢測不到表示配向的峰值。此外，nc-OS例如在使用電子束徑比結晶部大(例如20nmΦ以上或50nmΦ以上)的電子線而得到的電子繞射圖案中，有時可以觀察到光暈圖案。此外，nc-OS例如在使用其電子束徑與結晶部大小相同或比結晶部小(例如10nmΦ以下或5nmΦ以下)的電子線而得到的奈米束電子繞射圖案中，有時可以觀察到斑點。此外，例如在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的亮度高的區域。此外，例如在nc-OS的奈米束電子繞射圖案中，有時在該區 域內觀察到多個斑點。
圖23B是包括nc-OS的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於nc-OS的被形成面的方向截斷，使其厚度減薄以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。藉由圖23B可知，在nc-OS的奈米束電子繞射圖案中可以觀察到如圓圈那樣的亮度高的區域，並且在該區域中觀察到多個斑點。
由於有時nc-OS在微小區域中原子排列具有週期性，因此其缺陷態密度比非晶氧化物半導體低。注意，由於nc-OS的結晶部與結晶部之間沒有規律性，因此與CAAC-OS相比，有時nc-OS的缺陷態密度變高。在nc-OS中，較佳地利用恆定光電流法(CPM)所得到的吸收係數低於1/cm，較佳低於5×10-1/cm，更佳低於5×10-2/cm。
因此，有時nc-OS的載子密度比CAAC-OS的載子密度高。載子密度較高的氧化物半導體有時電子移動率較高。因此，將nc-OS用於通道區域的電晶體有時具有較高的場效移動率。注意，因為nc-OS的缺陷態密度比CAAC-OS的缺陷態密度高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS用於通道區域的電晶體相比，將nc-OS用於通道區域的電晶體的電特性變動較大，且可靠性較低。
<微晶氧化物半導體膜的製造方法>
接著，以下說明微晶氧化物半導體膜的形成方法。在室溫以上且75℃以下，較佳為室溫以上且50℃以下，在含氧的氛圍下，藉由濺射法形成微晶氧化物半導體膜。藉由在將成膜氛圍設定為含氧的氛圍，可以減少微晶氧化物半導體膜中的氧缺陷，可以形成包括微晶區域的膜。
藉由在微晶氧化物半導體膜中減少氧缺陷，可以形成物性穩定的膜。尤其是，當應用微晶氧化物半導體膜製造半導體裝置時，微晶氧化物半導體膜中的氧缺陷成為施體，在微晶氧化物半導體膜中生成作為載子的電子，這成為半導體裝置的電特性變動的原因。因此，藉由使用減少了氧缺陷的微晶氧化物半導體膜製造半導體裝置，可以製造可靠性高的半導體裝置。
此外，當在微晶氧化物半導體膜中提高成膜氛圍中的氧分壓時，進一步減少氧缺陷，所以是較佳的。更具體地，較佳的是將成膜氛圍中的氧分壓設定為33%以上。
此外，利用濺射法形成微晶氧化物半導體膜時使用的靶材可以使用與CAAC-OS同樣的靶材及製造方法。
此外，因為nc-OS即使包含較多量的雜質也可以形成，所以nc-OS比CAAC-OS更容易形成，有時可以根據用途適當地使用。例如，也可以藉由使用AC電源的濺射法等成膜方法來形成nc-OS。由於使用AC電源的濺射法可以在大尺寸基板上均勻地成膜，因此，具有將 nc-OS用於通道區域的電晶體的半導體裝置的生產性較高。
<非晶氧化物半導體>
非晶氧化物半導體例如具有無秩序的原子排列且不具有結晶部。或者，非晶氧化物半導體例如具有像石英那樣的無定形狀態，其原子排列沒有規律性。
例如，在使用TEM觀察的非晶氧化物半導體的影像中，有時無法觀察到結晶部。
非晶氧化物半導體在使用XRD裝置並採用out-of-plane法進行分析時，有時檢測不到表示配向的峰值。此外，非晶氧化物半導體例如在利用電子繞射而得到的圖案中，有時觀察到光暈圖案。此外，非晶氧化物半導體例如在利用奈米束電子繞射而得到的圖案中，有時觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體例如可以藉由包含高濃度的氫等雜質來形成。因此，非晶氧化物半導體例如是包含高濃度的雜質的氧化物半導體。
當高濃度的雜質包含在氧化物半導體中時，有時在氧化物半導體中形成氧缺陷等缺陷能階。因此，雜質濃度高的非晶氧化物半導體的缺陷態密度較高。此外，因為非晶氧化物半導體的結晶性較低，所以與CAAC-OS或nc-OS相比缺陷態密度較高。
因此，有時非晶氧化物半導體與nc-OS相 比，載子密度更高。因此，將非晶氧化物半導體用於通道區域的電晶體有時成為常開啟電特性。因此，有時可以適當地將其用於需要常開啟電特性的電晶體。因為非晶氧化物半導體的缺陷態密度高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS或nc-OS用於通道區域的電晶體相比，將非晶氧化物半導體用於通道區域的電晶體的電特性變動較大，且可靠性較低。注意，因為即使利用有可能包含多量的雜質的成膜方法也可以形成非晶氧化物半導體，所以非晶氧化物半導體較容易形成，有時可以根據用途適當地使用。例如，可以利用旋塗法、溶膠-凝膠法、浸漬法、噴射法、絲網印刷法、接觸印刷法、噴墨法、輥塗法、霧化CVD法(mist CVD method)等成膜方法來形成非晶氧化物半導體。因此，具有將非晶氧化物半導體用於通道區域的電晶體的半導體裝置的生產性較高。
此外，氧化物半導體例如缺陷越少其密度越高。此外，氧化物半導體例如結晶性越高其密度越高。此外，氧化物半導體例如氫等雜質的濃度越低其密度越高。例如，單晶氧化物半導體的密度有時比CAAC-OS的密度高。此外，例如，CAAC-OS的密度有時比微晶氧化物半導體的密度高。此外，例如，多晶氧化物半導體的密度有時比微晶氧化物半導體的密度高。此外，例如，微晶氧化物半導體的密度有時比非晶氧化物半導體的密度高。
實施方式4
在本實施方式中對上述實施方式所示的顯示裝置的驅動電路部進行說明。
本實施方式的一個方式是一種驅動電路，包括：移位暫存器單元；與移位暫存器單元電連接的解複用器電路；以及n個(n是4以上的自然數)信號線，其中，移位暫存器單元與n個信號線中的1個以上電連接，並且，解複用器電路與n個信號線中的1個以上且(n-3)個以下電連接。
此外，本實施方式的其他方式是一種驅動電路，包括：m個(m是3以上的自然數)移位暫存器單元；與m個移位暫存器單元的每一個電連接的m個解複用器電路；以及n個(n是4以上的自然數)信號線，其中，m個移位暫存器單元的每一個與n個信號線中的1個以上電連接，m個解複用器電路的每一個與n個信號線中的1個以上且(n-3)個以下電連接，對m個移位暫存器單元之一輸入與m個移位暫存器單元之一的前級的移位暫存器單元電連接的解複用器電路的輸出之一，並且，對m個移位暫存器單元之一輸入與m個移位暫存器單元之一的後級的移位暫存器單元電連接的解複用器電路的輸出之一。
此外，本實施方式的其他方式是一種驅動電路，包括：移位暫存器單元；解複用器電路；以及n個(n是4以上的自然數)信號線，其中，移位暫存器單元包括設定信號線及第一電晶體至第六電晶體，第一電晶體 的源極和汲極中的一個與高電源電位線電連接，源極和汲極中的另一個與第二電晶體的源極和汲極中的一個及解複用器電路電連接，閘極與設定信號線電連接，第二電晶體的源極和汲極中的另一個與低電源電位線電連接，閘極與解複用器電路、第四電晶體的源極和汲極中的一個、第五電晶體的源極和汲極中的一個及第六電晶體的源極和汲極中的一個電連接，第三電晶體的源極和汲極中的一個與高電源電位線電連接，源極和汲極中的另一個與第四電晶體的源極和汲極中的另一個電連接，閘極與n個信號線之一電連接，第四電晶體的閘極與n個信號線之另一電連接，第五電晶體的源極和汲極中的另一個與低電源電位線電連接，閘極與設定信號線電連接，第六電晶體的源極和汲極中的另一個與高電源電位線電連接，閘極與重設信號線電連接，解複用器電路具有a個(a是1以上且(n-3)以下的自然數)緩衝器，a個緩衝器的每一個與第一電晶體的源極和汲極中的另一個及第二電晶體的閘極電連接，a個緩衝器的每一個分別與n個信號線之一電連接，並且，a個緩衝器的每一個包括輸出端子。
參照圖式說明具體結構。在圖29中作為顯示裝置的驅動電路的一個例子示出閘極驅動器電路的整體的圖。閘極驅動器電路600包括：多個移位暫存器單元(SR)601；偽級的移位暫存器單元(SR_D)602；與各移位暫存器單元601電連接的解複用器電路603(DMP(也稱為DEMUX))；與移位暫存器單元602電連接的 解複用器電路(DMP(也稱為DEMUX))604；以及傳輸起動脈衝SP、時脈信號(CLK1至CLK8)的信號線。
對移位暫存器單元601(這裡，使用第一級移位暫存器單元進行說明)如圖30A所示輸入設定信號LIN(這裡起動脈衝SP)、重設信號RIN、時脈信號(這裡CLK6及CLK7)。圖30B示出具體電路結構的一個例子。移位暫存器單元601包括第一電晶體611至第六電晶體616。
第一電晶體611的源極和汲極中的一個與高電源電位線VDD連接，第一電晶體611的源極和汲極中的另一個與第二電晶體612的源極和汲極中的一個及解複用器電路603的輸入端子FN1連接，對第一電晶體611的閘極輸入設定信號LIN。第二電晶體612的源極和汲極中的另一個與低電源電位線VSS連接，第二電晶體612的閘極與解複用器電路603的輸入端子FN2、第四電晶體614的源極和汲極中的一個、第五電晶體615的源極和汲極中的一個及第六電晶體616的源極和汲極中的一個連接。第三電晶體613的源極和汲極中的一個與高電源電位線VDD連接，第三電晶體613的源極和汲極中的另一個與第四電晶體614的源極和汲極中的另一個連接，對第三電晶體613的閘極輸入時脈信號CLK7。對第四電晶體614的閘極輸入時脈信號CLK6。第五電晶體615的源極和汲極中的另一個與低電源電位線VSS連接，對第五電晶體615的閘極輸入設定信號LIN。第六電晶體616的源 極和汲極中的另一個與高電源電位線VDD連接，對第六電晶體616的閘極輸入重設信號RIN。此外，將第一電晶體611的源極和汲極中的另一個及第二電晶體612的源極和汲極中的一個電連接的部分稱為節點FN1。另外，將第二電晶體612的閘極、第四電晶體614的源極和汲極中的一個、第五電晶體615的源極和汲極中的一個及第六電晶體616的源極和汲極中的一個電連接的部分稱為節點FN2。
此外，對8a+1級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK6及CLK7，對8a+2級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK3及CLK4，對8a+3級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK1及CLK8，對8a+4級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK5及CLK6，對8a+5級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK2及CLK3，對8a+6級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK7及CLK8，對8a+7級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK4及CLK5，對8(a+1)級(a是0或自然數)移位暫存器單元601輸入時脈信號CLK1及CLK2。
對偽級的移位暫存器單元602如圖31A所示輸入設定信號LIN、時脈信號(這裡CLK3及CLK4)。圖31B示出具體電路結構的一個例子。移位暫存器單元 602具有第一電晶體611至第五電晶體615。
第一電晶體611的源極和汲極中的一個與高電源電位線VDD連接，第一電晶體611的源極和汲極中的另一個與第二電晶體612的源極和汲極中的一個及解複用器電路604的輸入端子FN1連接，對第一電晶體611的閘極輸入設定信號LIN。第二電晶體612的源極和汲極中的另一個與低電源電位線VSS連接，第二電晶體612的閘極與解複用器電路604的輸入端子FN2、第四電晶體614的源極和汲極中的一個及第五電晶體615的源極和汲極中的一個連接。第三電晶體613的源極和汲極中的一個與高電源電位線VDD連接，第三電晶體613的源極和汲極中的另一個與第四電晶體614的源極和汲極中的另一個連接，對第三電晶體613的閘極輸入時脈信號CLK4。對第四電晶體614的閘極輸入時脈信號CLK3。第五電晶體615的源極和汲極中的另一個與低電源電位線VSS連接，對第五電晶體615的閘極輸入設定信號LIN。此外，將第一電晶體611的源極和汲極中的另一個及第二電晶體612的源極和汲極中的一個電連接的部分稱為節點FN1。另外，將第二電晶體612的閘極、第四電晶體614的源極和汲極中的一個及第五電晶體615的源極和汲極中的一個電連接的部分稱為節點FN2。
對解複用器電路603及解複用器電路604如圖32A及圖33A所示輸入時脈信號、來自移位暫存器單元601及移位暫存器單元602的輸出信號(輸入到輸入端 子FN1及輸入端子FN2的信號)，而輸出輸出信號。圖32B及圖33B示出具體電路結構的一個例子。解複用器電路603及解複用器電路604具有緩衝器(BUF)605。
圖34示出緩衝器605的具體電路結構的一個例子。對第七電晶體617的源極和汲極中的一個輸入時脈信號CLK(時脈信號CLK1至CLK8中的任一個)，第七電晶體617的源極和汲極中的另一個與第八電晶體618的源極和汲極中的一個及輸出端子連接，第七電晶體617的閘極與節點FN1連接。第八電晶體618的源極和汲極中的另一個與低電源電位線VSS連接，第八電晶體618的閘極與節點FN2連接。
此外，移位暫存器單元也可以是移位暫存器單元601a，其中如圖35A及圖35B所示，除了移位暫存器單元601以外還設置電晶體621、電晶體622、電晶體623及電容元件624。此外，對電晶體623的閘極輸入重設信號RES。
同樣地，偽級的移位暫存器單元也可以是移位暫存器單元602a，其中如圖36A及圖36B所示，除了移位暫存器單元602以外還設置電晶體621、電晶體622、電晶體623及電容元件624。此外，對電晶體623的閘極輸入重設信號RES。
當進行移位暫存器單元的初期化時，輸入重設信號RES的脈衝，使電晶體623處於導通狀態，節點FN2的電位成為高電位電源線VDD的電位。另外，藉由 節點FN2的電位，使第二電晶體612及電晶體621處於導通狀態，節點FN1的電位成為低電位電源線VSS的電位，由此可以使移位暫存器單元初期化。此外，重設信號RES藉由共同信號線輸入所有移位暫存器單元。
此外，如圖37A及圖37B所示，緩衝器605也可以替換成設置有電晶體625及電容元件619的緩衝器605a。
電容元件具有保持電荷的儲存電容器的功能。
此外，本實施方式中的各電晶體由使用上述實施方式所示的氧化物半導體的電晶體構成。尤其是，藉由電晶體的閘極與其他電晶體的源極和汲極中的一個電連接的部分的說明參照上述實施方式的說明，可以進一步縮減顯示裝置的邊框面積。
在第一級移位暫存器單元601中時脈信號CLK1至CLK5輸入到解複用器電路603中，而解複用器電路603輸出輸出信號OUT1至OUT5。
此外，藉由在不輸出閘極選擇輸出信號的期間將節點FN2固定為高電位，使第二電晶體612及第八電晶體618一直處於導通狀態，而穩定地輸出低電位。但是，在第五電晶體615的截止電流(cutoff current)(閘極電圧為0V時流過的汲極電流)較大的情況下，節點FN2的電荷藉由第五電晶體615洩露，所以需要定期性地補充電荷。由此，使用時脈信號CLK6及CLK7使第三電 晶體613及第四電晶體614處於導通狀態，從高電源電位線VDD供應節點FN2的電荷。另外，第一級移位暫存器單元601的閘極選擇輸出期間(節點FN1為高電位的期間)是後面說明的從起動脈衝SP的上升(設定)至時脈信號CLK7的上升(重設)，使用兩個時脈信號，不使閘極選擇輸出期間與定期性的電荷的補充的時序重疊。
此外，在第一級移位暫存器單元601中時脈信號CLK8不輸入到任何部分中。該時脈信號不與定期性的電荷的補充的時序重疊。
同樣地，在第二級移位暫存器單元601中，時脈信號CLK1、CLK2、CLK6至CLK8輸入到解複用器電路603中，解複用器電路603輸出輸出信號OUT1至OUT5。時脈信號CLK3及CLK4具有定期性地補充電荷的功能。此外，在第二級移位暫存器單元601中時脈信號CLK5不輸入到任何部分中。
第三級以後的移位暫存器單元601也是同樣的。換而言之，在1級移位暫存器單元中5個時脈信號輸入到解複用器電路603中，解複用器電路603輸出5個輸出信號。此外，其他2個時脈信號用作定期性地補充電荷，其輸入到移位暫存器單元601中。再者，其他1個時脈信號不輸入到任何部分中。
此外，偽級的移位暫存器單元602也是同樣的，時脈信號CLK1及CLK2輸入到解複用器電路604中，解複用器電路604輸出輸出信號DUMOUT1及 DUMOUT2。時脈信號CLK3及CLK4具有定期性地補充電荷的功能。
此外，在本實施方式中，時脈信號的數量為8個，但是不侷限於此，時脈信號的數量至少為4個以上即可。例如，當時脈信號的數量為n時，無助於輸出信號的時脈信號為3個，所以輸出信號的數量為n-3。
換而言之，藉由使移位暫存器單元的每一級與傳輸時脈信號的n個信號線連接，能夠輸出n-3個輸出信號，n越大，傳輸無助於輸出的時脈信號的信號線的比例越小，所以與移位暫存器單元的每一級輸出1個輸出信號的習知的結構相比，移位暫存器單元部分的佔有面積變小，由此能夠使閘極驅動器電路600的寬度變窄。
這裡，簡單地說明閘極驅動器電路600的窄邊框化。圖38A示出習知的閘極驅動器電路的方塊圖，而圖38B示出本實施方式的閘極驅動器電路的方塊圖。
在圖38A所示的習知的閘極驅動器電路中，移位暫存器單元SR的每一級與傳輸時脈信號的4個信號線CLK_LINE連接，由1個緩衝器BUF輸出1個信號。另一方面，在圖38B所示的本實施方式的閘極驅動器電路中，移位暫存器單元SR的每一級與傳輸時脈信號的8個信號線CLK_LINE連接，由5個緩衝器BUF輸出5個信號。
本實施方式的閘極驅動器電路與習知的閘極驅動器電路相比可以縮減移位暫存器單元的每一級的橫向 的佈局寬度。縱向的佈局寬度因緩衝器BUF的增加(這裡習知的閘極驅動器電路的5倍)而增大，但不影響到閘極驅動器電路的邊框。因此，可以縮減移位暫存器單元的每一級的橫向的佈局寬度，由此可以實現窄邊框化。此外，傳輸時脈信號的信號線CLK_LINE的個數比習知的閘極驅動器電路多，但由此減少信號線CLK_LINE的每一個中的負載電容。由此，即使使信號線CLK_LINE變細而使負載電阻增大(因為時間常數=負載電容×負載電阻)遲延時間也不變化。由此，以獲得相同的時間常數的方式使信號線的寬度變細，可以抑制佈局寬度的增加，由此即使信號線CLK_LINE增加也能夠使閘極驅動器電路的寬度變窄。
接著，參照圖39所示的時序圖說明閘極驅動器電路600的工作。這裡，設定信號LIN、重設信號RIN及時脈信號CLK1至CLK8的高電位與高電源電位線VDD的電位相等，低電位與低電源電位線VSS的電位相等。
在圖39所示的閘極驅動器電路600的驅動方法中，首先，起動脈衝SP成為高電位，第一電晶體611及第五電晶體615處於導通狀態。此外，由於重設信號RIN(輸出信號OUT7)為低電位，所以第六電晶體616處於非導通狀態。另外，由於時脈信號CLK1至CLK6為低電位且時脈信號CLK7及CLK8為高電位，所以第四電晶體614及第七電晶體617成為非導通狀態，且第三電晶體613成為導通狀態。
此時，節點FN1的電位成為從高電位電源線VDD的電位減第一電晶體611的臨界電壓的值(VDD-Vth(611))，節點FN2的電位成為低電位電源線VSS的電位，第七電晶體617成為導通狀態，第八電晶體618成為非導通狀態，所以輸出信號OUT1至OUT5成為與時脈信號CLK1至CLK5相同的低電位。
接著，時脈信號CLK7成為低電位，第三電晶體613成為非導通狀態。另外，在第三電晶體613的源極和汲極中的另一個與第四電晶體614的源極和汲極中的一個電連接的節點中保持高電位。
接著，時脈信號CLK1從低電位變為高電位，由於自舉而節點FN1的電位上升了相當於時脈信號CLK1的振幅的電壓。其結果是，第七電晶體617成為導通狀態，輸出信號OUT1輸出高電位(時脈信號CLK1的電位)。此外，當時脈信號CLK2以後的時脈信號從低電位變為高電位時也同樣地發生上述自舉。接著，時脈信號CLK8成為低電位，但在第一級移位暫存器單元601中不使用時脈信號CLK8的信號，所以沒有變化。接著，時脈信號CLK2成為高電位，輸出信號OUT2輸出高電位。然後，時脈信號CLK1成為低電位，輸出信號OUT1輸出低電位。此後，輸出信號OUT3及OUT4也是上述同樣的。此外，當時脈信號CLK5成為高電位且輸出信號OUT5成為高電位時，第二級移位暫存器單元601的設定信號LIN成為高電位。
在第一級移位暫存器單元601中，當時脈信號CLK6成為高電位時，第四電晶體614成為導通狀態。接著，時脈信號CLK5成為低電位，輸出信號OUT5輸出低電位。
此外，在第二級移位暫存器單元601中，設定信號LIN(輸出信號OUT5)成為高電位，第一電晶體611及第五電晶體615成為導通狀態。此外，由於重設信號RIN(輸出信號OUT12)為低電位，所以第六電晶體616成為非導通狀態。另外，由於時脈信號CLK1、CLK2、CLK6至CLK8為低電位且時脈信號CLK4及CLK5為高電位，所以第四電晶體614及第七電晶體617成為非導通狀態，第三電晶體613成為導通狀態。
此時，由於節點FN1的電位成為從高電位電源線VDD的電位減第一電晶體611的臨界電壓的值(VDD-Vth(611))，節點FN2的電位成為低電位電源線VSS的電位，第七電晶體617成為導通狀態，第八電晶體618成為非導通狀態，所以輸出信號OUT6至OUT10成為與時脈信號CLK1、CLK2、CLK6至CLK8相同的低電位。
接著，時脈信號CLK4成為低電位，第三電晶體613成為非導通狀態。此外，在第三電晶體613的源極和汲極中的另一個及第四電晶體614的源極和汲極中的一個電連接的節點中保持高電位。
接著，時脈信號CLK6從低電位變為高電 位，由於自舉而節點FN1的電位上升了相當於時脈信號CLK6的振幅的電壓。其結果是，第七電晶體617成為導通狀態，輸出信號OUT6輸出高電位(時脈信號CLK6的電位)。接著，時脈信號CLK5成為低電位，但在第二級移位暫存器單元601中不使用時脈信號CLK5的信號，所以沒有變化。接著，時脈信號CLK7成為高電位，輸出信號OUT7輸出高電位。
此時，在第一級移位暫存器單元601中，重設信號RIN(輸出信號OUT7)成為高電位，使第六電晶體616處於導通狀態，節點FN2的電位成為高電位電源線VDD的電位。此外，藉由使用節點FN2的電位使第二電晶體612處於導通狀態，節點FN1的電位成為低電位電源線VSS的電位，由此進行重設。
此外，第二級移位暫存器單元601也與第一級移位暫存器單元601同樣地驅動。
總之，作為第m級(m是自然數)移位暫存器單元601的設定信號LIN輸入第m-1級移位暫存器單元601的輸出信號OUT5(m-1)，而作為第m級移位暫存器單元601的重設信號RIN輸入第m+1級移位暫存器單元601的輸出信號OUT5(m+2)。此外，m是1時的設定信號LIN成為起動脈衝SP。
此外，偽級的移位暫存器單元602也與移位暫存器單元601同樣，藉由具有該移位暫存器單元602，可以對移位暫存器單元601的最後級輸入重設信號RIN。
注意，在本實施方式中，將時脈信號的脈衝與下一個時脈信號的脈衝的重疊設定為脈衝寬度的1/3，但不侷限於此，只要是脈衝寬度的1/2以下就可以採用任何重疊。此外，也可以同時進行時脈信號的脈衝的下降與下一個時脈信號的脈衝的上升。此外，在同時進行時脈信號的脈衝的下降與下一個時脈信號的脈衝的上升的情況下，由於第一級移位暫存器單元601的閘極選擇輸出期間是從起動脈衝SP的上升(設定)至時脈信號CLK6的上升(重設)的期間，所以只有一個用於定期性的電荷的補充的時脈信號即可。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
本發明的一個方式的半導體裝置可以應用於能夠檢測出目標物的接近或接觸的感測器(例如，靜電容量式、電阻膜式、表面聲波式、紅外線式、光學式等觸摸感測器)或能夠獲得用於醫療的射線影像的射線影像檢測裝置。此外，本發明的一個方式的半導體裝置可以應用於各種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外 殼遊戲機。圖24A至圖24C示出上述電子裝置的一個例子。
圖24A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，能夠利用顯示部9003來顯示視頻。另外，示出利用四個桌腿9002來支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。因此，可以提高顯示部9003的顯示品質。
顯示部9003具有觸屏輸入功能，藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004，可以進行畫面操作或資訊輸入，並且桌子9000也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，從而藉由畫面操作來控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的畫面以垂直於地板的方式立起來，從而也可以用作電視機。雖然當在小房間裡設置大畫面的電視機時，自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖24B示出電視機9100。在電視機9100 中，外殼9101組裝有顯示部9103，並且能夠利用顯示部9103來顯示視頻。此外，在此示出利用支架9105來支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，能夠進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，能夠進行頻道及音量的操作，並可以對在顯示部9103上顯示的視頻進行操作。此外，也可以採用在遙控器9110中設置對從該遙控器9110輸出的資訊進行顯示的顯示部9107的結構。
圖24B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機來接收一般的電視廣播，而且，電視機9100藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者彼此之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、顯示部9107。因此，可以提高電視機的顯示品質。
圖24C示出電腦9200，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。因此，可以提高電腦9200的顯示品質。
圖25A和圖25B是能夠折疊的平板終端。圖25A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、顯示部9631b。因此，可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸控面板的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半區域只具有顯示的功能，並且另一半區域具有觸控面板的功能，但是並不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控面板的功能的結構。例如，可以使顯示部9631a的整個面顯示為鍵盤按鈕來將其用作觸控面板，並且將顯示部9631b用作顯示畫面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控面板的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控面板的顯示有鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏 顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外，還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖25A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是並不侷限於此，一個的尺寸和另一個的尺寸可以不同，並且它們的顯示品質也可以不同。例如可以設定為顯示面板的其中一個具有比另一個具有更高精細的顯示。
圖25B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外，在圖25B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，因而，可以提供一種具有良好的耐久性且從長期使用的觀點來看具有高可靠性的平板終端。
此外，圖25A和圖25B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)的功能；將日曆、日期或時刻等顯示在顯示部上的功能；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入功能；藉由各種各樣的軟體(程式)來控 制處理的功能等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控面板、顯示部或視訊訊號處理部等。另外，太陽能電池9633可以設置在外殼9630的單面或兩面，因此可以進行高效的電池9635的充電。另外，當使用鋰離子電池以作為電池9635時，有可以實現小型化等的優點。
另外，參照圖25C所示的方塊圖，對圖25B所示的充放電控制電路9634的結構和工作進行說明。圖25C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖25B所示的充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633進行發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時，使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以採用使開關SW1截止且使開關SW2導通以對電池9635進行充電的結構。
注意，作為發電單元的一個例子，示出太陽 能電池9633，但是並不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元來對電池9635進行充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電方法來進行充電。
本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中使用實施方式1的半導體裝置製造液晶顯示裝置。對製造的液晶顯示裝置的邊框面積進行評價。
作為比較例在圖26中示出驅動電路部的導電膜310c不與導電膜304b重疊的液晶顯示裝置。在圖26所示的液晶顯示裝置的驅動電路部中，使用透光導電膜316a連接導電膜304b與導電膜310c。此外，透光導電膜316a在設置在絕緣膜305、絕緣膜306及絕緣膜312中的開口部367a、開口部367b中連接導電膜304b與導電膜310c。
圖27A和圖27B示出開口部周邊的佈局圖。圖27A是比較例的液晶顯示裝置的開口部周邊的佈局圖，而圖27B是使用實施方式1的半導體裝置的液晶顯示裝置的開口部周邊的佈局圖。
比較例的液晶顯示裝置的開口部周邊的佈局寬度為21μm。此外，使用實施方式1的半導體裝置的液晶顯示裝置的開口部周邊的佈局寬度為15μm。從上述結果可知，當使用透光導電膜316a連接導電膜304b與導電膜310c時，如實施方式1那樣，透光導電膜316a藉由只有一個開口部(這裡開口部364a)連接導電膜304b與導電膜310c，可以使每一個開口部的佈局寬度縮短6μm，由此可以實現液晶顯示裝置的窄邊框化。
接著，求出將如比較例那樣的兩個開口部改變為如實施方式1那樣的一個開口部時的邊框面積的縮小率。
圖28是比較例的液晶顯示裝置的佈局圖。驅動電路部的佈局寬度為1850μm。此外，包括保護電路、信號線、密封區域的寬度為2646μm。
再者，在圖式中由虛線表示在驅動電路部中可以將如比較例那樣的兩個開口部改變為如實施方式1那樣的一個開口部的部分。
在本實施例中，可以將一共有9個部分改變為一個開口部，可以使驅動電路部整體上的佈局寬度縮小54μm(6μm×9個部分)。由此，藉由採用上述結構，可以使邊框縮小2.04%(54μm÷2646μm×100%)，由此可以實現液晶顯示裝置的窄邊框化。
實施例2
使用實施方式1的半導體裝置製造液晶顯示裝置。圖45A示出實施例1的比較例的液晶顯示裝置的開口部周邊的剖面TEM影像，而圖45B示出使用實施方式1的半導體裝置的液晶顯示裝置的開口部周邊的剖面TEM影像。
從圖45A可知，在比較例的液晶顯示裝置的絕緣膜中產生空隙部，但在圖45B中，藉由如實施方式1那樣閘極電極與源極電極或汲極電極重疊地形成，在絕緣膜上不形成透光導電膜，由此不產生空隙部。因此，可確認到能夠提高膜覆蓋率。
實施例3
在本實施例中使用實施方式4的驅動電路製造液晶顯示裝置。對製造的液晶顯示裝置的邊框面積進行評價。
首先，對實施方式4的驅動電路使用圖26的結構而製造液晶顯示裝置。作為比較例，對如圖38A所示那樣的移位暫存器單元的每一級輸出一個輸出信號的習知的結構的驅動電路使用圖26的結構而製造液晶顯示裝置。
圖43A和圖43B示出驅動電路部的佈局圖。圖43A是比較例的驅動電路部的佈局圖，佈局寬度為1700μm。圖43B是本實施例的驅動電路部的佈局圖，佈局寬度為1150μm。藉由採用實施方式4的驅動電路，與 習知的驅動電路相比，可以使邊框縮小32.24%((1700μm-1150μm)÷1700μm×100%)，由此可以實現液晶顯示裝置的窄邊框化。
同樣地，對實施方式4的驅動電路使用實施方式1的變形例6所示的通道保護型電晶體而製造液晶顯示裝置。作為比較例，對如圖38A所示那樣的移位暫存器單元的每一級輸出一個輸出信號的習知的結構的驅動電路使用通道保護型電晶體而製造液晶顯示裝置。
此外，圖44A和圖44B示出上述不同的驅動電路部的佈局圖。圖44A是比較例的驅動電路部的佈局圖，佈局寬度為1700μm。圖44B是本實施例的驅動電路部的佈局圖，佈局寬度為1250μm。藉由採用實施方式4的驅動電路，與習知的驅動電路相比，可以使邊框縮小26.47%((1700μm-1250μm)÷1700μm×100%)，由此可以實現液晶顯示裝置的窄邊框化。
實施例4
在本實施例中，對能夠用於液晶顯示裝置的包括In-Ga-Zn氧化物的CAAC-OS膜的電晶體的特性進行評價。
當測量時，使用用於閘極驅動器的緩衝器且通道長度為50μm、通道寬度為4μm的通道蝕刻結構的電晶體。
接著，對電晶體的結構進行說明。
電晶體包括：玻璃基板上的閘極電極；玻璃基板及閘極電極上的閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；與氧化物半導體膜接觸的源極電極及汲極電極；氧化物半導體膜、源極電極及汲極電極上的第一絕緣膜、第二絕緣膜；以及藉由設置在第一絕緣膜及第二絕緣膜中的開口部與源極電極或汲極電極電連接的像素電極。
閘極電極在厚度為35nm的鈦膜上層疊厚度為200nm的銅膜形成。閘極絕緣膜在厚度為400nm的氮化矽膜上層疊厚度為50nm的氧氮化矽膜形成。氧化物半導體膜是厚度為35nm的In：Ga：Zn=1：1：1的原子數比的In-Ga-Zn氧化物膜。源極電極及汲極電極層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜、厚度為200nm的鈦膜形成。第一絕緣膜在厚度為50nm的氧氮化矽膜上層疊厚度為400nm的氧氮化矽膜形成。第二絕緣膜是厚度為100nm的氮化矽膜。像素電極是厚度為110nm的添加有氧化矽的銦錫氧化物膜。
圖46示出製造的電晶體的特性。在圖式中縱軸示出汲極電流ID[A]，橫軸示出閘極電壓VG[V]。從圖46可知製造的電晶體獲得良好的特性。
此外，製造通道長度為50μm、通道寬度為6μm的通道蝕刻結構的電晶體，在如下條件下進行測試(+BT測試)：在暗狀態(dark)下將閘極電位設定為30V以60℃保持1小時。圖47A示出進行+BT測試之後的電晶體的特性。在圖式中縱軸示出臨界電壓的變動量 △Vth[V]，而橫軸示出測試時間[hr]。從圖47A可知臨界電壓的變動量較小。
此外，在上述電晶體中，交替反復進行+BT測試及-BT測試，該+BT測試是在暗狀態(dark)下將閘極電位設定為30V以60℃保持1小時的測試，而該-BT測試是在暗狀態(dark)下將閘極電位設定為-30V以60℃保持1小時的測試。圖47B示出測量結果。在圖式中縱軸示出臨界電壓Vth[V]，而橫軸示出測試條件。從圖47B可知幾乎沒有特性變動。
102‧‧‧電晶體
103‧‧‧電晶體
105‧‧‧電容元件
302‧‧‧基板
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧絕緣膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
312‧‧‧絕緣膜
312a‧‧‧絕緣膜
312b‧‧‧絕緣膜
314‧‧‧絕緣膜
316a‧‧‧導電膜
316b‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜

Claims (17)

  1. 一種驅動電路，包括：m對移位暫存器單元及與該移位暫存器單元電連接的解複用器電路；以及n個信號線，其中，m是3以上的自然數，n是4以上的自然數，該移位暫存器單元與k個信號線電連接，k是1至(n-1)的自然數，該解複用器電路與1個信號線電連接，l是1至(n-3)的自然數，第(m+1)解複用器電路的輸出輸入到第m移位暫存器單元，並且，第(m-1)解複用器電路的輸出輸入到該第m移位暫存器單元。
  2. 根據申請專利範圍第1項之驅動電路，其中該移位暫存器單元包括具有氧化物半導體的電晶體。
  3. 一種包括根據申請專利範圍第1項之驅動電路的顯示裝置。
  4. 一種包括根據申請專利範圍第3項之顯示裝置的電子裝置。
  5. 一種驅動電路，包括：第一移位暫存器單元； 第二移位暫存器單元；第三移位暫存器單元；與該第一移位暫存器單元及該第二移位暫存器單元電連接的第一解複用器電路；與該第一移位暫存器單元、該第二移位暫存器單元及該第三移位暫存器單元電連接的第二解複用器電路；與該第二移位暫存器單元及該第三移位暫存器單元電連接的第三解複用器電路；以及n個信號線，其中，n是4以上的自然數，該第一移位暫存器單元、該第二移位暫存器單元及該第三移位暫存器單元與k個信號線電連接，k是1至(n-1)的自然數，該第一解複用器電路、該第二解複用器電路及該第三解複用器電路與1個信號線電連接，l是1至(n-3)的自然數，該第一解複用器電路的輸出之一輸入到該第二移位暫存器單元，並且，該第三解複用器電路的輸出之一輸入到該第二移位暫存器單元。
  6. 根據申請專利範圍第5項之驅動電路，其中k是2以上的自然數。
  7. 根據申請專利範圍第5項之驅動電路，其中該第一移位暫存器單元、該第二移位暫存器單元 及該第三移位暫存器單元中的至少一個包括具有氧化物半導體的電晶體。
  8. 一種包括根據申請專利範圍第5項之驅動電路的顯示裝置。
  9. 一種包括根據申請專利範圍第8項之顯示裝置的電子裝置。
  10. 一種驅動電路，包括：移位暫存器單元，包括：設定信號線；第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；以及第六電晶體；p個緩衝器，其中該p個緩衝器分別包括輸出端子；以及n個信號線，其中，n是4以上的自然數，p是1至(n-3)的自然數，該第一電晶體的源極和汲極中的一個與高電源電位線電連接，該第一電晶體的源極和汲極中的另一個與該第二電晶體的源極和汲極中的一個及該p個緩衝器的每一個電連 接，該第一電晶體的閘極與該設定信號線電連接，該第二電晶體的源極和汲極中的另一個與低電源電位線電連接，該第二電晶體的閘極與該第四電晶體的源極和汲極中的一個、該第五電晶體的源極和汲極中的一個、該第六電晶體的源極和汲極中的一個及該p個緩衝器的每一個電連接，該第三電晶體的源極和汲極中的一個與該高電源電位線電連接，該第三電晶體的源極和汲極中的另一個與該第四電晶體的源極和汲極中的另一個電連接，該第三電晶體的閘極與該n個信號線之一電連接，該第四電晶體的閘極與該n個信號線之一電連接，該第五電晶體的源極和汲極中的另一個與該低電源電位線電連接，該第五電晶體的閘極與該設定信號線電連接，該第六電晶體的源極和汲極中的另一個與該高電源電位線電連接，該第六電晶體的閘極與重設信號線電連接，該p個緩衝器之一與該n個信號線之一電連接，該p個緩衝器之另一與該n個信號線之另一電連接，並且，電連接於該p個緩衝器之一的該n個信號線之一與電連接於該p個緩衝器之另一的該n個信號線之另一 不同。
  11. 根據申請專利範圍第10項之驅動電路，其中該第一至該第六電晶體中的至少一個包括氧化物半導體。
  12. 一種包括根據申請專利範圍第10項之驅動電路的顯示裝置。
  13. 一種包括根據申請專利範圍第12項之顯示裝置的電子裝置。
  14. 一種半導體裝置，包括：基板；該基板上的閘極電極；該基板上的第一導電膜；該閘極電極及該第一導電膜上的第一絕緣膜；該閘極電極上的隔著該第一絕緣膜的一對電極；該第一絕緣膜上的第二導電膜；以及該第一導電膜及該第二導電膜上的第一透光導電膜，其中，該第一透光導電膜與該第一導電膜及該第二導電膜電連接，並且，該第二導電膜與該第一導電膜重疊。
  15. 根據申請專利範圍第14項之半導體裝置，還包括氧化物半導體。
  16. 一種包括根據申請專利範圍第14項之半導體裝置的顯示裝置。
  17. 一種包括根據申請專利範圍第16項之顯示裝置的電子裝置。
TW103105486A 2013-02-27 2014-02-19 半導體裝置、驅動電路及顯示裝置 TWI611567B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013036791 2013-02-27
JP2013-036791 2013-02-27
JP2013187853 2013-09-11
JP2013-187853 2013-09-11
JP2013248897 2013-12-02
JP2013-248897 2013-12-02

Publications (2)

Publication Number Publication Date
TW201440204A true TW201440204A (zh) 2014-10-16
TWI611567B TWI611567B (zh) 2018-01-11

Family

ID=51388156

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106136228A TWI651839B (zh) 2013-02-27 2014-02-19 半導體裝置、驅動電路及顯示裝置
TW103105486A TWI611567B (zh) 2013-02-27 2014-02-19 半導體裝置、驅動電路及顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106136228A TWI651839B (zh) 2013-02-27 2014-02-19 半導體裝置、驅動電路及顯示裝置

Country Status (7)

Country Link
US (3) US9337343B2 (zh)
JP (7) JP2015129903A (zh)
KR (1) KR101994908B1 (zh)
CN (2) CN107731856B (zh)
DE (1) DE112014001008T5 (zh)
TW (2) TWI651839B (zh)
WO (1) WO2014133176A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) * 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102293417B1 (ko) * 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
KR102442644B1 (ko) * 2015-04-16 2022-09-13 삼성디스플레이 주식회사 표시장치
WO2016199680A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR102437684B1 (ko) * 2015-11-30 2022-08-29 엘지디스플레이 주식회사 표시장치
KR102601650B1 (ko) 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
TW201817014A (zh) 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN108346402B (zh) * 2017-01-22 2019-12-24 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN107561761B (zh) * 2017-09-20 2020-09-01 厦门天马微电子有限公司 一种显示面板及其驱动方法、显示装置
JP2020042261A (ja) * 2018-09-06 2020-03-19 シャープ株式会社 エレクトロウェッティング装置
CN109658824B (zh) * 2019-02-28 2021-07-09 武汉天马微电子有限公司 显示面板和显示装置
KR20210059834A (ko) * 2019-11-15 2021-05-26 삼성디스플레이 주식회사 표시 장치
KR20220094957A (ko) * 2020-12-29 2022-07-06 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20230020074A (ko) 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치
CN114442848B (zh) * 2022-01-25 2023-09-05 武汉华星光电半导体显示技术有限公司 触控显示面板

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0263542U (zh) * 1988-11-01 1990-05-11
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP4860293B2 (ja) * 1999-02-12 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4637467B2 (ja) 2002-09-02 2011-02-23 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の駆動方法
US7193593B2 (en) 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100947534B1 (ko) * 2003-07-15 2010-03-12 삼성전자주식회사 표시 장치
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005115287A (ja) * 2003-10-10 2005-04-28 Nec Electronics Corp 表示装置の駆動回路およびその駆動方法
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US20060113505A1 (en) 2004-10-19 2006-06-01 Baker Hughes Incorporated Scale inhibitor, composition useful for preparing same, and method of inhibiting scale
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4343859B2 (ja) * 2005-02-17 2009-10-14 株式会社日立製作所 半導体装置
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4869789B2 (ja) * 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TW200830247A (en) * 2007-01-09 2008-07-16 Denmos Technology Inc Gate driver
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009049080A (ja) * 2007-08-15 2009-03-05 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5472781B2 (ja) * 2008-10-08 2014-04-16 Ｎｌｔテクノロジー株式会社 シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104345512A (zh) 2009-02-16 2015-02-11 夏普株式会社 Tft阵列基板和液晶显示面板
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN105513644B (zh) 2009-09-24 2019-10-15 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
JP5604087B2 (ja) * 2009-11-27 2014-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130023086A1 (en) 2009-12-21 2013-01-24 Sharp Kabushiki Kaisha Active matrix substrate, display panel provided with same, and method for manufacturing active matrix substrate
CN102687186B (zh) 2009-12-30 2016-06-29 3M创新有限公司 用于节能指示牌的光导向复合膜
US20120249499A1 (en) 2010-01-19 2012-10-04 Sharp Kabushiki Kaisha Display panel and inspection method thereof
JP5146477B2 (ja) 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
US9330782B2 (en) * 2010-07-13 2016-05-03 Sharp Kabushiki Kaisha Shift register and display device having the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103201843B (zh) * 2010-11-04 2016-06-29 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
JP5776305B2 (ja) * 2011-04-25 2015-09-09 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP5606400B2 (ja) * 2011-06-16 2014-10-15 株式会社東芝 信号生成回路、レーダー装置
JP5963551B2 (ja) * 2012-06-06 2016-08-03 キヤノン株式会社 アクティブマトリクスパネル、検出装置、及び、検出システム
KR20220145922A (ko) * 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014109221A1 (ja) 2013-01-10 2014-07-17 シャープ株式会社 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
KR102187047B1 (ko) * 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치

Also Published As

Publication number Publication date
TW201804605A (zh) 2018-02-01
JP6630407B2 (ja) 2020-01-15
JP2021119612A (ja) 2021-08-12
JP7132388B2 (ja) 2022-09-06
JP6868675B2 (ja) 2021-05-12
US10304555B2 (en) 2019-05-28
WO2014133176A1 (en) 2014-09-04
JP2017062496A (ja) 2017-03-30
JP2018174350A (ja) 2018-11-08
JP2015129903A (ja) 2015-07-16
DE112014001008T5 (de) 2015-12-10
US9553205B2 (en) 2017-01-24
JP2022172218A (ja) 2022-11-15
US9337343B2 (en) 2016-05-10
CN105074806B (zh) 2017-11-07
JP6250909B2 (ja) 2017-12-20
JP2023179503A (ja) 2023-12-19
US20170131607A1 (en) 2017-05-11
TWI611567B (zh) 2018-01-11
US20140241487A1 (en) 2014-08-28
CN105074806A (zh) 2015-11-18
JP7353446B2 (ja) 2023-09-29
KR101994908B1 (ko) 2019-07-01
KR20150121052A (ko) 2015-10-28
TWI651839B (zh) 2019-02-21
CN107731856A (zh) 2018-02-23
JP2020053694A (ja) 2020-04-02
US20160322504A1 (en) 2016-11-03
CN107731856B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
JP7132388B2 (ja) 半導体装置
JP7340645B2 (ja) 表示装置
TWI652828B (zh) 半導體裝置
JP7364721B2 (ja) 半導体装置
TWI688084B (zh) 顯示裝置
TWI575663B (zh) 半導體裝置
TWI606585B (zh) 半導體裝置及其製造方法
TWI703713B (zh) 顯示裝置
TWI645568B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
TW201430962A (zh) 半導體裝置的製造方法
TW201413977A (zh) 半導體裝置
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
TW201510628A (zh) 顯示裝置
TW201519419A (zh) 顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees