TW201519419A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201519419A
TW201519419A TW103136304A TW103136304A TW201519419A TW 201519419 A TW201519419 A TW 201519419A TW 103136304 A TW103136304 A TW 103136304A TW 103136304 A TW103136304 A TW 103136304A TW 201519419 A TW201519419 A TW 201519419A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
transistor
Prior art date
Application number
TW103136304A
Other languages
English (en)
Inventor
Daisuke Kubota
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201519419A publication Critical patent/TW201519419A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的一個方式的目的是：提供一種顯示品質優良的顯示裝置。一種顯示裝置，包括：第一基板上的電晶體；與電晶體接觸的無機絕緣膜；以及與無機絕緣膜接觸的有機絕緣膜，其中電晶體具有第一基板上的閘極電極、與閘極電極重疊的氧化物半導體膜、與氧化物半導體膜的一個表面接觸的閘極絕緣膜以及與氧化物半導體膜接觸的一對電極，無機絕緣膜與氧化物半導體膜的另一個表面接觸，有機絕緣膜隔著無機絕緣膜與氧化物半導體膜重疊並被進行元件分離，並且有機絕緣膜的厚度較佳為500nm以上且10μm以下。

Description

顯示裝置
本發明係關於：物體、方法、製造方法；製程(process)、機器(machine)、產品(manufacture)、組合物(composition of matter)。尤其是，本發明的一個方式係關於半導體裝置、顯示裝置、發光裝置、蓄電裝置、它們的驅動方法及製造方法，特別係關於顯示裝置及其製造方法。
藉由使用形成在基板上的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於諸如積體電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
例如，已公開有一種使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體的電晶體(參照專利文獻1)。
另外，還已公開有如下技術：藉由採用疊層結構的氧化物半導體膜，提高載子的移動率的技術，該氧化物半導體膜被用於電晶體的活性層。(參照專利文獻2)。
但是，關於氧化物半導體已知有如下問題：由於氫等雜質的侵入，在電方面上形成淺施體能階，產生成為載子的電子。其結果是，使用氧化物半導體的電晶體因臨界電壓向負漂移而成為常開啟(normally-on)型電晶體，這導致在對閘極沒有施加電壓的狀態(即，關閉狀態)下洩漏電流增大。於是，藉由將具有阻擋氫的特性的氧化鋁膜以覆蓋氧化物半導體膜的通道區域、源極電極以及汲極電極的方式設置在基板的整個表面上，抑制向氧化物半導體膜的氫的侵入，由此抑制洩漏電流的發生(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-138934號公報
[專利文獻3]日本專利申請公開第2010-016163號公報
另外，使用氧化物半導體膜的電晶體有如下問題：由於受到隨時劣化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。若電晶體具有常開 啟特性，則發生諸如非工作時的耗電量的增大、由於顯示裝置的對比度降低導致的顯示品質惡化等各種問題。
鑒於上述問題，本發明的一個方式的目的是：提供一種顯示品質優良的顯示裝置；提供一種具有能夠在提高開口率的同時增大電容的電容元件的顯示裝置；提供一種降低耗電量的顯示裝置；提供一種具有電特性優良的電晶體的顯示裝置；提供一種新穎的顯示裝置；提供一種能夠以少的製程數實現高開口率及廣視角的顯示裝置的製造方法；提供一種新穎的顯示裝置的製造方法。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個方式不一定必須要達到上述所有目的。另外，上述以外的目的從說明書、圖式、申請專利範圍等的記載看來顯而易見，且可以從說明書、圖式、申請專利範圍等的記載中給出上述以外的目的。
本發明的一個方式是一種顯示裝置，包括：第一基板上的電晶體；與電晶體接觸的無機絕緣膜；以及與無機絕緣膜接觸的有機絕緣膜，其中電晶體具有第一基板上的閘極電極、與閘極電極重疊的氧化物半導體膜、與氧化物半導體膜的一個表面接觸的閘極絕緣膜以及與氧化物半導體膜接觸的一對電極，無機絕緣膜與氧化物半導體膜的另一個表面接觸，氧化物半導體膜的另一個表面也可以為氧化物半導體膜的頂面，有機絕緣膜隔著無機絕緣膜 與氧化物半導體膜重疊並被進行元件分離，有機絕緣膜的厚度較佳為500nm以上且10μm以下，閘極電極的端部較佳為位於有機絕緣膜的端部的外側，閘極電極的端部較佳為不與有機絕緣膜重疊，並且在平面形狀上，有機絕緣膜完全與氧化物半導體膜重疊。
另外，顯示裝置還可以具有與第一基板重疊的第二基板，其中在第一基板與第二基板之間有電晶體及有機絕緣膜，並且在有機絕緣膜與第二基板之間有液晶層。
另外，顯示裝置還可以具有與第一基板重疊的第二基板，其中在第一基板與第二基板之間有電晶體及有機絕緣膜，並且在有機絕緣膜與第二基板之間沒有液晶層。在此情況下，有機絕緣膜被用作保持第一基板與第二基板之間的間隔的間隔物。
另外，無機絕緣膜也可以具有與氧化物半導體膜的另一個表面接觸的氧化物絕緣膜及與氧化物絕緣膜接觸的氮化物絕緣膜。
另外，顯示裝置還可以具有與一對電極中的一個連接的像素電極。在此情況下，像素電極由具有透光性的導電膜形成。再者，還可以具有與閘極絕緣膜及無機絕緣膜接觸並隔著無機絕緣膜與像素電極重疊的金屬氧化物膜。金屬氧化物膜的頂面可以與無機絕緣膜接觸。金屬氧化物膜包含與氧化物半導體膜相同的金屬元素。再者，像素電極、無機絕緣膜以及金屬氧化物膜被用作電容元 件。
另外，像素電極也可以為形成在閘極絕緣膜上並包含與氧化物半導體膜相同的金屬元素的金屬氧化物膜。在此情況下，顯示裝置還具有隔著無機絕緣膜與像素電極重疊的具有透光性的導電膜，該具有透光性的導電膜被用作共用電極。再者，像素電極、無機絕緣膜以及具有透光性的導電膜被用作電容元件。
氧化物半導體膜可以包含In-Ga氧化物、In-Zn氧化物或In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)。另外，氧化物半導體膜也可以採用包括第一膜及第二膜的多層結構，其中第一膜中的金屬元素的原子數比與第二膜不同。
根據本發明的一個方式，可以提供：一種顯示品質優良的顯示裝置；一種具有能夠在提高開口率的同時增大電容的電容元件的顯示裝置；一種降低耗電量的顯示裝置；一種具有電特性優良的電晶體的顯示裝置；一種能夠以少的製程數實現高開口率及廣視角的顯示裝置的製造方法；一種新穎的顯示裝置。注意，這些效果的記載不妨礙其他效果的存在。本發明的一個方式不一定必須要發揮上述所有效果。另外，上述以外的效果從說明書、圖式、申請專利範圍等的記載看來顯而易見，且可以從說明書、圖式、申請專利範圍等的記載中給出上述以外的效果。
10‧‧‧電晶體
10a‧‧‧電晶體
10b‧‧‧電晶體
11‧‧‧基板
12‧‧‧導電膜
13‧‧‧導電膜
14‧‧‧閘極絕緣膜
15‧‧‧氮化物絕緣膜
16‧‧‧氧化物絕緣膜
17‧‧‧氧化物絕緣膜
18‧‧‧氧化物半導體膜
19a‧‧‧氧化物半導體膜
19b‧‧‧像素電極
19c‧‧‧氧化物半導體膜
19d‧‧‧膜
19f‧‧‧氧化物半導體膜
19g‧‧‧氧化物半導體膜
20‧‧‧導電膜
21a‧‧‧導電膜
21b‧‧‧導電膜
21b_1‧‧‧區域
21b_2‧‧‧區域
21c‧‧‧公用線
21d‧‧‧導電膜
21e‧‧‧導電膜
21f‧‧‧導電膜
21g‧‧‧導電膜
21h‧‧‧導電膜
21i‧‧‧導電膜
22‧‧‧氧化物絕緣膜
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氧化物絕緣膜
26‧‧‧氮化物絕緣膜
27‧‧‧氮化物絕緣膜
28‧‧‧導電膜
29‧‧‧共用電極
29a‧‧‧共用電極
29a_1‧‧‧區域
29a_2‧‧‧區域
29b‧‧‧導電膜
29c‧‧‧導電膜
29d‧‧‧導電膜
30‧‧‧無機絕緣膜
30a‧‧‧無機絕緣膜
31‧‧‧有機絕緣膜
31a‧‧‧有機絕緣膜
31b‧‧‧有機絕緣膜
31c‧‧‧有機絕緣膜
33‧‧‧配向膜
37a‧‧‧多層膜
37b‧‧‧多層膜
38a‧‧‧多層膜
38b‧‧‧多層膜
39a‧‧‧氧化物半導體膜
39b‧‧‧氧化物半導體膜
40‧‧‧開口部
41‧‧‧開口部
41a‧‧‧開口部
42‧‧‧開口部
49a‧‧‧氧化物半導體膜
49b‧‧‧氧化物半導體膜
70‧‧‧電子槍室
72‧‧‧光學系統
74‧‧‧樣本室
76‧‧‧光學系統
78‧‧‧拍攝裝置
80‧‧‧觀察室
82‧‧‧膠片室
84‧‧‧電子
88‧‧‧物質
92‧‧‧螢光板
101‧‧‧像素部
102‧‧‧電晶體
102a‧‧‧晶體管
102b‧‧‧晶體管
102c‧‧‧晶體管
103‧‧‧像素
103a‧‧‧像素
103b‧‧‧像素
103c‧‧‧像素
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
105c‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
115‧‧‧電容線
121‧‧‧液晶元件
131‧‧‧發光元件
133‧‧‧電晶體
135‧‧‧電晶體
137‧‧‧佈線
139‧‧‧佈線
141‧‧‧佈線
320‧‧‧液晶層
322‧‧‧液晶元件
322a‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧彩色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部儲存槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧攝像頭
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池
1041‧‧‧外部儲存槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧儲存介質再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷線路板
8011‧‧‧電池
在圖式中：圖1A至1E是說明半導體裝置的一個方式的俯視圖及剖面圖；圖2A和2B是說明半導體裝置的一個方式的剖面圖；圖3A至3C是說明顯示裝置的一個方式的方塊圖及電路圖；圖4是說明顯示裝置的一個方式的俯視圖；圖5是說明顯示裝置的一個方式的剖面圖；圖6是說明顯示裝置的一個方式的剖面圖；圖7是說明顯示裝置的一個方式的剖面圖；圖8是說明顯示裝置的一個方式的剖面圖；圖9是說明顯示裝置的一個方式的剖面圖；圖10A至10D是說明顯示裝置的製造方法的一個方式的剖面圖；圖11A至11D是說明顯示裝置的製造方法的一個方式的剖面圖；圖12A至12C是說明顯示裝置的製造方法的一個方式的剖面圖；圖13是說明顯示裝置的製造方法的一個方式的剖面圖；圖14A和14B是說明顯示裝置的一個方式的俯視圖及剖面圖； 圖15是說明顯示裝置的一個方式的俯視圖；圖16是說明顯示裝置的一個方式的俯視圖；圖17是說明顯示裝置的一個方式的俯視圖；圖18是說明顯示裝置的一個方式的俯視圖；圖19是說明顯示裝置的一個方式的俯視圖；圖20是說明顯示裝置的一個方式的剖面圖；圖21A至21C是說明顯示裝置的製造方法的一個方式的剖面圖；圖22A至22C是說明顯示裝置的製造方法的一個方式的剖面圖；圖23是說明顯示裝置的一個方式的剖面圖；圖24是說明顯示裝置的一個方式的剖面圖；圖25A至25C是說明顯示裝置的製造方法的一個方式的剖面圖；圖26A和26B是說明顯示裝置的一個方式的剖面圖；圖27A至27C是氧化物半導體的剖面TEM影像及局部性的傅立葉變換影像；圖28A至28D是示出氧化物半導體膜的奈米束電子繞射圖案的圖以及穿透式電子繞射測量裝置的一個例子的圖；圖29A至29C是示出利用穿透式電子繞射測量的結構分析的一個例子的圖及平面TEM影像；圖30A和30B是示出顯示裝置的驅動方法的一個例 子的示意圖；圖31是說明顯示模組的圖；圖32A至32D是說明電子裝置的一個方式的外觀圖；圖33是說明顯示裝置的一個方式的剖面圖；圖34是說明導電率的溫度依賴性的圖；圖35是示出因電子照射導致的結晶部的變化的圖。
以下，參照圖式對本發明的實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。在以下說明的實施方式中，在不同的圖式之間使用同一符號或同一陰影線表示同一部分或具有同樣功能的部分，而省略重複說明。
在本說明書所說明的每一個圖式中，為了容易理解，有時誇大表示各構成要素的大小、膜厚度、區域。因此，本發明並不侷限於圖式中的尺寸。
在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同的，而不是為了在數目方面上限定的。因此，例如可以將“第一”適當地置換為 “第二”或“第三”等而進行說明。
“源極”和“汲極”的功能在電路工作的電流方向變化等時有可能互換。由此，在本說明書中，“源極”和“汲極”可以互換使用。
電壓是指兩個點之間的電位差，而電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，通常，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，“平行”是指兩條直線配置為形成-10°以上且10°以下的角度的狀態，因此也包括-5°以上且5°以下的情況。“垂直”是指兩條直線配置為形成80°以上且100°以下的角度的狀態，因此也包括85°以上且95°以下的情況。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
在本實施方式中，參照圖式說明本發明的一個方式的半導體裝置。
圖1A至1C示出半導體裝置所具有的電晶體10的俯視圖及剖面圖。圖1A是電晶體10的俯視圖，圖 1B是沿圖1A的點劃線A-B的剖面圖，並且圖1C是沿圖1A的點劃線C-D的剖面圖。在圖1A中，為了容易理解，省略示出第一基板11、閘極絕緣膜14、無機絕緣膜30等。
圖1A至1C所示的電晶體10是通道蝕刻型電晶體，該電晶體包括：設置在第一基板11上的用作閘極電極的導電膜13；形成在第一基板11及用作閘極電極的導電膜13上的閘極絕緣膜14；隔著閘極絕緣膜14與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作源極電極及汲極電極的導電膜21a及21b。另外，還包括：形成在閘極絕緣膜14、氧化物半導體膜19a以及導電膜21a及21b上的第一絕緣膜；以及形成在第一絕緣膜上的與氧化物半導體膜19a重疊的第二絕緣膜。
第一絕緣膜及第二絕緣膜的總厚度較佳為在用作閘極電極的導電膜13被施加電壓時不使第二絕緣膜的表面帶電荷的厚度，典型為600nm以上。為了減少與氧化物半導體膜19a之間的界面的缺陷量，第一絕緣膜較佳為無機絕緣膜，其中之一典型為氧化物絕緣膜。另外，為了縮短製程時間，第二絕緣膜較佳為有機絕緣膜。以下，分別使用無機絕緣膜30和有機絕緣膜31作為第一絕緣膜和第二絕緣膜來進行說明。另外，閘極電極的端部較佳為位於有機絕緣膜的端部的外側，閘極電極的端部較佳為不與有機絕緣膜重疊。
無機絕緣膜30至少具有氧化物絕緣膜，較佳為層疊有氧化物絕緣膜和氮化物絕緣膜。藉由使無機絕緣膜30的與氧化物半導體膜19a接觸的區域由氧化物絕緣膜構成，可以降低氧化物半導體膜19a與無機絕緣膜30之間的界面的缺陷量。
另外，氮化物絕緣膜被用作對水、氫等的障壁膜。如果在氧化物半導體膜19a中含有水、氫等，則包含在氧化物半導體膜19a中的氧與水、氫等起反應，在氧化物半導體膜19a中形成氧缺損。由於氧缺損，在氧化物半導體膜19a中生成載子，臨界電壓向負漂移，使得電晶體成為常開啟型電晶體。因此，藉由設置用作無機絕緣膜30的一部分的氮化物絕緣膜，可以減少從外部向氧化物半導體膜19a的水、氫等的擴散，來可以減少氧化物半導體膜19a中的缺陷量。總之，因為在無機絕緣膜30中從氧化物半導體膜19a一側依次層疊有氧化物絕緣膜及氮化物絕緣膜，所以可以減少氧化物半導體膜19a與無機絕緣膜30之間的界面的缺陷量及氧化物半導體膜19a中的氧缺損量，來可以製造常關閉(normally-off)型電晶體。
再者，在本實施方式所示的電晶體10中，在無機絕緣膜30上被進行元件分離的有機絕緣膜31與氧化物半導體膜19a重疊。
有機絕緣膜31的厚度較佳為500nm以上且10μm以下。
有機絕緣膜31由諸如丙烯酸樹脂、聚醯亞胺 樹脂、環氧樹脂等有機樹脂形成。
這裡，參照圖2B說明在無機絕緣膜30上沒有形成有機絕緣膜31且用作閘極電極的導電膜13被施加負電壓的情況。
在用作閘極電極的導電膜13被施加負電壓時，產生電場。該電場不被氧化物半導體膜19a遮蔽，而影響到無機絕緣膜30，使得無機絕緣膜30的表面帶著弱的正電荷。另外，在用作閘極電極的導電膜13被施加負電壓時，包含在空氣中的帶正電荷的粒子被吸附到無機絕緣膜30的表面，使得無機絕緣膜30的表面帶著弱的正電荷。
因為無機絕緣膜30的表面帶著正電荷，所以產生電場，該電場影響到氧化物半導體膜19a與無機絕緣膜30之間的界面。其結果是，氧化物半導體膜19a與無機絕緣膜30之間的界面成為實質上被施加正偏壓的狀態，這導致電晶體的臨界電壓的向負漂移。
另一方面，圖2A所示的本實施方式所示的電晶體10具有無機絕緣膜30上的有機絕緣膜31。因為有機絕緣膜31的厚度厚，即500nm以上，所以由於用作閘極電極的導電膜13被施加負電壓而產生的電場不影響到有機絕緣膜31的表面，從而有機絕緣膜31的表面不容易帶正電荷。另外，因為有機絕緣膜31的厚度厚，即500nm以上，所以即使包含在空氣中的帶正電荷的粒子被吸附到有機絕緣膜31的表面，也不容易使該帶正電荷的 粒子的電場影響到氧化物半導體膜19a與無機絕緣膜30之間的界面。其結果是，氧化物半導體膜19a與無機絕緣膜30之間的界面不成為實質上被施加正偏壓的狀態，從而電晶體的臨界電壓的變動量少。
雖然在有機絕緣膜31中水等容易擴散，但是有機絕緣膜31按每個電晶體10被進行元件分離，從而來自外部的水不穿過有機絕緣膜31擴散到半導體裝置內。另外，無機絕緣膜30包括氮化物絕緣膜，由此可以防止從外部擴散到有機絕緣膜31中的水擴散到氧化物半導體膜19a中。
總之，藉由在電晶體上設置被進行元件分離的有機絕緣膜31，可以降低電晶體的電特性的不均勻性。還可以製造具有常關閉特性的高可靠性電晶體。另外，因為有機絕緣膜可以利用印刷法、塗佈法等而形成，所以可以縮短製造時間。
〈變形例1〉
參照圖1D說明本實施方式所示的電晶體的變形例。本變形例所示的電晶體10a的特徵在於：包括使用多灰階級光罩而形成的氧化物半導體膜19g、一對導電膜21f及21g。
藉由使用多灰階級光罩，可以形成具有多個厚度的光阻遮罩，使用光阻遮罩形成氧化物半導體膜19g，然後將光阻遮罩暴露於氧電漿等，以去除光阻遮罩 的一部分來得到用來形成一對導電膜的光阻遮罩。由此，可以減少氧化物半導體膜19g、一對導電膜21f及21g的製程中的光微影製程數。
使用多灰階級光罩而形成的氧化物半導體膜19g在平面上呈現其一部分露出於一對導電膜21f及21g的外側的形狀。
〈變形例2〉
以下參照圖1E說明本實施方式所示的電晶體的變形例。本變形例所示的電晶體10b的特徵在於：該電晶體10b為通道保護型電晶體。
圖1E所示的電晶體10b包括：設置在第一基板11上的用作閘極電極的導電膜13；形成在第一基板11及用作閘極電極的導電膜13上的閘極絕緣膜14；隔著閘極絕緣膜14與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；覆蓋氧化物半導體膜19a的通道區域及側面的無機絕緣膜30a；以及在無機絕緣膜30a的開口部中與氧化物半導體膜19a接觸的用作源極電極及汲極電極的導電膜21h及21i。另外，還包括：隔著無機絕緣膜30a與氧化物半導體膜19a重疊的有機絕緣膜31。有機絕緣膜31形成在導電膜21h及21i及無機絕緣膜30a上。
在通道保護型電晶體中，因為氧化物半導體膜19a被無機絕緣膜30a覆蓋，所以在用來形成導電膜21h及21i的蝕刻中氧化物半導體膜19a不受到傷害。由 此，可以減少氧化物半導體膜19a的缺陷。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式2
在本實施方式中，參照圖式說明本發明的一個方式的顯示裝置。
圖3A示出顯示裝置的一個例子。圖3A所示的顯示裝置包括：像素部101；掃描線驅動電路104；信號線驅動電路106；互相平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107；以及互相平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。像素部101具有配置為矩陣狀的多個像素103。另外，還有沿著信號線109互相平行或大致平行地配置的電容線115。另外，電容線115也可以沿著掃描線107互相平行或大致平行地配置。另外，有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
顯示裝置包括驅動多個像素的驅動電路等。另外，顯示裝置有時包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等，而被稱為液晶模組。
各掃描線107與在像素部101中配置為m行n列的像素103中的配置在任一行的n個像素103電連 接，而各信號線109與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。m和n都是1以上的整數。各電容線115與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。另外，在電容線115沿著掃描線107互相平行或大致平行地配置的情況下，各電容線115與配置為m行n列的像素103中的配置在任一行的n個像素103電連接。
這裡，一個像素是指被掃描線及信號線圍繞且顯示一個顏色的區域。由此，在具有R(紅)、G(綠)和B(藍)顏色因素的彩色顯示裝中，影像的最小單元由R像素、G像素和B像素三個像素形成。藉由對R(紅)、G(綠)和B(藍)追加Y(黃)、C(青)、M(品紅)等像素，可以提高顏色再現性。藉由對R(紅)、G(綠)和B(藍)追加W(白)像素，可以降低顯示裝置的耗電量。另外，在採用液晶顯示裝置的情況下，藉由對各R(紅)、G(綠)和B(藍)追加W(白)像素，可以提高液晶顯示裝置的亮度，由此可以抑制背光的亮度。其結果是，可以降低液晶顯示裝置的耗電量。
圖3B和3C示出可以應用於圖3A所示的顯示裝置的像素103的電路結構的一個例子。
圖3B所示的像素103具有液晶元件121、電晶體102和電容元件105。
液晶元件121的一對電極中的一個的電位根 據像素103的規格適當地設定。液晶元件121的配向狀態取決於被寫入的資料。多個像素103的每一個所具有的液晶元件121的一對電極中的一個既可被施加同一電位(共用電位)又可被施加根據每一行的像素103而不同的電位。
液晶元件121是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為液晶元件121，可以舉出向列液晶、膽固醇液晶、層列液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。
例如，作為具有液晶元件121的顯示裝置的驅動方法也可以使用如下模式：TN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。然而，不侷限於此，可以採用各種方式的液晶元件及其驅動方式。
另外，也可以使用包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，由於其具有光學各向同性，所以不需要配向處理，視角依賴性小。
在圖3B所示的像素103的結構中，電晶體102的源極電極和汲極電極中的一個與信號線109電連接，源極電極和汲極電極中的另一個與液晶元件121的一對電極中的另一個電連接。電晶體102的閘極電極與掃描線107電連接。電晶體102具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
在圖3B所示的像素103的結構中，電容元件105的一對電極中的一個與被供應電位的電容線115電連接，而電容元件105的一對電極中的另一個與液晶元件121的一對電極中的另一個電連接。根據像素103的規格適當地設定電容線115的電位值。電容元件105被用作儲存被寫入的資料的儲存電容器。
例如，在包括圖3B的像素103的顯示裝置中，藉由掃描線驅動電路104依次選擇各行的像素103，來使電晶體102成為開啟狀態而寫入資料信號。
當電晶體102成為關閉狀態時，被輸入資料的像素103成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
另外，圖3C所示的像素103包括：進行顯示元件的切換操作的電晶體133；控制像素的驅動的電晶體102；電晶體135；電容元件105；以及發光元件131。
電晶體133的源極電極和汲極電極中的一個與被供應資料信號的信號線109電連接。電晶體133的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體133具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電晶體102的源極電極和汲極電極中的一個與用作陽極線的佈線137電連接，電晶體102的源極電極和汲極電極中的另一個與發光元件131中的一個電極電連接。電晶體102的閘極電極與電晶體133的源極電極和汲極電極中的另一個以及電容元件105中的一個電極電連接。
電晶體102具有藉由成為開啟狀態或關閉狀態而對流過發光元件131的電流進行控制的功能。
電晶體135的源極電極和汲極電極中的一個與被施加資料的參考電位的佈線139連接，電晶體135的源極電極和汲極電極中的另一個與發光元件131中的一個電極以及電容元件105中的另一個電極電連接。電晶體135的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體135具有對流動發光元件131的電流進行調整的功能。例如，在因劣化等而增加發光元件131的內部電阻的情況下，藉由監視流過與電晶體135的源極電極和汲極電極中的一個連接的佈線139的電流，可以校正流過發光元件131的電流。施加到佈線139的電位例如可以為0V。
電容元件105的一對電極中的一個與電晶體102的閘極電極及電晶體133的源極電極和汲極電極中的另一個電連接，而電容元件105的一對電極中的另一個與 電晶體135的源極電極和汲極電極中的另一個及發光元件131中的一個電極電連接。
在圖3C所示的像素103的結構中，電容元件105被用作儲存被寫入的資料的儲存電容器。
發光元件131的一對電極中的一個與電晶體135的源極電極和汲極電極中的另一個、電容元件105的一對電極中的另一個以及電晶體102的源極電極和汲極電極中的另一個電連接。發光元件131的一對電極中的另一個與用作陰極線的佈線141電連接。
作為發光元件131，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件131並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
另外，對佈線137和佈線141中的一個施加高電源電位VDD，而對佈線137和佈線141中的另一個施加低電源電位VSS。在圖3C所示的結構中，對佈線137施加高電源電位VDD，對佈線141施加低電源電位VSS。
在包括圖3C所示的像素103的顯示裝置中，藉由掃描線驅動電路104依次選擇各行的像素103，來使電晶體102成為開啟狀態而寫入資料信號。
當電晶體133成為關閉狀態時，被寫入資料的像素103成為保持狀態。再者，由於電晶體133與電容元件105連接，所以可以長時間保持被寫入的資料。由電 晶體133控制流過電晶體102的源極電極與汲極電極之間的電流量，發光元件131以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
雖然在圖3B和3C中示出將液晶元件121或發光元件131用作顯示元件的例子，但是本發明的實施方式的一個方式不侷限於此。還可以使用各種顯示元件。例如，可以使用對比度、亮度、反射率、穿透率等因電磁作用而發生變化的顯示媒體諸如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、MEMS(微機電系統)、數位微鏡裝置(DMD)、DMS(數碼微快門)、IMOD(干涉調變)元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
接著，說明顯示裝置所包括的元件基板的具體結構。在此，對將液晶元件用於像素103的液晶顯示裝置的具體例子進行說明。這裡，圖4示出圖3B所示的像素103的俯視圖。
這裡，使用FFS驅動的液晶顯示裝置作為顯示裝置，並將包含在該液晶顯示裝置中的多個像素103a、103b以及103c示出於圖4。
在圖4中，用作掃描線的導電膜13在與用作信號線的導電膜21a大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與用作掃描線的導電膜13大致正交的方向(圖式中的上下方向)上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖3A)電連接，而用作信號線的導電膜21a與信號線驅動電路106(參照圖3A)電連接。
電晶體102設置在用作掃描線的導電膜13和用作信號線的導電膜21a的交叉區域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖4中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a以及用作源極電極和汲極電極的導電膜21a及21b構成。導電膜13不僅是被用作掃描線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a不僅是被用作信號線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖4所示的俯視圖中，用作掃描線的 導電膜13的端部位於氧化物半導體膜19a的端部的外側。由此，用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不被照射光，從而電晶體的電特性的變動可以得到抑制。
另外，電晶體102具有與氧化物半導體膜19a重疊的有機絕緣膜31。有機絕緣膜31隔著無機絕緣膜(在圖4中未圖示)與氧化物半導體膜19a，尤其是氧化物半導體膜19a中的導電膜21a與導電膜21b之間的區域重疊。
因為有機絕緣膜31按每個電晶體10被進行元件分離，所以來自外部的水不穿過有機絕緣膜31擴散到液晶顯示裝置內，由此可以降低設置在液晶顯示裝置內的電晶體的電特性的不均勻性。
導電膜21b與像素電極19b電連接。另外，在像素電極19b上隔著絕緣膜設置有共用電極29。在像素電極19b上的絕緣膜中設置有以點劃線所示的開口部40。像素電極19b在開口部40中與氮化物絕緣膜(在圖4中未圖示)接觸。
共用電極29包括在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域。另外，該條紋形狀的區域連接於在與用作信號線的導電膜21a平行或大致平行的方向上延伸的區域。因此，在像素中，在包括條紋形狀的區域的共用電極29中，各條紋形狀的區域的電 位相等。
電容元件105形成在像素電極19b與共用電極29重疊的區域中。像素電極19b及共用電極29具有透光性。也就是說，電容元件105具有透光性。
如圖4所示，在FFS模式的液晶顯示裝置中，包括具有在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域的共用電極，因此可以製造對比度高的顯示裝置。
因為電容元件105具有透光性，所以可以在像素103中形成較大(大面積)的電容元件105。由此，可以得到能夠在提高開口率(典型地提高到50%以上，較佳為提高到60%以上)的同時增大電荷容量的顯示裝置。例如，在解析度高的如液晶顯示裝置之類的顯示裝置中，像素的面積小，且電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中得到充分的電荷容量的同時提高開口率。典型的是，電容元件105可以適當地應用於像素密度為200ppi以上，300ppi以上或500ppi以上的高解析度顯示裝置。
另外，在液晶顯示裝置中，電容元件的電荷容量越大，越能夠延長在施加電場的情況下液晶元件的液晶分子的配向被保持為固定的期間。在顯示靜態影像的情況下，由於可以延長該期間，所以能夠減少重寫影像資料 的次數，從而可以降低耗電量。另外，藉由採用本實施方式所示的結構，在高解析度的顯示裝置中也可以提高開口率，因此可以高效地利用背光等光源的光，從而可以降低顯示裝置的耗電量。
接著，圖5示出沿著圖4的點劃線A-B、點劃線C-D的剖面圖。圖5所示的電晶體102是通道蝕刻型電晶體。注意，沿著點劃線A-B的截圖是通道長度方向上的電晶體102以及電容元件105的剖面圖，沿著點劃線C-D的剖面圖是通道寬度方向上的電晶體102的剖面圖。
本實施方式所示的液晶顯示裝置包括一對基板(第一基板11與第二基板342)、與第一基板11接觸的元件層、與第二基板342接觸的元件層以及各元件層之間的液晶層320。元件層是指形成在基板與液晶層之間的層的總稱。另外，在一對基板(第一基板11與第二基板342)之間夾有液晶元件322。
液晶元件322包括第一基板11的上方的像素電極19b、共用電極29、氮化物絕緣膜27、控制配向性的膜(下面稱為配向膜33)以及液晶層320。像素電極19b被用作液晶元件322中的一個電極，而共用電極29被用作液晶元件322中的另一個電極。
首先，說明形成在第一基板11上的元件層。圖5所示的電晶體102是具有單閘極結構的電晶體，其包括：設置在第一基板11上的用作閘極電極的導電膜13；形成在第一基板11及用作閘極電極的導電膜13上的氮化 物絕緣膜15；形成在氮化物絕緣膜15上的氧化物絕緣膜17；隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。氮化物絕緣膜15及氧化物絕緣膜17被用作閘極絕緣膜14。在氧化物絕緣膜17、氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氧化物絕緣膜23、氧化物絕緣膜25及導電膜21b上形成有氮化物絕緣膜27。氧化物絕緣膜23、氧化物絕緣膜25以及氮化物絕緣膜27被用作無機絕緣膜30。像素電極19b形成在氧化物絕緣膜17上。像素電極19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。共用電極29形成在氮化物絕緣膜27上。另外，還包括隔著無機絕緣膜30與電晶體102的氧化物半導體膜19a重疊的有機絕緣膜31。
將像素電極19b、氮化物絕緣膜27及共用電極29重疊的區域用作電容元件105。
有機絕緣膜31的厚度較佳為500nm以上且10μm以下。圖5所示的有機絕緣膜31的厚度小於形成在第一基板11上的無機絕緣膜30與形成在第二基板342上的元件層之間的間隔。由此，在有機絕緣膜31與形成在第二基板342上的元件層之間形成有液晶層320。就是 說，在有機絕緣膜31上的配向膜33與包含在第二基板342的元件層中的配向膜352之間形成有液晶層320。
另外，如圖6所示，也可以採用有機絕緣膜31a上的配向膜33與包含在第二基板342上的元件層中的配向膜352接觸的結構。在此情況下，有機絕緣膜31a被用作間隔物，從而由有機絕緣膜31a保持液晶顯示裝置的單元間隔。
在圖5及圖6中，配向膜33設置在有機絕緣膜31及31a等上，但是本發明的實施方式的一個方式不侷限於此。根據情況或狀況，也可以如圖33所示那樣在配向膜33上設置有有機絕緣膜31b。在此情況下，作為一個例子，摩擦製程也可以在將有機絕緣膜31b等形成在配向膜33上之後進行，而不在剛形成配向膜33之後進行。
藉由在電晶體102上設置與氧化物半導體膜19a重疊的有機絕緣膜31、31a以及31b，可以使氧化物半導體膜19a的表面與有機絕緣膜31、31a以及31b的表面相隔。其結果是，氧化物半導體膜19a的表面不受到由被吸附到有機絕緣膜31、31a以及31b的表面的帶正電荷的粒子導致的電場的影響，從而可以提高電晶體102的可靠性。
另外，本發明的實施方式的一個方式的剖面圖不侷限於此，而可以採用各種各樣的結構。例如，像素電極19b可以具有狹縫。或者，像素電極19b可以是梳齒 狀。圖7示出該情況的剖面圖的例子。或者，如圖8所示，也可以在氮化物絕緣膜27上設置有連續而不被分離的有機絕緣膜31c。例如，藉由設置連續而不被分離的有機絕緣膜31c，可以使有機絕緣膜31c的表面變得平坦。也就是說，作為一個例子，有機絕緣膜31c可以具有平坦化膜的功能。或者，如圖9所示，也可以以共用電極29與導電膜21b重疊的方式形成電容元件105b。藉由採用這樣的結構，可以將電容元件105b用作保持像素電極的電位的電容元件。因此，藉由採用這樣的結構，可以增大電容元件的電荷容量。
下面說明顯示裝置的詳細結構。
雖然對第一基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為第一基板11，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作第一基板11。當作為第一基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為第一基板11，也可以使用撓性基板，並且在撓性基板上直接形成電晶體102。或者，也可以在第一基板11與電晶體102之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造顯示裝置的一部分或全部，然後將其從第一基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體102轉置到耐熱性低的基板或撓性基板上。
用作閘極電極的導電膜13可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。用作閘極電極的導電膜13可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鉬膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
用作閘極電極的導電膜13也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材 料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
氮化物絕緣膜15可以使用具有低透氧性的氮化物絕緣膜。另外，氮化物絕緣膜15還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。作為具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜，有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，還可以使用氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜來代替具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
氮化物絕緣膜15的厚度較佳為5nm以上且100nm以下，更佳為20nm以上且80nm以下。
氧化物絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物以及氮化矽等即可，並且以疊層結構或單層結構設置。
另外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等相對介電常數高的材料形成氧化物絕緣膜17，可減少電晶體的閘極洩漏電流。
氧化物絕緣膜17的厚度較佳為5nm以上且400nm以下，更佳為10nm以上且300nm以下，進一步佳 為50nm以上且250nm以下。
作為氧化物半導體膜19a典型地有In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)。
在氧化物半導體膜19a為In-M-Zn氧化物膜的情况下，當假設In與M之和為100atomic%時，In與M的原子數百分比則優選為In的原子數百分比高於25atomic%且M的原子數百分比低於75atomic%，更優選為In的原子數百分比高於34atomic%且M的原子數百分比低於66atomic%。
氧化物半導體膜19a的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體102的關態電流(off-state current)。
氧化物半導體膜19a的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜19a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。注意，所形成的氧化物半導體膜19a的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數 比的±40%的範圍內的誤差。
作為氧化物半導體膜19a使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜19a使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步佳為1×1011個/cm3以下的氧化物半導體膜。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜19a的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜19a使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為 1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。因此，在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體成為可靠性高的電晶體。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。
由此，較佳為盡可能減少氧化物半導體膜19a中的氧缺損及氫。明確而言，在氧化物半導體膜19a中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度為5×1019atoms/cm3以下，較佳為1×1019atoms/cm3以下，較佳為低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下。
當氧化物半導體膜19a包含第14族元素之一的矽或碳時，氧化物半導體膜19a中氧缺損增加，使得氧化物半導體膜19a被n型化。因此，氧化物半導體膜19a中的矽或碳的濃度(利用二次離子質譜分析法測得的濃 度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜19a中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜19a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜19a中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜19a容易被n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜19a例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜19a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。
另外，氧化物半導體膜19a也可以為具有非 晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時例如是具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
像素電極19b是對與氧化物半導體膜19a同時形成的氧化物半導體膜進行加工而形成的。因此，像素電極19b是具有與氧化物半導體膜19a同樣的金屬元素的膜。並且，像素電極19b是具有與氧化物半導體膜19a相同或不同的結晶結構的膜。然而，藉由使與氧化物半導體膜19a同時形成的氧化物半導體膜包含雜質或氧缺損而形成具有導電性的膜，並將其用作像素電極19b。作為包含在氧化物半導體膜中的雜質有氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，並且是因電漿損傷等而形成氧缺損來提高導電性的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，並且是在包含雜質的同時因電漿損傷等而形成氧缺損來提高導電性的膜。
總之，雖然氧化物半導體膜19a和像素電極19b都形成在氧化物絕緣膜17上，但是它們的雜質濃度 不同。明確而言，像素電極19b的雜質濃度高於氧化物半導體膜19a的雜質濃度。例如，氧化物半導體膜19a中的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步佳為1×1016atoms/cm3以下，而像素電極19b中的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。像素電極19b中的氫濃度為氧化物半導體膜19a中的氫濃度的2倍以上，較佳為10倍以上。
另外，藉由將與氧化物半導體膜19a同時形成的氧化物半導體膜暴露於電漿，可以使氧化物半導體膜受到損傷而形成氧缺損。例如，藉由在氧化物半導體膜上利用電漿CVD法或濺射法形成膜，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，藉由進行用來形成氧化物絕緣膜23及氧化物絕緣膜25的蝕刻處理，將氧化物半導體膜暴露於電漿而形成氧缺損。或者，將氧化物半導體膜暴露於氧和氫的混合氣體、氫、稀有氣體、氨等的電漿形成氧缺損。其結果是，氧化物半導體膜的導電性得到提高，從而成為具有導電性的膜並用作像素電極19b。
也就是說，像素電極19b也可以說是由導電性高的氧化物半導體膜形成的。或者，像素電極19b也可以說是由導電性高的金屬氧化物膜形成的。
另外，在使用氮化矽膜作為氮化物絕緣膜27時，氮化矽膜包含氫。由此，當氮化物絕緣膜27的氫擴 散到與氧化物半導體膜19a同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。當藉由利用電漿CVD法或濺射法形成氮化矽膜時，氧化物半導體膜被暴露於電漿，而形成氧缺損。氮化矽膜中的氫進入該氧缺損，由此生成作為載子的電子。其結果是，氧化物半導體膜的導電性增高，而成為像素電極19b。
當對形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損處而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。也就是說，像素電極19b可以說是由氧化物導電體膜形成的。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，該施體能階所引起的吸收的影響小，而對可見光具有與氧化物半導體相同程度的透光性。
像素電極19b的電阻率低於氧化物半導體膜19a的電阻率。像素電極19b的電阻率較佳為氧化物半導體膜19a的電阻率的1×10-8倍以上且低於1×10-1倍，典型地為1×10-3Ωcm以上且低於1×104Ωcm，較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
用作源極電極和汲極電極的導電膜21a、21b使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢 中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
作為氧化物絕緣膜23或氧化物絕緣膜25，較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。這裡，作為氧化物絕緣膜23形成具有透氧性的氧化物絕緣膜，作為氧化物絕緣膜25形成其氧含量超過化學計量組成的氧化物絕緣膜。
氧化物絕緣膜23為具有透氧性的氧化物絕緣膜。由此，可以將從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經過氧化物絕緣膜23移動到氧化物半導體膜19a。另外，當在後面形成氧化物絕緣膜25時，氧化物絕緣膜23被用作緩和對氧化物半導體膜19a造成的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜” 是指在其組成中含氮量多於含氧量的膜。
較佳的是，氧化物絕緣膜23是包含氮且缺陷量少的氧化物絕緣膜。
作為包含氮且缺陷量少的氧化物絕緣膜的典型例，有氧氮化矽膜、氧氮化鋁膜等。
關於缺陷少的氧化物絕緣膜，在以100K以下的ESR測得的ESR譜中觀察到：g值為2.037以上且2.039以下的第一信號；g值為2.001以上且2.003以下的第二信號；以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的旋轉密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下至1.964以上且1.966以下的信號的旋轉密度越少，氧化物絕緣膜中的氮氧化物含量越少。
如上所述，氧化物絕緣膜23中的氮氧化物含量少，由此可以減少氧化物絕緣膜23與氧化物半導體膜19a之間的界面的載子俘獲。其結果是，可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，而可以減少電晶體的電特性的變動。
另外，氧化物絕緣膜23的藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析)測得的氮濃度較佳為6×1020atoms/cm3以下。其結果是，在氧化物絕緣膜23中不容易生成氮氧化物，而可以減少氧化物絕緣膜23與氧化物半導體膜19a之間的界面的載子俘獲。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，從而可以減少電晶體的電特性的變動。
當在氧化物絕緣膜23中含有氮氧化物及氨時，在製程中的加熱處理中氮氧化物及氨起反應，使得氮氧化物成為氮氣並脫離。其結果是，可以降低氧化物絕緣膜23中的氮濃度及氮氧化物含量。另外，可以減少氧化物絕緣膜23與氧化物半導體膜19a之間的界面的載子俘獲。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動，從而可以減少電晶體的電特性的變動。
在氧化物絕緣膜23中，有時從外部進入氧化物絕緣膜23的氧不是全部移動到氧化物絕緣膜23的外部，而是其一部分殘留在氧化物絕緣膜23的內部。另外，還有時在氧從外部進入氧化物絕緣膜23的同時，氧化物絕緣膜23中含有的氧移動到氧化物絕緣膜23的外 部，而在氧化物絕緣膜23中發生氧的移動。
在形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23時，可以使從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經由氧化物絕緣膜23移動到氧化物半導體膜19a中。
氧化物絕緣膜25以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜25使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的氧化物絕緣膜藉由TDS分析，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為氧化物絕緣膜25可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
較佳的是，氧化物絕緣膜25中的缺陷量較少，典型的是，利用ESR測得的在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於氧化物絕緣膜25與氧化物絕緣膜23相比離氧化物半導體膜19a更遠，所以氧化物絕緣膜25的缺陷密度也可以高於氧化物絕緣膜23。
與氮化物絕緣膜15同樣地，氮化物絕緣膜27 可以使用具有低透氧性的氮化物絕緣膜。另外，氮化物絕緣膜27還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
作為氮化物絕緣膜27有厚度為50nm以上且300nm以下，較佳為100nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。
藉由使氧化物絕緣膜23或氧化物絕緣膜25包括其氧含量超過化學計量組成的氧化物絕緣膜，可以將包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a，以降低包含在氧化物半導體膜19a中的氧缺損量。
使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動，而容易具有常開啟特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常開啟特性時，產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，還有如下問題：由於受到隨時變化或應力測試的影響，電晶體的電特性，典型為臨界電壓的變動量增大。
但是，在本實施方式所示的電晶體102中，設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。並且，由氮化物絕緣膜15及氧化物絕緣膜17包圍氧化物半導體膜19a、氧化物絕緣膜23及氧化物絕緣膜 25。其結果是，包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧高效地移動到氧化物半導體膜19a，使得氧化物半導體膜19a的氧缺損量得到減少。由此，得到具有常關閉特性的電晶體。另外，還可以降低起因於隨時變化或應力測試的電晶體的電特性，典型為臨界電壓的變動量。
共用電極29使用具有透光性的膜，較佳為具有透光性的導電膜。具有透光性的導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物(以下稱為ITO)膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。
用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。因此，在用作信號線的導電膜21a與共用電極29之間產生的電場與在像素電極19b與共用電極29之間產生的電場之間發生方位偏差，並且該偏差的角度很大。因此，在使用負型液晶分子的情況下，用作信號線的導電膜附近的液晶分子的配向狀態與在鄰接的像素中的像素電極與共用電極之間產生的電場所引起的像素電極附近的液晶分子的配向狀態不容易互相影響。由此，像素的穿透率的變化得到抑制。其結果是，可以減少影像的閃爍。
另外，在更新頻率低的液晶顯示裝置中，即使在保持期間中也可以使用作信號線的導電膜21a附近的液晶分子的配向不容易影響到在鄰接的像素中的像素電極 與共用電極29之間產生的電場所引起的像素電極附近的液晶分子的配向狀態。其結果是，在保持期間中，可以保持像素的穿透率，從而可以減少閃爍。
另外，共用電極29包括在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域。由此，能夠防止像素電極19b及導電膜21a附近的非意圖性的液晶分子的配向，從而可以抑制漏光。其結果是，可以製造對比度高的顯示裝置。
共用電極29的形狀不侷限於圖4所示的形狀，而也可以為直線狀的條紋形狀。在共用電極29的形狀為條紋形狀的情況下，其延伸方向也可以與用作信號線的導電膜平行。另外，共用電極29也可以為：其形狀為梳齒狀；其形成在第一基板11的整個表面上；其上隔著絕緣膜形成有與像素電極19b不同的具有透光性的導電膜。
在共用電極29、氮化物絕緣膜27以及有機絕緣膜31上形成有配向膜33。
接著，參照圖10A至圖12C對圖5所示的電晶體102及電容元件105的製造方法進行說明。
如圖10A所示，在第一基板11上形成將成為導電膜13的導電膜12。導電膜12藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝 雷射沉積(PLD)法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法或原子層沉積(ALD)法，可以形成電漿所導致的損傷少的導電膜。
在此，作為第一基板11使用玻璃基板。作為導電膜12，利用濺射法形成厚度為100nm的鎢膜。
接著，在導電膜12上經使用第一光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜12的一部分進行蝕刻來形成圖10B所示的用作閘極電極的導電膜13。然後，去除遮罩。
另外，對於用作閘極電極的導電膜13，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
這裡，利用乾蝕刻法對鎢膜進行蝕刻來形成用作閘極電極的導電膜13。
接著，如圖10C所示，在用作閘極電極的導電膜13上形成氮化物絕緣膜15及將成為氧化物絕緣膜17的氧化物絕緣膜16。接著，在氧化物絕緣膜16上形成將成為氧化物半導體膜19a及像素電極19b的氧化物半導體膜18。
氮化物絕緣膜15及氧化物絕緣膜16藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法、塗佈法、印刷法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法、金 屬化學氣相沉積法或原子層沉積(ALD)法，可以形成電漿所導致的損傷少的氮化物絕緣膜15及氧化物絕緣膜16。另外，藉由採用原子層沉積(ALD)法，可以提高氮化物絕緣膜15及氧化物絕緣膜16的覆蓋率。
這裡，作為氮化物絕緣膜15，藉由以矽烷、氮以及氨為源氣體的電漿CVD法形成厚度為300nm的氮化矽膜。
當作為氧化物絕緣膜16形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
當作為氧化物絕緣膜16形成氧化鎵膜時，可以利用MOCVD法來形成。
這裡，作為氧化物絕緣膜16，藉由以矽烷及一氧化二氮為源氣體的電漿CVD法形成厚度為50nm的氧氮化矽膜。
氧化物半導體膜18藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學沉積(MOCVD)法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、脈衝雷射沉積法、雷射燒蝕法、塗佈法等來形成。藉由採用有機金屬化學沉積(MOCVD)法、金屬化學氣相沉積法或原子層沉積(ALD)法，可以在形成電漿所導致的損傷少的氧化物半導體膜18的同時，減少對氧化物 絕緣膜16的損傷。另外，藉由採用原子層沉積(ALD)法，可以提高氧化物半導體膜18的覆蓋率。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。當採用稀有氣體和氧的混合氣體時，較佳為提高相對於稀有氣體的氧的比例。
根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了得到高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要對處理室內進行高真空抽氣，而且還需要使濺射氣體被高度純化。作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步佳為-120℃以下的高純度氣體，由此能夠盡可能地防止水分等混入氧化物半導體膜。
在此，利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=1：1：1)的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜以作為氧化物半導體膜。
接著，在氧化物半導體膜18上經使用第二光罩的光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，如圖10D所示那樣，形成被進行了元件分離的氧化物半導體膜19a及19c。此後去除遮 罩。
在此，藉由在氧化物半導體膜18上形成遮罩，並利用濕蝕刻法對氧化物半導體膜18的一部分選擇性地進行蝕刻，從而形成氧化物半導體膜19a、19c。
接著，如圖11A所示，形成將成為導電膜21a、21b的導電膜20。
可以適當地使用與導電膜12同樣的方法來形成導電膜20。
這裡，利用濺射法依次層疊厚度為50nm的鎢膜和厚度為300nm的銅膜。
接著，在導電膜20上經使用第三光罩的光微影製程形成遮罩，然後使用該遮罩對導電膜20進行蝕刻，如圖11B所示那樣，形成用作源極電極和汲極電極的導電膜21a及導電膜21b。此後去除遮罩。
這裡，採用如下方法：在銅膜上經光微影製程形成遮罩，然後使用該遮罩對鎢膜及銅膜進行蝕刻來形成導電膜21a、21b。注意，首先使用濕蝕刻法對銅膜進行蝕刻，再使用利用SF6的乾蝕刻法對鎢膜進行蝕刻，由此在銅膜的表面形成氟化物。借助於該氟化物，來自銅膜的銅元素的擴散被抑制，而可以降低氧化物半導體膜19a中的銅濃度。
接著，如圖11C所示，在氧化物半導體膜19a及氧化物半導體膜19c、導電膜21a及導電膜21b上形成將成為氧化物絕緣膜23的氧化物絕緣膜22及將成為氧化 物絕緣膜25的氧化物絕緣膜24。可以適當地使用與氮化物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氧化物絕緣膜22及氧化物絕緣膜24。
較佳的是，在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻電力和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此可以在減少氧化物絕緣膜22與氧化物絕緣膜24之間的界面的來源於大氣成分的雜質濃度的同時使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜19a中，而可以減少氧化物半導體膜19a的氧缺損量。
作為氧化物絕緣膜22，可以使用藉由如下條件的CVD法而形成的包含氮且缺陷量少的氧化物絕緣膜：氧化性氣體與沉積氣體的比值較佳為大於20且小於100，較佳為40以上且80以下，並且處理室內的壓力低於100Pa，較佳為50Pa以下。
作為氧化物絕緣膜22的源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，可以形成具有透氧性的氧化物絕緣膜作為氧化物絕緣膜22。另外，藉由設置氧化物絕緣膜22，在形成氧化物絕緣膜24的製程中，可以 降低對氧化物半導體膜19a造成的損傷。
在此，作為氧化物絕緣膜22，利用電漿CVD法形成厚度為50nm的氧氮化矽膜的條件如下：將流量為50sccm的矽烷及流量為2000sccm的一氧化二氮用作源氣體；將處理室內的壓力設定為20Pa；將基板溫度設定為220℃；利用27.12MHz的高頻電源將100W的高頻電力供應到平行平板電極。藉由採用上述條件，可以形成包含氮且缺陷量少的氧氮化矽膜。
作為氧化物絕緣膜24，形成氧化矽膜或氧氮化矽膜的條件如下：在180℃以上且280℃以下，較佳為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為氧化物絕緣膜24的源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件，在上述壓力的處理室中供應具有上述功率密度的高頻電力，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得氧化物絕緣膜24中的含氧量超過 化學計量組成。另一方面，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較低，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，可以形成其氧含量超過化學計量組成且因加熱而釋放氧的一部分的氧化物絕緣膜。另外，因為在氧化物半導體膜19a上設置有氧化物絕緣膜22，所以在氧化物絕緣膜24的形成製程中，氧化物絕緣膜22被用作氧化物半導體膜19a的保護膜。其結果是，可以在減少對氧化物半導體膜19a造成的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜24。
在此，作為氧化物絕緣膜24，利用電漿CVD法形成厚度為400nm的氧氮化矽膜的條件如下：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將1500W的高頻電力供應到平行平板電極。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為0.25W/cm2。
另外，當形成用作源極電極和汲極電極的導電膜21a及導電膜21b時，由於導電膜的蝕刻，氧化物半導體膜19a會受到損傷而在氧化物半導體膜19a的背後通道(在氧化物半導體膜19a中與對置於用作閘極電極的導電膜13的表面相反一側的表面)一側產生氧缺損。但 是，藉由作為氧化物絕緣膜24使用其氧含量超過化學計量組成的氧化物絕緣膜，可以利用加熱處理修復產生在該背後通道一側的氧缺損。由此，可以減少氧化物半導體膜19a中的缺陷，因此，可以提高電晶體102的可靠性。
接著，在氧化物絕緣膜24上經使用第四光罩的光微影製程形成遮罩。然後，使用該遮罩對氧化物絕緣膜22及氧化物絕緣膜24的一部分進行蝕刻，如圖11D所示，形成具有開口部40的氧化物絕緣膜23及氧化物絕緣膜25。此後去除遮罩。
在上述製程中，較佳為使用乾蝕刻法對氧化物絕緣膜22及氧化物絕緣膜24進行蝕刻。其結果是，在蝕刻處理中氧化物半導體膜19c被暴露於電漿，從而可以增加氧化物半導體膜19c的氧缺損量。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理，可以將氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a中以進一步減少氧化物半導體膜19a中的氧缺損量。
在氧化物絕緣膜23及氧化物絕緣膜25包含水、氫等且氮化物絕緣膜26還具有阻水性及阻氫性等的情況下，若後續形成氮化物絕緣膜26並進行加熱處理，氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等則移動到氧化物半導體膜19a中，而在氧化物半導體膜19a中產生缺陷。然而，藉由進行上述加熱處理，可以使氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等脫離，由此在可以減少電晶體102的電特性的不均勻的同時抑制臨界電壓的變動。
注意，邊進行加熱邊在氧化物絕緣膜22上形成氧化物絕緣膜24，從而可以將氧移動到氧化物半導體膜19a中來減少氧化物半導體膜19a中的氧缺損量，由此不必須一定要進行上述加熱處理。
雖然也可以在形成氧化物絕緣膜22及氧化物絕緣膜24之後進行上述加熱處理，但是較佳為在形成氧化物絕緣膜23及氧化物絕緣膜25之後進行上述加熱處理。這是因為可以以如下方式形成具有更高導電性的膜的緣故：避免氧移動到氧化物半導體膜19c；因為氧化物半導體膜19c被露出，氧從氧化物半導體膜19c脫離而形成氧缺損。
在此，在氮及氧氛圍下，以350℃進行1小時 的加熱處理。
接著，如圖12A所示那樣形成氮化物絕緣膜26。
可以適當地使用與氮化物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氮化物絕緣膜26。藉由使用濺射法、CVD法等形成氮化物絕緣膜26，可以將氧化物半導體膜19c暴露於電漿，由此能夠增加氧化物半導體膜19c的氧缺損量。
另外，氧化物半導體膜19c的導電性得到提高而成為像素電極19b。在使用電漿CVD法形成氮化矽膜作為氮化物絕緣膜26的情況下，包含在氮化矽膜中的氫擴散到氧化物半導體膜19c，由此可以提高像素電極19b的導電性。
當作為氮化物絕緣膜26利用電漿CVD法來形成氮化矽膜時，藉由在300℃以上且400℃以下，較佳為320℃以上且370℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室中的基板，可以形成緻密的氮化矽膜，所以是較佳的。
當形成氮化矽膜時，較佳為使用包含矽的沉積氣體、氮及氨作為源氣體。藉由使用相對於氮量的氨量少的源氣體，在電漿中氨發生解離而產生活性種，該活性種切斷包含矽的沉積氣體中含有的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在使 用相對於氮量的氨量多的源氣體時，包含矽的沉積氣體及氮各自的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將氨與氮的流量比設定為1：5以上且1：50以下，較佳為1：10以上且1：50以下。
在此，作為氮化物絕緣膜26，利用電漿CVD法形成厚度為50nm的氮化矽膜的條件如下：在電漿CVD設備的處理室中，將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻電力。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的電功率的換算為每單位面積的電功率(電功率密度)為1.7×10-1W/cm2。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。其結果是，可以降低臨界電壓的負向漂移。另外，還可以降低臨界電壓的變動量。
接著，雖然未圖示，但藉由使用第五光罩的光微影製程來形成遮罩。然後，使用該遮罩，蝕刻氮化物絕緣膜15、氧化物絕緣膜16、氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的每一個的一部分來形成氮化物絕緣膜27，與此同時，形成使與導電膜13同時形成 的連接端子的一部分露出的開口部。或者，蝕刻氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的每一個的一部分來形成氮化物絕緣膜27，與此同時，形成使與導電膜21a、21b同時形成的連接端子的一部分露出的開口部。
接著，如圖12B所示，在氮化物絕緣膜27上形成將成為共用電極29的導電膜28。
導電膜28藉由濺射法、CVD法、蒸鍍法等而形成。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩。然後使用該遮罩對導電膜28的一部分進行蝕刻，如圖12C所示那樣，形成共用電極29。注意，雖然未圖示，但共用電極29連接於與導電膜13同時形成的連接端子或者與導電膜21a、21b同時形成的連接端子。此後去除遮罩。
接著，如圖13所示，在氮化物絕緣膜27上形成有機絕緣膜31。有機絕緣膜可以適當地使用塗佈法、印刷法等而形成。
在使用塗佈法形成有機絕緣膜時有如下情況：在將光敏組成物塗佈在氮化物絕緣膜27及共用電極29上之後，藉由使用第七光罩的光微影製程對組成物進行曝光及顯影，然後，進行加熱處理，以形成有機絕緣膜31；在將非光敏組成物塗佈在氮化物絕緣膜27及共用電極29上之後，在非光敏組成物上塗佈光阻劑，藉由使用 第七光罩的光微影製程對光阻劑進行加工來形成遮罩，然後使用該遮罩對非光敏組成物進行蝕刻，以形成有機絕緣膜31。
經上述製程，可以在製造電晶體102的同時製造電容元件105。
本實施方式所示的顯示裝置的元件基板具有隔著無機絕緣膜與電晶體重疊的有機絕緣膜。由此，可以提高電晶體的可靠性，來可以製造保持一定顯示品質的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上形成有其頂面形狀為鋸齒形狀的共用電極，該共用電極包括在與用作信號線的導電膜交叉的方向上延伸的條紋形狀的區域。因此，可以製造對比度良好的顯示裝置。另外，在更新頻率低的液晶顯示裝置中，可以減少閃爍。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極，由此可以利用六個光罩製造電晶體102及電容元件105。像素電極被用作電容元件中的一個電極。另外，共用電極被用作電容元件中的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。還可以製造耗電量低的顯示裝置。
接著，說明形成在第二基板342上的元件 層。在第二基板342上形成有有色性的膜(下面稱為彩色膜346)。將彩色膜346用作濾色片。另外，與彩色膜346相鄰的遮光膜344形成在第二基板342上。將遮光膜344用作黑矩陣。此外，不一定必須要設置彩色膜346，例如當液晶顯示裝置進行黑白顯示時等也可以不設置彩色膜346。
作為彩色膜346，可以使用使特定的波長區域的光透過的彩色膜，例如可以使用使紅色的波長區域的光透過的紅色(R)的膜、使綠色的波長區域的光透過的綠色(G)的膜或使藍色的波長區域的光透過的藍色(B)的膜等。
遮光膜344只要具有阻擋特定的波長區域的光的功能即可，則作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
此外，在彩色膜346上形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制彩色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，也可以在絕緣膜348上形成有導電膜350。導電膜350可以使用具有透光性的導電膜而形成。導電膜350的電位較佳為與共用電極29相等。就是說，導電膜350較佳為被施加共用電位。
在導電膜21b被施加驅動液晶分子的電壓時，在導電膜21b與共用電極29之間會發生電場。由於受到該電場的影響，導電膜21b與共用電極29之間的液 晶分子配向，這導致閃爍。
但是，藉由設置隔著液晶層320與共用電極29相對的導電膜350，並使共用電極29和導電膜350的電位相等，能夠抑制導電膜21b與共用電極29之間的電場所引起的液晶分子的在與基板垂直的方向上的配向變化，從而該區域中的液晶分子的配向狀態變得穩定。其結果是，可以減少閃爍。
在導電膜350上形成有配向膜352。
在配向膜33與配向膜352之間形成有液晶層320。使用密封材料(未圖示)將液晶層320密封在第一基板11與第二基板342之間。密封材料較佳為與無機材料接觸以抑制來自外部的水分等侵入。
另外，也可以在配向膜33與配向膜352之間設置用來保持液晶層320的厚度(也稱為單元間隙)的間隔物。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
〈變形例1〉
參照圖14A及圖14B對實施方式1所示的顯示裝置中的設置與共用電極連接的公用線的結構進行說明。
圖14A是顯示裝置所包括的像素103a至103c的俯視圖，圖14B示出沿圖14A中的點劃線A-B、C-D的剖面圖。
如圖14A所示，共用電極29的頂面形狀是鋸齒形狀，用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。
在此，為了容易理解共用電極29的結構，使用陰影來說明共用電極29的形狀。共用電極29包括以左斜的陰影表示的區域以及以右斜的陰影表示的區域。以左斜的陰影表示的區域是條紋形狀的區域(第一區域)，並且為鋸齒形狀，用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。以右斜的陰影表示的區域是與條紋形狀的區域(第一區域)連接的連接區域(第二區域)，該區域在與用作信號線的導電膜21a平行或大致平行的方向上延伸。
另外，公用線21c與共用電極29的連接區域(第二區域)重疊。
公用線21c可以設置在每一個像素中。或者，公用線21c可以設置在每多個像素中。例如，如圖14A所示，藉由對三個像素設置一個公用線21c，在顯示裝置的平面中能夠減少公用線所占的面積。其結果是，可以提高像素的面積及像素的開口率。
在像素電極19b與共用電極29重疊的區域中，液晶分子不容易被在像素電極19b與共用電極29的連接區域(第二區域)之間產生的電場驅動。因此，在共用電極29的連接區域(第二區域)中，藉由減少與像素電極19b重疊的區域，能夠增加液晶分子被驅動的區域， 從而可以提高開口率。例如，如圖14A所示，藉由將共用電極29的連接區域(第二區域)設置在不與像素電極19b重疊的位置，能夠減少像素電極19b與共用電極29的連接區域重疊的面積，從而能夠提高像素的開口率。
在圖14A中，雖然對對三個像素103a、103b以及103c設置一個公用線21c，但是也可以對兩個像素設置一個公用線21c。或者，也可以對四個以上的像素設置一個公用線。
如圖14B所示，公用線21c可以與用作信號線的導電膜21a同時形成。另外，共用電極29在形成在氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27中的開口部42與公用線21c連接。
與共用電極29的材料相比，導電膜21a的材料的電阻率低，所以能夠降低共用電極29及公用線21c的電阻。
〈變形例2〉
本變形例的與實施方式2不同之處在於：在高清晰的顯示裝置所包括的電晶體中具有能夠減少漏光的源極電極和汲極電極。
圖15是本實施方式所示的顯示裝置的俯視圖。用作源極電極和汲極電極中的一個的導電膜21b的頂面形狀為L字形。也就是說，導電膜21b的特徵是：在其平面形狀上，在垂直於或大致垂直於用作掃描線的導電膜 13的延伸方向的方向上延伸的區域21b_1與在平行或大致平行於該導電膜13的延伸方向的方向上延伸的區域21b_2連接，並且該區域21b_2與導電膜13、像素電極19b和共用電極29中的一個以上重疊。或者，導電膜21b的特徵是：在其平面形狀上，包括在平行或大致平行於該導電膜13的延伸方向的方向上延伸的區域21b_2，該區域21b_2位於導電膜13與像素電極19b或共用電極29之間。
在高清晰的顯示裝置中，由於像素的面積縮小，用作掃描線的導電膜13與共用電極29的間隔變窄。在顯示黑色的像素中，當使電晶體成為開啟狀態的電壓被施加到用作掃描線的導電膜13時，在處於黑色顯示狀態的像素電極19b與用作掃描線的導電膜13之間產生電場。其結果是，液晶分子向非意圖的方向轉動而導致漏光。
然而，在本實施方式所示的顯示裝置所包括的電晶體中，用作源極電極和汲極電極中的一個的導電膜21b包括與導電膜13、像素電極19b和共用電極29中的一個以上重疊的區域21b_2，或者，其平面形狀包括位於導電膜13與像素電極19b或共用電極29之間的區域21b_2。其結果是，區域21b_2遮擋用作掃描線的導電膜13的電場，因此能夠抑制在該導電膜13與像素電極19b之間產生的電場並減少漏光。
另外，也可以使導電膜21b與共用電極29重 疊。該區域可以被用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖16示出此時的例子。
〈變形例3〉
本變形例的與實施方式2不同之處在於：高清晰的顯示裝置包括能夠減少漏光的共用電極。
圖17是本實施方式所示的顯示裝置的俯視圖。共用電極29a包括：在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域29a_1；以及與該條紋形狀的區域連接且與用作掃描線的導電膜13重疊的區域29a_2。
在高清晰的顯示裝置中，由於像素的面積縮小，用作掃描線的導電膜13與像素電極19b的間隔變窄。當電壓施加到用作掃描線的導電膜13時，在該導電膜13與像素電極19b之間產生電場。其結果是，液晶分子向非意圖的方向轉動而導致漏光。
然而，本實施方式所示的顯示裝置包括具有與用作掃描線的導電膜13交叉的區域29a_2的共用電極29a。其結果是，在用作掃描線的導電膜13與共用電極29a之間產生電場，由此可以抑制由於用作掃描線的導電膜13與像素電極19b之間產生電場而發生的液晶分子的轉動，從而可以減少漏光。
另外，也可以使導電膜21b與共用電極29a 重疊。該區域可以被用作電容元件。因此，藉由採用這樣的結構，可以增加電容元件的電荷容量。圖18示出此時的例子。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式3
在本實施方式中，說明作為顯示裝置的一個例子使用VA驅動的液晶顯示裝置的情況。首先，圖19示出包含在液晶顯示裝置中的多個像素103的俯視圖。
在圖19中，用作掃描線的導電膜13在與用作信號線的導電膜大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與用作掃描線的導電膜大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜21e在與信號線平行的方向上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖1A至1E)電連接，而用作信號線的導電膜21a及用作電容線的導電膜21e與信號線驅動電路106(參照圖1A至1E)電連接。
電晶體102設置在用作掃描線的導電膜和用作信號線的導電膜的交叉區域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖19中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a、用作一對電極的導電膜21a及21b構成。導電膜13 不僅是被用作掃描線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a不僅是被用作信號線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖19所示的俯視圖中，用作掃描線的導電膜的端部位於氧化物半導體膜19a的端部的外側。由此，用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不被照射光而電晶體的電特性的變動可以得到抑制。
另外，與實施方式1同樣，電晶體102具有與氧化物半導體膜19a重疊的有機絕緣膜31。有機絕緣膜31隔著無機絕緣膜(在圖19中未圖示)與氧化物半導體膜19a，尤其是氧化物半導體膜19a中的導電膜21a與導電膜21b之間的區域重疊。
導電膜21b在開口部41中與用作像素電極的具有透光性的導電膜29c電連接。
電容元件105與用作電容線的導電膜21e連接。電容元件105由形成在閘極絕緣膜上的具有導電性的膜19d、設置在電晶體102上的介電膜以及用作像素電極的具有透光性的導電膜29c構成。介電膜使用阻氧膜形成。形成在閘極絕緣膜上的具有導電性的膜19d具有透光性。就是說，電容元件105具有透光性。
因為電容元件105具有透光性，所以可以在像素103中形成較大(大面積)的電容元件105。由此， 可以得到能夠在提高開口率(典型地提高到55%以上，較佳為60%以上)的同時增大電荷容量的顯示裝置。例如，在解析度高的如液晶顯示裝置之類的顯示裝置中，像素的面積小，且電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由將該電容元件設置在像素中，可以在各像素中獲得充分的電荷容量的同時提高開口率。典型的是，電容元件105可以適當地應用於像素密度為200ppi以上，300ppi以上或500ppi以上的高解析度顯示裝置。
另外，本發明的一個方式在高解析度的顯示裝置中也可以提高開口率，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
接著，圖20示出沿著圖19的點劃線A-B、點劃線C-D的剖面圖。圖19所示的電晶體102是通道蝕刻型電晶體。注意，沿著點劃線A-B的截圖是通道長度方向上的電晶體102、電晶體102與用作像素電極的導電膜29c的連接部以及電容元件105的剖面圖，沿著點劃線C-D的剖面圖是通道寬度方向上的電晶體102的剖面圖。
因為本實施方式所示的液晶顯示裝置為VA驅動的液晶顯示裝置，所以液晶元件322a由包含在第一基板11的元件層中的用作像素電極的導電膜29c、包含在第二基板342的元件層中的導電膜350以及液晶層320構成。
圖20所示的電晶體102的結構與實施方式1所示的電晶體102同樣。連接於用作源極電極及汲極電極的導電膜21a及21b中的一個，這裡是導電膜21b的用作像素電極的導電膜29c形成在氮化物絕緣膜27上。在氮化物絕緣膜27的開口部41中，導電膜21b與用作像素電極的導電膜29c連接。
用作像素電極的導電膜29c可以適當地使用與實施方式2所示的共用電極29同樣的材料及製造方法。
圖20所示的電容元件105具有形成在氧化物絕緣膜17上的具有導電性的膜19d、氮化物絕緣膜27以及用作像素電極的導電膜29c。
在本實施方式所示的電晶體102上形成有被進行了元件分離的氧化物絕緣膜23及25。被進行了元件分離的氧化物絕緣膜23及25與氧化物半導體膜19a重疊。
在氮化物絕緣膜27上形成有與氧化物半導體膜19a重疊的有機絕緣膜31。藉由在電晶體102上設置與氧化物半導體膜19a重疊的有機絕緣膜31，可以使氧化物半導體膜19a的表面與有機絕緣膜31的表面相隔。其結果是，氧化物半導體膜19a的表面不受到由被吸附到有機絕緣膜31的表面的帶正電荷的粒子導致的電場的影響，從而可以提高電晶體102的可靠性。
在電容元件105中，與實施方式2不同，具 有導電性的膜19d不是與導電膜21b連接，而是與導電膜21d接觸。導電膜21d被用作電容線。具有導電性的膜19d可以使用與實施方式2所示的像素電極19b同樣的金屬氧化物膜而形成。就是說，具有導電性的膜19d是具有與氧化物半導體膜19a相同的金屬元素的金屬氧化物膜。具有導電性的膜19d可以適當地使用與實施方式2所示的像素電極19b相同的製造方法而形成。
接著，參照圖21A至圖22C對圖20所示的電晶體102及電容元件105的製造方法進行說明。
在第一基板11上形成導電膜，然後，使用實施方式2所示的經第一光微影製程得到的遮罩對該導電膜進行蝕刻，以在第一基板11上形成用作閘極電極的導電膜13(參照圖21A)。
接著，在第一基板11及用作閘極電極的導電膜13上形成氮化物絕緣膜15及氧化物絕緣膜16。接著，在氧化物絕緣膜16上形成氧化物半導體膜，然後，使用實施方式2所示的經第二光微影製程得到的遮罩對該氧化物半導體膜進行蝕刻，以形成氧化物半導體膜19a及19c(參照圖21B)。
接著，在氧化物絕緣膜16、氧化物半導體膜19a及19c上形成導電膜，然後，使用實施方式2所示的經第三光微影製程得到的遮罩對該導電膜進行蝕刻，以形成導電膜21a、21b以及21d(參照圖21C)。此時，導電膜21b形成為不與氧化物半導體膜19c接觸，而導電膜 21d形成為與氧化物半導體膜19c接觸。
接著，在氧化物絕緣膜16、氧化物半導體膜19a及19c以及導電膜21a、21b以及21d上形成氧化物絕緣膜，然後，使用實施方式2所示的經第四光微影製程得到的遮罩對該氧化物絕緣膜進行蝕刻，以形成氧化物絕緣膜23及25(參照圖22A)。
接著，在氧化物絕緣膜17、氧化物半導體膜19a及19c、導電膜21a、21b以及21d以及氧化物絕緣膜23及25上形成氮化物絕緣膜，然後，使用實施方式2所示的經第五光微影製程得到的遮罩對該氮化物絕緣膜進行蝕刻，以形成具有使導電膜21b的一部分露出的開口部41的氮化物絕緣膜27(參照圖22B)。
經上述製程，氧化物半導體膜19c成為具有導電性的膜19d。在使用電漿CVD法形成氮化矽膜作為氮化物絕緣膜27的情況下，包含在氮化矽膜中的氫擴散到氧化物半導體膜19c，由此可以形成具有更高導電性的膜19d。
接著，在導電膜21b及氮化物絕緣膜27上形成導電膜，然後，使用實施方式2所示的經第六光微影製程得到的遮罩對該導電膜進行蝕刻，以形成與導電膜21b連接的導電膜29c(參照圖22C)。
經上述製程，可以獲得其電特性得到提高的使用氧化物半導體膜的半導體裝置。
在本實施方式所示的半導體裝置的元件基板 上，在形成電晶體的氧化物半導體膜的同時形成電容元件中的一個電極。將用作像素電極的導電膜用於電容元件中的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，因為一對電極具有透光性，所以電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。
〈變形例1〉
在本實施方式中，參照圖23說明與實施方式1至4所示的半導體裝置相比能夠以更少的遮罩個數製造的顯示裝置。
在圖23所示的顯示裝置中，藉由不對形成在電晶體102上的氧化物絕緣膜22及24進行蝕刻，可以減少遮罩個數。在氧化物絕緣膜24上形成有氮化物絕緣膜27，並在氧化物絕緣膜22及24、氮化物絕緣膜27中形成有使導電膜21b的一部分露出的開口部41a。在氮化物絕緣膜27上形成有在開口部41a中與導電膜21b連接的用作像素電極的導電膜29d。
另外，在氧化物絕緣膜17上形成有導電膜21d。因為導電膜21d在導電膜21a及21b形成的同時形成，所以不需要增加專用來形成導電膜21d的光罩。導電膜21d被用作電容線。就是說，由導電膜21d、氧化物絕緣膜22及24、氮化物絕緣膜27以及用作像素電極的導電膜29d構成電容元件105a。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式4
在本實施方式中，參照圖式對與實施方式2不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式2的不同之處在於在電晶體中的不同閘極電極之間設置有氧化物半導體膜，即為雙閘極結構的電晶體。注意，省略與實施方式2重複的結構的說明。
對設置在顯示裝置所包括的第一基板11上的元件層的具體結構進行說明。本實施方式所示的顯示裝置所包括的電晶體與實施方式2的不同之處在於具有用作閘極電極的導電膜29b，該導電膜29b分別與用作閘極電極的導電膜13、氧化物半導體膜19a、導電膜21a、21b以及氧化物絕緣膜25的一部分或全部重疊。用作閘極電極的導電膜29b在開口部41a及41b中與用作閘極電極的導電膜13連接。
圖24所示的電晶體102a是通道蝕刻型電晶體。注意，A-B的剖面圖是通道長度方向上的電晶體102a以及電容元件105的剖面圖，C-D的剖面圖是通道寬度方向上的電晶體102a、用作閘極電極的導電膜13以及用作閘極電極的導電膜29b的連接部的剖面圖。
圖24所示的電晶體102a是具有雙閘極結構的電晶體，其包括：設置在第一基板11上的用作閘極電 極的導電膜13；形成在第一基板11及用作閘極電極的導電膜13上的氮化物絕緣膜15；形成在氮化物絕緣膜15上的氧化物絕緣膜17；隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。在氧化物絕緣膜17、氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23，在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氮化物絕緣膜15、氧化物絕緣膜23、氧化物絕緣膜25以及導電膜21b上形成有氮化物絕緣膜27。另外，像素電極19b形成在氧化物絕緣膜17上。像素電極19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。另外，共用電極29及用作閘極電極的導電膜29b形成在氮化物絕緣膜27上。
如C-D的剖面圖所示，在設置在氮化物絕緣膜15、氧化物絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27中的開口部41a及41b中，用作閘極電極的導電膜29b與用作閘極電極的導電膜13連接。也就是說，用作閘極電極的導電膜13的電位與用作閘極電極的導電膜29b的電位相等。
由此，藉由對電晶體102a的各閘極電極施加同一電位的電壓，可以降低初始特性的不均勻並抑制由-GBT應力測試導致的劣化及受到汲極電壓左右的開態電流 (on-state current)的上升電壓變動。另外，在氧化物半導體膜19a中，還可以在膜厚度方向上進一步增大載子流動的區域，使得載子的遷移量增多。其結果是，電晶體102a的開態電流變高，並且場效移動率變高，典型為20cm2/V．s以上。
在本實施方式所示的電晶體102a上形成有氧化物絕緣膜23、25，該氧化物絕緣膜23、25與氧化物半導體膜19a重疊。在通道寬度方向上的剖面圖中，氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側。並且，在圖24所示的通道寬度方向上，用作閘極電極的導電膜29b位於氧化物絕緣膜23及25的端部。
氧化物半導體膜的藉由蝕刻等而被加工的端部在由於受到加工時的損傷而形成缺陷的同時，由於雜質附著等而被污染。由此，氧化物半導體膜的端部在被施加電場等壓力時容易被活化而成為n型(低電阻)。因此，與用作閘極電極的導電膜13重疊的氧化物半導體膜19a的端部容易被n型化。在該被n型化的端部被設置在用作源極電極及汲極電極的導電膜21a與導電膜21b之間時，n型化的區域成為載子的路徑而形成寄生通道。但是，藉由如C-D的剖面圖所示那樣在通道寬度方向上使用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，借助於用作閘極電極的導電膜29b的電場的影響，可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。其結果 是，成為達到臨界電壓時的汲極電流的上升急劇的電特性優良的電晶體。
另外，在電容元件105a中，像素電極19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質而導電性得到提高的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，且因電漿損傷等形成氧缺損而導電性得到提高的膜。或者，像素電極19b是與氧化物半導體膜19a同時形成的膜，且是藉由包含雜質並因電漿損傷等形成氧缺損而導電性得到提高的膜。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。將像素電極用作電容元件的一個電極。將共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程數。另外，電容元件具有透光性。其結果是，可以在增大電容元件所占的面積的同時提高像素的開口率。
下面詳細說明電晶體102a的結構。省略使用與實施方式2相同的符號表示的結構的說明。
用作閘極電極的導電膜29b可以適當地使用與實施方式2所示的共用電極29同樣的材料。
接著，參照圖10A至圖12A及圖25A至25C對圖24所示的電晶體102a及電容元件105a的製造方法進行說明。
與實施方式2同樣地，經圖10A至圖12A的 製程，在第一基板11上分別形成用作閘極電極的導電膜13、氮化物絕緣膜15、氧化物絕緣膜16、氧化物半導體膜19a、像素電極19b、用作源極電極及汲極電極的導電膜21a及21b、氧化物絕緣膜22、氧化物絕緣膜24以及氮化物絕緣膜26。在該製程中，進行使用第一光罩至第四光罩的光微影製程。
接著，在氮化物絕緣膜26上經使用第五光罩的光微影製程形成遮罩，然後使用該遮罩對氮化物絕緣膜26的一部分進行蝕刻，如圖25A所示，形成具有開口部41a及41b的氮化物絕緣膜27。
接著，如圖25B所示，在用作閘極電極的導電膜13及氮化物絕緣膜27上形成在後面將成為共用電極29、用作閘極電極的導電膜29b的導電膜28。
接著，在導電膜28上經使用第六光罩的光微影製程形成遮罩。接著，用該遮罩對導電膜28的一部分進行蝕刻來形成圖25C所示的共用電極29及用作閘極電極的導電膜29b。然後，去除遮罩。
經上述製程，可以在製造電晶體102a的同時製造電容元件105a。
在本實施方式所示的電晶體中，在通道寬度方向上使用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對，由此借助於用作閘極電極的導電膜29b的電場的影響，可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其 附近的區域中。其結果是，成為達到臨界電壓時的汲極電流的上升急劇的電特性優良的電晶體。
在本實施方式所示的顯示裝置的元件基板上設置有包括在與信號線交叉的方向上延伸的條紋形狀的區域的共用電極。因此，可以製造對比度高的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上，在形成電晶體的氧化物半導體膜的同時形成像素電極。將像素電極用作電容元件的一個電極。另外，將共用電極用作電容元件的另一個電極。由此，不需要重新形成導電膜以形成電容元件，從而可以減少製程。另外，電容元件具有透光性。其結果是，可以在增大電容元件的佔有面積的同時提高像素的開口率。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式5
在本實施方式中，參照圖式對包括與上述實施方式相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的顯示裝置進行說明。本實施方式所說明的電晶體與實施方式2至實施方式4所說明的電晶體之間的不同之處在於：本實施方式所示的電晶體包括具有多個氧化物半導體膜的多層膜。在此，參照實施方式2說明電晶體的詳細內容。
圖26A及圖26B示出顯示裝置所包括的元件基板的剖面圖。圖26A及圖26B是沿著圖4中的點劃線 A-B及點劃線C-D的剖面圖。
圖26A所示的電晶體102b具有隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的多層膜37a、與多層膜37a接觸的用作源極電極和汲極電極的導電膜21a及導電膜21b。在氮化物絕緣膜15及氧化物絕緣膜17、多層膜37a以及用作源極電極和汲極電極的導電膜21a及導電膜21b上形成有氧化物絕緣膜23、氧化物絕緣膜25以及氮化物絕緣膜27。
圖26A所示的電容元件105b具有形成在氧化物絕緣膜17上的多層膜37b、與多層膜37b接觸的氮化物絕緣膜27以及與氮化物絕緣膜27接觸的公用電極29。多層膜37b被用作像素電極。
在本實施方式所示的電晶體102b中，多層膜37a包括氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜37a為兩層結構。另外，將氧化物半導體膜19a的一部分用作通道區域。此外，以與多層膜37a接觸的方式形成有氧化物絕緣膜23，以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜25。換言之，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
氧化物半導體膜39a是由構成氧化物半導體膜19a的元素中的一種以上構成的氧化物膜。因此，由於氧化物半導體膜19a與氧化物半導體膜39a之間的界面不容易產生界面散射。由此，由於在該界面中載子的移動不 被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物半導體膜39a，典型的是In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)，並且與氧化物半導體膜19a相比，氧化物半導體膜39a的導帶底能量較接近於真空能階，典型的是，氧化物半導體膜39a的導帶底能量和氧化物半導體膜19a的導帶底能量之間的差值較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換言之，氧化物半導體膜39a的電子親和力與氧化物半導體膜19a的電子親和力之間的差值為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜39a藉由包含In提高載子移動率(電子移動率)，所以是較佳的。
藉由使氧化物半導體膜39a具有其原子個數比高於In的原子個數比的Al、Ga、Y、Zr、Sn、La、Ce或Nd，有時得到如下效果：(1)增大氧化物半導體膜39a的能隙；(2)減小氧化物半導體膜39a的電子親和力；(3)減少來自外部的雜質的擴散；(4)絕緣性比氧化物半導體膜19a高；(5)由於Al、Ga、Y、Zr、Sn、La、Ce或Nd是與氧的鍵合力強的金屬元素，不容易產生氧缺損。
在氧化物半導體膜39a為In-M-Zn氧化物膜 的情況下，當In和M的總和為100atomic%時，In及M的原子數百分比為如下：In低於50atomic%且M高於50atomic%；更佳為In低於25atomic%且M高於75atomic%。
另外，當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，氧化物半導體膜39a所含的M(Al、Ga、Y、Zr、Sn、La、Ce或Nd)的原子個數比大於氧化物半導體膜19a所含的M的原子個數比，典型的是，氧化物半導體膜39a所含的M的原子個數比為氧化物半導體膜19a所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，在氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)，且氧化物半導體膜39a的原子個數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜19a的原子個數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，較佳為y1/x1為y2/x2的1.5倍以上，更佳為y1/x1為y2/x2的2倍以上，進一步佳為y1/x1為y2/x2的3倍以上。
當氧化物半導體膜19a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，在用於形成氧化物半導體膜19a的靶材中，假設金屬元素的原子個數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6 以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作氧化物半導體膜19a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜39a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時，在用於形成氧化物半導體膜39a的靶材中，假設金屬元素的原子個數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使用作氧化物半導體膜39a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：6：8等。
另外，氧化物半導體膜19a及氧化物半導體膜39a的原子個數比作為誤差包括上述原子個數比的±40%的變動。
當在後面形成氧化物絕緣膜25時，氧化物半導體膜39a還用作緩和對氧化物半導體膜19a所造成的損傷的膜。
將氧化物半導體膜39a的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物半導體膜39a與氧化物半導體 膜19a同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned-Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜39a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。
此外，也可以在氧化物半導體膜19a及氧化物半導體膜39a中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此，即使在氧化物半導體膜39a與氧化物絕緣膜23之間因雜質及缺陷形成載子陷阱，也可以使該載子陷阱遠離氧化物半導體膜19a。其結果是，在氧化物半導體膜19a中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的開態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱 俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a遠離載子陷阱時，能夠抑制電子被載子陷阱俘獲，從而能夠減少臨界電壓的變動量。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜19a的雜品質。另外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠降低氧化物半導體膜19a中的雜質濃度及氧缺損量。
此外，氧化物半導體膜19a及氧化物半導體膜39a不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底能量產生連續的變化的結構)的方式來形成。換而言之，採用在各膜之間的界面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜19a與氧化物半導體膜39a之間，則能帶則失去連續性，因此，載子在界面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系 統倒流到處理室內。
另外，如圖26B所示的電晶體102c那樣，也可以具有多層膜38a代替多層膜37a。
另外，如圖26B所示的電容元件105c那樣，也可以具有多層膜38b代替多層膜37b。
多層膜38a包括氧化物半導體膜49a、氧化物半導體膜19a及氧化物半導體膜39a。即，多層膜38a具有三層結構。此外，氧化物半導體膜19a被用作通道區域。
氧化物半導體膜49a可以適當地使用與氧化物半導體膜39a同樣的材料及形成方法。
多層膜38b包括氧化物半導體膜49b、氧化物半導體膜19f及氧化物半導體膜39b。即，多層膜38b為三層結構。另外，多層膜38b被用作像素電極。
氧化物半導體膜19f可以適當地使用與像素電極19b同樣的材料及形成方法。氧化物半導體膜49b可以適當地使用與氧化物半導體膜39b同樣的材料及形成方法。
此外，氧化物絕緣膜17與氧化物半導體膜49a接觸。即，在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a。
此外，多層膜38a與氧化物絕緣膜23接觸。另外，氧化物半導體膜39a與氧化物絕緣膜23接觸。即，在氧化物半導體膜19a與氧化物絕緣膜23之間設置 有氧化物半導體膜39a。
較佳為氧化物半導體膜49a的厚度比氧化物半導體膜19a的厚度薄。藉由將氧化物半導體膜49a的厚度設定為1nm以上且5nm以下，較佳為1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此，即使在氧化物半導體膜39a與氧化物絕緣膜23之間因雜質及缺陷形成載子陷阱，也可以使該載子陷阱遠離氧化物半導體膜19a。其結果是，在氧化物半導體膜19a中流過的電子不容易被載子陷阱俘獲，所以不僅能夠增大電晶體的開態電流，而且能夠提高場效移動率。此外，當電子被載子陷阱俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19a遠離載子陷阱時，能夠抑制電子被載子陷阱俘獲，從而能夠減少臨界電壓的變動量。
此外，由於氧化物半導體膜39a能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜19a的雜品質。此外，在氧化物半導體膜39a中不容易形成氧缺損。由此，能夠降低氧化物半導體膜19a中的雜質濃度及氧缺損量。
另外，由於在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a，並且在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導 體膜39a，因此，能夠降低氧化物半導體膜49a與氧化物半導體膜19a之間的界面附近的矽或碳的濃度、氧化物半導體膜19a中的矽或碳的濃度或者氧化物半導體膜39a與氧化物半導體膜19a之間的界面附近的矽或碳的濃度。其結果是，在多層膜38a中，利用恆定光電流法導出的吸收係數低於1×10-3/cm，較佳為低於1×10-4/cm，即定域態密度極低。
在具有這種結構的電晶體102c中，因為包含氧化物半導體膜19a的多層膜38a中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現開態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子，即BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式6
在本實施方式中，對能夠用於包含在上述實施方式所說明的顯示裝置中的電晶體的氧化物半導體膜的一實施方式進行說明。
氧化物半導體膜可以分為非單晶氧化物半導體膜和單晶氧化物半導體膜。或者，氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。
作為非單晶氧化物半導體，可以舉出CAAC- OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。作為結晶氧化物半導體，可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體(以下，稱為單晶氧化物半導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上；CAAC-OS膜；非晶氧化物半導體及具有晶粒的氧化物半導體。下面作為典型例子，對CAAC-OS及微晶氧化物半導體進行說明。
〈CAAC-OS〉
首先，說明CAAC-OS膜。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
根據利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，可以觀察到多個結晶部。但是，在高解析度TEM影像中觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中 ，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的高解析度剖面TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映了被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或CAAC-OS膜的頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的高解析度平面TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性
圖27A是CAAC-OS膜的高解析度剖面TEM影像。另外，圖27B是進一步放大圖27A的高解析度剖面TEM影像，為便於理解而強調表示原子排列。
圖27C是圖27A中的A-O-A’之間的由圓圈包圍的區域(直徑大致為4nm)的局部性的傳立葉變換影像。在圖27C所示的各區域中可以確認到c軸配向性。此外，A-O之間的c軸方向和O-A’之間的c軸方向不同，由此可知A-O之間和O-A’之間具有不同的晶粒。另外，可知：在A-O之間，c軸的角度為14.3°、16.6°、26.4°等而逐漸地連續變化。同樣地，可知：在O-A’之間，c軸的角度為-18.3°、-17.6°、-15.9°等而逐漸地連續變化。
另外，在CAAC-OS膜的電子繞射圖案中，觀察到表示配向性的斑點(亮點)。例如，在使用例如為 1nm以上且30nm以下的電子束獲得的CAAC-OS膜的頂面的電子繞射圖案(也稱為奈米束電子繞射圖案)中，觀察到斑點(參照圖28A)。
由高解析度剖面TEM影像及高解析度平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都是可以被容納在一個邊長小於100nm的立方體內的尺寸。因此，有時CAAC-OS膜所包含的結晶部的尺寸為可以被容納在一邊短於10nm、短於5nm或短於3nm的立方體內。注意，有時包含在CAAC-OS膜中的多個結晶部聯結，從而形成一個大結晶區。例如，在高解析度平面TEM影像中有時觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣 本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在呈c軸配向的CAAC-OS膜中，雖然a軸及b軸的配向在結晶部之間不同，但是c軸朝向平行於於CAAC-OS膜的被形成面或頂面的法線向量的方向。因此，在上述高解析度剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜時或在進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
在CAAC-OS膜中，呈c軸配向的結晶部的分佈不一定均勻。例如，當CAAC-OS膜的結晶部由於從CAAC-OS膜的頂面附近開始進行結晶成長而形成時，有時頂面附近的呈c軸配向的結晶部的比例高於被形成面附近。另外，在添加有雜質的CAAC-OS膜中，添加有雜質的區域變質而有時呈c軸配向的結晶部所占的比例根據區 域不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不呈c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜 具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈微晶氧化物半導體〉
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。包含在微晶氧化物半導體膜中的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm 以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點(參照圖28B)。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
接著，對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如 石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體層膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體膜是以高濃度包含氫等雜質的氧化物半導體膜。此外，非晶氧化物半導體膜是缺陷態密度高的氧化物半導體膜。
雜質濃度高且缺陷態密度高的氧化物半導體膜是載子陷阱或載子發生源多的氧化物半導體膜。
因此，有時非晶氧化物半導體膜與nc-OS膜相比，載子密度更高。由此，使用非晶氧化物半導體膜的電晶體容易具有常開啟電特性。因此，有時可以適當地將非晶氧化物半導體膜用於需要常開啟電特性的電晶體。非晶氧化物半導體膜具有高的缺陷態密度，因此有時具有多載子陷阱。因此，與使用CAAC-OS膜或nc-OS膜的電晶體相比，使用非晶氧化物半導體膜的電晶體的電特性變動大，而成為可靠性低的電晶體。
此外，氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種 結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(amorphous-like OS：amorphous-like Oxide Semiconductor)膜。
在amorphous-like OS膜的高解析度TEM影像中，有時觀察到空洞(也稱為空隙)。此外，在amorphous-like OS膜的高解析度TEM影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。amorphous-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在良好的nc-OS膜中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外，amorphous-like OS膜及nc-OS膜的結晶部的尺寸的測量可以使用高解析度TEM影像進行。例如，InGaZnO4結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值，即0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域中，每個晶格條紋都被認為是對應於InGaZnO4結晶的a-b面。觀察到其晶格條紋的區域的最大長度為amorphous-like OS膜及nc-OS膜的結晶部的尺寸。注意，對其尺寸為0.8nm以上的結晶部選擇性 地進行評價。
圖35是根據高解析度TEM影像調查的amorphous-like OS膜及nc-OS膜的結晶部(20個點至40個點)的平均尺寸的變化的例子。由圖35可知隨著電子的累積照射量的增加而amorphous-like OS膜的結晶部增大。明確而言，可知在利用TEM的觀察初期為1.2nm左右的結晶部在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知在電子照射開始時至電子的累積照射量為4.2×108e-/nm2的範圍內優質的nc-OS膜的結晶部的尺寸無論電子的累積照射量如何都沒有變化。
此外，在對圖35所示的amorphous-like OS膜及nc-OS膜的結晶部的尺寸的變化進行線性近似，並將其外推至電子的累積照射量0e-/nm2的情況下，結晶部的平均尺寸取正值。由此可知，在利用TEM的觀察之前就存在amorphous-like OS膜及nc-OS膜的結晶部。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
當氧化物半導體膜具有多個結構時，有時可以藉由利用奈米束電子繞射來進行結構分析。
圖28C示出一種透過電子繞射測量裝置，包括：電子槍室70；電子槍室70下的光學系統72；光學系統72下的樣本室74；樣本室74下的光學系統76；光學系統76下的觀察室80；設置在觀察室80的拍攝裝置 78；以及觀察室80下的膠片室82。以朝向觀察室80的內部的方式設置拍攝裝置78。另外，該透過電子繞射測量裝置也可以不包括膠片室82。
此外，圖28D示出圖28C所示的透過電子繞射測量裝置內部的結構。在透過電子繞射測量裝置內部，從設置在電子槍室70中的電子槍發射的電子藉由光學系統72照射到配置在樣本室74中的物質88。穿過物質88的電子藉由光學系統76入射到設置在觀察室80內部的螢光板92中。在螢光板92中，藉由呈現對應於所入射的電子的強度的圖案，可以測量透過電子繞射圖案。
因為拍攝裝置78被設置為朝向螢光板92，所以可以拍攝呈現在螢光板92的圖案。穿過拍攝裝置78的透鏡的中間部及螢光板92的中間部的直線和螢光板92的頂面所形成的角度例如為15°以上且80°以下，30°以上且75°以下或45°以上且70°以下。該角度越小，由拍攝裝置78拍攝的透過電子繞射圖案的應變越大。但是，如果預先知道該角度，則能夠校正所得到的透過電子繞射圖案的應變。另外，有時也可以將拍攝裝置78設置在膠片室82中。例如，也可以以與電子84的入射方向相對的方式將拍攝裝置78設置在膠片室82中。在此情況下，可以從螢光板92的背面拍攝應變少的透過電子繞射圖案。
在樣本室74內設置有用來固定樣本的物質88的支架。支架具有使穿過物質88的電子透過的結構。例如，支架也可以具有在X軸、Y軸、Z軸等方向上移動物 質88的功能。作為支架的移動功能例如具有在1nm以上且10nm以下、5nm以上且50nm以下、10nm以上且100nm以下、50nm以上且500nm以下、100nm以上且1μm以下等範圍內移動的精確度，即可。至於這些範圍，根據物質88的結構設定最適合的範圍，即可。
接著，說明使用上述透過電子繞射測量裝置測量物質的透過電子繞射圖案的方法。
例如，如圖28D所示，藉由改變作為奈米束的電子84對物質的照射位置(掃描)，可以確認到物質的結構逐漸地產生變化的樣子。此時，如果物質88是CAAC-OS膜，則可以觀察到圖28A所示的繞射圖案。或者，如果物質88是nc-OS膜，則可以觀察到圖28B所示的繞射圖案。
即使物質88是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。
作為一個例子，至於具有剛進行成膜之後(表示為as-sputtered)的CAAC-OS膜或在包含氧的氛圍中以450℃進行加熱處理之後的CAAC-OS膜的各樣本的 頂面，一邊進行掃描一邊得到透過電子繞射圖案。在此，一邊以5nm/秒鐘的速度進行掃描60秒鐘一邊觀察繞射圖案，且每隔0.5秒將觀察到的繞射圖案轉換為靜態影像，從而導出CAAC化率。注意，作為電子線使用束徑為1nm的奈米束電子線。另外，對六個樣本進行同樣的測量。而且，在算出CAAC化率時利用六個樣本中的平均值。
圖29A示出各樣本的CAAC化率。剛進行成膜之後的CAAC-OS膜的CAAC化率為75.7%(非CAAC化率為24.3%)。此外，進行450℃的加熱處理之後的CAAC-OS膜的CAAC化率為85.3%(非CAAC化率為14.7%)。由此可知，與剛進行成膜之後相比，450℃的加熱處理之後的CAAC化率較高。也就是說，可以知道藉由高溫(例如400℃以上)下的加熱處理，降低非CAAC化率(提高CAAC化率)。此外，還可以知道在進行低於500℃的加熱處理時也可以得到具有高CAAC化率的CAAC-OS膜。
在此，與CAAC-OS膜不同的繞射圖案的大部分是與nc-OS膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與nc-OS膜同樣的結構的區域受到相鄰的區域的結構的影響而重新排列，並被CAAC化。
圖29B及圖29C是剛進行成膜之後及450℃的加熱處理之後的CAAC-OS膜的高解析度平面TEM影像。藉由對圖29B和圖29C進行比較，可以知道450℃的 加熱處理之後的CAAC-OS膜的性質更均勻。也就是說，可以知道藉由高溫的加熱處理提高CAAC-OS膜的性質。
藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。
〈氧化物半導體膜及氧化物導電體膜〉
接著，參照圖34說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及能夠用作像素電極19b的使用氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))的導電率的溫度依賴性。在圖34中，橫軸示出測定溫度(下橫軸表示1/T，上橫軸表示T)，縱軸示出導電率(1/ρ)。另外，三角形示出氧化物半導體膜(OS)的測定結果，圓圈示出氧化物導電體膜(OC)的測定結果。
以如下方法製造包含氧化物半導體膜(OS)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜，藉由使用原子個數比為In：Ga：Zn=1：4：5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氧氮化矽膜。
此外，以如下方法製造包含氧化物導電體膜(OC)的樣本：在玻璃基板上，藉由使用原子個數比為 In：Ga：Zn=1：1：1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氮化矽膜。
由圖34可知，氧化物導電體膜(OC)的導電率的溫度依賴性低於氧化物半導體膜(OS)的導電率的溫度依賴性。典型的是，80K以上且290K以下的氧化物導電體膜(OC)的導電率的變化率低於±20%。或者，150K以上且250K以下的導電率的變化率低於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，可將氧化物導電體膜(OC)用於電阻元件、佈線、電極、像素電極、共用電極等。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式7
如在實施方式2中所述的那樣，使用氧化物半導體膜的電晶體可以將在關閉狀態的電流值(關態電流值)控制得低。因此，可以延長影像信號等電信號的保持時間，而可以延長寫入間隔。
藉由使本實施方式的液晶顯示裝置應用關態電流值低的電晶體，可以使其成為至少可以以兩個驅動方法(模式)進行顯示的液晶顯示裝置。第一驅動模式是習 知的液晶顯示裝置的驅動方法，其中每一個圖框逐次改寫資料。第二驅動模式是在執行資料的寫入處理之後，停止資料的改寫的驅動方法。也就是說，第二驅動模式是減少了更新頻率的驅動模式。
以第一驅動模式進行動態影像的顯示。當顯示靜態影像時，每一個圖框的影像資料沒有變化，所以不需要在每一個圖框中進行資料的改寫。由此，當顯示靜態影像時，藉由以第二驅動模式使液晶顯示裝置進行工作，可以去除畫面的閃爍，同時可以減少耗電量。
另外，被應用於本實施方式的液晶顯示裝置的液晶元件包括面積大的電容元件，並且儲存在電容元件的電荷容量大。因此，能夠延長保持像素電極的電位的時間，可以應用減少更新頻率的驅動模式。並且，即使在液晶顯示裝置中應用減少更新頻率的驅動模式的情況下，也能夠長期間地抑制施加到液晶層的電壓的變化，從而可以進一步防止使用者發覺影像的閃爍。因此，可以實現低耗電量化和顯示品質的提高。
在此，對減少更新頻率的效果進行說明。
眼睛疲勞大致分為神經疲勞和肌肉疲勞的兩種。神經疲勞是：由於長時間一直觀看液晶顯示裝置的發光、閃爍螢幕，使得該亮光刺激視網膜、視神經、腦子而引起的。肌肉疲勞是：由於過度使用在調節焦點時使用的睫狀肌而引起的。
圖30A示出習知的液晶顯示裝置的顯示的示 意圖。如圖30A所示，在習知的液晶顯示裝置的顯示中，進行每秒60次的影像改寫。長時間一直觀看這種螢幕，恐怕會刺激使用者的視網膜、視神經、腦子而引起眼睛疲勞。
在本發明的一個方式中，將關態電流極低的電晶體，例如使用氧化物半導體的電晶體應用於液晶顯示裝置的像素部。另外，液晶元件包括面積大的電容元件。由此能夠抑制儲存在電容元件的電荷洩漏，所以即使減少圖框頻率，也能夠維持液晶顯示裝置的亮度。
也就是說，如圖30B所示，例如可以進行每5秒鐘1次的影像改寫，由此可以盡可能地看到相同的影像，這使得使用者所看到的影像閃爍減少。由此，可以減少對使用者的視網膜、視神經、腦子的刺激而減輕神經疲勞。
根據本發明的一個方式，可以提供一種對眼睛刺激少的液晶顯示裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式8
在本實施方式中，對應用本發明的一個方式的顯示裝置的電子裝置的結構例子進行說明。另外，在本實施方式中，參照圖31對應用本發明的一個方式的顯示裝置的顯示模組進行說明。
圖31所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷線路板8010、電池8011。另外，有時不設置背光單元8007、電池8011、觸控面板8004等。
本發明的一個方式的顯示裝置例如可以用於顯示面板8006。
上蓋8001及下蓋8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的反基板(密封基板)具有觸控面板的功能。或者，也可以在顯示面板8006的各像素內設置光感測器，而用作光學觸控面板。或者，也可以在顯示面板8006的各像素內設置觸摸感測器用電極，而用作電容量式觸控面板。
背光單元8007包括光源8008。光源8008也可以設置在背光單元8007的端部，並使用光擴散板。
框架8009具有保護顯示面板8006的功能以及用來遮斷因印刷線路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有作為散熱板的功能。
印刷線路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供 應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖32A至圖32D是包括本發明的一個方式的顯示裝置的電子裝置的外觀圖。
作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機(pachinko machine)等大型遊戲機等。
圖32A示出可攜式資訊終端，其包括主體1001、外殼1002、顯示部1003a和顯示部1003b等。顯示部1003b是觸控面板，藉由觸摸顯示在顯示部1003b上的鍵盤按鈕1004，可以操作螢幕且輸入文字。當然，也可以採用顯示部1003a是觸控面板的結構。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1003a、顯示部1003b，可以實現可靠性高的可攜式資訊終端。
圖32A所示的可攜式資訊終端可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在 顯示部上的資訊進行操作或編輯；以及利用各種軟體(程式)控制處理；等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。
另外，圖32A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
圖32B示出可攜式音樂播放機，其中主體1021包括顯示部1023、用來戴在耳朵上的固定部1022、揚聲器、操作按鈕1024以及外部儲存槽1025等。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1023，可以實現可靠性高的可攜式音樂播放機。
另外，當對圖32B所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時，可以在開車的同時進行無線免提通話。
圖32C示出行動電話，由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、攝像頭1037、外部連接端子1038等。另外，外殼1030具備進行行動電話的充電的太陽能電池1040、外部儲存槽1041等。另外，天線內置於外殼1031內部。藉由將上述實施方式所示的電晶體用於顯示面板1032，可以實現可靠性高的行 動電話。
另外，顯示面板1032具備觸控面板，在圖32C中，使用虛線示出作為影像被顯示出來的多個操作鍵1035。另外，還安裝有用來將由太陽能電池1040輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板1032根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板1032同一面上設置有攝像頭1037，所以可以實現視頻電話。揚聲器1033及麥克風1034不侷限於音訊通話，還可以進行視頻通話、錄音、再生等。再者，外殼1030和外殼1031滑動而可以從如圖32C那樣的展開狀態變成為重疊狀態，所以可以實現便於攜帶的小型化。
外部連接端子1038可以與AC轉接器及各種電纜如USB電纜等連接，由此可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部儲存槽1041，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖32D示出電視機的一個例子。在電視機1050中，在外殼1051中組裝有顯示部1053。可以用顯示部1053顯示影像。此外，將CPU內置於支撐外殼1051的支架1055。藉由將上述實施方式所示的電晶體用於顯示部1053及CPU，可以實現可靠性高的電視機1050。
可以藉由外殼1051所具備的操作開關或另行 提供的遙控器進行電視機1050的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機1050採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
另外，電視機1050具備外部連接端子1054、儲存介質再現錄影部1052、外部儲存槽。外部連接端子1054可以與各種電纜如USB電纜等連接，由此可以進行與個人電腦等的資料通訊。藉由將盤狀儲存介質插入儲存介質再現錄影部1052中，可以進行對儲存在儲存介質中的資料的讀出以及對儲存介質的寫入。另外，也可以將插入外部儲存槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
在上述實施方式所示的電晶體的關態洩漏電流極低的情況下，藉由將該電晶體應用於外部記憶體1056或CPU，可以提供耗電量充分降低的高可靠性電視機1050。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
10‧‧‧電晶體
11‧‧‧基板
13‧‧‧導電膜
14‧‧‧閘極絕緣膜
19a‧‧‧氧化物半導體膜
21a‧‧‧導電膜
21b‧‧‧導電膜
30‧‧‧無機絕緣膜
31‧‧‧有機絕緣膜

Claims (20)

  1. 一種顯示裝置，包括：第一基板上的電晶體；該電晶體上的無機絕緣膜；位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕緣膜；以及位於該無機絕緣膜上且與該無機絕緣膜接觸的像素電極，該像素電極與該電晶體電連接，其中，該電晶體包括：該第一基板上的閘極電極；該閘極電極上的氧化物半導體膜；以及該閘極電極與該氧化物半導體膜之間的閘極絕緣膜，該氧化物半導體膜的頂面與該無機絕緣膜接觸，該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，並且，該閘極電極的端部位於該有機絕緣膜的端部的外側。
  2. 根據申請專利範圍第1項之顯示裝置，還包括：與該第一基板重疊的第二基板；以及該有機絕緣膜與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。
  3. 根據申請專利範圍第1項之顯示裝置，還包括： 與該第一基板重疊的第二基板；以及該像素電極與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜，並且在該有機絕緣膜與該第二基板之間沒有該液晶層。
  4. 根據申請專利範圍第1項之顯示裝置，其中該有機絕緣膜的厚度為500nm以上且10μm以下。
  5. 根據申請專利範圍第1項之顯示裝置，其中該無機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸的氮化物絕緣膜。
  6. 根據申請專利範圍第1項之顯示裝置，其中在平面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。
  7. 一種顯示裝置，包括：第一基板上的電晶體；該電晶體上的無機絕緣膜；位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕緣膜；與該電晶體電連接的像素電極；以及與該電晶體電連接的電容元件，其中，該電晶體包括：該第一基板上的閘極電極；該閘極電極上的氧化物半導體膜；以及 該閘極電極與該氧化物半導體膜之間的閘極絕緣膜，該氧化物半導體膜的頂面與該無機絕緣膜接觸，該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，該閘極電極的端部位於該有機絕緣膜的端部的外側，該電容元件包括該像素電極、該無機絕緣膜以及金屬氧化物膜，該像素電極包括具有透光性的導電材料，且隔著該無機絕緣膜與該金屬氧化物膜重疊，並且，該金屬氧化物膜包含與該氧化物半導體膜相同的金屬元素，且該金屬氧化物膜的頂面與該無機絕緣膜接觸。
  8. 根據申請專利範圍第7項之顯示裝置，還包括：與該第一基板重疊的第二基板；以及該有機絕緣膜與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。
  9. 根據申請專利範圍第7項之顯示裝置，還包括：與該第一基板重疊的第二基板；以及該像素電極與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜，並且在該有機絕緣膜與該第二基板之間沒有該液晶 層。
  10. 根據申請專利範圍第7項之顯示裝置，其中該有機絕緣膜的厚度為500nm以上且10μm以下。
  11. 根據申請專利範圍第7項之顯示裝置，其中該無機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸的氮化物絕緣膜。
  12. 根據申請專利範圍第7項之顯示裝置，其中在平面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。
  13. 根據申請專利範圍第7項之顯示裝置，還包括：與該氧化物半導體膜接觸的一對電極，其中該一對電極中的一個與該像素電極電連接。
  14. 一種顯示裝置，包括：第一基板上的電晶體；該電晶體上的無機絕緣膜；位於該無機絕緣膜上且與該無機絕緣膜接觸的有機絕緣膜；與該電晶體電連接的像素電極；以及與該電晶體電連接的電容元件，其中，該電晶體包括：該第一基板上的閘極電極；該閘極電極上的氧化物半導體膜；以及該閘極電極與該氧化物半導體膜之間的閘極絕緣膜， 該氧化物半導體膜的頂面與該無機絕緣膜接觸，該有機絕緣膜隔著該無機絕緣膜與該氧化物半導體膜重疊，該閘極電極的端部位於該有機絕緣膜的端部的外側，該電容元件包括該像素電極、該無機絕緣膜以及具有透光性的導電膜，該像素電極位於該閘極絕緣膜上，並包含與該氧化物半導體膜相同的金屬元素，並且，該具有透光性的導電膜隔著該無機絕緣膜與該像素電極重疊，且該具有透光性的導電膜被用作共用電極。
  15. 根據申請專利範圍第14項之顯示裝置，還包括：與該第一基板重疊的第二基板；以及該有機絕緣膜與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜。
  16. 根據申請專利範圍第14項之顯示裝置，還包括：與該第一基板重疊的第二基板；以及該像素電極與該第二基板之間的液晶層，其中在該第一基板與該第二基板之間有該電晶體及該有機絕緣膜，並且在該有機絕緣膜與該第二基板之間沒有該液晶 層。
  17. 根據申請專利範圍第14項之顯示裝置，其中該有機絕緣膜的厚度為500nm以上且10μm以下。
  18. 根據申請專利範圍第14項之顯示裝置，其中該無機絕緣膜包括與該氧化物半導體膜的該頂面接觸的氧化物絕緣膜及位於該氧化物絕緣膜上且與該氧化物絕緣膜接觸的氮化物絕緣膜。
  19. 根據申請專利範圍第14項之顯示裝置，其中在平面形狀上，該有機絕緣膜完全與該氧化物半導體膜重疊。
  20. 根據申請專利範圍第14項之顯示裝置，還包括：與該氧化物半導體膜接觸的一對電極，其中該一對電極中的一個與該像素電極電連接。
TW103136304A 2013-10-22 2014-10-21 顯示裝置 TW201519419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013219516 2013-10-22
JP2014047260 2014-03-11

Publications (1)

Publication Number Publication Date
TW201519419A true TW201519419A (zh) 2015-05-16

Family

ID=52825898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136304A TW201519419A (zh) 2013-10-22 2014-10-21 顯示裝置

Country Status (7)

Country Link
US (1) US9530804B2 (zh)
JP (1) JP6495612B2 (zh)
KR (1) KR20160074514A (zh)
CN (1) CN105659370A (zh)
DE (1) DE112014004839T5 (zh)
TW (1) TW201519419A (zh)
WO (1) WO2015060203A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276594B2 (en) 2016-09-12 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI799800B (zh) * 2015-05-22 2023-04-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US20190004357A1 (en) * 2016-01-20 2019-01-03 Sharp Kabushiki Kaisha Liquid crystal display panel
JP6568957B2 (ja) * 2016-01-20 2019-08-28 シャープ株式会社 液晶表示パネルおよびその製造方法
CN106098374B (zh) * 2016-06-28 2018-06-29 惠安集睿信息科技有限公司 一种具有太阳能电池的显示装置
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102166474B1 (ko) * 2017-06-30 2020-10-16 주식회사 엘지화학 기판
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
US11929406B2 (en) 2021-02-19 2024-03-12 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101404548B1 (ko) * 2008-01-17 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101820176B1 (ko) 2009-07-10 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065259A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9081237B2 (en) * 2010-04-02 2015-07-14 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
KR20180124158A (ko) * 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
JP5979627B2 (ja) * 2011-12-12 2016-08-24 パナソニック液晶ディスプレイ株式会社 表示パネル、及び表示装置
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101990116B1 (ko) * 2012-10-22 2019-10-01 삼성디스플레이 주식회사 유기발광장치 및 그것의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799800B (zh) * 2015-05-22 2023-04-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US11695078B2 (en) 2015-05-22 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10276594B2 (en) 2016-09-12 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
KR20160074514A (ko) 2016-06-28
WO2015060203A1 (en) 2015-04-30
CN105659370A (zh) 2016-06-08
US20150109553A1 (en) 2015-04-23
DE112014004839T5 (de) 2016-07-07
US9530804B2 (en) 2016-12-27
JP6495612B2 (ja) 2019-04-03
JP2015188054A (ja) 2015-10-29

Similar Documents

Publication Publication Date Title
TWI703713B (zh) 顯示裝置
TW201519419A (zh) 顯示裝置
TWI745242B (zh) 顯示裝置
TWI595667B (zh) 半導體裝置
KR102307142B1 (ko) 표시 장치
JP2023106382A (ja) 半導体装置の作製方法
TWI667520B (zh) 顯示裝置
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
JP2022020664A (ja) 液晶表示装置