JP2015188054A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2015188054A
JP2015188054A JP2014212327A JP2014212327A JP2015188054A JP 2015188054 A JP2015188054 A JP 2015188054A JP 2014212327 A JP2014212327 A JP 2014212327A JP 2014212327 A JP2014212327 A JP 2014212327A JP 2015188054 A JP2015188054 A JP 2015188054A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014212327A
Other languages
English (en)
Other versions
JP2015188054A5 (ja
JP6495612B2 (ja
Inventor
大介 久保田
Daisuke Kubota
大介 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014212327A priority Critical patent/JP6495612B2/ja
Publication of JP2015188054A publication Critical patent/JP2015188054A/ja
Publication of JP2015188054A5 publication Critical patent/JP2015188054A5/ja
Application granted granted Critical
Publication of JP6495612B2 publication Critical patent/JP6495612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】表示品質の優れた表示装置を提供する。
【解決手段】第１の基板上のトランジスタと、トランジスタと接する無機絶縁膜と、無機絶縁膜と接する有機絶縁膜とを有する表示装置である。トランジスタは、第１の基板上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、酸化物半導体膜の一方の面に接するゲート絶縁膜と、酸化物半導体膜に接する一対の電極と、を有する。無機絶縁膜は、酸化物半導体膜の他方の面と接する。有機絶縁膜は、無機絶縁膜を介して酸化物半導体膜と重なり、且つ分離されている。なお、有機絶縁膜の厚さは、５００ｎｍ以上１０μｍ以下であることが好ましい。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、表示装置及びその作製方法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
また、トランジスタの活性層に用いる酸化物半導体膜を、積層構造とすることで、キャリアの移動度を向上させる技術が開示されている（特許文献２参照）。
ところで、酸化物半導体においては、水素などの不純物の侵入により、電気的に浅いドナー準位が形成され、キャリアとなる電子が発生することが指摘されている。この結果、酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスシフトしノーマリーオン型なってしまい、ゲートに電圧を印加していない状態（つまりオフ状態）におけるリーク電流が増大する。そのため、水素のブロッキング性を有する酸化アルミニウム膜を酸化物半導体膜のチャネル領域、ソース電極及びドレイン電極を被覆するように、基板の全面にわたって設けることで、酸化物半導体膜への水素の侵入を抑制し、リーク電流の発生を抑制している（特許文献３参照）。
特開２００６−１６５５２８号公報 特開２０１１−１３８９３４号公報 特開２０１０−１６１６３号公報
酸化物半導体膜を有するトランジスタにおいて、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。また、トランジスタがノーマリーオン特性を有すると、例えば、非動作時の消費電力の増大、または表示装置においてはコントラストの低下による表示品質の低下等の、様々な問題が生じる。
そこで、本発明の一態様は、表示品質の優れた表示装置を提供する。または、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供する。または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供する。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様は、少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板上のトランジスタと、トランジスタと接する無機絶縁膜と、無機絶縁膜と接する有機絶縁膜とを有する表示装置である。トランジスタは、第１の基板上のゲート電極と、ゲート電極と重なる酸化物半導体膜と、酸化物半導体膜の一方の面に接するゲート絶縁膜と、酸化物半導体膜に接する一対の電極と、を有する。無機絶縁膜は、酸化物半導体膜の他方の面と接する。なお、酸化物半導体膜の他方の面は、酸化物半導体膜の上面であってもよい。有機絶縁膜は、無機絶縁膜を介して酸化物半導体膜と重なり、且つ分離されている。なお、有機絶縁膜の厚さは、５００ｎｍ以上１０μｍ以下であることが好ましい。また、ゲート電極の端部は、有機絶縁膜の端部の外側に位置することが好ましい。または、ゲート電極の端部は、有機絶縁膜と重畳しないことが好ましい。また、上面図において、酸化物半導体膜は、有機絶縁膜に完全に覆われていてもよい。
なお、表示装置は、第１の基板と重なる第２の基板を有し、第１の基板及び第２の基板の間にトランジスタ及び有機絶縁膜を有し、有機絶縁膜及び第２の基板の間に液晶層を有してもよい。
または、表示装置は、第１の基板と重なる第２の基板を有し、第１の基板及び第２の基板の間にトランジスタ及び有機絶縁膜を有し、有機絶縁膜及び第２の基板の間に液晶層を有さなくともよい。この場合、有機絶縁膜は第１の基板及び第２の基板の間隔を保持するスペーサとして機能する。
また、無機絶縁膜は、酸化物半導体膜の他方の面に接する酸化物絶縁膜と、酸化物絶縁膜に接する窒化物絶縁膜と、を有してもよい。
また、一対の電極の一方と接続する画素電極を有してもよい。この場合、画素電極は、透光性を有する導電膜で形成される。さらに、ゲート絶縁膜及び無機絶縁膜に接して形成され、且つ無機絶縁膜を介して画素電極と重なる金属酸化物膜を有してもよい。また、金属酸化物膜の上面は、無機絶縁膜と接してもよい。金属酸化物膜は、酸化物半導体膜と同じ金属元素を含む。さらに、画素電極、無機絶縁膜、及び金属酸化物膜は容量素子として機能する。
または、画素電極は、ゲート絶縁膜上に形成され、且つ酸化物半導体膜と同じ金属元素を含む金属酸化物膜であってもよい。この場合、無機絶縁膜を介して画素電極と重なる透光性を有する導電膜を有し、透光性を有する導電膜はコモン電極として機能する。さらに、画素電極、無機絶縁膜、及び透光性を有する導電膜は容量素子として機能する。
酸化物半導体膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）を有してもよい。また、酸化物半導体膜は、第１の膜及び第２の膜を含む多層構造であり、第１の膜は、第２の膜と金属元素の原子数比が異なっていてもよい。
本発明の一態様により、表示品質の優れた表示装置を提供することができる。または、本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することができる。または、本発明の一態様により、消費電力が低減された表示装置を提供することができる。本発明の一態様により、電気特性の優れたトランジスタを有する表示装置を提供することができる。または、本発明の一態様により、少ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができる。または、本発明の一態様により、新規な表示装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明する断面図である。 表示装置の一形態を説明するブロック図及び回路図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する上面図及び断面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 表示装置の駆動方法の一例を示す概念図である。 表示モジュールを説明する図である。 電子機器の一形態の外観図を説明する図である。 表示装置の一形態を説明する断面図である。 導電率の温度依存性を説明する図。 電子照射による結晶部の変化を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１０の上面図及び断面図を示す。図１（Ａ）はトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、第１の基板１１、ゲート絶縁膜１４、無機絶縁膜３０などを省略している。
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ１０は、チャネルエッチ型のトランジスタであり、第１の基板１１上に設けられるゲート電極として機能する導電膜１３と、第１の基板１１及びゲート電極として機能する導電膜１３上に形成されるゲート絶縁膜１４と、ゲート絶縁膜１４を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、ゲート絶縁膜１４、酸化物半導体膜１９ａ、及び導電膜２１ａ、２１ｂ上には、第１の絶縁膜が設けられ、第１の絶縁膜上に酸化物半導体膜１９ａと重なる第２の絶縁膜が設けられる。
第１の絶縁膜及び第２の絶縁膜の合計の厚さが、ゲート電極として機能する導電膜１３に電圧が印加されたときに、第２の絶縁膜の表面に電荷が帯電しない厚さであることが好ましく、代表的には、６００ｎｍ以上であることが好ましい。なお、酸化物半導体膜１９ａとの界面における欠陥量を低減するためには、第１の絶縁膜は無機絶縁膜が好ましく、代表的には酸化物絶縁膜を有することが好ましい。また、プロセス時間を短くするためには、第２の絶縁膜は有機絶縁膜が好ましい。以下、第１の絶縁膜として無機絶縁膜３０を用い、第２の絶縁膜として有機絶縁膜３１を用いて説明する。また、ゲート電極の端部は、有機絶縁膜の端部の外側に位置することが好ましい。または、ゲート電極の端部は、有機絶縁膜と重畳しないことが好ましい。
無機絶縁膜３０は、少なくとも酸化物絶縁膜を有し、さらには酸化物絶縁膜及び窒化物絶縁膜が積層されていることが好ましい。無機絶縁膜３０において、酸化物半導体膜１９ａと接する領域において、酸化物絶縁膜が形成されることで、酸化物半導体膜１９ａと無機絶縁膜３０との界面における欠陥量を低減することが可能である。
また、窒化物絶縁膜は、水、水素等のバリア膜として機能する。酸化物半導体膜１９ａに水、水素等が含まれると、酸化物半導体膜１９ａに含まれる酸素と、水、水素等とが反応してしまい、酸化物半導体膜１９ａに酸素欠損が形成される。酸素欠損により、酸化物半導体膜１９ａ中にはキャリアが生成され、トランジスタのしきい値電圧がマイナスシフトし、トランジスタはノーマリーオン特性となってしまう。このため、無機絶縁膜３０の一部として窒化物絶縁膜を設けることで、外部から酸化物半導体膜１９ａへの水、水素等の拡散量を低減することが可能であり、酸化物半導体膜１９ａの欠陥量を低減することが可能である。このため、無機絶縁膜３０において、酸化物半導体膜１９ａ側から順に酸化物絶縁膜及び窒化物絶縁膜が積層されていることで、酸化物半導体膜１９ａ及び無機絶縁膜３０の界面における欠陥量、及び酸化物半導体膜１９ａにおける酸素欠損量を低減することが可能であり、ノーマリーオフ特性のトランジスタを作製することが可能である。
さらに、本実施の形態に示すトランジスタ１０において、無機絶縁膜３０上に分離された有機絶縁膜３１が、酸化物半導体膜１９ａと重なる。
有機絶縁膜３１は、厚さが５００ｎｍ以上１０μｍ以下であることが好ましい。
また、有機絶縁膜３１は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂等の有機樹脂で形成される。
ここで、無機絶縁膜３０上に有機絶縁膜３１が形成されない場合であって、ゲート電極として機能する導電膜１３に負の電圧が印加された場合について、図２（Ｂ）を用いて説明する。
また、ゲート電極として機能する導電膜１３に負の電圧が印加されると、電界が発生する。該電界は、酸化物半導体膜１９ａで遮蔽されず、無機絶縁膜３０にまで影響するため、無機絶縁膜３０の表面に弱い正の電荷が帯電する。また、ゲート電極として機能する導電膜１３に負の電圧が印加されると、空気中に含まれる正の荷電粒子が無機絶縁膜３０の表面に吸着し、無機絶縁膜３０の表面に弱い正の電荷が帯電する。
無機絶縁膜３０の表面に正の電荷が帯電することにより、電場が生じ、該電場が酸化物半導体膜１９ａ及び無機絶縁膜３０の界面まで影響する。この結果、酸化物半導体膜１９ａ及び無機絶縁膜３０の界面において、実質的に正のバイアスが印加された状態となり、トランジスタのしきい値電圧が負にシフトしてしまう。
一方、図２（Ａ）に示す本実施の形態に示すトランジスタ１０は、無機絶縁膜３０上に有機絶縁膜３１を有する。有機絶縁膜３１は、５００ｎｍ以上と厚さが厚いため、ゲート電極として機能する導電膜１３に負の電圧が印加されることによって発生する電場の影響が有機絶縁膜３１の表面にまで影響せず、有機絶縁膜３１の表面に正の電荷が帯電しにくい。また、５００ｎｍ以上と厚さが厚いため、空気中に含まれる正の荷電粒子が、有機絶縁膜３１の表面に吸着しても、該正の荷電粒子の電場は、酸化物半導体膜１９ａ及び無機絶縁膜３０の界面まで影響しにくい。この結果、酸化物半導体膜１９ａ及び無機絶縁膜３０の界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのしきい値電圧の変動量が少ない。
また、有機絶縁膜３１においては、水等が拡散しやすいが、トランジスタ１０ごとに有機絶縁膜が分離して形成されているため、外部からの水が有機絶縁膜３１を通じて半導体装置内に拡散しない。また、無機絶縁膜３０において、窒化物絶縁膜を有することで、外部から有機絶縁膜３１に拡散した水が、酸化物半導体膜１９ａに拡散することを防ぐことが可能である。
以上のことから、分離された有機絶縁膜３１をトランジスタ上に設けることで、トランジスタの電気特性のばらつきを低減することが可能である。また、ノーマリーオフ特性を有し、信頼性の高いトランジスタを作製することができる。また、有機絶縁膜は、印刷法、塗布法等を用いて形成することが可能であるため、作製時間を短縮することが可能である。
＜変形例１＞
本実施の形態に示すトランジスタの変形例について、図１（Ｄ）を用いて説明する。本変形例に示すトランジスタ１０ａは、多階調マスクを用いて形成された酸化物半導体膜１９ｇ及び一対の導電膜２１ｆ、２１ｇを有することを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可能であり、該レジストマスクを用い、酸化物半導体膜１９ｇを形成した後、酸素プラズマ等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の導電膜を形成するためのレジストマスクとなる。このため、酸化物半導体膜１９ｇ及び一対の導電膜２１ｆ、２１ｇの作製工程におけるフォトリソグラフィ工程数を削減することができる。
なお、多階調マスクを用いて形成した酸化物半導体膜１９ｇは、平面形状において一対の導電膜２１ｆ、２１ｇの外側に一部が露出した形状となる。
＜変形例２＞
本実施の形態に示すトランジスタの変形例について、図１（Ｅ）を用いて説明する。本変形例に示すトランジスタ１０ｂは、チャネル保護型のトランジスタであることを特徴とする。
図１（Ｅ）に示すトランジスタ１０ｂは、第１の基板１１上に設けられるゲート電極として機能する導電膜１３と、第１の基板１１及びゲート電極として機能する導電膜１３上に形成されるゲート絶縁膜１４と、ゲート絶縁膜１４を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａのチャネル領域及び側面を覆う無機絶縁膜３０ａと、無機絶縁膜３０ａの開口部において酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ｈ、２１ｉとを有する。また、無機絶縁膜３０ａを介して酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。有機絶縁膜３１は、導電膜２１ｈ、２１ｉ及び無機絶縁膜３０ａ上に設けられる。
チャネル保護型のトランジスタは、酸化物半導体膜１９ａが無機絶縁膜３０ａに覆われているため、導電膜２１ｈ、２１ｉを形成するエッチングにおいて、酸化物半導体膜１９ａはダメージを受けない。このため、酸化物半導体膜１９ａの欠陥を低減することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。
図３（Ａ）に、表示装置の一例を示す。図３（Ａ）に示す表示装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素１０３を有する。また、信号線１０９に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよばれることもある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの列に配設されたｍ個の画素１０３と電気的に接続される。なお、容量線１１５が、走査線１０７に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３に電気的に接続される。
なお、ここでは、一画素とは、走査線及び信号線で囲まれ、且つ一つの色を示す領域のことをいう。このため、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成される。なお、Ｒ（赤）Ｇ（緑）Ｂ（青）に、イエロー、シアン、マゼンタなどの画素を加えることで、色の再現性を高めることができる。また、Ｒ（赤）Ｇ（緑）Ｂ（青）に、Ｗ（白）の画素を加えることで表示装置の消費電力を低下することができる。また、液晶表示装置の場合、Ｗ（白）の画素をＲ（赤）Ｇ（緑）Ｂ（青）ごとに加えることで、液晶表示装置の明るさを高めることが可能であるため、バックライトの明るさを抑制できる。この結果、液晶表示装置の消費電力を低減することが可能である。
図３（Ｂ）、（Ｃ）は、図３（Ａ）に示す表示装置の画素１０３に用いることができる回路構成の一例を示している。
図３（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子１０５と、を有する。
液晶素子１２１の一対の電極の一方の電位は、画素１０３の仕様に応じて適宜設定される。液晶素子１２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素１０３のそれぞれが有する液晶素子１２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素１０３毎の液晶素子１２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子１２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図３（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びドレイン電極の一方は、信号線１０９に電気的に接続され、他方は液晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線１０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
図３（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、電位が供給される容量線１１５に電気的に接続され、他方は、液晶素子１２１の一対の電極の他方に電気的に接続される。なお、容量線１１５の電位の値は、画素１０３の仕様に応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３（Ｂ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３（Ｃ）に示す画素１０３は、表示素子のスイッチングを行うトランジスタ１３３と、画素の駆動を制御するトランジスタ１０２と、トランジスタ１３５と、容量素子１０５と、発光素子１３１と、を有する。
トランジスタ１３３のソース電極及びドレイン電極の一方は、データ信号が与えられる信号線１０９に電気的に接続される。さらに、トランジスタ１３３のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能する配線１３７と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極に電気的に接続される。さらに、トランジスタ１０２のゲート電極は、トランジスタ１３３のソース電極及びドレイン電極の他方、及び容量素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子１３１に流れる電流を制御する機能を有する。
トランジスタ１３５のソース電極及びドレイン電極の一方はデータの基準電位が与えられる配線１３９と接続され、トランジスタ１３５のソース電極及びドレイン電極の他方は、発光素子１３１の一方の電極、及び容量素子１０５の他方の電極に電気的に接続される。さらに、トランジスタ１３５のゲート電極は、ゲート信号が与えられる走査線１０７に電気的に接続される。
トランジスタ１３５は、発光素子１３１に流れる電流を調整する機能を有する。例えば、発光素子１３１が劣化等により、発光素子１３１の内部抵抗が上昇した場合、トランジスタ１３５のソース電極及びドレイン電極の一方が接続された配線１３９に流れる電流をモニタリングすることで、発光素子１３１に流れる電流を補正することができる。配線１３９に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のゲート電極、及びトランジスタ１３３のソース電極及びドレイン電極の他方と電気的に接続され、容量素子１０５の一対の電極の他方は、トランジスタ１３５のソース電極及びドレイン電極の他方、及び発光素子１３１の一方の電極に電気的に接続される。
図３（Ｃ）に示す画素１０３の構成において、容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子１３１の一対の電極の一方は、トランジスタ１３５のソース電極及びドレイン電極の他方、容量素子１０５の他方、及びトランジスタ１０２のソース電極及びドレイン電極の他方と電気的に接続される。また、発光素子１３１の一対の電極の他方は、カソードとして機能する配線１４１に電気的に接続される。
発光素子１３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線１３７及び配線１４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図３（Ｃ）に示す構成においては、配線１３７に高電源電位ＶＤＤを、配線１４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図３（Ｃ）の画素１０３を有する表示装置では、走査線駆動回路１０４により各行の画素１０３を順次選択し、トランジスタ１０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素１０３は、トランジスタ１３３がオフ状態になることで保持状態になる。さらに、トランジスタ１３３は、容量素子１０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ１３３により、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、図３（Ｂ）及び図３（Ｃ）では、表示素子として、液晶素子１２１や発光素子１３１を用いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様々な表示素子を用いることも可能である。例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。なお、液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素１０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図３（Ｂ）に示す画素１０３の上面図を図４に示す。
ここでは、表示装置としてＦＦＳ駆動の液晶表示装置を用い、該液晶表示装置に含まれる複数の画素１０３ａ、１０３ｂ、１０３ｃの上面図を図４に示す。
図４において、走査線として機能する導電膜１３は、信号線として機能する導電膜に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図３（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａは、信号線駆動回路１０６（図３（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線として機能する導電膜及び信号線として機能する導電膜が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導電膜１３、ゲート絶縁膜（図４に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜１９ａ、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線として機能する導電膜としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜２１ａは、信号線として機能する導電膜としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、図４において、走査線として機能する導電膜は、上面形状において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、トランジスタ１０２において、酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。有機絶縁膜３１は、無機絶縁膜（図４に図示せず。）を介して、酸化物半導体膜１９ａ、特に、酸化物半導体膜１９ａであって且つ導電膜２１ａ、２１ｂの間の領域と重なる。
トランジスタ１０ごとに有機絶縁膜３１が分離して形成されているため、外部からの水が有機絶縁膜３１を通じて液晶表示装置内に拡散しないため、液晶表示装置内に設けられるトランジスタの電気特性のばらつきを低減することが可能である。
また、導電膜２１ｂは、画素電極１９ｂと電気的に接続する。また、画素電極１９ｂ上において、絶縁膜を介してコモン電極２９が設けられている。画素電極１９ｂ上に設けられる絶縁膜において、一点破線で示す開口部４０が設けられている。開口部４０において、画素電極１９ｂは、窒化物絶縁膜（図４に図示せず。）と接する。
コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に延伸した縞状の領域を有する。また、該縞状の領域は、信号線として機能する導電膜２１ａと平行または略平行な方向に延伸した領域と接続する。このため、画素において、縞状の領域を有するコモン電極２９は、各縞状の領域が同電位である。
容量素子１０５は、画素電極１９ｂ、及びコモン電極２９が重なる領域で形成される。画素電極１９ｂ及びコモン電極２９は透光性を有する。即ち、容量素子１０５は透光性を有する。
図４に示すように、ＦＦＳモードの液晶表示装置において、信号線として機能する導電膜と交差する方向に延伸した縞状の領域を有するコモン電極が設けられるため、コントラストの優れた表示装置を作製することができる。
また、容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の電荷容量を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図４の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図５に示す。図５に示すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
本実施の形態に示す液晶表示装置は、一対の基板（第１の基板１１と第２の基板３４２）と、第１の基板１１に接する素子層と、第２の基板３４２に接する素子層と、各素子層の間の液晶層３２０とを有する。なお、素子層とは、基板と液晶層の間に形成される層を総称していう。また、一対の基板（第１の基板１１と第２の基板３４２）間に液晶素子３２２が挟持されている。
液晶素子３２２は、第１の基板１１の上方の画素電極１９ｂと、コモン電極２９と、窒化物絶縁膜２７と、配向性を制御する膜（以下、配向膜３３という。）と、液晶層３２０と、を有する。なお、画素電極１９ｂは、液晶素子３２２の一方の電極として機能し、コモン電極２９は、液晶素子３２２の他方の電極として機能する。
はじめに、第１の基板１１に形成される素子層に関して説明する。図５に示すトランジスタ１０２は、シングルゲート構造のトランジスタであり、第１の基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、第１の基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。窒化物絶縁膜１５及び酸化物絶縁膜１７は、ゲート絶縁膜１４として機能する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７は、無機絶縁膜３０として機能する。また、画素電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続される。また、コモン電極２９が、窒化物絶縁膜２７上に形成される。また、無機絶縁膜３０を介してトランジスタ１０２の酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。
また、画素電極１９ｂと、窒化物絶縁膜２７と、コモン電極２９とが重なる領域が容量素子１０５として機能する。
有機絶縁膜３１の厚さは、５００ｎｍ以上１０μｍ以下であることが好ましい。図５に示す有機絶縁膜３１の厚さは、第１の基板１１上に形成された無機絶縁膜３０と第２の基板３４２に形成された素子層との間隔より小さい。このため、有機絶縁膜３１と第２の基板３４２に形成された素子層との間に、液晶層３２０を有する。すなわち、有機絶縁膜３１上の配向膜３３と、第２の基板３４２の素子層に含まれる配向膜３５２との間において液晶層３２０を有する。
なお、図６に示すように、有機絶縁膜３１ａ上に配向膜３３と、第２の基板３４２上に設けられた素子層に含まれる配向膜３５２とが接する構造であってもよい。この場合、有機絶縁膜３１ａは、スペーサとして機能するため、液晶表示装置のセルギャップを有機絶縁膜３１ａで維持することができる。
なお、図５及び図６などにおいて、配向膜３３は、有機絶縁膜３１、有機絶縁膜３１ａなどの上に設けられているが、本発明の実施形態の一態様は、これに限定されない。場合によっては、または、状況に応じて、図３３に示すように、配向膜３３上に有機絶縁膜３１ｂが設けられていてもよい。この場合、ラビング工程は、一例としては、配向膜３３を形成した直後ではなく、配向膜３３上に有機絶縁膜３１ｂなどを形成した後に行ってもよい。
酸化物半導体膜１９ａと重なる有機絶縁膜３１、３１ａ、３１ｂをトランジスタ１０２上に設けることで、酸化物半導体膜１９ａの表面と有機絶縁膜３１、３１ａ、３１ｂの表面との距離を離すことが可能である。この結果、酸化物半導体膜１９ａの表面は、有機絶縁膜３１、３１ａ、３１ｂの表面に吸着された正の荷電粒子による電場の影響を受けず、トランジスタ１０２の信頼性を高めることができる。
なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、画素電極１９ｂは、スリットを有してもよい。または、画素電極１９ｂは櫛歯形状でもよい。その場合の断面図の例を、図７に示す。または、図８に示すように、窒化物絶縁膜２７の上に、分離されず連続した有機絶縁膜３１ｃが設けられてもよい。例えば、分離されず連続した有機絶縁膜３１ｃを設けることで、有機絶縁膜３１ｃの表面を平坦にすることができる。つまり、有機絶縁膜３１ｃは、一例としては、平坦化膜としての機能を有することができる。または、図９に示すように、コモン電極２９と、導電膜２１ｂとが重なるようにして、容量素子１０５ｂを形成してもよい。このような構成とすることにより、画素電極の電位を保持する容量素子として機能させることができる。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことができる。
以下に、表示装置の構成の詳細について説明する。
第１の基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、第１の基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等などを材料とした化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、第１の基板１１として用いてもよい。なお、第１の基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、第１の基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０２を形成してもよい。または、第１の基板１１とトランジスタ１０２の間に剥離層を設けてもよい。剥離層は、その上に表示装置を一部あるいは全部完成させた後、第１の基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１０２は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、モリブデン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極として機能する導電膜１３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
窒化物絶縁膜１５は、酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。また、酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜の代わりに、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜を用いることができる。
窒化物絶縁膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上８０ｎｍ以下とするとよい。
酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどの比誘電率の高い材料を用いることでトランジスタのゲートリークを低減できる。
酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１９ａは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）がある。
なお、酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体膜１９ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１９ａの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１９ａは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１９ａは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１９ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上の領域を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜を加工して形成される。このため、画素電極１９ｂは、酸化物半導体膜１９ａと同様の金属元素を有する膜である。また、酸化物半導体膜１９ａと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜となり、画素電極１９ｂとして機能する。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
このため、酸化物半導体膜１９ａ及び画素電極１９ｂは共に、酸化物絶縁膜１７上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較して、画素電極１９ｂの不純物濃度が高い。例えば、酸化物半導体膜１９ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、画素電極１９ｂ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜１９ａと比較して、画素電極１９ｂに含まれる水素濃度は２倍以上、好ましくは１０倍以上である。
また、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜となり、画素電極１９ｂとして機能する。
即ち、画素電極１９ｂは、導電性の高い酸化物半導体膜で形成されるともいえる。また、画素電極１９ｂは、導電性の高い金属酸化物膜で形成されるともいえる。
また、窒化物絶縁膜２７として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、窒化物絶縁膜２７の水素が酸化物半導体膜１９ａと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、画素電極１９ｂとなる。
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。すなわち、画素電極１９ｂは、酸化物導電体膜で形成されるということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
画素電極１９ｂは、酸化物半導体膜１９ａより抵抗率が低い。画素電極１９ｂの抵抗率が、酸化物半導体膜１９ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、酸化物絶縁膜２３は、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜であることが好ましい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が、１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下乃至１．９６４以上１．９６６以下であるシグナルのスピンの密度が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
酸化物絶縁膜２３が、上記のように、窒素酸化物の含有量が少ないと、酸化物絶縁膜２３と酸化物半導体膜との界面におけるキャリアのトラップを低減することが可能である。この結果、半導体装置に含まれるトランジスタしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、酸化物絶縁膜２３は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。この結果、酸化物絶縁膜２３において、窒素酸化物が生成されにくくなり、酸化物絶縁膜２３と、酸化物半導体膜１９ａとの界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変動を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、酸化物絶縁膜２３において、膜中に窒素酸化物及びアンモニアが含まれると、作製工程のプロセスにおける加熱処理において、窒素酸化物及びアンモニアが反応し、窒素酸化物が窒素ガスとなって脱離する。この結果、酸化物絶縁膜２３の窒素濃度及び窒素酸化物の含有量を低減することができる。また、酸化物絶縁膜２３と、酸化物半導体膜１９ａとの界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧の変動量を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１９ａに移動させることができる。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、ｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１９ａから離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
窒化物絶縁膜２７は、窒化物絶縁膜１５と同様に酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎｍ以上２００ｎｍ以下の、窒化シリコン膜、窒化酸化シリコ膜ン、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。
酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜１９ａ、酸化物絶縁膜２３、及び酸化物絶縁膜２５を、窒化物絶縁膜１５及び酸化物絶縁膜１７で包み込む。この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損量を低減することが可能である。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
コモン電極２９は、透光性を有する膜、好ましくは透光性を有する導電膜を用いる。透光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステンを含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含むインジウム錫酸化物膜、インジウム錫酸化物（以下、ＩＴＯと示す。）膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加したインジウム錫酸化物膜等がある。
信号線として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する。このため、信号線として機能する導電膜２１ａとコモン電極２９との間で生じる電界と、画素電極１９ｂとコモン電極２９との間で生じる電界との間で、方位ずれが生じ、且つそのずれの角度が大きい。このため、ネガ型液晶分子を用いた場合、信号線として機能する導電膜近傍の液晶分子の配向状態と、隣接する画素に設けられた画素電極とコモン電極との間で生じる電界により生じた画素電極近傍の液晶分子の配向状態とは、互いに影響されにくい。この結果、画素の透過率の変化が抑制される。この結果、画像のちらつきを低減することが可能である。
また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線として機能する導電膜２１ａ近傍の液晶分子の配向は、隣接する画素に設けられた画素電極とコモン電極２９との間で生じる電界による画素電極近傍の液晶分子の配向状態へ影響を与えにくい。この結果、保持期間において、画素の透過率を維持することが可能であり、ちらつきを低減することができる。
また、コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に縞状に延伸する領域を有する。このため、画素電極１９ｂ及び導電膜２１ａ近傍において、意図しない液晶分子の配向を防ぐことが可能であり、光漏れを抑制することができる。この結果、コントラストの優れた表示装置を作製することができる。
なお、コモン電極２９の形状は図４に示す形状に限定されず、直線状の縞状であってもよい。また、縞状の場合、延伸方向が、信号線として機能する導電膜と平行であってもよい。また、コモン電極２９は、櫛歯状であってもよい。または、コモン電極は第１の基板１１上に全面に形成されてもよい。または、画素電極１９ｂとは異なる透光性を有する導電膜がコモン電極２９上に絶縁膜を介して形成されてもよい。
コモン電極２９、窒化物絶縁膜２７、及び有機絶縁膜３１上に配向膜３３が形成される。
次に、図５に示すトランジスタ１０２及び容量素子１０５の作製方法について、図１０乃至図１２を用いて説明する。
図１０（Ａ）に示すように、第１の基板１１上に導電膜１３となる導電膜１２を形成する。導電膜１２は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法等により形成する。有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない導電膜を形成することができる。
ここでは、第１の基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図１０（Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを除去する。
なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極として機能する導電膜１３を形成する。
次に、図１０（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、窒化物絶縁膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物絶縁膜１６上に、後に酸化物半導体膜１９ａ、画素電極１９ｂとなる酸化物半導体膜１８を形成する。
窒化物絶縁膜１５及び酸化物絶縁膜１６は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法、塗布法、印刷法等により形成する。有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない窒化物絶縁膜１５及び酸化物絶縁膜１６を形成することができる。また、原子層成膜（ＡＬＤ）法を用いることで、窒化物絶縁膜１５及び酸化物絶縁膜１６の被覆性を高めることが可能である。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて、窒化物絶縁膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。
酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
酸化物半導体膜１８は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む）、パルスレーザー蒸着法、レーザーアブレーション法、塗布法等を用いて形成することができる。有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない酸化物半導体膜１８を形成することができるとともに、酸化物絶縁膜１６へのダメージを低減することができる。また、原子層成膜（ＡＬＤ）法を用いることで、酸化物半導体膜１８の被覆性を高めることが可能である。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図１０（Ｄ）に示すような、分離された酸化物半導体膜１９ａ、１９ｃを形成する。この後、マスクを除去する。
ここでは、酸化物半導体膜１８上にマスクを形成し、ウエットエッチング法により酸化物半導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９ａ、１９ｃを形成する。
次に、図１１（Ａ）に示すように、のちに導電膜２１ａ、２１ｂとなる導電膜２０を形成する。
導電膜２０は、導電膜１２と同様の方法を適宜用いて形成することができる。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリング法により積層する。
次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図１１（Ｂ）に示すように、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂを形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜１９ａにおける銅濃度を低減することができる。
次に、図１１（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、２１ｂ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２５となる酸化物絶縁膜２４を形成する。酸化物絶縁膜２２及び酸化物絶縁膜２４は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低減することができる。
酸化物絶縁膜２２として、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いて形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜２２を設けることで、酸化物絶縁膜２４の形成工程において、酸化物半導体膜１９ａへのダメージ低減が可能である。
ここでは、酸化物絶縁膜２２として、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、窒素を含み、且つ欠陥量の少ない酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する際、導電膜のエッチングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体膜１９ａのバックチャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する導電膜１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜１９ａに含まれる欠陥を低減することができるため、トランジスタ１０２の信頼性を向上させることができる。
次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４の一部をエッチングして、図１１（Ｄ）に示すように、開口部４０を有する酸化物絶縁膜２３及び酸化物絶縁膜２５を形成する。この後、マスクを除去する。
当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させることが可能である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合であって、窒化物絶縁膜２６が、さらに水、水素等に対するバリア性を有する場合、窒化物絶縁膜２６を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することが可能であるため、当該加熱処理を行わなくともよい。
また、当該加熱処理は、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した後に行ってもよいが、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した後の加熱処理の方が、酸化物半導体膜１９ｃへの酸素の移動が生じないと共に、酸化物半導体膜１９ｃが露出されているため酸化物半導体膜１９ｃから酸素が脱離し、酸素欠損が形成されるため、より導電性を有する膜を形成でき、好ましい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、図１２（Ａ）に示すように、窒化物絶縁膜２６を形成する。
窒化物絶縁膜２６は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成することで、酸化物半導体膜１９ｃがプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させることができる。
また、酸化物半導体膜１９ｃは導電性が向上し、画素電極１９ｂとなる。なお、窒化物絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、画素電極１９ｂの導電性を高めることができる。
窒化物絶縁膜２６としてプラズマＣＶＤ法で窒化シリコン膜を形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下とすることで、緻密な窒化シリコン膜を形成できるため好ましい。
窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６として、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。
次に、図示しないが、第５のフォトマスクを用いたフォトリソグラフィ工程により、マスクを形成する。次に、該マスクを用いて、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２６のそれぞれ一部をエッチングして、窒化物絶縁膜２７を形成すると共に、導電膜１３と同時に形成された接続端子の一部を露出する開口部を形成する。または、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２６のそれぞれ一部をエッチングして、窒化物絶縁膜２７を形成すると共に、導電膜２１ａ、２１ｂと同時に形成された接続端子の一部を露出する開口部を形成する。
次に、図１２（Ｂ）に示すように、窒化物絶縁膜２７上に、後にコモン電極２９となる導電膜２８を形成する。
導電膜２８は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図１２（Ｃ）に示すように、コモン電極２９を形成する。なお、図示しないが、コモン電極２９は、導電膜１３と同時に形成された接続端子、または導電膜２１ａ、２１ｂと同時に形成された接続端子と接続される。この後、マスクを除去する。
次に、図１３に示すように、窒化物絶縁膜２７上に有機絶縁膜３１を形成する。有機絶縁膜は、塗布法、印刷法等を適宜用いて形成することができる。
塗布法を用いて有機絶縁膜を形成する場合、感光性の組成物を窒化物絶縁膜２７及びコモン電極２９上に塗布した後、第７のフォトマスクを用いたフォトリソグラフィ工程により組成物を露光及び現像し、その後加熱処理を行う。なお、非感光性の組成物を窒化物絶縁膜２７及びコモン電極２９上に塗布した場合、非感光性の組成物上にレジストを塗布し、第７のフォトマスクを用いたフォトリソグラフィ工程によりレジストを加工してマスクを形成し、該マスクを用いて非感光性の組成物をエッチングすることで、有機絶縁膜３１を形成することができる。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製することができる。
本実施の形態に示す表示装置の素子基板は、無機絶縁膜を介してトランジスタと重なる有機絶縁膜を有する。このため、トランジスタの信頼性を高めることが可能であり、表示品質が維持された表示装置を作製することができる。
また、本実施の形態に示す表示装置の素子基板は、上面形状がジグザグ状であり、且つ信号線として機能する導電膜と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。また、リフレッシュレートが低い液晶表示装置において、ちらつきを低減することができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成されるため、６枚のフォトマスクを用いてトランジスタ１０２及び容量素子１０５を作製することが可能である。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることが可能である。また、低消費電力の表示装置を作製することができる。
次に、第２の基板３４２に形成される素子層に関して説明する。第２の基板３４２上には、有色性を有する膜（以下、着色膜３４６という。）が形成されている。着色膜３４６は、カラーフィルタとしての機能を有する。また、着色膜３４６に隣接する遮光膜３４４が第２の基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、着色膜３４６は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒表示の場合は、着色膜３４６を設けない構成としてもよい。
着色膜３４６としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）の膜、緑色の波長帯域の光を透過する緑色（Ｇ）の膜、青色の波長帯域の光を透過する青色（Ｂ）の膜などを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、着色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または着色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されてよい。導電膜３５０は、透光性を有する導電膜を用いて形成する。また、導電膜３５０は、コモン電極２９と同電位とすることが好ましい。すなわち、導電膜３５０は共通電位が印加されることが好ましい。
導電膜２１ｂに液晶分子を駆動する電圧が印加された場合、導電膜２１ｂとコモン電極２９の間に電界が発生してしまう。この電界の影響を受け、導電膜２１ｂとコモン電極２９の間の液晶分子が配向しまい、ちらつきが生じる。
しかしながら、液晶層３２０を介してコモン電極２９と対向する導電膜３５０を設け、コモン電極２９及び導電膜３５０を同電位とすることで、導電膜２１ｂとコモン電極２９の間における電界による液晶分子の基板垂直方向の配向変化を抑制することが可能であり、該領域における液晶分子の配向状態が安定する。この結果、ちらつきを低減できる。
導電膜３５０上に配向膜３５２が形成される。
また、配向膜３３と配向膜３５２との間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、第１の基板１１と第２の基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
また、配向膜３３と配向膜３５２との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
＜変形例１＞
実施の形態１に示す表示装置において、コモン電極に接続するコモン線を設ける構造について、図１４を用いて説明する。
図１４（Ａ）は、表示装置に含まれる画素１０３ａ、１０３ｂ、１０３ｃの上面図であり、図１４（Ａ）の一点破線Ａ−Ｂ、Ｃ−Ｄの断面図を図１４（Ｂ）に示す。
図１４（Ａ）に示すように、コモン電極２９の上面形状は、ジグザグ状であり、信号線として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する。
ここで、コモン電極２９の構成を分かりやすくするため、ハッチングを用いてコモン電極２９の形状を説明する。コモン電極２９は、右斜めハッチングで示した領域と、左斜めハッチングで示した領域とを有する。右斜めハッチングで示した領域は、縞状の領域（第１の領域）であり、ジグザグ状であり、信号線として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する。左斜めハッチングで示した領域は、縞状の領域（第１の領域）と接続される接続領域（第２の領域）であり、信号線として機能する導電膜２１ａと平行または略平行な方向に延伸する。
また、コモン線２１ｃが、コモン電極２９の接続領域（第２の領域）と重なる。
コモン線２１ｃは、１画素ごとに設けてもよい。または、コモン線２１ｃは、複数の画素ごとに設けてもよい。たとえば、図１４（Ａ）に示すように、３つの画素に対して１本のコモン線を設けることで、表示装置の平面においてコモン線の専有面積を低減することが可能である。この結果、画素の面積及び画素の開口率を高めることが可能である。
また、画素電極１９ｂ及びコモン電極２９が重なる領域において、画素電極１９ｂと、コモン電極２９の接続領域（第２の領域）との間で発生する電界では、液晶分子が駆動されにくい。このため、コモン電極２９の接続領域（第２の領域）において、画素電極１９ｂと重なる領域を低減することで、液晶分子が駆動される領域を増加させることが可能となり、開口率を向上することができる。例えば、図１４（Ａ）に示すように、コモン電極２９の接続領域（第２の領域）を、画素電極１９ｂと重ならない位置に設けることで、画素電極１９ｂとコモン電極２９の接続領域との重なる面積を低減することが可能であり、画素の開口率を高めることが可能である。
なお、図１４（Ａ）において、３つの画素１０３ａ、１０３ｂ、１０３ｃに対して１本のコモン線２１ｃを設けているが、２つの画素に対して１本のコモン線を設けてもよい。または、４以上の画素に対して１本のコモン線を設けてもよい。
図１４（Ｂ）に示すように、コモン線２１ｃは、信号線として機能する導電膜２１ａと同時に形成することができる。また、コモン電極２９は、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７に形成される開口部４２において、コモン線２１ｃと接続される。
コモン電極２９を形成する材料と比較して、導電膜２１ａを形成する材料の抵抗率が低いため、コモン電極２９及びコモン線２１ｃの抵抗を低減することが可能である。
＜変形例２＞
本変形例では、高精細な表示装置に含まれるトランジスタにおいて、光漏れを低減することが可能なソース電極及びドレイン電極を有する点が実施の形態２と異なる。
図１５は、本実施の形態に示す表示装置の上面図である。ソース電極及びドレイン電極の一方として機能する導電膜２１ｂの上面形状がＬ字であることを特徴とする。すなわち、導電膜２１ｂは、走査線として機能する導電膜１３の延伸方向と垂直または略垂直な方向に延伸する領域２１ｂ＿１と、該導電膜１３の延伸方向と平行または略平行な方向に延伸する領域２１ｂ＿２とが接続した平面形状を有し、且つ該領域２１ｂ＿２が、平面において、導電膜１３、画素電極１９ｂ、及びコモン電極２９の一以上と重なることを特徴とする。または、導電膜２１ｂは、該導電膜１３の延伸方向と平行または略平行な方向に延伸する領域２１ｂ＿２を有し、該領域２１ｂ＿２が、平面において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置することを特徴とする。
高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜１３及びコモン電極２９の間隔が狭まる。黒表示の画素において、トランジスタがオン状態となる電圧が、走査線として機能する導電膜１３に印加されると、黒表示の画素電極１９ｂにおいて、画素電極及び走査線として機能する導電膜１３との間に、電界が発生してしまう。この結果、液晶分子が意図しない方向に回転してしまい、光漏れの原因となる。
しかしながら、本実施の形態に示す表示装置に含まれるトランジスタにおいて、ソース電極及びドレイン電極の一方として機能する導電膜２１ｂにおいて、導電膜１３、画素電極１９ｂ、及びコモン電極２９の一以上と重なる領域２１ｂ＿２を有する、または、平面において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置する領域２１ｂ＿２を有する。この結果、領域２１ｂ＿２が、走査線として機能する導電膜１３の電界を遮蔽するため、該導電膜１３及び画素電極１９ｂの間に発生する電界を抑制することが可能であり、光漏れを低減することが可能である。
なお、導電膜２１ｂとコモン電極２９とが、重なるようにしてもよい。その領域は、容量素子として機能させることが出来る。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことが出来る。その場合の例を、図１６に示す。
＜変形例３＞
本変形例では、高精細な表示装置において、光漏れを低減することが可能なコモン電極を有する点が実施の形態２と異なる。
図１７は、本実施の形態に示す表示装置の上面図である。コモン電極２９ａは、信号線として機能する導電膜２１ａと交差する方向に延伸する縞状の領域２９ａ＿１と、該縞状の領域と接続し、且つ走査線として機能する導電膜１３と重なる領域２９ａ＿２を有することを特徴とする。
高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜１３及び画素電極１９ｂの間隔が狭まる。走査線として機能する導電膜１３に電圧が印加されると、該導電膜１３及び画素電極１９ｂの間に電界が発生してしまう。この結果、液晶分子が意図しない方向に動作してしまい、光漏れの原因となる。
しかしながら、本実施の形態に示す表示装置は、走査線として機能する導電膜１３と交差する領域２９ａ＿２を有するコモン電極２９ａを有する。この結果、走査線として機能する導電膜１３とコモン電極２９ａの間において電界が生じるため、走査線として機能する導電膜１３と画素電極１９ｂの間に発生する電界により生じる液晶分子の配向を抑制することが可能であり、光漏れを低減することが可能である。
なお、導電膜２１ｂとコモン電極２９ａとが、重なるように形成してもよい。その領域は、容量素子として機能させることができる。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことが出来る。その場合の例を、図１８に示す。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、表示装置の一例として、ＶＡ駆動の液晶表示装置を用いて説明する。はじめに、液晶表示装置に含まれる複数の画素１０３の上面図を図１９に示す。
図１９において、走査線として機能する導電膜１３は、信号線として機能する導電膜に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜２１ａは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜２１ｅは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図１を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａ及び容量線として機能する導電膜２１ｅは、信号線駆動回路１０６（図１を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線として機能する導電膜及び信号線として機能する導電膜が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導電膜１３、ゲート絶縁膜（図１９に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜１９ａ、一対の電極として機能する導電膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート電極として機能する。また、導電膜２１ａは、信号線としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイン電極として機能する。また、図１９において、走査線として機能する導電膜は、上面形状において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、トランジスタ１０２において、実施の形態１と同様に、酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。有機絶縁膜３１は、無機絶縁膜（図１９に図示せず。）を介して、酸化物半導体膜１９ａ、特に、酸化物半導体膜１９ａであって且つ導電膜２１ａ、２１ｂの間の領域と重なる。
また、導電膜２１ｂは、開口部４１において、画素電極として機能する透光性を有する導電膜２９ｃと電気的に接続されている。
容量素子１０５は、容量線として機能する導電膜２１ｅと接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜１９ｄと、トランジスタ１０２上に設けられる誘電体膜と、画素電極として機能する透光性を有する導電膜２９ｃと、で構成されている。誘電体膜は、酸素に対するバリア膜で形成される。ゲート絶縁膜上に形成される導電性を有する膜１９ｄは透光性を有する。即ち、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図１９の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を図２０に示す。図１９に示すトランジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点破線Ａ−Ｂは、トランジスタ１０２のチャネル長方向、トランジスタ１０２と画素電極として機能する導電膜２９ｃの接続部、及び容量素子１０５の断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
本実施の形態に示す液晶表示装置はＶＡ駆動の液晶表示装置であるため、第１の基板１１の素子層に含まれる画素電極として機能する導電膜２９ｃと、第２の基板３４２の素子層に含まれる導電膜３５０と、液晶層３２０とで液晶素子３２２ａを構成する。
また、図２０に示すトランジスタ１０２は、実施の形態１に示すトランジスタ１０２と同様の構造をしている。また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続する画素電極として機能する導電膜２９ｃが、窒化物絶縁膜２７上に形成される。また、窒化物絶縁膜２７の開口部４１において、導電膜２１ｂと画素電極として機能する導電膜２９ｃが接続する。
画素電極として機能する導電膜２９ｃは、実施の形態２に示すコモン電極２９と同様の材料及び作製方法を適宜用いることができる。
また、図２０に示す容量素子１０５は、酸化物絶縁膜１７上に形成される導電性を有する膜１９ｄと、窒化物絶縁膜２７と、画素電極として機能する導電膜２９ｃとを有する。
本実施の形態に示すトランジスタ１０２上には分離された酸化物絶縁膜２３、２５が形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。
また、窒化物絶縁膜２７上に酸化物半導体膜１９ａと重なる有機絶縁膜３１を有する。酸化物半導体膜１９ａと重なる有機絶縁膜３１をトランジスタ１０２上に設けることで、酸化物半導体膜１９ａの表面と有機絶縁膜３１の表面との距離を離すことが可能である。この結果、酸化物半導体膜１９ａの表面は、有機絶縁膜３１の表面に吸着された正の荷電粒子による電場の影響を受けず、トランジスタ１０２の信頼性を高めることができる。
また、容量素子１０５において、導電性を有する膜１９ｄは、実施の形態２と異なり、導電膜２１ｂと接続しない。一方、導電性を有する膜１９ｄは、導電膜２１ｄと接する。導電膜２１ｄは容量線として機能する。導電性を有する膜１９ｄは、実施の形態２に示す画素電極１９ｂと同様の金属酸化物膜を用いて形成することができる。すなわち、導電性を有する膜１９ｄは、酸化物半導体膜１９ａと同じ金属元素を有する金属酸化物膜である。また、導電性を有する膜１９ｄは実施の形態２に示す画素電極１９ｂと同じ作製方法を適宜用いることができる。
次に、図２０に示すトランジスタ１０２及び容量素子１０５の作製方法について、図２１及び図２２を用いて説明する。
第１の基板１１上に導電膜を形成した後、実施の形態２に示す第１のフォトリソグラフィ工程を経て得られたマスクを用いて該導電膜をエッチングして、第１の基板１１上にゲート電極として機能する導電膜１３を形成する（図２１（Ａ）参照。）
次に、第１の基板１１及びゲート電極として機能する導電膜１３上に、窒化物絶縁膜１５及び酸化物絶縁膜１６を形成する。次に、酸化物絶縁膜１６上に酸化物半導体膜を形成した後、実施の形態２に示す第２のフォトリソグラフィ工程を経て得られたマスクを用いて該酸化物半導体膜をエッチングして、酸化物半導体膜１９ａ、１９ｃを形成する（図２１（Ｂ）参照。）
次に、酸化物絶縁膜１６及び酸化物半導体膜１９ａ、１９ｃ上に導電膜を形成した後、実施の形態２に示す第３のフォトリソグラフィ工程を経て得られたマスクを用いて、該導電膜をエッチングして、導電膜２１ａ、２１ｂ、２１ｄを形成する（図２１（Ｃ）参照。）。この際、酸化物半導体膜１９ｃと接しないように、導電膜２１ｂを形成する。また、酸化物半導体膜１９ｃと接するように導電膜２１ｄを形成する。
次に、酸化物絶縁膜１６、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ、２１ｂ、２１ｄ上に酸化物絶縁膜を形成した後、実施の形態２に示す第４のフォトリソグラフィ工程を経て得られたマスクを用いて該酸化物絶縁膜をエッチングして、酸化物絶縁膜２３、２５を形成する（図２２（Ａ）参照。）
次に、酸化物絶縁膜１７、酸化物半導体膜１９ａ、１９ｃ、導電膜２１ａ、２１ｂ、２１ｄ、及び酸化物絶縁膜２３、２５上に窒化物絶縁膜を形成した後、実施の形態２に示す第５のフォトリソグラフィの工程を経て得られたマスクを用いて該窒化物絶縁膜をエッチングして、導電膜２１ｂの一部を露出する開口部４１を有する窒化物絶縁膜２７を形成する（図２２（Ｂ）参照。）
当該工程により、酸化物半導体膜１９ｃが、導電性を有する膜１９ｄとなる。なお、後に窒化物絶縁膜２７として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、導電性を有する膜１９ｄの導電性を高めることができる。
次に、導電膜２１ｂ、窒化物絶縁膜２７上に導電膜を形成した後、実施の形態２に示す第６のフォトリソグラフィの工程を経て得られたマスクを用いて該導電膜をエッチングして、導電膜２１ｂに接続する導電膜２９ｃを形成する（図２２（Ｃ）参照。）
上記より、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
本実施の形態に示す半導体装置の素子基板は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
＜変形例１＞
本実施の形態では、実施の形態１乃至実施の形態４に示す半導体装置と比較して、少ないマスク枚数で作製可能な表示装置について、図２３を用いて説明する。
図２３に示す表示装置は、トランジスタ１０２上に形成される酸化物絶縁膜２２及び酸化物絶縁膜２４をエッチングしないことで、マスク枚数を削減することが可能である。また、酸化物絶縁膜２４上には窒化物絶縁膜２７が形成され、酸化物絶縁膜２２、２４及び窒化物絶縁膜２７に、導電膜２１ｂの一部を露出する開口部４１ａが形成される。また、窒化物絶縁膜２７上には、開口部４１ａにおいて、導電膜２１ｂと接続する、画素電極として機能する導電膜２９ｄが形成される。
また、酸化物絶縁膜１７上に導電膜２１ｄが形成される。導電膜２１ｄは、導電膜２１ａ、２１ｂと同時に形成されるため、導電膜２１ｄを作製するためにフォトマスクは増加しない。導電膜２１ｄは容量線として機能する。すなわち、導電膜２１ｄ、酸化物絶縁膜２２、酸化物絶縁膜２４、窒化物絶縁膜２７、及び画素電極として機能する導電膜２９ｄにおいて、容量素子１０５ａを構成する。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が実施の形態２と異なる。なお、実施の形態２と重複する構成は説明を省略する。
表示装置に含まれる第１の基板１１に設けられた素子層の具体的な構成について説明する。本実施の形態に示す表示装置に設けられるトランジスタは、ゲート電極として機能する導電膜１３、酸化物半導体膜１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５それぞれの一部または全部に重なるゲート電極として機能する導電膜２９ｂを有する点が実施の形態２と異なる。ゲート電極として機能する導電膜２９ｂは、開口部４１ａ、４１ｂにおいて、ゲート電極として機能する導電膜１３と接続される。
次いで、図２４に示すトランジスタ１０２ａは、チャネルエッチ型のトランジスタである。なお、Ａ−Ｂは、トランジスタ１０２ａのチャネル長方向、及び容量素子１０５ａの断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ１０２ａのチャネル幅方向、及びゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂの接続部における断面図である。
図２４に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、第１の基板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、第１の基板１１及びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。また、画素電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続される。また、コモン電極２９、及びゲート電極として機能する導電膜２９ｂが窒化物絶縁膜２７上に形成される。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜１５、酸化物絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７に設けられる開口部４１ａ、４１ｂにおいて、ゲート電極として機能する導電膜２９ｂは、ゲート電極として機能する導電膜１３と接続される。即ち、ゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
本実施の形態に示すトランジスタ１０２ａ上には酸化物絶縁膜２３、２５が形成される。酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。また、チャネル幅方向の断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３及び酸化物絶縁膜２５の端部が位置する。また、図２４に示すチャネル幅方向において、ゲート電極として機能する導電膜２９ｂは、酸化物絶縁膜２３及び酸化物絶縁膜２５の端部に位置する。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、電界などのストレスが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａの端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、Ｃ−Ｄの断面図に示すように、チャネル幅方向において、ゲート電極として機能する導電膜２９ｂが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向することで、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、容量素子１０５ａにおいて、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態２と同じ符号の構成については、説明を省略する。
ゲート電極として機能する導電膜２９ｂは、実施の形態２に示すコモン電極２９と同様の材料を適宜用いることができる。
次に、図２４に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、図１０乃至図１２（Ａ）、及び図２５を用いて説明する。
実施の形態２と同様に、図１０乃至図１２（Ａ）の工程を経て、第１の基板１１上にゲート電極として機能する導電膜１３、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物半導体膜１９ａ、画素電極１９ｂ、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６をそれぞれ形成する。当該工程においては、第１のフォトマスク乃至第４のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて窒化物絶縁膜２６の一部をエッチングして、図２５（Ａ）に示すように、開口部４１ａ、４１ｂを有する窒化物絶縁膜２７を形成する。
次に、図２５（Ｂ）に示すように、ゲート電極として機能する導電膜１３及び窒化物絶縁膜２７上に、後にコモン電極２９、ゲート電極として機能する導電膜２９ｂとなる導電膜２８を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図２５（Ｃ）に示すように、コモン電極２９及びゲート電極として機能する導電膜２９ｂを形成する。この後、マスクを除去する。
以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極として機能する導電膜２９ｂが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面と対向することで、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する表示装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態２乃至実施の形態４と比較して、複数の酸化物半導体膜を有する多層膜を有する点が異なる。ここでは、実施の形態２を用いて、トランジスタの詳細を説明する。
図２６に、表示装置が有する素子基板の断面図を示す。図２６は、図４の一点鎖線Ａ−Ｂ、Ｃ−Ｄ間の断面図に相当する。
図２６（Ａ）に示すトランジスタ１０２ｂは、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａに接するソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。また、窒化物絶縁膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及びソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７が形成される。
図２６（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７ｂと、多層膜３７ｂに接する窒化物絶縁膜２７と、窒化物絶縁膜２７に接するコモン電極２９とを有する。多層膜３７ｂは画素電極として機能する。
本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、多層膜３７ａに接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成される酸化物膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３９ａは、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体膜１９ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜１９ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くとする。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物Ｍ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａと比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。
酸化物半導体膜１９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜３９ａがＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜３９ａとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜３９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、多層膜３７ａの代わりに、図２６（Ｂ）に示すトランジスタ１０２ｃのように、多層膜３８ａを有してもよい。
また、多層膜３７ｂの代わりに、図２６（Ｂ）に示す容量素子１０５ｃのように、多層膜３８ｂを有してもよい。
多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜３９ａを有する。即ち、多層膜３８ａは３層構造である。また、酸化物半導体膜１９ａがチャネル領域として機能する。
酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用いることができる。
多層膜３８ｂは、酸化物半導体膜４９ｂ、酸化物半導体膜１９ｆ、及び酸化物半導体膜３９ｂを有する。即ち、多層膜３８ｂは３層構造である。また、多層膜３８ｂは画素電極として機能する。
酸化物半導体膜１９ｆは、画素電極１９ｂと同様の材料及び形成方法を適宜用いることができる。酸化物半導体膜４９ｂは、酸化物半導体膜３９ｂと同様の材料及び形成方法を適宜用いることができる。
また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。
また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、または酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素の濃度を低減することができる。これらの結果、多層膜３８ａにおいて、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ１０２ｃは、酸化物半導体膜１９ａを含む多層膜３８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、例えば、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、ＣＡＡＣ−ＯＳ及び微結晶酸化物半導体について説明する。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜を明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
図２７（Ａ）は、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像である。また、図２７（Ｂ）は、図２７（Ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にするために原子配列を強調表示している。
図２７（Ｃ）は、図２７（Ａ）のＡ−Ｏ−Ａ’間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図２７（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ａ−Ｏ間とＯ−Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレインであることが示唆される。また、Ａ−Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ’間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°と少しずつ連続的に変化していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図２８（Ａ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ像で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図２８（Ｂ）参照。）。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。
また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察される領域における最大長を、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に評価する。
図３５は、高分解能ＴＥＭ像により、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部（２０箇所から４０箇所）の平均の大きさの変化を調査した例である。図３５より、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、良質なｎｃ−ＯＳ膜は、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。
また、図３５に示す、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの変化を線形近似して、電子の累積照射量０ｅ−／ｎｍ２まで外挿すると、結晶部の平均の大きさが正の値をとることがわかる。そのため、ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部が、ＴＥＭによる観察前から存在していることがわかる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図２８（Ｃ）に、電子銃室７０と、電子銃室７０の下の光学系７２と、光学系７２の下の試料室７４と、試料室７４の下の光学系７６と、光学系７６の下の観察室８０と、観察室８０に設置されたカメラ７８と、観察室８０の下のフィルム室８２と、を有する透過電子回折測定装置を示す。カメラ７８は、観察室８０内部に向けて設置される。なお、フィルム室８２を有さなくても構わない。
また、図２８（Ｄ）に、図２８（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室７０に設置された電子銃から放出された電子が、光学系７２を介して試料室７４に配置された物質８８に照射される。物質８８を通過した電子は、光学系７６を介して観察室８０内部に設置された蛍光板９２に入射する。蛍光板９２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ７８は、蛍光板９２を向いて設置されており、蛍光板９２に現れたパターンを撮影することが可能である。カメラ７８のレンズの中央、および蛍光板９２の中央を通る直線と、蛍光板９２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ７８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ７８をフィルム室８２に設置しても構わない場合がある。例えば、カメラ７８をフィルム室８２に、電子８４の入射方向と対向するように設置してもよい。この場合、蛍光板９２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室７４には、試料である物質８８を固定するためのホルダが設置されている。ホルダは、物質８８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質８８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質８８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図２８（Ｄ）に示すように物質におけるナノビームである電子８４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質８８がＣＡＡＣ−ＯＳ膜であれば、図２８（Ａ）に示したような回折パターンが観測される。または、物質８８がｎｃ−ＯＳ膜であれば、図２８（Ｂ）に示したような回折パターンが観測される。
ところで、物質８８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線を用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図２９（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図２９（Ｂ）および図２９（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像である。図２９（Ｂ）と図２９（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
＜酸化物半導体膜及び酸化物導電体膜について＞
次に、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）、及び画素電極１９ｂとして用いることが可能な酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、導電率の温度依存性について、図３４を用いて説明する。図３４において、横軸に測定温度（下横軸は１／Ｔ、上横軸はＴ）を示し、縦軸に導電率（１／ρ）を示す。また、酸化物半導体膜（ＯＳ）の測定結果を三角印で示し、酸化物導電体膜（ＯＣ）の測定結果を丸印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。
図３４からわかるように、酸化物導電体膜（ＯＣ）における導電率の温度依存性は、酸化物半導体膜（ＯＳ）における導電率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物導電体膜（ＯＣ）の導電率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における導電率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜（ＯＣ）を、抵抗素子、配線、電極、画素電極、コモン電極等に用いることが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
実施の形態２で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。
本実施の形態の液晶表示装置は、オフ電流値の低いトランジスタを適用することで、少なくとも２つの駆動方法（モード）で表示を行う液晶表示装置とすることができる。第１の駆動モードは、従来の液晶表示装置の駆動方法であり、１フレームごとにデータを逐次書き換える駆動方法である。第２の駆動モードは、データの書き込み処理を実行した後、データの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した駆動モードである。
動画の表示は、第１の駆動モードにより行われる。静止画の表示は、フレームごとの画像データに変化がないため、１フレームごとにデータの書き換えを行う必要がない。そこで、静止画を表示する際は、第２の駆動モードで動作させると、画面のちらつきをなくすとともに、電力消費を削減することができる。
また、本実施の形態の液晶表示装置に適用される液晶素子は、面積の大きい容量素子を有し、容量素子で蓄積する電荷容量が大きい。このため、画素電極の電位を保持する時間を長くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。さらに、液晶表示装置においてリフレッシュレートを低減する駆動モードを適用した場合であっても、液晶層に印加された電圧の変化を長期間抑制することが可能であるため、使用者による画像のちらつきの知覚をより防止することができる。したがって、低消費電力化と表示品質の向上を図ることができる。
ここで、リフレッシュレートを低減する効果に関して説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。
図３０（Ａ）に、従来の液晶表示装置の表示を表す模式図を示す。図３０（Ａ）に示すように、従来の液晶表示装置の表示では、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。
本発明の一態様では、液晶表示装置の画素部に、オフ電流の極めて低いトランジスタ、例えば酸化物半導体を用いたトランジスタを適用する。また、液晶素子は、面積の大きい容量素子を有する。これらによって、容量素子に蓄積された電荷のリークを抑制することが可能となるため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる。
つまり、図３０（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能となるため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。
本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュールについて、図３１を用いて説明を行う。
図３１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図３２は、本発明の一態様の表示装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図３２（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図３２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図３２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図３２（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図３２（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図３２（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図３２（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図３２（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図３２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。

Claims (15)

  1. 第１の基板上のトランジスタと、
    前記トランジスタと接する無機絶縁膜と、
    前記無機絶縁膜と接する有機絶縁膜とを有し、
    前記トランジスタは、前記第１の基板上のゲート電極と、
    前記ゲート電極と重なる酸化物半導体膜と、
    前記酸化物半導体膜の一方の面に接するゲート絶縁膜と、
    前記酸化物半導体膜に接する一対の電極と、を有し、
    前記無機絶縁膜は、前記酸化物半導体膜の他方の面と接し、
    前記有機絶縁膜は、前記無機絶縁膜を介して前記酸化物半導体膜と重なり、且つ分離されていることを特徴とする表示装置。
  2. 請求項１において、
    前記第１の基板と重なる第２の基板を有し、
    前記第１の基板及び前記第２の基板の間に前記トランジスタ及び前記有機絶縁膜を有し、
    前記有機絶縁膜及び前記第２の基板の間に液晶層を有することを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記第１の基板と重なる前記第２の基板を有し、
    前記第１の基板及び前記第２の基板の間に前記トランジスタ及び前記有機絶縁膜を有し、
    前記有機絶縁膜及び前記第２の基板の間に液晶層を有さないことを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記有機絶縁膜の厚さは、５００ｎｍ以上１０μｍ以下であることを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記無機絶縁膜は、前記酸化物半導体膜の他方の面に接する酸化物絶縁膜と、
    前記酸化物絶縁膜に接する窒化物絶縁膜と、
    を有すること特徴とする表示装置。
  6. 請求項５のいずれか一項において、
    前記一対の電極の一方と接続する画素電極を有することを特徴とする表示装置。
  7. 請求項６において、
    前記画素電極は、透光性を有する導電膜で形成されることを特徴とする表示装置。
  8. 請求項７において、
    前記ゲート絶縁膜及び前記窒化物絶膜に接して形成され、且つ前記窒化物絶縁膜を介して前記画素電極と重なる金属酸化物膜を有し、
    前記金属酸化物膜は、前記酸化物半導体膜と同じ金属元素を含むことを特徴とする表示装置。
  9. 請求項８において、
    前記画素電極、前記窒化物絶縁膜、及び前記金属酸化物膜は、容量素子として機能することを特徴とする表示装置。
  10. 請求項６において、
    前記画素電極は、前記ゲート絶縁膜上に形成され、且つ前記酸化物半導体膜と同じ金属元素を含むことを特徴とする表示装置。
  11. 請求項１０において、
    前記窒化物絶縁膜を介して前記画素電極と重なる透光性を有する導電膜を有し、
    前記透光性を有する導電膜は、コモン電極として機能することを特徴とする表示装置。
  12. 請求項１１において、
    前記画素電極、前記窒化物絶縁膜、及び前記透光性を有する導電膜は、容量素子として機能することを特徴とする表示装置。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記酸化物半導体膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）を有することを特徴とする表示装置。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記酸化物半導体膜は、第１の膜及び第２の膜を含む多層構造であり、
    前記第１の膜は、前記第２の膜と金属元素の原子数比が異なることを特徴とする表示装置。
  15. 請求項１乃至請求項１３のいずれか一項において、
    前記ゲート電極の端部は、前記有機絶縁膜の端部より外側に位置することを特徴とする表示装置。
JP2014212327A 2013-10-22 2014-10-17 表示装置 Active JP6495612B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014212327A JP6495612B2 (ja) 2013-10-22 2014-10-17 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013219516 2013-10-22
JP2013219516 2013-10-22
JP2014047260 2014-03-11
JP2014047260 2014-03-11
JP2014212327A JP6495612B2 (ja) 2013-10-22 2014-10-17 表示装置

Publications (3)

Publication Number Publication Date
JP2015188054A true JP2015188054A (ja) 2015-10-29
JP2015188054A5 JP2015188054A5 (ja) 2017-11-24
JP6495612B2 JP6495612B2 (ja) 2019-04-03

Family

ID=52825898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014212327A Active JP6495612B2 (ja) 2013-10-22 2014-10-17 表示装置

Country Status (7)

Country Link
US (1) US9530804B2 (ja)
JP (1) JP6495612B2 (ja)
KR (1) KR20160074514A (ja)
CN (1) CN105659370A (ja)
DE (1) DE112014004839T5 (ja)
TW (1) TW201519419A (ja)
WO (1) WO2015060203A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126437A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネル
WO2017126438A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよびその製造方法
JP2018190949A (ja) * 2016-09-12 2018-11-29 株式会社半導体エネルギー研究所 表示装置及び電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN106098374B (zh) * 2016-06-28 2018-06-29 惠安集睿信息科技有限公司 一种具有太阳能电池的显示装置
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102166474B1 (ko) * 2017-06-30 2020-10-16 주식회사 엘지화학 기판
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN113016074B (zh) * 2021-02-19 2022-08-12 英诺赛科(苏州)科技有限公司 半导体器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100165255A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138117A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
JP2011142310A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20120001170A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
JP2013058758A (ja) * 2009-10-09 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013122536A (ja) * 2011-12-12 2013-06-20 Panasonic Liquid Crystal Display Co Ltd 表示パネル、及び表示装置
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101404548B1 (ko) * 2008-01-17 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
CN102473731B (zh) 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
KR20130004238A (ko) * 2009-11-27 2013-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9057917B2 (en) * 2010-04-02 2015-06-16 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101990116B1 (ko) * 2012-10-22 2019-10-01 삼성디스플레이 주식회사 유기발광장치 및 그것의 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100165255A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010170119A (ja) * 2008-12-25 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013058758A (ja) * 2009-10-09 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011138117A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置、及び当該表示装置を具備する電子機器
JP2011142310A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012033908A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
US20120001170A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
JP2013122536A (ja) * 2011-12-12 2013-06-20 Panasonic Liquid Crystal Display Co Ltd 表示パネル、及び表示装置
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126437A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネル
WO2017126438A1 (ja) * 2016-01-20 2017-07-27 シャープ株式会社 液晶表示パネルおよびその製造方法
JPWO2017126438A1 (ja) * 2016-01-20 2018-11-08 シャープ株式会社 液晶表示パネルおよびその製造方法
JP2018190949A (ja) * 2016-09-12 2018-11-29 株式会社半導体エネルギー研究所 表示装置及び電子機器
US10276594B2 (en) 2016-09-12 2019-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Also Published As

Publication number Publication date
KR20160074514A (ko) 2016-06-28
US20150109553A1 (en) 2015-04-23
TW201519419A (zh) 2015-05-16
CN105659370A (zh) 2016-06-08
DE112014004839T5 (de) 2016-07-07
WO2015060203A1 (en) 2015-04-30
US9530804B2 (en) 2016-12-27
JP6495612B2 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
JP6495612B2 (ja) 表示装置
KR102493175B1 (ko) 표시 장치
JP6687698B2 (ja) 表示装置
JP2023106382A (ja) 半導体装置の作製方法
JP6483375B2 (ja) 表示装置
JP2015179247A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6495612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250