JP2013122536A - 表示パネル、及び表示装置 - Google Patents

表示パネル、及び表示装置 Download PDF

Info

Publication number
JP2013122536A
JP2013122536A JP2011271138A JP2011271138A JP2013122536A JP 2013122536 A JP2013122536 A JP 2013122536A JP 2011271138 A JP2011271138 A JP 2011271138A JP 2011271138 A JP2011271138 A JP 2011271138A JP 2013122536 A JP2013122536 A JP 2013122536A
Authority
JP
Japan
Prior art keywords
shielding conductor
display panel
light
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011271138A
Other languages
English (en)
Other versions
JP5979627B2 (ja
Inventor
Kazuo Kida
和夫 喜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2011271138A priority Critical patent/JP5979627B2/ja
Priority to US13/708,225 priority patent/US8941201B2/en
Priority to CN201210558584.5A priority patent/CN103165626B/zh
Publication of JP2013122536A publication Critical patent/JP2013122536A/ja
Application granted granted Critical
Publication of JP5979627B2 publication Critical patent/JP5979627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】チャネル部を構成する酸化物半導体に光が当ることを抑えることができ、且つ、透明導電材料からなる電極の抵抗を下げることのできる液晶表示パネルを提供する。
【解決手段】第１透明基板１０には、ＴＦＴ２のチャネル部を構成する、酸化物半導体を材料とする半導体層１４と、透明導電材料で形成され、半導体層１４の上方に位置する電極１６と、透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で電極１６上に形成され、半導体層１４を覆う遮光導体１７と、が形成されている。
【選択図】図２

Description

本発明は、薄膜トランジスタのチャネル部に酸化物半導体を利用した表示パネル及び表示装置に関する。
下記特許文献１には薄膜トランジスタ（以下、ＴＦＴ）のチャネル部に酸化物半導体を利用する液晶表示パネルが開示されている。酸化物半導体は紫外線により劣化し易い。特許文献１では、酸化物半導体に光が当ることを防ぐ遮光層が透明基板に形成されている。
特開２０１０−１７０１１９号公報
ところで、液晶表示パネルの透明基板には、透明導電材料からなる電極が形成されている。電極はその抵抗が小さいことが望ましい。例えば、良好な画質を実現するために、共通電極の抵抗が低く、共通電極の電位が液晶表示パネルの全域で均一であることが望まれる。
本発明の目的は、酸化物半導体に光が当ることを抑えることができ、且つ、透明導電材料からなる電極の抵抗を下げることのできる表示パネル及び表示装置を提供することにある。
（１）本発明に係る表示パネルは、薄膜トランジスタが形成された透明基板と、前記薄膜トランジスタのチャネル部を構成する、酸化物半導体を材料とする半導体層と、透明導電材料で前記透明基板に形成され、前記半導体層の上方に位置する電極と、前記透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で前記電極上に形成され、前記半導体層を覆う遮光導体と、を備える。また、本発明に係る表示装置は前記表示パネルを含む。本発明によれば、遮光導体によって、酸化物半導体に光が当ることを抑えることができ、且つ、透明導電材料からなる電極の抵抗を下げることができる。
（２）本発明の一態様では、前記薄膜トランジスタは前記透明基板の画素に設けられるトランジスタであり、前記電極は共通電極である。この態様によれば、共通電極の電位が不均一となることを抑えることができる。
（３）前記透明基板には前記薄膜トランジスタに接続されるゲート電極線が形成され、前記遮光導体は前記ゲート電極線に沿って伸びてもよい。この構造によれば、ゲート電極線の延伸方向において共通電極の電位が不均一となることを抑えることができる。また、遮光導体を形成することによって画素の開口率が低下することを、抑えることができる。
（４）さらに、前記半導体層の全体は、前記遮光導体と前記ゲート電極線とに重なる領域に位置してもよい。この構造によれば、半導体層に光があたることを、より効果的に抑えることができる。
（５）さらに、前記透明基板には画素電極が形成され、前記遮光導体と前記共通電極は前記画素電極よりも低い層に形成されてもよい。この構造によれば、遮光導体と共通電極が画素電極よりも高い層に形成される構造に比べて、遮光導体と半導体層との距離を小さくできる。その結果、半導体層に光があたることを、より効果的に抑えることができる。
（６）さらに、前記透明基板には光配向により形成された配向膜が形成され、前記遮光導体は前記配向膜よりも低い層に形成されてもよい。この構造によれば、配向膜を形成する工程で利用される光が半導体層にあたることを抑えることができる。
（７）本発明の他の態様では、前記透明基板の表示領域には電極線が形成され、前記薄膜トランジスタは、前記表示領域の外側の領域である周縁領域に形成され、前記電極線の端部に接続されるトランジスタであってもよい。そして、前記遮光導体と前記遮光導体が形成された前記電極は、前記周縁領域に形成された前記薄膜トランジスタの前記半導体層を覆ってもよい。この態様によれば、透明基板の周縁領域に形成される回路を構成する薄膜トランジスタの半導体層に、光があたることを抑えることができる。
（８）この態様では、前記透明基板の前記表示領域には共通電極が形成されてもよい。そして、前記遮光導体が形成された前記電極は、前記透明基板の前記周縁領域に形成され、前記共通電極に接続してもよい。この構造によれば、透明基板の周縁領域に形成された薄膜トランジスタの駆動により形成される不要電界を、周縁領域に形成された電極で遮ることができる。その結果、例えば液晶表示パネルにおいては、不要電界が画素領域の液晶層の動きに影響するのを抑えることができる。
（９）さらに、前記表示パネルは、前記透明基板の前記表示領域の画素に設けられる第１薄膜トランジスタと、前記第１薄膜トランジスタのチャネル部を構成する、酸化物半導体で形成された半導体層と、前記共通電極上に形成され、前記第１薄膜トランジスタの前記半導体層を覆う第１遮光導体と、前記透明電極の周縁領域に形成される前記薄膜トランジスタとして機能する第２薄膜トランジスタと、前記第２薄膜トランジスタを構成する前記半導体層を覆う前記遮光導体として機能し、且つ前記第１遮光導体と接続される第２遮光導体と、を含んでもよい。この構造によれば、表示領域に形成される第１薄膜トランジスタの半導体層に光があたることを抑え、且つ、透明基板の周縁領域に形成された第２薄膜トランジスタの半導体層に光があたることをも抑えることができる。
（１０）さらに、前記第１遮光導体は前記電極線の延伸方向に伸び、前記第２遮光導体は前記電極線の延伸方向に直交する方向に広がってもよい。この構造によれば、電極線の延伸方向とそれに直交する方向の双方において共通電極の電位が不均一となることを抑えることができる。
（１１）（７）の態様では、さらに、前記透明基板の周縁領域には、前記半導体層よりも低い層に形成された第１ゲート電極線と、前記透明基板の厚さ方向において前記第１ゲート電極線と対向し、前記遮光導体が形成された前記電極として機能する第２ゲート電極線とが形成されてもよい。この構造によれば、透明基板の周縁領域に形成された薄膜トランジスタの性能を向上できる。
（１２）前記表示パネルは、さらに、前記透明基板の前記表示領域の画素に設けられる第１薄膜トランジスタと、前記第１薄膜トランジスタのチャネル部を構成する、酸化物半導体で形成された半導体層と、前記透明基板の前記表示領域に形成された電極と、前記表示領域の前記電極上に形成され、前記第１薄膜トランジスタの前記半導体層を覆う第１遮光導体と、前記透明電極の周縁領域に形成される前記薄膜トランジスタとして機能する第２薄膜トランジスタと、前記第２のゲート電極線上に形成され、前記第２薄膜トランジスタを構成する前記半導体層を覆う第２遮光導体と、を含んでもよい。この構造によれば、表示領域に形成される第１薄膜トランジスタの半導体層に光があたることを抑え、且つ、透明基板の周縁領域に形成された第２薄膜トランジスタの半導体層に光があたることをも抑えることができる。
本発明の実施形態に係る液晶表示装置の概略図である。 本発明の第1の実施形態に係る液晶表示パネルを構成する第1透明基板の平面図である。 図２に示すＩＩＩ−ＩＩＩ線を切断面とする上記液晶表示パネルの断面図である。 図２に示すＩＶ−ＩＶ線を切断面とする上記液晶表示パネルの断面図である。 図２に示すＶ−Ｖ線を切断面とする第１透明基板の断面図である。 図２に示すＶＩ−ＶＩ線を切断面とする第１透明基板の断面図である。 本発明の第２の実施形態に係る液晶表示パネルを構成する第１透明基板の平面図である。 図７に示すＶＩＩＩ−ＶＩＩＩ線を切断面とする第１透明基板の断面図である。
以下、本発明の一実施形態について図面を参照しながら説明する。図１は本発明の実施形態に係る液晶表示装置１００の概略図である。
図１に示すように、液晶表示装置１００は、液晶表示パネル１と、液晶表示パネル１の背面に光を当てるバックライト装置１０２とを有している。また、液晶表示装置１００は、コントローラ１０３と、ゲートドライバ回路１０４と、ソースドライバ回路１０５とを有している。コントローラ１０３には外部装置から映像信号が入力される。コントローラ１０３は映像信号からタイミング制御信号を生成し、ゲートドライバ回路１０４に出力する。ゲートドライバ回路１０４は、タイミング制御信号に従って、後述するゲート電極線１１にゲート電圧を加える。また、コントローラ１０３は、液晶表示パネル１の各画素の階調値を表す信号を映像信号から生成し、当該信号をソースドライバ回路１０５に出力する。ソースドライバ回路１０５は入力された信号に従って後述するソース電極線１２に階調値に応じた画素電圧を加える。
[第１の実施形態]
図２は第１の実施形態に係る液晶表示パネル１を構成する第１透明基板１０の平面図である。図３及び図４は、それぞれ、図２に示すＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線を切断面とする液晶表示パネル１の断面図である。図２には画素が形成された表示領域と、第１透明基板１０の周縁領域（表示領域の外側の領域）とが示されている。図２では、周縁領域に形成され、ゲートドライバ回路１０４（具体的にはシフトレジスタ回路）を構成する薄膜トランジスタ３が示されている。
図３及び図４に示すように、液晶表示パネル１は互いに対向する第１透明基板１０と第２透明基板４０とを有している。透明基板１０，４０は例えばガラス基板や、プラスチック基板である。第１透明基板１０と第２透明基板４０との間には液晶層４が形成されている。
図３に示すように、第２透明基板４０にはカラーフィルタ４１が形成されている。カラーフィルタ４１は各画素に設けられている。隣接する２つのカラーフィルタ４１はブラックマトリクス４２で区画されている。
図１及び図２に示すように、第１透明基板１０の表示領域には複数のゲート電極線１１と複数のソース電極線１２とが形成されている。ソース電極線１２とゲート電極線１１は互いに直交する方向に伸び、格子状となっている。各画素は隣接する２つのソース電極線１２と隣接する２つのゲート電極線１１とによって囲まれている。ゲート電極線１１には、周縁領域に形成された薄膜トランジスタ３からゲート電圧が加えられる。ゲート電圧は複数のゲート電極線１１に順番に加えられる。ソース電極線１２には、ソースドライバ回路１０５から、各画素の階調値に応じた画素電圧が加えられる。電極線１１，１２は、例えばＣｕやＡｌで形成される。
図３に示すように、この例のゲート電極線１１は第１透明基板１０上に形成されている。すなわち、ゲート電極線１１は、第１透明基板１０に形成された積層構造における最も低い層に形成されている。ゲート電極線１１はゲート絶縁膜２１で覆われている。ゲート絶縁膜２１は例えば窒化膜（例えばＳｉＮｘ）である。ゲート絶縁膜２１の材料は必ずしもこれに限られない。ゲート絶縁膜２１上に第１保護絶縁膜２２が形成され、第１保護絶縁膜２２上に第２保護絶縁膜２３が形成されている。第１保護絶縁膜２２と第２保護絶縁膜２３は、後述する半導体層１４を保護するための絶縁膜である。ソース電極線１２は第２保護絶縁膜２３上に形成されている。
図３に示すように、各画素には、画素電極１５と、画素電極１５に接続された薄膜トランジスタ２（以下、ＴＦＴと称する）とが形成されている。液晶表示パネル１はＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式のパネルである。そのため、第１透明基板１０には、画素電極１５に加えて、共通電極１６が形成されている。１つの共通電極１６は複数の画素（例えば、全画素）に亘っている。画素電極１５と共通電極１６は透明導電材料（例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）や酸化亜鉛など）で形成されている。画素電極１５と共通電極１６は第１透明基板１０の厚さ方向において対向している。この例では、画素電極１５は共通電極１６よりも高い層、すなわち共通電極１６よりも液晶層４に近い層に形成されている。各画素電極１５にはスリットが形成さている。一方、この例の共通電極１６にはそのようなスリットは形成されておらず、全域において均等な厚さを有している。
図３及び図４に示すように、ＴＦＴ２はチャネル部を構成する半導体層１４を有している。また、ＴＦＴ２は、半導体層１４上に形成されるソース電極１２ａとドレイン電極１３ａとを有している。ソース電極１２ａはソース電極線１２から伸びている。ドレイン電極１３ａは画素電極１５に接続されている。
半導体層１４は酸化物半導体で形成されている。具体的には、半導体層１４は透明アモルファス酸化物半導体で形成されている。透明アモルファス酸化物半導体は、例えばＩｎ、Ｇａ、及びＺｎを含む半導体（例えばＩｎＧａＺｎＯ４）である。図４に示すように、半導体層１４は第１保護絶縁膜２２上に形成され、第２保護絶縁膜２３で覆われている。ソース電極１２ａとドレイン電極１３ａは、第２保護絶縁膜２３に形成されたスルーホールを通して半導体層１４に接している。保護絶縁膜２２，２３は例えば酸化膜（例えば酸化シリコン）である。酸化膜によれば酸化物半導体を好適に保護できる。
共通電極１６は、半導体層１４の上方に位置する部分（すなわち液晶層４と半導体層１４との間に位置する部分）を含み、半導体層１４を覆っている。図３及び図４に示すように、共通電極１６上には遮光導体１７が形成されている。すなわち、遮光導体１７は共通電極１６の液晶層４側に形成されている。遮光導体１７と共通電極１６は互いに接触している。遮光導体１７は、共通電極１６の材料である透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で、形成されている。遮光導体１７の材料は、例えばＣｕやＡｌ、Ｃｒ、Ｍｏなどである。遮光導体１７の良好な導電率により、共通電極１６の抵抗を低減できる。その結果、共通電極１６の電位が不均一になることを抑えることができる。
図２に示すように、遮光導体１７は、ゲート電極線１１に沿って伸びる線状である。そのため、ゲート電極線１１の延伸方向（図２においてＸ方向）において共通電極１６の電位に不均一が生じることを、防ぐことができる。また、遮光導体１７はゲート電極線１１の上方に位置している。すなわち、遮光導体１７はゲート電極線１１と重なる位置に形成されている。遮光導体１７のこのレイアウトによれば、遮光導体１７が画素の開口率を低下させる要因となることを、抑えることができる。この例の遮光導体１７の長さはゲート電極線１１の長さに対応している。換言すると、遮光導体１７はゲート電極線１１に相等する長さを有している。そのため、共通電極１６の電位が不均一となることを、より効果的に抑えることができる。
上述したように、遮光導体１７の材料は遮光性を有している。遮光導体１７は半導体層１４の上方に位置し、当該半導体層１４を覆っている。すなわち、遮光導体１７は半導体層１４と重なる位置に形成されている。その結果、半導体層１４に光があたることを遮光導体１７によって抑えることができる。
第１透明基板１０は、その最上層、すなわち液晶層４に接する層に配向膜２７を有している。この例の配向膜２７は光配向によって形成されている。すなわち、配向膜２７を構成する分子は光（具体的には紫外線）によって配向されている。遮光導体１７と共通電極１６は配向膜２７よりも低い層、すなわち配向膜２７よりも半導体層１４及び第１透明基板１０に近い層に形成されている。そのため、紫外線により配向膜２７を形成する製造工程において、紫外線が半導体層１４にあたることを抑えることができる。
すなわち、第１保護絶縁膜２２上に半導体層１４及び後述する半導体層３４を形成する。その後、半導体層１４，３４上に第２保護絶縁膜２３を形成し、第２保護絶縁膜２３上にソース電極線１２、ドレイン電極１３ａ、後述するソース電極線３２、及びドレイン電極線３３を形成する。その後、後述する絶縁膜２４、共通電極１６、遮光導体１７、絶縁膜２５、画素電極１５を、この順番で形成する。最後に、画素電極１５上に配向膜２７を形成し、紫外線により配向膜２７の分子を配向する。その際、紫外線が半導体層１４にあたることが、遮光導体１７によって抑えられる。
図２及び図３に示すように、半導体層１４はゲート電極線１１の上方に位置している。すなわち、半導体層１４はゲート電極線１１よりも液晶層４に近い層に形成され、且つ、ゲート電極線１１と重なる位置に位置している。ゲート電極線１１も遮光性を有する材料（例えば、上述したＣｕやＡｌ）で形成されている。そのため、ゲート電極線１１も、半導体層１４に光があたることを防ぐ。
図４に示すように、遮光導体１７とゲート電極線１１の双方は半導体層１４よりも大きな幅を有している。そして、半導体層１４の全体が、遮光導体１７とゲート電極線１１とに重なる領域に位置している。これにより、半導体層１４に光があたることを、より確実に防ぐことができる。
図２及び図４に示すように、この例の遮光導体１７の幅はゲート電極線１１の幅に対応している。換言すると、遮光導体１７の幅はゲート電極線１１の幅に相等している。そのため、ゲート電極線１１の幅により規定される開口率を低減することなく、半導体層１４に光があたることを効果的に抑えることができる。
なお、遮光導体１７の幅はゲート電極線１１よりも大きくてもよい。この構造によれば、外光や、配向膜２７の形成に利用される紫外線が半導体層１４にあたることを、より効果的に抑えることができる。この構造は、図３に示すように遮光導体１７と半導体層１４との距離がゲート電極線１１と半導体層１４との距離よりも大きい構造に、特に有効である。また、外光や紫外線がゲート電極線１１に反射して半導体層１４に向かうことを、より効果的に抑えることができる。
反対に、ゲート電極線１１の幅が遮光導体１７の幅よりも大きくてもよい。この構造によれば、バックライト装置１０２からの光が半導体層１４に当ることを、より効果的に抑えることができる。また、バックライト装置１０２からの光が遮光導体１７に反射して半導体層１４に向かうことを、より効果的に抑えることができる。
図３及び図４に示すように、遮光導体１７と共通電極１６は画素電極１５よりも低い層に形成されている。すなわち、遮光導体１７と共通電極１６は画素電極１５に比して半導体層１４及び第１透明基板１０に近い層に形成されている。このような構造では、遮光導体１７と共通電極１６が画素電極１５よりも高い層に形成される構造に比して、遮光導体１７と半導体層１４との距離が小さくなる。その結果、外光や配向膜２７の形成に利用される紫外線が半導体層１４に光があたることを、より効果的に抑えることができる。
この例では、図３に示すように、第２保護絶縁膜２３上に絶縁膜２４が形成されている。共通電極１６は絶縁膜２４上に形成されている。共通電極１６と遮光導体１７は絶縁膜２５で覆われている。絶縁膜２４，２５は例えば窒化膜（例えば窒化シリコン）である。画素電極１５は絶縁膜２５上に形成され、配向膜２７で覆われている。絶縁膜２４，２５にはスルーホールｈ１が形成されている。共通電極１６にはこのスルーホールｈ１の位置を避けるように開口が形成されている。画素電極１５はこのスルーホールｈ１を通してドレイン電極１３ａの端部に接続している。
第１透明基板１０の周縁領域の構造について説明する。図５は図２に示すＶ−Ｖ線を切断面とする第１透明基板１０の断面図であり、図６は図２に示すＶＩ−ＶＩ線を切断面とする第１透明基板１０の断面図である。
図２に示すように、第１透明基板１０の周縁領域には、ゲートドライバ回路１０４のシフトレジスタ回路を構成する薄膜トランジスタ（以下、ＴＦＴ３と称する）が形成されている。また、周縁領域にはＴＦＴ３のゲートとして機能するゲート電極線３１が形成されている。この例のゲート電極線３１はゲート電極線１１と同一方向に伸びている。ゲート電極線３１はゲート絶縁膜２１で覆われている（図５及び図６参照）。
ＴＦＴ３はゲート電極線１１の端部に接続されている。詳細には、図２に示すように、周縁領域には、ゲート電極線１１を挟んで互いに反対側に位置するドレイン電極線３３とソース電極線３２とが形成されている。ＴＦＴ３はドレイン電極線３３を通してゲート電極線１１の端部に接続されている。なお、このドレイン電極線３３とソース電極線３２も、上述のドレイン電極１３ａとソース電極線１２と同様に、第２保護絶縁膜２３上に形成されている。図６に示すように、ドレイン電極３３ａは、保護絶縁膜２２，２３及びゲート絶縁膜２１に形成されたスルーホールｈ２を通してゲート電極線１１に接続されている。
図５に示すように、ＴＦＴ３はチャネル部を構成する半導体層３４を有している。半導体層３４はゲート電極線３１の上方に位置している。すなわち、半導体層３４はゲート電極線３１と重なる位置に形成されている。ゲート電極線３１は半導体層３４よりも大きな幅を有し、半導体層３４の全域がゲート電極線３１と重なっている。ゲート電極線３１は、ゲート電極線１１と同様に、遮光性を有する材料（例えばＣｕやＡｌ）で形成されている。そのため、ゲート電極線３１は、半導体層３４に光があたることを防ぐ。この例では、半導体層３４は第１保護絶縁膜２２上に形成され、第２保護絶縁膜２３で覆われている。
図５に示すように、ＴＦＴ３はソース電極３２ａとドレイン電極３３ａとを有している。ソース電極３２ａはソース電極線３２からドレイン電極線３３に向かって伸びている。ドレイン電極３３ａはドレイン電極線３３からソース電極線３２に向かって伸びている。電極３２ａ，３３ａは第２保護絶縁膜２３上に形成され（図６参照）、第２保護絶縁膜２３に形成されたスルーホールを通して半導体層３４に接続している。
図５に示すように、この例のＴＦＴ３は、互いに平行な複数のソース電極３２ａと、互いに平行な複数のドレイン電極３３ａとを有している。ソース電極３２ａとドレイン電極３３ａは、ゲート電極線３１の延伸方向において交互に配置されている。この構造により、ＴＦＴ３の動作性能を向上できる。例えば、ＴＦＴ３の動作速度を増したり、ＴＦＴ３を通して流れる電流を増すことができる。なお、ＴＦＴ３は必ずしも交互に配置される複数のソース電極３２ａと複数のドレイン電極３３ａとを含んでいなくてもよい。
半導体層３４は、半導体層１４と同様に、酸化物半導体で形成されている。すなわち、半導体層３４は透明アモルファス酸化物半導体で形成されている。周縁領域には、共通電極１６と同様の透明導電材料で形成される電極３６が形成されている。電極３６は半導体層３４の上方に位置する部分（半導体層３４に重なる領域に位置する部分）を含み、半導体層３４を覆っている。この例の電極３６は共通電極１６と繋がっている（以下、電極３６を周縁共通電極と称する）。そのため、ＴＦＴ３を含むゲートドライバ回路１０４が出す不要電界を周縁共通電極３６で遮ることができ、その結果、不要電界が画素領域の液晶層４の駆動に影響するのを抑えることができる。周縁共通電極３６は共通電極１６と同じ層に形成されている。すなわち、周縁共通電極３６は絶縁膜２４上に形成されている。そのため、周縁共通電極３６は、共通電極１６を形成する工程で共通電極１６と一緒に形成され得る。
図５に示すように、周縁共通電極３６上には遮光導体３７が形成されている（以下、遮光導体３７を周縁遮光導体と称する）。周縁遮光導体３７と周縁共通電極３６は互いに接触している。周縁遮光導体３７は、遮光導体１７と同様に、共通電極１６，３６の材料である透明導電材料よりも高い導電率を有し、且つ遮光性を有する材料で形成されている。遮光導体３７の良好な導電率により、共通電極１６，３６の抵抗を低減できる。その結果、共通電極１６，３６の電位が不均一となることを抑えることができる。
図２に示すように、周縁遮光導体３７は遮光導体１７に接続している。すなわち、複数の遮光導体１７は周縁遮光導体３７からゲート電極線１１の延伸方向に伸びている。そのため、共通電極１６，３６の電位が不均一となることを、より効果的に抑えることができる。周縁遮光導体３７は、遮光導体１７と同じ層に形成されている。そのため、周縁遮光導体３７は、遮光導体１７を形成する工程で遮光導体１７と一緒に形成され得る。
上述したように、周縁遮光導体３７は遮光性を有する材料で形成されている。図５及び図６に示すように、周縁遮光導体３７は半導体層３４の上方に位置し、当該半導体層３４を覆っている。すなわち、周縁遮光導体３７は半導体層３４と重なる位置に位置する部分を含んでいる。そのため、半導体層３４に光があたることを防ぐことができる。この例では、周縁遮光導体３７は配向膜２７よりも低い層に位置している。そのため、配向膜２７の形成に利用される紫外線が半導体層３４にあたることを防ぐことができる。
この例の周縁共通電極３６と周縁遮光導体３７は、ゲート電極線１１の延伸方向に対して直交する方向（図２においてＹ方向）、すなわちソース電極線１２の延伸方向に広がっている。上述したように、表示領域に形成された遮光導体１７は、ゲート電極線１１の延伸方向に伸びている。すなわち、周縁共通電極３６と周縁遮光導体３７は、遮光導体１７及びゲート電極線１１の延伸方向に直交する方向に広がっている。そのため、共通電極１６の電位が不均一となることを、図２に示すＸ方向及びＹ方向の双方において抑えることができる。また、周縁遮光導体３７を利用することにより、ソース電極線１２に沿って伸び共通電極１６の抵抗を下げる電線（共通電極とスルーホールを介して接続する共通電極線）は、必ずしも表示領域の内側には必要とされなくなる。その結果、画素の開口率を増すことが可能となる。さらに、隣接する２つのゲート電極線３１の間の部分も、周縁遮光導体３７によって覆われる。そのため、半導体層３４に光があたることを、より効果的に抑えることができる。
また、本実施形態は、次のような構造の液晶表示パネルに対して有利である。すなわち、共通電極線が周縁領域に位置し且つ表示領域の側縁に沿って形成される。また、この共通電極線はソース電極線１２の層又はゲート電極線１１の層に形成される。周縁領域のＴＦＴ３は共通電極線のさらに外側に形成される。この構造では、共通電極線の幅だけＴＦＴ３が外側に位置するため、左右方向での周縁領域の幅が大きくなる。本実施形態では、共通電極１６の抵抗を下げる周縁遮光導体３７は共通電極１６上に形成されるため、上記構造に比して、ＴＦＴ３の位置を表示領域の側縁寄りに形成できる。その結果、周縁領域の幅、すなわち液晶表示パネル１０の側縁と表示領域の側縁との距離を狭めることができる。
この例の周縁遮光導体３７の長さ（Ｙ方向の長さ）はソース電極線１２の長さに対応している。換言すると、周縁遮光導体３７の長さはソース電極線１２の長さに相等している。また、図５に示すように、半導体層３４の全域が周縁遮光導体３７に重なっている。これにより、半導体層３４に光があたることを、より確実に抑えることができる。
図７は本発明の第２の実施形態に係る液晶表示パネルを構成する第１透明基板１１０の平面図である。図８は図７に示すＶＩＩＩ−ＶＩＩＩ線を切断面とする第１透明基板１１０の断面図である。これらの図では、第１の実施形態と同一の箇所には同一符号を付している。
第１透明基板１１０の構造は、周縁領域に形成された電極と遮光導体とに関して第１透明基板１０と相違し、その他の点は第１透明基板１０と同様である。すなわち、第１透明基板１１０の表示領域には、ゲート電極線１１、ソース電極線１２、ＴＦＴ２、画素電極１５、共通電極１６、及び遮光導体１７が形成されている。また、第１透明基板１１０の周辺領域にはＴＦＴ３が形成されている。
第１透明基板１１０の周縁領域には、ゲート電極線１３６（以下において第２ゲート電極線）が形成されている。第２ゲート電極線１３６は、ゲート電極線３１（以下において第１ゲート電極線と称する）と第１透明基板１１０の厚さ方向において対向し、ゲート電極線３１の延伸方向に伸びている。ＴＦＴ３は第１ゲート電極線３１と第２ゲート電極線１３６との間に位置している。ゲート電極線３１，１３６の双方にＴＦＴ３を駆動するゲート電圧が加えられる。この構造によれば、ＴＦＴ３の動作性能を向上できる。例えば、ＴＦＴ３の動作速度を増したり、ＴＦＴ３を流れる電流を増すことができる。第２ゲート電極線１３６は、上述の共通電極１６と同様に、透明導電材料で形成されている。第２ゲート電極線１３６は、共通電極１６と同じ層に位置している。すなわち、この例の第２ゲート電極線１３６は絶縁膜２４上に形成されている。第２ゲート電極線１３６は、共通電極１６を形成する工程と同じ工程において当該共通電極１６と一緒に形成される。なお、ゲート電極線１３６は共通電極１６に接続されていない。
ゲート電極線１３６上には遮光導体１３７が形成されている。遮光導体１３７は、遮光導体３７と同様に、ゲート電極線１３６の材料である透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で形成されている。遮光導体１３７の良好な導電率によって第２ゲート電極線１３６の抵抗を下げることができる。なお、遮光導体１３７は、表示領域に形成された遮光導体１７と同じ層に位置している。遮光導体１３７は、遮光導体１７を形成する工程と同じ工程で当該遮光導体１７と一緒に形成される。遮光導体１３７は遮光導体１７に接続されていない。
遮光導体１３７のサイズは第２ゲート電極線１３６のサイズに対応している。すなわち、遮光導体１３７と第２ゲート電極線１３６は実質的に同じ幅（Ｙ方向での幅である）を有している。また、遮光導体１３７は第２ゲート電極線１３６と実質的に同じ長さを有している。なお、遮光導体１３７の幅は第２ゲート電極線１３６の幅よりも僅かに小さくてもよい。
上述したように、遮光導体１３７は遮光性を有する材料で形成されている。遮光導体１３７は半導体層３４を覆っている。これにより、半導体層３４に光があたることを抑えることができる。例えば、外光や、配向膜２７の形成に利用される紫外線が半導体層３４にあたることを抑えることができる。
この例では、遮光導体１３７と第１ゲート電極線３１の双方は半導体層３４よりも大きな幅を有している。そして、半導体層３４の全域が遮光導体１３７と第１ゲート電極線３１とに重なる位置に位置している。これにより、半導体層３４に光があたることを、より効果的に抑えることができる。
この例の遮光導体１３７は、第１ゲート電極線３１の幅に対応する幅を有している。換言すると、遮光導体１３７の幅は第１ゲート電極線３１の幅に相等している。これにより、半導体層３４についての遮光機能を確保できる。
なお、遮光導体１３７は第１ゲート電極線３１よりも大きな幅を有してもよい。この構造によれば、外光や、配向膜２７の形成に利用される紫外線が半導体層３４にあたることを、より効果的に抑えることができる。また、遮光導体１３７の幅は第１ゲート電極線３１より小さくてもよい。
以上説明したように、液晶表示パネル１の第１透明基板１０，１１０には、ＴＦＴ２，３のチャネル部を構成する、酸化物半導体を材料とする半導体層１４，３４と、透明導電材料で形成され、半導体層１４，３４の上方に位置する電極１６，３６，１３６と、透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で電極１６，３６，１３６上に形成され、半導体層１４，３４を覆う遮光導体１７，３７，１３７と、が形成されている。この構造によれば、電極１６，３６，１３６の抵抗を下げながら、半導体層１４，３４に光があたることを抑えることができる。
なお、本発明は以上説明した実施形態に限られず、種々の変更が可能である。
例えば、第１透明基板１０の周縁領域には、必ずしも遮光導体１７，３７，１３７は必ずしも形成されなくてもよい。
また、周縁領域には、ソースドライバ回路１０５を構成するＴＦＴの半導体層を覆う遮光導体が形成されてもよい。
また、本発明はＶＡ（Ｖｉｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式やＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式など、共通電極が第２透明基板４０に形成される方式の液晶表示パネルに適用されてもよい。この場合、周縁領域にのみ遮光導体（具体的には上述した遮光導体３７又は遮光導体１３７）が形成されてもよい。また、第１透明基板に形成された画素電極のそれぞれに遮光導体が形成されてもよい。
また、本発明は液晶表示パネルだけでなく、有機ＥＬパネル（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｐａｎｅｌ）に適用されてもよい。この場合でも、有機ＥＬパネルに透明導電材料で形成される電極上に遮光導体を形成することで、電極の抵抗を低減できる。
１ 液晶表示パネル、２，３ 薄膜トランジスタ、４ 液晶層、１０，１１０ 第１透明基板、１１ ゲート電極線、１２ ソース電極線、１２ａ ソース電極、１３ａ ドレイン電極、１４ 半導体層、１５ 画素電極、１６ 共通電極、１７ 遮光導体、２１ ゲート絶縁膜、２２ 第１保護絶縁膜、２３ 第２保護絶縁膜、２４ 絶縁膜、２５ 絶縁膜、２７ 配向膜、３１ ゲート電極線、３２ ソース電極線、３２ａ ソース電極、３３ ドレイン電極線、３３ａ ドレイン電極、３４ 半導体層、３６ 周縁共通電極、３７ 遮光導体、４０ 第２透明基板、４１ カラーフィルタ、４２ ブラックマトリク、１００ 液晶表示装置、１３６ ゲート電極線、１３７ 遮光導体。

Claims (13)

  1. 薄膜トランジスタが形成された透明基板と、
    前記薄膜トランジスタのチャネル部を構成する、酸化物半導体を材料とする半導体層と、
    透明導電材料で前記透明基板に形成され、前記半導体層の上方に位置する電極と、
    前記透明導電材料よりも高い導電率を有し且つ遮光性を有する材料で前記電極上に形成され、前記半導体層を覆う遮光導体と、
    を備えることを特徴とする表示パネル。
  2. 請求項１に記載の表示パネルにおいて、
    前記薄膜トランジスタは前記透明基板の画素に設けられるトランジスタであり、
    前記電極は共通電極である、
    ことを特徴とする表示パネル。
  3. 請求項２に記載の表示パネルにおいて、
    前記透明基板には前記薄膜トランジスタに接続されるゲート電極線が形成され、
    前記遮光導体は前記ゲート電極線に沿って伸びている、
    ことを特徴とする表示パネル。
  4. 請求項３に記載の表示パネルにおいて、
    前記半導体層の全体は、前記遮光導体と前記ゲート電極線とに重なる領域に位置している、
    ことを特徴とする表示パネル。
  5. 請求項２に記載の表示パネルにおいて、
    前記透明基板には画素電極が形成され、
    前記遮光導体と前記共通電極は前記画素電極よりも低い層に形成されている、
    ことを特徴とする表示パネル。
  6. 請求項２に記載の表示パネルにおいて、
    前記透明基板には光配向により形成された配向膜が形成され、
    前記遮光導体は前記配向膜よりも低い層に形成されている、
    ことを特徴とする表示パネル。
  7. 請求項１に記載の表示パネルにおいて、
    前記透明基板の表示領域には電極線が形成され、
    前記薄膜トランジスタは、前記表示領域の外側の領域である周縁領域に形成され、且つ前記電極線の端部に接続されるトランジスタであり、
    前記遮光導体と前記遮光導体が形成された前記電極は、前記周縁領域に形成された前記薄膜トランジスタの前記半導体層を覆っている、
    ことを特徴とする表示パネル。
  8. 請求項７に記載の表示パネルにおいて、
    前記透明基板の前記表示領域には共通電極が形成され、
    前記遮光導体が形成された前記電極は、前記透明基板の前記周縁領域に形成され、前記共通電極に接続している、
    ことを特徴とする表示パネル。
  9. 請求項８に記載の表示パネルにおいて、
    前記透明基板の前記表示領域の画素に設けられる第１薄膜トランジスタと、
    前記第１薄膜トランジスタのチャネル部を構成する、酸化物半導体で形成された半導体層と、
    前記共通電極上に形成され、前記第１薄膜トランジスタの前記半導体層を覆う第１遮光導体と、
    前記透明電極の周縁領域に形成される前記薄膜トランジスタとして機能する第２薄膜トランジスタと、
    前記第２薄膜トランジスタを構成する前記半導体層を覆う前記遮光導体として機能し、且つ前記第１遮光導体と接続される第２遮光導体と、
    を備えることを特徴とする表示パネル。
  10. 請求項９に記載の表示パネルにおいて、
    前記第1遮光導体は前記電極線の延伸方向に伸びており、
    前記第２遮光導体は前記電極線の延伸方向に直交する方向に広がっている、
    ことを特徴とする表示パネル。
  11. 請求項７に記載の表示パネルにおいて、
    前記透明基板の周縁領域には、前記半導体層よりも低い層に形成された第１ゲート電極線と、前記透明基板の厚さ方向において前記第１ゲート電極線と対向し、前記遮光導体が形成された前記電極として機能する第２ゲート電極線とが形成されている、
    ことを特徴とする表示パネル。
  12. 請求項１１に記載の表示パネルにおいて、
    前記透明基板の前記表示領域の画素に設けられる第１薄膜トランジスタと、
    前記第１薄膜トランジスタのチャネル部を構成する、酸化物半導体で形成された半導体層と、
    前記透明基板の前記表示領域に形成された電極と、
    前記表示領域の前記電極上に形成され、前記第１薄膜トランジスタの前記半導体層を覆う第１遮光導体と、
    前記透明電極の周縁領域に形成される前記薄膜トランジスタとして機能する第２薄膜トランジスタと、
    前記第２のゲート電極線上に形成され、前記第２薄膜トランジスタを構成する前記半導体層を覆う第２遮光導体と、
    を備えることを特徴とする表示パネル。
  13. 請求項１に記載の表示パネルを含む表示装置。
JP2011271138A 2011-12-12 2011-12-12 表示パネル、及び表示装置 Active JP5979627B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011271138A JP5979627B2 (ja) 2011-12-12 2011-12-12 表示パネル、及び表示装置
US13/708,225 US8941201B2 (en) 2011-12-12 2012-12-07 Display panel and display device
CN201210558584.5A CN103165626B (zh) 2011-12-12 2012-12-11 显示板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011271138A JP5979627B2 (ja) 2011-12-12 2011-12-12 表示パネル、及び表示装置

Publications (2)

Publication Number Publication Date
JP2013122536A true JP2013122536A (ja) 2013-06-20
JP5979627B2 JP5979627B2 (ja) 2016-08-24

Family

ID=48571151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011271138A Active JP5979627B2 (ja) 2011-12-12 2011-12-12 表示パネル、及び表示装置

Country Status (3)

Country Link
US (1) US8941201B2 (ja)
JP (1) JP5979627B2 (ja)
CN (1) CN103165626B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015055767A (ja) * 2013-09-12 2015-03-23 株式会社ジャパンディスプレイ 液晶表示パネル
JP2015188054A (ja) * 2013-10-22 2015-10-29 株式会社半導体エネルギー研究所 表示装置
JP2015191001A (ja) * 2014-03-27 2015-11-02 株式会社飯沼ゲージ製作所 紫外線遮光材および表示装置の基板の光学処理方法
JP2017203936A (ja) * 2016-05-13 2017-11-16 三菱電機株式会社 薄膜トランジスタ基板および液晶表示装置
JP2018146921A (ja) * 2017-03-09 2018-09-20 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法
JP2020065046A (ja) * 2012-11-16 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2020134558A (ja) * 2019-02-13 2020-08-31 三菱電機株式会社 アレイ基板、液晶表示装置及びアレイ基板の製造方法
JP2020140214A (ja) * 2013-07-25 2020-09-03 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089244B1 (ko) 2012-12-11 2020-03-17 엘지디스플레이 주식회사 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
CN104347641B (zh) * 2013-08-05 2018-02-06 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
KR102193091B1 (ko) * 2014-05-22 2020-12-21 엘지디스플레이 주식회사 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법
US20150346478A1 (en) * 2014-05-30 2015-12-03 Qualcomm Mems Technologies, Inc. Protection of Thin Film Transistors in a Display Element Array from Visible and Ultraviolet Light
CN105261712B (zh) * 2015-08-31 2017-07-25 上海和辉光电有限公司 一种柔性oled显示面板
KR102514320B1 (ko) * 2015-12-24 2023-03-27 삼성디스플레이 주식회사 표시 장치
CN106206617A (zh) * 2016-08-29 2016-12-07 武汉华星光电技术有限公司 基于低温多晶硅的阵列基板及其制作方法
CN109884821B (zh) * 2019-04-19 2022-04-22 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN111474786B (zh) * 2020-05-12 2021-07-06 深圳市华星光电半导体显示技术有限公司 液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980480A (ja) * 1995-09-13 1997-03-28 Sony Corp 液晶表示装置
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2010002821A (ja) * 2008-06-23 2010-01-07 Hitachi Displays Ltd 液晶表示装置
JP2011054951A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011181592A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials アクティブマトリクス表示装置及びアクティブマトリクス表示装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160409A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH0973100A (ja) * 1995-09-06 1997-03-18 Canon Inc 液晶表示装置の製造方法
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP4234376B2 (ja) * 2002-08-28 2009-03-04 東芝松下ディスプレイテクノロジー株式会社 表示装置及び電子機器
KR101719350B1 (ko) 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980480A (ja) * 1995-09-13 1997-03-28 Sony Corp 液晶表示装置
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2010002821A (ja) * 2008-06-23 2010-01-07 Hitachi Displays Ltd 液晶表示装置
JP2011054951A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011181592A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials アクティブマトリクス表示装置及びアクティブマトリクス表示装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020065046A (ja) * 2012-11-16 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2021093546A (ja) * 2012-11-16 2021-06-17 株式会社半導体エネルギー研究所 半導体装置
JP2020140214A (ja) * 2013-07-25 2020-09-03 株式会社半導体エネルギー研究所 表示装置
JP2015055767A (ja) * 2013-09-12 2015-03-23 株式会社ジャパンディスプレイ 液晶表示パネル
JP2015188054A (ja) * 2013-10-22 2015-10-29 株式会社半導体エネルギー研究所 表示装置
JP2015191001A (ja) * 2014-03-27 2015-11-02 株式会社飯沼ゲージ製作所 紫外線遮光材および表示装置の基板の光学処理方法
JP2017203936A (ja) * 2016-05-13 2017-11-16 三菱電機株式会社 薄膜トランジスタ基板および液晶表示装置
US10656482B2 (en) 2016-05-13 2020-05-19 Mitsubishi Electric Corporation Thin-film transistor substrate and liquid crystal display
JP2018146921A (ja) * 2017-03-09 2018-09-20 パナソニック液晶ディスプレイ株式会社 液晶表示装置
US11150526B2 (en) 2017-03-09 2021-10-19 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device comprising a first light shielding unit having an opening that overlaps a contact hole and is entirely surrouned by the first light shielding unit
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法
JP2020134558A (ja) * 2019-02-13 2020-08-31 三菱電機株式会社 アレイ基板、液晶表示装置及びアレイ基板の製造方法

Also Published As

Publication number Publication date
US8941201B2 (en) 2015-01-27
CN103165626B (zh) 2016-05-04
US20130146867A1 (en) 2013-06-13
JP5979627B2 (ja) 2016-08-24
CN103165626A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5979627B2 (ja) 表示パネル、及び表示装置
US20230043478A1 (en) Liquid crystal display device
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
KR102652674B1 (ko) 초고 해상도 액정 표시장치
US9261746B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
JP2012255840A (ja) 表示装置および電子機器
US8587738B2 (en) Liquid crystal display device and manufacturing method thereof
JP6340193B2 (ja) 液晶表示装置
CN109307949B (zh) 显示设备
KR101992341B1 (ko) 액정 표시 장치
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
KR20150085440A (ko) 액정 표시 장치
KR20080046042A (ko) 표시 패널
JP6375165B2 (ja) 表示装置
KR20080062901A (ko) 액정표시소자
KR20160132245A (ko) 표시장치
WO2014054558A1 (ja) 半導体装置及び表示装置
US20150255616A1 (en) Semiconductor device and display device
US20170139285A1 (en) Liquid crystal display device
KR20160007981A (ko) 액정 표시 장치
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR20150070647A (ko) 액정 표시 장치
US20230389370A1 (en) Display device and method for manufacturing display device
KR20080070312A (ko) 표시 패널

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160719

R150 Certificate of patent or registration of utility model

Ref document number: 5979627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250