JPH0980480A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0980480A JPH0980480A JP23486895A JP23486895A JPH0980480A JP H0980480 A JPH0980480 A JP H0980480A JP 23486895 A JP23486895 A JP 23486895A JP 23486895 A JP23486895 A JP 23486895A JP H0980480 A JPH0980480 A JP H0980480A
- Authority
- JP
- Japan
- Prior art keywords
- black matrix
- liquid crystal
- display device
- crystal display
- pixel array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 駆動基板の画素アレイ部と周辺部のブラック
マトリクスが同一電位に接地されていることによる不良
率の発生を回避した液晶表示装置を提供する。 【解決手段】 本発明の駆動基板１は、画素アレイ部
２、画素アレイ部を動作させる周辺部３および外部接続
端子４で大略構成される。画素アレイ部上に形成された
第１ブラックマトリクス（図のハッチング部分）と、周
辺部上３に形成された第２ブラックマトリクスとに分離
され、前記第２ブラックマトリクスは電気的に浮遊して
形成されている。 【効果】 従って、第２ブラックマトリクスの短絡等の
不良発生が抑制され、製造工程が安定するとともに、液
晶表示装置の表示品質を向上することができる。
マトリクスが同一電位に接地されていることによる不良
率の発生を回避した液晶表示装置を提供する。 【解決手段】 本発明の駆動基板１は、画素アレイ部
２、画素アレイ部を動作させる周辺部３および外部接続
端子４で大略構成される。画素アレイ部上に形成された
第１ブラックマトリクス（図のハッチング部分）と、周
辺部上３に形成された第２ブラックマトリクスとに分離
され、前記第２ブラックマトリクスは電気的に浮遊して
形成されている。 【効果】 従って、第２ブラックマトリクスの短絡等の
不良発生が抑制され、製造工程が安定するとともに、液
晶表示装置の表示品質を向上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶パネル等によって代表される液晶表示装置
に関し、更に詳しくは、液晶表示装置の画素開口部以外
を遮閉するブラックマトリクスの構造に関するものであ
る。
クス型の液晶パネル等によって代表される液晶表示装置
に関し、更に詳しくは、液晶表示装置の画素開口部以外
を遮閉するブラックマトリクスの構造に関するものであ
る。
【０００２】
【従来の技術】先ず、図３を参照して従来技術の液晶表
示装置について簡潔に説明する。図３は従来技術の液晶
表示装置の一例を示す模式的な平面図である。
示装置について簡潔に説明する。図３は従来技術の液晶
表示装置の一例を示す模式的な平面図である。
【０００３】図示のように従来技術の液晶表示装置の駆
動基板１は、画素アレイ部２、画素アレイ部を動作させ
る周辺部３および外部接続端子４で大略構成される。画
素アレイ部２は、画素電極５およびそのスイッチング駆
動用の薄膜トランジスタ(Thin Film Transistor:以下、
単に「ＴＦＴ」と記す）６を包含して構成される。
動基板１は、画素アレイ部２、画素アレイ部を動作させ
る周辺部３および外部接続端子４で大略構成される。画
素アレイ部２は、画素電極５およびそのスイッチング駆
動用の薄膜トランジスタ(Thin Film Transistor:以下、
単に「ＴＦＴ」と記す）６を包含して構成される。
【０００４】周辺部３は、垂直駆動回路７ａ、７ｂ、水
平駆動回路８および補償回路９を包含して構成される。
周辺部３の垂直駆動回路７ａ、７ｂには走査線Ｙが接続
され、水平駆動回路８および補償回路９には信号線Ｘが
接続されている。走査線Ｙおよび信号線Ｘは画素アレイ
部２まで延在し、画素アレイ部のＴＦＴ６に接続されて
いる。補償回路９は、例えばビデオ信号印加時の遅延に
よる縦スジの発生を抑える縦スジ除去回路等から構成さ
れている。
平駆動回路８および補償回路９を包含して構成される。
周辺部３の垂直駆動回路７ａ、７ｂには走査線Ｙが接続
され、水平駆動回路８および補償回路９には信号線Ｘが
接続されている。走査線Ｙおよび信号線Ｘは画素アレイ
部２まで延在し、画素アレイ部のＴＦＴ６に接続されて
いる。補償回路９は、例えばビデオ信号印加時の遅延に
よる縦スジの発生を抑える縦スジ除去回路等から構成さ
れている。
【０００５】かかる構成において、駆動基板１には詳細
は後述するが、画素電極５やＴＦＴ６が含まれる画素ア
レイ部２の領域に加えて、周辺部３の領域にも延在して
設けられたブラックマトリクス（図のハッチング部分）
が形成されている。これは、画素電極を除く部分におけ
る光漏れを防止し、画質向上を図ることを目的としてい
る。
は後述するが、画素電極５やＴＦＴ６が含まれる画素ア
レイ部２の領域に加えて、周辺部３の領域にも延在して
設けられたブラックマトリクス（図のハッチング部分）
が形成されている。これは、画素電極を除く部分におけ
る光漏れを防止し、画質向上を図ることを目的としてい
る。
【０００６】このブラックマトリクスの断面構造につ
き、図４の断面図を参照して説明を加える。図４は図３
におけるＢ−Ｂ線上の断面図である。
き、図４の断面図を参照して説明を加える。図４は図３
におけるＢ−Ｂ線上の断面図である。
【０００７】図４における従来技術の液晶表示装置は、
石英ガラス等からなる駆動基板１と、ガラス等からなる
対向基板１０とが所定の間隙（数μｍ）を保持して接合
されたパネル構造を有し、その間隙に液晶を挟持して構
成されている。また、図４に示した断面図は、画素アレ
イ部２と周辺部３の分離部に相当する部分であり、それ
ぞれのＴＦＴが略同一プロセスによって形成されるよう
になっている。
石英ガラス等からなる駆動基板１と、ガラス等からなる
対向基板１０とが所定の間隙（数μｍ）を保持して接合
されたパネル構造を有し、その間隙に液晶を挟持して構
成されている。また、図４に示した断面図は、画素アレ
イ部２と周辺部３の分離部に相当する部分であり、それ
ぞれのＴＦＴが略同一プロセスによって形成されるよう
になっている。
【０００８】即ち、駆動基板１は、駆動回路や後述する
画素電極を駆動するＴＦＴ６と、このＴＦＴ６を被覆す
る第１層間絶縁膜１１と、その上にパターニング形成さ
れかつＴＦＴ６に接続するＡｌ（アルミニウム）等の配
線電極１２、配線電極１２を被覆する第２層間絶縁膜１
３、更に、その上にパターニング形成され下方のＴＦＴ
６を遮光するブラックマトリクス１４とが画素アレイ部
２や周辺部３領域に渡って形成されている。従来、この
ブラックマトリクス１４は、画素アレイ部２への印加電
位が互いに影響を受け合うことがないように、後述する
対向電極（Ｖｃｏｍ電極）のＶｃｏｍ電位に接地されて
いる。このブラックマトリクス１４は、平坦化膜１５に
よって被覆されている。また、画素アレイ部２の配線電
極１２には、コンタクトホールを介してＴＦＴ６のドレ
インＤと電気接続する画素電極１６がパターニング形成
されている。画素電極１６は例えばＩＴＯ(Indium-Tin
Oxide)やＳｎＯ2 等の透明導電膜からなる。
画素電極を駆動するＴＦＴ６と、このＴＦＴ６を被覆す
る第１層間絶縁膜１１と、その上にパターニング形成さ
れかつＴＦＴ６に接続するＡｌ（アルミニウム）等の配
線電極１２、配線電極１２を被覆する第２層間絶縁膜１
３、更に、その上にパターニング形成され下方のＴＦＴ
６を遮光するブラックマトリクス１４とが画素アレイ部
２や周辺部３領域に渡って形成されている。従来、この
ブラックマトリクス１４は、画素アレイ部２への印加電
位が互いに影響を受け合うことがないように、後述する
対向電極（Ｖｃｏｍ電極）のＶｃｏｍ電位に接地されて
いる。このブラックマトリクス１４は、平坦化膜１５に
よって被覆されている。また、画素アレイ部２の配線電
極１２には、コンタクトホールを介してＴＦＴ６のドレ
インＤと電気接続する画素電極１６がパターニング形成
されている。画素電極１６は例えばＩＴＯ(Indium-Tin
Oxide)やＳｎＯ2 等の透明導電膜からなる。
【０００９】一方、対向基板１０の内表面には同じく透
明導電膜からなる対向電極１７が全面的に形成されてい
る。なお、対向基板１０には、駆動基板１の画素電極に
整合するようにブラックマスク（図示省略）を形成し、
液晶表示装置の遮光効果をより高める場合もある。
明導電膜からなる対向電極１７が全面的に形成されてい
る。なお、対向基板１０には、駆動基板１の画素電極に
整合するようにブラックマスク（図示省略）を形成し、
液晶表示装置の遮光効果をより高める場合もある。
【００１０】
【発明が解決しようとする課題】従来技術の液晶表示装
置においては、ブラックマトリクスは画素アレイ部と周
辺部も一体的に同一電位に接地されているのが一般的で
ある。そのため、生産工程上発生する異物、静電ダメー
ジ等の影響により、駆動回路の配線等が前述のブラック
マトリクスの接地電位と短絡して、生産工程の不良率を
高めるばかりか、液晶表示装置の生産効率を低下させる
という不具合点がある。
置においては、ブラックマトリクスは画素アレイ部と周
辺部も一体的に同一電位に接地されているのが一般的で
ある。そのため、生産工程上発生する異物、静電ダメー
ジ等の影響により、駆動回路の配線等が前述のブラック
マトリクスの接地電位と短絡して、生産工程の不良率を
高めるばかりか、液晶表示装置の生産効率を低下させる
という不具合点がある。
【００１１】本発明は以上の点を考慮してなされたもの
で、駆動基板の画素アレイ部と周辺部のブラックマトリ
クスが一括して同一電位に接地されていることによる不
良率の発生を回避した液晶表示装置を提供しようとする
ものである。
で、駆動基板の画素アレイ部と周辺部のブラックマトリ
クスが一括して同一電位に接地されていることによる不
良率の発生を回避した液晶表示装置を提供しようとする
ものである。
【００１２】
【課題を解決するための手段】上述の従来技術の課題を
解決するために以下の手段を講じた。即ち、本発明にか
かる液晶表示装置は基本的な構成として、マトリクス状
に配置した画素電極と、前記画素電極を個々にスイッチ
ング駆動する薄膜トランジスタを有する駆動基板と、対
向基板とを備えている。駆動基板は、画素電極および薄
膜トランジスタを包含する画素アレイ部と、その画素ア
レイ部を動作させる駆動回路を包含する周辺部に区分さ
れ、画素アレイ部上にはパターニング形成された第１ブ
ラックマトリクス、周辺部上にはパターニング形成され
た第２ブラックマトリクスを備えている。そして、第２
ブラックマトリクスは、第１ブラックマトリクスとは完
全に分離され、電気的に浮遊して形成されている。
解決するために以下の手段を講じた。即ち、本発明にか
かる液晶表示装置は基本的な構成として、マトリクス状
に配置した画素電極と、前記画素電極を個々にスイッチ
ング駆動する薄膜トランジスタを有する駆動基板と、対
向基板とを備えている。駆動基板は、画素電極および薄
膜トランジスタを包含する画素アレイ部と、その画素ア
レイ部を動作させる駆動回路を包含する周辺部に区分さ
れ、画素アレイ部上にはパターニング形成された第１ブ
ラックマトリクス、周辺部上にはパターニング形成され
た第２ブラックマトリクスを備えている。そして、第２
ブラックマトリクスは、第１ブラックマトリクスとは完
全に分離され、電気的に浮遊して形成されている。
【００１３】好ましくは、第１ブラックマトリクスと第
２ブラックマトリクスの分離部は、駆動基板上または対
向基板上にパターニング形成された第３ブラックマトリ
クスによって遮光されている。また、その第３ブラック
マトリクスは、駆動基板の構成要素である配線電極等と
もに一括してパターニング形成される。
２ブラックマトリクスの分離部は、駆動基板上または対
向基板上にパターニング形成された第３ブラックマトリ
クスによって遮光されている。また、その第３ブラック
マトリクスは、駆動基板の構成要素である配線電極等と
もに一括してパターニング形成される。
【００１４】本発明の液晶表示装置によれば、画素アレ
イ部上に形成された第１ブラックマトリクスと、周辺部
上に形成された第２ブラックマトリクスとは完全に分離
され、第２ブラックマトリクスは電気的に浮遊して形成
されている。かかる構成により、第２ブラックマトリク
スの短絡等の発生が抑制されるととともに、第２ブラッ
クマトリクスのノイズ等の影響が画素アレイ部上に形成
された第１ブラックマトリクスに及ぶことなく、液晶表
示装置の品質を向上することができる。
イ部上に形成された第１ブラックマトリクスと、周辺部
上に形成された第２ブラックマトリクスとは完全に分離
され、第２ブラックマトリクスは電気的に浮遊して形成
されている。かかる構成により、第２ブラックマトリク
スの短絡等の発生が抑制されるととともに、第２ブラッ
クマトリクスのノイズ等の影響が画素アレイ部上に形成
された第１ブラックマトリクスに及ぶことなく、液晶表
示装置の品質を向上することができる。
【００１５】
【発明の実施の形態】以下、図１および図２を参照して
本発明の液晶表示装置の実施の形態を説明する。なお、
従来技術で記載した事項と共通する部分には同一の参照
符合を付し、それらの説明を一部省略する。また、対向
基板については重複するためその説明を省略する。
本発明の液晶表示装置の実施の形態を説明する。なお、
従来技術で記載した事項と共通する部分には同一の参照
符合を付し、それらの説明を一部省略する。また、対向
基板については重複するためその説明を省略する。
【００１６】先ず、図１を参照して本発明の液晶表示装
置の構成を説明する。図１は本発明の液晶表示装置の一
例を示す模式的な平面図である。
置の構成を説明する。図１は本発明の液晶表示装置の一
例を示す模式的な平面図である。
【００１７】図示のように、本発明の液晶表示装置の駆
動基板１は、画素アレイ部２、画素アレイ部を動作させ
る周辺部３および外部接続端子４で大略構成される。画
素アレイ部２は、画素電極５およびそのスイッチング駆
動用のＴＦＴ６を包含して構成される。周辺部３は垂直
駆動回路７ａ、７ｂ、水平駆動回路８、および縦スジ除
去回路等の補償回路９を包含して構成される。周辺部３
の垂直駆動回路７ａ、７ｂには走査線Ｙが接続され、水
平駆動回路８および補償回路９には信号線Ｘが接続され
ている。これらは画素アレイ部２まで延在し、画素アレ
イ部のＴＦＴ６に接続されている。
動基板１は、画素アレイ部２、画素アレイ部を動作させ
る周辺部３および外部接続端子４で大略構成される。画
素アレイ部２は、画素電極５およびそのスイッチング駆
動用のＴＦＴ６を包含して構成される。周辺部３は垂直
駆動回路７ａ、７ｂ、水平駆動回路８、および縦スジ除
去回路等の補償回路９を包含して構成される。周辺部３
の垂直駆動回路７ａ、７ｂには走査線Ｙが接続され、水
平駆動回路８および補償回路９には信号線Ｘが接続され
ている。これらは画素アレイ部２まで延在し、画素アレ
イ部のＴＦＴ６に接続されている。
【００１８】かかる構成において、駆動基板１に設けら
れたブラックマトリクスは、詳細は後述するが、画素ア
レイ部２上に形成された第１ブラックマトリクス（図の
ハッチング部分）と、周辺部上３に形成された第２ブラ
ックマトリクスと、これらの分離部を遮光する第３ブラ
ックマトリクスに分離されて形成されている。
れたブラックマトリクスは、詳細は後述するが、画素ア
レイ部２上に形成された第１ブラックマトリクス（図の
ハッチング部分）と、周辺部上３に形成された第２ブラ
ックマトリクスと、これらの分離部を遮光する第３ブラ
ックマトリクスに分離されて形成されている。
【００１９】これらブラックマトリクスの断面構造につ
いて、図２の断面図を参照して更に詳しい説明を加え
る。図２は図１におけるＡ−Ａ線上の断面図である。
いて、図２の断面図を参照して更に詳しい説明を加え
る。図２は図１におけるＡ−Ａ線上の断面図である。
【００２０】図２に示した断面図において、駆動基板１
は、駆動回路や後述する画素電極を駆動するＴＦＴ６
と、このＴＦＴ６を被覆する第１層間絶縁膜１１、その
上にパターニング形成されるとともに、ＴＦＴ６に接続
する例えばＡｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｗまたはこれらの
合金からなる配線電極１２、配線電極１２と同一プロセ
スで形成されるととともに、後述する第１、第２ブラッ
クマトリクスの分離部を遮光する第３ブラックマトリク
ス１０３、配線電極１２や第３ブラックマトリクス１０
３を被覆するＰＳＧ、ＮＳＧ、ＳｉＯ2 、ＳｉＮ等から
なる第２層間絶縁膜１３で構成される。
は、駆動回路や後述する画素電極を駆動するＴＦＴ６
と、このＴＦＴ６を被覆する第１層間絶縁膜１１、その
上にパターニング形成されるとともに、ＴＦＴ６に接続
する例えばＡｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｗまたはこれらの
合金からなる配線電極１２、配線電極１２と同一プロセ
スで形成されるととともに、後述する第１、第２ブラッ
クマトリクスの分離部を遮光する第３ブラックマトリク
ス１０３、配線電極１２や第３ブラックマトリクス１０
３を被覆するＰＳＧ、ＮＳＧ、ＳｉＯ2 、ＳｉＮ等から
なる第２層間絶縁膜１３で構成される。
【００２１】画素アレイ部２には、画素アレイ部２を遮
光するＴｉ、Ｍｏ、Ｗ、Ｃｒ等の金属膜、若しくはこれ
らの合金をプラズマＣＶＤ法やスパッタリング法にてパ
ターニングした第１ブラックマトリクス１０１が形成さ
れている。この第１ブラックマトリクス１０１は、例え
ば対向電極のＶｃｏｍ電位に接地されている。
光するＴｉ、Ｍｏ、Ｗ、Ｃｒ等の金属膜、若しくはこれ
らの合金をプラズマＣＶＤ法やスパッタリング法にてパ
ターニングした第１ブラックマトリクス１０１が形成さ
れている。この第１ブラックマトリクス１０１は、例え
ば対向電極のＶｃｏｍ電位に接地されている。
【００２２】周辺部３には、周辺部３を遮光する第２ブ
ラックマトリクス１０２が同様にパターニング形成され
るとともに、本発明の特徴事項として、第２ブラックマ
トリクス１０２は電気的に浮遊して形成されている。第
１ブラックマトリクス１０１および第２ブラックマトリ
クス１０２は、平坦化膜１５によって被覆されている。
配線電極１２には、コンタクトホールを介してＴＦＴ６
のドレインＤと電気接続する画素電極１６がマトリクス
状に常法に準じてパターニング形成されて構成されてい
る。
ラックマトリクス１０２が同様にパターニング形成され
るとともに、本発明の特徴事項として、第２ブラックマ
トリクス１０２は電気的に浮遊して形成されている。第
１ブラックマトリクス１０１および第２ブラックマトリ
クス１０２は、平坦化膜１５によって被覆されている。
配線電極１２には、コンタクトホールを介してＴＦＴ６
のドレインＤと電気接続する画素電極１６がマトリクス
状に常法に準じてパターニング形成されて構成されてい
る。
【００２３】かかる構成の本発明の液晶表示装置の動作
を説明する。図１において、外部ＩＣ（図示省略）から
外部接続端子４を介して入力されたビデオ信号や各種制
御信号は垂直駆動回路７ａ、７ｂ、水平駆動回路８およ
び補償回路９に入力される。ＴＦＴ６では、垂直駆動回
路７ａ、７ｂに接続された走査線Ｙから供給される選択
パルスに応動して、水平駆動回路８から信号線Ｘを介し
て供給されるビデオ信号を制御し、画素電極５に供給す
る。画素電極５ではこの画素毎に制御されたビデオ信号
によって液晶を電圧印加方向に捩じれて倒立させ、この
液晶による旋光性を利用して本発明の液晶表示装置の情
報表示等がなされる。
を説明する。図１において、外部ＩＣ（図示省略）から
外部接続端子４を介して入力されたビデオ信号や各種制
御信号は垂直駆動回路７ａ、７ｂ、水平駆動回路８およ
び補償回路９に入力される。ＴＦＴ６では、垂直駆動回
路７ａ、７ｂに接続された走査線Ｙから供給される選択
パルスに応動して、水平駆動回路８から信号線Ｘを介し
て供給されるビデオ信号を制御し、画素電極５に供給す
る。画素電極５ではこの画素毎に制御されたビデオ信号
によって液晶を電圧印加方向に捩じれて倒立させ、この
液晶による旋光性を利用して本発明の液晶表示装置の情
報表示等がなされる。
【００２４】本発明の液晶表示装置によれば、画素アレ
イ部２の第１ブラックマトリクスと、周辺部の第２ブラ
ックマトリクスは完全に分離され、第２ブラックマトリ
クスは電気的に浮遊しているため、第２ブラックマトリ
クスの製造工程上の不良の影響が第１ブラックマトリク
スに及ぶことなく、液晶表示装置の品質が安定するとと
もに、第１ブラックマトリクスおよび第２ブラックマト
リクスのノイズ等の影響が相互に及ぶことがないため、
画素アレイ部２に安定した情報を表示できるようにな
る。
イ部２の第１ブラックマトリクスと、周辺部の第２ブラ
ックマトリクスは完全に分離され、第２ブラックマトリ
クスは電気的に浮遊しているため、第２ブラックマトリ
クスの製造工程上の不良の影響が第１ブラックマトリク
スに及ぶことなく、液晶表示装置の品質が安定するとと
もに、第１ブラックマトリクスおよび第２ブラックマト
リクスのノイズ等の影響が相互に及ぶことがないため、
画素アレイ部２に安定した情報を表示できるようにな
る。
【００２５】本発明は前記実施の形態例に限定されず、
種々の実施形態を採ることができる。例えば、本実施の
形態例では駆動基板にのみブラックマトリクスを形成し
た例について説明したが、対向基板にも所定の方法によ
りブラックマスクを形成して駆動基板と併用するように
してもよい。特に、第３ブラックマトリクスは駆動基板
の配線電極と同一プロセスにて形成する方法について例
示したが、駆動基板の他の位置に形成することも、また
対向基板上に形成することも可能であり、本発明は第３
ブラックマトリクスの形成位置に限定されない。更に、
本発明は以上示した実施形態にとらわれず様々な形態に
発展できることは言うまでもない。
種々の実施形態を採ることができる。例えば、本実施の
形態例では駆動基板にのみブラックマトリクスを形成し
た例について説明したが、対向基板にも所定の方法によ
りブラックマスクを形成して駆動基板と併用するように
してもよい。特に、第３ブラックマトリクスは駆動基板
の配線電極と同一プロセスにて形成する方法について例
示したが、駆動基板の他の位置に形成することも、また
対向基板上に形成することも可能であり、本発明は第３
ブラックマトリクスの形成位置に限定されない。更に、
本発明は以上示した実施形態にとらわれず様々な形態に
発展できることは言うまでもない。
【００２６】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、画素アレイ部上に形成された第１ブラッ
クマトリクスと、周辺部上に形成された第２ブラックマ
トリクスとは完全に分離され、第２ブラックマトリクス
は電気的に浮遊して形成されている。そのため、第２ブ
ラックマトリクスの不良発生が抑制される効果がある。
また、第２ブラックマトリクスの不良発生が抑制される
ことから、駆動回路の動作が安定化するとともに、駆動
回路の動作マージンが上がり、駆動回路の転送パルスの
ばらつきの減少によって、液晶表示装置の表示品質を向
上することが可能となる。
装置によれば、画素アレイ部上に形成された第１ブラッ
クマトリクスと、周辺部上に形成された第２ブラックマ
トリクスとは完全に分離され、第２ブラックマトリクス
は電気的に浮遊して形成されている。そのため、第２ブ
ラックマトリクスの不良発生が抑制される効果がある。
また、第２ブラックマトリクスの不良発生が抑制される
ことから、駆動回路の動作が安定化するとともに、駆動
回路の動作マージンが上がり、駆動回路の転送パルスの
ばらつきの減少によって、液晶表示装置の表示品質を向
上することが可能となる。
【図１】 本発明の液晶表示装置の一例を示す模式的な
平面図である。
平面図である。
【図２】 図１におけるＡ−Ａ線上の断面図である。
【図３】 従来技術の液晶表示装置の一例を示す模式的
な平面図である。
な平面図である。
【図４】 図３におけるＢ−Ｂ線上の断面図である。
１ 駆動基板 ２ 画素アレイ部 ３ 周辺部 ４ 外部接続端子 ５ 画素電極 ６ 薄膜トランジスタ（ＴＦＴ） ７ａ、７ｂ 垂直駆動回路 ８ 水平駆動回路 ９ 補償回路 １０ 対向基板 １１ 第１層間絶縁膜 １２ 配線電極 １３ 第２層間絶縁膜 １４ ブラックマトリクス １５ 平坦化膜 １６ 画素電極 １７ 対向電極 １０１ 第１ブラックマトリクス １０２ 第２ブラックマトリクス １０３ 第３ブラックマトリクス
Claims (3)
- 【請求項１】 マトリクス状に配置した画素電極と、前
記画素電極を個々にスイッチング駆動する薄膜トランジ
スタを有する駆動基板と、対向基板とを備えた液晶表示
装置であって、 前記駆動基板は、 前記画素電極および前記薄膜トランジスタを包含する画
素アレイ部と、 前記画素アレイ部を動作させる駆動回路を包含する周辺
部に区分され、 更に、前記画素アレイ部上にパターニング形成された第
１ブラックマトリクスと、 前記周辺部上にパターニング形成された第２ブラックマ
トリクスとを備え、 該第２ブラックマトリクスは、該第１ブラックマトリク
スとは完全に分離されるとともに、電気的に浮遊して形
成されることを特徴とする液晶表示装置。 - 【請求項２】 該第１ブラックマトリクスと該第２ブラ
ックマトリクスの分離部は、前記駆動基板上または前記
対向基板上にパターニング形成された第３ブラックマト
リクスによって遮光されていることを特徴とする請求項
１に記載の液晶表示装置。 - 【請求項３】 該第３ブラックマトリクスは、前記駆動
基板の配線電極とともに一括してパターニング形成され
ることを特徴とする請求項２に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23486895A JPH0980480A (ja) | 1995-09-13 | 1995-09-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23486895A JPH0980480A (ja) | 1995-09-13 | 1995-09-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0980480A true JPH0980480A (ja) | 1997-03-28 |
Family
ID=16977604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23486895A Pending JPH0980480A (ja) | 1995-09-13 | 1995-09-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0980480A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132765A2 (en) * | 1997-02-27 | 2001-09-12 | Seiko Epson Corporation | Liquid crystal device |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| KR100490052B1 (ko) * | 1997-07-15 | 2005-09-02 | 삼성전자주식회사 | 전자기 간섭을 최소화한 액정 표시 장치 |
| KR100513651B1 (ko) * | 1998-06-26 | 2005-12-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| US7745829B2 (en) | 1999-02-23 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and fabrication method thereof |
| JP2013122536A (ja) * | 2011-12-12 | 2013-06-20 | Panasonic Liquid Crystal Display Co Ltd | 表示パネル、及び表示装置 |
| JP2015004710A (ja) * | 2013-06-19 | 2015-01-08 | 凸版印刷株式会社 | 表示装置用基板の製造方法及び表示装置用基板、表示装置 |
-
1995
- 1995-09-13 JP JP23486895A patent/JPH0980480A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1132765A3 (en) * | 1997-02-27 | 2001-11-21 | Seiko Epson Corporation | Liquid crystal device |
| US6704068B2 (en) | 1997-02-27 | 2004-03-09 | Seiko Epson Corporation | LCD having a particular light-shield and connection |
| US6717633B2 (en) | 1997-02-27 | 2004-04-06 | Seiko Epson Corporatoin | Apparatus for providing light shielding in a liquid crystal display |
| EP1132765A2 (en) * | 1997-02-27 | 2001-09-12 | Seiko Epson Corporation | Liquid crystal device |
| KR100490052B1 (ko) * | 1997-07-15 | 2005-09-02 | 삼성전자주식회사 | 전자기 간섭을 최소화한 액정 표시 장치 |
| KR100513651B1 (ko) * | 1998-06-26 | 2005-12-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| JP2016048686A (ja) * | 1999-02-23 | 2016-04-07 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2018200467A (ja) * | 1999-02-23 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7745829B2 (en) | 1999-02-23 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and fabrication method thereof |
| US8030659B2 (en) | 1999-02-23 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7233372B2 (en) | 2001-10-04 | 2007-06-19 | Seiko Epson Corporation | Electro-optical device with a gap of the light shielding layer being in a non-overlapping condition with the drain and the source in plan view |
| US7362397B2 (en) | 2001-10-04 | 2008-04-22 | Seiko Epson Corporation | Electro-optical device with a gap of the light shielding layer being in a non-overlapping condition with the drain and the source in plan view |
| US7061567B2 (en) | 2001-10-04 | 2006-06-13 | Seiko Epson Corporation | Electro-optical device with a plurality of first and second sets of frame shielding films that defines the image display region |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| JP2013122536A (ja) * | 2011-12-12 | 2013-06-20 | Panasonic Liquid Crystal Display Co Ltd | 表示パネル、及び表示装置 |
| JP2015004710A (ja) * | 2013-06-19 | 2015-01-08 | 凸版印刷株式会社 | 表示装置用基板の製造方法及び表示装置用基板、表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210437B2 (ja) | 液晶表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US5285301A (en) | Liquid crystal display device having peripheral dummy lines | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| US6268895B1 (en) | Liquid crystal display device having light shield in periphery of display | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3164489B2 (ja) | 液晶表示パネル | |
| US6011600A (en) | Transistor matrix device wherein light is shielded by gaps between n-th and n+1-th picture element electrodes by n+1-th capacitance bus line | |
| JPH08328040A (ja) | アクティブマトリックス液晶ディスプレイデバイス | |
| JP2002040480A (ja) | 液晶表示装置 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| US9507231B2 (en) | Display device | |
| JPH0980480A (ja) | 液晶表示装置 | |
| JPH06273802A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0843854A (ja) | 液晶表示装置 | |
| JP3307174B2 (ja) | 液晶表示装置 | |
| JP2741886B2 (ja) | 液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JPH08146462A (ja) | 液晶表示装置及びその製造方法 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPH08297301A (ja) | 液晶表示装置 | |
| JPH09127547A (ja) | 液晶表示装置 |