CN101369080A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101369080A
CN101369080A CNA200810129860XA CN200810129860A CN101369080A CN 101369080 A CN101369080 A CN 101369080A CN A200810129860X A CNA200810129860X A CN A200810129860XA CN 200810129860 A CN200810129860 A CN 200810129860A CN 101369080 A CN101369080 A CN 101369080A
Authority
CN
China
Prior art keywords
mentioned
wiring layer
electrode
display device
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810129860XA
Other languages
English (en)
Other versions
CN101369080B (zh
Inventor
境武志
松本克巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN101369080A publication Critical patent/CN101369080A/zh
Application granted granted Critical
Publication of CN101369080B publication Critical patent/CN101369080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本发明提供一种显示装置,包括具有多个子像素的显示板和用于驱动上述多个子像素的驱动电路,上述显示板具有基板,上述驱动电路具有形成在上述基板上的薄膜晶体管,上述薄膜晶体管的半导体层由多晶硅构成,其中,上述薄膜晶体管具有:形成在上述基板上的源电极、半导体层和漏电极;形成在上述源电极、上述半导体层和上述漏电极上的栅极绝缘膜;在上述栅极绝缘膜之上,形成于上述半导体层上的栅电极;形成在上述栅电极上的绝缘膜;以及在上述绝缘膜上覆盖上述栅电极的至少一部分而形成的金属层。

Description

显示装置
技术领域
本发明涉及显示装置,尤其涉及具有由多晶硅构成的薄膜晶体管(TFT,Thin Film Transistor)的显示装置。
背景技术
以往,作为液晶显示装置之一被公知的有:在每一像素中具有有源元件并使该有源元件进行开关工作的有源矩阵型液晶显示装置。
作为该有源矩阵型液晶显示装置之一被公知的有:使用由多晶硅来构成半导体层的薄膜晶体管(以下称为多晶硅薄膜晶体管)作为有源元件的TFT方式的有源矩阵型液晶显示装置。
在使用多晶硅薄膜晶体管作为有源元件的液晶显示组件(以下称为Poly-SiTr-TFT液晶显示组件)的液晶显示板中,在石英或玻璃基板上将多晶硅薄膜晶体管配置形成为矩阵状。由于多晶硅薄膜晶体管的工作速度高于半导体层由非晶硅构成的薄膜晶体管的工作速度,因此,在Poly-SiTr-TFT液晶显示组件的液晶显示板中,其外围电路也可以在同一基板上制作。
发明内容
上述多晶硅薄膜晶体管通过低温多晶硅技术等而形成在玻璃基板上。
但是,在散热性较低的玻璃基板上形成的多晶硅薄膜晶体管中存在如下问题,即,在利用10V以上的高栅极电压、10V以上的高漏极电压进行导通工作时,由于500μA级以上的漏电流而成为至少100℃以上的高温,因该自发热引起的特性变动将有损产品的可靠性。
本发明是为解决上述现有技术的问题而做出的,本发明的目的在于提供如下这样的技术:在显示装置中,可以防止由于形成在散热性低的基板上的、半导体层由多晶硅构成的薄膜晶体管的自发热引起的特性变动。
本发明的上述及其他目的和新特征将通过本说明书的记载和附图而得以明确。
简要说明本申请公开的发明中的代表性技术方案如下。
一种显示装置,包括具有多个子像素的显示板、和用于驱动上述多个子像素的驱动电路,上述驱动电路具有薄膜晶体管,上述薄膜晶体管的半导体层由多晶硅构成,其中,将薄膜晶体管形成在基板(例如散热性较低的玻璃基板)上,且用由热传导率高的金属构成的金属层(例如栅极布线层、或源极布线层、或漏极布线层)隔着绝缘膜覆盖薄膜晶体管的栅电极,上述薄膜晶体管是在通常的电路工作下就会流过500μA以上电流而自发热的薄膜晶体管。
由此,在本发明中,将薄膜晶体管导通工作时产生的热通过金属层而散热,从而能够抑制特性变动。
简要说明本申请公开的发明中代表性技术方案所得到的效果如下。
根据本发明的显示装置,可以防止由于形成在散热性低的基板上的、半导体层由多晶硅构成的薄膜晶体管的自发热而引起的特性变动。
附图说明
图1是表示本发明实施例的液晶显示组件的液晶显示板的等效电路的图。
图2是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的电极构造的俯视图。
图3是表示沿图2的A-A’剖切线的截面构造的剖视图。
图4是表示沿图2的A-A’剖切线的截面构造的另一例子的剖视图。
图5是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图。
图6是表示沿图5的A-A’剖切线的截面构造的剖视图。
图7是表示沿图5的A-A’剖切线的截面构造的另一例子的剖视图。
图8是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图。
图9是表示沿图8的A-A’剖切线的截面构造的剖视图。
图10是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图。
图11是表示沿图10的A-A’剖切线的截面构造的剖视图。
图12是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图。
具体实施方式
以下,参照附图详细说明本发明的实施例。
在用于说明实施例的所有附图中,对同样构件标注相同附图标记并省略其重复说明。
图1是表示本发明实施例的液晶显示组件的液晶显示板的等效电路的图。
在图1中,100表示显示部,110表示水平移位寄存器电路(也称为图像线移位寄存器),120表示垂直移位寄存器电路(也称为扫描线移位寄存器)。
显示部100具有配置成矩阵状的子像素,各子像素配置在相邻的两条扫描线(栅极信号线或水平信号线)(G0~Gm)、与相邻的两条图像线(漏极信号线或垂直信号线)(D1~Dn)交叉的区域(4条信号线所围起来的区域)内。
各子像素具有像素晶体管(TFT),该像素晶体管(TFT)是半导体层由多晶体构成的薄膜晶体管。配置成矩阵状的各子像素的各列中每一列的像素晶体管(TFT)的漏电极分别与图像线(D1~Dn)连接,各像素晶体管(TFT)的源电极与子像素电极(PX)连接。
漏电极和源电极本来取决于其间的偏压极性,因此,在本实施例的组件中,由于其极性在工作中反转,所以漏电极、源电极在工作中交替,但在本说明书中,为了便于说明,将一方电极固定为漏电极、另一方电极固定为源电极来进行说明。配置成矩阵状的各子像素的各行中每一行的像素晶体管(TFT)的栅电极分别与扫描线(G0~Gm)连接,该扫描线(G0~Gm)与水平移位寄存器电路110连接。各像素晶体管(TFT)在对栅电极施加正的偏压时导通,在对栅电极施加负的偏压时截止。由于在像素电极(PX)与对置电极(CT)之间设有液晶层,因此,在各像素电极(PX)等效连接液晶电容(LC),在前级的扫描线(G0~Gm)与像素电极(PX)之间连接有保持电容(Cadd)。
图1中的水平移位寄存器电路110、垂直移位寄存器电路120是液晶显示板内的电路(以下称为外围电路)。这些外围电路与构成各子像素的有源元件的像素晶体管(TFT)相同,由使用多晶硅作为半导体层的薄膜晶体管(以下称为多晶硅薄膜晶体管)构成,这些多晶硅薄膜晶体管与构成各子像素的有源元件的像素晶体管(TFT)同时形成。
在本实施例中,在每1H期间(扫描期间),自垂直移位寄存器电路120依次对各扫描线(G0~Gm)输出扫描线选择信号。由此,栅电极与扫描线(G0~Gm)连接的像素晶体管(TFT)在1H期间内导通。
另外,在本实施例中,对各图像线(D1~Dn)的每一图像线设置开关晶体管(SW1~SWn)。该开关晶体管(SW1~SWn)在1H期间(扫描期间)内利用从水平移位寄存器电路110输出的H电平的移位输出而依次导通,使图像线(D1~Dn)与视频信号线(SO)连接。
以下,简单说明本实施例的液晶显示板的工作。
图1所示的水平移位寄存器电路110利用起动脉冲和垂直驱动用时钟信号而依次选择扫描线(G0~Gm),对选择出的扫描线(G0~Gm)输出正的偏压。
由此,栅电极与所选择的扫描线(G0~Gm)连接的像素晶体管(TFT)导通。
另外,水平移位寄存器电路110利用起动脉冲和水平驱动用时钟信号而在1H期间(扫描期间)内依次使开关晶体管(SW1~SWn)导通,使图像线(D1~Dn)与视频信号线(SO)连接。
由此,视频信号线(SO)的视频信号(视频信号的电压)输出到图像线(D1~Dn),对栅电极与所选择的扫描线(G0~Gm)连接的像素晶体管(TFT)成为导通的子像素写入所接收的视频信号(视频信号的电压),在液晶显示板上显示图像。
图2是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的电极构造的俯视图,图3是表示沿图2的A-A’剖切线的截面构造的剖视图。
如图2、图3所示,本实施例的外围电路内的多晶硅薄膜晶体管包括:形成在基板(例如玻璃基板)24上的源电极22、半导体层21和漏电极23;形成在源电极22、半导体层21和漏电极23上的栅极绝缘膜25;在栅极绝缘膜25上形成于半导体层21上的栅电极1;形成在栅电极1上的层间绝缘膜26;形成在层间绝缘膜26上的源极布线层3、栅极布线层2和漏极布线层4;覆盖源极布线层3、栅极布线层2、以及漏极布线层4的保护膜27。
而且,源极布线层3通过形成在栅极绝缘膜25和层间绝缘膜26上的连接孔6而与源电极22连接,漏极布线层4通过形成在栅极绝缘膜25和层间绝缘膜26上的连接孔6而与漏电极23连接,栅极布线层2通过形成在层间绝缘膜26上的连接孔6而与栅电极1连接。另外,源极布线层3、栅极布线层2和漏极布线层4由金属层(例如铝、钼、钨)构成。
图2、图3所示的多晶硅薄膜晶体管的特征在于,隔着层间绝缘膜26用热传导率较高的、例如由铝、钼、钨等金属构成的栅极布线层2来覆盖形成在半导体层21上的栅电极1。
由此,在工作时,流过500μA级以上电流的多晶硅薄膜晶体管在工作中产生的热可以通过该栅极布线层2散热,因此,可以防止因多晶硅薄膜晶体管的自发热而引起的特性变动。
即多晶硅薄膜晶体管的工作时的自发热会导致使阈值电压(Vth)等晶体管特性发生变动,但利用本实施例的构造可抑制该特性变动,其结果,可提高电路工作寿命,提高可靠性。
即使在栅极布线层2没有覆盖栅电极1的全部,而是覆盖栅电极1的一部分的构造中也会发挥上述效果,因此,如图4所示,只要栅极布线层2的端部位于栅电极内,即从与基板24正交的方向观察时,只要栅极布线层2的端部位于栅极宽度(w)内,就可以期待上述效果。而且,图4相当于沿图2的B-B’剖切线的截面构造。
图5是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图,图6是表示沿图5的A-A’剖切线的截面构造的剖视图。
图5、图6所示的多晶硅薄膜晶体管的特征在于,隔着层间绝缘膜26用热传导率较高的、例如由铝、钼、钨等金属构成的源极布线层3来覆盖形成在半导体层21上的栅电极1。
图5、图6所示的构造也可发挥上述效果。即使源极布线层3不覆盖栅电极1的全部、而是覆盖栅电极1的一部分的构造也会发挥上述效果,因此,如图7所示,只要源极布线层3的端部位于栅电极内、即从与基板24正交的方向观察时源极布线层3的端部位于栅极长度(L)内,就可期待上述效果。
图8是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图,图9是表示沿图8的A-A’剖切线的截面构造的剖视图。
图8、图9所示的多晶硅薄膜晶体管的特征在于,隔着层间绝缘膜26用热传导率较高的、例如由铝、钼、钨等金属构成的漏极布线层4来覆盖形成在半导体层21上的栅电极1。
图8、图9所示的构造也可发挥上述效果。即使漏极布线层4不覆盖栅电极1的全部、而是覆盖栅电极1的一部分的构造也会发挥上述效果,因此,只要漏极布线层4的端部位于栅电极内、即从与基板24正交的方向观察时漏极布线层4的端部位于图7所示的栅极长度(L)内,就可期待上述效果。
图10是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图,图11是表示沿图10的A-A’剖切线的截面构造的剖视图。
图10、图11所示的多晶硅薄膜晶体管的特征在于,隔着层间绝缘膜26用热传导率较高的、例如由铝、钼、钨等金属构成的源极布线层3和漏极布线层4来覆盖形成在半导体层21上的栅电极1。此时,源极布线层3和漏极布线层4隔着预定间隔而配置在栅电极上。
图10、图11所示的构造也可发挥上述效果。只要从与基板24正交的方向观察时源极布线层3的端部和漏极布线层4的端部位于图7所示的栅极长度(L)内,就可期待上述效果。
图12是表示本发明实施例的外围电路内的、使用多晶硅作为半导体层的多晶硅薄膜晶体管的另一例子的电极构造的俯视图。
图12所示的多晶硅薄膜晶体管的特征在于,在使源电极或漏电极与栅电极为相同电位的二极管连接的多晶硅薄膜晶体管中,隔着层间绝缘膜26用热传导率较高的、例如由铝、钼、钨等金属构成的漏极布线层4来覆盖形成在半导体层21上的栅电极1。
图12所示的构造也可发挥上述效果。只要从与基板24正交的方向观察时漏极布线层4的端部位于图4所示的栅极宽度(w)内或图7所示的栅极长度(L)内,就可期待上述效果。
如上所述,根据本实施例,由于将多晶硅薄膜晶体管形成在基板(例如散热性较低的玻璃基板)上,且用由热传导率较高的金属构成的金属层(例如栅极布线层、或源极布线层、或漏极布线层)隔着绝缘膜覆盖多晶硅薄膜晶体管的栅电极,因此,多晶硅薄膜晶体管导通工作时产生的热通过金属层散热,从而可抑制特性变动。由此,可提高电路工作寿命,提高产品可靠性。
另外,本实施例的上述构造适用于在通常的电路工作下就会流过500μA以上电流而自发热的多晶硅薄膜晶体管时效果尤其明显。
并且,基板24不限于玻璃基板,即使使用具有与玻璃基板同等程度的热膨胀系数的基板,通过应用本实施例的上述构造,也可以防止因多晶硅薄膜晶体管的自发热而引起特性变动。
另外,在上述说明中,对将本发明适用于液晶显示装置的实施例进行了说明,但本发明并不限于此,不言而喻,本发明也可以适用于例如使用有机EL元件等的EL显示装置。
以上,基于上述实施例具体说明了由本发明人完成的发明,但本发明不限于上述实施例,而是在不脱离其要旨的范围内可以进行各种变更。

Claims (10)

1.一种显示装置,包括具有多个子像素的显示板和用于驱动上述多个子像素的驱动电路,其中,
上述显示板具有基板,
上述驱动电路具有形成在上述基板上的薄膜晶体管,
上述薄膜晶体管的半导体层由多晶硅构成,
其特征在于,
上述薄膜晶体管具有:
形成在上述基板上的源电极、半导体层和漏电极;
形成在上述源电极、上述半导体层和上述漏电极上的栅极绝缘膜;
在上述栅极绝缘膜上,形成在上述半导体层上的栅电极;
形成在上述栅电极上的绝缘膜;以及
在上述绝缘膜上,覆盖上述栅电极的至少一部分而形成的金属层。
2.根据权利要求1所述的显示装置,其特征在于,
从与上述基板正交的方向观察时,上述金属层的端部位于上述栅电极内。
3.根据权利要求1所述的显示装置,其特征在于,
上述金属层是铝层。
4.根据权利要求1所述的显示装置,其特征在于,
上述薄膜晶体管是在工作时流过500μA以上电流的薄膜晶体管。
5.根据权利要求1所述的显示装置,其特征在于,
上述基板是玻璃基板。
6.根据权利要求1所述的显示装置,其特征在于,
上述金属层是与上述栅电极连接的栅极布线层。
7.根据权利要求1所述的显示装置,其特征在于,
上述金属层是与上述源电极连接的源极布线层。
8.根据权利要求1所述的显示装置,其特征在于,
上述金属层是与上述漏电极连接的漏极布线层。
9.根据权利要求1所述的显示装置,其特征在于,
上述金属层是与上述源电极连接的源极布线层和与上述漏电极连接的漏极布线层,
上述源极布线层和上述漏极布线层隔着预定间隔而配置在上述栅电极上。
10.根据权利要求1所述的显示装置,其特征在于,
上述金属层是虚设布线层。
CN200810129860XA 2007-08-15 2008-08-14 显示装置 Active CN101369080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007211791 2007-08-15
JP2007-211791 2007-08-15
JP2007211791A JP2009049080A (ja) 2007-08-15 2007-08-15 表示装置

Publications (2)

Publication Number Publication Date
CN101369080A true CN101369080A (zh) 2009-02-18
CN101369080B CN101369080B (zh) 2011-04-13

Family

ID=40362260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810129860XA Active CN101369080B (zh) 2007-08-15 2008-08-14 显示装置

Country Status (3)

Country Link
US (1) US8124980B2 (zh)
JP (1) JP2009049080A (zh)
CN (1) CN101369080B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125385A (zh) * 2016-09-08 2016-11-16 武汉华星光电技术有限公司 一种改善基板内缩变形的方法
CN107731856A (zh) * 2013-02-27 2018-02-23 株式会社半导体能源研究所 半导体装置、驱动电路及显示装置
CN109859647A (zh) * 2019-03-29 2019-06-07 上海天马微电子有限公司 一种显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183061B2 (ja) 2019-01-31 2022-12-05 株式会社ジャパンディスプレイ 表示装置及びトランジスタ
JP2021027082A (ja) 2019-07-31 2021-02-22 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
US4896149A (en) * 1988-01-19 1990-01-23 Tektronix, Inc. Addressing structure using ionizable gaseous medium
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JP2738315B2 (ja) 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
TW486581B (en) * 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Tft電極基板
JP4151194B2 (ja) * 2000-04-17 2008-09-17 セイコーエプソン株式会社 トランジスタアレイ基板および電気光学装置
JP2003140185A (ja) * 2001-10-31 2003-05-14 Seiko Epson Corp 電気光学装置及び電子機器並びに薄膜トランジスタ
JP4736371B2 (ja) * 2004-07-30 2011-07-27 セイコーエプソン株式会社 電気光学装置、及び投射型表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731856A (zh) * 2013-02-27 2018-02-23 株式会社半导体能源研究所 半导体装置、驱动电路及显示装置
CN107731856B (zh) * 2013-02-27 2022-02-01 株式会社半导体能源研究所 半导体装置、驱动电路及显示装置
CN106125385A (zh) * 2016-09-08 2016-11-16 武汉华星光电技术有限公司 一种改善基板内缩变形的方法
CN106125385B (zh) * 2016-09-08 2019-03-12 武汉华星光电技术有限公司 一种改善基板内缩变形的方法
CN109859647A (zh) * 2019-03-29 2019-06-07 上海天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20090045408A1 (en) 2009-02-19
JP2009049080A (ja) 2009-03-05
CN101369080B (zh) 2011-04-13
US8124980B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
KR100400626B1 (ko) 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치
JP6388657B2 (ja) アレイ基板及び液晶表示パネル並びにその駆動方法
US10527901B2 (en) Liquid crystal display device
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
JP6004560B2 (ja) 表示装置
US10073556B2 (en) Liquid crystal display device with touch panel
TWI408473B (zh) 液晶顯示器
US9620533B2 (en) Liquid crystal display having white pixels
CN101369080B (zh) 显示装置
US20160033834A1 (en) Liquid crsytal display
KR101641958B1 (ko) 액정 표시 장치
CN105372891A (zh) 一种阵列基板、显示装置
CN1617034B (zh) 液晶显示器
JP2007025658A (ja) 液晶表示装置
KR102602169B1 (ko) 표시 장치
US20150116615A1 (en) Display device
CN105022198A (zh) Z反转类型显示装置和制造该z反转类型显示装置的方法
US9984637B2 (en) Array substrate and manufacturing method thereof, display panel and driving method thereof
KR101733150B1 (ko) 액정 표시 장치
KR20090036920A (ko) 표시기판, 이를 갖는 표시장치 및 그 구동방법
US10991326B2 (en) Liquid crystal display panel and correction method therefor
JP2010066719A (ja) 表示装置
KR20090043750A (ko) 액정표시장치
KR102330865B1 (ko) 액정 표시 장치
KR20210044340A (ko) 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20110928

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090218

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20110413

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.