KR102330865B1

KR102330865B1 - 액정 표시 장치

Info

Publication number: KR102330865B1
Application number: KR1020170065200A
Authority: KR
Inventors: 공민석; 우인철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-05-26
Filing date: 2017-05-26
Publication date: 2021-11-24
Also published as: KR20180129330A

Abstract

본 발명은 저온 잔상을 해결함으로써 저온의 차량 또는 외부 환경에서도 표시 화질이 저하되지 않는 액정 표시 장치에 관한 것으로서, 본 발명에 의한 액정 표시장치는 하부 기판 상에 매트릭스 형태로 구비되는 복수의 서브 화소들과, 상기 서브 화소 각각에 구비되는 박막 트랜지스터와, 박막 트랜지스터의 소스 전극과 접속된 화소 전극 및 화소 전극과 전계를 형성하는 공통 전극을 포함한다. 여기서, 상기 서브 화소들 중 대각선 방향으로 인접한 두 서브 화소에 구비된 박막 트랜지스터는 연결부에 의해 서로 연결되어 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것으로, 특히 저온 환경에서 발생하는 잔상을 개선할 수 있는 액정 표시 장치에 관한 것이다.

액정 표시장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 이를 이용한 액정 표시장치는 매트릭스 형태로 배열된 복수의 화소를 구비하고, 각 화소에는 화소 전극, 공통 전극, 박막 트랜지스터 및 스토리지 커패시터가 구비된다. 이 때 박막 트랜지스터는 게이트 신호에 응답하여 데이터 신호를 각 화소에 구비된 화소 전극에 공급하고, 그 결과 화소 전극과 공통 전극 사이에는 전계가 발생한다. 이 때 각 화소에서 발생하는 전계의 크기에 따라 액정 분자들의 배열 방향이 가변되고, 이를 통해 편광판을 투과하는 광 투과율을 조절함으로써 영상을 표시한다.

근래에는 액정 표시 장치를 차량 또는 외부 환경에서 사용되는 경우가 늘어나고 있다. 이같은 차량 또는 외부 환경에 노출된 액정 표시 장치는 외부 환경에 노출되거나, 특히 고온 및 저온에서도 표시 화질이 저하되지 않고 안정적으로 구동할 수 있는 신뢰성이 요구된다.

그러나, 영하 30도 이하의 저온 환경에서 박막 트랜지스터는 게이트 신호에 응답하여 구동하기까지의 구동 시간이 지연되는 특성을 갖는다. 그 결과, 화소 전극에 데이터 신호가 공급되는 시간 및 각 화소에서 전계가 발생하는 시간이 지연된다. 따라서 액정 분자들의 응답 시간도 지연되며, 종래의 액정 표시 장치는 이로 인한 초기 저온 잔상 불량이 발생하여 화질이 저하된다.

본 발명은 상기 과제를 해결하기 위하여 안출된 것으로, 저온 잔상을 해결함으로써 저온의 차량 또는 외부 환경에서도 표시 화질이 저하되지 않는 액정 표시 장치를 제공하는 것을 해결하고자 하는 과제로 한다.

상기 과제를 해결하기 위하여, 본 발명에 의한 액정 표시장치는 하부 기판 상에 매트릭스 형태로 구비되는 복수의 서브 화소들과, 상기 서브 화소 각각에 구비되는 박막 트랜지스터와, 박막 트랜지스터의 소스 전극과 접속된 화소 전극 및 화소 전극과 전계를 형성하는 공통 전극을 포함한다. 여기서, 상기 서브 화소들 중 대각선 방향으로 인접한 두 서브 화소에 구비된 박막 트랜지스터는 연결부에 의해 서로 연결되어 있다.

본 발명의 연결부는 박막 트랜지스터의 채널 영역과 동일한 물질, 즉 반도체 물질로 이루어질 수 있다. 이같은 연결부는 액정 표시 장치의 백 라이트 유닛으로부터 광을 입력받아 광전 효과를 일으킴으로써 박막 트랜지스터의 초기 구동을 돕는 역할을 수행한다.

즉, 본 발명에 의한 액정 표시 장치는 의도적으로 박막 트랜지스터에 광전 효과를 발생시킴으로써 초기 구동 속도를 증가시키고, 빠른 속도로 박막 트랜지스터로부터 각 화소 전극에 데이터 전압을 공급할 수 있으며, 그에 따라 저온에서의 초기 잔상 현상이 방지되는 효과를 갖는다.

도 1은 본 발명에 따른 액정 표시 장치를 설명하기 위한 개략도이다.
도 2는 본 발명의 제 1 실시예에 의한 액정 표시 장치의 화소 구조를 설명하기 위한 평면도이다.
도 3은 도 2의 I-I' 부분의 단면도이다.
도 4a 및 도 4b는 연결부를 통해 초기 잔상이 보상되는 원리를 설명하기 위한 개략도이다.
도 5는 본 발명의 제 2 실시예에 의한 액정 표시장치의 화소 구조를 설명하기 위한 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ' 부분의 단면도이다.
도 7은 본 발명에 의한 액정 표시 장치의 초기 저온 잔상 개선 효과를 설명하기 위한 그래프이다.

이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.

위치 관계에 대한 설명일 경우, 예를 들어 '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명될 경우, '바로' 또는 '직접' 이 사용되지 않은 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

비록 제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해서 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

도 1은 본 발명에 따른 액정 표시 장치를 설명하기 위한 개략도이다.

본 발명에 의한 액정 표시 장치는, 화상을 표시하기 위한 다수의 화소들)이 형성된 액정패널과, 이 액정패널(1)의 게이트 라인들(GL)에 스캔신호를 공급하기 위한 게이트 드라이버(3)와, 이 액정패널(1)의 데이터 라인들(DL)에 화상 데이터들을 공급하기 위한 데이터 드라이버(2)와, 그리고 이 게이트 드라이버(3)와 데이터 드라이버(2)의 구동을 제어하기 위한 타이밍 콘트롤러(4)를 포함한다.

타이밍 콘트롤러(4)는 시스템으로부터 공급되는 수평동기신호, 수직동기신호, 및 클럭신호를 이용하여 데이터 제어신호와 게이트 제어신호를 생성하고 상기 데이터 드라이버(2) 및 게이트 드라이버(3)에 공급한다. 데이터 제어신호는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전신호 등을 포함한다. 상기 게이트 제어신호는 게이트 스타트 펄스, 게이트쉬프트클럭, 게이트출력인에이블 등을 포함하여 게이트 드라이버(3)에 입력된다. 또한, 이 타이밍 콘트롤러(4)는 데이터 드라이버(2), 게이트 드라이버(3)에 필요한 각종 구동전압, 그리고 상기 감마전압을 생성하는데 필요한 감마기준전압등을 제공한다. 또한 타이밍 콘트롤러(4)는 상기 스캔펄스의 하이전압에 해당하는 게이트 하이전압 및 상기 스캔펄스의 로우전압에 해당하는 게이트 로우전압을 제공한다.

데이터 드라이버(2)는 타이밍 콘트롤러(4)로부터의 데이터 제어신호에 따라 화상 데이터들을 샘플링한 후에, 샘플링된 화상 데이터들을 수평기간(Horizontal Time : 1H, 2H, ...)마다 1 라인분식 래치하고 래치된 화상 데이터를 데이터 라인들에 공급한다. 즉, 데이터 드라이버(2)는 타이밍 콘트롤러(4)로부터의 화상 데이터들을 감마전압생성부로부터 입력되는 감마전압을 이용하여 아날로그 화소 신호로 변환하여 데이터 라인들에 공급한다.

게이트 드라이버(3)는 타이밍 콘트롤러(4)로부터의 게이트 제어신호 중 게이트 스타트 펄스에 응답하여 스캔신호들을 순차적으로 발생하는 쉬프트 레지스터와, 스캔신호의 전압을 액정셀의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 게이트 드라이버(3)는 게이트 제어신호에 응답하여 게이트 라인들에 순차적으로 스캔신호를 공급한다.

액정표시장치는 도 1에 도시한 바와 같이, 가로 방향으로 일정한 간격을 갖고 배열되는 다수의 게이트 라인(GL) 및 상기 각 게이트 라인(GL)과 수직한 세로 방향으로 일정한 간격을 갖고 배열되는 데이터 라인(DL)과, 홀수번째 게이트 라인과 짝수번째 게이트 라인 사이마다 배열된 다수의 서브 화소(P)를 포함하고, 다수의 서브 화소(P) 각각은 게이트 라인들(GL) 및 데이터 라인들(DL)과 각각 접속된 박막 트랜지스터(Tr)와, 박막 트랜지스터를 통해 상기 데이터 라인들(DL)로부터의 데이터 신호를 공급받는 화소 전극(PXL)과, 공통 전압을 공급받는 공통 전극(Vcom)을 포함한다. 상기 데이터 라인들(DL)로부터 각 화소 전극에 데이터 전압이 공급되고, 공통 전극에 공통 전압이 공급됨으로써, 각 화소 전극 및 공통 전극 사이에 발생하는 전계에 의해 액정 분자가 회전하고, 그에 따라 표시 패널(1) 하부의 광원으로부터의 빛의 투과율이 변화하여 영상이 표시된다.

화소 매트릭스를 구성하는 다수의 화소들 각각은 적색, 녹색, 청색 서브 화소(R, G, B)로 구분된다. 다수의 서브 화소(P)들은 화소 매트릭스의 가로 방향을 따라 적색, 녹색, 청색 서브 화소의 순서가 반복되도록 배열되고, 세로 방향을 따라 같은 색의 서브 화소들이 반복되도록 배열된다.

데이터 라인(DL) 각각은 양측에 위치한 홀수열의 서브 화소들 및 짝수열의 서브 화소들과 공통 접속된다. 다시 말하여, 각 데이터 라인은 그 데이터 라인과 인접하여 왼쪽에 위치한 홀수열의 서브 화소들 각각과 해당 박막 트랜지스터(Tr)를 통해 접속되고, 그 데이터 라인과 인접하여 오른쪽에 위치한 짝수열의 서브 화소들 각각과 해당 박막 트랜지스터(Tr)를 통해 접속된다.

그리고, 한 데이터 라인과 접속된 홀수열의 서브 화소들과 짝수열의 서브 화소들은 해당 박막 트랜지스터(Tr)를 통해 서로 다른 게이트 라인과 접속되어 순차 구동된다. 다시 말하여, 한 가로줄을 구성하는 서브 화소들(P)은 각각은 한 쌍의 게이트 라인, 즉 홀수번째 게이트 라인과 짝수번째 게이트 라인 사이에 배치되어서, 상기 홀수번째 및 짝수번째 게이트 라인들 중 어느 하나와 접속된다.

이때, 상기 가로줄에서 같은 데이터 라인과 접속된 한 쌍의 서브 화소, 즉 홀수열의 서브 화소와 짝수열의 서브 화소는 상기 한 쌍의 게이트 라인 중 서로 다른 게이트 라인과 접속되어서 순차 구동된다.

이에 따라, 게이트 라인(GL)의 수는 2배로 증가되지만 데이터 라인(DL)의 수가 반감되어서, 데이터 라인(DL)을 구동하는 데이터 IC의 수가 절감된다.

도 1에 상세히 도시되지는 않았지만, 본 발명에 의한 액정 표시 장치는, 대각선 방향으로 인접한 두 서브 화소들에 구비된 박막 트랜지스터들을 서로 연결하는 연결부를 포함한다. 이같은 연결부는 상기 박막 트랜지스터의 채널 영역과 동일한 물질, 즉 반도체 물질로 이루어질 수 있으며, 액정 표시 장치의 백 라이트 유닛으로부터 광을 입력받아 광전 효과를 일으킴으로써 박막 트랜지스터의 초기 구동을 돕는 역할을 수행한다. 즉, 본 발명에 의한 액정 표시 장치는 의도적으로 박막 트랜지스터에 광전 효과를 발생시킴으로써 초기 구동 속도를 증가시키고, 빠른 속도로 박막 트랜지스터로부터 각 화소 전극에 데이터 전압을 공급할 수 있으며, 그에 따라 저온에서의 초기 잔상 현상이 방지되는 효과를 갖는다.

이하로는, 본 발명에 의한 액정 표시 장치의 상세한 화소 구조를 설명한다.

도 2는 본 발명의 제 1 실시예에 의한 액정 표시 장치의 화소 구조를 설명하기 위한 평면도이다. 전술한 것과 같이 도 2를 참조하면, 그리고, 한 데이터 라인과 접속된 홀수열의 서브 화소들과 짝수열의 서브 화소들은 해당 박막 트랜지스터(Tr)를 통해 서로 다른 게이트 라인과 접속되어 순차 구동된다. 즉, 게이트 라인(GL) 상하로 서로 인접한 서브 화소들 사이에는 두 개의 게이트 라인(GL1, GL2)이 구비된다. 상기 두 개의 게이트 라인 중 하나를 제 1 게이트 라인(GL1)으로, 나머지 하나를 제 2 게이트 라인(GL2)으로 예시하여 설명한다. 또한 데이터 라인(DL)의 수는 반감되도록 위치하며, 인접한 데이터 라인들은 2개의 서브 화소들을 사이에 두고 구비된다. 이를 통해 액정 표시 장치에 요구되는 데이터 라인(DL)의 수가 저감되고, 그 결과 데이터 라인(DL)을 구동하기 위한 데이터 구동 IC의 수가 감소됨은 전술한 바와 같다.

데이터 라인(DL)은 자신의 양측에 구비된 서브 화소들에 데이터 신호를 공급한다. 이를 위하여 각 서브 화소에는 박막 트랜지스터(Tr1, Tr2)가 구비된다. 그리고, 하나의 데이터 라인(DL)의 양측에 구비된 서브 화소의 박막 트랜지스터는 상기 제 1 및 제 2 게이트 라인(GL1, GL2)중 서로 다른 게이트 라인에 게이트 전극이 접속된다. 박막 트랜지스터(Tr1, Tr2)의 게이트 전극은 게이트 라인(GL1, GL2)의 일부로 형성되거나, 게이트 라인(GL1, GL2)으로부터 연장되거나 돌출됨으로써 형성될 수 있다. 박막 트랜지스터(Tr1, Tr2)의 소스 전극에는 화소 전극(PXL)이 접속되며, 드레인 전극은 전술한 데이터 라인(DL)에 접속되어 상기 데이터 라인(DL)로부터의 데이터 전압을 상기 화소 전극(PXL)에 공급한다. 이 때 박막 트랜지스터(Tr1, Tr2)가 접속된 데이터 라인(DL)으로부터 데이터 전압을 공급받는 주변 4 개의 서브 화소들에는 모두 동일한 극성의 데이터 전압이 공급되도록 함으로써, 인접 화소간의 데이터 간섭을 최소화하는 것이 바람직하다.

그리고, 데이터 라인(DL)들 사이에는 공통 전압을 공급하는 공통 배선(CL)이 구비될 수 있다. 공통 배선(CL)에는 공통 전극(Vcom)이 콘택홀(H)을 통해 접속되어 상기 공통 전극(Vcom)은 공통 배선(CL)으로부터 공통 전압을 공급받는다.

전술한 것과 같이, 대각선 방향으로 인접한 두 서브 화소에 구비된 박막 트랜지스터(Tr1, Tr2)는 연결부(C)에 의해 서로 연결되어 있다. 제 1 실시예에서 연결부(C)는 박막 트랜지스터(Tr1, Tr2)의 채널 영역(CH)을 서로 연결한다.

본 발명의 실시예에 의한 액정 표시 장치는 프린지 필드 스위칭(Fringe field switching:FFS) 방식 액정 표시 장치를 예로 들어 설명한다. FFS 방식 액정 표시장치는, 공통 전극(Vcom)과 화소 전극(PXL)이 절연막을 사이에 두고 동일한 기판에 배치되고, 공통 전극(Vcom)과 화소 전극(PXL) 사이의 간격을 하부 기판과 상부 기판의 간격보다 좁게 형성하여 프린지 필드를 형성되도록 하며, 그에 의해 액정층이 동작하도록 한다. 이 때 화소 전극(PXL)은 복수의 슬릿을 구비한 핑거 형상으로 형성되고, 공통 전극(Vcom)은 판(Plate) 형상으로 형성되며, 이들 간에 프린지 필드(Fringe Field)가 형성되는 특징을 갖는다.

이같은 FFS 방식 액정 표시장치는, 종래의 IPS 방식 액정 표시장치가 갖는 공통전극(Vcom) 및 화소전극(PXL) 상부의 액정에 전계의 영향이 미치지 않는 문제점을 해결하여 액정층이 각 화소 영역에서 모두 동작하도록 할 수 있으며, 그에 따라 개구율과 투과율이 향상되는 효과를 갖는다. 그러나, 본 발명에 의한 액정 표시장치는 반드시 상기 실시예에 한정되지는 않으며, TN(Twisted Nematic) 방식 및 IPS(In-Plane switching) 방식의 액정 표시장치에 모두 적용될 수 있음에 유의한다.

이하로는 본 발명의 실시예에 의한 액정 표시장치의 단면 구조를 설명한다.

도 3은 도 2의 I-I' 부분의 단면도이다. 도 3을 참고하면, 하부 기판(100) 상에는 대각선 방향으로 서로 인접한 서브 화소의 박막 트랜지스터(Tr1, Tr2)가 서로 인접하여 구비된다. 이를 보다 상세히 설명하면, 상기 박막 트랜지스터(Tr1, T2)는 기판(100) 상에 구비된 게이트 전극(101)과, 상기 게이트 전극(101)을 덮는 게이트 절연막(102)과, 게이트 절연막(102) 상에 구비된 반도체층(108)과, 채널 영역을 사이에 두고 반도체층(108) 상에 구비되는 오믹 콘택층(104a, 104b)과, 상기 오믹 콘택층(104a, 104b) 상에 구비된 소스,드레인 전극(105a, 105b)를 포함한다.

그리고, 박막 트랜지스터(Tr1, Tr2) 상에는 패시베이션층(103)이 구비된다. 패시베이션층(103)은 박막 트랜지스터(Tr1, Tr2)의 소스 전극(104b)을 노출하도록 콘택홀(CNT)을 구비한다.

화소 전극(PXL)은 콘택홀(CNT)을 통해 박막 트랜지스터(Tr1, Tr2)의 소스 전극(104b)와 접속되어 데이터 라인(DL)으로부터의 데이터 전압을 공급받는다.

화소 전극(PXL) 상에는 층간 절연막(114)이 더 구비된다. 그리고, 층간 절연막(114) 상에는 공통 전극(Vcom)이 형성된다. 그리고, 화소 전극(PXL)에 데이터 전압이 공급됨으로써, 화소 전극(PXL)과 공통 전극(Vcom) 사이에는 프린지 전계가 형성된다.

하부 기판(100)과 마주보며 합착된 상부 기판(200)에는 색상 구현을 위한 컬러 필터(CF) 및 빛샘 현상 방지를 위한 블랙 매트릭스(BM)가 구비된다. 그리고, 하부 기판(100)과 상부 기판(200) 사이에는 액정층(151)이 구비된다. 액정층(151)에 구비된 액정은 상기 프린지 전계에 의해 회전함으로써 하부 기판(100)의 하측에 구비된 광원(미도시)으로부터 입사되는 광의 투과율을 조절한다. 그리고, 액정층(151)을 통과한 광은 컬러 필터(CF)를 통과하여 적색, 녹색 또는 청색의 빛으로 사용자에게 시인된다.

본 명세서에서는 편의상 대각선 방향으로 서로 인접한 두 박막 트랜지스터를 제 1 및 제 2 박막 트랜지스터(Tr1, Tr2)로 지칭하여 설명한다. 제 1 및 제 2 박막 트랜지스터(Tr1, Tr2)의 반도체층(108)은 연결부(C)에 의해 서로 연결된다. 연결부(C)는 반도체층(108)과 동일한 물질로 동시에 형성될 수 있다. 그리고 연결부(C) 상에는 드레인 전극(105b)에 데이터 전압을 공급하는 데이터 라인(DL)이 위치한다. 이 때 드레인 전극(105b)은 데이터 라인(DL)으로부터 연장되도록 형성될 수 있다.

여기서, 연결부(C)로부터 하부 기판(100)사이 영역은 모두 투명 물질로 이루어진다. 예를 들어 연결부(C)의 하부에는 SiOx, SiNx 등의 투명한 무기 절연 물질로 이루어진 게이트 절연막(102)이 구비되며, 게이트 절연막(102)의 하측 하부 기판(100)은 글래스 소재로 이루어질 수 있다. 이같이 연결부(C)의 하측은 투명한 물질로 이루어져 연결부(C)는 외부광, 특히 광원(미도시)으로부터 광을 공급받는 구조로 이루어져 있다.

도 4a 및 도 4b는 연결부(C)를 통해 초기 잔상이 보상되는 원리를 설명하기 위한 개략도이다. 도 4a를 참조하면, 연결부(C)는 반도체층(108)과 동일한 반도체 물질로 형성되므로, 연결부(C)에 광이 입사되면 연결부(C)에는 광전 효과로 인한 미세한 전류가 발생한다. 이 때 발생한 전류는 박막 트랜지스터(Tr1, Tr2)를 직접 구동하기에는 매우 작은 양에 해당하지만, 게이트 절연막(102)과 게이트 전극(101)의 계면에 정공을 트랩(trap) 시키는 역할을 수행한다. 이같이 정공이 트랩(trap)되는 경우, 박막 트랜지스터(Tr1, Tr2)의 게이트 전극(101)에 인가되는 전압이 상승되는 것과 동일한 효과를 가지게 되며, 그에 따라 박막 트랜지스터(Tr1, Tr2)의 반도체층(108), 즉 채널을 통해 화소 전극(PXL)에 공급되는 전하의 양 또한 증가하는 효과를 갖는다. 그 결과, 도 4b의 그래프의 x축, 즉 Vgs 값을 상승시킴으로써 박막 트랜지스터(Tr1, Tr2)에 흐르는 Id 값을 증가시키며, 그에 따라 액정 표시 장치의 저온 잔상이 저감된다. 결국, 상기 광전 효과로 인해 연결부(C)에서 발생한 전류는 초기 화소 전극(PXL)의 구동에 기여하며, 화소에 데이터 전압 충전 속도를 증가시키고 저온 잔상 문제를 해소할 수 있다.

특히, 연결부(C)는 제 1 및 제 2 박막 트랜지스터(Tr1, Tr2)의 사이를 연결하도록 구비됨으로써, 하나의 연결부(C)만으로 두 개의 서브 화소의 화소 전극(PXL)의 구동에 기여한다. 또한 두 개의 서브 화소용으로 하나의 연결부(C)를 구비하므로, 실질적으로 연결부(C)의 면적이 2배로 증가한 것과 마찬가지의 효과를 가질 수 있다. 그에 따라 광전 효과의 발생 강도가 증가하고, 저온 상태에서의 액정 표시장치의 초기 구동시 화소 충전 특성을 크게 증가시키고, 저온 잔상을 개선할 수 있다.

도 5는 본 발명의 제 2 실시예에 의한 액정 표시장치의 화소 구조를 설명하기 위한 평면도이다.

본 발명의 제 2 실시예에 의한 액정 표시장치의 연결부(C)는 대각선으로 인접한 서브 화소에 구비된 박막 트랜지스터(Tr1, Tr2)의 소스 전극을 서로 연결하도록 구비된다. 제 1 실시예에서는 데이터 라인(DL)을 사이에 두고 대각선 방향으로 인접한 두 서브 화소의 박막 트랜지스터가 연결부(C)에 의해 연결되는 반면, 제 2 실시예에서는 각 화소에 공통 전압을 공급하는 공통 라인(CL)을 사이에 두고 대각선으로 인접한 두 서브 화소의 박막 트랜지스터(Tr1, Tr2)가 연결부(C)에 의해 서로 연결된다. 한편 공통 전극(Vcom)은 공통 라인(CL)에 콘택홀(H)을 통해 접속되어 공통 라인(CL)으로부터 공통 전압을 공급받을 수 있다.

박막 트랜지스터(Tr1, Tr2), 화소 전극(PXL) 및 공통 전극(Vcom)의 특징은 전술한 제 1 실시예와 동일하므로 그에 관한 상세한 설명은 생략한다.

연결부(C)는 박막 트랜지스터(Tr1, Tr2)의 반도체층과 동일한 물질로 동시에 형성될 수 있음 또한 전술한 제 1 실시예와 동일하다.

도 6은 도 5의 Ⅱ-Ⅱ' 부분의 단면도이다. 본 발명의 제 2 실시예에 의한 액정 표시장치는, 연결부(C)가 서로 대각선 방향으로 인접한 두 서브 화소의 박막 트랜지스터(Tr1, Tr2)의 소스 전극(105a)을 서로 연결하는 것을 제외하면 제 1 실시예와 동일하다. 연결부(C)는 공통 라인(CL)을 사이에 둔 두 개의 박막 트랜지스터(Tr1, Tr2)의 소스 전극(105a)을 서로 연결한다.

제 1 실시예와 마찬가지로, 연결부(C)의 하측에 구비된 광원(미도시)으로부터 빛이 입사되면, 연결부(C)에서는 광전 효과에 의해 전류가 발생한다. 그리고, 상기 연결부(C)에서 발생한 전류는 상기 두 개의 박막 트랜지스터(Tr1, Tr2)의 소스 전극을 통해 화소 전극(PXL)으로 공급되어 전술한 도 4a 및 4b 와 동일한 원리로 화소 전극(PXL)의 초기 구동에 기여한다. 그에 따라 화소 전극(PXL)의 초기 구동 특성이 향상되고 전술한 것과 같이 액정 표시 장치의 초기 저온 잔상이 개선된다.

제 1 실시예와 마찬가지로, 연결부(C)는 두 개의 박막 트랜지스터와 연결되어 하나의 연결부(C)가 두 개의 박막 트랜지스터의 초기 저온 잔상을 보상한다. 즉 전술한 것과 같이 두 개의 서브 화소용으로 하나의 연결부(C)를 구비하므로, 실질적으로 연결부(C)의 면적이 2배로 증가한 것과 마찬가지의 효과를 가질 수 있다. 그에 따라 광전 효과의 발생 강도가 증가하고, 저온 상태에서의 액정 표시장치의 초기 구동시 화소 충전 특성을 크게 증가시키고, 저온 잔상을 개선할 수 있다.

도 7은 본 발명에 의한 액정 표시 장치의 초기 저온 잔상 개선 효과를 설명하기 위한 그래프이다. 도 7의 (a)는 저온 환경의 종래 액정 표시 장치에서, 0 계조와 255 계조가 혼합된 체스 패턴(chess pattern)에서 중간 계조(64계조)로 계조를 변화시켰을 때의 잔상 지속 시간을 측정한 것이다. 그리고, 도 7의 (b)는 동일한 조건 하에서 본 발명에 의한 액정 표시 장치의 잔상 지속 시간을 측정한 그래프이다.

도 7의 (a)에 따르면 종래의 액정 표시 장치는 저온 하에서 약 10초 가량 잔상이 지속되는 것을 알 수 있다. 반면, 도 7의 (b)에 따르면 본 발명에 의한 액정 표시 장치는 저온 구동시에도 잔상이 거의 발생하지 않음을 확인할 수 있다.

이상 설명한 것과 같이, 본 발명에 의한 액정 표시 장치는, 저온 잔상을 해결함으로써 저온의 차량 또는 외부 환경에서도 표시 화질이 저하되지 않는 효과를 갖는다.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.

100: 기판 PXL: 화소 전극
Vcom: 공통 전극 DL: 데이터 라인
GL: 게이트 라인 Tr: 박막 트랜지스터
101: 게이트 전극 102: 게이트 절연막
108: 반도체층 103: 패시베이션층
104: 오믹 콘택층 105: 소스/드레인 전극
114: 층간 절연막 200: 상부 기판
BM: 블랙 매트릭스 CF: 컬러 필터

Claims

하부 기판,
상기 하부 기판 상에 복수의 게이트 라인 및 데이터 라인이 서로 교차하여 형성되는 영역에 매트릭스 형태로 구비되는 복수의 서브 화소,
상기 서브 화소 각각에 구비되며, 게이트 전극, 반도체층 및 소스, 드레인 전극을 포함하는 박막 트랜지스터,
상기 박막 트랜지스터의 소스 전극과 접속된 화소 전극 및
상기 데이터 라인들 사이에 공통배선이 배치되고, 콘택홀을 통해 상기 공통배선에 접속되어 상기 화소 전극과 전계를 형성하는 공통 전극을 포함하고,
상기 서브 화소들 중 상기 공통배선을 사이에 두고 대각선 방향으로 인접한 두 서브 화소에 구비된 박막 트랜지스터를 서로 연결하는 연결부를 포함하는 액정 표시 장치.
제 1 항에 있어서,
상기 연결부는, 상기 반도체층과 동일한 층에 동일한 물질로 구비된 액정 표시 장치.
제 1 항에 있어서,
상기 게이트 라인은 복수 개의 제 1 및 제 2 게이트 라인을 포함하고,
수직 방향으로 인접한 화소들 사이에는 제 1 및 제 2 게이트 라인이 구비되며,
인접한 2개의 상기 데이터 라인들은 2 개의 상기 서브 화소들을 사이에 두고 구비되고,
상기 공통배선은 상기 2 개의 상기 서브 화소들 사이에 배치되는 액정 표시 장치.
제 3 항에 있어서,
상기 연결부를 통해 연결된 인접한 두 서브 화소에 구비된 박막 트랜지스터 중 어느 하나의 게이트 전극은 상기 제 1 게이트 라인에 접속되고, 다른 하나의 게이트 전극은 상기 제 2 게이트 라인에 접속되는 액정 표시 장치.
제 2 항에 있어서,
상기 연결부는, 인접한 두 서브 화소에 구비된 상기 박막 트랜지스터의 반도체층을 서로 연결하는 액정 표시 장치.
제 1 항에 있어서,
상기 연결부는, 상기 공통배선을 사이에 둔 두 개의 박막 트랜지스터의 소스 전극을 서로 연결하는 액정 표시 장치.
제 1 항에 있어서,
상기 연결부는, 상기 하부 기판의 하측에 구비된 광원으로부터 광을 직접 공급받도록 이루어진 액정 표시 장치.
삭제
하부기판;
상기 하부 기판 상에 배치되며, 서로 마주하는 제1 게이트 라인 및 제2 게이트 라인;
상기 제1 및 2 게이트 라인과 교차하며, 서로 마주하도록 배치되는 제1 데이터 라인 및 제2 데이터 라인;
상기 제1 데이터 라인과 상기 제2 데이터 라인 사이에 배치되는 공통배선;
상기 제1 데이터 라인과 상기 공통배선 사이에 배치되며 수직한 방향으로 인접하는 제1 서브 화소와 제3 서브 화소, 및 상기 공통배선과 상기 제2 데이터 라인 사이에 배치되며 상기 수직한 방향으로 인접하는 제2서브화소와 제4 서브 화소를 포함하는 서브 화소;
상기 제1 서브 화소에 구비된 제1 게이트 전극, 제1 반도체층, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터;
상기 공통배선을 사이에 두고 상기 제1 서브 화소와 대각선 방향으로 인접한 상기 제 4 서브 화소에 구비된 제2 게이트 전극, 제2 반도체층, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터;
상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 상기 제2 박막 트랜지스터의 상기 제2 소스 전극을 연결하는 연결부를 포함하는 액정 표시 장치.
제 9항에 있어서,
상기 제1 서브화소에 구비된 상기 제1 박막 트랜지스터의 상기 제1 게이트 전극은 상기 제1 게이트 라인과 연결되며, 상기 제1 드레인 전극은 상기 제1 데이터 라인에 연결되고,
상기 공통배선을 사이에 두고 상기 제1 서브 화소와 대각선 방향으로 인접한 상기 제4 서브화소에 구비된 상기 제2 박막 트랜지스터의 상기 제2 게이트 전극은 상기 제2 게이트 라인과 연결되며, 상기 제2드레인 전극은 상기 제2 데이터 라인에 연결되는 액정 표시 장치.
제10항에 있어서,
상기 제1 박막 트랜지스터의 상기 제1 소스 전극과 연결되는 제1 화소 전극을 더 포함하고,
상기 제1 박막 트랜지스터의 상기 제2 소스 전극과 연결되는 제2 화소 전극을 더 포함하며,
상기 공통배선, 상기 연결부, 상기 제1 화소 전극 및 상기 제2 화소 전극 상에 배치되는 액정층을 더 포함하며,
상기 액정층을 사이에 두고서 상기 하부 기판과 마주하는 상부기판을 더 포함하는 액정 표시 장치.
제 9항에 있어서,
상기 연결부와 상기 하부 기판 사이에는 투명한 무기 절연물질로 이루어진 절연막 만이 위치하여, 상기 하부 기판의 하측에 구비된 광원으로부터 광을 직접 공급받도록 이루어진 액정 표시 장치.