KR100400626B1 - 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치 - Google Patents

레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치 Download PDF

Info

Publication number
KR100400626B1
KR100400626B1 KR10-2001-0033125A KR20010033125A KR100400626B1 KR 100400626 B1 KR100400626 B1 KR 100400626B1 KR 20010033125 A KR20010033125 A KR 20010033125A KR 100400626 B1 KR100400626 B1 KR 100400626B1
Authority
KR
South Korea
Prior art keywords
type channel
transistor
channel transistor
gate
level shifter
Prior art date
Application number
KR10-2001-0033125A
Other languages
English (en)
Other versions
KR20010112645A (ko
Inventor
마쯔모또쇼이찌로
고미야나오아끼
오꾸야마마사히로
히로사와고지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20010112645A publication Critical patent/KR20010112645A/ko
Application granted granted Critical
Publication of KR100400626B1 publication Critical patent/KR100400626B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Abstract

액티브 매트릭스형 표시 장치의 게이트선 셀렉터에 이용되는 레벨 시프터에 관통 전류가 생기기 때문에 소비 전력이 높다. 본 발명에 따르면, 플러스 전원(18)과 마이너스 전원(19)간에 p형 채널 트랜지스터(11 또는 12)와 n형 채널 트랜지스터(14 또는 15)를 직렬로 접속하고, 입력 신호(Sig1) 또는 반전 신호(*Sig1)를 p형 채널 트랜지스터(11 또는 12)와 n형 채널 트랜지스터(14 또는 15) 양쪽의 게이트에 입력한다. 한쪽 트랜지스터가 온(on)되고, 다른 한쪽의 트랜지스터가 오프(off)되기 때문에 관통 전류가 흐르지 않는다. 이러한 레벨 시프터를 액티브 매트릭스형 표시 장치의 게이트선 셀렉터(6)와 게이트선(3)간에 삽입한다.

Description

레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치{LEVEL SHIFTER AND ACTIVE MATRIX TYPE DISPLAY DEVICE USING THE SAME}
본 발명은, 소정 전압폭의 입력 전압을 다른 전압폭의 출력 전압으로 변환하기 위한 레벨 시프터에 관한 것으로, 특히, 액티브 매트릭스형 표시 장치의 게이트선 드라이버에 이용되는 레벨 시프터에 관한 것이다.
현재 이용되는 표시 장치는 크게 분류하여 패시브 매트릭스형(passive matrix type)과 액티브 매트릭스형(active matrix type)으로 분류할 수 있다. 그 중에서, 액티브 매트릭스형 표시 장치는 각 화소에 스위칭 소자를 배치하고, 각 화소에 그 화소의 화상 데이터에 따른 전압을 인가하여 (또는 전류를 흘려서) 표시를 행하는 형태의 표시 장치이다.
액정 표시 장치(Liquid Crystal Display: LCD)는 대향하는 기판간에 액정(LC)을 봉입하고, 화소마다 형성된 화소 전극에 전압을 인가하여, 액정(LC)의 투과율을 변화시킴으로써 표시를 행하는 표시 장치로서 액티브 매트릭스형 LCD는 주로 모니터 용도이다.
또한, EL(Electro Luminescence) 표시 장치는 화소마다 형성된 화소 전극으로부터 EL 소자에 전류를 흐르게 함으로써 표시를 행하는 표시 장치로서 액티브 매트릭스형 EL 표시 장치는 실용화를 위해 연구가 활발하다.
도 2는 액티브 매트릭스형 LCD를 나타내는 회로도이다. 표시 영역(1)에는 열 방향으로 연장하는 복수의 드레인선(2)과, 행 방향으로 연장되는 복수의 게이트선(3)이 배치되며, 드레인선(2)과 게이트선(3) 각각의 교점에 대응하여 선택 트랜지스터(4)가 배치되어 있다. 선택 트랜지스터(4)의 드레인이 드레인선(2) 및 게이트가 게이트(3) 각각에 접속되고, 소스는 화소마다 형성된 화소 전극에 접속되어 있다. 열 방향의 표시 영역(1)의 바깥 쪽에는 소정의 드레인선(2)을 순차적으로 선택하여 데이터 전압을 인가하기 위한 드레인선 드라이버(5)가 배치되어 있다. 행 방향의 표시 영역(1)의 바깥 쪽에는 게이트선을 선택하기 위한 게이트선 셀렉터(6)가 배치되어 있다.
게이트선 셀렉터(6)는 복수의 게이트선(3)으로부터 소정의 게이트선(3)을 순차적으로 선택하여 게이트 전압을 인가하고, 그 게이트선(3)에 접속된 선택 트랜지스터(4)를 온(on)시킨다. 드레인선 드라이버(5)는 복수의 드레인선(2)으로부터 소정의 드레인선(2)을 순차적으로 선택하고, 그 드레인선(2)에 데이터 신호를 출력한다. 선택된 게이트선(3)과 선택된 드레인선(2)에 접속된 화소의 화소 전극에는 드레인선(2) 및 온(on)된 선택 트랜지스터(4)를 통해 데이터 신호에 따른 화소 전압이 인가되어, 이에 대한 액정(LC)이 구동되어 표시가 수행된다.
그런데, 화소 전극에 인가하는 전압, 즉, 화소 전압을 행마다 반전시키는 라인 반전 구동을 수행할 때, 화소 전압의 최대치를 억제하기 위해서 대향 전극(COM)의 전압을 동시에 반전시키는 쌍극 AC 구동의 구동 방법이 채용된다. 상술한 바와 같이, 선택된 게이트선에 대응하는 화소 전극은 선택 트랜지스터(4)를 통해 화소 전압이 인가되지만, 그 이외 선택되지 않은 게이트선에 대응하는 화소 전극은 선택 트랜지스터(4)가 오프(off)되기 때문에 부유된다. 여기서, 쌍극 AC 구동을 행하면, 선택되지 않고 부유가 된 화소 전극의 전위가 반전하는 대향 전극(COM)으로 빠져나가 전위가 변동한다. 전위 변동 결과, 화소 전극의 전위와 선택 트랜지스터(4)의 게이트 전위의 차가 없어져, 선택 트랜지스터(4)가 온(on)된다. 이것을 방지하기 위해서, 쌍극 AC 구동을 수행하는 액티브 매트릭스형 표시 장치에 있어서는, 선택 트랜지스터(4)의 게이트에는 비선택 시에 부전압을 인가할 필요가 있다. 부전압을 인가하면, 화소 전극이 변동해도 게이트 전극과의 전위차를 확보하여, 선택 트랜지스터(4)가 온(on)되는 것을 방지할 수 있다. 여기서, 도 3의 (a)에 도시한 바와 같이, 게이트선 셀렉터(6)는, 접지와 소정 전위간의 출력을 수행한다. 그래서, 도시한 바와 같이, 게이트선 셀렉터(6)와 게이트선(3)간에 레벨 시프터(7)가 삽입된다. 레벨 시프터(7)는 도 3의 (a)에 도시한 제1 전압폭을 갖는 입력 신호에 대하여, 도 3의 (b)에 도시하는 제2 전압폭을 갖는 신호를 출력하는 전압 변환 회로이다. 특히, 이러한 레벨 시프터(7)는 도 3의 (c)에 도시한 바와 같이, 마이너스 전압(V3)과 플러스 전압(V4)의 전압폭을 갖는 출력을 수행한다.
도 4는 종래의 레벨 시프터의 일례를 나타내는 회로도이다. 제1 p형 채널 트랜지스터(51), 제2 p형 채널 트랜지스터(52), 인버터(53), 제1 n형 채널 트랜지스터(54), 제2 n형 채널 트랜지스터(55), 플러스 전원(56) 및 마이너스 전원(57)으로 구성된다.
다음에, 도 4의 회로의 동작에 대하여 설명한다. 먼저, 입력 신호(Sig1)가 로우(low)일 때, 제1 p형 채널 트랜지스터(51)에는 입력 신호(Sig1)를 반전시킨 반전 입력 신호(*Sig1)가 게이트에 입력되므로, 제1 p형 채널 트랜지스터(51)가오프(off)되어 입력 신호(Sig1)가 게이트에 입력되는 제2 p형 채널 트랜지스터(52)가 온(on)된다. 또한, 제2 p형 채널 트랜지스터(52)를 통해 플러스 전원(56)이 인버터(53)에 입력되므로, 레벨 시프터의 출력(Sig2)은 로우(low)로 된다. 또한, 제2 p형 채널 트랜지스터(52)를 통해 제1 n형 채널 트랜지스터(54)의 게이트에 플러스 전원(56)이 접속되며, 제1 n형 채널 트랜지스터(54)가 온(on)되고, 이것을 통해 제2 n형 채널 트랜지스터(55)의 게이트가 마이너스 전원(57)에 접속되므로, 제2 n형 채널 트랜지스터(55)는 오프(off)된다.
이후, 입력 신호(Sig1)가 하이(high)일 때, 제1 p형 채널 트랜지스터(51)가 온(on)되고, 제2 p형 채널 트랜지스터(52)가 오프(off)된다. 따라서, 제1 p형 채널 트랜지스터(51)를 통해 제2 n형 채널 트랜지스터(55)가 온(on)되고, 마이너스 전원(57)이 인버터(53)에 접속되며, 레벨 시프터의 출력(Sig2)이 하이(high)로 된다. 또한, 제2 n형 채널 트랜지스터(55)를 통해 제1 n형 채널 트랜지스터(54)의 게이트가 마이너스 전원(57)에 접속되므로 제1 n형 채널 트랜지스터(54)는 오프(off)된다.
종래의 레벨 시프터는 입력 신호(Sig1)가 로우(low)에서 하이(high)로 변화될 경우에 또는 하이(high)에서 로우(low)로 변화될 경우에 플러스 전원(56)으로부터 마이너스 전원(57)으로 관통 전류가 흐른다. 이에 대하여 하기에서 설명한다. 상술한 바와 같이, 입력 신호(Sig1)가 하이(high)라고 하면, 각 트랜지스터는, 제1 p형 채널 트랜지스터(51)가 온(on)되고, 제2 p형 채널 트랜지스터(52)가 오프(off)되고, 제1 n형 채널 트랜지스터(54)가 오프(off)되고, 제2 n형 채널 트랜지스터(55)가 온(on)된다. 여기서, 입력 신호(Sig1)가 로우(low)로 변화할 때, 1) 제1 p형 채널 트랜지스터(51)가 오프(off)로 변화하고, 제2 p형 채널 트랜지스터가 온(on)으로 변화한다.
이후, 2) 제1 n형 채널 트랜지스터(54)의 게이트가 개방되어 온(on)으로 변화한다. 또한, 마지막으로 3) 제1 n형 채널 트랜지스터(54)를 통해 제2 n형 채널 트랜지스터(55)의 게이트에 축적된 전하가 마이너스 전원(57)으로 방출되기 때문에 제2 n형 채널 트랜지스터(55)가 오프(off)된다.
이와 같은 순서대로 변화한다. 이러한 변화는 일정한 시간을 필요로 한다.
이러한 변화 시에, 제2 p형 채널 트랜지스터(52) 및 제2 n형 채널 트랜지스터(55)가 모두 온(on)되기 때문에, 플러스 전원(56)에서 마이너스 전원(57)으로 관통 전류가 계속해서 흐른다.
관통 전류는 소비 전력의 증가로 이어져, 이러한 레벨 시프터를 탑재한 표시 장치를 전지로 구동하는 경우에, 전지의 수명이 단축되는 문제가 발생한다.
특히, 저온 폴리실리콘을 트랜지스터의 활성층으로 이용하는 액티브 매트릭스형 표시 장치에 있어서는, 반도체 기판 상에 형성한 트랜지스터의 이동도와 비교하여, 저온 폴리실리콘에 의한 트랜지스터의 이동도가 작기 때문에, 제2 p형 채널 트랜지스터(52)와 제2 n형 채널 트랜지스터(55) 양쪽이 온(on)되는 시간이 길고, 그에 따라 긴 시간에 관통 전류가 흐르게 된다. 특히, 저온 폴리실리콘은 중소형의 표시 장치에 많이 이용되고, 중소형의 표시 장치는 전지에 의한 구동을 행하는애플리케이션이 많아 소비 전력의 삭감은 중대한 문제가 된다.
그래서, 본 발명은, 레벨 시프터의 관통 전류를 방지하고, 소비 전력을 감소시키기 위한 액티브 매트릭스형 표시 장치를 제공하는데 그 목적이 있다.
도 1은 본 발명의 제1 실시 형태에 따른 레벨 시프터를 나타내는 회로도.
도 2는 액티브 매트릭스형 표시 장치의 평면도.
도 3은 레벨 시프터의 동작을 설명한 도면.
도 4는 종래의 레벨 시프터를 나타내는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 표시 영역
2 : 드레인 신호선
3 : 게이트 신호선
6 : 게이트 신호선 셀렉터
7 : 레벨 시프터
11, 12 : p형 채널 트랜지스터
13 : 인버터(버퍼)
14, 15, 16, 17 : n형 채널 트랜지스터
18 : 플러스 전원
19 : 마이너스 전원
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 상보적으로 반전하는 한쌍의 입력 신호의 한쪽이 제1 일도전형 트랜지스터의 게이트 및 제1 역도전형 트랜지스터의 게이트에 입력됨과 함께, 입력 신호의 반전 신호가 제2 일도전형 트랜지스터의 게이트 및 제2 역도전형 트랜지스터의 게이트에 입력되고, 제1 전원과 제2 전원간에 제1 일도전형 트랜지스터, 제1 역도전형 트랜지스터 및 제3 역도전형 트랜지스터가 직렬로 접속되고, 제1 전원과 제2 전원간에 제2 일도전형 트랜지스터, 제2 역도전형 트랜지스터 및 제4 역도전형 트랜지스터가 직렬로 접속되고, 제1 일도전형 트랜지스터와 제1 역도전형 트랜지스터의 접속점이 제4 역도전형 트랜지스터의 게이트에 접속되고, 제2 일도전형 트랜지스터와 제2 역도전형 트랜지스터와의 접속점이 제3 역도전형 트랜지스터의 게이트에 접속되고, 제2 일도전형 트랜지스터와 제2 역도전형 트랜지스터의 접속점으로부터 입력 신호에 대응한 출력 신호가 출력되는 레벨 시프터이다.
또한, 복수의 화소가 배치된 표시 영역과, 화소를 선택하기 위한 복수의 게이트선과, 게이트선에 교차하여 배치된 복수의 신호선과, 게이트선을 선택하기 위한 게이트선 셀렉터를 갖는 액티브 매트릭스형 표시 장치에 있어서, 상기 레벨 시프터를 게이트선 셀렉터와 게이트선간에 개재시키는 액티브 매트릭스형 표시 장치이다.
또한, 각 트랜지스터의 활성층은 저온 폴리실리콘이다.
<발명의 실시 형태>
도 1은 본 실시 형태에 따른 레벨 시프터의 회로도이다. 본 실시 형태의 레벨 시프터는, 제1 p형 채널 트랜지스터(11), 제2 p형 채널 트랜지스터(12), 인버터(13), 제1 n형 채널 트랜지스터(14), 제2 n형 채널 트랜지스터(15), 제3 n형 채널 트랜지스터(16), 제4 n형 채널 트랜지스터(17), 플러스 전원(18) 및 마이너스 전원(19)을 구비한다.
입력 신호(Sig1)를 반전시킨 반전 신호(*Sig1)가 제1 p형 채널 트랜지스터(11)의 게이트 및 제1 n형 채널 트랜지스터(14)의 게이트에 입력됨과 함께, 입력 신호(Sig1)가 제2 p형 채널 트랜지스터(12)의 게이트 및 제2 n형 채널 트랜지스터(15)의 게이트에 입력된다. 제1 p형 채널 트랜지스터(11), 제1 n형 채널 트랜지스터(14) 및 제3 n형 채널 트랜지스터(16)는 이러한 순서대로 상호 직렬로 접속되며, 제2 p형 채널 트랜지스터(12), 제2 n형 채널 트랜지스터(15) 및 제4 n형 채널 트랜지스터(17) 역시 이러한 순서로 상호 직렬로 접속되어 있다. 또한, 제1 p형 채널 트랜지스터(11) 및 제2 p형 채널 트랜지스터(12)의 소스는 플러스 전원(18)에 접속되며, 제3 n형 채널 트랜지스터(16) 및 제4 n형 채널 트랜지스터(17)의 드레인은 마이너스 전원(19)에 접속되어 있다. 제1 p형 채널 트랜지스터(11)와 제1 n형 채널 트랜지스터(14)의 접속점이 제4 n형 채널 트랜지스터(17)의 게이트에 접속되며, 제2 p형 채널 트랜지스터(12)와 제2 n형 채널 트랜지스터(15)의 접속점이 제3 n형 채널 트랜지스터(16)의 게이트에 접속되어 상보형 구조를 형성하고 있다. 출력 신호(Sig2)는 제2 p형 채널 트랜지스터(12)와 제2 n형 채널 트랜지스터(17)의 접속점으로부터 출력된다. 또한, 최종단에 버퍼로서의 인버터(13)가 배치되어 있다.
다음에 본 실시 형태의 레벨 시프터의 동작에 대하여 설명한다.
우선, 입력 신호(Sig1)가 로우(low)일 때, 제1 p형 채널 트랜지스터(11)가 오프(off)되고, 제2 p형 채널 트랜지스터(12)가 온(on)되고, 제1 n형 채널 트랜지스터(14)가 온(on)되고, 제2 n형 채널 트랜지스터(15)가 오프(off)되고, 제2 p형 채널 트랜지스터(12)를 통해 인버터(3)가 플러스 전원(18)에 접속되므로, 출력 신호(Sig2)는 로우(low) 출력으로서 마이너스 전원 전압(V3)이 된다. 또한, 제2 p형 채널 트랜지스터(12)를 통해 제3 n형 채널 트랜지스터(16)의 게이트가 플러스 전원(18)에 접속되기 때문에, 제3 n형 채널 트랜지스터(16)가 온(on)되고, 제1 및 제2 n형 채널 트랜지스터(14 및 16)를 통해 제4 n형 채널 트랜지스터(17)의 게이트가 마이너스 전원(19)에 접속되기 때문에, 제4 n형 채널 트랜지스터(17)가 오프(off)된다.
이후, 입력 신호(Sig1)가 하이(high)로 되면, 제1 p형 채널 트랜지스터(11)가 온(on)되고, 제2 p형 채널 트랜지스터(12)가 오프(off)되고, 제1 n형 채널 트랜지스터(14)가 오프(off)되고, 제2 n형 채널 트랜지스터(15)가 온(on)된다. 또한, 제1 p형 채널 트랜지스터(11)를 통해 플러스 전원(18)의 전압이 제4 n형 채널 트랜지스터(17)의 게이트에 인가되고, 제4 n형 채널 트랜지스터(17)가 온(on)되고, 제2및 제4 n형 채널 트랜지스터(15 및 17)를 통해 인버터(13)가 마이너스 전원(19)에 접속되므로, 출력 신호(Sig2)가 하이(high) 출력으로서 플러스 전원 전압(V4)으로 된다. 또한, n형 채널 트랜지스터(15 및 17)를 통해 제3 n형 채널 트랜지스터(16)의 게이트가 마이너스 전원(19)에 접속되므로, 제3 n형 채널 트랜지스터(16)가 오프(off)된다.
본 실시 형태의 레벨 시프터는 반전 신호(*Sig1)가 제1 p형 채널 트랜지스터(11) 및 제1 n형 채널 트랜지스터(14)의 게이트에 입력되기 때문에, Sig1이 하이(high) 및 로우(low) 중 어느 하나일 때에도 그 어느 한쪽 트랜지스터가 온(on)되고, 다른 한쪽의 트랜지스터가 오프(off)된다. 따라서, 트랜지스터 그 자체의 천이 시간이 같으면, 관통 전류가 흐르지는 않는다. 마찬가지로, 제2 p형 채널 트랜지스터(12) 및 제2 n형 채널 트랜지스터(15)의 게이트에 입력 신호(Sig1)가 입력되므로, 어느 하나의 트랜지스터가 오프(off)되어 관통 전류가 흐르지 않는다.
본 실시 형태의 다른 이점으로서, 동작 속도가 빠른 것을 예로 들 수 있다. 종래의 레벨 시프터는 관통 전류가 흐르기 때문에, 인버터(53)를 전환하는데 충분한 전하를 공급하는데 시간이 소요된다. 그 결과, 특히, 출력 신호(Sig2)를 로우(low)에서 하이(high)로 변화시킬 때, 규정 전압까지 출력 전압이 상승하는데 시간이 소요된다. 이에 대하여, 본 실시 형태에서는 관통 전류가 작기 때문에, 인버터(13)가 종래에 비하여 빠르게 전환하여 출력 신호(Sig2)가 빠르게 전환한다.
본 발명의 제2 실시 형태로서, 본 발명을 액티브 매트릭스형 LCD에 적용한경우를 예시하여 이하에 설명한다. 본 실시 형태의 회로도는 도 2에 도시한 종래와 마찬가지이다. 본 실시 형태의 종래와의 차이는 레벨 시프터의 회로 구성으로, 본 실시 형태에 있어서, 레벨 시프터는 제1 실시 형태에서 상술한 레벨 시프터를 이용하고 있다.
플러스 전원(18)의 전압은 적어도 선택 트랜지스터(4)를 온(on)시키는 임계치 전압보다도 높은 전압(V4)이고, 마이너스 전원(19)의 전압은, 쌍극 AC 구동에 의해서 화소 전극 전위가 변동할 수 있는 가장 낮은 전압보다도 낮은 전압(V3)이다.
본 실시 형태에 있어서, 제1 실시 형태의 레벨 시프터를 이용한 것으로, 게이트선을 선택할 때마다 생기는 관통 전류를 감소시킬 수 있다. 레벨 시프터는 게이트선마다 접지되어, 하나의 화면에서, 예를 들면, 240개 또는 480개 등의 다수개가 설치되고, 게이트 전극은 한 수평 주기마다 어느 하나의 게이트 전극이 반드시 온(on) 또는 오프(off)하므로, 온오프 반복 횟수가 매우 많고, 소비 전력 억제의 효과가 특히 크다.
또한, 유리와 같은 융점이 낮은 절연성 투명 기판 상에 직접 회로를 제조하는 저온 폴리실리콘 TFT의 경우에, 각 트랜지스터의 이동도가 작기 때문에, 관통 전류의 문제는 보다 현저하다. 저온 폴리실리콘이란, 예를 들면, 유리와 같은 실리콘 기판 또는 석영 기판에 비교하여 융점이 낮은 절연성 투명 기판 상에 비정질 실리콘을 형성하고, 이것을 레이저 어닐링 등의 기판 융점(약 700℃)보다도 낮은 온도의 공정(수초 이하의 극히 짧은 시간이면 800℃ 정도로 가열하는 경우도 있음)에 의해서 결정화한 폴리실리콘이다. 유리 기판 상에 화소와 함께 주변 제어 회로를 제조하기 위해서, 저온 폴리실리콘을 이용하면 비용이 저렴하여 표시 장치를 소형화할 수 있는 장점이 있는 반면, 다결정화하는 온도가 낮으므로 입계가 많고 폴리실리콘의 전하 이동도가 낮다는 단점이 있다. 이러한 저온 폴리실리콘의 활성층을 이용한 박막 트랜지스터(저온 폴리실리콘 TFT)에 의해서 종래의 레벨 시프터를 유리 기판 상에 제조하면, 제2 n형 채널 트랜지스터(15)가 변화하는데 필요한 시간이 또한 길고, 즉 많은 관통 전류가 흐른다. 이에 대하여, 본 실시 형태의 레벨 시프터이면, 관통 전류가 흐르는 시간은 인버터(13)의 출력 천이 시간만으로, 이동도가 낮은 저온 폴리실리콘 TFT라도 관통 전류를 감소시킬 수 있다. 따라서, 본 발명은 저온 폴리실리콘 TFT를 이용한 액티브 매트릭스형 표시 장치에 적용하여 보다 큰 효과를 발휘할 수 있다.
본 출원인은 종래의 레벨 시프터와 본 실시 형태의 레벨 시프터를 저온 폴리실리콘 TFT에 의해서 형성한 회로에서 출력(Sig2)을 V3 = -2V에서 V4 = 10V까지 상승시킨 후, 다시 V3 = -2V까지 저하시키는 동작을 시뮬레이션하였다. 이에 따르면, 출력(Sig2)을 로우(low)에서 하이(high)로 변화시킬 때는, 종래의 레벨 시프터로는 14.4㎀였던 관통 전류가 본 실시 형태의 레벨 시프터에 따르면, 11.2㎀까지 감소될 수 있어, 하이(high)에서 로우(low)로 변할 때는 종래 3.0㎀였던 관통 전류가 1.6㎀까지 감소될 수 있어 전체적으로 관통 전류를 26.4% 만큼 감소시킬 수 있었다.
또, 본 실시 형태는 액티브 매트릭스형 LCD를 예시하여 설명하였지만, 이에한정하지 않고 액티브 매트릭스형 표시 장치, 예를 들면, 유기 EL 표시 장치, LED 표시 장치, 진공 형광 표시 장치 등의 여러가지 표시 장치에 마찬가지로 적용할 수 있다.
상술한 바와 같이, 본 발명의 레벨 시프터는 직렬로 접속된 3개의 트랜지스터 중 도전형이 다른 2개의 트랜지스터의 게이트에 입력 또는 반전 입력이 인가되므로, 트랜지스터의 변이 시에는 어느 한쪽의 트랜지스터가 오프(off)되기 때문에, 3개의 트랜지스터에 관통 전류가 흐르는 것을 방지할 수 있다. 따라서, 레벨 시프터의 소비 전류를 감소시킬 수 있어 전지 수명이 긴 액티브 매트릭스형 표시 장치로 할 수 있다.
특히, 각 트랜지스터의 활성층은 저온 폴리실리콘이기 때문에, 트랜지스터의 이동도에 무관하게 발명의 효과를 획득할 수 있어, 특히 탁월한 효과를 발휘할 수 있다.

Claims (3)

  1. 레벨 시프터에 있어서,
    상보적으로 반전하는 한쌍의 입력 신호의 한쪽이 제1 일도전형 트랜지스터의 게이트 및 제1 역도전형 트랜지스터의 게이트에 입력됨과 함께, 다른쪽이 제2 일도전형 트랜지스터의 게이트 및 제2 역도전형 트랜지스터의 게이트에 입력되고,
    제1 전원과 제2 전원간에 제1 일도전형 트랜지스터, 제1 역도전형 트랜지스터 및 제3 역도전형 트랜지스터가 직렬로 접속되고,
    제1 전원과 제2 전원간에 제2 일도전형 트랜지스터, 제2 역도전형 트랜지스터 및 제4 역도전형 트랜지스터가 직렬로 접속되고,
    제1 일도전형 트랜지스터와 제1 역도전형 트랜지스터의 접속점이 제4 역도전형 트랜지스터의 게이트에 접속되고, 제2 일도전형 트랜지스터와 제2 역도전형 트랜지스터의 접속점이 제3 역도전형 트랜지스터의 게이트에 접속되고,
    제2 일도전형 트랜지스터와 제2 역도전형 트랜지스터의 접속점으로부터 입력 신호에 대응한 출력 신호가 출력되는 것을 특징으로 하는 레벨 시프터.
  2. 복수의 화소가 배치된 표시 영역, 상기 화소를 선택하기 위한 복수의 게이트선, 상기 게이트선에 교차하여 배치된 복수의 신호선, 및 상기 게이트선을 선택하기 위한 게이트선 셀렉터를 갖는 액티브 매트릭스형 표시 장치에 있어서,
    제1항에 기재된 레벨 시프터를 상기 게이트선 셀렉터와 상기 게이트선간에개재시키는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  3. 제2항에 있어서,
    상기 각 트랜지스터의 활성층은, 저온 폴리실리콘인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
KR10-2001-0033125A 2000-06-14 2001-06-13 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치 KR100400626B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-179084 2000-06-14
JP2000179084A JP2001356741A (ja) 2000-06-14 2000-06-14 レベルシフタ及びそれを用いたアクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
KR20010112645A KR20010112645A (ko) 2001-12-20
KR100400626B1 true KR100400626B1 (ko) 2003-10-08

Family

ID=18680411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0033125A KR100400626B1 (ko) 2000-06-14 2001-06-13 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치

Country Status (5)

Country Link
US (1) US6801181B2 (ko)
JP (1) JP2001356741A (ko)
KR (1) KR100400626B1 (ko)
CN (1) CN1145922C (ko)
TW (1) TW546614B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248243B2 (en) 2002-05-17 2007-07-24 Sharp Kabushiki Kaisha Level shifter circuit and display device provided therewith

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
US20030169224A1 (en) * 2002-03-11 2003-09-11 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
US6980194B2 (en) * 2002-03-11 2005-12-27 Mitsubishi Denki Kabushiki Kaisha Amplitude conversion circuit for converting signal amplitude
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4016184B2 (ja) * 2002-05-31 2007-12-05 ソニー株式会社 データ処理回路、表示装置および携帯端末
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4147480B2 (ja) * 2003-07-07 2008-09-10 ソニー株式会社 データ転送回路及びフラットディスプレイ装置
JP4154598B2 (ja) 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
KR100539979B1 (ko) * 2003-09-16 2006-01-11 삼성전자주식회사 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7825982B2 (en) * 2004-06-17 2010-11-02 Aptina Imaging Corporation Operation stabilized pixel bias circuit
KR100592643B1 (ko) 2004-07-28 2006-06-26 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치
KR100583141B1 (ko) 2004-06-28 2006-05-23 삼성에스디아이 주식회사 레벨 쉬프터와 이를 가지는 평판 표시장치
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7085177B2 (en) * 2004-09-30 2006-08-01 Lsi Logic Corporation Maximum swing thin oxide levelshifter
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4896420B2 (ja) * 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置
EP2008264B1 (en) 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP4781962B2 (ja) * 2006-10-06 2011-09-28 株式会社 日立ディスプレイズ 表示装置
JP4823024B2 (ja) * 2006-11-09 2011-11-24 株式会社東芝 レベル変換回路
EP2009541B1 (en) * 2007-06-29 2015-06-10 Barco N.V. Night vision touchscreen
KR20110041309A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 네거티브 레벨 쉬프터
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
CN105869575B (zh) 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CN103971636A (zh) 2014-04-22 2014-08-06 上海和辉光电有限公司 有源矩阵有机发光二极管驱动电路
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202651A (ja) * 1993-12-03 1995-08-04 Korea Electron Telecommun 低電力消耗型の比較回路
JPH0998083A (ja) * 1995-09-29 1997-04-08 Kawasaki Steel Corp レベルシフト回路
JPH1084274A (ja) * 1996-09-09 1998-03-31 Matsushita Electric Ind Co Ltd 半導体論理回路および回路レイアウト構造
KR19990050456A (ko) * 1997-12-17 1999-07-05 정선종 고전압 구동회로
JP2001257581A (ja) * 2000-03-14 2001-09-21 Semiconductor Energy Lab Co Ltd レベルシフタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226218A (ja) * 1988-03-07 1989-09-08 Canon Inc レベルシフト用集積回路
JPH0555824A (ja) 1991-08-26 1993-03-05 Inax Corp 平面アンテナ
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
US5933043A (en) * 1996-10-22 1999-08-03 Kabushiki Kaisha Toshiba High speed level shift circuit
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP3481121B2 (ja) * 1998-03-20 2003-12-22 松下電器産業株式会社 レベルシフト回路
JP3389856B2 (ja) * 1998-03-24 2003-03-24 日本電気株式会社 半導体装置
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
GB2349997A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
JP2001144603A (ja) * 1999-11-18 2001-05-25 Oki Micro Design Co Ltd レベルシフタ回路およびそれを含むデータ出力回路
TW556145B (en) * 2000-01-11 2003-10-01 Toshiba Corp Flat display apparatus having scan-line driving circuit and its driving method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202651A (ja) * 1993-12-03 1995-08-04 Korea Electron Telecommun 低電力消耗型の比較回路
JPH0998083A (ja) * 1995-09-29 1997-04-08 Kawasaki Steel Corp レベルシフト回路
JPH1084274A (ja) * 1996-09-09 1998-03-31 Matsushita Electric Ind Co Ltd 半導体論理回路および回路レイアウト構造
KR19990050456A (ko) * 1997-12-17 1999-07-05 정선종 고전압 구동회로
JP2001257581A (ja) * 2000-03-14 2001-09-21 Semiconductor Energy Lab Co Ltd レベルシフタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248243B2 (en) 2002-05-17 2007-07-24 Sharp Kabushiki Kaisha Level shifter circuit and display device provided therewith
US8248348B2 (en) 2002-05-17 2012-08-21 Sharp Kabushiki Kaisha Level shifter circuit and display device provided therewith

Also Published As

Publication number Publication date
JP2001356741A (ja) 2001-12-26
US20020030528A1 (en) 2002-03-14
TW546614B (en) 2003-08-11
KR20010112645A (ko) 2001-12-20
US6801181B2 (en) 2004-10-05
CN1333524A (zh) 2002-01-30
CN1145922C (zh) 2004-04-14

Similar Documents

Publication Publication Date Title
KR100400626B1 (ko) 레벨 시프터 및 그를 이용한 액티브 매트릭스형 표시 장치
US11604391B2 (en) Liquid crystal display device
KR100216489B1 (ko) 액정 디스플레이용 선택 라인 스캐너로 사용되는 시프트 레지스터
US5956011A (en) Matrix type liquid-crystal display unit
JP3594126B2 (ja) 電流駆動回路
CN103093733B (zh) 液晶面板驱动电路及液晶显示装置
JP2009003468A (ja) 発光装置及びその駆動方法
KR20020086298A (ko) 펄스 출력 회로, 시프트 레지스터 및 디스플레이 장치
KR20070005577A (ko) 능동 매트릭스 디스플레이 디바이스
CN106873273B (zh) 阵列基板及其分区驱动方法、显示模组和显示装置
CN111710310B (zh) 多路分配电路、阵列基板、显示面板和装置及驱动方法
KR20000005816A (ko) 박막트랜지스터및표시장치
US7265744B2 (en) Liquid crystal display device and driving method thereof
KR100941843B1 (ko) 인버터 및 이를 구비한 표시장치
KR100527576B1 (ko) N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치
US8902147B2 (en) Gate signal line driving circuit and display device
CN101369080B (zh) 显示装置
JP2004126199A (ja) 液晶ディスプレイのディスプレイ回路構造
CN113506534B (zh) 显示面板
CN113035117A (zh) 一种阵列基板、其驱动方法及显示装置
Pappas et al. Active-matrix liquid crystal displays-operation, electronics and analog circuits design
JP2003050570A (ja) 平面表示装置
US20020105493A1 (en) Drive circuit for display apparatus
KR100706222B1 (ko) 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법
JP2004061774A (ja) 有機ｅｌパネル

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee