CN107492357A - 有源矩阵基板、显示面板以及具备该显示面板的显示装置 - Google Patents

有源矩阵基板、显示面板以及具备该显示面板的显示装置 Download PDF

Info

Publication number
CN107492357A
CN107492357A CN201710824234.1A CN201710824234A CN107492357A CN 107492357 A CN107492357 A CN 107492357A CN 201710824234 A CN201710824234 A CN 201710824234A CN 107492357 A CN107492357 A CN 107492357A
Authority
CN
China
Prior art keywords
mentioned
pixel
tft
gate line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710824234.1A
Other languages
English (en)
Other versions
CN107492357B (zh
Inventor
田中耕平
吉田秀史
野间健史
米林谅
西山隆之
村田充弘
岩田洋典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107492357A publication Critical patent/CN107492357A/zh
Application granted granted Critical
Publication of CN107492357B publication Critical patent/CN107492357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133526—Lenses, e.g. microlenses or Fresnel lenses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供能降低输入到有源矩阵基板上的栅极线等配线的电位的钝化，高速驱动配线，并且能谋求窄边框化的技术。在有源矩阵基板(20a)上形成有栅极线组(13G)和源极线组。另外，在有源矩阵基板(20a)上，具有多个开关元件，至少一部分开关元件形成于像素区域，形成有向栅极线(13G)输出扫描信号的栅极驱动器(11)和向栅极驱动器(11)供应控制信号的配线(15L1)。从显示区域外的显示控制电路(4)通过配线(15L1)向各栅极驱动器(11)供应控制信号。各栅极驱动器(11)根据所输入的控制信号驱动其所连接的1条栅极线(13G)。

Description

有源矩阵基板、显示面板以及具备该显示面板的显示装置
本申请是分案申请，原案申请的申请号为201380056369.8，国际申请号为PCT/JP2013/079424，申请日为2013年10月30日，发明名称为“有源矩阵基板、显示面板以及具备该显示面板的显示装置”。
技术领域
本发明涉及有源矩阵基板、显示面板以及具备该显示面板的显示装置，特别是，涉及栅极驱动器的配置。
背景技术
以往，已知在有源矩阵基板的相邻的2个边形成有栅极驱动器和源极驱动器的显示面板。在特表2004-538511号公报中，公开了将驱动被供应数据信号的列地址导体的行驱动电路和驱动被供应行选择信号的行地址导体的列驱动电路设置于像素元素阵列的1边的技术。在特表2004-538511号公报中，通过这样构成，使得保持像素元素阵列等的支撑体的、像素元素阵列的周边区域不受这些驱动电路限制。
发明内容
此外，在与使栅极线成为选择或者非选择的状态相应的电位在有源矩阵基板中是从与源极线平行的1边侧提供给栅极线的情况下，越往栅极线的末端侧，电位的钝化程度越大。因此，需要在设想会发生栅极线上的电位的钝化的位置的基础上进行设计。另外，如上述的特表2004-538511号公报那样，通过将栅极驱动器和源极驱动器设置于有源矩阵基板的1边侧，对于其它3边，能进行窄边框化。然而，在上述的特表2004-538511号公报中，栅极线的绕行距离与以往相比变长，栅极线的负荷变大。其结果是，提供给栅极线的电位发生钝化，难以高速驱动栅极线。
本发明的目的在于提供能降低提供给有源矩阵基板上的栅极线等配线的电位的钝化，高速驱动配线，并且能谋求窄边框化的技术。
第1发明所涉及的有源矩阵基板具备：多条数据线；多条配线，其与上述多条数据线交叉，至少包含栅极线；多条控制信号配线，其设置于包括由上述数据线和上述栅极线规定的像素区域的显示区域，控制信号从上述显示区域的外侧供应给上述多条控制信号配线；以及驱动电路，其与上述多条配线中的至少一部分栅极线连接，并且与上述多条控制信号配线连接，根据通过上述控制信号配线供应的上述控制信号，施加选择电压和非选择电压中的一方，从而控制上述至少一部分栅极线的电位，上述驱动电路包含多个开关元件，上述多个开关元件中的至少一部分形成于上述像素区域，上述栅极线的延伸方向与上述控制信号配线的延伸方向不同。
第2发明是，在第1发明中，上述驱动电路与各条上述栅极线连接，根据上述控制信号，向上述栅极线施加选择电压和非选择电压中的一方，从而控制上述栅极线的电位。
第3发明是，在第1或者第2发明中，具备：第1端子部，其设置于上述显示区域的外侧，向上述多条数据线供应数据信号；以及第2端子部，其设置于上述显示区域的外侧，向上述驱动电路供应上述控制信号，上述第1端子部和上述第2端子部设置于在上述显示区域中与上述栅极线平行的一边的外侧。
第4发明是，在第2或者第3发明的上述像素区域中，还具备与上述栅极线和上述数据线连接的像素电极，在上述驱动电路的开关元件中的形成于上述像素区域的开关元件与上述像素电极之间形成有包括具有透明性的导电膜的屏蔽层。
第5发明是，在第2或者第3发明的上述像素区域中，还具备与上述栅极线和上述数据线连接的像素电极，上述驱动电路的开关元件中的形成于上述像素区域的开关元件形成在与上述像素电极不重叠的位置。
第6发明是，在第2至第5的任一发明中，在未形成有上述驱动电路的开关元件的像素区域中，为使开口率与形成有上述驱动电路的开关元件的上述像素区域的开口率大致相同，还设置有调整用配线。
第7发明是，在第3至第6的任一发明中，具备：第1绝缘层，其形成于形成有上述栅极线的栅极配线层与形成有上述数据线的数据配线层之间；控制信号配线，其在上述像素区域中以与上述数据线大致平行的方式形成于上述数据配线层，将来自上述第2端子部的上述控制信号供应给上述驱动电路；第2绝缘层，其具有比上述第1绝缘层的厚度大的厚度，形成于上述数据配线层的上层，具有贯通至上述数据配线层的接触孔；以及导电层，其形成于上述接触孔，上述控制信号配线在与上述栅极线重叠的部分是不连续的，在不连续部分，通过上述第2绝缘层的上述接触孔中的上述导电层连接。
第8发明是，在第3至第6的任一发明中，在上述像素区域中，还具备将来自上述第2端子部的上述控制信号供应给上述驱动电路的控制信号配线，上述控制信号配线以上述控制信号配线的至少一部分在与上述像素区域中的2条上述数据线之间的距离大致相同的位置大致平行于上述数据线的方式配置。
第9发明是，在第2至第8的任一发明中，在上述像素区域中，还具备与上述数据线和上述栅极线连接的像素开关元件，从上述栅极线的与上述像素开关元件的栅极端子连接的位置到上述数据线与上述栅极线的交叉位置为止的上述栅极线的部分以及未连接上述栅极端子的一侧的上述数据线与上述栅极线的交叉位置附近的上述栅极线的部分具有宽度比上述栅极线的最大宽度窄的部分。
第10发明是，在第2至第9的任一发明中，上述像素区域与多种颜色中的任意一种颜色对应，上述驱动电路形成于与上述多种颜色中的一种颜色对应的上述像素区域。
第11发明是，在第2至第10的任一发明中，形成有上述驱动电路的开关元件的上述像素区域中的在上述栅极线的延伸方向上的宽度比其它像素区域中的上述宽度大。
第12发明是，在第8至第11的任一发明中，在上述像素区域中，具有：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容电极，其与上述像素电极连接，第12发明具备：辅助电容配线，其在上述显示区域的外侧与上述辅助电容电极连接，向上述辅助电容电极供应指定的电位；以及低阻抗配线，其在上述像素区域中与上述辅助电容电极连接，并且与上述辅助电容配线连接。
第13发明是，在第2至第12的任一发明中，对上述栅极线各设置有多个上述驱动电路。
第14发明是，在第2至第13的任一发明中，上述显示区域沿着上述栅极线的排列方向分割为多个分割区域，对上述多个分割区域中各自配置的上述栅极线设置的上述驱动电路以按每个上述分割区域决定的频率向上述栅极线施加选择电压和非选择电压中的一方。
第15发明是，在第3至第13的任一发明中，上述多条栅极线为N条(N为自然数)，对每条上述栅极线设置有第1个～第M个(M为自然数，M≥2)的M个上述驱动电路，对第n行(1≤n≤N)上述栅极线设置的上述M个驱动电路按上述第1个驱动电路至上述第M个驱动电路的顺序向上述第n行栅极线施加选择电压，上述M个驱动电路中的第2个上述驱动电路至上述第M个驱动电路在紧前的上述驱动电路向第n+1行上述栅极线施加上述选择电压的定时，向上述第n行栅极线施加上述选择电压，上述第1端子部在由上述第M个驱动电路向上述第n行栅极线施加选择电压的定时，将应写入到由上述第n行栅极线和上述数据线规定的上述像素区域的图像的数据信号供应给上述数据线。
第16发明是，在第2至第13的任一发明中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线和副栅极线，一个上述副像素区域中具备与上述栅极线和上述数据线连接的像素电极，其它副像素区域中具备与上述副栅极线和上述数据线连接的像素电极以及连接在上述像素电极与上述一个副像素区域中的上述像素电极之间的电容器，上述驱动电路包含在未配置有上述开关元件的像素区域中对每条上述副栅极线设置有一个的副栅极线驱动部，上述副栅极线驱动部根据上述控制信号，向上述副栅极线施加选择电压和非选择电压中的一方，在一个水平期间中，在上述栅极线被施加了选择电压后，上述副栅极线驱动部向上述副栅极线施加选择电压。
第17发明是，在第2至第13的任一发明中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线、副栅极线以及辅助电容配线，上述多个副像素区域中各自具备与上述栅极线和上述数据线连接的像素电极，一个上述副像素区域中具备辅助电容和开关元件，上述辅助电容与上述辅助电容配线连接，上述开关元件具有与上述副栅极线连接的栅极端子、与上述一个副像素区域中的上述像素电极连接的源极端子以及与上述辅助电容连接的漏极端子，上述驱动电路包含在未配置有上述开关元件的像素区域中对每条上述副栅极线设置一个的副栅极线驱动部，上述副栅极线驱动部向上述副栅极线施加选择电压和非选择电压中的一方，上述副栅极线驱动部在上述栅极线被施加了选择电压后，根据上述控制信号，向上述副栅极线施加选择电压。
第18发明是，在第2至第13的任一发明中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线、第1辅助电容配线和第2辅助电容配线，上述多个副像素区域各自具备与上述栅极线和上述数据线连接的像素电极，一个上述副像素区域中具备与上述一个副像素区域中的上述像素电极和上述第1辅助电容配线连接的第1辅助电容，其它副像素区域中具备与上述其它副像素区域中的上述像素电极和上述第2辅助电容配线连接的第2辅助电容，上述驱动电路包含形成于上述显示区域并控制上述第1辅助电容配线和上述第2辅助电容配线的电位的辅助电容线控制元件，上述辅助电容线控制元件在上述栅极线被施加了选择电压后，以使上述第1辅助电容配线和上述第2辅助电容配线的电位成为相反相位的方式，向上述第1辅助电容配线和上述第2辅助电容配线施加电压。
第19发明是，在第2至第13的任一发明中，上述配线包含上述栅极线和辅助电容配线，上述像素区域中具备：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容，其与上述像素电极和上述辅助电容配线连接，上述驱动电路包含对每条上述辅助电容配线设置有一个的辅助电容配线驱动部，上述辅助电容配线驱动部根据上述控制信号，向上述辅助电容配线施加与上述数据线的电压为相同极性的电压。
第20发明是，在第2至第9的任一发明中，在上述显示区域的上述栅极线的延伸方向的K(K为自然数，K≥2)个区域中，对上述区域之间相互不同的每K行的上述栅极线设置有一个上述驱动电路。
第21发明是，在第20发明中，上述像素区域与多种颜色中的任意一种颜色对应，上述驱动电路形成于与上述多种颜色中的一种颜色对应的上述像素区域。
第22发明是，在第21发明中，形成有上述驱动电路的开关元件的上述像素区域中的在上述栅极线和上述数据线中的至少一方的延伸方向上的宽度比其它像素区域中的上述宽度大。
第23发明是，在第2至第13的任一发明中，上述配线包含上述栅极线和共用电极线，上述像素区域中具有：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容，其与上述像素电极和上述共用电极线连接，上述驱动电路包含在未形成有上述开关元件的像素区域中对每条上述共用电极线设置有一个的共用电极驱动部，上述共用电极驱动部根据上述控制信号，向上述共用电极线施加与上述数据线的电位极性相反的电压。
第24发明是，在第1至第4的任一发明中，上述配线包含上述栅极线和发光控制线，上述像素区域中具有：发光元件；电气电路，其与上述数据线和上述栅极线连接；以及发光控制开关元件，其具有与上述发光控制线连接的栅极端子、与上述电气电路连接的源极端子以及与上述发光元件连接的漏极端子，上述驱动电路包含对每条上述发光控制线设置有一个的发光控制线驱动部，上述发光控制线驱动部根据上述控制信号，控制上述发光控制线的电位。
第25发明所涉及的显示面板具备：第1至第22的任一发明的有源矩阵基板；相对基板，其具备彩色滤光片和相对电极；以及液晶层，其夹持在上述有源矩阵基板与上述相对基板之间。
第26发明具备：第23发明的有源矩阵基板；相对基板，其具备彩色滤光片；以及液晶层，其夹持在上述有源矩阵基板与上述相对基板之间。
第27发明是，在第25或者第26发明的上述有源矩阵基板中，上述驱动电路的至少一部分元件配置于上述像素区域中的根据上述液晶层的取向状态而产生的暗线区域。
第28发明所涉及的显示装置具备：第25至第27的任一发明的显示面板和收纳上述显示面板的箱体，上述箱体具有：第1盖部，其包含透镜部，上述透镜部设置在与上述显示面板的边框区域的一部分和显示区域的一部分重叠的位置，观察者侧的表面为曲面形状；以及第2盖部，其至少覆盖上述显示面板的侧面。
根据本发明的构成，能够降低提供给有源矩阵基板上的配线的电位的钝化，高速驱动配线。
附图说明
图1是示出第1实施方式所涉及的液晶显示装置的概略构成的示意图。
图2是示出第1实施方式所涉及的有源矩阵基板的概略构成的示意图。
图3是示出第1实施方式所涉及的有源矩阵基板的概略构成的示意图。
图4是示出第1实施方式中的栅极驱动器的等效电路的一例的图。
图5A是示出第1实施方式中的栅极驱动器的配置例的示意图。
图5B是示出第1实施方式中的栅极驱动器的配置例的示意图。
图5C是示出第1实施方式中的栅极驱动器的配置例的示意图。
图6是将形成有图5B所示的TFT-A的像素区域放大的俯视图。
图7A是将图6中的TFT-PIX的部分沿I-I线截断得到的截面的示意图。
图7B是将图6中的接触部CH1沿II-II线截断得到的截面的示意图。
图7C是将图6中的TFT-A的部分沿III-III线截断得到的截面的示意图。
图7D是将图6中的接触部CH2沿IV-IV线截断得到的截面的示意图。
图8A是将图5B所示的像素区域204R放大的俯视图。
图8B是将图5B所示的像素区域205R放大的俯视图。
图8C是将图5A所示的像素区域203R放大的俯视图。
图8D是将图5C所示的像素区域205B放大的俯视图。
图8E是将图5B所示的像素区域203B放大的俯视图。
图8F是将图5A所示的像素区域201B和202R放大的俯视图。
图9是栅极驱动器扫描栅极线时的时序图。
图10A是示出第2实施方式所涉及的栅极驱动器的配置例的概略构成的示意图。
图10B是将配置在显示区域内的栅极驱动器的像素区域放大的俯视图。
图11是第3实施方式所涉及的液晶显示装置的截面的示意图。
图12是说明第3实施方式中的从显示面出射的光线的前进方向的图。
图13是示出第4实施方式中的有源矩阵基板的概略构成的示意图。
图14是说明第4实施方式中的各分割区域的栅极线的驱动定时的图。
图15是示出第4实施方式中的各分割区域的数据的写入的时序图。
图16是示出第4实施方式中的各分割区域的数据的写入的时序图。
图17是示出第5实施方式中的有源矩阵基板的概略构成的示意图。
图18是示出第5实施方式中的起始脉冲的输入定时的图。
图19是示出第5实施方式中的各栅极线的驱动定时的图。
图20是将图17所示的像素放大的示意图。
图21是示出第5实施方式中的数据的写入的时序图。
图22是示意性示出第6实施方式中的形成有开关元件(TFT-F)的像素区域的俯视图。
图23是将图22中的接触部CH6沿V-V线截断得到的截面的示意图。
图24A是将第7实施方式中的栅极线与源极线的交叉部分放大的示意图。
图24B是示出第7实施方式中的栅极线的变形例的图。
图24C是示出第7实施方式中的栅极线的变形例的图。
图25A是示意性示出第8实施方式中的栅极驱动器非形成区域的俯视图。
图25B是示出第8实施方式的应用例的液晶显示装置的构成的示意图。
图25C是示出第8实施方式的应用例中的像素电位的变化的图。
图26是示出第9实施方式中的像素的等效电路的图。
图27A是示意性示出第9实施方式中的形成有栅极驱动器和辅助电容信号配线的像素区域的图。
图27B是示意性示出第9实施方式中的形成有栅极驱动器和辅助电容信号配线的像素区域的图。
图28是示出图26所示的像素的驱动的时序图。
图29是示出第10实施方式中的像素的等效电路的图。
图30是示出第10实施方式中的CS驱动器的等效电路的图。
图31A是示意性示出第10实施方式中的形成有CS驱动器和栅极驱动器的像素区域的图。
图31B是示意性示出第10实施方式中的形成有CS驱动器和栅极驱动器的像素区域的图。
图32是示出图30所示的CS驱动器的动作的时序图。
图33A是示出第10实施方式中的栅极驱动器和CS驱动器的动作的时序图。
图33B是示出图29所示的像素的驱动的时序图。
图34是示出第11实施方式中的像素的等效电路的图。
图35A是示意性示出第11实施方式中的形成有栅极驱动器11_A的像素区域的图。
图35B是示意性示出第11实施方式中的形成有栅极驱动器11_A的像素区域的图。
图36A是示意性示出第11实施方式中的形成有栅极驱动器11_B的像素区域的图。
图36B是示意性示出第11实施方式中的形成有栅极驱动器11_B的像素区域的图。
图37是示出第11实施方式中的各副像素的驱动的时序图。
图38是示出第12实施方式中的像素的等效电路的图。
图39A是示意性示出第12实施方式中的形成有栅极驱动器11_1的像素区域的图。
图39B是示意性示出第12实施方式中的形成有栅极驱动器11_1的像素区域的图。
图39C是示意性示出第12实施方式中的形成有栅极驱动器11_2的像素区域的图。
图39D是示意性示出第12实施方式中的形成有栅极驱动器11_2的像素区域的图。
图40是示出第12实施方式中的像素的驱动的时序图。
图41是示出第13实施方式中的像素的等效电路的图。
图42是示意性示出图41所示的像素的概略构成的截面图。
图43是示意性示出第13实施方式中的栅极驱动器和CS驱动器的等效电路的图。
图44A是示出第13实施方式中的形成有栅极驱动器和CS驱动器的像素区域的示意图。
图44B是示出第13实施方式中的形成有栅极驱动器和CS驱动器的像素区域的示意图。
图45是示出第13实施方式中的栅极线和辅助电容配线的驱动的时序图。
图46是示出第13实施方式中的像素的每一帧的驱动的时序图。
图47是示出第14实施方式中的像素的等效电路的图。
图48是示意性示出图47所示的像素的概略构成的截面图。
图49是示出第14实施方式中的栅极驱动器和COM驱动器的等效电路的图。
图50A是示出第14实施方式中的形成有栅极驱动器和COM驱动器的像素区域的示意图。
图50B是示出第14实施方式中的形成有栅极驱动器和COM驱动器的像素区域的示意图。
图51是示出第14实施方式中的栅极线和共用电极线的驱动的时序图。
图52是示出第14实施方式中的像素的每一帧的驱动的时序图。
图53是示出第15实施方式中的像素的等效电路的图。
图54是示意性示出图53所示的像素的概略构成的截面图。
图55A是示出图53所示的像素的未产生横电场的状态的示意图。
图55B是示出图53所示的像素的产生了横电场的状态的示意图。
图56是示出变形例1中的栅极驱动器的连接例的俯视图。
图57是示出变形例2中的栅极驱动器的连接例的俯视图。
图58是示出变形例3中的像素区域的构成的俯视图。
图59是示出变形例4中的栅极驱动器的连接例的俯视图。
图60A是示出VA模式的情况下的配线例的俯视图。
图60B是示出FFS模式的情况下的配线例的俯视图。
图60C是示出IPS模式的情况下的配线例的俯视图。
图61A是变形例6所涉及的显示面板的示意图。
图61B是变形例6所涉及的瓷砖状面板的示意图。
图62是示出变形例7中的栅极驱动器的等效电路的一例的图。
图63A是示出形成有TFT-A的像素区域的俯视图。
图63B是说明因netA和源极线的寄生电容而在栅极线产生的噪声的图。
图64A是示出因netA和源极线的寄生电容而产生的噪声的极性图案的例子的图。
图64B是示出因netA和源极线的寄生电容而产生的噪声的极性图案的例子的图。
图64C是示出因netA和源极线的寄生电容而产生的噪声的极性图案的例子的图。
图65是采用变形例7中的栅极驱动器的情况下的波形图。
图66是示出变形例7中的电容器Cab的连接例的俯视图。
图67是示出变形例10中的像素的等效电路的图。
图68A是示出变形例10中的控制发光控制线的电位的EL驱动器的等效电路的图。
图68B是示出变形例10中的栅极线和发光控制线的驱动的时序图。
图69A是变形例10中的配置有栅极驱动器和EL驱动器的像素的示意图。
图69B是变形例10中的配置有栅极驱动器和EL驱动器的像素的示意图。
图69C是变形例10中的配置有栅极驱动器和EL驱动器的像素的示意图。
图69D是变形例10中的配置有栅极驱动器和EL驱动器的像素的示意图。
图69E是变形例10中的配置有栅极驱动器和EL驱动器的像素的示意图。
图70是示出图67所示的像素的驱动的时序图。
图71是示出变形例11中的有源矩阵基板的构成例的图。
图72是示出变形例12所涉及的有源矩阵基板的概略构成的示意图。
图73A是示出图72所示的栅极驱动器11x的等效电路的图。
图73B是示出图72所示的栅极驱动器11y的等效电路的图。
图74是将配置有图73B所示的栅极驱动器11y的像素区域的一部分简化的示意图。
图75A是配置栅极驱动器11y的像素区域的示意图。
图75B是将图75A所示的虚线框的部分放大的示意图。
图76A是配置有图75A所示的栅极驱动器11y的像素区域的示意图。
图76B是将图76A所示的虚线框的部分放大的示意图。
图77是示出栅极驱动器11x(n)的配置例的示意图。
图78A是示出变形例14中的像素的一例的图。
图78B是示出变形例14中的配线15L1的配置例的示意图。
图78C是示出变形例14中的配线15L1的配置例的示意图。
图79A是示出变形例14中的配线15L1的配置例的示意图。
图79B是示出变形例14中的配线15L1的配置例的示意图。
图80是示出变形例15中的辅助电容电极和辅助电容配线的示意图。
图81A是举例说明变形例15的构成例1中的像素的概略构成的示意图。
图81B是将图81A所示的像素PIX沿A-A线截断得到的截面图。
图82A是举例说明变形例15的构成例2中的像素的概略构成的示意图。
图82B是将图82A所示的像素PIX沿B-B线截断得到的截面图。
图83A是举例说明变形例15的构成例3中的像素的概略构成的示意图。
图83B是将图83A所示的像素PIX沿C-C线截断得到的截面图。
图83C是将图83A所示的像素PIX沿C-C线截断得到的截面图。
具体实施方式
本发明的一实施方式所涉及的有源矩阵基板具备：多条数据线；多条配线，其与上述多条数据线交叉，至少包含栅极线；以及驱动电路，其与上述多条配线中的至少一部分连接，根据从包含由上述数据线和上述栅极线规定的像素区域的显示区域的外侧供应的控制信号，控制该配线的电位，上述驱动电路包含多个开关元件，上述多个开关元件中的至少一部分形成于上述像素区域(第1构成)。
在第1构成中，连接驱动电路的配线可以是栅极线，也可以是其它配线。与数据线交叉的配线中的至少一部分配线的电位是由驱动电路根据从显示区域的外侧供应的控制信号而控制的。构成驱动电路的开关元件的至少一部分配置在像素区域内。因此，与从配线的一端侧控制配线的电位的情况相比，能够降低配线的另一端侧的电位的钝化，能够高速驱动配线。另外，由于驱动电路的至少一部分开关元件配置在像素区域内，因此，与将驱动电路的所有的开关元件配置在像素区域的外侧的情况相比，能够谋求窄边框化。
第2构成可以是，在第1构成中，上述驱动电路与各条上述栅极线连接，根据上述控制信号，向上述栅极线施加选择电压和非选择电压中的一方，从而控制上述栅极线的电位。
根据第2构成，由至少一部分开关元件设置于像素区域的驱动电路向栅极线施加选择电压和非选择电压中的一方。因此，能降低栅极线的端部附近的电位的钝化，因而能够将栅极线高速地切换为选择或者非选择的状态。另外，由于控制栅极线的电位的驱动电路的至少一部分开关元件配置在像素区域内，因此，与将该驱动电路配置于像素区域的外侧的情况相比，能够谋求窄边框化。
第3构成可以是，在第1或者第2构成中，具备：第1端子部，其设置于上述显示区域的外侧，向上述多条数据线供应数据信号；以及第2端子部，其设置于上述显示区域的外侧，向上述驱动电路供应上述控制信号，上述第1端子部和上述第2端子部设置于在上述显示区域中与上述栅极线平行的一边的外侧。
根据第3构成，在与栅极线平行的显示区域的一边的外侧设置第1端子部和第2端子部。因此，能够从显示区域中的与栅极线平行的一边的外侧对显示区域内的数据线和驱动电路分别供应数据信号和控制信号，因而对于显示区域的其它边的外侧，能够谋求窄边框化。
第4构成可以是，在第2或者第3构成的上述像素区域中，还具备与上述栅极线和上述数据线连接的像素电极，在上述驱动电路的开关元件中的形成于上述像素区域的开关元件与上述像素电极之间形成有包括具有透明性的导电膜的屏蔽层。根据第4构成，能够降低设置于像素区域的像素电极与驱动电路的开关元件的干扰。
第5构成可以是，在第2或者第3构成的上述像素区域中，还具备与上述栅极线和上述数据线连接的像素电极，上述驱动电路的开关元件中的形成于上述像素区域的开关元件形成在与上述像素电极不重叠的位置。根据第5构成，能够降低设置于像素区域的像素电极与驱动电路的开关元件的干扰。
第6构成可以是，在第2至第5的任一构成中，在未形成有上述驱动电路的开关元件的像素区域中，为使开口率与形成有上述驱动电路的开关元件的上述像素区域的开口率大致相同，还设置有调整用配线。根据第6构成，能减小配置有驱动电路的开关元件的像素区域与未配置驱动电路的开关元件的像素区域的开口率的差。因此，能够降低因配置有驱动电路的开关元件的像素区域与未配置驱动电路的开关元件的像素区域的开口率的差而导致的亮度不均。
第7构成可以是，在第3至第6的任一构成中，具备：第1绝缘层，其形成于形成有上述栅极线的栅极配线层与形成有上述数据线的数据配线层之间；控制信号配线，其在上述像素区域中以与上述数据线大致平行的方式形成于上述数据配线层，将来自上述第2端子部的上述控制信号供应给上述驱动电路；第2绝缘层，其具有比上述第1绝缘层的厚度大的厚度，形成于上述数据配线层的上层，具有贯通至上述数据配线层的接触孔；以及导电层，其形成于上述接触孔，上述控制信号配线在与上述栅极线重叠的部分是不连续的，在不连续部分，通过上述第2绝缘层的上述接触孔中的上述导电层连接。
根据第7构成，在形成控制信号配线的数据配线层的上层，形成有厚度比第1绝缘层大的第2绝缘层。在隔着第1绝缘层与栅极线重叠的部分，控制信号配线是不连续的，不连续部分由设置于第2绝缘层的接触孔中的导电层连接。在隔着第1绝缘层而在栅极线上设置有控制信号配线的情况下，有时会因栅极线与控制信号配线之间的寄生电容而发生控制信号的延迟、紊乱。在本构成中，控制信号配线未形成在与栅极线重叠的部分，控制信号配线的不连续部分通过设置于第2绝缘层的接触孔连接。因此，相比于在与栅极线重叠的位置形成有控制信号配线的情况，能够使控制信号配线与栅极线更为分开，能够不易产生因栅极线和控制信号配线的寄生电容而导致的控制信号的延迟、紊乱。
第8构成可以是，在第3至第6的任一在上述像素区域中，还具备将来自上述第2端子部的上述控制信号供应给上述驱动电路的控制信号配线，上述控制信号配线以上述控制信号配线的至少一部分在与上述像素区域中的2条上述数据线之间的距离大致相同的位置大致平行于上述数据线的方式配置。根据第8构成，配置于像素区域的控制信号配线的至少一部分在与该像素区域中的2条数据线之间的距离大致相同的位置配置为与数据线大致平行。因此，与控制信号配线配置在数据线的附近的情况相比，能降低控制信号配线对数据线的噪声。
第9构成可以是，在第2至第8的任一构成中，在上述像素区域中，还具备与上述数据线和上述栅极线连接的像素开关元件，从上述栅极线的与上述像素开关元件的栅极端子连接的位置到上述数据线和上述栅极线的交叉位置为止的上述栅极线的部分以及未连接上述栅极端子的一侧的上述数据线与上述栅极线的交叉位置附近的上述栅极线的部分具有宽度比上述栅极线的最大宽度窄的部分。
根据第9构成，从像素开关元件的栅极端子的连接位置到与数据线的交叉位置为止的栅极线的部分以及未连接栅极端子的一侧的栅极线与数据线的交叉位置附近的栅极线的部分具有宽度比栅极线的最大宽度窄的部分。因此，宽度比栅极线的最大宽度窄的部分与其它部分相比较容易切断。在栅极线与数据线的交叉位置附近发生短路的情况下，通过将宽度比栅极线的最大宽度小的部分切断而使短路部分分离，能够使数据线和像素开关元件继续发挥功能。
第10构成可以是，在第2至第9的任一构成中，上述像素区域与多种颜色中的任意一种颜色对应，上述驱动电路形成于与上述多种颜色中的一种颜色对应的上述像素区域。根据第10构成，像素区域与多种颜色中的任意一种颜色对应。在与多种颜色中的任意一种颜色对应的像素区域设置驱动电路的开关元件。在彩色滤光片设置于相对基板的情况下，像素区域配置在与彩色滤光片中的1种颜色对应的位置。例如，通过将驱动电路的开关元件设置到与不易受亮度影响的颜色对应的像素区域，能够降低因形成有开关元件的像素区域与其它像素区域的开口率的差而导致的颜色不均等。
第11构成可以是，在第2至第10的任一构成中，形成有上述驱动电路的开关元件的上述像素区域中的在上述栅极线的延伸方向上的宽度比其它像素区域中的上述宽度大。根据第11构成，能使得设置有驱动电路的开关元件的像素区域和其它像素区域的开口率大致均匀化，因此，能够使整个显示画面的亮度均匀化。
第12构成可以是，在第8至第11的任一构成中的上述像素区域，具有：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容电极，其与上述像素电极连接，第12构成具备：辅助电容配线，其在上述显示区域的外侧与上述辅助电容电极连接，向上述辅助电容电极供应指定的电位；以及低阻抗配线，其在上述像素区域中与上述辅助电容电极连接，并且与上述辅助电容配线连接。根据第12构成，具备低阻抗配线，上述低阻抗配线与辅助电容配线连接，并且在像素区域中与辅助电容电极连接，上述辅助电容配线在显示区域的外侧与连接到像素电极的辅助电容电极连接。因此，即使由于配置于像素区域的控制信号配线而导致该像素区域中的辅助电容电极受到噪声的影响，辅助电容配线的电位偏离了从辅助电容配线供应的指定的电位，也能够使其通过低阻抗配线恢复到指定的电位。
第13构成可以是，在第2或者第3的任一构成中，对上述栅极线各设置有多个上述驱动电路。根据第13构成，对各栅极线设置有多个驱动电路。因此，与对各栅极线设置单个驱动电路的情况相比，能够将栅极线高速地切换为选择状态。
第14构成可以是，在第2至第13的任一构成中，上述显示区域沿着上述栅极线的排列方向分割为多个分割区域，对上述多个分割区域中各自配置的上述栅极线设置的上述驱动电路以按每个上述分割区域决定的频率向上述栅极线施加选择电压。
根据第14构成，驱动电路以按每个分割区域而不同的频率向栅极线施加选择电压。因此，能够根据各分割区域中显示的图像，向各分割区域中的栅极线施加选择电压。
第15构成可以是，在第3至第13的任一构成中，上述多条栅极线为N条(N为自然数)，对每条上述栅极线设置有第1个～第M个(M为自然数，M≥2)的M个上述驱动电路，对第n行(1≤n≤N)上述栅极线设置的上述M个驱动电路按上述第1个驱动电路至上述第M个驱动电路的顺序向上述第n行栅极线施加选择电压，上述M个驱动电路中的第2个上述驱动电路至上述第M个驱动电路在紧前的上述驱动电路向第n+1行上述栅极线施加上述选择电压的定时，向上述第n行栅极线施加上述选择电压，上述第1端子部在由上述第M个驱动电路向上述第n行栅极线施加选择电压的定时，将应写入到由上述第n行栅极线和上述数据线规定的上述像素区域的图像的数据信号供应给上述数据线。
根据第15构成，对每条栅极线设置有M个驱动电路，按第1驱动电路至第M个驱动电路的顺序向栅极线施加选择电压。第2驱动电路至第M个驱动电路在紧前的驱动电路向第n+1行栅极线施加选择电压的定时，向第n行栅极线施加选择电压。与第n行栅极线交叉的数据线在第n行栅极线被施加选择电压的定时被供应数据信号。也就是说，第n行栅极线由M个驱动电路切换为选择状态M次。因此，能够在向与第n行栅极线交叉的数据线输入数据信号之前，将第n行栅极线预充电，能够使数据的写入速度高速化。
第16构成可以是，在第2至第13的任一构成中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线和副栅极线，一个上述副像素区域中具备与上述栅极线和上述数据线连接的像素电极，其它副像素区域中具备与上述副栅极线和上述数据线连接的像素电极以及连接在上述像素电极与上述一个副像素区域中的上述像素电极之间的电容器，上述驱动电路包含在未配置有上述开关元件的像素区域中对每条上述副栅极线设置有一个的副栅极线驱动部，上述副栅极线驱动部根据上述控制信号，向上述副栅极线施加选择电压和非选择电压中的一方，在一个水平期间中，在上述栅极线被施加了选择电压后，上述副栅极线驱动部向上述副栅极线施加选择电压。
根据第16构成，在一个水平期间中栅极线被施加选择电压时，一个副像素区域中的像素电极被施加与对源极线输入的数据信号相应的电压。当栅极线被施加非选择电压时，一个副像素区域的电位成为悬浮状态。并且，由副栅极线驱动部向副栅极线施加选择电压，与数据信号相应的电压被施加到其它副像素区域中的像素电极。由此，一个副像素区域的电位会通过电容器放大。其结果是，一个副像素区域与其它副像素区域相比成为高亮度的显示。另外，由于副栅极线驱动部设置在像素区域内，因此，与设置于显示区域的外侧的情况相比，能够谋求窄边框化。
第17构成可以是，在第2至第13的任一构成中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线、副栅极线以及辅助电容配线，上述多个副像素区域中各自具备与上述栅极线和上述数据线连接的像素电极，一个上述副像素区域中具备辅助电容和开关元件，上述辅助电容与上述辅助电容配线连接，上述开关元件具有与上述副栅极线连接的栅极端子、与上述一个副像素区域中的上述像素电极连接的源极端子以及与上述辅助电容连接的漏极端子，上述驱动电路包含在未配置有上述开关元件的像素区域中对每条上述副栅极线设置有一个的副栅极线驱动部，上述副栅极线驱动部向上述副栅极线施加选择电压和非选择电压中的一方，上述副栅极线驱动部在上述栅极线被施加了选择电压后，根据上述控制信号，向上述副栅极线施加选择电压。
根据第17构成，在栅极线被施加选择电压时，与输入到数据线的数据信号相应的电压被施加到各副像素区域中的像素电极。当在栅极线被施加选择电压后，由副栅极线驱动部向副栅极线施加选择电压时，在一个副像素区域中，辅助电容的电荷通过开关元件在像素电极之间再分配。由此，其它副像素区域成为与数据信号的电压相应的像素电位，一个副像素区域在成为与数据信号的电压相应的像素电位后，根据辅助电容配线的电位而增减。因此，像素电位在一个副像素区域与其它副像素区域之间不同，能在1个像素区域中以不同的亮度显示图像。另外，由于副栅极线驱动部设置在像素区域内，因此，与设置于显示区域的外侧的情况相比，能够谋求窄边框化。
第18构成可以是，在第2至第13的任一构成中，上述像素区域包括多个副像素区域，上述配线包含上述栅极线、第1辅助电容配线和第2辅助电容配线，上述多个副像素区域各自具备与上述栅极线和上述数据线连接的像素电极，一个上述副像素区域中具备与上述一个副像素区域中的上述像素电极和上述第1辅助电容配线连接的第1辅助电容，其它副像素区域中具备与上述其它副像素区域中的上述像素电极和上述第2辅助电容配线连接的第2辅助电容，上述驱动电路包含形成在上述显示区域内并控制上述第1辅助电容配线和上述第2辅助电容配线的电位的辅助电容线控制元件，上述辅助电容线控制元件在上述栅极线被施加了选择电压后，以使上述第1辅助电容配线和上述第2辅助电容配线的电位成为相反相位的方式，向上述第1辅助电容配线和上述第2辅助电容配线施加电压。
根据第18构成，第1辅助电容配线和第2辅助电容配线在栅极线的一个水平期间经过后由辅助电容控制元件施加电压，使第1辅助电容配线和第2辅助电容配线的电位成为相反相位。在栅极线的一个水平期间中，数据线的电位施加到一个副像素区域的像素电极和其它副像素区域的像素电极。在栅极线被施加选择电压后，第1辅助电容和第2辅助电容所保持的电荷根据第1辅助电容配线和第2辅助电容配线的电位而增减。由此，能够使一个副像素区域与其它副像素区域相比像素电位变高，使其与其它副像素区域相比以高亮度进行显示。另外，由于辅助电容控制元件设置在像素区域内，因此，与设置于显示区域的外侧的情况相比，能够谋求窄边框化。
第19构成可以是，在第2至第13的任一构成中，上述配线包含上述栅极线和辅助电容配线，上述像素区域中具备：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容，其与上述像素电极和上述辅助电容配线连接，上述驱动电路包含对每条上述辅助电容配线设置有一个的辅助电容配线驱动部，上述辅助电容配线驱动部根据上述控制信号，向上述辅助电容配线施加与上述数据线的电压为相同极性的电压。
根据第19构成，由辅助电容配线驱动部向辅助电容配线施加与数据线为相同极性的电压。像素电极的电位根据辅助电容配线的电位而通过辅助电容进行变化。因此，在数据线为正极性的电位的情况下，辅助电容配线被施加正极性的电压。像素电极成为与数据线相应的电位，电位通过辅助电容增加。因此，与不具备本构成的情况下相比，能够降低施加到像素电极的数据信号的振幅，能够降低功耗。另外，由于辅助电容配线驱动部设置在像素区域内，因此，与设置在显示区域外的情况相比，能够谋求窄边框化。
第20构成可以是，在第2至第9的任一构成中，在上述显示区域的上述栅极线的延伸方向的K(K为自然数，K≥2)个区域中，对上述区域之间相互不同的每K行的上述栅极线设置有一个上述驱动电路。根据第20构成，在显示区域中，在栅极线的延伸方向上的K个区域中对每K行的栅极线设置有一个驱动电路。另外，区域之间设置驱动电路的栅极线相互不同。通过这样构成，与在1个区域中对所有栅极线各设置一个驱动电路的情况相比，未配置有驱动电路的像素区域变多，因此，能够提高开口率。
第21构成可以是，在第20构成中，上述像素区域与多种颜色中的任意一种颜色对应，上述驱动电路形成于与上述多种颜色中的一种颜色对应的上述像素区域。根据第21构成，在特定的一种颜色的像素区域中设置驱动电路的开关元件。因此，例如，通过将驱动电路的开关元件设置到与不易受亮度影响的颜色对应的像素区域，能够降低因形成有开关元件的像素区域与其它像素区域的开口率的差而导致的颜色不均等。
第22构成可以是，在第21构成中，形成有上述驱动电路的开关元件的上述像素区域中的在上述栅极线和上述数据线中的至少一方的延伸方向上的宽度比其它像素区域中的上述宽度大。根据第22构成，形成有驱动电路的开关元件的像素区域的在栅极线和数据线中的至少一方的延伸方向上的宽度比其它像素区域中的该宽度大。因此，能够抑制配置有驱动电路的开关元件的像素区域的开口率的下降，使显示区域的开口率均匀化。
第23构成可以是，在第2至第13的任一构成中，上述配线包含上述栅极线和共用电极线，上述像素区域中具有：像素电极，其与上述栅极线和上述数据线连接；以及辅助电容，其与上述像素电极和上述共用电极线连接，上述驱动电路包含在未形成有上述开关元件的像素区域中对每条上述共用电极线设置有一个的共用电极驱动部，上述共用电极驱动部根据上述控制信号，向上述共用电极线施加与上述数据线的电位极性相反的电压。
根据第23构成，由共用电极驱动部向共用电极线施加与数据线的电位极性相反的电压。像素电极的电位根据共用电极线的电位而通过辅助电容进行变化。由于数据线与共用电极线的电位极性相反，因此，能够降低输入到数据线的数据信号的振幅，能够降低功耗。另外，由于共用电极驱动部配置在像素区域内，因此，与配置在显示区域的外侧的情况相比，能够谋求窄边框化。
第24构成可以是，在第1至第4的任一构成中，上述配线包含上述栅极线和发光控制线，上述像素区域中具有：发光元件；电气电路，其与上述数据线和上述栅极线连接；以及发光控制开关元件，其具有与上述发光控制线连接的栅极端子、与上述电气电路连接的源极端子以及与上述发光元件连接的漏极端子，上述驱动电路包含对每条上述发光控制线设置有一个的发光控制线驱动部，上述发光控制线驱动部根据上述控制信号，控制上述发光控制线的电位。
根据第24构成，由发光控制线驱动部控制发光控制线的电位。发光控制开关元件连接在发光元件与电气电路之间，其栅极端子与发光控制线连接。由此，能够根据发光控制线的电位切换发光元件与电气电路的连接状态，控制发光。
本发明的一实施方式所涉及的显示面板具备：第1至第22的任一构成的有源矩阵基板；相对基板，其具备彩色滤光片和相对电极；以及液晶层，其夹持在上述有源矩阵基板与上述相对基板之间(第25构成)。
本发明的一实施方式所涉及的显示面板具备：第23构成的有源矩阵基板；相对基板，其具备彩色滤光片；以及液晶层，其夹持在上述有源矩阵基板与上述相对基板之间(第26构成)。
根据第25和第26构成，驱动电路的至少一部分形成在像素区域内，因此，与从信号线的一端侧输入信号的情况相比，能够降低信号线的信号的钝化，恰当地显示图像。
第27构成可以是，在第25或者第26构成的显示面板的上述有源矩阵基板中，上述驱动电路的至少一部分元件配置于上述像素区域中的根据上述液晶层的取向状态而产生的暗线区域。在根据各像素区域的液晶层的取向状态而产生的暗线区域中，光的透射率会下降。根据第27构成，驱动电路设置于暗线区域，因此，能够抑制因将驱动电路设置于像素区域而导致的光的透射率的下降。
本发明的一实施方式所涉及的显示装置具备第25至第27的任一构成的显示面板和收纳上述显示面板的箱体，上述箱体具有：第1盖部，其包含透镜部，上述透镜部设置在与上述显示面板的边框区域的一部分和显示区域的一部分重叠的位置，观察者侧的表面为曲面形状；以及第2盖部，其至少覆盖上述显示面板的侧面(第28构成)。根据第28构成，由设置在与显示面板的边框区域重叠的位置的透镜部使得从显示面出射的光折射而向观察者侧前进，因此，能够使得边框区域在观察者侧不易被视觉识别。
以下，参照附图来详细说明本发明的实施方式。对图中相同或者相当的部分标注同一附图标记而不重复其说明。
＜第1实施方式＞
(液晶显示装置的构成)
图1是示出本实施方式所涉及的液晶显示装置的概略构成的俯视图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4以及电源5。显示面板2具有有源矩阵基板20a、相对基板20b以及被这些基板夹持的液晶层(省略图示)。虽然在图1中省略了图示，但在有源矩阵基板20a的下面侧和相对基板20b的上面侧设置有偏振板。在相对基板20b上形成有：黑矩阵；红(R)、绿(G)、蓝(B)的3种颜色的彩色滤光片；以及共用电极(均省略图示)。
如图1所示，有源矩阵基板20a与形成于柔性基板的源极驱动器3电连接。显示控制电路4与显示面板2、源极驱动器3以及电源5电连接。显示控制电路4向源极驱动器3和形成于有源矩阵基板20a的后述的驱动电路(以下，称为栅极驱动器)输出控制信号。控制信号中包含用于将图像显示到显示面板2的复位信号(CLR)、时钟信号(CKA、CKB)、数据信号等。电源5与显示面板2、源极驱动器3以及显示控制电路4电连接，向它们供应电源电压信号。
(有源矩阵基板的构成)
图2是示出有源矩阵基板20a的概略构成的俯视图。在有源矩阵基板20a上，从X轴方向的一端到另一端按恒定的间隔大致平行地形成有多条栅极线13G。另外，在有源矩阵基板20a上，以与栅极线13G组交叉的方式形成有多条源极线15S(数据线)。被栅极线13G和源极线15S包围的区域形成1个像素。各像素与彩色滤光片的任意一种颜色对应。
图3是示出省略了源极线15S的图示的有源矩阵基板20a以及与有源矩阵基板20a连接的各部分的概略构成的俯视图。如图3的例子所示，栅极驱动器11(驱动电路)形成于显示区域中的栅极线13G与栅极线13G之间。在该例中，每条栅极线13G连接有4个栅极驱动器11。在有源矩阵基板20a的显示区域中的设置有源极驱动器3的边的边框区域，形成有端子部12g(第2端子部)。端子部12g与控制电路4及电源5连接。端子部12g接收从控制电路4和电源5输出的控制信号(CKA、CKB)、电源电压信号等信号。输入到端子部12g的控制信号(CKA、CKB)和电源电压信号等信号通过配线15L1供应给各栅极驱动器11。栅极驱动器11根据被供应的信号，对与其连接的栅极线13G输出表示选择状态和非选择状态中的一方的电压信号，并对后级的栅极线13G输出该电压信号。在以下的说明中，有时将与选择状态和非选择状态分别对应的电压信号称为扫描信号。另外，将栅极线13G被选择的状态称为栅极线13G的驱动。
另外，在有源矩阵基板20a上，在设置有源极驱动器3的边的边框区域，形成有将源极驱动器3和源极线15S连接的端子部12s(第1端子部)。源极驱动器3根据从显示控制电路4输入的控制信号，向各源极线15S输出数据信号。
如图3所示，在本实施方式中，在显示区域内，对GL(1)～GL(n)的栅极线13G连接有多个栅极驱动器11。连接到同一栅极线13G的栅极驱动器11是同步的，1条栅极线13G由从这些栅极驱动器11输出的扫描信号同时驱动。在本实施方式中，为使1个栅极驱动器11驱动栅极线13G的负荷大致均等，对1条栅极线13G，大致等间隔地连接有多个栅极驱动器11。
(栅极驱动器的构成)
在此，说明本实施方式中的栅极驱动器11的构成。图4是示出配置在GL(n-1)与GL(n-2)的栅极线13G之间并驱动GL(n-1)的栅极线13G的栅极驱动器11的等效电路的一例的图。如图4所示，栅极驱动器11具有：作为开关元件的包括薄膜晶体管(TFT：Thin FilmTransistor)的TFT-A～TFT-J；电容器Cbst；端子111～120；以及输入低电平的电源电压信号的端子组。
端子111、112通过前级的GL(n-2)的栅极线13G接收置位信号(S)。此外，连接到GL(1)的栅极线13G的栅极驱动器11的端子111、112接收从显示控制电路4输出的栅极起始脉冲信号(S)。端子113～115接收从显示控制电路4输出的复位信号(CLR)。端子116、117接收所输入的时钟信号(CKA)。端子118、119接收所输入的时钟信号(CKB)。端子120将置位信号(OUT)输出到后级的栅极线13G。
时钟信号(CKA)和时钟信号(CKB)是相位按每一个水平扫描期间反转的2相的时钟信号(参照图9)。图4举例说明驱动GL(n-1)的栅极线13G的栅极驱动器11，但在驱动GL(n)的后级的栅极驱动器11的情况下，端子116、117接收时钟信号(CKB)，该栅极驱动器11的端子118、119接收时钟信号(CKA)。也就是说，各栅极驱动器11的端子116和117以及端子118和119接收与相邻的行的栅极驱动器11所接收的时钟信号为相反相位的时钟信号。
在图4中，将TFT-B的源极端子、TFT-A的漏极端子、TFT-C的源极端子、电容器Cbst的一个电极以及TFT-F的栅极端子所连接的配线称为netA。另外，将TFT-C的栅极端子、TFT-G的源极端子、TFT-H的漏极端子、TFT-I的源极端子以及TFT-J的源极端子所连接的配线称为netB。
TFT-A是将2个TFT(A1、A2)串联连接而构成的。TFT-A的各栅极端子与端子113连接，A1的漏极端子与netA连接，A2的源极端子与电源电压端子VSS连接。
TFT-B是将2个TFT(B1、B2)串联连接而构成的。TFT-B的各栅极端子和B1的漏极端子与端子111连接(二极管连接)，B2的源极端子与netA连接。
TFT-C是将2个TFT(C1、C2)串联连接而构成的。TFT-C的各栅极端子与netB连接，C1的漏极端子与netA连接，C2的源极端子与电源电压端子VSS连接。
电容器Cbst的一个电极与netA连接，另一个电极与端子120连接。
TFT-D的栅极端子与端子118连接，漏极端子与端子120连接，源极端子与电源电压端子VSS连接。
TFT-E的栅极端子与端子114连接，漏极端子与端子120连接，源极端子与电源电压端子VSS连接。
TFT-F的栅极端子与netA连接，漏极端子与端子116连接，源极端子与输出端子120连接。
TFT-G是将2个TFT(G1、G2)串联连接而构成的。TFT-G的各栅极端子和G1的漏极端子与端子119连接(二极管连接)，G2的源极端子与netB连接。
TFT-H的栅极端子与端子117连接，漏极端子与netB连接，源极端子与电源电压端子VSS连接。
TFT-I的栅极端子与端子115连接，漏极端子与netB连接，源极端子与电源电压端子VSS连接。
TFT-J的栅极端子与端子112连接，漏极端子与netB连接，源极端子与电源电压端子VSS连接。
此外，在图4中，示出了TFT-A、TFT-B、TFT-C、TFT-G是将2个TFT串联连接而构成的例子，但它们可以是包括1个TFT。
(栅极驱动器的整体布局)
接着，说明显示区域中的栅极驱动器11的各元件的配置。图5A～图5C是示出配置在GL(n)与GL(n-1)之间以及GL(n-1)与GL(n-2)之间的1个栅极驱动器11的配置例的图。在图5A～图5C中，方便起见，将GL(n)与GL(n-1)之间的像素区域211R～217B和GL(n-1)与GL(n-2)之间的像素区域201R～207B分开记载，但实际上，它们在GL(n-1)的栅极线13G处交叠，上下的像素区域是连续的。此外，表示像素区域的附图标记所包含的R、G、B示出形成于相对基板20b的彩色滤光片(省略图示)的颜色。
如图5A～图5C所示，在像素区域211R～217B(以下，称为上段像素区域)和像素区域201R～207B(以下，称为下段像素区域)中，在源极线15S与栅极线13G交叉的位置附近形成有用于显示图像的TFT(以下，称为TFT-PIX)(像素开关元件)。
另外，在上段像素区域和下段像素区域中，分散配置有构成1个栅极驱动器11的元件(TFT-A～TFT-J、电容器Cbst)。在这些像素区域中的配置有接收时钟信号(CKA、CKB)、复位信号(CLR)、电源电压信号中的任意一种信号的开关元件(TFT-A、C～F、H～J)的像素区域中，形成有用于供应这些信号的配线15L1。配线15L1以与源极线15S大致平行的方式横跨上段像素区域和下段像素区域而形成。另外，在上段像素区域和下段像素区域中，形成有netA和netB的配线13N。配线13N在上段像素区域和下段像素区域中以与栅极线13G大致平行的方式，横跨配置有与netA和netB连接的元件(TFT-A～C、F、G～J、Cbst)的像素区域而形成。
此外，在本实施方式中，以使得向栅极驱动器11中的TFT-D、TFT-F、TFT-H和TFT-G分别供应的时钟信号与向相邻的行的栅极驱动器11的这些TFT分别供应的时钟信号成为相反相位的方式配置。也就是说，TFT-D、TFT-F、TFT-H和TFT-G配置在与形成相邻的行的这些TFT的像素区域在水平方向上错开的像素区域。
具体地说，如图5A所示，上段像素区域的TFT-D形成于像素区域211R和211G，而下段像素区域的TFT-D形成于像素区域201B和202R。上段像素区域的TFT-F形成于像素区域213G，而下段像素区域的TFT-F形成于像素区域203R。另外，如图5C所示，上段像素区域的TFT-H形成于像素区域215G和215B，而下段像素区域的TFT-H形成于像素区域206R和206G。上段像素区域的TFT-G形成于像素区域216G，而下段像素区域的TFT-G形成于像素区域205B。通过这样构成，向上段像素区域的TFT-D供应时钟信号(CKA)，而向下段像素区域的TFT-D供应与时钟信号(CKA)为相反相位的时钟信号(CKB)。对于TFT-G、TFT-H，如图5A和图5C所示，在上段像素区域与下段像素区域中也是供应相反相位的时钟信号(CKA或者CKB)。
另外，上段像素区域的TFT-B和TFT-J与GL(n-1)的栅极线13G连接，下段像素区域的TFT-B和TFT-J与GL(n-2)的栅极线13G连接。另外，上段像素区域的TFT-D和TFT-F与GL(n)的栅极线13G连接，下段像素区域的TFT-D和TFT-F与GL(n-1)的栅极线13G连接。配置于下段像素区域的栅极驱动器11通过GL(n-2)的栅极线13G接收置位信号(S)，向GL(n)的栅极线13G输出置位信号(S)来驱动GL(n-1)的栅极线13G。配置于上段像素区域的栅极驱动器11通过GL(n-1)的栅极线13G接收置位信号(S)，向GL(n+1)的栅极线13G输出置位信号(S)来驱动GL(n)的栅极线13G。
接着，说明构成栅极驱动器11的各元件的具体的连接方法。图6是将形成有图5B所示的TFT-A的像素区域204G和204B的部分放大的俯视图。TFT-A和TFT-H、TFT-I、TFT-J均使用2个像素区域构成，连接方法是相同的，因此，使用TFT-A进行说明。此外，在图6中，以双点划线表示的区域BM是被形成于相对基板20b的黑矩阵(省略图示)遮光的区域(以下，称为遮光区域BM)。遮光区域BM包含形成有栅极线13G、构成栅极驱动器11的各元件以及源极线15S的区域。
如图6所示，在栅极线13G与源极线15S交叉的位置附近，形成有用于显示图像的TFT-PIX。TFT-PIX与像素电极17在接触部CH1中连接。另外，在各像素区域中，以与源极线15S大致平行并与栅极线13G交叉的方式形成有配线15L1。电源电压信号(VSS)被供应给像素区域204G中的配线15L1，复位信号(CLR)被供应给像素区域204B中的配线15L1。
如图6所示，TFT-A的栅极端子13g横跨像素区域204B至像素区域204G而形成。在像素区域204G和204B中，与源极线15S和配线15L1交叉并与栅极线13G大致平行地形成有配线13N。配线13N是上述的netA和netB的配线。TFT-A在像素区域204B的接触部CH2中与配线15L1连接，在像素区域204G的接触部CH2中与配线13N连接。另外，在本实施方式中，在像素电极17与TFT-A以及配线13N和15L1之间形成有屏蔽层16。
在此，图7A示出将图6中的TFT-PIX的部分沿I-I线截断得到的截面图，图7B示出将接触部CH1沿II-II线截断得到的截面图。另外，图7C示出将图6中的TFT-A的部分沿III-III线截断得到的截面图，图7D示出将接触部CH2沿IV‐IV线截断得到的截面图。
如图7A、图7C和图7D所示，通过在基板20上形成栅极配线层13，从而形成栅极线13G、TFT-A的栅极端子13g以及配线13N。如图7A和图7C所示，在栅极配线层13的上层，在形成TFT-PIX的部分和形成TFT-A的部分，隔着栅极绝缘膜21形成有含有氧化物半导体的半导体层14。另外，在形成有半导体层14的基板20上，以在半导体层14的上部分隔开的方式形成有源极配线层15。由此，如图7A～图7C所示，形成源极线15S、TFT-PIX的源极-漏极端子15SD、TFT-A的源极-漏极端子15sd(包含15sd1、15sd2)以及配线15L1。
如图7D所示，在像素区域204B的接触部CH2，贯通至栅极层13的表面的接触孔H2形成于栅极绝缘膜21。源极配线层15(15L1)以在接触孔H2中与栅极配线层13(13g)接触的方式形成在栅极绝缘膜21上。由此，在像素区域204B的接触部CH2，TFT-A的栅极端子13g与配线15L1连接。另外，在像素区域204G的接触部CH2也是同样，由源极配线层15构成的TFT-A的A1侧的漏极端子15sd1与由栅极配线层13构成的配线13N连接。由此，TFT-A与netA连接，通过配线15L1被供应复位信号(CLR)。
另外，如图7A～图7D所示，在源极配线层15的上层，以覆盖源极配线层15的方式层叠有保护膜22和保护膜23。保护膜22例如由SiO2等的无机绝缘膜构成。保护膜23例如由正型感光性树脂膜等有机绝缘膜构成。而且，如图7A～图7D所示，在保护膜23的上层形成有屏蔽层16。屏蔽层16例如由ITO等的透明导电膜构成。并且，在屏蔽层16的上层形成有例如由SiO2等的无机绝缘膜构成的层间绝缘层24。在层间绝缘层24的上层，如图7C和图7D所示，形成有由ITO等的透明导电膜构成的像素电极17。
如图7B所示，在接触部CH1中，在TFT-PIX的漏极端子15D的上部形成有贯通层间绝缘层24、屏蔽层16以及保护膜22、23的接触孔H1。像素电极17以在接触孔H1中与漏极端子15D接触的方式形成于层间绝缘层24的上层。通过形成屏蔽层16而在像素电极17与屏蔽层16之间形成电容Cs，通过电容Cs使像素电极17的电位稳定。
如此，通过使TFT-A以及与TFT-A连接的配线13N和配线15L1横跨2个像素区域而形成，与使其形成于1个像素区域的情况相比，能抑制开口率的下降。另外，由于在像素电极17与TFT-A以及配线13N和配线15L1之间形成有屏蔽层16，因此，能降低TFT-A等与像素电极17之间的干扰。
(TFT-B)
接着，说明TFT-B的连接方法。图8A是将图5B所示的像素区域204R放大的俯视图。在图8A中省略了遮光区域BM的图示。如图8A所示，在像素区域204R中，与上述的像素区域204G同样地，TFT-PIX与像素电极17在接触部CH1中连接。另外，由源极配线层15形成了TFT-B的源极-漏极端子15sd(包含15sd1、15sd2)。由栅极配线层13形成了TFT-B的栅极端子13g、GL(n-2)的栅极线13G以及配线13N。
B1侧的漏极端子15sd1以与GL(n-2)的栅极线13G和配线13N交叉的方式形成。在接触部CH3和CH4中，与上述的接触部CH2同样，用于将栅极配线层13和源极配线层15连接的接触孔H2形成于栅极绝缘膜21。
漏极端子15sd1在接触部CH3中与GL(n-2)的栅极线13G连接，在接触部CH4中与栅极端子13g连接。另外，B2侧的源极端子15sd2在接触部CH2中与配线13N连接。由此，TFT-B与netA连接，通过GL(n-2)的栅极线13G接收置位信号(S)。
(TFT-C)
接着，说明TFT-C的连接方法。图8B是将图5B所示的像素区域205R放大的俯视图。在图8B中省略了遮光区域BM的图示。如图8B所示，在像素区域205R中，与上述的像素区域204G和204B同样，TFT-PIX与像素电极17在接触部CH1中连接。另外，由栅极配线层13形成了TFT-C的栅极端子13g、栅极线13G以及配线13N(13Na、13Nb)。由源极配线层15形成了TFT-C的源极-漏极端子15sd(包含15sd1、15sd2)和配线15L1。在接触部CH2中，C1侧的漏极端子15sd1与配线13Na连接。TFT-C通过配线13Na与netA连接，通过配线13Nb与netB连接。另外，TFT-C通过配线15L1被供应电源电压信号(VSS)。
(TFT-F)
接着，说明TFT-F的连接方法。图8C是将图5A所示的像素区域203R放大的俯视图。在图8C中省略了遮光区域BM的图示。如图8C所示，在像素区域203R中，与像素区域204G和204B同样，TFT-PIX与像素电极17在接触部CH1中连接。另外，由栅极配线层13形成了TFT-F的栅极端子13g、栅极线13G和配线13N。由源极配线层15形成了TFT-F的源极端子15s和漏极端子15d以及配线15L1。
在接触部CH5中，与上述的接触部CH2同样，形成有将栅极配线层13和源极配线层15连接的接触孔H2。在接触部CH5中，TFT-F的源极端子15s与GL(n-1)的栅极线13G连接，TFT-F的栅极端子与netA连接。TFT-F的漏极端子15d通过配线15L1被供应时钟信号(CKA)。另外，TFT-F通过接触部CH5向GL(n-1)的栅极线13G输出扫描信号。
(TFT-G)
接着，说明TFT-G的连接方法。图8D是将图5C所示的像素区域205B放大的俯视图。在图8D中省略了遮光区域BM的图示。如图8D所示，在像素区域205B中，与像素区域204G和204B同样，TFT-PIX与像素电极17在接触部CH1中连接。另外，由栅极配线层13形成了TFT-G的栅极端子13g、栅极线13G以及配线13N。由源极配线层15形成了TFT-G的源极-漏极端子15sd(包含15sd1、15sd2)和配线15L1。在接触部CH2中，TFT-G的G2侧的源极端子15sd2与配线13N连接。另外，TFT-G的栅极端子13g在接触部CH4中与G1侧的漏极端子15sd1和配线15L1连接。由此，TFT-G与netB连接，通过配线15L1被供应时钟信号(CKB)。
(Cbst)
接着，说明电容器Cbst的连接方法。图8E是将图5B所示的像素区域203B放大的俯视图。在图8E中省略了遮光区域BM的图示。在像素区域203B中，与上述的像素区域204G和204B同样，TFT-PIX与像素电极17在接触部CH1中连接。另外，由栅极配线层13形成了构成电容器Cbst的一个电极13c以及栅极线13G和配线13N。由源极配线层15形成了电容器Cbst的另一个电极15c、连接部15Lc以及配线15L2。图8E所示，连接部15Lc具有与配线13N大致相同的宽度，从电极15c延伸至接触部CH2地形成，在接触部CH2中与配线13N连接。另外，配线15L2从连接部15Lc的接触部CH2侧的端部延伸至接触部CH1的附近地形成。在本实施方式中，通过形成配线15L2，使得形成电容器Cbst的像素区域的开口率与其它像素区域的开口率一致。在接触部CH2中，电极15c通过连接部15Lc与配线13N连接。由此，电容器Cbst与netA连接。
(TFT-D、TFT-E)
接着，说明TFT-D和TFT-E的连接方法。在TFT-D和TFT-E中，与上述的TFT-A同样，栅极端子13g横跨相邻的2个像素区域而形成，形成于其中一个像素区域的配线15L1和栅极端子13g相连接。TFT-D和TFT-E的不同之处在于供应给栅极端子的信号一个是复位信号(CLR)，另一个是时钟信号(CKA)，因此，以下，说明TFT-D的连接方法。
图8F是将图5A所示的像素区域201B和202R放大的俯视图。在图8F中省略了遮光区域BM的图示。在像素区域201B和202R中，与上述的像素区域204G和204B同样，通过形成源极配线层15而形成了TFT-D的源极端子15s和漏极端子15d以及配线15L1。漏极端子15d在像素区域201R的接触部CH5中与GL(n-1)的栅极线13G连接。TFT-D通过像素区域201B和202R中的配线15L1被供应电源电压信号(VSS)、时钟信号(CKA)，通过接触部CH5驱动GL(n-1)的栅极线13G，向GL(n)的栅极线13G输出置位信号。
以上是栅极驱动器11的构成和各元件的连接例。此外，虽然对形成TFT-B～TFT-E、TFT-F、TFT-G、电容器Cbst、TFT-D的像素区域省略了说明，但与形成TFT-A的像素区域同样，在这些像素区域中，也在源极配线层15的上层层叠有保护膜22和23、屏蔽层16、层间绝缘膜24、像素电极17。
(栅极驱动器11的动作)
接着，参照图4和图9来说明1个栅极驱动器11的动作。图9是栅极驱动器11扫描栅极线13G时的时序图。在图9中，t3至t4的期间为GL(n)的栅极线13G被选择的期间。从显示控制电路4供应的相位按每一个水平扫描期间反转的时钟信号(CKA)和时钟信号(CKB)通过端子116～119输入到栅极驱动器11。另外，虽然在图9中省略了图示，但按每一个垂直扫描期间在恒定期间内为H(High：高)电平的复位信号(CLR)从显示控制电路4通过端子113～115输入到栅极驱动器11。当输入复位信号(CLR)时，netA、netB、栅极线13G转变为L(Low：低)电平。
在图9的时刻t0至t1，L电平的时钟信号(CKA)输入到端子116、117，H电平的时钟信号(CKB)输入到端子118、119。由此，TFT-G成为导通状态，TFT-H成为截止状态，因此，netB被充电为H电平。另外，TFT-C和TFT-D成为导通状态，TFT-F成为截止状态，因此，netA被充电为L电平的电源电压(VSS)，从端子120输出L电平的电位。
接着，当在时刻t1，时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平时，TFT-G成为截止状态，TFT-H成为导通状态，因此，netB被充电为L电平。并且，TFT-C和TFT-D成为截止状态，因此，netA的电位维持在L电平，从端子120输出L电平的电位。
在时刻t2，时钟信号(CKA)成为L电平，时钟信号(CKB)成为H电平，置位信号(S)通过GL(n-1)的栅极线13G输入到端子111、112。由此，TFT-B成为导通状态，netA被充电为H电平。另外，TFT-J成为导通状态，TFT-G成为导通状态，TFT-H成为截止状态，因此，netB为维持在L电平的状态。TFT-C和TFT-F成为截止状态，因此，netA的电位不下降，而被维持。这期间，TFT-D为导通状态，因此，从端子120输出L电平的电位。
当在时刻t3，时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平时，TFT-F成为导通状态，TFT-D成为截止状态。由于在netA与端子120之间设置有电容器Cbst，因此，随着TFT-F的端子116的电位的上升，netA被充电至比时钟信号(CKA)的H电平高的电位。这期间，TFT-G和TFT-J成为截止状态，TFT-H成为导通状态，因此，netB的电位维持在L电平。TFT-C为截止状态，因此，netA的电位不下降，从端子120输出时钟信号(CKA)的H电平的电位(选择电压)。由此，与端子120连接的GL(n)的栅极线13G被充电为H电平，成为被选择的状态。
当在时刻t4，时钟信号(CKA)成为L电平，时钟信号(CKB)成为H电平时，TFT-G成为导通状态，TFT-H成为截止状态，因此，netB被充电为H电平。由此，TFT-C成为导通状态，netA被充电为L电平。这期间，TFT-D成为导通状态，TFT-F成为截止状态，因此，从端子120输出L电平的电位(非选择电压)，GL(n)的栅极线13G被充电为L电平。
如此，通过从栅极驱动器11的端子120将置位信号(S)输出到栅极线13G，该栅极线13成为被选择的状态。液晶显示装置1通过连接到各栅极线13G的多个栅极驱动器11依次扫描栅极线13G，通过源极驱动器3向各源极线15S供应数据信号，由此，将图像显示于显示面板2。
在上述的第1实施方式中，对每条栅极线13G，在显示区域内形成有多个栅极驱动器11。每条栅极线13G由从与该栅极线13G连接的多个栅极驱动器11输出的扫描信号依次驱动。因此，与如以往那样将栅极驱动器设置于显示区域的外侧而从栅极线的一端输入扫描信号的情况相比，能降低一条栅极线上的扫描信号的钝化，能够高速驱动栅极线。另外，由于对1条栅极线13G连接有多个栅极驱动器11，因此，即使是在该栅极线13G上一部分部位发生了断线的情况下，也能从其它部位供应扫描信号，能够维持恰当的图像显示。
另外，在上述的第1实施方式中，如图1和图3等所示，对设置在显示区域内的栅极驱动器11供应的时钟信号、电源电压信号等控制信号是从显示面板2中设置有源极驱动器3的1边的边框区域输入的。因此，能对未设置有源极驱动器3的其它3边的周边区域谋求窄边框化。
另外，在上述的第1实施方式中，在设置于显示区域内的栅极驱动器11的开关元件和配线部与像素电极17之间形成有屏蔽层16，因此，能够使得栅极驱动器11与像素电极17不相互干扰，从而恰当地显示图像。
另外，在上述的第1实施方式中，如图5B和图8E所示，在形成有构成栅极驱动器11的电容器Cbst的像素区域中，为使开口率与其它像素区域的开口率一致，从接触部CH2至接触部CH1附近形成有配线15L2。由此，能够使像素区域的开口率大致均匀，降低颜色不均等。
＜第2实施方式＞
在上述的第1实施方式中，说明了将构成栅极驱动器11的所有的元件均设置在显示区域内的例子。在本实施方式中，说明将构成栅极驱动器11的元件中的一部分设置在显示区域内的例子。图10A是示出设置在显示区域内的各栅极驱动器11的一部分和设置在显示区域外的各栅极驱动器11的其余部分的概略构成图。如图10A所示，在本实施方式中，在有源矩阵基板20a的显示区域20A中，除了形成有栅极线13G和源极线15S以外，还形成有TFT-F和电容器Cbst、向TFT-F供应时钟信号(CKA、CKB)的配线15L1以及将TFT-F和电容器Cbst连接到netA的配线13N。
在有源矩阵基板20a的显示区域20A的外侧区域2A(显示区域外)中，在各栅极线13G的一端侧设置有除TFT-F和电容器Cbst以外的栅极驱动器11的其余部分。栅极驱动器11的其余部分与TFT-F及电容器Cbst通过配线13N电连接。
在此，说明形成于显示区域20A的TFT-F和电容器Cbst的连接方法。图10B是将形成有分别驱动GL(n-1)和GL(n)的栅极驱动器11的TFT-F和电容器Cbst的像素区域放大的俯视图。如图10B所示，在P11～13、P21～23的各像素区域中，形成有与栅极线13G大致平行并与设置在显示区域外的栅极驱动器11的netA相连的配线13N。
在P11和P21的像素区域中，与第1实施方式同样形成有电容器Cbst和配线15L2，电容器Cbst的电极15c与配线13N在接触部CH2中连接。另外，在P12和P22的像素区域中，形成有被供应时钟信号(CKA)的配线15L1。在P13和P23的像素区域中，形成有被供应时钟信号(CKB)的配线15L1。与第1实施方式同样，栅极线13G与漏极端子在接触部CH5中连接。
在上述第2实施方式中，TFT-F和电容器Cbst形成于显示区域20A，但例如TFT-D也可以形成于显示区域20A。TFT-F具有切换栅极线13G的驱动的导通/截止状态的功能，TFT-D具有根据所输入的时钟信号将栅极线13G的驱动维持为截止状态的功能。通过将输出比其它TFT的输出大的这些TFT形成于显示区域20A，能够使TFT的发热消散，能够增大针对误动作的余量。
＜第3实施方式＞
在本实施方式中，说明第1实施方式所涉及的显示面板2收纳于透镜一体型箱体的液晶显示装置。图11是示意性示出本实施方式中的液晶显示装置的截面的截面图。如图11所示，液晶显示装置1A具有透镜一体型箱体60(箱体的一例)、显示面板2和背光源70。
透镜一体型箱体60具有箱体部60A(第2盖部的一例)和盖部60B(第1盖部的一例)。箱体部60A具有横箱体部61和底箱体部62。横箱体部61具有透光性，以覆盖图2所示的显示面板2的与Y轴平行的侧面2s的方式配置于显示面板2的侧面2s。底箱体部62以覆盖背光源70的底面的方式配置于背光源70的下方。
盖部60B具有透镜部63和平板部64。透镜部63的观察者侧(Z轴方向)的表面具有曲面形状。透镜部63以与包含显示面板2的边框区域10F、显示区域10D和面板-箱体区域60G在内的区域重叠的方式配置。显示区域10D是从透镜部63的显示区域10A侧的内侧端部63b到边框区域10F的内侧端部10Fb为止的显示区域。面板-箱体区域60G是显示面板2的侧面2s与横箱体部61的侧面60s之间的区域。透镜部63的外侧端部63a连接在横箱体部61的侧面61s的上端。平板部64具有透光性，配置在与显示区域10B重叠的位置。平板部64的光的出射面以与显示面板2的显示面2p大致平行的方式构成。
如第1实施方式所述，在显示面板2上，在显示区域10A中形成有栅极驱动器11。如图2和图3所示，从输入控制信号、电源电压信号的一侧的边框区域即从与X轴平行的1边的边框区域供应时钟信号等控制信号。因此，在显示面板2中，对于与X轴平行的其它边和与Y轴平行的2边的各边框区域，能够谋求窄边框化。在本实施方式中，以平行于Y轴方向的2边的边框区域10F与透镜部63重叠的方式将显示面板2收纳于透镜一体型箱体60。如图12所示，从显示面板2的显示面2p出射的光线(虚线)被透镜部63的曲面折射，在垂直方向(Y轴正方向)向显示面2p直线前进。其结果是，显示区域10A的图像显示在观察者侧，边框区域10F不易被视觉识别。
如此，通过应用将相对的2边窄边框化后的显示面板2，能够使透镜部63比以往小，能谋求透镜一体型箱体60的轻量化、制造成本的降低。也就是说，在如以往那样将栅极驱动器11形成于显示区域10A的外侧的显示面板2的情况下，用于供应数据信号和扫描信号的端子等是形成于相邻的2边的边框区域。在现有的显示面板的情况下，这些边框区域和透镜部63是以重叠的方式配置。边框区域10F的宽度越大，则透镜部63的厚度越大。因此，在应用现有的显示面板的情况下，与应用本实施方式的显示面板2的情况相比，透镜部63较大，谋求透镜一体型箱体60的轻量化、制造成本的降低是困难的。
＜第4实施方式＞
在上述的第1实施方式中，也可以将显示区域沿着栅极线13G的排列方向分割，按分割而成的每个分割区域进行数据的写入。图13是示出将源极线15S和端子部12s的记载省略的本实施方式中的有源矩阵基板120a的概略构成的示意图。在图13中，对与上述的第1实施方式同样的构成标注同样的附图标记。以下，说明与第1实施方式不同的部分。
图13中的显示区域20A具有沿着栅极线13G排列的方向即Y轴方向分割成3个的分割区域S1、S2、S3。在该例中，配置于分割区域S3的各栅极线13G由栅极驱动器组11_S31、11_S32驱动。栅极驱动器组11_S31、11_S32的各栅极驱动器11设置在分割区域S3中的栅极线13G之间，在配置有栅极驱动器组11_S31、11_S32的列的其它区域(S1、S2)中未配置栅极驱动器11。各栅极驱动器11通过配线15L1与端子部12g连接，根据从端子部12g供应的控制信号(时钟信号等)，驱动对应的一条栅极线13G。
配置于分割区域S2的各栅极线13G由栅极驱动器组11_S21、11_S22驱动。另外，配置于分割区域S1的各栅极线13G由栅极驱动器组11_S11、11_S12驱动。这些栅极驱动器组的栅极驱动器11设置在被配置的分割区域(S2或者S1)中的栅极线13G之间。另外，在配置有这些栅极驱动器组的列的其它区域中未设置栅极驱动器11。
此外，在图13中，记载了驱动1条栅极线13G的栅极驱动器11为2个的例子，但驱动栅极线13G的栅极驱动器11也可以是1个，还可以是3个以上。
说明向图13的例子中的显示区域20A写入来自源极驱动器4的数据的情况。应显示到分割区域S1、S2、S3的数据信号从源极驱动器4按每一帧输出到显示区域20A中的各源极线15S(省略图示)。为了在将数据信号写入到分割区域S1、S2、S3的定时开始各分割区域中的栅极线13G的驱动，从显示控制电路4向各栅极驱动器组输入起始脉冲信号。
如图14所示，按每一帧输出针对所有分割区域的数据信号。栅极驱动器组11_S11、11_S12从输入起始脉冲信号的时刻t1依次驱动分割区域S1中的各栅极线13G。由此，在驱动分割区域S1中的栅极线13G的定时向分割区域S1写入数据信号。
在由栅极驱动器组11_S11、11_S12对分割区域S2的栅极线13G输出置位信号的时刻t2，向栅极驱动器组11_S21、11_S22输入起始脉冲信号。栅极驱动器组11_S21、11_S22在输入起始脉冲信号后依次驱动分割区域S2中的各栅极线13G。由此，在驱动分割区域S2中的栅极线13G的定时向分割区域S2写入数据信号。
在由栅极驱动器组11_S21、11_S22对分割区域S3的栅极线13G输出置位信号的时刻t3，向栅极驱动器组11_S31、11_S32输出起始脉冲信号。栅极驱动器组11_S31、11_S32在输入起始脉冲信号后依次驱动分割区域S3中的各栅极线13G。由此，在驱动分割区域S3中的栅极线13G的定时向分割区域S3写入数据信号。
如此，在向整个显示区域20A写入数据的情况下，将针对所有的分割区域的数据信号输入到源极线15S(省略图示)，在各分割区域的数据的写入期间，为了开始该分割区域中的栅极线13G的驱动而输入起始脉冲信号。由此，按分割区域S1、S2、S3的顺序依次写入数据。
接着，说明以按每个分割区域而不同的频率写入数据信号的情况。例如，在分割区域S1、S3中以频率60Hz写入数据信号，在分割区域S2中以频率1Hz写入数据信号的情况下，在第1帧中，如上所述按分割区域S1至S3的顺序依次驱动栅极线13G，由此，如图15所示向各分割区域写入数据信号。
在第2帧至第60帧中，在分割区域S1、S3的数据的写入期间(S1、S3的栅极线13的选择期间)，与应显示到分割区域S1、S3的图像相应的数据信号从源极驱动器4输出到各源极线15S(省略图示)。另外，在分割区域S2的数据的写入期间，从源极驱动器4输出信号的振幅最小的数据信号。例如，如果有源矩阵基板120a为常黑的显示模式，则信号的振幅最小的数据信号也可以是输出表示黑的数据信号。另外，显示控制电路4在分割区域S2的数据的写入期间(S2的栅极线13的选择期间)停止控制信号(时钟信号等)的供应，停止栅极驱动器组11_S21、11_S22的驱动。
由此，如图16所示，在分割区域S1的数据的写入期间(t1～t2)，依次驱动分割区域S1的栅极线13G，向分割区域S1写入数据。然后，在分割区域S2的数据写入期间(t2～t3)，不驱动分割区域S2的栅极线13G，而输出表示黑的数据信号，因此，不会向分割区域S2写入数据。在经过分割区域S2的数据的写入期间后，依次驱动分割区域S3的栅极线13G，向分割区域S3写入数据。如此，通过仅在第1帧中驱动分割区域S2中的栅极线13G，能够对分割区域S2以1Hz进行数据的写入，对其它分割区域S1、S3以60Hz进行数据的写入。
此外，在本实施方式中，说明了对各分割区域以60Hz或者1Hz进行数据的写入的例子，但进行各分割区域的数据的写入的频率例如也可以是10Hz、0.1Hz等频率。总之，只要通过至少2个不同的频率进行各分割区域的数据的写入即可。通过设置与其它分割区域相比以较低频率进行数据的写入的分割区域，能够降低功耗。
＜第5实施方式＞
在上述的第1实施方式中，也可以根据要显示的图像按每1行或者每多行进行栅极线13G的驱动。以下，说明这样的构成。
为了更精美地显示动态图像，有时会将写入数据的频率设为20Hz或240Hz。频率越高，越需要尽快对液晶层充电，因此，进行多条栅极线的同时驱动。在该情况下，例如，第N+1行和第N行栅极线被同时驱动，因此，写入到第N行像素的数据信号也会写入到第N+1行像素。在动态图像的情况下，第N行和第N+1行中的同一列的像素是表示大致同样的颜色的数据信号，因此，即使包含相邻的行的像素的数据信号，在显示上也很少会成为问题。另一方面，在静态图像或轮廓分明的视频的情况下，当写入相邻的行的像素的数据信号时，有时会产生图像显示得模糊等问题。在本实施方式中，在显示静态图像等图像的情况下，按每1行驱动栅极线13G，在显示动态图像的情况下，按每多行驱动栅极线13G。
图17是示出本实施方式中的有源矩阵基板的概略构成的示意图。在图17中，方便起见，将源极线15S和端子部12s的记载省略，将栅极驱动器11和配线15L1简化地记载。另外，在该例中，在有源矩阵基板220a上，方便起见，形成有GL(1)～GL(7)的栅极线13G。
在有源矩阵基板220a上形成有栅极驱动器组11_a和栅极驱动器组11_b。栅极驱动器组11_a和栅极驱动器组11_b包含与GL(1)～GL(7)的各条栅极线13G连接的多个栅极驱动器11。栅极驱动器组11_a包含栅极驱动器11(a1)～(a7)。栅极驱动器11_b包含栅极驱动器11(b1)～(b7)。例如，GL(1)的栅极线13G由栅极驱动器11(a1)和栅极驱动器11(b1)驱动。GL(2)的栅极线13G由栅极驱动器11(a2)和栅极驱动器11(b2)驱动。以下，GL(3)至GL(7)的栅极线13G也是同样，由各条栅极线13G连接的栅极驱动器组11_a和栅极驱动器组11_b中的2个栅极驱动器11驱动。
在显示静态图像等图像的情况下，与第1实施方式同样，对各栅极线13G设置的栅极驱动器组11_a的栅极驱动器11和栅极驱动器组11_b的栅极驱动器11同步地驱动该栅极线13G。
在显示动态图像的情况下，使针对栅极驱动器组11_a和栅极驱动器组11_b的起始脉冲信号的输入定时不同。图18是示出来自显示控制电路4的针对栅极驱动器组11_a和栅极驱动器组11_b的起始脉冲信号的输入定时的图。在图18的例子中，在向栅极驱动器组11_a输入起始脉冲信号Sa后，向栅极驱动器组11_b输入起始脉冲信号Sb。也就是说，针对栅极驱动器组11_b的起始脉冲信号是在栅极驱动器组11_a的栅极驱动器11对最初的行(GL(1))的栅极线13G的驱动时间结束的定时输入的。
图19是示出向栅极驱动器组11_a和11_b分别输入了起始脉冲信号的情况下的GL(1)～GL(7)的栅极线13G的驱动定时的图。GL(1)～GL(7)的栅极线13G在由栅极驱动器组11_a的栅极驱动器11驱动后，由栅极驱动器组11_b的栅极驱动器11驱动。因此，如图19所示例的，各栅极线13G被连续驱动2次。并且，在第N行栅极线13G被栅极驱动器组11_b驱动的定时，第N+1行栅极线13G被栅极驱动器组11_a驱动，第N行和第N+1行栅极线13G被同时驱动。
源极驱动器3在各行的栅极线13G第2次被驱动的定时，即在栅极驱动器组11_b的栅极驱动器11驱动栅极线13G的定时，将各行中的像素的数据信号输出到源极线15S(省略图示)。
图20是将由图17所示的GL(1)至GL(3)的栅极线13G和第X列的源极线15S_x构成的像素17_1、17_2、17_3的部分放大的示意图。从第GL(1)行的像素17_1开始依次在该行的栅极线13G的第2次的驱动定时使各像素的数据信号输入到源极线15S_x。
如图21所示，第GL(1)行的像素17_1在GL(1)的栅极线13G的第2次的驱动定时被写入像素17_1的数据D1。然后，第GL(2)行的像素17_2在第1次的驱动定时被写入前级的像素17_1的数据D1，在第2次的驱动定时被写入像素17_2的数据D2。第GL(3)行的像素17_3在第1次的驱动定时被写入前级的像素17_2的数据D2，在第2次的驱动定时被写入像素17_3的数据D3。同样地，第GL(7)行的像素17_7(省略图示)在第1次的驱动定时被写入前级的像素的数据Dn-1，在第2次的驱动定时被写入像素17_n的数据Dn。如此，各行中的像素在该行的栅极线13G最后被驱动的定时，被写入本来应被写入的数据。
此外，本实施方式是由2个栅极驱动器11以不同的定时驱动1条栅极线13G从而同时驱动2条栅极线13G的例子，但驱动1条栅极线13G的栅极驱动器11的数量也可以是3个以上。总之，只要以至少由与要同时驱动的栅极线13G的数量为相同数量的栅极驱动器11驱动1条栅极线13G的方式构成即可。也就是说，在同时驱动N(N＞2)条栅极线13G的情况下，会向1个像素施加N种数据信号电压。当然，在该情况下，作为该像素的最终的写入信号而输入本来应写入到该像素的数据信号。
＜第6实施方式＞
在上述的第1实施方式中，由源极配线层15构成的配线15L1隔着栅极绝缘膜21形成于栅极配线层13的上层，栅极线13G和配线15L1以隔着栅极绝缘膜21交叉的方式构成(参照图7C)。栅极配线层13和源极配线层15交叉的部分的寄生电容比较大，因此，由配线15L1供应的时钟信号等有时会发生信号的紊乱、信号延迟等。在本实施方式中，说明以栅极线13G和配线15L1隔着栅极绝缘膜21不交叉的方式形成配线15L1的例子。
图22是示意性示出形成有构成上述的栅极驱动器11的开关元件(TFT-F)的像素区域203R的俯视图。在图22中，由源极配线层15构成的配线15L1和TFT-F的漏极电极15d在与栅极线13G交叉的接触部CH6中与连接配线17C连接。连接配线17C与像素电极17形成在同一层。
图23是示意性示出将图22中的接触部CH6沿V-V线截断得到的截面的图。如图23所示，在栅极线13G的上层形成有栅极绝缘膜21和保护膜22。由源极配线层15构成的配线15L1以隔着栅极绝缘膜21在栅极线13G的上部分隔开的方式形成于保护膜22的上层。在配线15L1的上层形成有由绝缘膜构成且厚度比栅极绝缘膜21的厚度大的保护膜23。在保护膜23的上层形成有由透明导电膜构成的屏蔽层16，在屏蔽层16的上层形成有层间绝缘膜24。在配线15L1分隔开的端部附近，形成有贯通保护膜23、屏蔽层16和层间绝缘膜24的接触孔H31、H32。在接触孔H31、H32形成有由与像素电极17同样的ITO构成的连接配线17C，配线15L1与连接配线17C在接触孔H31、H32中连接。
由此，分隔形成在栅极线13G的上部的配线15L1通过连接配线17C连接，能够将来自端子部12G的时钟信号等控制信号供应给栅极驱动器11。另外，在隔着栅极绝缘膜21与栅极线13G交叉的部分未形成配线15L1，因此，能降低因栅极线13G的电容而发生的信号的紊乱、信号延迟。
＜第7实施方式＞
在本实施方式中，说明使与源极线15S交叉的位置附近的栅极线13G的一部分比栅极线13G的最大宽度小而构成为容易将栅极线13G切断的形状的例子。
图24A是将栅极线13G和源极线15S交叉的部分放大而示意性示出的图。如图24A所示，像素电极17连接到与栅极线13G和源极线15S连接的图像显示用TFT(TFT-PIX)。栅极线13G以如下方式构成：从TFT-PIX的栅极端子的连接位置到与源极线15S的交叉位置附近部分(xR)的一部分的宽度h和相对于源极线15S位于不与TFT-PIX连接的一侧的交叉位置附近部分(xL)的一部分的宽度h小于栅极线13G的最大宽度H。在栅极线13G中，宽度h的部分较窄，因此，与其它部分相比能够较容易切断。在本实施方式中，栅极线13G的最大宽度H例如为10μm程度，宽度h例如为5μm程度。
与第1实施方式同样，与栅极线13G对应地设置有多个栅极驱动器11。因此，在设置于同一行的栅极驱动器11(省略图示)之间，栅极线13G和源极线15S交叉的部分发生了短路的情况下，在栅极线13G的宽度h的部分将栅极线13G切断，使发生了短路的栅极线13G的部分分离。即使将栅极线13G切断，相对于源极线15S位于与TFT-PIX连接的一侧(以下，称为TFT-PIX连接侧)的栅极线13G也能由配置于TFT-PIX连接侧的栅极驱动器11(省略图示)驱动。另外，相对于源极线15S位于不与TFT-PIX连接的一侧(以下，称为TFT-PIX非连接侧)的栅极线13G能由配置于TFT-PIX非连接侧的栅极驱动器11(省略图示)驱动。也就是说，即使将栅极线13G切断，也能够使连接到切断后的栅极线13G的TFT-PIX发挥功能，因此，能够通过向源极线15S供应数据信号，使短路部位的像素显示图像。
此外，图24A所示的栅极线13G是将与源极线15S的交叉位置附近的一部分构成为小于栅极线13G的最大宽度的例子，但例如也可以像图24B、图24C那样构成。图24B和24C是将与源极线15S的交叉位置附近部分的栅极线13G放大的示意图。
如图24B所示，在栅极线13G的交叉位置附近部分(xR、xL)，具有分支为2条部分栅极线13G_a、13G_b的部分。另外，在图24C的例子中，在栅极线13G的交叉位置附近部分(xR、xL)分支为2条部分栅极线13G_c、13G_d，在交叉部分(xc)中，部分栅极线13G_c、13G_d相连。部分栅极线13G_a、13G_b和部分栅极线13G_c、13G_d各自具有比最大宽度H小的宽度h。
在如图24A那样在栅极线13G中设置较窄的宽度h的部分的情况下，该部分电阻变大而成为信号延迟的原因。在图24B和图24C的情况下，部分栅极线(13G_a、13_b、13_c、13_d)的宽度h与图24A相当，但在图24B和图24C的情况下，较窄的宽度h的部分是并列设置的，因此，与图24A的情况相比，能够使电阻变小。此外，也可以以使得宽度h之和大于或等于宽度H的方式构成。即，在分支为2条的情况下，以使得h×2≥H的方式构成。由此，能够使形成有分支的部分在整体上的电阻等于或小于其它部分(没有分支的部分)的电阻。
＜第8实施方式＞
在上述的第1实施方式中，有时会因形成有构成栅极驱动器11的元件的像素区域(以下，称为栅极驱动器形成区域)和未形成有构成栅极驱动器11的元件的像素区域(以下，称为栅极驱动器非形成区域)的开口率的差而产生亮度不均等。因此，在本实施方式中，以减小栅极驱动器形成区域和栅极驱动器非形成区域的开口率的差的方式构成栅极驱动器非形成区域。
图25A是示意性示出本实施方式中的栅极驱动器非形成区域的俯视图。在图25A中，对与第1实施方式同样的构成标注与第1实施方式同样的附图标记。如上述的第1实施方式的图8A～8D所示，在栅极驱动器形成区域中，以与源极线15S大致平行的方式形成有由源极配线层15构成的配线15L1。因此，如图25A所示，在栅极驱动器非形成区域中，也以与源极线15S大致平行的方式形成由源极配线层15构成的虚拟配线15L4(调整用配线)。虚拟配线15L4具有与配线15L1大致相等的长度和宽度。此外，在图25A中省略了由黑矩阵遮光的区域的图示，但为使开口率与栅极驱动器形成区域大致相等，与上述的第1实施方式的图6同样，形成有栅极线13G、虚拟配线15L4和源极线15S的部分由黑矩阵遮光。通过这样构成，能够使栅极驱动器非形成区域和栅极驱动器形成区域的开口率的差变小，能够降低亮度不均等。
另外，如上述的第1实施方式的图8A、图8D、图8E所示，在栅极驱动器形成区域中，以与栅极线13G大致平行的方式形成有由栅极配线层13构成的配线13N。因此，如图25A所示，在栅极驱动器非形成区域中，以与栅极线13G大致平行的方式形成由栅极配线层13构成的虚拟配线13N’(调整用配线)。在该例中，虚拟配线13N’和虚拟配线15L4通过接触部CH2连接。此外，在像素形成有辅助电容的情况下，也可以将虚拟配线13N’用作辅助电容配线，将虚拟配线15L4用作向辅助电容配线供应电压信号的配线。另外，也可以将虚拟配线13N’用作共用电极配线，将虚拟配线15L4用作向共用电极配线供应电压信号的配线。通过形成虚拟配线13N’，能够使栅极驱动器非形成区域和栅极驱动器形成区域中的源极配线层15与栅极配线层13之间产生的寄生电容的差变小，能够降低显示不均。此外，在图25A中，示出了虚拟配线13N’与虚拟配线15L4在像素内连接的例子，但在向这些虚拟配线单独地供应共用电极或辅助电容的电压信号的情况下，这些虚拟配线也可以在像素内不连接。
(第8实施方式的应用例)
此外，在上述的第8实施方式中，在配置于栅极驱动器非形成区域的虚拟配线15L4与源极线15S之间会产生寄生电容。如上所述，控制共用电极或辅助电容的电位的恒定的电压信号输入到虚拟配线15L4。另一方面，在栅极驱动器形成区域中，在由栅极配线层13构成的netA、netB等的栅极驱动器11内的节点与源极线15S之间会产生寄生电容。netA、netB在栅极驱动器11的TFT-C为导通状态的期间固定于电源电压VSS，但在TFT-C为截止状态的期间成为悬浮状态。
栅极驱动器非形成区域在固定为大致恒定的电位的虚拟配线15L4与源极线15S之间具有寄生电容，栅极驱动器形成区域在成为悬浮状态的节点与源极线15S之间具有寄生电容，因此，栅极驱动器非形成区域与栅极驱动器形成区域中源极线15S的电容会产生差异。其结果是，栅极驱动器形成区域和栅极驱动器非形成区域中写入数据时的源极线15S的充电率不同，栅极驱动器形成区域与栅极驱动器非形成区域之间产生亮度不均。特别是，在显示中间灰度级的图像的情况下容易视觉识别到亮度不均。因此，在向栅极驱动器形成区域写入中间灰度级的图像数据的情况下，对该图像数据进行校正。以下，说明其具体的构成。
图25B是示出本应用例中的液晶显示装置1的构成例的示意图。如图25B所示，在第1实施方式的构成的基础上，追加了图像校正电路6。图像校正电路6与显示控制电路4、源极驱动器3以及电源5电连接。图像校正电路6将比应写入到栅极驱动器非形成区域的数据信号的电压增大了指定量的数据信号输入到源极驱动器3。
图25C是示出将由图像校正电路6进行校正前的数据信号和校正后的数据信号输入到栅极驱动器非形成区域的源极线15S的情况下的像素的驱动波形的图。如图25C的(a)所示，在驱动栅极驱动器非形成区域的栅极线13G的定时t1向源极线15S输入校正前的数据信号D1的情况下，栅极驱动器形成区域的源极线15S的电位如波形P1那样推移。另外，栅极驱动器非形成区域的源极线15S的电位如波形P2那样推移。也就是说，栅极驱动器非形成区域的像素的电位小于栅极驱动器形成区域的像素的电位，栅极驱动器非形成区域与栅极驱动器形成区域之间产生亮度不均。
因此，作为针对栅极驱动器非形成区域的像素的数据信号，由图像校正电路6输入使电压比数据信号D1上升了指定量而得到的数据信号D2(虚线)。在图25C的(b)中，当对栅极驱动器非形成区域的像素输入数据信号D2时，栅极驱动器非形成区域的源极线15S的电位变为与栅极驱动器形成区域的源极线15S的电位大致相等。其结果是，能降低栅极驱动器形成区域与栅极驱动器非形成区域之间的亮度不均。此外，在上述的应用例中，说明了使应写入到栅极驱动器非形成区域的数据信号的电压上升的情况，但也可以构成为使应写入到栅极驱动器形成区域的数据信号的电压下降指定量。
＜第9实施方式＞
在本实施方式中，说明在液晶显示装置1的显示模式为VA模式(VerticalAlignment：垂直取向)的情况下，为使视野角特性提高而使得各像素包括亮度不同的2个副像素的例子。
图26是示出本实施方式中的一个像素的等效电路的图。如图26所示，像素PIX包括副像素PIX1和副像素PIX2。另外，隔着GL(n)的栅极线13G形成有与栅极线13G大致平行地配置的辅助电容配线CS1、CS2。GL(n)的栅极线13G和源极线15S连接有包括薄膜晶体管的2个开关元件T1、T2。
像素电极17a和电容器(辅助电容电极)Ccs1的一个电极与开关元件T1的漏极端子连接，电容器Ccs1的另一个电极与辅助电容配线CS1(n)连接。副像素PIX1具有：由像素电极17a(第1像素电极)、液晶层及共用电极(省略图示)形成的液晶电容LC1；以及电容器Ccs1的辅助电容C1。
像素电极17b(第2像素电极)和电容器(辅助电容电极)Ccs2的一个电极与开关元件T2的漏极端子连接，电容器Ccs2的另一个电极与辅助电容配线CS2(n)连接。由此，副像素PIX2具有：由像素电极17b、液晶层及共用电极(省略图示)形成的液晶电容LC2；以及电容器Ccs2的辅助电容C2。
辅助电容配线CS1(n)、CS2(n)与设置在显示区域内的辅助电容信号配线CSL1、CSL2分别连接。辅助电容信号配线CSL1、CSL2将来自设置于源极驱动器3(省略图示)侧的控制电路(省略图示)的电压信号VCS1、VCS2分别供应给辅助电容配线CS1(n)、CS2(n)。电压信号VCS1、VCS2以使得辅助电容配线CS1(n)、CS2(n)的电位成为相反相位的方式供应给辅助电容配线CS1(n)、CS2(n)。电压信号VCS1、VCS2是以共用电极(省略图示)的电位为基准使振幅增减而得到的正极性或者负极性的电压信号，其极性由控制电路(省略图示)按每一帧进行反转。
GL(n)的栅极线13G与第1实施方式同样由设置在显示区域内的栅极驱动器11驱动。以共用电极(省略图示)的电位为基准的正极性或者负极性的数据信号输入到源极线15S。数据信号按每一帧使其极性反转而输入到源极线15S。
在此，图27A、图27B是示意性示出形成有栅极驱动器11、辅助电容信号配线CSL1、CSL2的像素区域的图。此外，显示区域在图27A、图27B的列200x上是连续的。
如图27A和图27B所示，以分别隔着GL(n-2)～GL(n+1)的栅极线13G的方式形成有辅助电容配线CS1、CS2。在该例中，辅助电容配线CS1、CS2以按每条栅极线13G使辅助电容配线CS1和CS2的位置互换的方式配置。另外，在图27A和图27B中，省略了标记“TFT-”，但图27A和图27B中的“A～J”表示构成栅极驱动器11的TFT-A～TFT-J。与第1实施方式同样，构成栅极驱动器的各元件(TFT-A～TFT-J、Cbst)分散配置于各像素区域。另外，在像素区域中形成有将元件之间连接的配线13N和将控制信号供应给元件的配线15L1。
在图27B的列211x～214x的像素区域中，未形成有构成栅极驱动器11的元件。在该例中，在列211x～214x的像素区域中，形成有向辅助电容配线CS1、CS2供应电压信号VCS1、VCS2的辅助电容信号配线CSL1、CSL2。在列211x和212x上，形成有辅助电容信号配线CSL1。在列211x上，辅助电容信号配线CSL1未与辅助电容配线CS1连接，而是通过从辅助电容信号配线CSL1在列212x上分支出的辅助电容信号配线CSL1’，在列212x上与辅助电容配线CS1连接。另外，在列213x和214x上，形成有辅助电容配线CSL2。在列213x上，辅助电容信号配线CSL2未与辅助电容配线CS2连接，而是通过从辅助电容信号配线CSL2在列214x上分支出的辅助电容信号配线CSL2’与辅助电容配线CS2连接。
如上所述，电压信号VCS1、VCS2以使得辅助电容配线CS1、CS2的电位成为相反相位的方式供应给辅助电容配线CS1、CS2。通过使辅助电容配线CS1、CS2的电位为相反相位，施加到副像素PIX1、PIX2的有效电压会产生差异，能够使副像素PIX1和PIX2的明亮度不同。图28是示出像素PIX的驱动波形的时序图。图28的例示出了向源极线15S供应正极性的数据信号的情况。
从图28的时刻t0开始，电压信号VCS1、VCS2分别输入到辅助电容配线CS1、CS2。当在时刻t1-t2的期间，由栅极驱动器11驱动GL(n)的栅极线13G时，使开关元件T1、T2导通，向源极线15S供应正极性的数据信号。伴随于此，副像素PIX1和副像素PIX2的电位上升。然后，在使开关元件T1截止的时刻t2，向辅助电容配线CS1输入H电平的电压信号VCS1，由此，副像素PIX1的电位由于电容器Ccs1所致的电压的上冲而增大。另一方面，在使开关元件T2截止的t2的定时，向辅助电容配线CS2输入L电平的电压信号VCS2，由此，副像素PIX2的电位由于电容器Ccs2所致的电压的下冲而减小。在t2以后，栅极线13G成为悬浮状态，因此，副像素PIX1、PIX2的电位会根据电压信号VCS1、VCS2而增减。
由此，在副像素PIX1中，以比数据信号高的亮度显示图像，在副像素PIX2中，以比数据信号低的亮度显示图像。通过在1个像素中显示不同的2种亮度的图像，能降低γ特性的视野角依存性。另外，通过在显示区域内设置栅极驱动器11，并且将向辅助电容配线CS1、CS2供应电压信号的辅助电容信号配线CSL1、CSL2设置在显示区域内，能够谋求窄边框化。
＜第10实施方式＞
在上述的第9实施方式中，说明了在像素区域内形成辅助电容信号配线CSL1、CSL2作为辅助电容控制元件，根据供应给辅助电容信号配线CSL1、CSL2的电压信号来控制辅助电容配线CS1、CS2的电位的例子。在本实施方式中，说明将控制辅助电容配线CS1、CS2的电位的CS驱动器作为辅助电容控制元件设置于像素区域的例子。
图29是示出本实施方式中的一个像素的等效电路的图。在图29中，对与第9实施方式同样的构成标注与第9实施方式同样的附图标记。以下，说明与第9实施方式不同的部分。如图29所示，上述的辅助电容信号配线CSL1、CSL2未与辅助电容配线CS1、CS2连接。
接着，说明CS驱动器的构成。图30是示出本实施方式中的CS驱动器的等效电路的图。在该例中，示出控制辅助电容配线CS1(n)的电位的CS驱动器80。如图30所示，CS驱动器80具有：包括薄膜晶体管的TFT-a～TFT-j、TFT-k1和TFT-k2；以及电容器cbst。包括TFT-a～TFT-j和cbst的构成除了输入的时钟信号(CKC、CKD)不同以外，与包括TFT-A～TFT-J和Cbst的栅极驱动器11的构成是同样的。
在该例中，GL(n+1)的栅极线13G的电位输入到TFT-b的栅极端子和漏极端子以及TFT-j的栅极端子。时钟信号(CKC)输入到TFT-h的栅极端子和TFT-f的漏极端子。时钟信号(CKD)输入到TFT-d、TFT-g的各栅极端子。时钟信号(CKC)和时钟信号(CKD)是相位按每一个水平扫描期间反转的2相的时钟信号(参照图31)。此外，时钟信号(CKC)与时钟信号(CKB)为相同相位，时钟信号(CKD)与时钟信号(CKA)为相同相位。
输入图30所示的时钟信号(CKC、CKD)、电源电压信号(VSS)、复位信号(CLR)的CS驱动器80的TFT元件通过由源极配线层15构成的配线15L1与设置于源极驱动器3(省略图示)侧的控制电路(省略图示)连接。
在图30中，将TFT-b的源极端子、TFT-a的漏极端子、TFT-c的源极端子、电容器cbst的一个电极、TFT-f的栅极端子所连接的配线称为netC。另外，将TFT-c的栅极端子、TFT-g的源极端子、TFT-h的漏极端子、TFT-i的源极端子以及TFT-j的源极端子所连接的配线称为netD。另外，将电容器cbst的另一个电极、TFT-f的源极端子以及TFT-e和TFT-d的漏极端子所连接的配线称为配线CL(n)。
而且，CS驱动器80具有栅极端子分别与配线CL(n)连接的TFT-k1和TFT-k2。TFT-k1的源极端子与辅助电容配线CS1连接。电压信号VCS1或者VCS2从设置在与源极驱动器3(省略图示)同一边的控制电路(省略图示)输入到TFT-k1的漏极端子。TFT-k2的源极端子与辅助电容配线CS2连接。电压信号VCS1或者VCS2从控制电路(省略图示)输入到TFT-k2的漏极端子。电压信号VCS1和电压信号VCS2与上述的第9实施方式同样是电位为相反相位的信号，由控制电路(省略图示)按每一帧使其极性反转。
当配线CL(n)成为H电平时，TFT-k1和TFT-k2成为导通状态。并且，输入到TFT-k1和TFT-k2后的电压信号VCS1的电位输入到辅助电容配线CS1(n)和CS1(n+1)。另外，输入到TFT-k1和TFT-k2后的电压信号VCS2的电位输入到辅助电容配线CS2(n)和CS2(n+1)。
构成上述的CS驱动器80的各元件配置于未形成栅极驱动器11的像素区域。在此，图31A和图31B示出CS驱动器80的配置例。此外，图31A和图31B在列200x上是连续的。
在图31A和图31B中，省略了标记“TFT-”，但图31A和图31B中的“a～k2”表示构成CS驱动器80的TFT-a～TFT-k2。如该例所示，CS驱动器80的各元件分散配置于同一行的像素区域。在形成有输入时钟信号(CKC、CKD)、电源电压信号(VSS)、复位信号(CLR)的CS驱动器80的TFT元件(TFT-a、TFT-c～TFT-j)的列的像素区域中，形成有配线15L1。另外，在形成有输入电压信号VCS1、VCS2的TFT元件(TFT-k1、TFT-k2)的列的像素区域中，形成有辅助电容信号配线CSL1、CSL2。各行的CS驱动器80以输入到相邻的行的CS驱动器80的时钟信号和电压信号各自成为相反相位的方式配置。
接着，说明CS驱动器80的动作。图32是示出CS驱动器80的动作的时序图。在图32中，示出了驱动辅助电容配线CS1的情况，但辅助电容配线CS2的情况也是同样的。在图32中，t2至t3的期间是GL(n+1)的栅极线13G被选择的期间。时钟信号(CKC)和时钟信号(CKD)从控制电路(省略图示)输入到CS驱动器80。时钟信号(CKC)和时钟信号(CKD)的相位按每一个水平扫描期间反转。另外，虽然在图32中省略图示，但按每一个垂直扫描期间在恒定期间内为H(High：高)电平的复位信号(CLR)从控制电路(省略图示)输入到CS驱动器80。当输入复位信号(CLR)时，netC、netD、栅极线13G转变为L(Low：低)电平。
当在时刻t0至t1，输入L电平的时钟信号(CKC)，输入H电平的时钟信号(CKD)时，TFT-g成为导通状态，TFT-h成为截止状态，因此，netD被充电为H电平。另外，TFT-c和TFT-d成为导通状态，TFT-f成为截止状态，因此，netC被充电为L电平的电源电压(VSS)，L电平的电位输出到配线CL(n)。
接着，当在时刻t1，时钟信号(CKC)成为H电平，时钟信号(CKD)成为L电平时，TFT-g成为截止状态，TFT-H成为导通状态，因此，netC被充电为L电平。并且，TFT-c和TFT-d成为截止状态，因此，netC的电位维持在L电平，L电平的电位输出到配线CL(n)。
当在时刻t2，时钟信号(CKC)成为L电平，时钟信号(CKD)成为H电平，置位信号(S)通过GL(n+1)的栅极线13G输入到CS驱动器80时，TFT-b成为导通状态，netC被充电为H电平。而且，TFT-j成为导通状态，TFT-g成为导通状态，TFT-h成为截止状态，因此，netD维持在L电平。TFT-c和TFT-f成为截止状态，因此，netC的电位不下降，而被维持。这期间，TFT-d成为导通状态，因此，L电平的电位输出到配线CL(n)。
当在时刻t3，时钟信号(CKC)成为H电平，时钟信号(CKD)成为L电平时，TFT-f成为导通状态，TFT-d成为截止状态。随着TFT-f的漏极端子的电位的上升，连接到netC的电容器Cbst使得netC充电至比时钟信号(CKC)的H电平高的电位。这期间，TFT-g和TFT-j成为截止状态，TFT-H成为导通状态，因此，netD的电位维持在L电平。由于TFT-c为截止状态，因此，netC的电位不下降，时钟信号(CKC)的H电平的电位输出到配线CL(n)，TFT-k1和TFT-k2成为导通状态。当TFT-k1和TFT-k2成为导通状态时，输入到TFT-k1和TFT-k2的电压信号VCS1的电位输出到辅助电容配线CS1。
当在时刻t4，时钟信号(CKC)成为L电平，时钟信号(CKD)成为H电平时，TFT-g成为导通状态，TFT-h成为截止状态，因此，netD被充电为H电平。由此，TFT-c成为导通状态，netC被充电为L电平。这期间，TFT-d成为导通状态，TFT-f成为截止状态，因此，L电平的电位输出到配线CL(n)，TFT-k1和TFT-k2成为截止状态。通过连接到辅助电容配线CS1的电容器Ccs1，使得辅助电容配线CS1的电位维持在H电平。
接着，图33A是示出栅极驱动器11和CS驱动器80的动作的时序图。在该例中，在第m帧中，供应L电平的电压信号VCS2和H电平的电压信号VCS1。如图33A所示，在第m帧中，GL(n-1)～GL(n+1)的栅极线13G由栅极驱动器11根据时钟信号(CKA、CKB)依次驱动。CS驱动器80中的配线CL(n-1)～CL(n)的电位根据时钟信号(CKC、CKD)，分别在后级的栅极线13G被驱动后转变为H电平。电压信号VCS2输入到与配线CL(n-1)连接的TFT-k1、TFT-k2。因此，当在第m帧中，配线CL(n-1)成为H电平时，电压信号VCS2的L电平的电位输入到辅助电容配线CS1(n-1)。
另外，如图31b所示，电压信号VCS1输入到与配线CL(n)连接的TFT-k1、TFT-k2。因此，当配线CL(n)成为H电平时，电压信号VCS1的H电平的电位输入到辅助电容配线CS(n)。另外，同样地，当L电平的电压信号VCS2输入到与配线CL(n+1)连接的TFT-k1、TFT-k2时，L电平的电位输入到辅助电容配线CS1(n+1)。
在第(m+1)帧中，电压信号VCS1、VCS2的极性反转，供应H电平的电压信号VCS2和L电平的电压信号VCS1。因此，输入到辅助电容配线CS1(n-1)～CS1(n+1)的电位与第m帧是相反的。
因此，如图33B所示，当在时刻t1，驱动GL(n)的栅极线13G时，副像素PIX1(n)、PIX2(n)的开关元件T1、T2导通，向源极线15S供应正极性的数据信号。伴随于此，副像素PIX1(n)和副像素PIX2(n)的电位上升。
然后，当在时刻t2，GL(n)的栅极线13G的电位从H电平转变为L电平时，CS驱动器80的配线CL(n-1)从L电平转变为H电平。并且，当在时刻t2的定时，向辅助电容配线CS2(n)输入L电平的电压信号VCS2时，副像素PIX2(n)的电位通过电容器Ccs2下降。另一方面，当在时刻t2，驱动GL(n+1)的栅极线13G，在时刻t3，GL(n+1)的栅极线13G的电位从H电平转变为L电平时，CS驱动器80的配线CL(n)转变为H电平。并且，当在时刻t3的定时，向辅助电容配线CS1(n)输入H电平的电压信号VCS1时，副像素PIX1(n)的电位通过电容器Ccs1上升。由此，副像素PIX1(n)以比数据信号高的亮度显示图像，副像素PIX2(n)以比数据信号低的亮度显示图像。
＜第11实施方式＞
在本实施方式中，说明在液晶显示装置1的显示模式为VA模式的情况下，通过与第9和第10实施方式不同的方法来改善视野角特性的例子。
图34是示出本实施方式中的像素PIX的等效电路的图。在图34中，对与第10实施方式同样的构成标注与第10实施方式相同的附图标记。以下，说明与上述的实施方式不同的部分。
如图34所示，像素PIX的副像素PIX1(n)和副像素PIX2(n)的开关元件T1、T2的栅极端子连接到GLa(n)的栅极线13G。在本实施方式中，副像素PIX1(n)未设置有电容器C，具有形成于像素电极17a与共用电极(省略图示)之间的液晶电容LC1。
在副像素PIX2中设置有电容器Ccs。电容器Ccs的一个电极与形成为大致平行于栅极线13G的辅助电容配线CS连接。另外，电容器Ccs的另一个电极与包括薄膜晶体管的开关元件T3连接。开关元件T3的栅极端子与形成为大致平行于GLa(n)的栅极线13G的GLb(n)的栅极线13G(以下，称为副栅极线)连接。另外，开关元件T3的源极端子与像素电极17b连接，漏极端子与电容器Ccs的另一个电极连接。副像素PIX2(n)具有：由像素电极17b和共用电极(省略图示)形成的液晶电容LC2；以及电容器Ccs所形成的辅助电容。
如此，在本实施方式中，在比副像素PIX1(n)和副像素PIX2(n)之间的GLa(n)的栅极线13G靠副像素PIX2(n)侧形成有GLb(n)的副栅极线13G。GLa(n)的栅极线13G和GLb(n)的副栅极线13G由设置在显示区域内的与各自对应的栅极驱动器11分别驱动。另外，与输入到源极线15S的数据信号为相反极性的电位由辅助电容控制电路(省略图示)施加到辅助电容配线CS。
在此，图35A、图35B示出驱动GLa(n)的栅极线13G的栅极驱动器11(以下，称为栅极驱动器11_A)在显示区域中的配置例。图36A、图36B示出驱动GLb(n)的副栅极线13G的栅极驱动器11(以下，称为栅极驱动器11_B)(副栅极线驱动部)在显示区域中的配置例。
图35A、图35B在各图所示的列200x的像素区域中是连续的。另外，图36A、图36B在各图所示的列201x的像素区域中是连续的。在图35A和图35B、图36A和图36B中，省略了标记“TFT”，但各图中记载的“A～J”表示“TFT-A～TFT-J”。
构成栅极驱动器11_A的各元件(TFT-A～TFT-J、Cbst)分散配置于图35A和图35B中的GLa的各栅极线13G之间。栅极驱动器11_A的TFT-B、TFT-D～TFT-F、TFT-J与GLa的各栅极线13G连接。GLa的各栅极线13G由栅极驱动器11_A根据通过配线15L1供应的控制信号(CKA、CKB、CLR、VSS)依次驱动。
在图36A和图36B中，构成栅极驱动器11_B的各元件(TFT-A～TFT-J、Cbst)在未形成栅极驱动器11_A的列上分散配置于GLa的各栅极线13G之间。栅极驱动器11_B的TFT-B、TFT-D～TFT-F、TFT-J与GLb的各栅极线13G连接。GLb的各栅极线13G由栅极驱动器11_B根据通过配线15L1供应的控制信号(CKA、CKB、CLR、VSS)依次驱动。
图37示出驱动副像素PIX1(n)、PIX2(n)的时序图。如图37所示，当在时刻t1，栅极驱动器11_A使得GLa(n)的栅极线13G的电位转变为H电平时，开关元件T1、T2导通。并且，当源极线15S输入正极性的数据信号时，伴随于此，副像素PIX1(n)和副像素PIX2(n)的电位根据数据信号的电压而上升，数据写入到副像素PIX1(n)和副像素PIX2(n)。
在时刻t2，GLa(n)的栅极线13G的电位转变为L电平后，在时刻t3，栅极驱动器11_B使得GLb(n)的副栅极线13G的电位转变为H电平。由于开关元件T1是截止的，因此，副像素PIX1(n)的电位被维持，在副像素PIX1(n)中以与数据信号同等的亮度显示图像。另一方面，由于开关元件T3成为导通，因此，电荷被再分配，直到电容器Ccs的一端子侧(Va)和像素电极17b成为相同电位为止。由此，副像素PIX2(n)的电位下降，以比数据信号低的亮度显示图像。
＜第12实施方式＞
在本实施方式中，说明在液晶显示装置1的显示模式为VA模式的情况下，通过与第10和第11实施方式不同的方法来改善视野角特性的例子。图38是示出本实施方式中的像素PIX的等效电路的图。如图38所示，在本实施方式中，在像素PIX中，形成有GL1(n)的栅极线13G和GL2(n)的栅极线13G(副栅极线)。与像素电极17a连接的开关元件T1的栅极端子连接到GL1(n)的栅极线13G。与像素电极17b连接的开关元件T2的栅极端子连接到GL2(n)的栅极线13G。另外，在像素电极17a与像素电极17b之间连接有电容器C。GL1(n)的栅极线13G和GL2(n)的栅极线13G由设置在显示区域内的与各自对应的栅极驱动器11(参照图4)驱动。以下，将驱动GL1(n)的栅极线13G的栅极驱动器11称为栅极驱动器11_1(驱动电路)。另外，将驱动GL2(n)的栅极线13G的栅极驱动器11称为栅极驱动器11_2(副栅极线驱动部)。
栅极驱动器11_1、栅极驱动器11_2均与第1实施方式的栅极驱动器11的构成同样，但输入到端子111、112的置位信号(S)和来自端子120的扫描信号(OUT)的输出对象不同。栅极驱动器11_1将输出到前级的GL2(n-1)的栅极线13G的扫描信号作为置位信号(S)输入到图4所示的端子111、112。并且，从图4所示的端子120向GL1(n)的栅极线13G输出扫描信号。栅极驱动器11_2将输出到GL1(n)的栅极线13G的扫描信号作为置位信号(S)输入到图4所示的端子111、112。并且，从图4所示的端子120向GL2(n)的栅极线13G输出扫描信号。
在此，图39A～图39D示出栅极驱动器11_1和栅极驱动器11_2在显示区域中的配置例。图39A～图39D的像素区域是连续的。图39A、图39B在各图所示的列200x的像素区域中是连续的。另外，图39C、图39D在各图所示的列202x的像素区域中是连续的。
在图39A～图39D中，省略了标记“TFT”，但各图中的“A～J”表示构成栅极驱动器11的TFT-A～TFT-J。如图39A和图39B所示，构成栅极驱动器11_1的各元件(TFT-A～TFT-J、Cbst)分散配置于GL1的各栅极线13G之间。栅极驱动器11_1的TFT-B、TFT-J与前级的GL2的各栅极线13G连接。另外，栅极驱动器11_1的TFT-D～TFT-F、Cbst与GL1的各栅极线13G连接。GL1的各栅极线13G由栅极驱动器11_1根据通过配线15L1供应的控制信号(CKA、CKB、CLR、VSS)依次驱动。
如图39C和图39D所示，构成栅极驱动器11_2的各元件(TFT-A～TFT-J、Cbst)在未形成栅极驱动器11_1的列上分散配置于GL1的各栅极线13G之间。栅极驱动器11_2的TFT-B、TFT-J与GL1的各栅极线13G连接。另外，栅极驱动器11_2的TFT-D～TFT-F、Cbst与后级的GL2的各栅极线13G连接。GL2的各栅极线13G由栅极驱动器11_2根据通过配线15L1供应的控制信号(CKA、CKB、CLR、VSS)依次驱动。也就是说，在本实施方式中，在GL2(n-1)的栅极线13G被驱动后，由栅极驱动器11_1驱动GL1(n)的栅极线13G。并且，在GL1(n)的栅极线13G被驱动后，由栅极驱动器11_2驱动GL2(n)的栅极线13G。
图40是示出GL1(n)和GL2(n)的栅极线13G的驱动和像素电位的变化的时序图。如图40所示，在本实施方式中，将一个水平期间分为T1期间和T2期间，在T1期间中驱动GL1(n)的栅极线13G，在T2期间中驱动GL2(n)的栅极线13G。
当在时刻t1，GL1(n)的栅极线13G被栅极驱动器11_1驱动，源极线15S输入正极性的数据信号时，开关元件T1导通。由此，副像素PIX1的电位根据数据信号而增加。当在时刻t2经过后，GL1(n)的栅极线13G的电位成为L电平，GL2(n)的栅极线13G被栅极驱动器11_2驱动时，开关元件T1截止，开关元件T2导通。由此，副像素PIX2的电位根据数据信号而增加。此时，副像素PIX1的电位为悬浮状态，因此，副像素PIX1的电位通过电容器C被放大。其结果是，副像素PIX2以与数据信号相应的亮度显示图像，副像素PIX1以比数据信号高的亮度显示图像。
＜第13实施方式＞
在本实施方式中，说明在液晶显示装置1的显示模式为VA模式的情况下，控制形成于像素的辅助电容的电位来降低数据信号的电压振幅，降低功耗的例子。
图41是示出本实施方式中的像素PIX的等效电路的图。如图41所示，在本实施方式中，在像素PIX中形成有：与GL(n)的栅极线13G连接的开关元件TFT-PIX；像素电极17；电容器Ccs；以及与栅极线13G大致平行地形成的辅助电容配线CS(n)。电容器Ccs的一个电极与像素电极17连接，另一个电极与辅助电容配线CS(n)连接。像素PIX具有：形成于像素电极17与共用电极18(参照图42)之间的液晶电容LC；以及电容器Ccs所形成的辅助电容。
图42是示出本实施方式中的显示面板2的截面的示意图。如图42所示，在有源矩阵基板20a与相对基板20b之间形成有液晶层30。在相对基板20b的玻璃基板2b上形成有共用电极18。另外，在有源矩阵基板20a中，在像素电极17的下层隔着层间绝缘膜24形成有电容器Ccs。在未向共用电极18与像素电极17之间的液晶电容LC施加电压的状态下液晶分子会垂直取向，液晶分子的取向根据施加的电压而变化。在本实施方式中，与第1实施方式同样，由设置在显示区域内的栅极驱动器11驱动栅极线13G。另外，由设置在显示区域内的CS驱动器(辅助电容配线驱动部)控制辅助电容配线CS(n)的电位。
在本实施方式中，构成栅极驱动器11和CS驱动器的元件一体地构成。图43是示出包括CS驱动器和栅极驱动器11的元件的等效电路的图。图43中的TFT-A～TFT-J、Cbst是与第1实施方式的栅极驱动器11同样的构成。在图43中，将未与netA连接的电容器Cbst的电极、TFT-F的源极端子以及TFT-E和TFT-D的漏极端子所连接的配线称为配线CL(n)。配线CL(n)与GL(n+1)的栅极线13G连接。
栅极驱动器11的配线CL(n)与TFT-K的栅极端子连接。TFT-K是构成CS驱动器的开关元件。TFT-K的源极端子输入电压信号VCS1或者VCS2，其漏极端子与辅助电容配线CS(n)连接。
与第1实施方式同样，驱动GL(n+1)的栅极线13G的栅极驱动器11的TFT-B、TFT-J从前级(GL(n))的栅极线13G输入置位信号(S)。配线CL(n)的电位根据控制信号(CKA、CKB、CLR、VSS)输出到GL(n+1)的栅极线13G。当配线CL(n)的电位转变为H电平时TFT-K成为导通状态，电压信号VCS1或者VCS2的电位输入到辅助电容配线CS(n)。电压信号VCS1、VCS2是电位为相反相位的电压信号，由控制电路(省略图示)按每一帧使其极性反转后输入。
在此，图44A、图44B示出图43所示的各元件在显示区域中的配置例。图44A、图44B在各图的列200x上是连续的。如图44A、图44B所示，以与栅极线13G大致平行的方式形成有辅助电容配线CS。在图44A、图44B中，省略了标记“TFT-”，但各图中的“A～K”表示TFT-A～TFT-J。如各图所示，TFT-A～TFT-J、Cbst、TFT-K分散配置于各栅极线13G之间的像素区域。另外，例如，驱动GL(n)的栅极线13G的栅极驱动器11的TFT-B、TFT-J的栅极端子与GL(n-1)的栅极线13G连接。TFT-D～TFT-F的源极端子及Cbst的一个电极与GL(n)的栅极线13G连接。
在图44B中形成有TFT-K的列的像素区域中，以与源极线15S大致平行的方式形成有供应电压信号VCS1或者VCS2的辅助电容信号配线VCSL1、VCSL2。TFT-K的栅极端子与TFT-F的源极端子通过配线CL(n)连接。TFT-K的漏极端子与辅助电容配线CS连接。各TFT-K以使得电位与输入到配置于相邻的行的TFT-K的电压信号的电位成为相反相位的方式配置。
接着，说明由图43所示的等效电路表示的栅极驱动器11和CS驱动器的动作。图45是示出图43所示的等效电路的动作的时序图。在图45中，示出了由栅极驱动器11驱动GL(n+1)的栅极线13G的例子。栅极驱动器11驱动栅极线13G的动作与图9中所说明的动作(驱动GL(n)的栅极线13G的例子)是同样的，因此省略说明。
在图45的时刻t3，netA的电位进一步放大，当配线CL(n)即GL(n+1)的栅极线13G输入H电平的电位时，TFT-K成为导通状态。由此，输入到TFT-K的电压信号VCS1的电位输出到辅助电容配线CS(n)。在该例中，输入H电平的电压信号VCS1。辅助电容配线CS(n)的电位根据电压信号VCS1从L电平转变为H电平。
也就是说，如图46所示，GL(n-1)至GL(n)的各栅极线13G依次被驱动，在后级的栅极线13G被驱动的定时，配线CL的电位从L电平转变为H电平。在图46中，在第m帧中由控制电路(省略图示)输出H电平的电压信号VCS1和L电平的电压信号VCS2的情况下，在第m+1帧中，由控制电路(省略图示)输出L电平的电压信号VCS1和H电平的电压信号VCS2。
如图44A、图44B所示，电压信号VCS2输入到辅助电容配线CS(n-1)以及与辅助电容配线CS(n+1)连接的TFT-K。另外，电压信号VCS1输入到与辅助电容配线CS(n)连接的TFT-K。因此，辅助电容配线CS(n-1)的电位在GL(n)的栅极线13G被驱动之前，通过在第m-1帧中输入的电压信号VCS2维持H电平。然后，在GL(n)的栅极线13G被驱动的定时即配线CL(n-1)的电位成为H电平时，通过第m帧的电压信号VCS2转变为L电平。
另外，辅助电容配线CS(n)的电位在GL(n+1)的栅极线13G被驱动之前，通过在第m-1帧中输入的电压信号VCS1维持L电平。然后，在GL(n+1)的栅极线13G被驱动的定时即配线CL(n)的电位成为H电平时，通过第m帧的电压信号VCS1转变为H电平。同样地，辅助电容配线CS(n+1)的电位在配线CL(n+1)的电位成为H电平时，通过第m帧的电压信号VCS2转变为L电平。
在第m+1帧中，使第m帧的电压信号VCS1、VCS2的极性分别反转，将第m帧中的各电位的极性反转后电位输入到辅助电容配线CS(n-1)～CS(n+1)。
因此，当在第m帧中，GL(n)的栅极线13G被驱动时，具有与GL(n)的栅极线13G连接的像素电极17的像素PIX(n)的电位根据数据信号而增加。并且，当GL(n+1)的栅极线13G被驱动，辅助电容配线CS(n)成为H电平时，像素PIX(n)的电位通过电容器Ccs被放大。此外，在第m+1帧中，负极性的数据信号输入到源极线15S，L电平的电压信号VCS1通过辅助电容信号配线VCSL1输入到辅助电容配线CS(n)。其结果是，当GL(n)的栅极线13G被驱动时，像素PIX(n)的电位根据数据信号而向负极性侧增加，当GL(n+1)的栅极线13G被驱动而辅助电容配线CS(n)成为H电平时，通过电容器Ccs向负极性侧放大。
由此，像素PIX(n)能够显示亮度比第m帧中输入的数据信号高的图像。其结果是，能够降低数据信号的振幅，能够谋求低功耗化。另外，在本实施方式中，将构成对辅助电容配线CS的电位进行控制的CS驱动器的元件(TFT-K)与栅极驱动器11一起形成在显示区域内，通过辅助电容信号配线VCSL1、VCSL2从源极驱动器3侧将电压信号VCS1、VCS2供应给CS驱动器。因此，与将CS驱动器设置在显示区域外的情况相比，对于未设置有源极驱动器3的边，能够谋求窄边框化。
＜第14实施方式＞
在本实施方式中，说明在液晶显示装置1的显示模式为FFS(Fringe FieldSwitching：边缘场开关)模式的情况下，控制共用电极的电位来降低数据信号的电压振幅，降低功耗的例子。
图47是示出本实施方式中的像素PIX的等效电路的图。如图47所示，在像素PIX中形成有：与GL(n)的栅极线13G连接的TFT-PIX；像素电极17；电容器C以及与栅极线13G大致平行地形成的共用电极线18L(COM(n))。电容器C的一个电极与像素电极17连接，另一个电极与COM(n)的共用电极线18L连接。像素PIX具有：由像素电极17和共用电极线18L形成的液晶电容LC；以及电容器C的辅助电容。
图48是示出本实施方式中的显示面板2的截面的示意图。如图48所示，在有源矩阵基板20a与相对基板20b之间形成有液晶层30。另外，在有源矩阵基板20a上，梳齿状地形成有像素电极17。在像素电极17的下层隔着层间绝缘膜24形成有共用电极线18L。在未向共用电极线18L与像素电极17之间施加电压的状态下液晶分子会水平取向，液晶分子的取向根据施加的电压而变化。
在本实施方式中，与第1实施方式同样，由设置在显示区域内的栅极驱动器11驱动栅极线13G，并且由设置在显示区域内的COM驱动器(共用电极驱动部)控制共用电极线18L的电位。共用电极线18L的电位的极性按每一帧反转。相对于共用电极线18L而极性反转后的数据信号按每一帧输入到源极线15S。
在本实施方式中，构成栅极驱动器11和COM驱动器的元件一体地构成。图49是示出包括COM驱动器和栅极驱动器11的元件的等效电路的图。在图49所示的等效电路中，除了驱动GL(n-1)的栅极线13G，TFT-K的源极端子与COM(n)的共用电极线18L连接以外，与第13实施方式的图43所示的等效电路是同样的构成。在本实施方式中，TFT-K是构成COM驱动器的开关元件。输入到TFT-K的漏极端子的电压信号V1、V2是电位为相反相位的电压信号。电压信号V1、V2由控制电路(省略图示)按每一帧使其极性反转。
在此，图50A、图50B示出构成图49所示的等效电路的各元件在显示区域中的配置例。图50A、图50B在各图中的列200x上是连续的。如图50A、图50B所示，以与栅极线13G大致平行的方式形成有共用电极线18L。在图50A、图50B中，省略了标记“TFT-F”，但各图中A～K表示上述的TFT-A～TFT-K。TFT-A～TFT-J、Cbst、TFT-K分散配置于各栅极线13G之间的像素区域。驱动GL(n-1)的栅极线13G的栅极驱动器11的TFT-B、TFT-J的栅极端子与前级GL(n-2)的栅极线13G连接，TFT-D～TFT-F的源极端子及Cbst的一个电极与GL(n-1)的栅极线13G连接。
在图50B中形成有TFT-K的列的像素区域中，以与源极线15S大致平行的方式形成有供应电压信号V1或者V2的共用电极信号配线VL1、VL2。驱动GL(n-1)的栅极线13G的栅极驱动器11的TFT-F的源极端子通过配线CL(n)与TFT-K的栅极端子连接。TFT-K的源极端子与COM(n)的共用电极线18L连接。各TFT-K以使得电位与输入到配置于相邻的行的TFT-K的电压信号的电位成为相反相位的方式配置。
接着，说明栅极驱动器11和COM驱动器的动作。图51是示出图49所示的等效电路的动作的时序图。在图51中，示出了由栅极驱动器11驱动GL(n+1)的栅极线13G的例子。栅极驱动器11驱动栅极线13G的动作与图9中所说明的动作(驱动GL(n)的栅极线13G的例子)是同样的，因此省略说明。
在图51的时刻t3，时钟信号(CKA)转变为H电平，从而netA的电位进一步放大，当H电平的电位输出到配线CL(n)即GL(n-1)的栅极线13G时，TFT-K成为导通状态。由此，输入到TFT-K的电压信号V1的电位输出到COM(n)的共用电极线18L。在该例中，输入H电平的电压信号V1。COM(n)的共用电极线18L的电位从L电平转变为H电平。在COM(n)的共用电极线18L转变为H电平后，GL(n)的栅极线13G以与GL(n-1)的栅极线13G的驱动同样的方式驱动。
也就是说，如图52所示，GL(n-1)至GL(n+1)的各栅极线13G依次被驱动，在前级的栅极线13G被驱动的定时，配线CL(n-1)～CL(n+1)的电位依次从L电平转变为H电平。在图52中，在第m帧中，由控制电路(省略图示)输出H电平的电压信号V1和L电平的电压信号V2。在第m+1帧中，由控制电路(省略图示)输出L电平的电压信号V1和H电平的电压信号V2。
电压信号V1输入到与COM(n)的共用电极线18L连接的TFT-K，电压信号V2输入到与COM(n+1)的共用电极线18L连接的TFT-K(参照图50A、图50B)。因此，COM(n)的共用电极线18L的电位在GL(n-1)的栅极线13G被驱动之前，通过在第m-1帧中输入的电压信号V1维持L电平。并且，在GL(n-1)的栅极线13G被驱动的定时即配线CL(n)的电位成为H电平时，通过第m帧的电压信号V1转变为H电平。此外，COM(n-1)的共用电极线18L的电位与上述同样，在GL(n-2)的栅极线13G被驱动的定时即配线CL(n-1)的电位成为H电平时，通过第m帧的电压信号V2转变为L电平。
在第m+1帧中，使第m帧的电压信号V1、V2的极性分别反转，因此，输入到COM(n-1)～COM(n+1)的共用电极线18L的各电位是使第m帧的极性反转后的电位。各像素PIX中的共用电极线18L的电位在该像素PIX的数据的写入之前使极性反转，相对于共用电极线18L而成为相反极性的数据信号从源极驱动器3输出到源极线15S。因此，当在第m帧中向像素PIX(n)写入负极性的数据信号的情况下，如图52所示，配线CL(n)的电位成为H电平，COM(n)的共用电极线18L的电位转变为H电平时，像素PIX(n)的电位一度向正极性侧增加。然后，GL(n)的栅极线13G被驱动，负极性的数据信号输入到源极线15S。由此，像素PIX(n)的电位根据数据信号和COM(n)的共用电极线18L的电位而向负极性侧增加，并保持至第m+1帧。
当在第m+1帧中，COM(n)的共用电极线18L的电位从H电平转变为L电平时，像素PIX(n)的电位向负极性侧增加。然后，GL(n)的栅极线13G被驱动，正极性的数据信号输入到源极线15S。由此，像素PIX(n)的电位根据数据信号和COM(n)的共用电极线18L的电位而向正极性侧增加，并保持至第m+2帧。
如此，通过相对于极性按每一帧反转的共用电极线18L使数据信号的极性反转，与共用电极线18L的电位恒定的情况相比，能够降低数据信号的振幅，能够降低功耗。另外，通过将构成对共用电极线18L的电位进行控制的COM驱动器的元件与栅极驱动器11一起设置在显示区域内，对于除了设置有源极驱动器3的一边以外的3边，能够谋求窄边框化。
＜第15实施方式＞
在第14实施方式中，说明了通过由像素电极和共用电极产生的横电场来控制液晶分子的取向的例子。在本实施方式中，说明为使液晶分子的响应速度提高，使用纵电场和横电场来控制液晶分子的取向的例子。
图53是示出本实施方式中的像素的等效电路的图。另外，图54是示出图53所示的像素的截面的示意图。以下，使用图53和图54来说明本实施方式中的显示面板2和像素的构成。
在本实施方式的像素PIX中，如图53所示，设置有与栅极线13G和源极线15S连接的TFT-PIX、像素电极17、共用电极18以及电容器C。另外，在像素PIX中，设置有与栅极线13G大致平行地形成的共用电极线18L。像素电极17及电容器C的一个电极与TFT-PIX的漏极端子连接。电容器C的另一个电极与共用电极线18L连接。
如图54所示，在相对基板20b的玻璃基板2b上形成有相对电极181、黑矩阵和彩色滤光片(均省略图示)。在相对电极181的上层形成有外涂层19。在有源矩阵基板20a上，像素电极17和共用电极18并列设置，在像素电极17和共用电极18的下层形成有层间绝缘膜24。在层间绝缘膜24的下层形成有共用电极线18L，共用电极线18L与共用电极18通过设置于层间绝缘膜24的接触孔连接。
像素PIX具有液晶电容CLC1、CLC2a、CLC2b。液晶电容CLC1形成在像素电极17与共用电极18之间。液晶电容CLC2a形成在相对电极181与像素电极17之间。液晶电容CLC2b形成在共用电极18及共用电极线18L与相对电极181之间。由液晶电容CLC1产生横电场，由液晶电容CLC2a和液晶电容CLC2b产生纵电场。
共用电极18和共用电极线18L的电位由后述的COM驱动器(共用电极驱动部)控制，从而按每一帧使其极性反转。另外，相对于共用电极18和共用电极线18L而极性反转后的数据信号从源极驱动器3输入到源极线15S。
在向像素写入正极性的数据信号的情况下，例如，当向相对电极181施加直流电压7.5v，向像素电极17、共用电极18和共用电极线18L施加15v时，在像素电极17与共用电极18之间不会产生横电场。其结果是，如图55A所示，液晶分子301成为垂直取向。这样取向的像素成为黑显示。另一方面，当在上述中，使像素电极17为0V时，在像素电极17与共用电极18之间会产生横电场。在该情况下，如图55B所示，液晶分子301的取向会根据横电场的强度而变化。这样取向的像素成为白显示。当横电场消失时，由于纵电场的作用，液晶分子301会回到垂直取向。由此，液晶分子301的响应速度提高。
此外，在写入负极性的数据信号的情况下，例如，当向像素电极17施加15v，向共用电极18和共用电极线18L施加0v时，液晶分子301成为图55B所示的取向状态，成为白显示。在该情况下，当使像素电极17为0v时，液晶分子301成为图55A所示的取向状态(垂直取向)，成为黑显示。
在本实施方式中，与第1实施方式同样，由设置在显示区域内的栅极驱动器11驱动栅极线13G。另外，对共用电极18和共用电极线18L的电位进行控制的COM驱动器也设置在显示区域内。
本实施方式中的栅极驱动器11和COM驱动器与上述的第14实施方式同样是构成COM驱动器的元件与栅极驱动器11一体地构成。本实施方式中的栅极驱动器11和COM驱动器等效电路与图49所示的等效电路是同样的。另外，构成本实施方式中的栅极驱动器11和COM驱动器的各元件与上述的图50A、图50B同样是配置在显示区域内，示出像素的驱动的时序图与上述的图52是同样的。
因此，如图52所示，当在第m帧中，配线CL(n)的电位成为H电平，COM(n)的共用电极线18L和共用电极18的电位转变为H电平时，像素PIX(n)的电位一度向正极性侧增加。然后，GL(n)的栅极线13G被驱动，负极性的数据信号输入到源极线15S。由此，像素PIX(n)的电位根据数据信号以及COM(n)的共用电极线18L和共用电极18的电位而向负极性侧增加，并保持至第m+1帧。
在第m+1帧中，COM(n)的共用电极线18L和共用电极18的电位从H电平转变为L电平，像素PIX(n)的电位向负极性侧增加。然后，GL(n)的栅极线13G被驱动，正极性的数据信号输入到源极线15S。由此，像素PIX(n)的电位根据数据信号以及COM(n)的共用电极线18L和共用电极18的电位而向正极性侧增加，并保持至第m+2帧。
如此，通过组合使用纵电场和横电场，能够使各像素中的液晶层30的响应速度高速化。另外，通过将对共用电极线18L和共用电极18的电位进行控制的COM驱动器和驱动栅极线13G的栅极驱动器11形成在显示区域内，能够对除了设置有源极驱动器3的1边以外的边谋求窄边框化。
以上，说明了本发明的实施方式，但上述的实施方式仅是用于实施本发明的示例。因此，本发明不限于上述的实施方式，在不脱离其宗旨的范围内能将上述的实施方式适当变形或者组合来实施。以下，说明本发明的变形例。
＜变形例＞
(1)在上述的第1～第15实施方式中，说明了在1个像素区域中形成有TFT-F(参照图8C和图10B)的例子，但也可以横跨多个像素区域形成有TFT-F。图56是示出本变形例中的TFT-F的连接例的俯视图。如图56所示，TFT-F是将形成于P31和P32两个像素区域的TFT-F1和TFT-F2并联连接而构成的。在P31和P32的各像素区域中，由源极配线层15形成了配线15L1以及TFT-F1和TFT-F2的漏极端子15d。另外，由栅极配线层13横跨P31和P32的像素区域形成了配线13N，并且形成了与配线13N连接的TFT-F1和TFT-F2的栅极端子13g。TFT-F1和TFT-F2的源极端子15s在接触部CH5中与GL(n)的栅极线13G连接。
时钟信号(CKA)通过配线15L1输入到TFT-F1和TFT-F2，从TFT-F1和TFT-F2通过接触部CH5向栅极线13G输出netA的电位。如此，通过将输出比其它TFT的输出大的TFT-F、TFT-D横跨多个像素区域而构成，既能够抑制像素区域的开口率的下降，又能够将TFT自身构成得较大。
(2)在上述的第1实施方式中，说明了在所有颜色的像素区域中形成有栅极驱动器11的开关元件、配线15L1的例子，但在第1～第15实施方式中，也可以仅在特定颜色的像素区域中形成构成栅极驱动器11、CS驱动器80等驱动电路的元件。图57是示出本变形例中的构成栅极驱动器11的开关元件(例如，TFT-A)的连接例的俯视图。如图57所示，用于将电源电压信号(VSS)和复位信号(CLR)供应给TFT-A的配线15L1形成于蓝(B)的像素区域P41B、P42B。另外，TFT-A形成于像素区域P41B。TFT-A的栅极端子13g横跨P41B至P42B的像素区域而形成，从而在像素区域P42B的接触部CH2中与配线15L1连接。如此，通过在特定颜色的像素区域中形成TFT和配线15L1，能够使构成栅极驱动器11的元件进一步分散，能够抑制开口率的下降。另外，通过在红(R)、绿(G)、蓝(B)中的与红(R)像素和绿(G)像素相比对亮度的影响较小的蓝(B)像素中配置开关元件、配线，能够降低因在像素区域中配置栅极驱动器11而导致的亮度下降的影响。
(3)另外，在上述的变形例(2)中，也可以将形成有构成驱动电路的元件的像素区域构成得比其它颜色的像素区域大。图58是示出形成有构成栅极驱动器11的元件(例如TFT-A和配线15L1)的像素区域的构成的俯视图。如图58所示，形成有TFT-A和配线15L1的像素区域P41B、P42B在横方向(源极线15S的排列方向)的长度形成得比其它颜色的像素区域的横方向的长度大。通过这样构成，与变形例(2)的情况相比，能使红(R)、绿(G)、蓝(B)的各像素区域的开口率大致均匀化，能抑制因开口率的差而产生的颜色平衡的变化。
(4)在上述的第1实施方式中，说明了为避免形成于像素区域的栅极驱动器11与像素电极17的干扰，而在像素电极17与栅极驱动器11之间形成有屏蔽层16的例子。在第2至第15实施方式中，也可以在构成驱动电路的元件与像素电极之间形成有屏蔽层16。另外，在第1至第15实施方式中，也可以不形成屏蔽层16，而是在像素区域中，以与像素电极不重叠的方式配置驱动电路的元件。图59是示出配置有TFT-A作为构成栅极驱动器11的元件的像素区域的俯视图。如图59所示，TFT-A、配线13N和配线15L1形成于与像素电极17不重叠的位置。通过这样构成，能降低在构成栅极驱动器11的开关元件及配线与像素电极17之间产生的寄生电容，能够恰当地进行图像显示。
(5)在上述的第1～第15实施方式中，也可以将构成栅极驱动器11的配线13N和配线15L1(配线部)形成于与液晶的显示模式相应的像素区域内的位置。以下，说明VA模式、FFS模式、IPS(In-Plane Switching：面内开关)模式的各显示模式的情况下的配线例。
图60A是示出VA模式的情况下的配线例的俯视图。在该图中，举例说明形成有构成TFT-A的元件的区域。通过从多个方向对设置于有源矩阵基板20a和相对基板20b的取向膜照射光，如图60A所示，1个像素区域中的液晶分子的取向方向按取向分割为箭头50a、50b、50c、50d所示的4个方向。在切换取向方向的边界部分，液晶分子会相互碰撞，从而存在液晶分子在沿着直线偏振板的偏振轴的方向取向的区域。因此，在该区域中光的透射率下降而产生暗线。
在图60A中，虚线51示出产生暗线的区域(以下，称为暗线区域)。在如图60A这样存在暗线区域51的情况下，也可以以与暗线区域51重叠的方式形成配线15L1和配线13N。通过这样构成，能抑制形成栅极驱动器11的像素区域中透射率的下降。
另外，在横跨多个像素区域而形成TFT-A、TFT-D等TFT的情况下，例如，也可以构成为将与形成于图60A中左侧的像素区域的TFT-A的A1侧的漏极端子15sd1大致相同的大小的配线15L3通过接触部CH2连接到右侧的像素区域的配线13N。通过这样构成，能够使各像素区域的开口率大致均匀化。
接着，说明FFS模式的情况。图60B是示出FFS模式的情况下的配线例的俯视图。在图60B中，在形成于各像素区域的像素电极17中设置有多个狭缝部171(171a、171b)。在图60B中，在各像素电极17的上方侧形成有狭缝部171a，在下方侧形成有狭缝部171b。狭缝部171a和狭缝部171b以在各像素区域中狭缝部171a与狭缝部171b的边界处大致线对称的方式呈一定角度地形成。由此，液晶分子的取向方向按取向分割为2个方向。在图60B的例子中，切换取向方向的虚线52的部分成为暗线区域。在该情况下，也可以以与暗线区域52重叠的方式形成配线13N。另外，与图60A同样，也可以构成为将与TFT-A的A1侧的漏极端子15sd1大致相同的大小的配线15L3在右侧的像素区域中与配线13N连接。
接着，说明IPS模式的情况。图60C是示出IPS模式的情况下的配线例的俯视图。如图60C所示，在各像素区域中形成有梳齿状的像素电极17。另外，在有源矩阵基板20a上，在与遮光区域BM的一部分、源极线15S和配线15L1重叠的位置形成有共用电极18。在除了遮光区域BM以外的区域中，源极线15S、配线15L1、像素电极17、共用电极18具有在延伸方向的大致中央向2个方向弯曲的形状。由梳齿状的像素电极17和共用电极18产生横方向的电场，各像素区域中的液晶分子被控制为在2个方向取向。如图60C所示，在该情况下，也可以在共用电极18的下方配置构成栅极驱动器11的开关元件、配线13N和配线15L1。通过这样构成，能降低在像素电极17与栅极驱动器11之间产生的寄生电容。
(6)也可以并排配置多个上述的第1至第15实施方式所涉及的显示面板2而构成大型显示器。如图61A所示，与第1实施方式同样，在边框区域2Ra中形成有端子部12g(省略图示)。其它边框区域2Rb、2Rc、2Rd比边框区域2Ra窄。如图61B所示，通过将多个显示面板2以边框区域2Ra成为外侧的方式并排配置，形成瓷砖状的大型面板2B。在该情况下，显示面板2的3边的边框区域2Rb、2Rc、2Rd窄边框化，因此，显示面板2的边界不易被视觉识别。
(7)在上述的第1至第15实施方式中，也可以如下构成栅极驱动器11。图62是示出本变形例所涉及的栅极驱动器的等效电路的一例的图。如图62所示，栅极驱动器11a是在图4所示的构成的基础上，将电容器Cab连接到netA与netB之间而构成的。
如上所述，构成栅极驱动器11的各元件形成于像素区域。因此，在由栅极配线层13构成的netA和netB的配线13N与源极线15S之间有时会产生寄生电容，在该情况下，栅极线13G有可能产生噪声。例如，图63B示出在形成有图63A所示的TFT-A的像素区域中，在源极线SLa(15S)及SLb(15S)与netA的配线13N之间产生寄生电容的情况。
如图63B所示，在时钟信号(CKB)成为L电平而时钟信号(CKA)成为H电平的时刻t1至t2，源极线Sla和SLb进行向相对较高的电位变化的显示的情况下，netA的配线13N与源极线Sla及SLb之间的寄生电容导致TFT-F无法维持截止状态，从而GL(n)的栅极线13G会产生噪声。也就是说，由于在时刻t1至t2的期间，用于使netA保持L电平的TFT-C为截止状态，因此，GL(n)的栅极线13G在该期间容易受到源极线Sla和SLb的影响。另一方面，在时钟信号(CKB)成为H电平的时刻t4至t5的期间，TFT-C或TFT-D成为导通状态。因此，netA的配线13N和GL(n)的栅极线13G的电位维持在L电平，不受源极线SLa和SLb的电位的变动的影响。
当在栅极线13G的电位为L电平的期间产生噪声时，有可能TFT-PIX的截止余量下降而产生误动作。特别是，在以下所示的图案时容易产生噪声。图64A～图64C是示出容易产生噪声的图案的像素区域的极性的图。图64A～图64C的矩形所示的区域P表示像素区域。区域P中的“+”、“-”符号表示像素区域的极性。图64A示出在常黑模式下以线反转驱动进行白显示的情况下的极性。图64B示出在常黑模式下以点反转驱动进行白和黑的线显示的情况下的极性。另外，图64C示出在常黑模式下以源极反转驱动进行白和黑的交错显示的情况下的极性。
在本变形例中，如图62所示，通过在netA与netB之间设置电容器Cab，降低图63B所示的netA的波形所产生的噪声而使TFT-F维持截止状态。图65示出在图64A或者图64C所示的极性图案的情况下设置电容器Cab时的波形例。在未设置有电容器Cab的情况下，如图63B所示，在时刻t1至t2的期间，netA与源极线SLa、SLb之间的寄生电容导致netA的电位无法维持L电平。但是，通过设置电容器Cab，在时刻t1，在netA的电位上冲的同时通过netB的电位变动将netA的电位拉向L电平侧。其结果是，如图65所示，在时刻t1至t2，netA的电位维持在L电平，能够使TFT-F维持截止状态，能够抑制GL(n)的栅极线13G的噪声的发生。
电容器Cab也可以如下连接。图66是举例说明形成有电容器Cab和TFT-C的像素区域的示意图。如图66所示，在像素区域P51中，TFT-PIX与像素电极17在接触部CH1中连接。另外，由栅极配线层13形成了构成电容器Cab的一个电极13c1、栅极线13G和配线13Na。由源极配线层15形成了电容器Cab的另一个电极15c1、源极线15S和配线15L1。电极15c1在接触部CH2中与netA的配线13Na连接。另外，电容器Cab的电极13c1横跨像素区域P51至像素区域P52而形成，与netB的配线13Nb连接。
(8)在上述的第1～第15实施方式中，说明了构成栅极驱动器11的开关元件的半导体层14含有氧化物半导体的例子，但半导体层14也可以由多晶硅、非晶硅等构成。
(9)在上述的第1～第15实施方式中，说明了在有源矩阵基板20a的基板20上形成有栅极线13G、源极线15S、栅极驱动器11、输入针对栅极驱动器11的控制信号等的端子部12g、输入针对源极线15S的数据信号等的端子部12s的例子，但除此以外，还可以形成有源极驱动器3和显示控制电路4。
(10)在上述的第1～第15实施方式中，说明了显示面板2为液晶面板的例子，但也可以是使用了有机EL(Electro-Luminescence：电致发光)等的面板。以下，说明有机EL面板的情况。
图67是示出本变形例所涉及的显示面板2’的像素的等效电路的图。如图67所示，在像素PIX’(n)中设置有包括薄膜晶体管的开关元件T1～T5、电容器C1、C2以及有机发光元件(OLED)90。另外，在像素PIX’(n)中设置有：与栅极线13G大致平行地形成的发光控制线91；以及与数据线15S大致平行地形成的电源供应线92(EL(n-1))。
T3和T4的栅极端子与前级(GL(n-1))的栅极线13G连接。T3的源极端子与电源供应线92连接，漏极端子与电容器C1、C2的一个电极(以下，称为第1电极)和T1的漏极端子分别连接。
当通过GL(n-1)的栅极线13G的驱动，T3成为导通状态时，输入到电源供应线92后的电压信号EVDD输入到电容器C1、C2。
T4的漏极端子与电容器C1的另一个电极(以下，称为第2电极)和TFT-T2的栅极端子连接，源极端子与T2的漏极端子连接。当通过GL(n-1)的栅极线13G的驱动，T4成为导通状态时，其与T2成为二极管连接。
T1与GL(n)的栅极线13G和数据线15S连接。当GL(n)的栅极线13G被选择时，T1成为导通状态，输入到数据线15S后的数据信号Vdata输入到电容器C1的第1电极。
T2的源极端子与电容器C2的第2电极和电源供应线92连接，漏极端子通过T5与OLED90连接。
T5(发光控制用开关元件)连接在T2的漏极端子与OLED90的阳极之间。T5的栅极端子与前级(EL(n-1))的发光控制线91连接。T5根据EL(n-1)的发光控制线91的电位，使OLED90与T2分离。OLED90发出与从T2通过T5的电流相应的光。
在本变形例中，发光控制线91的电位由设置在显示区域内的EL驱动器(发光控制线驱动部)控制。图68A示出控制EL(n-1)的发光控制线91的电位的EL驱动器的等效电路。如图68A所示，EL驱动器93具备包括薄膜晶体管的开关元件L和M。
开关元件L具有串联连接的开关元件L1和L2。开关元件L1和L2的栅极端子与开关元件L1的漏极端子连接。电源电压信号VDD输入到L1的漏极端子。由此，电源电压信号VDD通过开关元件L始终输入到EL(n-1)的发光控制线91。此外，作为开关元件L，为了使其驱动能力比开关元件M小，例如使用双栅极结构的开关元件或沟道长度比开关元件M大的开关元件。
开关元件M的栅极端子与GL(n-1)的栅极线13G连接，漏极端子与EL(n-1)的发光控制线91连接。电源电压信号VSS输入到开关元件M的源极端子。开关元件M在GL(n-1)的栅极线13G被驱动时成为导通状态，输入电源电压信号VSS。
如上所述，电源电压信号VDD通过开关元件L始终输入到EL(n-1)的发光控制线91，但开关元件L是以使得开关元件M的驱动能力较高的方式构成的。因此，如图68B所示，在GL(n-1)的栅极线13G的电位为H电平的时刻t0至t1之间，EL(n-1)的发光控制线91被充电为电源电压信号VSS。另一方面，在GL(n-1)的栅极线13G的电位成为L电平而GL(n)的栅极线13G的电位成为H电平的时刻t1以后，EL(n-1)的发光控制线91被充电为电源电压信号VDD。
接着，说明构成本变形例中的栅极驱动器11和EL驱动器93的元件在显示区域内的配置例。图69A～图69E是示意性示出设置有栅极驱动器11和EL驱动器93的元件的像素区域的俯视图。图69A～图69E的像素区域是连续的。
如图69A～图69E所示，在本变形例中，在各像素中，以大致平行的方式排列有与该像素对应的栅极线13G以及用于得到与前级的像素对应的栅极线13G的输出的栅极线13G(以下，称为前级栅极线)。
例如，在图69A所示的像素PIX’(n)中，形成有GL(n-1)的前级栅极线13G和GL(n)的栅极线13G。根据GL(n-1)的前级栅极线13G的输出驱动GL(n)的栅极线13G，向像素PIX’(n)写入数据。另外，在设置于像素PIX’(n)的前级的像素PIX’(n-1)中，形成有GL(n-1)的栅极线13G和GL(n-2)的前级栅极线13G。根据GL(n-2)的前级栅极线13G的输出驱动GL(n-1)的栅极线13G，向像素PIX’(n-1)写入数据。前级栅极线13G通过在图69E中形成的配线95与对应的栅极线13G连接。例如当GL(n)的栅极线13G被栅极驱动器11驱动时，其输出通过GL(n+1)行的像素中的GL(n)的前级栅极线13G输入到GL(n+1)的像素。
在图69A、图69B中，省略了标记“TFT”，但A～J、L、M表示TFT-A～TFT-J、TFT-L、TFT-M。与上述的第1实施方式同样，构成驱动栅极线13G的栅极驱动器11的各元件(TFT-A～TFT-J、Cbst)分散配置于像素区域。另外，在形成有输入控制信号(CKA、CKB、VSS、CLR)的栅极驱动器11的元件的列的像素区域中，形成有供应控制信号的配线15L1。
对每条发光控制线EL(91)配置有EL驱动器93的开关元件L和M。开关元件M横跨列301x～302x的像素区域而形成。开关元件L横跨列303x～304x的像素区域而形成。另外，在形成有开关元件M和L的列302x、304x上，形成有分别供应电源电压信号VSS、VDD的配线15L1。如此，构成EL驱动器93的元件形成于未形成栅极驱动器11的各元件的像素区域。
接着，图70是示出图67所示的像素PIX’的驱动定时的时序图。在图70中，在T1期间，EL(n-1)的发光控制线91的电位为L电平，GL(n-1)的栅极线13G的电位为H电平。在该状态下，T5为截止状态，OLED90与T2分离。另外，T3为导通状态，因此，图67中的V1被充电为从电源供应线92输入的电压信号EVDD。另外，T4为导通状态，因此，图67中的V2、V3短路，被充电为电压信号EVDD+T2的阈值电压Vth。
在t1期间经过后，在t2期间中，EL(n-1)的发光控制线91的电位成为H电平，GL(n-1)的栅极线13G的电位成为L电平，GL(n)的栅极线13G的电位成为H电平。在GL(n)的栅极线13G成为H电平的定时，数据信号Vdata输入到源极线15S。在该状态下，T5为导通状态，因此，OLED90与T2连接。另外，T3为截止状态，T1为导通状态，因此，图67中的V1被充电为数据信号Vdata。
另外，T4成为截止状态，因此，图67中的V2通过电容器C1受到V1的电位变动的影响。由此，V2的电位变化为电压信号EVDD+阈值电压Vth+A×(数据信号Vdata-电压信号EVDD)。在此，A＝C1/(C1+Cp)(C1：电容器C1的电容、Cp：开关元件的寄生电容等)。此时，图67中的V3的电位成为变低了T2的阈值电压Vth的值。也就是说，V3＝电压信号EVDD+A×(数据信号Vdata-电压信号EVDD)。因此，不依赖于阈值电压Vth的电流会流过V3，能够消除阈值电压Vth的偏差。
(11)另外，上述的第5实施方式是由1组的栅极驱动器组(11_a、11_b)同时驱动2条栅极线13G的例子，但也可以使用2组以上的栅极驱动器组来驱动。例如，也可以如图71所示，在上述的1组的栅极驱动器组(11_a、11_b)的基础上，还设置有与栅极驱动器组(11_a、11_b)同样的栅极驱动器组11_c(栅极驱动器11(c1)～11(c7))和栅极驱动器组11_d(栅极驱动器11(d1)～11(d7))。栅极驱动器组11_c和栅极驱动器组11_d设置在与栅极驱动器组11_a、11_b不同的列。在该情况下，在与栅极驱动器组11_a相同的定时向栅极驱动器组11_c输入起始脉冲信号Sa，在与栅极驱动器组11_b相同的定时向栅极驱动器组11_d输入起始脉冲信号Sb。由此，栅极驱动器组11_a的栅极驱动器11(an)和栅极驱动器组11_c的栅极驱动器11(cn)同步地驱动第n行栅极线13G(n：整数，1≤n≤7)。并且，在由栅极驱动器组11_a和栅极驱动器组11_c进行驱动后，栅极驱动器组11_b的栅极驱动器11(bn)和栅极驱动器组11_d的栅极驱动器11(dn)同步地驱动第n行栅极线13G。
(12)在上述的第1实施方式、第3实施方式、第6～第8实施方式和上述的变形例(1)～(9)中，也可以如下配置栅极驱动器11。
(12-1构成例1)
在本变形例中，通过配线15L1连接对第偶数行的栅极线13G设置的栅极驱动器11(以下，称为栅极驱动器11x)，通过配线15L1连接对第奇数行的栅极线13G设置的栅极驱动器11(以下，称为栅极驱动器11y)。并且，通过单独地驱动栅极驱动器11x和栅极驱动器11y依次驱动所有的栅极线13G。
图72是示出本变形例所涉及的有源矩阵基板20a的概略构成的示意图。在该图中，方便起见，省略了源极线15S和第1端子部12s的图示。如图72所示例的，在有源矩阵基板20a上，形成有GL(1)～GL(M)的M条栅极线13G。在有源矩阵基板20a上，对M条栅极线13G中的第偶数行(GL(2)、GL(4)…GL(M))的栅极线13G设置的栅极驱动器11x横跨相同的多列而配置，通过配线15L1相互连接。另外，对第奇数行(GL(1)～GL(M-1))的栅极线13G设置的栅极驱动器11y横跨相同的多列而配置，通过配线15L1相互连接。栅极驱动器11x和栅极驱动器11y配置于相互不同的多列的像素区域。
栅极驱动器11x和栅极驱动器11y具有与第1实施方式中的栅极驱动器11同样的电路构成(参照图4)。图73A示出配置于显示区域的栅极驱动器11x的等效电路，图73B示出配置于显示区域的栅极驱动器11y的等效电路。在图73A和图73B中，方便起见，省略了标记“TFT”，但图中记载的“A～J”与图4所示的“TFT-A”～“TFT-J”对应。
如图73A所示例的，在GL(n)与GL(n-1)之间设置有驱动GL(n)的栅极线13G的栅极驱动器11x(以下，称为栅极驱动器11x(n))。另外，在GL(n+2)与GL(n)之间设置有驱动GL(n+2)的栅极线13G的栅极驱动器11x(以下，称为栅极驱动器11x(n+2))。构成栅极驱动器11x的TFT-A～TFT-J、电容器Cbst、内部节点(netA(n)、netA(n+2)、netB(n)、netB(n+2))横跨所配置的行的多列400A的像素区域而配置。另外，在图73A中，在配置有输入控制信号(VSS、CLR、CKA、CKB)的元件的列及其附近的列的像素区域中，配置有与源极线15S大致平行的配线15L1。相邻的栅极驱动器11x(n)与栅极驱动器11x(n+2)通过配线15L1连接。
另外，如图73B所示例的，在GL(n-2)与GL(n-1)之间设置有驱动GL(n-1)的栅极线13G的栅极驱动器11y(以下，称为栅极驱动器11y(n-1))。另外，在GL(n+1)与GL(n)之间设置有驱动GL(n+1)的栅极线13G的栅极驱动器11y(以下，称为栅极驱动器11y(n+1))。构成栅极驱动器11y的TFT-A～TFT-J、电容器Cbst、内部节点(netA(n-1)、netA(n+1)、netB(n-1)、netB(n+1))横跨所配置的行的多列400B的像素区域而配置。另外，在图73B中，在配置有输入控制信号(VSS、CLR、CKA、CKB)的元件的列及其附近的列上，配置与有源极线15S大致平行的配线15L1。相邻的栅极驱动器11y(n-1)与栅极驱动器11y(n+1)通过配线15L1连接。
接着，说明配置有栅极驱动器11x、11y的行的像素区域的大小。图74是将配置有栅极驱动器11y的多列400B的像素区域的一部分简化的示意图。在该图中，像素PIX中的字符RGB表示与像素PIX对应的彩色滤光片的颜色。另外，与第1实施方式同样，用单点划线示出的区域BM表示由黑矩阵遮光的遮光区域。在该图中，虽然省略了图示，但在GL(n+1)与GL(n)之间在GL(n+1)的栅极线13G附近以及在GL(n-1)与GL(n-2)之间在GL(n-1)的栅极线13G附近，配置有构成栅极驱动器11y的元件的一部分。
如图74所示，配置有栅极驱动器11y的栅极线13G与栅极线13G之间的长度l2大于未配置有栅极驱动器11y的栅极线13G与栅极线13G之间的长度l1。然而，与有无配置栅极驱动器11y无关地，以各像素PIX中的源极线15S的延伸方向的开口部的长度成为大致相等的长度l3的方式进行遮光。因此，各像素的开口率被大致均匀化。
也就是说，在配置有栅极驱动器11x、11y的多列400A、400B上，配置有栅极驱动器11x、11y的栅极线13G之间的距离构成得比未配置有栅极驱动器11x、11y的栅极线13G之间的距离长。另外，为使所有的像素区域的开口率大致相等，与未配置有栅极驱动器11x、11y的行的像素区域相比，配置有栅极驱动器11x、11y的行的像素区域的遮光区域较大。
如此，在配置栅极驱动器的区域中，不是在所有的栅极线间配置栅极驱动器，由此，与在所有的栅极线间配置有栅极驱动器的情况下相比，能够提高开口率。
此外，在配置栅极驱动器11x的区域与配置栅极驱动器11y的区域之间空开而设置栅极驱动器11x、11y的情况下，也可以以该之间的区域(以下，称为栅极驱动器非配置区域)中的栅极线13G的间隔成为大致相等的长度的方式构成。具体地说，例如，栅极驱动器非配置区域中的栅极线13G的间隔可以如图74所示，是未配置有栅极驱动器11x、11y的行的栅极线13G的间隔l1与配置有栅极驱动器11x、栅极驱动器11y的行的栅极线13G的间隔l2的中间的长度。另外，只要以使得栅极驱动器非配置区域中的像素区域的开口部的纵方向(图74的y轴方向)的宽度成为栅极驱动器11x、11y的配置区域中的开口部的该宽度(图74的宽度l3)的方式，对栅极驱动器非配置区域进行遮光即可。具体地说，例如，覆盖栅极驱动器非配置区域的栅极线13G的遮光区域BM的纵方向(图74的y轴方向)的宽度可以是覆盖图74所示的GL(n+1)的栅极线13G的遮光区域BM的该宽度与覆盖图74所示的GL(n)的栅极线13G的遮光区域BM的该宽度的中间的长度。
(12-2构成例2)
接着，说明将栅极驱动器11x、11y仅配置于与RGB中的一种颜色对应的像素的情况下的配置例。图75A是将构成栅极驱动器11y的TFT-A～TFT-J、Cbst配置于B的像素的情况下的显示区域简化的示意图。此外，在以下的说明中，说明栅极驱动器11y的配置例，对于栅极驱动器11x，只要与图75A同样地配置即可。
如图75A所示，B的像素在x轴方向上的宽度lx1大于R、G的像素在x轴方向上的宽度lx2。另外，R、G的像素在y轴方向上的宽度与有无配置栅极驱动器11y无关，而具有大致相等的长度ly2。另一方面，B的像素在y轴方向上的宽度根据有无配置栅极驱动器11y而不同。也就是说，配置有栅极驱动器11y的行的B的像素具有比R、G的像素在y轴方向上的宽度ly2大的宽度ly1。另外，未配置有栅极驱动器11y的行的B的像素具有比R、G的像素在y轴方向上的宽度ly2小的宽度ly3。即，如图75A所示，构成配置有栅极驱动器11y的行的一方栅极线13G在该行的B的像素的部分中配置于比R、G的像素的部分向外侧偏移的位置。构成配置有栅极驱动器11y的行的另一方栅极线13G在该行的RGB的各像素中配置于大致相同的位置。
另外，如图75A所示，配置有栅极驱动器11y的行中的B的像素的配置有栅极驱动器11y的元件的部分被遮光，从而使得B的像素的开口率大致相等。在此，图75B示出将图75A所示的虚线框401的部分放大的示意图。
如图75B所示，栅极线13G在B和R的像素中与源极线15S大致正交(13G(B)、13G(R))，在与源极线15S交叉的部分相对于源极线15S斜向(非正交)地形成。另外，B的像素的遮光区域以通过配置于R的像素的栅极线13G(R)的中心轴附近的单点划线O为基准，在y轴方向为±Δd2的范围，其y轴方向的宽度为d2(＝2·Δd2)。R的像素的遮光区域以单点划线O为基准，在y轴方向为±Δd1的范围，其y轴方向的宽度为d1(＝2·Δd1)。
(12-3构成例3)
显示面板越是高清晰，则越难将构成栅极驱动器的元件配置于像素。因此，也可以如下构成：使得构成配置有栅极驱动器的元件的像素的源极线15S和源极线15S的宽度在配置有元件的部分中比其它部分大。
图76A示出构成配置有图75A所示的栅极驱动器11y的元件的B的像素的源极线15S与源极线15S之间的间隔构成为在配置有源极驱动器11y的元件的部分即遮光区域的部分中比B的像素的开口部大的例子。图76B是将图76A所示的虚线框402的部分放大的示意图。如图76B所示，构成B的像素的一方源极线15S在B的像素的遮光区域BM的y轴方向的宽度d2的部分中形成于向相邻的R的像素侧移动Δd的外侧。通过如图76A和76B所示地构成，可配置栅极驱动器11y的元件的区域比图75A大，容易将栅极驱动器11y的元件配置于B的像素。
(12-4构成例4)
在上述图73A和图73B中，说明了在栅极线13G与栅极线13G之间的1行配置构成栅极驱动器11x、11y的元件和内部节点的配线的例子，但也可以横跨多行的像素区域而配置构成栅极驱动器11x、11y的元件和内部节点的配线。图77举例说明该情况下的具体例。
图77示出构成驱动GL(n)的栅极线13G的栅极驱动器11x(n)的元件及其内部节点的配线的配置例。在图77中，省略了标记“TFT-”，但图77所示的“A～J”与TFT-A～TFT-J对应。如图77所示，构成栅极驱动器11x(n)的TFT-A～TFT-J和电容器Cbst配置在GL(n)与GL(n-1)的栅极线13G之间。另外，作为栅极驱动器11x(n)的内部节点的netA(n)、netB(n)配置在GL(n+1)与GL(n)的栅极线13G之间。并且，在GL(n-1)与GL(n-2)的栅极线13G之间配置有内部节点配线N1～N3。
内部节点配线N1连接TFT-H、TFT-I、TFT-J的各源极端子，并与被供应电源电压VSS的配线15L1连接。内部节点配线N2与TFT-G的漏极端子和被供应时钟信号CKB的配线15L1连接。内部节点配线N3连接TFT-A、TFT-C、TFT-D、TFT-E的各源极端子，并与被供应电源电压VSS的配线15L1连接。
通过这样构成，例如，在配置有图77所示的TFT-H的像素区域403中，可以仅设置用于与供应时钟信号CKA的配线15L1连接的配线、用于将TFT-H的漏极端子与netB(n)连接的配线以及用于将TFT-H的源极端子与内部节点配线N1连接的配线。在图73A的情况下，netB(n)配置于TFT-H的像素区域，而在图77的情况下，netB(n)配置于上段的像素区域，因此，能够减少配置于TFT-H的配线数量，能够提高开口率。
(12-5构成例5)
在上述的例子中，说明了在有源矩阵基板20a的显示区域中，在包括相互不同的2个多列400A、400B的各区域，设置驱动第偶数行的栅极线13G的栅极驱动器11x和驱动第奇数行的栅极线13G的栅极驱动器11y的例子，但也可以例如在显示区域中，在栅极线13G的延伸方向的3个区域，分别设置驱动第3n-2行栅极线13G的栅极驱动器、驱动第3n-1行栅极线13G的栅极驱动器以及驱动第3n行栅极线13G的栅极驱动器。总之，只要在显示区域中，在栅极线13G的延伸方向的K(K：整数、K≥2)个区域中，对每K行、每组在区域之间相互不同的栅极线13G设置有一个栅极驱动器11即可。
(13)在上述的第14实施方式中，有时会因像素电极17与共用电极18之间发生短路而导致像素产生亮点缺陷。在产生了亮点缺陷的像素是设置有虚拟配线15L4、13N’(参照图25A)的像素的情况下，也可以对虚拟配线15L4、13N’照射激光等而使其短路，将像素电极17和共用电极18电连接。由于产生了亮点缺陷的像素的像素电极17不被施加电压，从而共用电极18和像素电极17成为相同电位，该像素区域成为黑色显示(黑点缺陷)。通过使产生了亮点缺陷的像素成为黑点缺陷，与亮点缺陷的情况相比，能够降低显示质量的下降。
此外，在本变形例中，说明了在配置有虚拟配线的像素中产生了亮点缺陷的情况下，使虚拟配线短路来将像素电极17和共用电极18电连接的例子，但在像素中设置有辅助电容电极的情况下，也可以使虚拟配线短路来将像素电极17和辅助电容电极连接。
(14)在上述的第1实施方式～第15实施方式和上述变形例中，说明了向栅极驱动器11供应时钟信号等控制信号的配线15L1配置于像素区域的中心附近的例子(参照图8B～8D等)，但在如高清晰的显示面板这样像素间距较小的情况下，需要避开TFT-PIX设置配线15L1。例如，如图78A所示，在偏靠像素PIX(a)的一方源极线15S(b)处配置配线15L1的情况下，配线15L1与源极线15S(b)之间的电容会导致输入到源极线15S(b)的数据信号遭受噪声，从而产生亮度不均。因此，在本变形例中，在像素PIX(a)中，以在与源极线15S(a)、15S(b)之间的距离大致相同的位置配置配线15L1的一部分的方式构成。
图78B是示出本变形例的配线15L1的配置例的示意图。在图78B的例子中，在像素PIX(a)中，对像素PIX(a)供应数据信号的源极线15S(a)与对像素PIX(b)供应数据信号的源极线15S(b)之间的距离为X。为使配线15L1的一部分配置在与源极线15S(a)和源极线15S(b)之间的距离分别为大致X/2的位置，配线15L1具有在像素PIX(a)中弯折为大致直角的弯折部151。通过这样构成，能降低配线15L1与源极线15S(a)、15S(b)之间的电容。以下，与图78A比较来说明其效果。
将配线15L1和源极线15S(a)的距离设为d1，将配线15L1和源极线15S(b)的距离设为d2，将配线15L1和源极线15S(a)、15S(b)视为近似于平行平板电容器。在该情况下，每单位长度的配线15L1与源极线15S(a)、15S(b)之间的电容CCON-SL由下式表示。
[数学式1]
(k:比例常数)
因此，图78A的情况下的CCON-SL由CCON-SL_A＝(36k/5)/X表示。另一方面，图78B的情况下的CCON-SL由CCON-SL_B＝4k/X表示。也就是说，CCON-SL_B＜CCON-SL_A，与图78A所示的配线15L1的配置相同，图78B所示的配线15L1的配置更能够降低电容CCON-SL。其结果是，能降低针对相邻的像素PIX(b)的数据信号的噪声，能够降低亮度不均。
此外，在图78B的例子中，说明了配线15L1的弯折部151弯折为大致直角的例子，但也可以如图78C所示，斜向(非直角)地弯折。通过这样构成，与图78B的情况相比，像素PIX(a)中的配线15L1的整体的长度变短，能够使配线15L1输入控制信号时的负荷变小。
图78B和78C是相邻的上下的像素中的TFT-PIX连接到同一源极线15S(a)或者15S(b)的例子，但也可以如图79A和图79B所示，将相邻的上下的像素中的TFT-PIX连接到相互相反侧的源极线15S(a)、15S(b)。在该情况下，配线15L1的弯折部151只要向与图78B和图78C相反的一侧弯折即可。
(15)在上述的第1实施方式～第8实施方式和变形例(1)～(9)、(11)～(14)中，也可以设置有与像素电极连接的辅助电容电极。作为这样的构成，例如，有时会如图80所示设为如下构成：在显示区域200中设置与像素电极连接的辅助电容电极Cs，在显示区域200外将布设于辅助电容电极Cs的外周部的辅助电容配线CsL和辅助电容电极Cs连接，通过辅助电容配线CsL向辅助电容电极Cs施加指定的电位。在该情况下，配置有配线15L1的像素中的辅助电容电极Cs有时会遭受配线15L1所致的噪声。由于未配置有配线15L1的像素不会遭受配线15L1所致的噪声，因此，像素电极17的电位会根据是否是配置有配线15L1的像素而不同，从而有时会产生亮度不均。在本变形例中，以如下方式构成：使辅助电容电极Cs和辅助电容配线CsL的接触部不仅是在外周部，还扩展到显示区域内，从而辅助电容电极Cs能够保持指定的电位。以下，具体说明。
(15-1构成例1)
图81A是举例说明设置有虚拟配线(调整用配线)的像素的概略构成的示意图。在该图的例子中，在像素PIX中设置有：与栅极线13G大致平行地配置的虚拟配线13N’；与源极线15S大致平行地配置的虚拟配线15L4；以及以与虚拟配线15L4重叠的方式配置的低阻抗配线40。此外，在该图中，省略了辅助电容电极Cs的图示。低阻抗配线40与源极线15S大致平行地设置，低阻抗配线40的端部与设置于图80所示的辅助电容电极Cs的外周部的辅助电容配线CsL电连接。另外，低阻抗配线40与设置于相对基板20b的共用电极为相同电位，该电位不限于固定电位。
图81B是示出将图81A所示的像素PIX沿A-A线截断得到的截面的截面图。如图81B所示，虚拟配线15L4与源极线15S形成于同一源极配线层15。在源极配线层15上形成有保护膜23。在保护膜23上，在与虚拟配线15L4重叠的位置形成有低阻抗配线40，以与低阻抗配线40接触的方式形成有辅助电容电极Cs。在辅助电容电极Cs上，隔着层间绝缘膜24形成有像素电极17。
由于低阻抗配线40以重叠在虚拟配线15L4上的方式配置，因此，能够抑制因配置低阻抗配线40而导致的像素PIX的开口率的下降。另外，在该例中，低阻抗配线40未配置于配置有栅极驱动器11的开关元件的像素，因此，能够减小对栅极驱动器11的动作的影响。
另外，通过配置低阻抗配线40，辅助电容配线CsL与辅助电容电极Cs的接触部不仅设置于辅助电容电极Cs的外周部，也设置于配置有虚拟配线15L4的像素。因此，即使是在低阻抗配线40的周边的辅助电容电极Cs受到配线15L1所致的噪声的影响而偏离指定的电位的情况下，也能通过低阻抗配线40从辅助电容配线CsL对其供应电荷，从而能够使其恢复到指定的电位。
(15-2构成例2)
在上述图81A和图81B的例子中，将低阻抗配线40设置于虚拟配线15L4上，但也可以在源极配线层15中形成兼作虚拟配线的低阻抗配线40。图82A是举例说明该情况下的像素的概略构成的示意图。在该图的例子中，在像素PIX中设置有虚拟配线13N’和兼作虚拟配线15L4的低阻抗配线40。低阻抗配线40与源极线15S大致平行地设置，低阻抗配线40的端部在图80所示的辅助电容电极Cs的外周部与辅助电容配线CsL电连接。
图82B是示出将图82A所示的像素PIX沿B-B线截断得到的截面的截面图。如图82B所示，在源极配线层15中，在源极线15S与源极线15S之间形成有低阻抗配线40。在源极配线层15上形成有保护膜23，保护膜23中形成有贯通至低阻抗配线40的表面的接触孔CH，在保护膜23上形成有辅助电容电极Cs。低阻抗配线40通过接触孔CH与辅助电容电极Cs连接。
由于低阻抗配线40与辅助电容电极Cs和辅助电容配线CsL连接，因此，辅助电容电极Cs容易维持指定的电位。另外，由于低阻抗配线40设置于像素的开口部，因此，能够作为用于调整像素的开口率的虚拟配线15L4发挥功能。另外，在该例中，将低阻抗配线40形成于源极配线层15，因此，不需要用于形成低阻抗配线40的掩模图案。因此，与将低阻抗配线40形成于别的层的情况相比，能够降低制造成本。
(15-3构成例3)
在上述的构成例1和2中，说明了在设置有虚拟配线15L4的像素中设置低阻抗配线40的例子，下面说明与是否是配置有虚拟配线15L4的像素无关地设置低阻抗配线40的例子。
图83A是举例说明该情况下的像素的概略构成的示意图。在该图的例子中，低阻抗配线40在遮光区域BM中与栅极线13G大致平行地设置，低阻抗配线40的端部在图80所示的辅助电容电极Cs的外周部与辅助电容配线Cs电连接。此外，在该图中，省略了辅助电容电极Cs和包括虚拟配线15L4或者配线15L1在内的构成栅极驱动器11的元件的图示。
图83B是示出将图83A所示的像素PIX沿C-C线截断得到的截面的截面图。如图83B所示，在保护膜23上形成有低阻抗配线40和辅助电容电极Cs，辅助电容电极Cs与低阻抗配线40上面接触。如此，通过将低阻抗配线40设置于遮光区域BM，也能够将其设置于配置有构成栅极驱动器11的元件的像素而不会使像素的开口率下降。因此，即使最容易受到配线15L1的噪声影响的配线15L1附近的辅助电容电极Cs的电位偏离指定的电位，也能够使该辅助电容电极Cs的电位恢复到指定的电位。
(15-4构成例4)
在上述图83B的例子中，说明了以低阻抗配线40与辅助电容电极Cs接触的方式在低阻抗配线40上形成辅助电容电极Cs的例子，不过，只要助电容电极Cs与低阻抗配线40接触即可，也可以如下构成。
图83C是示出将图83A所示的像素PIX沿C-C线截断得到的截面的截面图。如图83C所示，低阻抗配线40形成于与栅极线13G同层的栅极层13。在栅极层13上层叠有栅极绝缘膜21和保护膜22、23，在栅极绝缘膜21和保护膜22、23中，形成有贯通至低阻抗配线40的表面的接触孔CH。在保护膜23上形成有辅助电容电极Cs，低阻抗配线40与辅助电容电极Cs通过接触孔CH连接。通过这样构成，与图83B同样，不会使像素的开口率下降，容易使配置有构成栅极驱动器11的元件的像素中的辅助电容电极Cs的电位维持指定的电位。
(16)在上述的第1实施方式至第15实施方式中，说明了构成栅极驱动器11的元件形成于显示区域的例子，但只要构成对与数据线交叉的信号线组中的具有至少同一种功能的信号线的电位进行控制的驱动电路的元件设置在显示区域内即可。只要构成栅极驱动器11、11_A、11_B、11_1、11_2的元件的至少一部分或者构成CS驱动器80的元件的至少一部分或者构成EL驱动器93的元件的至少一部分设置在显示区域内即可。
工业上的可利用性
本发明作为具备有源矩阵基板的显示装置在工业上是可用的。

Claims (15)

1.一种有源矩阵基板，其特征在于，具备：
多条数据线；
多条配线，其与上述多条数据线交叉，至少包含栅极线；以及
驱动电路，其与上述多条配线中的至少一部分连接，根据从包含由上述数据线和上述栅极线规定的像素区域的显示区域的外侧供应的控制信号，控制该配线的电位，
上述驱动电路包含多个开关元件，
上述多个开关元件中的至少一部分形成于上述像素区域中的一个像素区域，
包含在一个驱动电路中的多个开关元件配置于上述像素区域内的多个像素区域。
2.根据权利要求1所述的有源矩阵基板，其中，
还具备配置在上述显示区域内的多条控制信号配线，
包含时钟信号、复位信号以及电源电压信号在内的多个控制信号被供应给上述多条控制信号配线，
上述驱动电路与上述栅极线中的至少一条栅极线连接，并且为了根据经由上述多条控制信号配线供应的上述控制信号施加选择电压和非选择电压中的一方来控制上述至少一条栅极线的电位，而与上述多条控制信号配线连接，
上述栅极线与上述数据线交叉，
上述控制信号配线与上述数据线平行。
3.根据权利要求1或2所述的有源矩阵基板，其中，
还具备像素电极，上述像素电极配置于上述像素区域中的一个像素区域，与上述栅极线中的一条栅极线和上述数据线中的一条数据线连接，
在配置于上述像素区域的驱动电路的开关元件中的一个开关元件与上述像素电极之间设置有包括导电膜的屏蔽层。
4.根据权利要求1或2所述的有源矩阵基板，其中，
还具备像素电极，上述像素电极配置于上述像素区域中的一个像素区域，与上述栅极线中的一条栅极线和上述数据线中的一条数据线连接，
作为上述驱动电路的开关元件中的一个开关元件且形成于上述像素区域的开关元件配置在与上述像素电极不重叠的位置。
5.根据权利要求1至4中的任一项所述的有源矩阵基板，其中，
在未形成有上述驱动电路的开关元件的像素区域中，为使开口率与形成有上述驱动电路的开关元件的上述像素区域的开口率相同，还设置有调整用配线。
6.根据权利要求2至5中的任一项所述的有源矩阵基板，其中，
上述控制信号配线的至少一部分以平行于上述数据线的方式配置，并配置为与上述像素区域内的2条数据线之间的距离相同。
7.根据权利要求1至6中的任一项所述的有源矩阵基板，其中，
配置有上述驱动电路的开关元件的像素区域的在上述栅极线的延伸方向上的宽度形成得比其它像素区域的上述宽度大。
8.根据权利要求1至7中的任一项所述的有源矩阵基板，其中，
上述像素区域各自具有：像素电极，其与上述栅极线中的一条栅极线和上述数据线中的一条数据线连接；以及辅助电容电极，其与上述像素电极连接，
上述有源矩阵基板还具备：
辅助电容配线，其在上述显示区域的外侧与上述辅助电容电极连接，向上述辅助电容电极供应指定的电位；以及
低阻抗配线，其在上述像素区域中与上述辅助电容电极连接，并且与上述辅助电容配线连接。
9.根据权利要求1至8中的任一项所述的有源矩阵基板，其中，
对上述栅极线各设置有多个上述驱动电路。
10.根据权利要求1至9中的任一项所述的有源矩阵基板，其中，
在上述显示区域的上述栅极线的延伸方向的K个区域中，对上述区域之间相互不同的每K行的上述栅极线设置有一个上述驱动电路，其中，K为自然数，K≥2。
11.根据权利要求2至10中的任一项所述的有源矩阵基板，其中，
上述像素区域与多种颜色对应，
上述多条控制信号配线形成于与上述多种颜色中的一种颜色对应的上述像素区域。
12.根据权利要求1至11中的任一项所述的有源矩阵基板，其中，
配置有上述驱动电路的开关元件的上述像素区域的在上述栅极线和上述数据线中的至少一方的延伸方向上的宽度形成得比其它像素区域的上述宽度大。
13.一种显示面板，其特征在于，具备：
权利要求1至12中的任一项所述的有源矩阵基板；
相对基板，其具备彩色滤光片和相对电极；以及
液晶层，其夹持在上述有源矩阵基板与上述相对基板之间。
14.一种显示面板，其特征在于，具备：
权利要求1至12中的任一项所述的有源矩阵基板；
相对基板，其具备彩色滤光片；以及
液晶层，其夹持在上述有源矩阵基板与上述相对基板之间。
15.根据权利要求13或14所述的显示面板，其中，
在上述有源矩阵基板中，上述驱动电路的至少一部分元件配置于上述像素区域中的根据上述液晶层的取向状态而产生的暗线区域。
CN201710824234.1A 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置 Active CN107492357B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-238805 2012-10-30
JP2012238805 2012-10-30
JP2013-116924 2013-06-03
JP2013116924 2013-06-03
CN201380056369.8A CN104756177B (zh) 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380056369.8A Division CN104756177B (zh) 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置

Publications (2)

Publication Number Publication Date
CN107492357A true CN107492357A (zh) 2017-12-19
CN107492357B CN107492357B (zh) 2020-11-03

Family

ID=50627429

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710824234.1A Active CN107492357B (zh) 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN201380056369.8A Active CN104756177B (zh) 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380056369.8A Active CN104756177B (zh) 2012-10-30 2013-10-30 有源矩阵基板、显示面板以及具备该显示面板的显示装置

Country Status (7)

Country Link
US (5) US9798339B2 (zh)
EP (2) EP3564742B1 (zh)
JP (2) JP5956600B2 (zh)
KR (1) KR20150079645A (zh)
CN (2) CN107492357B (zh)
SG (1) SG11201503377XA (zh)
WO (1) WO2014069529A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994067A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 包括驱动电路的显示面板和使用显示面板的图像显示装置
CN110275359A (zh) * 2018-03-16 2019-09-24 夏普株式会社 显示装置、液晶显示装置以及有机el显示装置
CN110660368A (zh) * 2018-06-29 2020-01-07 夏普株式会社 图像显示装置
WO2021208120A1 (zh) * 2020-04-13 2021-10-21 深圳市华星光电半导体显示技术有限公司 一种显示面板
US11411045B2 (en) 2017-06-06 2022-08-09 Sony Corporation Light emitting device and display

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600959B (zh) * 2013-01-24 2017-10-01 達意科技股份有限公司 電泳顯示器及其面板的驅動方法
US10121429B2 (en) * 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same
EP3038076B1 (en) 2013-09-26 2019-07-24 Sharp Kabushiki Kaisha Display panel and display device including the same
CN106255921A (zh) * 2014-04-28 2016-12-21 夏普株式会社 有源矩阵基板和具备其的显示装置
US9869917B2 (en) * 2014-08-07 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
US10332458B2 (en) * 2014-09-05 2019-06-25 Sharp Kabushiki Kaisha Display device
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP2016071082A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置
JP2016071083A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置及び駆動回路
KR20160050190A (ko) * 2014-10-28 2016-05-11 삼성디스플레이 주식회사 액정 표시 장치
US10191344B2 (en) 2014-11-21 2019-01-29 Sharp Kabushiki Kaisha Active matrix substrate and display panel
CN107077036B (zh) * 2014-11-21 2020-12-15 夏普株式会社 有源矩阵基板及显示面板
US10627688B2 (en) * 2014-11-21 2020-04-21 Sharp Kabushiki Kaisha Active matrix substrate and display panel
WO2016080500A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR102314071B1 (ko) 2014-12-26 2021-10-19 삼성디스플레이 주식회사 게이트 구동부 및 그것을 포함하는 표시 장치
WO2016140281A1 (ja) * 2015-03-02 2016-09-09 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR102301271B1 (ko) 2015-03-13 2021-09-15 삼성디스플레이 주식회사 표시 장치
JP6552861B2 (ja) * 2015-04-02 2019-07-31 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
CN104849928B (zh) * 2015-04-16 2019-04-05 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
KR102552583B1 (ko) 2015-07-22 2023-07-06 삼성디스플레이 주식회사 표시 장치
KR102444173B1 (ko) * 2015-08-12 2022-09-19 삼성디스플레이 주식회사 표시 장치
KR102536628B1 (ko) * 2015-08-24 2023-05-26 엘지디스플레이 주식회사 투명표시장치
US10866446B2 (en) 2015-09-04 2020-12-15 Sharp Kabushiki Kaisha Method of producing a display panel
WO2017094682A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 半導体装置およびその製造方法
CN205263423U (zh) * 2015-12-30 2016-05-25 京东方科技集团股份有限公司 一种基板及显示装置
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
US20180299737A1 (en) * 2016-01-20 2018-10-18 Sharp Kabushiki Kaisha Liquid crystal display panel, and liquid crystal display device
WO2017131078A1 (ja) 2016-01-28 2017-08-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2017142311A (ja) * 2016-02-08 2017-08-17 シャープ株式会社 液晶表示パネルおよび液晶表示装置
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
CN107515497B (zh) * 2016-06-16 2020-07-17 群创光电股份有限公司 显示装置
KR102655677B1 (ko) 2016-07-04 2024-04-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018030298A1 (ja) * 2016-08-12 2018-02-15 シャープ株式会社 アクティブマトリクス基板および表示装置
KR102645333B1 (ko) * 2016-08-23 2024-03-12 삼성디스플레이 주식회사 표시장치
WO2018043424A1 (ja) 2016-09-01 2018-03-08 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109661696B (zh) 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
KR102566296B1 (ko) 2016-09-07 2023-08-16 삼성디스플레이 주식회사 표시장치
CN109791745A (zh) * 2016-09-27 2019-05-21 夏普株式会社 显示面板
WO2018062024A1 (ja) * 2016-09-27 2018-04-05 シャープ株式会社 表示パネル
CN109791746B (zh) 2016-09-29 2021-06-08 夏普株式会社 有源矩阵基板、显示面板以及具备显示面板的显示装置
CN107967874B (zh) * 2016-10-19 2020-04-28 元太科技工业股份有限公司 像素结构
US10957755B2 (en) 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
WO2018138861A1 (ja) * 2017-01-27 2018-08-02 シャープ株式会社 表示装置
CN108628045B (zh) * 2017-03-21 2022-01-25 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US10935859B2 (en) 2017-03-29 2021-03-02 Sharp Kabushiki Kaisha Active matrix substrate and display device including same
CN110506308B (zh) * 2017-03-30 2021-07-23 夏普株式会社 显示装置
WO2018181663A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置
WO2018181435A1 (ja) 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置
WO2018181266A1 (ja) 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
CN106875890B (zh) * 2017-04-27 2021-01-12 京东方科技集团股份有限公司 阵列基板、显示面板、显示设备及驱动方法
US10424602B2 (en) 2017-05-12 2019-09-24 Au Optronics Corporation Display panel
JP6885807B2 (ja) * 2017-06-30 2021-06-16 京セラ株式会社 表示装置
WO2019017301A1 (ja) * 2017-07-19 2019-01-24 シャープ株式会社 タッチパネル付き表示装置
US11328681B2 (en) 2017-07-24 2022-05-10 Sharp Kabushiki Kaisha Display device and drive method thereof
CN109426041B (zh) * 2017-08-21 2020-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP6910886B2 (ja) * 2017-08-23 2021-07-28 株式会社ジャパンディスプレイ 表示装置
CN107346071A (zh) * 2017-09-07 2017-11-14 青岛海信电器股份有限公司 一种新型tft阵列基板、显示面板及终端设备
WO2019064523A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示装置および画素回路
KR102459073B1 (ko) * 2017-09-29 2022-10-26 엘지디스플레이 주식회사 표시장치
KR102434199B1 (ko) * 2017-10-13 2022-08-19 삼성디스플레이 주식회사 표시장치
JP2019074583A (ja) * 2017-10-13 2019-05-16 シャープ株式会社 表示装置
JP2019074593A (ja) * 2017-10-13 2019-05-16 シャープ株式会社 表示装置
KR102416888B1 (ko) * 2017-10-19 2022-07-04 엘지디스플레이 주식회사 표시 패널
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
JP7076991B2 (ja) * 2017-12-04 2022-05-30 株式会社ジャパンディスプレイ 表示装置
CN107831612B (zh) * 2017-12-15 2020-01-07 京东方科技集团股份有限公司 显示面板、显示装置以及显示方法
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas
US11762247B2 (en) 2018-03-16 2023-09-19 Sharp Kabushiki Kaisha Display device
US11132953B2 (en) * 2018-03-19 2021-09-28 Sharp Kabushiki Kaisha Display device
TWI677864B (zh) 2018-06-28 2019-11-21 友達光電股份有限公司 顯示裝置
JP7036921B2 (ja) * 2018-06-29 2022-03-15 京セラ株式会社 表示装置
US10607533B2 (en) 2018-08-03 2020-03-31 Kyocera Corporation Display apparatus with light emitting portions
US10634949B1 (en) * 2018-10-17 2020-04-28 a.u. Vista Inc. Display systems and methods involving MIM diodes
CN109243399B (zh) * 2018-11-22 2021-02-19 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN109523954B (zh) * 2018-12-24 2020-12-22 合肥鑫晟光电科技有限公司 像素单元、显示面板、驱动方法以及补偿控制方法
CN109493739B (zh) * 2018-12-26 2021-09-21 上海天马微电子有限公司 一种显示面板及显示装置
CN109599405B (zh) * 2019-01-02 2021-04-06 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及相关方法
KR20220024154A (ko) 2019-06-28 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP7441838B2 (ja) 2019-06-28 2024-03-01 株式会社半導体エネルギー研究所 表示装置
JP7532376B2 (ja) 2019-08-02 2024-08-13 株式会社半導体エネルギー研究所 表示装置
US11915647B2 (en) * 2019-10-02 2024-02-27 Shar Kabushiki Kaisha Display device equipped with current-driven electro-optical elements
KR20210076761A (ko) * 2019-12-16 2021-06-24 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
CN112992087B (zh) * 2019-12-18 2023-01-06 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示模组、显示装置
CN112987421B (zh) * 2019-12-18 2022-10-28 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示模组、显示装置
CN114999340B (zh) * 2019-12-31 2023-08-22 武汉天马微电子有限公司 一种显示面板及显示装置
CN111564140B (zh) * 2020-06-12 2021-03-26 京东方科技集团股份有限公司 显示基板及显示装置
JP7549661B2 (ja) * 2020-06-18 2024-09-11 京東方科技集團股▲ふん▼有限公司 表示パネル及びその製造方法、表示装置
US11997892B2 (en) 2020-06-18 2024-05-28 Boe Technology Group Co., Ltd. Display panel and manufacturing method thereof, and display device
WO2021253344A1 (zh) * 2020-06-18 2021-12-23 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20220008951A (ko) 2020-07-14 2022-01-24 삼성디스플레이 주식회사 발광 구동 회로, 스캔 구동 회로 및 그것을 포함하는 표시 장치
US11640089B2 (en) * 2020-08-21 2023-05-02 Sharp Kabushiki Kaisha Liquid crystal display device and display system
KR20220052600A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 전계발광 표시장치
KR102361974B1 (ko) * 2020-12-03 2022-02-14 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
CN114930445A (zh) 2020-12-03 2022-08-19 三星电子株式会社 显示装置及其发光装置
WO2022059870A1 (ko) * 2020-12-03 2022-03-24 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
TWI781512B (zh) 2021-01-12 2022-10-21 友達光電股份有限公司 畫素驅動裝置
CN112764284A (zh) * 2021-02-07 2021-05-07 Tcl华星光电技术有限公司 阵列基板及显示面板
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치
KR20220129694A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220132718A (ko) * 2021-03-23 2022-10-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
JP2022149664A (ja) * 2021-03-25 2022-10-07 凸版印刷株式会社 表示装置
CN113129832B (zh) * 2021-04-20 2022-08-23 京东方科技集团股份有限公司 一种伽马调节方法
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板
CN114664245B (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 驱动基板及其显示面板
CN115079477A (zh) * 2022-05-25 2022-09-20 重庆惠科金渝光电科技有限公司 驱动基板及其显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046085A1 (en) * 2007-06-29 2009-02-19 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20100296019A1 (en) * 2009-05-20 2010-11-25 Hitachi Displays, Ltd. Liquid crystal display device and manufacturing method thereof
US20110248968A1 (en) * 2010-04-13 2011-10-13 Mi-Sook Suh Flat panel display device
CN102466931A (zh) * 2010-11-03 2012-05-23 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102508372A (zh) * 2011-11-10 2012-06-20 友达光电股份有限公司 显示面板
WO2012085984A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 電界効果型半導体トランジスタの製造方法、該方法により製造された電界効果型半導体トランジスタを用いた駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置
CN102640042A (zh) * 2009-12-04 2012-08-15 夏普株式会社 液晶显示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171369A (ja) * 1996-12-16 1998-06-26 Sharp Corp 映像用伝送路及び画像表示装置
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
JPH11184406A (ja) 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
JPH11338422A (ja) * 1998-05-26 1999-12-10 Tdk Corp 有機ｅｌディスプレイ
JP3450186B2 (ja) * 1998-06-04 2003-09-22 三菱電機株式会社 表示装置
JP4070896B2 (ja) * 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法
JP3877129B2 (ja) * 2000-09-27 2007-02-07 シャープ株式会社 液晶表示装置
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB0119653D0 (en) 2001-08-11 2001-10-03 Koninl Philips Electronics Nv Active matrix display device
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP2003302654A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 表示装置
JP2005142054A (ja) * 2003-11-07 2005-06-02 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器
US20060170712A1 (en) * 2005-02-01 2006-08-03 Eastman Kodak Company Color display device with enhanced pixel pattern
TWI294612B (en) * 2005-05-25 2008-03-11 Novatek Microelectronics Corp Apparatus for gate switch of amorphous lcd
KR20070036409A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR20080006362A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 표시 장치의 구동 방법
JP5092304B2 (ja) * 2006-07-31 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
JP4984731B2 (ja) * 2006-08-09 2012-07-25 セイコーエプソン株式会社 マトリクス型電気光学装置
JP2007004204A (ja) * 2006-09-15 2007-01-11 Semiconductor Energy Lab Co Ltd 表示装置
WO2008074848A1 (en) * 2006-12-19 2008-06-26 Galderma S.A. Method of using fluocinolone acetonide, tretinoin and hydroquinone cream in melasma maintenance therapy
KR100897172B1 (ko) * 2007-10-25 2009-05-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR100987589B1 (ko) * 2007-10-31 2010-10-12 가시오게산키 가부시키가이샤 액정표시장치 및 그 구동방법
KR100884450B1 (ko) * 2007-11-08 2009-02-19 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101443856B1 (ko) * 2008-01-21 2014-09-25 삼성디스플레이 주식회사 액정 표시 장치 및 그에 포함되는 액정 조성물
KR101499843B1 (ko) * 2008-07-04 2015-03-06 삼성디스플레이 주식회사 표시장치
KR20100024140A (ko) * 2008-08-25 2010-03-05 삼성전자주식회사 액정 표시 장치
CN102308328B (zh) 2009-02-06 2014-06-25 夏普株式会社 显示装置
JP5349591B2 (ja) * 2009-06-03 2013-11-20 シャープ株式会社 表示装置
JP5507159B2 (ja) * 2009-08-27 2014-05-28 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US8692756B2 (en) * 2009-09-08 2014-04-08 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing same
KR101084183B1 (ko) * 2010-01-06 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
JP2011146620A (ja) * 2010-01-18 2011-07-28 Seiko Epson Corp 表示装置及び電子機器
CN103081108B (zh) * 2010-09-09 2016-08-03 夏普株式会社 薄膜晶体管基板及其制造方法、显示装置
WO2012042824A1 (ja) 2010-09-30 2012-04-05 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
JP2012208410A (ja) * 2011-03-30 2012-10-25 Japan Display Central Co Ltd アレイ基板及び液晶表示装置
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046085A1 (en) * 2007-06-29 2009-02-19 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
US20100296019A1 (en) * 2009-05-20 2010-11-25 Hitachi Displays, Ltd. Liquid crystal display device and manufacturing method thereof
CN102640042A (zh) * 2009-12-04 2012-08-15 夏普株式会社 液晶显示装置
US20110248968A1 (en) * 2010-04-13 2011-10-13 Mi-Sook Suh Flat panel display device
CN102466931A (zh) * 2010-11-03 2012-05-23 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
WO2012085984A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 電界効果型半導体トランジスタの製造方法、該方法により製造された電界効果型半導体トランジスタを用いた駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置
CN102508372A (zh) * 2011-11-10 2012-06-20 友达光电股份有限公司 显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411045B2 (en) 2017-06-06 2022-08-09 Sony Corporation Light emitting device and display
CN109994067A (zh) * 2017-12-29 2019-07-09 乐金显示有限公司 包括驱动电路的显示面板和使用显示面板的图像显示装置
CN109994067B (zh) * 2017-12-29 2022-08-02 乐金显示有限公司 包括驱动电路的显示面板和使用显示面板的图像显示装置
CN110275359A (zh) * 2018-03-16 2019-09-24 夏普株式会社 显示装置、液晶显示装置以及有机el显示装置
CN110275359B (zh) * 2018-03-16 2022-11-08 夏普株式会社 显示装置、液晶显示装置以及有机el显示装置
CN110660368A (zh) * 2018-06-29 2020-01-07 夏普株式会社 图像显示装置
WO2021208120A1 (zh) * 2020-04-13 2021-10-21 深圳市华星光电半导体显示技术有限公司 一种显示面板

Also Published As

Publication number Publication date
US9760102B2 (en) 2017-09-12
US10901442B2 (en) 2021-01-26
CN104756177B (zh) 2017-10-13
JP5956600B2 (ja) 2016-07-27
US20190302815A1 (en) 2019-10-03
EP2902994A1 (en) 2015-08-05
JP6077704B2 (ja) 2017-02-08
CN104756177A (zh) 2015-07-01
US20160370635A1 (en) 2016-12-22
US9798339B2 (en) 2017-10-24
WO2014069529A1 (ja) 2014-05-08
EP3564742A1 (en) 2019-11-06
JP2016186649A (ja) 2016-10-27
KR20150079645A (ko) 2015-07-08
CN107492357B (zh) 2020-11-03
US20150293546A1 (en) 2015-10-15
EP2902994A4 (en) 2016-09-14
US10365674B2 (en) 2019-07-30
US20180011504A1 (en) 2018-01-11
EP3564742B1 (en) 2022-02-23
SG11201503377XA (en) 2015-06-29
US20210103307A1 (en) 2021-04-08
JPWO2014069529A1 (ja) 2016-09-08

Similar Documents

Publication Publication Date Title
CN104756177B (zh) 有源矩阵基板、显示面板以及具备该显示面板的显示装置
JP5735731B2 (ja) 液晶表示装置
CN105164743B (zh) 有源矩阵基板、有源矩阵基板的制造方法以及显示面板
JP5376774B2 (ja) 液晶表示装置
KR100807524B1 (ko) 펜타일 매트릭스 패널의 데이터배선 구조
TWI494675B (zh) 立體顯示面板、顯示面板及其驅動方法
TWI402582B (zh) 具廣視角之液晶顯示裝置
CN105580065B (zh) 显示面板和具备该显示面板的显示装置
US20110156992A1 (en) Display apparatus
CN101609235B (zh) 液晶显示器
JP5314270B2 (ja) 表示装置
CN107024788A (zh) 显示装置
KR102215478B1 (ko) 표시 장치 및 그 구동 방법
JP5253721B2 (ja) アレイ基板及びこれを有する表示装置
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US8310471B2 (en) Display apparatus and method for driving the same
CN106415704A (zh) 有源矩阵基板及显示面板
CN105867040A (zh) 阵列基板及其液晶显示面板
KR20120090888A (ko) 액정 표시 장치
JP2017142312A (ja) 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
CN110114717A (zh) 液晶显示装置及其驱动方法
JP5465759B2 (ja) 表示装置および表示装置の駆動方法
JP2014006363A (ja) 表示装置および表示装置の駆動方法
JP2017142311A (ja) 液晶表示パネルおよび液晶表示装置
US20160274429A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant