KR102444173B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102444173B1
KR102444173B1 KR1020150113893A KR20150113893A KR102444173B1 KR 102444173 B1 KR102444173 B1 KR 102444173B1 KR 1020150113893 A KR1020150113893 A KR 1020150113893A KR 20150113893 A KR20150113893 A KR 20150113893A KR 102444173 B1 KR102444173 B1 KR 102444173B1
Authority
KR
South Korea
Prior art keywords
stage
gate
display driver
display
output
Prior art date
Application number
KR1020150113893A
Other languages
English (en)
Other versions
KR20170020591A (ko
Inventor
김종희
김지선
서영완
임재근
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150113893A priority Critical patent/KR102444173B1/ko
Priority to US15/091,072 priority patent/US10720117B2/en
Priority to EP16180201.2A priority patent/EP3131089A1/en
Priority to CN201610591646.0A priority patent/CN106448581A/zh
Priority to JP2016146397A priority patent/JP2017037298A/ja
Publication of KR20170020591A publication Critical patent/KR20170020591A/ko
Application granted granted Critical
Publication of KR102444173B1 publication Critical patent/KR102444173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

본 발명은 특히 얇은 베젤(narrow bezel)을 가질 수 있는 표시 장치에 관한 것으로, 적어도 하나의 게이트 라인 및 적어도 하나의 데이터 라인을 포함하는 표시 패널; 적어도 하나의 게이트 라인을 구동하기 위한 적어도 하나의 스테이지를 포함하는 쉬프트 레지스터를 포함하며; 스테이지는 표시 패널의 표시 영역에 위치한 적어도 하나의 표시 구동부 및 표시 패널의 비표시 영역에 위치한 적어도 하나의 비표시 구동부를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 얇은 베젤(narrow bezel)을 가질 수 있는 표시 장치에 대한 것이다.
표시 장치는 영상을 표시하는 복수의 화소들과, 이 복수의 화소들에 접속된 복수의 게이트 라인들과, 그리고 이 게이트 라인들을 구동하기 위한 게이트 드라이버를 포함한다.
게이트 드라이버는 표시 패널의 비표시 영역에 위치한 쉬프트 레지스터를 포함한다.
표시 장치가 대형화될수록 쉬프트 레지스터의 크기도 커져, 비표시 영역에서의 쉬프트 레지스터의 점유 면적이 증가한다. 쉬프트 레지스터의 점유 면적이 증가하면 표시 장치의 베젤이 두꺼워진다. 이로 인해 표시 장치의 부피가 증가하며, 또한 화면 몰입도가 떨어지는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 쉬프트 레지스터에 포함된 구동부들을 표시 패널의 표시 영역과 비표시 영역에 분산하여 배치함으로써 베젤부의 면적을 줄일 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 적어도 하나의 게이트 라인 및 적어도 하나의 데이터 라인을 포함하는 표시 패널; 적어도 하나의 게이트 라인을 구동하기 위한 적어도 하나의 스테이지를 포함하는 쉬프트 레지스터를 포함하며; 스테이지는 표시 패널의 표시 영역에 위치한 적어도 하나의 표시 구동부 및 표시 패널의 비표시 영역에 위치한 적어도 하나의 비표시 구동부를 포함한다.
적어도 2개의 표시 구동부들은 게이트 라인에 병렬로 접속된다.
적어도 2개의 표시 구동부들은 게이트 라인에 동시에 게이트 신호들을 공급한다.
표시 구동부는, 스테이지의 세트 노드에 인가된 신호에 따라 게이트 라인으로 게이트 신호를 공급하는 출력 스위칭소자를 포함한다.
적어도 2개의 표시 구동부들에 구비된 출력 스위칭소자들은 게이트 라인으로 동시에 게이트 신호를 공급한다.
표시 구동부는 외부로부터의 세트 제어 신호에 따라 스테이지의 세트 노드를 충전하는 세트 스위칭소자를 더 포함한다.
표시 구동부는 스테이지의 세트 노드와 게이트 라인 사이에 접속된 커패시터를 더 포함한다.
세트 제어 신호는, 수직 개시 신호, 스테이지보다 먼저 구동되는 전단 스테이지에서 출력된 게이트 신호 및 전단 스테이지에 접속된 게이트 라인으로부터의 게이트 신호 중 어느 하나이다.
표시 구동부로부터의 게이트 신호는 스테이지보다 이후에 구동되는 후단 스테이지 및 스테이지보다 이전에 구동되는 전단 스테이지 중 적어도 하나에 더 공급된다.
비표시 구동부는, 스테이지의 리세트 노드의 신호를 근거로 게이트 라인을 방전시키는 제 1 출력 방전 스위칭소자; 외부로부터의 리세트 제어 신호를 근거로 게이트 라인을 방전시키는 제 2 출력 방전 스위칭소자; 및 외부로부터의 제 1 제어 신호 및 제 2 제어 신호를 근거로 스테이지의 리세트 노드를 충전 및 방전시키는 반전부를 포함한다.
표시 구동부 및 비표시 구동부 중 적어도 하나는 외부로부터의 리세트 제어 신호를 근거로 스테이지의 세트 노드를 방전시키는 리세트 스위칭소자를 더 포함한다.
리세트 제어 신호는 더미 신호, 스테이지보다 이후에 구동되는 후단 스테이지로부터의 게이트 신호 및 후단 스테이지에 접속된 게이트 라인으로부터의 게이트 신호 중 어느 하나이다.
비표시 구동부는, 외부로부터의 세트 제어 신호에 따라 스테이지의 세트 노드를 충전하는 세트 스위칭소자; 스테이지의 세트 노드에 인가된 신호에 따라, 비표시 구동부의 출력 단자를 통해 게이트 신호를 출력하는 출력 스위칭소자; 스테이지의 리세트 노드에 인가된 신호에 따라 스테이지의 세트 노드를 방전하는 홀딩 스위칭소자; 및 외부로부터의 리세트 제어 신호에 따라 스테이지의 세트 노드를 방전하는 리세트 스위칭소자 중 적어도 하나를 더 포함한다.
스테이지의 세트 노드와 및 스테이지의 리세트 노드 중 적어도 하나가 표시 구동부 및 비표시 구동부 중 적어도 하나에 위치한다.
반전부는, 제 1 제어 신호를 근거로 스테이지의 리세트 노드를 충전하는 제 1 반전 스위칭소자; 및 제 2 제어 신호를 근거로 스테이지의 리세트 노드를 방전하는 제 2 반전 스위칭소자를 포함한다.
제 1 제어 신호는 클럭 라인으로부터의 클럭 신호이고; 제 2 제어 신호는 스테이지의 세트 노드에 인가된 신호 및 게이트 라인의 게이트 신호 중 어느 하나이다.
비표시 구동부의 출력 단자는 게이트 라인, 스테이지보다 이후에 구동되는 후단 스테이지 및 스테이지보다 이전에 구동되는 전단 스테이지들 중 적어도 하나에 접속된다.
표시 구동부는, 스테이지의 리세트 노드에 인가된 신호에 따라 스테이지의 세트 노드를 방전하는 홀딩 스위칭소자; 외부로부터의 리세트 제어 신호에 따라 스테이지의 세트 노드를 방전하는 리세트 스위칭소자; 및 외부로부터의 리세트 제어 신호에 따라 게이트 라인을 방전시키는 출력 방전 스위칭소자 중 적어도 하나를 더 포함한다.
비표시 구동부는 외부로부터의 리세트 제어 신호에 따라 스테이지의 세트 노드를 방전하는 리세트 스위칭소자를 포함한다.
비표시 구동부는 외부로부터의 세트 제어 신호에 따라 스테이지의 세트 노드를 충전하는 세트 스위칭소자를 더 포함한다.
비표시 구동부는, 외부로부터의 세트 제어 신호에 따라 스테이지의 리세트 노드를 방전시키는 세트 보조 스위칭소자; 스테이지의 세트 노드에 인가된 신호에 따라, 비표시 구동부의 출력 단자를 통해 게이트 신호를 출력하는 출력 스위칭소자; 스테이지의 리세트 노드에 인가된 신호에 따라 비표시 구동부의 출력 단자를 방전시키는 제 1 출력 방전 스위칭소자; 외부로부터의 제 1 제어 신호 및 제 2 제어 신호에 따라 스테이지의 리세트 노드를 충전 및 방전하는 반전부; 외부로부터의 리세트 제어 신호에 따라 스테이지의 세트 노드를 방전하는 제 1 리세트 스위칭소자를 포함한다.
비표시 구동부의 출력 단자는 게이트 라인, 상기 스테이지보다 이후에 구동되는 후단 스테이지 및 스테이지보다 이전에 구동되는 전단 스테이지들 중 적어도 하나에 접속된다.
비표시 구동부는, 외부로부터의 리세트 제어 신호에 따라 비표시 구동부의 출력 단자를 방전하는 제 2 출력 방전 스위칭소자; 스테이지의 리세트 노드에 인가된 신호에 따라 비표시 구동부의 출력 단자를 방전하는 제 3 출력 방전 스위칭소자; 외부로부터의 리세트 제어 신호에 따라 비표시 구동부의 출력 단자를 방전하는 제 4 출력 방전 스위칭소자; 및 외부로부터의 리세트 제어 신호에 따라 스테이지의 세트 노드를 방전하는 제 2 및 제 3 리세트 스위칭소자 중 적어도 하나를 더 포함한다.
표시 장치는, 표시 영역에 위치하며, 비표시 구동부로 수직 개시 신호 및 클럭 신호를 전송하기 위한 수직 라인 및 클럭 라인을 더 포함한다.
수직 라인 및 상기 클럭 라인은 데이터 라인과 평행하다.
표시 장치는, 수직 라인 및 클럭 라인으로 각각 수직 개시 신호 및 클럭 신호를 공급하는 데이터 드라이버를 더 포함한다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
본 발명에 따르면, 쉬프트 레지스터에 포함된 구동부들이 표시 패널의 표시 영역과 비표시 영역에 분산하여 배치된다. 이로 인해 각 구동부에 구비된 복수의 스위칭소자들이 표시 영역과 비표시 영역에 분산되어 배치된다. 특히, 다른 스위칭소자들에 비하여 큰 채널을 갖는 출력 스위칭소자들과 세트 스위칭소자들이 표시 영역과 비표시 영역에 분산되어 배치되는 바, 비표시 영역에 위치한 출력 스위칭소자 및 세트 스위칭소자의 크기가 작아질 수 있다. 이에 따라 표시 장치의 베젤 두께가 줄어들 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이이다.
도 2는 도 1의 I-I'의 선을 따라 자른 단면도이다.
도 3은 2의 표시 패널에 포함된 화소들을 도식적으로 나타낸 도면이다.
도 4는 도 3의 수직 라인, 제 1 클럭 라인 및 제 2 클럭 라인을 통해 전송되는 수직 개시 신호, 제 1 클럭 신호 및 제 2 클럭 신호에 대한 파형 및 이 신호들을 근거로 출력된 게이트 신호들의 파형을 나타낸 도면이다.
도 5는 도 1의 제 n 스테이지에 대한 블록 구성도이다.
도 6은 도 5의 제 n 스테이지에 대한 상세 구성도이다.
도 7은 도 5의 제 n 스테이지에 대한 다른 상세 구성도이다.
도 8은 도 5의 제 n 스테이지에 대한 또 다른 상세 구성도이다.
도 9는 도 5의 제 n 스테이지에 대한 또 다른 상세 구성도이다.
도 10은 도 5의 제 n 스테이지에 대한 또 다른 상세 구성도이다.
도 11은 도 5의 제 n 스테이지에 대한 또 다른 상세 구성도이다.
도 12는 도 5의 제 n 스테이지에 대한 또 다른 상세 구성도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 12를 참조하여, 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세히 설명한다. 한편, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이고, 도 2는 도 1의 I-I'의 선을 따라 자른 단면도이고, 도 3은 2의 표시 패널에 포함된 화소들을 도식적으로 나타낸 도면이다.
본 발명의 표시 장치는, 도 1 및 도 2에 도시된 바와 같이, 표시 패널(100), 데이터 드라이버(136), 쉬프트 레지스터(SR) 및 회로 기판(168)을 포함한다.
표시 패널(100)은, 도 2에 도시된 바와 같이, 하부 패널(101), 상부 패널(102), 액정층(103) 및 실링(sealing)부(155)를 포함한다. 표시 패널(100)은 표시 영역(AR1)과 비표시 영역(AR2)으로 구분된다.
표시 패널(100)은 액정 패널 또는 유기 발광 다이오드 패널 등과 같은 다양한 종류의 표시 장치에 사용되는 패널일 수 있다.
실링부(155)는 하부 패널(101)과 상부 패널(102) 사이에 위치한다. 구체적으로, 실링부(155)는, 도 2에 도시된 바와 같이, 하부 패널(101)의 비표시 영역(AR2)과 상부 패널(102)의 비표시 영역(AR2) 사이에 위치한다. 실링부(155)는, 예를 들어, 도 1에 도시된 바와 같이, 표시 영역(AR1)을 둘러싸는 폐곡선 형상을 가질 수 있다.
액정층(103)은 하부 패널(101), 상부 패널(102) 및 실링부(155)에 의해 둘러싸인 공간에 위치한다. 액정층(103)은 음의 유전 이방성을 가지며 수직 배향된 액정 분자들을 포함할 수 있다. 이와 달리, 액정층(103)은 광중합 물질을 포함할 수 있는 바, 이때 광중합 물질은 반응성 모노머(reactive monomer) 또는 반응성 메조겐(reactive mesogen)일 수 있다.
도 2에 도시된 바와 같이, 하부 패널(101)은 상부 패널(102)보다 더 큰 면적을 갖는다. 하부 패널(101)과 상부 패널(102)은 액정층(103)을 사이에 두고 서로 마주본다.
하부 패널(101)은, 복수의 게이트 라인들(GL1 내지 GLi) 및 복수의 데이터 라인들(DL1 내지 DLj)을 포함한다. 게이트 라인들(GL1 내지 GLi) 및 데이터 라인들(DL1 내지 DLj)은 하부 패널(101)의 하부 기판 상에 위치한다.
상부 패널(102)은 화소 영역을 정의하는 차광층을 포함한다. 한편 이 차광층은 하부 패널에 포함될 수도 있다. 차광층은 화소 영역을 제외한 부분에서 광이 방출되는 것을 차단한다.
데이터 라인들(DL1 내지 DLj)은 게이트 라인들(GL1 내지 GLi)과 교차한다. 데이터 라인들(DL1 내지 DLj)은 비표시 영역(AR2)으로 연장되어 데이터 드라이버(136)에 접속된다.
데이터 드라이버(136)는 복수의 데이터 구동 집적회로(147)들을 포함한다. 데이터 구동 집적회로(147)들은 타이밍 컨트롤러로부터 디지털 영상 데이터 신호들 및 데이터 제어신호를 공급받는다. 데이터 구동 집적회로(147)들은 데이터 제어신호에 따라 디지털 영상 데이터 신호들을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 래치하고 래치된 영상 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 데이터 구동 집적회로(147)들은 타이밍 컨트롤러로부터의 디지털 영상 데이터 신호들을 전원 공급부(도시되지 않음)로부터 입력되는 감마전압을 이용하여 아날로그 영상 신호들로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.
각 데이터 구동 집적회로(147)는 데이터 캐리어(146)에 실장된다. 데이터 캐리어(146)들은 회로 기판(168)과 하부 패널(101) 사이에 접속된다. 예를 들어, 데이터 캐리어(146)들 각각은 회로 기판(168)과 하부 기판(301)의 비표시 영역(AR2) 사이에 전기적으로 연결될 수 있다.
회로 기판(168)에 전술된 타이밍 컨트롤러 및 전원 공급부가 위치할 수 있는 바, 데이터 캐리어(146)는 타이밍 컨트롤러 및 전원 공급부로부터의 각종 신호들을 데이터 구동 집적회로(147)로 전송하는 입력 배선들과 그 데이터 구동 집적회로(147)로부터 출력된 영상 데이터 신호들을 해당 데이터 라인들(DL1 내지 DLj)로 전송하는 출력 배선들을 포함한다. 한편, 적어도 하나의 캐리어(146)는 타이밍 컨트롤러 및 전원 공급부로부터의 각종 신호들을 쉬프트 레지스터(SR)로 전송하기 위한 보조 배선들을 더 포함할 수 있는 바, 이 보조 배선들은 하부 패널(101)에 위치한 패널 배선들에 연결된다. 이 패널 배선들은 보조 배선들과 쉬프트 레지스터(SR)를 서로 연결한다. 패널 배선들은 라인-온-글라스(line-on-glass) 방식으로 하부 패널(101)의 비표시 영역(AR2) 상에 형성될 수 있다.
표시 패널(100)은 복수의 화소들(R, G, B)을 포함한다. 화소들(R, G, B)은, 도 3에 도시된 바와 같이, 표시 패널(100)의 표시 영역(AR1)에 위치한다.
화소들(R, G, B)은 행렬 형태로 배열된다. 화소들(R, G, B)은 적색 영상을 표시하는 적색 화소(R), 녹색 영상을 표시하는 녹색 화소(G) 및 청색 영상을 표시하는 청색 화소(B)로 구분된다. 이때, 수평 방향으로 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 영상을 표시하기 위한 단위 화소가 될 수 있다.
제 n 수평라인(n은 1 내지 i 중 어느 하나)을 따라 배열된 j개의 화소들(이하, 제 n 수평라인 화소들)은 제 1 내지 제 j 데이터 라인들(DL1 내지 DLj) 각각에 개별적으로 접속된다. 아울러, 이 제 n 수평라인 화소들은 제 n 게이트 라인에 공통으로 접속된다. 이에 따라, 제 n 수평라인 화소들은 제 n 게이트 신호를 공통으로 공급받는다. 즉, 동일 수평라인 상에 배열된 j개의 화소들은 모두 동일한 게이트 신호를 공급받지만, 서로 다른 수평라인 상에 위치한 화소들은 서로 다른 게이트 신호를 공급받는다.
각 화소(R, G, B)는, 도시되지 않았지만, 박막 트랜지스터, 액정용량 커패시터 및 보조용량 커패시터를 포함할 수 있다.
박막 트랜지스터는 게이트 라인으로부터의 게이트 신호에 따라 턴-온된다. 턴-온된 박막 트랜지스터는 데이터 라인으로부터 제공된 아날로그 영상 데이터 신호를 액정용량 커패시터 및 보조용량 커패시터로 공급한다.
액정용량 커패시터는 서로 대향하여 위치한 화소 전극과 공통 전극을 포함한다.
보조용량 커패시터는 서로 대향하여 위치한 화소 전극과 대향 전극을 포함한다. 여기서, 대향 전극은 전단 게이트 라인 또는 공통 전압을 전송하는 전송 라인일 수 있다.
게이트 라인들(GL1 내지 GLi)은 게이트 드라이버에 의해 구동되는 바, 게이트 드라이버는 도 1에 도시된 바와 같은 쉬프트 레지스터(SR)를 포함한다.
쉬프트 레지스터(SR)는, 도 1에 도시된 바와 같이, 복수의 스테이지들(ST1, ST2, ST3, ..., STi)을 포함한다. 복수의 스테이지들(ST1 내지 STi)은 복수의 게이트 라인들(GL1 내지 GLi)에 일 대 일로 접속된다. 각 스테이지는 자신에게 접속된 게이트 라인들을 구동한다. 예를 들어, 하나의 스테이지는 해당 게이트 라인으로 게이트 신호를 공급함으로써 그 해당 게이트 라인을 구동한다.
한편, 도시되지 않았지만, 쉬프트 레지스터(SR)는 더미 스테이지를 더 포함할 수 있는 바, 이 더미 스테이지는 제 i 스테이지를 리세트시키기 위한 더미 게이트 신호를 출력한다. 쉬프트 레지스터(SR)의 구성에 따라, 이 더미 스테이지는 2개 이상 구비될 수 있다.
각 스테이지들(ST1 내지 STi)은 각각 세트 제어 신호 및 리세트 제어 신호를 공급받는다. 여기서, 어느 하나의 특정 스테이지에 공급되는 세트 제어 신호는, 이 특정 스테이지보다 먼저 동작되는 스테이지들(즉, 전단 스테이지들) 중 어느 하나로부터 출력된 게이트 신호일 수 있다. 그리고 이 특정 스테이지에 공급되는 리세트 제어 신호는, 이 특정 스테이지보다 늦게 동작하는 스테이지들(즉, 후단 스테이지들) 중 어느 하나로부터 출력된 게이트 신호일 수 있다. 여기서, 전단 스테이지는 한 프레임 기간(FR) 중 상기 특정 스테이지보다 먼저 게이트 신호를 출력하는 스테이지를 의미하며, 후단 스테이지는 한 프레임 기간(FR) 중 상기 특정 스테이지보다 늦게 게이트 신호를 출력하는 스테이지를 의미한다.
한편, 전술된 특정 스테이지가 한 프레임 기간(FR) 중 가장 먼저 동작하는 첫 번째 스테이지(예를 들어 제 1 스테이지(ST1))일 경우, 이에 공급되는 세트 제어 신호는 한 프레임의 시작을 알리는 수직 개시 신호(STV)일 수 있다. 이 수직 개시 신호(STV)는 타이밍 컨트롤러 및 데이터 드라이버(136) 중 적어도 하나로부터 출력될 수 있다.
한편, 이 특정 스테이지가 한 프레임 기간(FR) 중 가장 늦게 동작하는 마지막 번째 스테이지(예를 들어, 제 i 스테이지(STi))일 경우, 이에 공급되는 리세트 제어 신호는 더미 스테이지로부터 출력된 더미 게이트 신호일 수 있다. 이와 달리, 전술된 수직 개시 신호(STV)가 이 제 i 스테이지(STi)의 리세트 제어 신호로서 사용될 수도 있다. 이와 같은 경우, 수직 개시 신호(STV)에 의해 제 1 스테이지(ST1)가 세트됨과 아울러 제 i 스테이지(STi)는 리세트된다.
각 스테이지(ST1 내지 STi)는 게이트 신호를 이용하여 자신에게 접속된 게이트 라인을 구동시킨다. 아울러, 각 스테이지(ST1 내지 STi)는 그 게이트 신호를 이용하여 자신의 후단에 위치한 스테이지 및 전단에 위치한 스테이지의 동작을 제어한다.
한편, 도시되지 않았지만, 제 i 스테이지의 후단에 이 제 i 스테이지로 더미 게이트 신호를 공급하는 더미 스테이지가 더 위치할 수 있다. 쉬프트 레지스터(SR)의 구성에 따라, 이 더미 스테이지는 한 개가 아닌 복수로 구성될 수 있다. 이 더미 스테이지는 게이트 라인에 연결되지 않는다. 더미 스테이지는 제 i 스테이지로부터의 게이트 신호에 따라 세트되고, 수직 개시 신호(STV)에 의해 리세트될 수 있다.
한편, 쉬프트 레지스터(SR)의 구성에 따라, 각 스테이지(ST1 내지 STi)는, 게이트 신호를 이용하여, 자신으로부터 전단에 위치한 스테이지만의 동작을 제어할 수도 있다.
스테이지들(ST1 내지 STi)은 제 1 스테이지부터 제 i 스테이지까지 차례로 게이트 신호들 발생시킨다. 제 i 스테이지로부터 마지막 게이트 신호가 발생된 후 더미 스테이지가 더미 게이트 신호를 출력한다. 이 더미 게이트 신호는 게이트 라인으로 공급되지 않고, 오직 제 i 스테이지로만 인가된다.
적어도 하나의 스테이지는 적어도 하나의 표시 구동부(DD) 및 적어도 하나의 비표시 구동부(ND)를 포함할 수 있다. 도 1에는 각 스테이지(ST1 내지 STi)가 하나의 표시 구동부(DD) 및 복수의 비표시 구동부(ND)를 포함하는 예가 나타나 있다.
하나의 스테이지에 구비된 표시 구동부(DD)는 표시 패널(100)의 표시 영역(AR1)에 위치하며, 비표시 구동부(ND)들은 표시 패널(100)의 비표시 영역(AR2)에 위치한다. 예를 들어, 비표시 구동부(ND)들은 실링부(155)와 표시 영역(AR1) 사이의 비표시 영역(AR2)에 위치할 수 있다. 실링부(155)와 표시 영역(AR1) 사이의 영역은 데드 스페이스(DS; dead space)로도 불리는 바, 비표시 구동부(ND)들은 그 데드 스페이스(DS)에 위치할 수 있다.
표시 구동부(DD)들 및 비표시 구동부(ND)들은 차광층에 대응하게 위치한다. 즉, 표시 구동부(DD)들 및 비표시 구동부(ND)들은 차광층에 의해 가려진다.
스테이지에 포함된 표시 구동부(DDn) 및 비표시 구동부(NDn)들은 게이트 라인에 접속된다. 이때, 비표시 구동부(NDn)들은 그 게이트 라인에 병렬로 접속된다. 표시 구동부(DDn)들 중 적어도 2개는 게이트 라인으로 동시에 게이트 신호들을 공급할 수 있다. 예를 들어, 도 1의 제 1 게이트 라인(GL1)에 접속된 표시 구동부(DDn)들 중 적어도 2개는 그 제 1 게이트 라인(GL1)으로 동시에 게이트 신호들을 공급할 수 있다.
또한, 하나의 게이트 라인에 공통으로 접속된 적어도 하나의 비표시 구동부(NDn)와 적어도 하나의 표시 구동부(DDn)는 그 게이트 라인으로 동시에 게이트 신호를 공급할 수도 있다.
한편, 표시 구동부(DDn)는 게이트 라인에 접속되지 않고, 비표시 구동부(NDn)들 중 적어도 하나에만 접속될 수 있다.
하나의 게이트 라인에 공통으로 접속된 표시 구동부들은 모두 동일한 구성을 가질 수 있다.
표시 패널(100)은, 도 3에 도시된 바와 같이, 비표시 영역(AR2)에 위치한 수직 라인(STL11), 제 1 클럭 라인(CL11), 제 2 클럭 라인(CL22) 및 방전용 전원 라인(VSL), 표시 영역(AR1)에 위치한 수직 라인(STL1), 제 1 클럭 라인(CL1) 및 제 2 클럭 라인(CL2)을 포함한다.
비표시 영역의 수직 라인(STL11), 제 1 클럭 라인(CL11), 제 2 클럭 라인(CL22) 및 방전용 전원 라인(VSL)은 데이터 라인과 실질적으로 평행하다.
비표시 영역의 수직 라인(STL11)은 수직 개시 신호(STV)를 전송하며, 제 1 클럭 라인(CL11)은 제 1 클럭 신호(CLK1)를 전송하며, 제 2 클럭 라인(CL22)은 제 2 클럭 신호(CLK2)를 전송하며, 그리고 방전용 전원 라인(VSL)은 방전용 전압(VSS)을 전송한다. 이때, 수직 개시 신호(STV), 제 1 클럭 신호(CLK1) 및 제 2 클럭 신호(CLK2)는 타이밍 컨트롤러로부터 제공될 수 있다. 즉, 비표시 영역의 수직 라인(STL11), 제 1 클럭 라인(CL11) 및 제 2 클럭 라인(CL22)은 타이밍 컨트롤러로부터 출력된 수직 개시 신호(STV), 제 1 클럭 신호(CLK1) 및 제 2 클럭 신호(CLK2)를 공급받을 수 있다. 한편, 방전용 전압(VSS)은 도시되지 않은 전원 공급부로부터 제공될 수 있다.
표시 영역(AR1)의 수직 라인(STL1), 제 1 클럭 라인(CL1) 및 제 2 클럭 라인(CL2)은 데이터 라인과 실질적으로 평행하다. 표시 영역(AR1)의 수직 라인(STL1), 제 1 클럭 라인(CL1) 및 제 2 클럭 라인(CL2)은 인접한 화소들 사이에 위치한다.
표시 영역(AR1)의 수직 라인(STL1)은 수직 개시 신호(STV)를 전송하며, 제 1 클럭 라인(CL1)은 제 1 클럭 신호(CLK1)를 전송하며, 그리고 제 2 클럭 라인(CL2)은 제 2 클럭 신호(CLK2)를 전송한다. 이때, 수직 개시 신호(STV), 제 1 클럭 신호(CLK1) 및 제 2 클럭 신호(CLK2)는 데이터 드라이버(136)로부터 제공될 수 있다. 즉, 표시 영역(AR1)의 수직 라인(STL1), 제 1 클럭 라인(CL1) 및 제 2 클럭 라인(CL2)은 데이터 드라이버(136)로부터 출력된 수직 개시 신호(STV), 제 1 클럭 신호(CLK1) 및 제 2 클럭 신호(CLK2)를 공급받을 수 있다.
비표시 영역(AR2)의 수직 라인(STL11)에 공급되는 수직 개시 신호(STV)는 표시 영역(AR1)의 수직 라인(STL1)에 공급되는 수직 개시 신호(STV)와 동일하며, 비표시 영역(AR2)의 제 1 클럭 라인(CL11)에 공급되는 제 1 클럭 신호(CLK1)는 표시 영역(AR1)의 제 1 클럭 라인(CL1)에 공급되는 제 1 클럭 신호(CLK1)와 동일하며, 그리고 비표시 영역(AR2)의 제 2 클럭 라인(CL22)에 공급되는 제 2 클럭 신호(CLK2)는 표시 영역(AR1)의 제 2 클럭 라인(CL2)에 공급되는 제 2 클럭 신호(CLK2)와 동일하다.
비표시 구동부(ND)들 중 몇 개의 비표시 구동부(ND)들은 비표시 영역(AR2)의 제 1 클럭 라인(CL11)에 공통으로 접속되며, 나머지 비표시 구동부(ND)들은 비표시 영역(AR2)의 제 2 클럭 라인(CL22)에 공통으로 접속된다. 예를 들어, 도 3에 도시된 바와 같이, 홀수 번째 스테이지(ST1, ST3, ...)의 비표시 구동부(ND)들은 제 1 클럭 라인(CL11)에 공통으로 접속되며, 짝수 번째 스테이지들(ST2, ..., STi)의 비표시 구동부(ND)들은 제 2 클럭 라인(CL22)에 공통으로 접속될 수 있다. 여기서, 비표시 구동부(ND)들 중 한 프레임 기간(FR)에서 가장 먼저 구동되는 비표시 구동부(NDn)는 수직 라인(STL11)에 더 접속될 수 있다.
표시 영역(AR1)의 데이터 라인을 따라 일렬로 배치된 표시 구동부(DD)들 중 몇 개의 표시 구동부(DD)들은 표시 영역(AR1)의 제 1 클럭 라인(CL1)에 공통으로 접속되며, 나머지 표시 구동부(DD)들은 표시 영역(AR1)의 제 2 클럭 라인(CL2)에 공통으로 접속된다. 예를 들어, 도 3에 도시된 바와 같이, 홀수 번째 스테이지(ST1, ST3, ...)의 표시 구동부(DD)들은 표시 영역(AR1)의 제 1 클럭 라인(CL1)에 공통으로 접속되며, 짝수 번째 스테이지(ST2, ..., STi)의 표시 구동부(DD)들은 표시 영역(AR1)의 제 2 클럭 라인(CL2)에 공통으로 접속될 수 있다. 여기서, 표시 구동부(DD)들 중 한 프레임 기간(FR)에서 가장 먼저 구동되는 표시 구동부(DDn)는 수직 라인(STL1)에 더 접속될 수 있다.
도 4는 도 3의 수직 라인(STL11, STL1), 제 1 클럭 라인(CL11, CL1) 및 제 2 클럭 라인(CL22, CL2)을 통해 전송되는 수직 개시 신호(STV), 제 1 클럭 신호(CLK1) 및 제 2 클럭 신호(CLK2)에 대한 파형 및 이 신호들을 근거로 출력된 게이트 신호들의 파형을 나타낸 도면이다.
도 4에 도시된 바와 같이, 제 1 클럭 신호(CLK1)는 제 2 클럭 신호(CLK2)에 대하여 180도 반전된 위상을 갖는다.
제 1 및 제 2 클럭 신호(CLK1, CLK2)는 각 스테이지(ST1 내지 STi)의 게이트 신호를 생성하는데 사용되는 신호들로서, 각 스테이지(ST1 내지 STi)는 이들 제 1 및 제 2 클럭 신호들(CLK1, CLK2) 중 어느 하나를 공급받아 게이트 신호를 출력한다. 예를 들어, 홀수 번째 스테이지들(ST1, ST3, ...)은 제 1 클럭 신호(CLK1)를 사용하여 게이트 신호를 출력하며, 짝수 번째 스테이지들(ST2, ..., STi)은 제 2 클럭 신호(CLK2)를 사용하여 게이트 신호를 출력한다.
제 1 클럭 신호(CLK1)는 주기적으로 고전압 및 저전압을 갖는 펄스 신호로서, 제 1 클럭 신호(CLK1)의 고전압은 이후 설명될 스테이지 내의 스위칭소자를 턴-온 시킬 수 있는 레벨을 갖는다. 마찬가지로, 제 2 클럭 신호(CLK2)는 주기적으로 고전압 및 저전압을 갖는 펄스 신호로서, 제 2 클럭 신호(CLK2)의 고전압은 이후 설명될 스테이지 내의 스위칭소자를 턴-온 시킬 수 있는 레벨을 갖는다.
제 1 클럭 신호(CLK1)의 저전압은 이후 설명될 스테이지 내의 스위칭소자를 턴-오프 시킬 수 있는 레벨을 갖는다. 마찬가지로, 제 2 클럭 신호(CLK2)의 저전압은 이후 설명될 스테이지 내의 스위칭소자를 턴-오프 시킬 수 있는 레벨을 갖는다.
제 1 클럭 신호(CLK1)의 저전압은 전술된 방전용 전압(VSS)과 동일할 수 있다. 마찬가지로, 제 2 클럭 신호(CLK2)의 저전압은 전술된 방전용 전압(VSS)과 동일할 수 있다.
수직 개시 신호(STV)는 한 프레임 기간(FR) 중 시간적으로 가장 먼저 구동되는 제 1 스테이지(ST1)에 공급된다. 수직 개시 신호(STV)는 그 제 1 스테이지(ST1)를 세트 시키는 역할을 한다.
수직 개시 신호(STV)는 한 프레임 기간(FR)에서 제 1 및 제 2 클럭 신호들(CLK1, CLK2)보다 가장 먼저 출력된다. 각 클럭 신호(CLK1, CLK2)는 한 프레임 기간(FR) 동안 여러 번의 고전압을 갖지만, 수직 개시 신호(STV)는 그 한 프레임 기간(FR) 동안 단 한번 고전압을 갖는다.
도 4에는 위상차를 갖는 2종의 클럭 신호들(CLK1, CLK2), 즉 2상의 클럭 신호들이 사용되는 예가 나타나 있으나, 이 외에도 위상차를 갖는 3상 이상의 클럭 신호들이 사용될 수도 있다.
한편, 도시되지 않았지만, 제 1 및 제 2 클럭 신호들(CLK1, CLK2)은 중첩되게 출력될 수 있다. 예를 들어, 제 1 클럭 신호(CLK1)의 하이 구간이 전반부 구간과 후반부 구간으로 구분되고, 마찬가지로 제 2 클럭 신호(CLK2)의 하이 구간이 전반부 구간과 후반부 구간으로 구분될 때, 제 1 클럭 신호(CLK1)의 후반부 구간과 제 2 클럭 신호(CLK2)의 전반부 구간이 시간적으로 중첩될 수 있다.
또한, 수직 개시 신호(STV)는 제 1 및 제 2 클럭 신호들(CLK1, CLK2) 중 어느 하나와 중첩될 수 있다. 이때, 수직 개시 신호는 그 클럭 신호와 완전히 중첩되거나 또는 일부 중첩될 수 있다.
이하, 도 5를 참조로 하여 각 스테이지(ST1 내지 STi)의 구성을 상세히 설명하면 다음과 같다. 한편, 각 스테이지(ST1 내지 STi)의 구성은 실질적으로 동일하므로 어느 하나의 제 n 스테이지를 대표적으로 설명한다.
도 5는 도 1의 제 n 스테이지에 대한 블록 구성도이다.
제 n 스테이지(STn)는, 예를 들어, 도 5에 도시된 바와 같이, 하나의 표시 구동부(DDn) 및 하나의 비표시 구동부(NDn)를 포함할 수 있다.
제 n 스테이지(STn)는 세트 제어 신호로서 제 n-1 게이트 신호(GSn-1)를 공급받고, 리세트 제어 신호로서 제 n+1 게이트 신호(GSn+1)를 공급받을 수 있다.
제 n-1 게이트 신호(GSn-1)는 제 n-1 스테이지로부터 출력되며, 제 n+1 게이트 신호(GSn+1)는 제 n+1 스테이지로부터 출력된다. 한편, 스테이지의 구성에 따라 세트 제어 신호는 제 n-y 게이트 신호(y는 2보다 크고 n보다 작은 자연수)와 같이 더 전단에 위치한 스테이지로부터로부터 출력된 게이트 신호일 수 있으며, 리세트 제어 신호는 제 n+z 게이트 신호(z는 2보다 큰 자연수)와 같이 더 후단에 위치한 스테이지로부터 출력된 게이트 신호일 수 있다. 단, 제 n 스테이지(STn)가 한 프레임 기간(FR) 중 가장 먼저 구동되는 제 1 스테이지(ST1)일 경우, 제 n 스테이지(STn)는 전단 스테이지로부터의 게이트 신호 대신 수직 개시 신호(STV)를 공급받아 세트된다. 또한, 제 n 스테이지(STn)가 한 프레임 기간(FR) 중 가장 마지막으로 구동되는 제 i 스테이지(STi)일 경우, 제 n 스테이지(STn)는 수직 개시 신호(STV) 또는 더미 게이트 신호를 공급받아 리세트된다.
제 n-1 게이트 신호(GSn-1)는 표시 구동부(DDn) 및 비표시 구동부(NDn) 중 적어도 하나에 공급될 수 있다. 도 5에는 제 n-1 게이트 신호(GSn-1)가 표시 구동부(DDn) 및 비표시 구동부(NDn)에 모두 공급되는 하나의 예가 나타나 있다. 이와 같은 경우, 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n-1 스테이지의 표시 구동부로부터 출력된 제 n-1 게이트 신호(GSn-1)를 공급받으며, 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n-1 스테이지의 비표시 구동부로부터 출력된 제 n-1 게이트 신호(GSn-1)를 공급받을 수 있다. 이와 달리, 제 n 스테이지(STn)의 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 제 n-1 스테이지의 표시 구동부로부터 출력된 제 n-1 게이트 신호(GSn-1)를 공통으로 공급받을 수 있다. 또한 이와 달리, 제 n 스테이지(STn)의 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 제 n-1 스테이지의 비표시 구동부로부터 출력된 제 n-1 게이트 신호(GSn-1)를 공통으로 공급받을 수 있다.
제 n+1 게이트 신호(GSn+1)는 표시 구동부(DDn) 및 비표시 구동부(NDn) 중 적어도 하나에 공급될 수 있다. 도 5에는 제 n+1 게이트 신호(GSn+1)가 표시 구동부(DDn) 및 비표시 구동부(NDn)에 모두 공급되는 하나의 예가 나타나 있다. 이와 같은 경우, 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n+1 스테이지의 표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1)를 공급받으며, 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n+1 스테이지의 비표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1)를 공급받을 수 있다. 이와 달리, 제 n 스테이지(STn)의 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 제 n+1 스테이지의 표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1)를 공통으로 공급받을 수 있다. 또한 이와 달리, 제 n 스테이지(STn)의 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 제 n+1 스테이지의 비표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1)를 공통으로 공급받을 수 있다.
클럭 신호는 표시 구동부(DDn) 및 비표시 구동부(NDn) 중 적어도 하나에 공급될 수 있다. 도 5에는 제 1 클럭 신호(CLK1)가 표시 구동부(DDn) 및 비표시 구동부(NDn)에 모두 공급되는 하나의 예가 나타나 있다. 이때, 표시 구동부(DDn)에 공급되는 제 1 클럭 신호(CLK1)와 비표시 구동부(NDn)에 공급되는 제 1 클럭 신호(CLK1)는 서로 다른 클럭 라인을 통해 제공될 수 있다. 예를 들어, 표시 구동부(DDn)는 표시 영역(AR1)에 위치한 제 1 클럭 라인(CL1)으로부터 제 1 클럭 신호(CLK1)를 공급받으며, 비표시 구동부(NDn)는 비표시 영역(AR2)에 위치한 다른 제 1 클럭 라인(CL11)으로부터 제 1 클럭 신호(CLK1)를 공급받을 수 있다. 이와 달리, 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 표시 영역(AR1)에 위치한 제 1 클럭 라인(CL1)으로부터 제 1 클럭 신호(CLK1)를 공통으로 공급받을 수 있다. 또한, 이와 달리 표시 구동부(DDn) 및 비표시 구동부(NDn)는 모두 비표시 영역(AR2)에 위치한 제 1 클럭 라인(CL11)으로부터 제 1 클럭 신호(CLK1)를 공통으로 공급받을 수 있다.
제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n-1 게이트 신호(GSn-1)와 같은 세트 제어 신호에 의해 세트된다. 세트된 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 1 클럭 신호(CLK1)를 이용하여 제 n 게이트 신호(GSn)를 생성하고, 이 제 n 게이트 신호(GSn)를 제 n 게이트 라인(GLn)으로 공급한다. 이때, 제 n 스테이지(STn)의 표시 구동부(DDn)로부터 출력된 제 n 게이트 신호(GSn)는 제 n-1 스테이지 및 제 n+1 스테이지 중 적어도 하나에 더 공급될 수 있다. 예를 들어, 그 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 표시 구동부 및 제 n-1 스테이지의 표시 구동부로 공급될 수 있다.
제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n+1 게이트 신호(GSn+1)와 같은 리세트 제어 신호에 의해 리세트된다. 리세트된 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n 게이트 신호(GSn)의 출력을 차단한다. 이를 위해, 예를 들어, 리세트된 제 n 스테이지(STn)의 표시 구동부(DDn)는 자신에게 입력된 제 1 클럭 신호(CLK1)가 제 n 게이트 라인(GLn)으로 출력되는 것을 차단한다. 한편, 제 n 게이트 라인(GLn)의 신호 안정화를 위해, 리세트된 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n 게이트 라인(GLn)으로 방전용 전압(VSS)을 출력하는 동작을 더 수행할 수도 있다.
제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n-1 게이트 신호(GSn-1)와 같은 세트 제어 신호에 의해 세트된다. 세트된 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 1 클럭 신호(CLK1)를 이용하여 제 n 게이트 신호(GSn)를 생성하고, 이 제 n 게이트 신호(GSn)를 제 n 게이트 라인(GLn)으로 공급한다. 이때, 제 n 스테이지(STn)의 비표시 구동부(NDn)로부터 출력된 제 n 게이트 신호(GSn)는 제 n-1 스테이지 및 제 n+1 스테이지 중 적어도 하나에 더 공급될 수 있다. 예를 들어, 그 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 비표시 구동부 및 제 n-1 스테이지의 비표시 구동부로 공급될 수 있다.
제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n+1 게이트 신호(GSn+1)와 같은 리세트 제어 신호에 의해 리세트된다. 리세트된 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n 게이트 신호(GSn)의 출력을 차단한다. 이를 위해, 예를 들어, 리세트된 제 n 스테이지(STn)의 비표시 구동부(NDn)는 자신에게 입력된 제 1 클럭 신호(CLK1)가 제 n 게이트 라인(GLn)으로 출력되는 것을 차단한다. 한편, 제 n 게이트 라인(GLn)의 신호 안정화를 위해, 리세트된 제 n 스테이지(STn)의 표시 구동부(DDn)는 제 n 게이트 라인(GLn)으로 방전용 전압(VSS)을 출력하는 동작을 더 수행할 수 있다.
한편, 도 5에 도시된 구조와 달리, 제 n 스테이지(STn)의 비표시 구동부(NDn)는 게이트 라인에 접속되지 않을 수도 있다. 이와 같은 경우, 제 n 스테이지(STn)의 비표시 구동부(NDn)로 출력된 제 n 게이트 신호(GSn)는 제 n+1 스테이지 및 제 n-1 스테이지들 중 적어도 하나로만 공급된다. 즉, 제 n 스테이지(STn)의 비표시 구동부(NDn)로부터의 제 n 게이트 신호(GSn)는 제 n 게이트 라인(GLn)을 포함한 어떠한 게이트 라인으로도 인가되지 않는다. 이와 같은 경우, 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n 스테이지(STn)의 표시 구동부(DDn)의 동작을 제어한다. 예를 들어, 제 n 스테이지(STn)의 비표시 구동부(NDn)는 제 n 스테이지(STn)의 표시 구동부(DDn)를 리세트시킬 수 있다.
도 6은 도 5의 제 n 스테이지(STn)에 대한 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 6에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함할 수 있다.
제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1)는 외부로부터의 세트 제어 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 충전한다. 세트 제어 신호는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)일 수 있다. 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1)는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n-1 스테이지의 출력 단자와 제 n 스테이지(STn)의 세트 노드(Q)를 전기적으로 연결한다. 제 n-1 스테이지는 이의 출력 단자를 통해 제 n-1 게이트 신호(GSn-1)를 출력한다.
제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2)는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호에 따라 제 n 게이트 라인(GLn)으로 제 n 게이트 신호(GSn)를 공급한다. 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2)는 제 1 클럭 신호(CLK1)를 제 n 게이트 신호(GSn)로서 출력한다. 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2)는 제 n 스테이지(STn)의 세트 노드(Q)의 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 표시 영역(AR1)의 제 1 클럭 라인(CL1)과 제 n 게이트 라인(GLn)을 전기적으로 연결한다. 이때, 출력 스위칭소자(Tr2)는 제 n 표시 구동부(DDn)의 출력 단자(OT1)를 통해 제 n 게이트 라인(GLn)에 연결된다.
제 n 표시 구동부(DDn)의 커패시터(C1)는 제 n 스테이지(STn)의 세트 노드(Q)와 제 n 게이트 라인(GLn) 사이에 접속된다. 한편, 이 커패시터(C1)는 출력 스위칭소자(Tr2)의 게이트 전극과 드레인 전극 사이의 기생 커패시터(C1)로 대체될 수 있다. 여기서, 출력 스위칭소자(Tr2)의 드레인 전극은 제 n 표시 구동부(DDn)의 출력 단자(OT1)에 해당한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 6에 도시된 바와 같이, 세트 스위칭소자(Tr11), 출력 스위칭소자(Tr22), 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 반전부(INV), 홀딩 스위칭소자(Tr55), 리세트 스위칭소자(Tr66) 및 커패시터(C11)를 포함한다.
제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11)는 외부로부터의 세트 제어 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 충전한다. 세트 제어 신호는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)일 수 있다. 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr1)는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n-1 스테이지의 출력 단자와 제 n 스테이지(STn)의 세트 노드(Q)를 전기적으로 연결한다. 제 n-1 스테이지는 이의 출력 단자를 통해 제 n-1 게이트 신호(GSn-1)를 출력한다.
제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호에 따라 제 n 게이트 라인(GLn)으로 제 n 게이트 신호(GSn)를 공급한다. 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 1 클럭 신호(CLK1)를 제 n 게이트 신호(GSn)로서 출력한다. 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 n 스테이지(STn)의 세트 노드(Q)의 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 비표시 영역(AR2)의 제 1 클럭 라인(CL11)과 제 n 게이트 라인(GLn)을 전기적으로 연결한다. 이때, 출력 스위칭소자(Tr2)는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 통해 제 n 게이트 라인(GLn)에 연결된다.
제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31)는 제 n 스테이지(STn)의 리세트 노드(Qb)의 신호에 따라 제 n 게이트 라인(GLn)을 방전시킨다. 제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31)는 제 n 스테이지(STn)의 리세트 노드(Qb)의 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 게이트 라인(GLn)과 방전용 전원 라인(VSL)을 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 제 2 출력 방전 스위칭소자(Tr32)는 외부로부터의 리세트 제어 신호에 따라 제 n 게이트 라인(GLn)을 방전시킨다. 리세트 제어 신호는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)일 수 있다. 제 n 비표시 구동부(NDn)의 제 2 출력 방전 스위칭소자(Tr32)는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 게이트 라인(GLn)과 방전용 전원 라인(VSL)을 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 반전부(INV)는 외부로부터의 제 1 제어 신호 및 제 2 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 충전 및 방전시킨다. 이를 위해, 제 n 비표시 구동부(NDn)의 반전부(INV)는 제 1 반전 스위칭소자(Tr41) 및 제 2 반전 스위칭소자(Tr42)를 포함할 수 있다.
제 n 비표시 구동부(NDn)의 제 1 반전 스위칭소자(Tr41)는 제 1 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 충전한다. 제 1 제어 신호는 비표시 영역(AR2)에 위치한 제 1 클럭 라인(CL11)으로부터의 제 1 클럭 신호(CLK1)일 수 있다. 제 n 비표시 구동부(NDn)의 제 1 반전 스위칭소자(Tr41)는 제 1 클럭 신호(CLK1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 비표시 영역(AR2)의 제 1 클럭 라인(CL11)과 제 n 스테이지(STn)의 리세트 노드(Qb)를 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 2 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 방전한다. 제 2 제어 신호는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호일 수 있다. 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 리세트 노드(Qb)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 홀딩 스위칭소자(Tr55)는 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 방전한다. 제 n 비표시 구동부(NDn)의 홀딩 스위칭소자(Tr55)는 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 세트 노드(Q)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 리세트 스위칭소자(Tr66)는 외부로부터의 리세트 제어 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 방전한다. 리세트 제어 신호는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)일 수 있다. 제 n 비표시 구동부(NDn)의 리세트 스위칭소자(Tr66)는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 세트 노드(Q)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
제 n 비표시 구동부(NDn)의 커패시터(C11)는 제 n 스테이지(STn)의 세트 노드(Q)와 제 n 게이트 라인(GLn) 사이에 접속된다. 한편, 이 커패시터(C11)는 출력 스위칭소자(Tr22)의 게이트 전극과 드레인 전극 사이의 기생 커패시터로 대체될 수 있다. 여기서, 출력 스위칭소자(Tr22)의 드레인 전극은 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 해당한다.
제 n 스테이지(STn)의 세트 노드(Q) 및 리세트 노드(Qb) 중 적어도 하나는 제 n 비표시 구동부(NDn) 및 제 n 표시 구동부(DDn) 중 적어도 하나에 위치할 수 있다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 6의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 세트 스위칭소자 및 출력 스위칭소자는 세트 노드(Q)에 공통으로 접속된다. 그리고, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
일반적으로, 출력 스위칭소자는 큰 부하인 게이트 라인에 연결되므로, 다른 스위칭소자에 비하여 더 큰 전류 구동 능력을 필요로 한다. 이로 인해, 출력 스위칭소자는 다른 스위칭소자에 비하여 큰 채널을 갖는다. 또한, 세트 스위칭소자는 그러한 출력 스위칭소자를 온전하게 턴-온시키기 위한 전압을 세트 노드로 공급하여야 하므로 이 세트 스위칭소자 또한 다른 스위칭소자에 비하여 큰 채널을 갖는다.
도 6의 구조에 따르면, 출력 스위칭소자들(Tr2, TR22)과 세트 스위칭소자들(Tr1, Tr11)이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되는 바, 비표시 영역(AR2)에 위치한 출력 스위칭소자(Tr22)의 채널 및 세트 스위칭소자(Tr11)의 채널이 다소 작아질 수 있다. 이는 비표시 영역(AR2)에서 위치한 출력 스위칭소자(Tr22) 및 세트 스위칭소자(Tr11)의 크기가 작아질 수 있음을 의미한다. 이와 같이 비표시 영역(AR2)에서의 출력 스위칭소자(Tr22) 및 세트 스위칭소자(Tr11)의 점유 면적이 작아지면, 비표시 영역(AR2)의 면적이 감소될 수 있는 바, 이에 따라 표시 장치의 베젤(bezel)부 면적이 더 줄어들 수 있다. 한편, 각 출력 스위칭소자의 채널의 감소로 인해 각 출력 스위칭소자의 개별 전류 구동 능력은 저하되지만, 그러한 출력 스위칭소자들이 하나의 게이트 라인에 병렬로 접속되어 그 게이트 라인을 동시에 구동하므로 게이트 라인은 정상적으로 충전될 수 있다.
또한, 커패시터(C11, C1)들 역시 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되는 바, 이에 의해 베젤부의 면적이 줄어들 수 있다.
한편, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
또한, 도 6에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
이어서, 도 4 및 도 6을 참조로 하여 제 n 스테이지(STn)의 동작을 상세히 설명하면 다음과 같다.
1) 세트 기간(Ts)
도 4에 도시된 바와 같이, 제 n 스테이지(STn)의 세트 기간(Ts)에 제 n-1 스테이지로부터 하이 레벨의 전압을 갖는 제 n-1 게이트 신호(GSn-1)가 출력되는 바, 이 제 n-1 게이트 신호(GSn-1)는 제 n 표시 구동부(DDn)에 구비된 세트 스위칭소자(Tr1)의 게이트 전극 및 제 n 비표시 구동부(NDn)에 구비된 세트 스위칭소자(Tr11)의 게이트 전극으로 인가된다. 그러면, 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1) 및 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11)가 턴-온되며, 이 턴-온된 각 세트 스위칭소자(Tr1, Tr11)를 통해 하이 상태의 제 n-1 게이트 신호(GSn-1)가 제 n 스테이지(STn)의 세트 노드(Q)에 인가된다. 이에 따라, 세트 노드(Q)가 충전되고, 이 충전된 세트 노드(Q)에 게이트 전극을 통해 접속된 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2), 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22) 및 제 2 반전 스위칭소자(Tr42)가 턴-온된다. 한편, 도 4에 도시된 바와 같이, 이 세트 기간(Ts)에 제 1 클럭 신호(CLK1)는 저전압으로 유지되므로, 이 저전압의 제 1 클럭 신호(CLK1)를 게이트 전극을 통해 공급받는 제 1 반전 스위칭소자(Tr41)는 턴-오프된다.
턴-온된 제 2 반전 스위칭소자(Tr42)를 통해 제 n 스테이지(STn)의 리세트 노드(Qb)로 방전용 전압(VSS)이 인가된다. 이에 따라 리세트 노드(Qb)가 방전되고, 이 방전된 리세트 노드(Qb)에 게이트 전극을 통해 접속된 홀딩 스위칭소자(Tr55) 및 제 1 출력 방전 스위칭소자(Tr31)가 턴-오프된다. 한편, 도 4에 도시된 바와 같이, 이 세트 기간(Ts)에 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)는 저전압으로 유지되므로, 이러한 저전압의 제 n+1 게이트 신호(GSn+1)를 게이트 전극을 통해 공급받는 리세트 스위칭소자(Tr66) 및 제 2 출력 방전 스위칭소자(Tr32)는 턴-오프된다.
이와 같이 제 n 스테이지(STn)의 세트 기간(Ts)에 세트 노드(Q)가 고전압으로 충전되는 반면, 리세트 노드(Qb)가 저전압으로 방전됨에 따라 제 n 스테이지(STn)가 세트된다.
2) 출력 기간(To)
도 4에 도시된 바와 같이, 제 n 스테이지(STn)의 출력 기간(To)에 제 n-1 게이트 신호(GSn-1)가 저전압으로 천이함에 따라 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1) 및 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11)가 턴-오프된다. 이에 따라, 이 출력 기간(To)에 제 n 스테이지(STn)의 세트 노드(Q)가 플로팅(floating) 상태로 된다. 따라서, 세트 노드(Q)는 전술된 세트 기간(Ts)에 인가되었던 고전압에 의해 계속 충전 상태로 유지되므로, 그 세트 노드(Q)에 게이트 전극을 통해 접속된 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2), 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22) 및 제 2 반전 스위칭소자(Tr42)는 턴-온상태로 유지된다.
이 출력 기간(To)에 고전압을 갖는 제 1 클럭 신호(CLK1)가 턴-온 상태인 각 출력 스위칭소자(Tr2, Tr22)로 인가된다. 이때, 각 출력 스위칭소자(Tr2, Tr22)에 형성된 각 기생 커패시터(C1, C11)의 커플링 현상에 의해, 제 1 클럭 신호(CLK1)가 각 출력 스위칭소자(Tr2, Tr22)로 인가될 때 세트 노드(Q)의 신호가 부트스트랩핑(bootstrapping)된다. 따라서, 턴-온된 각 출력 스위칭소자(Tr2, Tr22)는 거의 손실없이 제 1 클럭 신호(CLK1)를 제 n 게이트 신호(GSn)로서 출력한다.
제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2)로부터 출력된 제 n 게이트 신호(GSn)는 제 n 표시 구동부(DDn)의 출력 단자(OT1)를 통해 제 n 게이트 라인(GLn)으로 공급되고, 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)로부터 출력된 제 n 게이트 신호(GSn)는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 통해 제 n 게이트 라인(GLn)으로 공급된다.
한편, 제 n 표시 구동부(DDn)로부터의 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 표시 구동부 및 제 n+1 스테이지의 비표시 구동부 중 적어도 하나에 더 공급될 수 있다. 예를 들어, 제 n 표시 구동부(DDn)로부터의 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 표시 구동부에 구비된 세트 스위칭소자와, 제 n+1 스테이지의 비표시 구동부에 구비된 세트 스위칭소자 중 적어도 하나에 더 공급될 수 있다. 이때, 그 제 n 게이트 신호(GSn)는 제 n+1 스테이지에 구비된 각 세트 스위칭소자의 게이트 전극 및 드레인 전극으로 인가된다. 제 n+1 스테이지의 표시 구동부 및 비표시 구동부는 제 n 게이트 신호(GSn)에 의해 세트된다.
또한, 제 n 표시 구동부(DDn)로부터의 제 n 게이트 신호(GSn)는 제 n-1 스테이지의 비표시 구동부에 더 공급될 수 있다. 예를 들어, 제 n 표시 구동부(DDn)로부터의 제 n 게이트 신호(GSn)는 제 n-1 스테이지의 비표시 구동부에 구비된 리세트 스위칭소자 및 제 2 출력 방전 스위칭소자에 더 공급될 수 있다. 이때, 그 제 n 게이트 신호(GSn)는 제 n-1 스테이지에 구비된 리세트 스위칭소자의 게이트 전극 및 제 2 출력 방전 스위칭소자의 게이트 전극으로 인가된다. 제 n-1 스테이지의 비표시 구동부는 제 n 게이트 신호(GSn)에 의해 리세트된다.
한편, 제 n 비표시 구동부(NDn)로부터의 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 표시 구동부 및 제 n+1 스테이지의 비표시 구동부 중 적어도 하나에 더 공급될 수 있다. 예를 들어, 제 n 비표시 구동부(NDn)로부터의 제 n 게이트 신호(GSn)는 제 n+1 스테이지의 표시 구동부에 구비된 세트 스위칭소자와, 제 n+1 스테이지의 비표시 구동부에 구비된 세트 스위칭소자 중 적어도 하나에 더 공급될 수 있다. 이때, 그 제 n 게이트 신호(GSn)는 각 세트 스위칭소자의 게이트 전극 및 드레인 전극으로 인가된다. 제 n+1 스테이지의 표시 구동부 및 비표시 구동부는 제 n 게이트 신호(GSn)에 의해 세트된다.
또한, 제 n 비표시 구동부(NDn)로부터의 제 n 게이트 신호(GSn)는 제 n-1 스테이지의 비표시 구동부에 더 공급될 수 있다. 예를 들어, 제 n 비표시 구동부(NDn)로부터의 제 n 게이트 신호(GSn)는 제 n-1 스테이지의 비표시 구동부에 구비된 리세트 스위칭소자 및 제 2 출력 방전 스위칭소자에 더 공급될 수 있다. 이때, 그 제 n 게이트 신호(GSn)는 리세트 스위칭소자의 게이트 전극 및 제 2 출력 방전 스위칭소자의 게이트 전극으로 인가된다. 제 n-1 스테이지의 비표시 구동부는 제 n 게이트 신호(GSn)에 의해 리세트된다.
3) 리세트 기간(Trs)
도 4에 도시된 바와 같이, 제 n 스테이지(STn)의 리세트 기간(Trs)에 제 n+1 스테이지로부터 고전압을 갖는 제 n+1 게이트 신호(GSn+1)가 출력되는 바, 이 고전압의 제 n+1 게이트 신호(GSn+1)는 제 n 비표시 구동부(NDn)에 구비된 리세트 스위칭소자(Tr66)의 게이트 전극 및 제 2 출력 방전 스위칭소자(Tr32)의 게이트 전극으로 인가된다. 그러면, 리세트 스위칭소자(Tr66) 및 제 2 출력 방전 스위칭소자(Tr32)가 턴-온된다.
턴-온된 제 2 출력 방전 스위칭소자(Tr32)를 통해 방전용 전원 라인(VSL)으로부터의 방전용 전압(VSS)이 제 n 게이트 라인(GLn)에 인가된다. 이에 따라 제 n 게이트 라인(GLn)이 방전된다.
턴-온된 리세트 스위칭소자(Tr66)를 통해 방전용 전원 라인(VSL)으로부터의 방전용 전압(VSS)이 제 n 스테이지(STn)의 세트 노드(Q)로 공급된다. 그러면, 세트 노드(Q)가 방전되고, 그 방전된 세트 노드(Q)에 게이트 전극을 통해 접속된 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22), 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42) 및 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2)가 턴-오프된다.
이와 같이 제 n 스테이지(STn)의 리세트 기간(Trs)에 세트 노드(Q)가 저전압으로 방전되는 반면, 리세트 노드(Qb)가 고전압으로 충전됨에 따라 제 n 스테이지(STn)가 리세트된다.
한편, 도 4에 도시된 바와 같이, 이 리세트 기간(Ts)의 바로 다음 기간(T)에 고전압을 갖는 제 1 클럭 신호(CLK1)가 제 1 반전 스위칭소자(Tr41)의 게이트 전극 및 드레인 전극에 인가된다. 이에 따라, 제 1 반전 스위칭소자(Tr41)가 턴-온된다.
턴-온된 제 1 반전 스위칭소자(Tr41)를 통해 고전압의 제 1 클럭 신호(CLK1)가 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된다. 따라서, 리세트 노드(Qb)가 고전압으로 충전되고, 그 충전된 리세트 노드(Qb)에 게이트 전극을 통해 접속된 홀딩 스위칭소자(Tr55) 및 제 1 출력 방전 스위칭소자(Tr31)가 턴-온된다.
턴-온된 홀딩 스위칭소자(Tr55)를 통해 방전용 전원 라인(VSL)으로부터의 방전용 전압(VSS)이 세트 노드(Q)로 공급된다. 따라서, 세트 노드(Q)가 방전된다.
턴-온된 제 1 출력 방전 스위칭소자(Tr31)를 통해 방전용 전원 라인(VSL)으로부터의 방전용 전압(VSS)이 제 n 게이트 라인(GLn)으로 공급된다. 따라서, 제 n 게이트 라인(GLn)이 방전된다.
한편, 제 1 클럭 신호(CLK1)는 주기적으로 고전압을 갖는 바, 그 제 1 클럭 신호(CLK1)가 고전압을 가질 때마다, 리세트된 제 n 스테이지(STn)의 제 1 반전 스위칭소자(Tr41)가 턴-온되어 리세트 노드(Qb)가 제 1 클럭 신호(CLK1)에 의해 충전된다. 이 리세트 노드(Qb)가 충전될 때마다 홀딩 스위칭소자(Tr55) 및 제 1 출력 방전 스위칭소자(Tr31)가 턴-온되어 세트 노드(Q) 및 제 n 게이트 라인(GLn)이 방전용 전압(VSS)으로 안정화된다. 결국, 리세트된 제 n 스테이지(STn)의 리세트 노드(Qb) 및 제 n 게이트 라인(GLn)은, 그 제 n 스테이지(STn)가 다시 세트될 때까지 제 1 클럭 신호(CLK1)에 맞춰 주기적으로 방전된다.
도 7은 도 5의 제 n 스테이지(STn)에 대한 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 7에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함한다.
도 7에 도시된 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)는 전술된 도 6의 그것들과 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 7에 도시된 바와 같이, 세트 스위칭소자(Tr11), 출력 스위칭소자(Tr22), 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 반전부(INV), 홀딩 스위칭소자(Tr55), 리세트 스위칭소자(Tr66) 및 커패시터(C11)를 포함한다.
도 7에 도시된 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11), 반전부(INV), 홀딩 스위칭소자(Tr55) 및 리세트 스위칭소자(Tr66)는 전술된 도 6의 그것들과 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
도 7에 도시된 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호에 따라 제 n+1 스테이지 및 제 n-1 스테이지로 게이트 신호를 공급한다. 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 1 클럭 신호(CLK1)를 제 n 게이트 신호(GSn)로서 출력한다. 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22)는 제 n 스테이지(STn)의 세트 노드(Q)에 인가된 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 비표시 영역(AR2)의 제 1 클럭 라인(CL11), 제 n+1 스테이지 및 제 n-1 스테이지를 전기적으로 연결한다. 이때, 출력 스위칭소자(Tr22)는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 통해 제 n+1 스테이지 및 제 n-1 스테이지에 연결된다.
도 7에 도시된 제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31)는 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된 신호에 따라 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 방전시킨다. 제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31)는 제 n 스테이지(STn)의 리세트 노드(Qb)의 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 비표시 구동부(NDn)의 출력 단자(OT11)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
도 7에 도시된 제 n 비표시 구동부(NDn)의 제 2 출력 방전 스위칭소자(Tr32)는 외부로부터의 리세트 제어 신호에 따라 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 방전시킨다. 리세트 제어 신호는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)일 수 있다. 제 n 비표시 구동부(NDn)의 제 2 출력 방전 스위칭소자(Tr32)는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 비표시 구동부(NDn)의 출력 단자(OT11)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
도 7에 도시된 제 n 비표시 구동부(NDn)의 커패시터(C11)는 제 n 스테이지(STn)의 세트 노드(Q)와 제 n 비표시 구동부(NDn)의 출력 단자(OT11) 사이에 접속된다. 한편, 이 커패시터(C11)는 출력 스위칭소자(Tr22)의 게이트 전극과 드레인 전극 사이의 기생 커패시터로 대체될 수 있다. 여기서, 출력 스위칭소자(Tr22)의 드레인 전극은 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 해당한다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 7의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 세트 스위칭소자 및 출력 스위칭소자는 제 n 비표시 구동부(NDn)의 세트 노드(Q)에 공통으로 접속된다. 그리고, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 7에 따르면, 제 n 표시 구동부(DDn)는 제 n 게이트 라인(GLn)에 접속되는 반면, 제 n 비표시 구동부(NDn)는 제 n 게이트 라인(GLn)에 접속되지 않는다. 이와 같은 경우, 제 n 비표시 구동부(NDn)에 구비된 출력 스위칭소자(Tr22)의 부하가 감소될 수 있어 그 출력 스위칭소자(Tr22)는 보다 작은 크기의 채널을 가질 수 있다. 또한, 이로 인해 제 n 스테이지(STn)의 세트 노드(Q)를 충전하기 위한 세트 스위칭소자(Tr11) 역시 보다 작은 크기의 채널을 가질 수 있다. 이는 비표시 영역(AR2)에서 위치한 출력 스위칭소자(Tr22) 및 세트 스위칭소자(Tr11)의 크기가 작아질 수 있음을 의미한다. 이와 같이 비표시 영역(AR2)에서의 출력 스위칭소자(Tr22) 및 세트 스위칭소자(Tr11)의 점유 면적이 작아지면, 비표시 영역(AR2)의 면적이 감소될 수 있는 바, 이에 따라 표시 장치의 베젤부 면적이 더 줄어들 수 있다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 7에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
도 8은 도 5의 제 n 스테이지(STn)에 대한 또 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 8에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함한다.
도 8에 도시된 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)는 전술된 도 6의 그것들과 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 8에 도시된 바와 같이, 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 반전부(INV) 및 리세트 스위칭소자(Tr66)를 포함할 수 있다.
도 8에 도시된 제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 제 1 반전 스위칭소자(Tr41) 및 리세트 스위칭소자(Tr66)는 전술된 도 6의 그것들과 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
도 8에 도시된 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 2 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 방전한다. 제 2 제어 신호는 제 n 게이트 라인(GLn)에 인가된 신호일 수 있다. 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 n 게이트 라인(GLn)으로부터의 게이트 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 리세트 노드(Qb)와 방전용 전원 라인(VSL)을 전기적으로 연결한다.
한편, 도 8에서의 리세트 스위칭소자(Tr66)는 제 n 비표시 구동부(NDn) 대신 제 n 표시 구동부(DDn)에 위치할 수도 있다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 8의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 세트 스위칭소자 및 출력 스위칭소자는 세트 노드(Q)를 통해 리세트 스위칭소자(Tr66)에 공통으로 접속된다. 그리고, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 8에 따르면, 다른 스위칭소자들 비하여 더 큰 채널을 갖는 출력 스위칭소자(Tr2) 및 세트 스위칭소자(Tr1)가 표시 영역(AR1)에 위치하고 있으며, 나머지 스위칭소자들이 비표시 영역(AR2)에 위치하고 있다. 이에 따라 표시 장치의 베젤부 면적이 줄어들 수 있다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 8에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
도 9는 도 5의 제 n 스테이지(STn)에 대한 또 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 9에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2), 출력 방전 스위칭소자(Tr3), 홀딩 스위칭소자(Tr5), 리세트 스위칭소자(Tr6) 및 커패시터(C1)를 포함한다.
도 9에 도시된 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2), 출력 방전 스위칭소자(Tr3), 홀딩 스위칭소자(Tr5), 리세트 스위칭소자(Tr6) 및 커패시터(C1)는 전술된 도 6에 도시된 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11), 출력 스위칭소자(Tr22), 제 2 출력 방전 스위칭소자(Tr32), 홀딩 스위칭소자(Tr55), 리세트 스위칭소자(Tr66) 및 커패시터(C11)와 실질적으로 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 9에 도시된 바와 같이, 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 반전부(INV) 및 리세트 스위칭소자(Tr6)를 포함할 수 있다.
도 9에 도시된 제 n 비표시 구동부(NDn)의 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32) 및 반전부(INV)는 도 6에 도시된 제 n 비표시 구동부(NDn)의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
한편, 도 9의 리세트 스위칭소자(Tr6)에 인가되는 제 n+1 게이트 신호(GSn+1)는 제 n+1 스테이지의 표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 및 제 n+1 스테이지의 비표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 중 어느 하나일 수 있다.
또한, 도 9에서, 제 n 비표시 구동부(NDn)의 제 2 출력 방전 스위칭소자(Tr32)에 인가되는 제 n+1 게이트 신호(GSn+1)는 제 n+1 스테이지의 표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 및 제 n+1 스테이지의 비표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 중 어느 하나일 수 있다.
또한, 도 9에서, 제 n 표시 구동부(DDn)의 출력 방전 스위칭소자(Tr3)에 인가되는 제 n+1 게이트 신호(GSn+1)는 제 n+1 스테이지의 표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 및 제 n+1 스테이지의 비표시 구동부로부터 출력된 제 n+1 게이트 신호(GSn+1) 중 어느 하나일 수 있다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 9의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 홀딩 스위칭소자는 리세트 노드(Qb)에 공통으로 접속된다. 그리고, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 9에 따르면, 다른 스위칭소자들 비하여 더 큰 채널을 갖는 출력 스위칭소자(Tr2) 및 세트 스위칭소자(Tr1)가 표시 영역(AR1)에 위치하고 있다. 그리고, 그 외에 몇 개의 다른 스위칭소자들(Tr3, Tr5, Tr6) 및 커패시터(C1)가 그 표시 영역(AR1)에 더 배치된다. 반면, 위 언급된 스위칭소자들을 제외한 나머지 스위칭소자들이 비표시 영역(AR2)에 위치하고 있다. 이에 따라 표시 장치의 베젤부 면적이 줄어들 수 있다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 9에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
도 10은 도 5의 제 n 스테이지(STn)에 대한 또 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 10에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함한다.
도 10에 도시된 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)는 도 6에 도시된 제 n 표시 구동부(DDn)의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 10에 도시된 바와 같이, 리세트 스위칭소자(Tr66)를 포함한다.
도 10에 도시된 제 n 비표시 구동부(NDn)의 리세트 스위칭소자(Tr66)는 도 6에 도시된 제 n 비표시 구동부(NDn)의 그것과 실질적으로 동일하므로, 이에 대한 설명은 도 6 및 관련 설명을 참조한다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 10의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 세트 스위칭소자 및 출력 스위칭소자는 세트 노드(Qb)에 공통으로 접속된다. 그리고, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 10에 따르면, 다른 스위칭소자들 비하여 더 큰 채널을 갖는 출력 스위칭소자(Tr2) 및 세트 스위칭소자(Tr1)가 표시 영역(AR1)에 위치하고 있다. 그리고, 커패시터(C1)가 그 표시 영역(AR1)에 더 배치된다. 반면, 위 언급된 스위칭소자들을 제외한 나머지 스위칭소자들이 비표시 영역(AR2)에 위치하고 있다. 이에 따라 표시 장치의 베젤부 면적이 줄어들 수 있다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 10에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
도 11은 도 5의 제 n 스테이지(STn)에 대한 또 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 11에 도시된 바와 같이, 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함한다.
도 11에 도시된 제 n 표시 구동부(DDn)의 출력 스위칭소자(Tr2) 및 커패시터(C1)는 도 6에 도시된 제 n 표시 구동부(DDn)의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 11에 도시된 바와 같이, 세트 스위칭소자(Tr11) 및 리세트 스위칭소자(Tr66)를 포함한다.
도 11에 도시된 제 n 비표시 구동부(NDn)의 세트 스위칭소자(Tr11) 및 리세트 스위칭소자(Tr66)는 도 6에 도시된 제 n 비표시 구동부(NDn)의 그것과 실질적으로 동일하므로, 이에 대한 설명은 도 6 및 관련 설명을 참조한다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 11의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 세트 노드(Qb)에 공통으로 접속된다. 또한, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 11에 따르면, 다른 스위칭소자들 비하여 더 큰 채널을 갖는 출력 스위칭소자가 표시 영역(AR1)에 위치하고 있다. 그리고, 커패시터(C1)가 그 표시 영역(AR1)에 더 배치된다. 반면, 나머지 스위칭소자들(Tr11, Tr66)이 비표시 영역(AR2)에 위치하고 있다. 이에 따라 표시 장치의 베젤부 면적이 줄어들 수 있다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 11에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
도 12는 도 5의 제 n 스테이지(STn)에 대한 또 다른 상세 구성도이다.
제 n 스테이지(STn)의 표시 구동부(DDn)(이하, 제 n 표시 구동부(DDn))는, 도 12에 도시된 바와 같이, 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)를 포함할 수 있다.
도 12에 도시된 제 n 표시 구동부(DDn)의 세트 스위칭소자(Tr1), 출력 스위칭소자(Tr2) 및 커패시터(C1)는 도 6에 도시된 제 n 표시 구동부(DDn)의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 도 6 및 관련 설명을 참조한다.
제 n 스테이지(STn)의 비표시 구동부(NDn)(이하, 제 n 비표시 구동부(NDn))는, 도 12에 도시된 바와 같이, 세트 보조 스위칭소자(Tr12), 출력 스위칭소자(Tr22), 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32), 제 3 출력 방전 스위칭소자(Tr33), 제 4 출력 방전 스위칭소자(Tr34), 반전부(INV), 홀딩 스위칭소자(Tr55), 제 1 리세트 스위칭소자(Tr61) 및 제 2 리세트 스위칭소자(Tr62)를 포함한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 출력 스위칭소자(Tr22), 제 1 출력 방전 스위칭소자(Tr31), 제 2 출력 방전 스위칭소자(Tr32) 및 홀딩 스위칭소자(Tr55)는 도 7에 도시된 제 n 비표시 구동부(NDn)의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 도 7 및 관련 설명을 참조한다. 단, 도 12의 제 1 출력 방전 스위칭소자(Tr31) 및 제 2 출력 방전 스위칭소자(Tr32)는 방전용 전원 라인(VSL) 대신 제 1 방전용 전원 라인(VSL)에 접속된다. 제 1 방전용 전원 라인(VSL1)은 제 1 방전용 전압(VSS1)을 전송하는 바, 이 제 1 방전용 전압(VSS1)은 전술된 방전용 전압(VSS)과 동일할 수 있다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 세트 보조 스위칭소자(Tr12)는 외부로부터의 세트 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 방전한다. 세트 제어 신호는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)일 수 있다. 제 n 비표시 구동부(NDn)의 세트 보조 스위칭소자(Tr12)는 제 n-1 스테이지로부터의 제 n-1 게이트 신호(GSn-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 리세트 노드(Qb)와 제 1 방전용 전원 라인(VSL1)을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 3 출력 방전 스위칭소자(Tr33)는 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된 신호에 따라 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 방전시킨다. 제 n 비표시 구동부(NDn)의 제 3 출력 방전 스위칭소자(Tr33)는 제 n 스테이지(STn)의 리세트 노드(Qb)에 인가된 신호에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 비표시 구동부(NDn)의 출력 단자(OT11)와 제 2 방전용 전원 라인(VSL2)을 전기적으로 연결한다. 제 2 방전용 전원 라인(VSL2)은 제 2 방전용 전압(VSS2)을 전송한다. 제 2 방전용 전압(VSS2)은 제 1 방전용 전압(VSS1)보다 더 작다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 4 출력 방전 스위칭소자(Tr34)는 외부로부터의 리세트 제어 신호에 따라 제 n 비표시 구동부(NDn)의 출력 단자(OT11)를 방전시킨다. 리세트 제어 신호는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)일 수 있다. 제 n 비표시 구동부(NDn)의 제 4 출력 방전 스위칭소자(Tr34)는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 비표시 구동부(NDn)의 출력 단자(OT11)와 제 2 방전용 전원 라인(VSL2)을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 반전부(INV)는 외부로부터의 제 1 제어 신호 및 제 2 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 충전 및 방전시킨다. 이를 위해, 제 n 비표시 구동부(NDn)의 반전부(INV)는 제 1 반전 스위칭소자(Tr41), 제 2 반전 스위칭소자(Tr42), 제 3 반전 스위칭소자(Tr43), 제 4 반전 스위칭소자(Tr44), 제 1 커패시터(C11) 및 제 2 커패시터(C22)를 포함할 수 있다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 1 반전 스위칭소자(Tr41)는 제 1 제어 신호에 따라 제 1 커패시터(C11)의 제 1 전극을 충전한다. 제 1 제어 신호는 비표시 영역(AR2)에 위치한 제 1 클럭 라인(CL11)으로부터의 제 1 클럭 신호(CLK1)일 수 있다. 제 n 비표시 구동부(NDn)의 제 1 반전 스위칭소자(Tr41)는 제 1 클럭 신호(CLK1)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭 라인(CL11)과 제 1 커패시터(C11)의 제 1 전극을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 2 제어 신호에 따라 제 1 커패시터(C11)의 제 1 전극을 방전시킨다. 제 2 제어 신호는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 인가된 신호일 수 있다. 제 n 비표시 구동부(NDn)의 제 2 반전 스위칭소자(Tr42)는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 인가된 제 n 게이트 신호(GSn)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 1 커패시터(C11)의 제 1 전극과 제 2 방전용 전원 라인(VSL2)을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 3 반전 스위칭소자(Tr43)는 제 1 커패시터(C11)의 제 1 전극에 인가된 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 충전한다. 제 n 비표시 구동부(NDn)의 제 3 반전 스위칭소자(Tr43)는 제 1 커패시터(C11)의 제 1 전극에 인가된 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 비표시 영역(AR2)의 제 1 클럭 라인(CL11)과 제 n 비표시 구동부(NDn)의 리세트 노드(Qb)를 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 4 반전 스위칭소자(Tr44)는 제 2 제어 신호에 따라 제 n 스테이지(STn)의 리세트 노드(Qb)를 방전시킨다. 제 2 제어 신호는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 인가된 신호일 수 있다. 제 n 비표시 구동부(NDn)의 제 4 반전 스위칭소자(Tr44)는 제 n 비표시 구동부(NDn)의 출력 단자(OT11)에 인가된 제 n 게이트 신호(GSn)에 의해 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 리세트 노드(Qb)와 제 2 방전용 전원 라인(VSL2)을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 1 리세트 스위칭소자(Tr61)는 외부로부터의 리세트 제어 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 방전한다. 리세트 제어 신호는 제 n+2 스테이지로부터의 제 n+2 게이트 신호(GSn+2)일 수 있다. 제 n 비표시 구동부(NDn)의 제 1 리세트 스위칭소자(Tr61)는 제 n+2 스테이지로부터의 제 n+2 게이트 신호(GSn+2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 세트 노드(Q)와 제 1 방전용 전원 라인(VSL1)을 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 2 및 제 3 리세트 스위칭소자(Tr62, Tr63)는 외부로부터의 리세트 제어 신호에 따라 제 n 스테이지(STn)의 세트 노드(Q)를 방전한다. 리세트 제어 신호는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)일 수 있다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 2 리세트 스위칭소자(Tr62)는 제 n+1 스테이지로부터의 제 n+1 게이트 신호(GSn+1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 n 스테이지(STn)의 세트 노드(Q)와 제 3 리세트 스위칭소자(Tr63)를 서로 전기적으로 연결한다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 3 리세트 스위칭소자(Tr63)는 제 2 리세트 스위칭소자(Tr62)를 통해 인가된 세트 노드(Q)의 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용 전원 라인(VSL1)을 전기적으로 연결한다.
도 12에 도시된 제 1 커패시터(C11)의 제 2 전극은 제 n 스테이지(STn)의 리세트 노드(Qb)에 연결된다.
도 12에 도시된 제 n 비표시 구동부(NDn)의 제 2 커패시터(C22)는 제 1 클럭 라인(CL11)과 제 1 커패시터(C11)의 제 1 전극 사이에 접속된다.
도시되지 않았지만, 제 n 게이트 라인(GLn)에 공통으로 접속된 다른 표시 구동부들 역시 도 12의 제 n 표시 구동부(DDn)와 동일한 구성을 가질 수 있다. 이때, 전술된 다른 표시 구동부들 각각의 세트 스위칭소자 및 출력 스위칭소자는 세트 노드(Qb)에 공통으로 접속된다. 또한, 전술된 다른 표시 구동부들 각각의 출력 스위칭소자는 제 n 게이트 라인(GLn)에 공통으로 연결된다.
도 12에 따르면, 제 n 표시 구동부(DDn)는 제 n 게이트 라인(GLn)에 접속되는 반면, 제 n 비표시 구동부(NDn)는 제 n 게이트 라인(GLn)에 접속되지 않는다. 따라서, 도 12의 구조는 전술된 도 7의 구조에 따른 효과를 제공한다.
또한, 도시되지 않았지만, 3개 이상의 출력 스위칭소자들 및 3개 이상의 세트 스위칭소자들이 표시 영역(AR1)과 비표시 영역(AR2)에 분산되어 배치되면 각 출력 스위칭소자들 및 세트 스위칭소자의 크기는 더욱 줄어들 수 있다.
한편, 도 12에서, 표시 구동부(DDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 표시 구동부(DDn) 대신 비표시 구동부(NDn)에 위치할 수도 있으며, 비표시 구동부(NDn)에 포함된 몇 개의 스위칭 소자들 중 적어도 하나가 비표시 구동부(NDn) 대신 표시 구동부(DDn)에 위치할 수도 있다.
한편, 쉬프트 레지스터(SR)에 포함된 스위칭소자들은 화소의 박막 트랜지스터와 동일한 공정으로 만들어진다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
147: 데이터 구동 집적회로 146: 데이터 캐리어
136: 데이터 드라이버 AR1: 표시 영역
AR2: 비표시 영역 DL1-DLj: 제 1 내지 제 j 데이터 라인
SR: 쉬프트 레지스터 GL1-GLi: 제 1 내지 제 i 게이트 라인
101: 하부 패널 155: 실링부
168: 회로 기판 ST1-STi: 제 1 내지 제 i 스테이지
DD: 표시 구동부 ND: 비표시 구동부

Claims (21)

  1. 적어도 하나의 게이트 라인 및 적어도 하나의 데이터 라인을 포함하는 표시 패널;
    상기 적어도 하나의 게이트 라인을 구동하기 위한 적어도 하나의 스테이지를 포함하는 쉬프트 레지스터를 포함하며;
    상기 스테이지는 상기 표시 패널의 표시 영역에 위치한 적어도 하나의 제 1 구동부 및 상기 표시 패널의 비표시 영역에 위치한 적어도 하나의 제 2 구동부를 포함하며,
    상기 제 1 구동부는,
    게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제 1 출력 스위칭소자; 및
    상기 스테이지보다 이전에 구동되는 전단 스테이지에 연결된 게이트 전극을 포함하며, 상기 전단 스테이지와 상기 스테이지의 세트 노드 사이에 접속된 제 1 세트 스위칭소자를 포함하며,
    상기 제 1 출력 스위칭소자는 상기 표시 영역에 배치되며,
    상기 제 1 출력 스위칭소자의 게이트 전극은 상기 스테이지의 세트 노드에 연결되며,
    상기 제 1 출력 스위칭소자의 소스 전극 및 드레인 전극 중 하나는 상기 게이트 라인에 연결되며,
    상기 제 1 출력 스위칭소자의 소스 전극 및 드레인 전극 중 다른 하나는 클럭 라인에 연결되며,
    n번째 스테이지의 세트 노드는 n-1번째 스테이지로부터의 n-1번째 게이트 신호를 포함하는 세트 제어 신호로 충전되며, 상기 n은 1보다 큰 자연수인 표시 장치.
  2. 제 1 항에 있어서,
    적어도 2개의 제 1 구동부들은 상기 게이트 라인에 병렬로 접속된 표시 장치.
  3. 제 1 항에 있어서,
    적어도 2개의 제 1 구동부들은 상기 게이트 라인에 동시에 게이트 신호들을 공급하는 표시 장치.
  4. 삭제
  5. 제 3 항에 있어서,
    적어도 2개의 제 1 구동부들에 구비된 제 1 출력 스위칭소자들은 상기 게이트 라인으로 동시에 게이트 신호를 공급하는 표시 장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 1 구동부는 상기 스테이지의 세트 노드와 상기 게이트 라인 사이에 접속된 커패시터를 더 포함하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 제 1 세트 스위칭소자의 게이트 전극은 상기 전단 스테이지로부터 세트 제어 신호를 공급받으며,
    상기 세트 제어 신호는 상기 전단 스테이지로부터의 전단 게이트 신호를 포함하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 제 1 구동부로부터의 상기 게이트 신호는 상기 스테이지보다 이후에 구동되는 후단 스테이지 및 상기 전단 스테이지 중 적어도 하나에 더 공급되는 표시 장치.
  10. 제 1 항에 있어서,
    상기 제 2 구동부는,
    상기 스테이지의 리세트 노드에 연결된 게이트 전극을 포함하며 상기 게이트 라인과 방전용 전원 라인 사이에 접속된 제 1 출력 방전 스위칭소자;
    후단 스테이지에 연결된 게이트 전극을 포함하며 상기 게이트 라인과 상기 방전용 전원 라인 사이에 접속된 제 2 출력 방전 스위칭소자; 및
    상기 리세트 노드, 상기 게이트 라인, 상기 방전용 전원 라인 및 상기 클럭 라인에 연결된 반전부를 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 1 구동부 및 제 2 구동부 중 적어도 하나는 , 상기 후단 스테이지에 연결된 게이트 전극을 포함하며 상기 세트 노드와 상기 방전용 전원 라인 사이에 접속된 제 1 리세트 스위칭소자를 더 포함하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제 1 리세트 스위칭소자의 게이트 전극은 상기 후단 스테이지로부터 리세트 제어 신호를 공급받으며,
    상기 리세트 제어 신호는 상기 후단 스테이지로부터의 후단 게이트 신호를 포함하는 표시 장치.
  13. 제 11 항에 있어서,
    상기 제 2 구동부는,
    상기 전단 스테이지에 연결된 게이트 전극을 포함하며 상기 전단 스테이지와 상기 세트 노드 사이에 접속된 제 2 세트 스위칭소자;
    상기 세트 노드에 연결된 게이트 전극을 포함하며 상기 게이트 라인과 상기 클럭 라인 사이에 접속된 제 2 출력 스위칭소자; 및
    상기 리세트 노드에 연결된 게이트 전극을 포함하며 상기 세트 노드와 상기 방전용 전원 라인 사이에 접속된 제 1 홀딩 스위칭소자 중 적어도 하나를 더 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 스테이지의 세트 노드와 및 상기 스테이지의 리세트 노드 중 적어도 하나가 상기 제 1 구동부 및 상기 제 2 구동부 중 적어도 하나에 위치한 표시 장치.
  15. 제 10 항에 있어서,
    상기 반전부는,
    상기 클럭 라인에 연결된 게이트 전극을 포함하며 상기 클럭 라인과 상기 리세트 노드 사이에 접속된 제 1 반전 스위칭소자; 및
    상기 세트 노드에 연결된 게이트 전극을 포함하며 상기 세트 노드와 상기 방전용 전원 라인 사이에 접속된 제 2 반전 스위칭소자를 포함하는 표시 장치.
  16. 삭제
  17. 제 11 항에 있어서,
    상기 제 2 구동부의 출력 단자는 상기 게이트 라인, 상기 스테이지보다 이후에 구동되는 후단 스테이지 및 상기 스테이지보다 이전에 구동되는 전단 스테이지들 중 적어도 하나에 접속된 표시 장치.
  18. 제 10 항에 있어서,
    상기 제 1 구동부는,
    상기 리세트 노드에 연결된 게이트 전극을 포함하며 상기 세트 노드와 상기 방전용 전원 라인 사이에 접속된 제 2 홀딩 스위칭소자;
    상기 후단 스테이지에 연결된 게이트 전극을 포함하며 상기 세트 노드와 상기 방전용 전원 라인 사이에 접속된 제 2 리세트 스위칭소자; 및
    상기 후단 스테이지에 연결된 게이트 전극을 포함하며 상기 게이트 라인과 상기 방전용 전원 라인 사이에 접속된 제 3 출력 방전 스위칭소자 중 적어도 하나를 더 포함하는 표시 장치.
  19. 제 1 항에 있어서,
    상기 제 2 구동부는, 후단 스테이지에 연결된 게이트 전극을 포함하며 상기 세트 노드와 방전용 전원 라인 사이에 접속된 제 3 리세트 스위칭소자를 포함하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 제 2 구동부는, 전단 스테이지에 연결된 게이트 전극을 포함하며 상기 전단 스테이지와 상기 세트 노드 사이에 접속된 제 3 세트 스위칭소자를 더 포함하는 표시 장치.
  21. 제 1 항에 있어서,
    상기 제 1 구동부로부터의 게이트 신호는 상기 스테이지의 이전단에 위치한 전단 스테이지에 인가되는 표시 장치.
KR1020150113893A 2015-08-12 2015-08-12 표시 장치 KR102444173B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150113893A KR102444173B1 (ko) 2015-08-12 2015-08-12 표시 장치
US15/091,072 US10720117B2 (en) 2015-08-12 2016-04-05 Display device
EP16180201.2A EP3131089A1 (en) 2015-08-12 2016-07-19 Display device
CN201610591646.0A CN106448581A (zh) 2015-08-12 2016-07-25 显示装置
JP2016146397A JP2017037298A (ja) 2015-08-12 2016-07-26 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150113893A KR102444173B1 (ko) 2015-08-12 2015-08-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20170020591A KR20170020591A (ko) 2017-02-23
KR102444173B1 true KR102444173B1 (ko) 2022-09-19

Family

ID=56464132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113893A KR102444173B1 (ko) 2015-08-12 2015-08-12 표시 장치

Country Status (5)

Country Link
US (1) US10720117B2 (ko)
EP (1) EP3131089A1 (ko)
JP (1) JP2017037298A (ko)
KR (1) KR102444173B1 (ko)
CN (1) CN106448581A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485085B (zh) * 2015-01-04 2017-07-21 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102435224B1 (ko) 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
US10957755B2 (en) * 2016-11-15 2021-03-23 Lg Display Co., Ltd. Display panel having a gate driving circuit arranged distributively in a display region of the display panel and organic light-emitting diode display device using the same
CN106782416B (zh) * 2017-03-02 2019-12-13 上海天马微电子有限公司 一种显示面板及显示装置
KR102511046B1 (ko) * 2017-11-20 2023-03-16 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 전계발광 표시장치
KR102461392B1 (ko) * 2017-10-26 2022-10-31 엘지디스플레이 주식회사 Oled 표시패널 및 oled 표시장치
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
KR102455584B1 (ko) * 2018-08-17 2022-10-17 엘지디스플레이 주식회사 Oled 표시패널과 이를 이용한 oled 표시 장치
US10854160B2 (en) * 2018-08-30 2020-12-01 Sharp Kabushiki Kaisha Display device
CN109285494B (zh) * 2018-10-31 2021-10-15 厦门天马微电子有限公司 异形阵列基板、显示面板和显示装置
KR102520698B1 (ko) * 2018-11-23 2023-04-11 엘지디스플레이 주식회사 Oled 표시패널
KR20200085976A (ko) 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
CN109686255A (zh) * 2019-01-31 2019-04-26 上海天马有机发光显示技术有限公司 显示面板及显示装置
KR20210031030A (ko) 2019-09-10 2021-03-19 삼성디스플레이 주식회사 주사 구동부
WO2021103012A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 阵列基板及其制备方法、像素驱动方法、显示面板
TWI717983B (zh) * 2020-01-22 2021-02-01 友達光電股份有限公司 適合窄邊框應用的顯示面板與相關的掃描驅動電路
CN111429828A (zh) * 2020-04-13 2020-07-17 深圳市华星光电半导体显示技术有限公司 一种显示面板和显示装置
KR20220052600A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 전계발광 표시장치
CN113380198B (zh) * 2021-06-04 2023-01-20 中国科学院微电子研究所 一种栅极驱动装置、驱动方法、栅极驱动设备和显示系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294612B (en) * 2005-05-25 2008-03-11 Novatek Microelectronics Corp Apparatus for gate switch of amorphous lcd
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI401663B (zh) 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
KR101757722B1 (ko) * 2010-08-09 2017-07-17 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101810517B1 (ko) 2011-05-18 2017-12-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101963595B1 (ko) 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
EP2902994A4 (en) * 2012-10-30 2016-09-14 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR
KR102046483B1 (ko) 2013-08-07 2019-11-21 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102064923B1 (ko) 2013-08-12 2020-01-13 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
KR102108880B1 (ko) 2013-09-17 2020-05-12 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102128579B1 (ko) 2014-01-21 2020-07-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
TW201535975A (zh) * 2014-03-10 2015-09-16 Chunghwa Picture Tubes Ltd 閘極驅動電路
KR20150115105A (ko) 2014-04-02 2015-10-14 삼성디스플레이 주식회사 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
JP2017037298A (ja) 2017-02-16
KR20170020591A (ko) 2017-02-23
EP3131089A1 (en) 2017-02-15
US20170047030A1 (en) 2017-02-16
CN106448581A (zh) 2017-02-22
US10720117B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
KR102444173B1 (ko) 표시 장치
US11195591B2 (en) Shift register and display device including the same
KR101337256B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
US8558777B2 (en) Method of driving shift register, gate driver, and display device having the same
KR101568249B1 (ko) 쉬프트 레지스터
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
US9293093B2 (en) Gate driver in which each stage thereof drives multiple gate lines and display apparatus having the same
US7397885B2 (en) Shift register
US8686990B2 (en) Scanning signal line drive circuit and display device equipped with same
US7310402B2 (en) Gate line drivers for active matrix displays
US8643584B2 (en) Gate drive circuit and display apparatus having the same
US9030399B2 (en) Gate driver stage outputting multiple, partially overlapping gate-line signals to a liquid crystal display
US20140152629A1 (en) Shift register and flat panel display device including the same
US20060221042A1 (en) Gate driver and display device having the same
KR20070105242A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR20110120705A (ko) 게이트 구동회로 및 이를 갖는 표시장치
US20060279513A1 (en) Apparatus and method for driving gate lines in a flat panel display (FPD)
US10089915B2 (en) Gate driving circuit controlling a plurality of transistors with one Q node and display device using the same
KR102054682B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR101860732B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20150070840A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR101825072B1 (ko) 액정표시장치 및 그 구동방법
KR102653576B1 (ko) 쉬프트 레지스터를 포함하는 표시장치
US10504476B2 (en) Gate driver of display device
KR101394929B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant