CN107278328A - 摄像装置、其制造方法和电子设备 - Google Patents

摄像装置、其制造方法和电子设备 Download PDF

Info

Publication number
CN107278328A
CN107278328A CN201680011954.XA CN201680011954A CN107278328A CN 107278328 A CN107278328 A CN 107278328A CN 201680011954 A CN201680011954 A CN 201680011954A CN 107278328 A CN107278328 A CN 107278328A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor element
electrode
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680011954.XA
Other languages
English (en)
Other versions
CN107278328B (zh
Inventor
胁山悟
田川幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority claimed from PCT/JP2016/001047 external-priority patent/WO2016143288A1/en
Publication of CN107278328A publication Critical patent/CN107278328A/zh
Application granted granted Critical
Publication of CN107278328B publication Critical patent/CN107278328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本技术提供了一种摄像装置，其包括第一半导体基板(21)和第二半导体基板(81)。所述第一半导体基板具有第一区域(22、R11)、第二区域(R12)和连接部(53、84、85)，所述第一区域(22、R11)包括光电转换部(67)和通路部(51)，所述第二区域(R12)与所述第一区域邻接，所述连接部(53、84、85)被布置在所述第二区域中。在所述摄像装置中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，并且所述连接部的宽度大于所述通路部的宽度。

Description

摄像装置、其制造方法和电子设备
技术领域
本技术涉及固体摄像装置、其制造方法和电子设备，且具体地，涉及能够以更简单的方式提供小型固体摄像装置的固体摄像装置、其制造方法和电子设备。
相关申请的交叉引用
本申请要求2015年3月12日提交的日本优先权专利申请JP 2015-049719和2015年8月24日提交的日本优先权专利申请JP 2015-164465的权益，因此将这两个日本优先权专利申请的全部内容以引用的方式并入本文中。
背景技术
在过去，人们就已经知晓包括用于对入射光进行光电转换的像素部和用于执行信号处理的周边电路部的固体摄像装置。在这种固体摄像装置中，像素部的尺寸因为安装在该固体摄像装置中的产品的光学系统而几乎是固定不变的，然而周边电路部却随着工艺世世代代的进化而被依比例缩放，以便减小固体摄像装置的尺寸和成本。
而且，加工步骤包括许多仅针对像素部执行的步骤以及仅针对周边电路部执行的步骤。因此，能够通过将像素部和周边电路部制造在不同晶片上、然后将这些晶片裁切成各自具有最佳尺寸的个体半导体元件、并且将这些半导体元件堆叠且接合在一起，来以更低的成本制造出固体摄像装置。
如上所述，作为其中像素部和周边电路部被划分成不同的元件并且芯片上芯片(CoC：chip on chip)堆叠技术被采用的固体摄像装置，人们已经提出了如下的倒装芯片结构：在该结构中，周边电路部的周边电路半导体元件被安装在用于构成前侧照射型传感器的传感器半导体元件的光接收表面上的处于像素以外的区域上(例如，参照专利文献1)。
而且，人们已经提出了具有如下结构的固体摄像装置：该结构在周边电路半导体元件上堆叠用于构成背侧照射型传感器的传感器半导体元件，该传感器半导体元件在与光接收表面相反的表面上具有电极(例如，参照专利文献2和专利文献3)。
如上所述，在固体摄像装置中，作为传感器半导体元件和周边电路半导体元件的CoC堆叠结构，人们已经提出了：在传感器半导体元件的光接收表面侧上堆叠周边电路半导体元件的结构、以及在传感器半导体元件的非光接收表面上堆叠周边电路半导体元件的结构。
引用文献列表
专利文献
专利文献1：JP 2010-543799A
专利文献2：JP 5083272B
专利文献3：JP 4940667B
发明内容
要解决的技术问题
然而，在上述的技术中，难以以更简单的方式获得小型固体摄像装置。
例如，关于在传感器半导体元件的光接收表面侧处堆叠周边电路半导体元件的结构，要在用于执行光电转换的像素部的区域以外制备用于堆叠周边电路半导体元件的区域。在这种情况下，当传感器半导体元件是前侧照射型时，能够在该传感器半导体元件中的周边电路半导体元件安装部的下侧的区域中安置电路。
然而，当传感器半导体元件是背侧照射型，而且穿透半导体层且将传感器半导体元件的布线和周边电路半导体元件的连接部的电极连接在一起的通路被形成在该传感器半导体元件中的周边电路半导体元件安装部的正下方时，该通路部分就变为不允许安置电路的通路专用区。在这种情况下，需要在传感器半导体元件中额外地准备通路专用区，因此，不能获得小型固体摄像装置，并且不利于降低成本。
而且，在将周边电路半导体元件堆叠在背侧照射型的传感器半导体元件的非光接收表面(即，位于光接收表面的相反侧的表面)上的结构中，可以在传感器半导体元件的像素部区域的下方安置周边电路半导体元件，以便减小传感器半导体元件的尺寸。
然而，在这种情况下，需要将支撑基板设置在传感器半导体元件上以确保足够的强度，并且因此，在把设置于传感器半导体元件的非光接收表面侧处的支撑基板减薄之后，难以在支撑基板中形成用于引出把传感器半导体元件和周边电路半导体元件连接起来的半导体元件间连接电极的贯穿通路(penetration via)。即，在支撑基板中形成贯穿通路的过程是困难的，并且贯穿通路的直径会变大。
本技术是鉴于上述情形而被做出的，并且目的是以更简单的方式获得小型固体摄像装置。
解决技术问题的技术方案
根据本技术的实施例，提供了一种摄像装置，其包括第一半导体基板以及第二半导体基板。所述第一半导体基板具有第一区域、第二区域和连接部，所述第一区域包括光电转换部和通路部，所述第二区域与所述第一区域邻接，所述连接部被布置在所述第二区域中。在该摄像装置中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，并且在该摄像装置中，所述连接部的宽度大于所述通路部的宽度。
根据本技术的另一个实施例，提供了一种电子设备，其包括第一半导体基板以及第二半导体基板。所述第一半导体基板具有第一区域、第二区域和连接部，所述第一区域包括光电转换部和通路部，所述第二区域与所述第一区域邻接，所述连接部被布置在所述第二区域中。在该电子设备中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，并且在该电子设备中，所述连接部的宽度大于所述通路部的宽度。
根据本技术的另一个实施例，提供了一种摄像装置制造方法。所述摄像装置包括第一半导体基板以及第二半导体基板。所述第一半导体基板具有第一区域、第二区域和连接部，所述第一区域包括光电转换部和通路部，所述第二区域与所述第一区域邻接，所述连接部被布置在所述第一半导体基板的所述第二区域中。在所述摄像装置中，所述连接部将所述第一半导体基板和所述第二半导体基板电气连接。所述制造方法包括：在所述第一半导体基板中形成所述通路部；以及将所述第二半导体基板安装在所述第一半导体基板上。
根据本技术的另一个实施例，提供了一种摄像装置制造方法。所述摄像装置包括：第一半导体基板，所述第一半导体基板具有被配置成对入射光进行光电转换的光电转换部；第二半导体基板，所述第二半导体基板具有电气连接部，且所述第二半导体基板具有与所述第一半导体基板在形状上相同的接合面，所述接合面和所述第一半导体基板的处于与所述第一半导体基板的光接收侧的表面相反的一侧处的表面被接合起来，所述电气连接部穿透所述第二半导体基板的至少一部分层；板状玻璃构件，所述板状玻璃构件和所述第一半导体基板的处于与所述第二半导体基板侧相反的一侧处的表面被接合起来；以及第三半导体基板，所述第三半导体基板被安装在所述第二半导体基板的处于与所述第一半导体基板侧相反的一侧处的表面上，且利用所述电气连接部而被电气连接至所述第一半导体基板，所述第三半导体基板小于所述第一半导体基板。所述制造方法包括：将所述第一半导体基板和所述第二半导体基板堆叠且接合在一起；将所述板状玻璃构件与所述第一半导体基板接合；在所述第二半导体基板上形成所述电气连接部；以及将所述第三半导体基板安装在所述第二半导体基板上。
本发明的有益技术效果
根据本技术的第一实施例至第三实施例，能够以更简单的方式获得小型固体摄像装置。
附图说明
图1是图示了固体摄像装置的一种示例性构造的图。
图2是图示了固体摄像装置的更详细示例性构造的图。
图3是用于说明制造过程的流程图。
图4是用于说明固体摄像装置的生产过程的图。
图5是用于说明固体摄像装置的生产过程的图。
图6是用于说明固体摄像装置的生产过程的图。
图7是用于说明固体摄像装置的生产过程的图。
图8是用于说明固体摄像装置的生产过程的图。
图9是图示了传感器半导体元件的一种更详细示例性构造的图。
图10是用于说明制造过程的流程图。
图11是用于说明固体摄像装置的生产过程的图。
图12是用于说明固体摄像装置的生产过程的图。
图13是用于说明固体摄像装置的生产过程的图。
图14是用于说明固体摄像装置的生产过程的图。
图15是用于说明固体摄像装置的生产过程的图。
图16是用于说明固体摄像装置的生产过程的图。
图17是图示了传感器半导体元件的一种更详细示例性构造的图。
图18是用于说明制造过程的流程图。
图19是用于说明固体摄像装置的生产过程的图。
图20是用于说明固体摄像装置的生产过程的图。
图21是用于说明固体摄像装置的生产过程的图。
图22是用于说明固体摄像装置的生产过程的图。
图23是用于说明固体摄像装置的生产过程的图。
图24是用于说明固体摄像装置的一种示例性构造的图。
图25是图示了传感器半导体元件的一种更详细示例性构造的图。
图26是用于说明制造过程的流程图。
图27是用于说明固体摄像装置的生产过程的图。
图28是用于说明固体摄像装置的生产过程的图。
图29是用于说明固体摄像装置的生产过程的图。
图30是用于说明制造过程的流程图。
图31是用于说明固体摄像装置的生产过程的图。
图32是用于说明固体摄像装置的生产过程的图。
图33是用于说明固体摄像装置的生产过程的图。
图34是图示了固体摄像装置的一种示例性构造的图。
图35是图示了固体摄像装置的一种示例性构造的图。
图36是图示了传感器半导体元件的更详细示例性构造的图。
图37是用于说明制造过程的流程图。
图38是用于说明固体摄像装置的生产过程的图。
图39是用于说明固体摄像装置的生产过程的图。
图40是用于说明固体摄像装置的生产过程的图。
图41是图示了固体摄像装置的一种示例性构造的图。
图42是图示了传感器半导体元件的更详细示例性构造的图。
图43是图示了固体摄像装置的一种示例性构造的图。
图44是用于说明制造过程的流程图。
图45是用于说明固体摄像装置的生产过程的图。
图46是用于说明固体摄像装置的生产过程的图。
图47是用于说明固体摄像装置的生产过程的图。
图48是用于说明固体摄像装置的生产过程的图。
图49是用于说明固体摄像装置的生产过程的图。
图50是图示了固体摄像装置的一种示例性构造的图。
图51是图示了固体摄像装置的一种示例性构造的图。
图52是用于说明制造过程的流程图。
图53是用于说明固体摄像装置的生产过程的图。
图54是用于说明固体摄像装置的生产过程的图。
图55是用于说明固体摄像装置的生产过程的图。
图56是用于说明固体摄像装置的生产过程的图。
图57是用于说明固体摄像装置的生产过程的图。
图58是图示了固体摄像装置的一种示例性构造的图。
图59是图示了固体摄像装置的一种示例性构造的图。
图60是图示了摄像设备的一种示例性构造的图。
图61是图示了使用固体摄像装置的使用例的图。
具体实施方式
在下面，将会结合附图来说明本技术适用的实施例。
第一实施例
固体摄像装置的示例性构造
本技术的实施例通过如下途径来以更简单的方式提供小型背侧照射型固体摄像装置，该途径是：通过把贯穿通路(penetration via)和岛电极(land electrode)组合起来、且为这些贯穿通路与岛电极之间的连接进行重新布线，来增大半导体元件的面积效率，所述贯穿通路的节距(pitch)(直径)与所述岛电极的节距(直径)是显著不同的。
在这里，背侧照射型固体摄像装置是以如下的方式配置而成的固体摄像装置：诸如光电二极管等用于接收来自被摄体的光的光电转换元件被设置在有来自被摄体的光入射的光接收表面(即，用于聚集光的芯片上透镜)与布线层之间，所述布线层中设置有用于驱动各像素的晶体管的布线。相反，前侧照射型固体摄像装置是以如下的方式构成的固体摄像装置：布线层被设置在芯片上透镜与光电转换元件之间。
首先，将说明应用本技术实施例的固体摄像装置的示例性构造。图1是图示了应用本技术实施例的固体摄像装置的一个实施例的示例性构造的图。
固体摄像装置11是包括例如互补金属氧化物半导体(CMOS：complementary metaloxide semiconductor)图像传感器的背侧照射型图像传感器，该CMOS图像传感器通过接收来自被摄体的光并且对该光进行光电转换以生成图像信号来摄取图像。
固体摄像装置11是如下的堆叠式固体摄像装置：在该固体摄像装置中，包括各种类型的用于执行信号处理的信号处理电路的逻辑半导体元件(未图示)以倒装芯片结构被安装在传感器半导体元件21上。
在传感器半导体元件21的有效像素区22中，以矩阵的方式布置有多个像素。各像素包括光电转换元件、电荷积累部和像素电路，所述光电转换元件接收来自被摄体的光并且对该光进行光电转换，所述电荷积累部积累在光电转换元件中获得的电荷，所述像素电路具有多个场效应晶体管。而且，上述的逻辑半导体元件被安装在周边区域23中，周边区域23是传感器半导体元件21上的位于有效像素区22之外的区域。
例如，固体摄像装置11的放大的一部分如图2所示。需要注意的是，在图2中，由箭头A11指示的图是从与图1中的方向相同的方向观看的固体摄像装置11的一部分的图。由箭头A12指示的图是由箭头A11指示的固体摄像装置11的那一部分的当在图中从下往上观看时所看到的截面图。需要注意的是，在由箭头A11指示的图中，没有示出安装在传感器半导体元件21上的逻辑半导体元件。
在由箭头A11指示的图中，在传感器半导体元件21上的有效像素区22的图中，周边区域23被设置在右侧。这个周边区域23包括区域R11和区域R12，区域R11设置有节距(直径)大约为5μm的多个贯穿通路，区域R12设置有用于安装逻辑半导体元件的、且节距(直径)大约为40μm的多个岛电极。
例如，区域R11设置有贯穿通路51，贯穿通路51具有约为5μm的节距并且穿透用于构成传感器半导体元件21的多个层，而且贯穿通路51的一个端部设置有用于布线连接的电极52。区域R11以集中的方式设置有跟贯穿通路51一起且与贯穿通路51相同的多个贯穿通路。
区域R12设置有作为用于安装逻辑半导体元件的连接部的岛电极53。这种岛电极53的节距(宽度)大约为40μm。岛电极53是具有如下岛结构的电极：该岛结构包括电极54和设置在电极54的上部中的金属层55。区域R12以集中的方式设置有跟岛电极53一起且与岛电极53相同的多个岛电极。
而且，在周边区域23中，设置在各个贯穿通路的一个端部处的电极和用于构成岛电极的电极经由布线而被连接起来。例如，设置在贯穿通路51的一个端部处的电极52和用于构成岛电极53的电极54经由作为连接线的布线56而被连接起来。
另外，设置在区域R11中的各个贯穿通路利用垂直信号线而被连接至有效像素区22中的像素。例如，设置在贯穿通路51的处于与电极52侧相反的一侧处的端部处的电极利用垂直信号线57而被连接至有效像素区22中的一个像素。这种垂直信号线57是用于从连接目的地的像素读取像素信号的信号线。
这个传感器半导体元件21的截面如箭头A12指示。即，支撑基板61被堆叠且接合在传感器半导体元件21上。而且，传感器半导体元件21包括硅基板62以及布线层63和布线层64，硅基板62是半导体层，布线层63和布线层64被设置在硅基板62的两个表面上。
而且，对应于各像素，以如下方式设置有芯片上透镜和彩色滤光片：用于聚集从被摄体入射的光的芯片上透镜65和设置于芯片上透镜65正下方的彩色滤光片66被设置在传感器半导体元件21的光接收表面(即，该图中上侧的表面)上。另外，在硅基板62中的处于芯片上透镜65和彩色滤光片66正下方的部分处设置有光电转换元件67。光电转换元件67对经由芯片上透镜65和彩色滤光片66而入射的光进行光电转换。然后，与通过光电转换获得的电荷对应的电压信号经由设置在硅基板62中的场效应晶体管等而被输出至垂直信号线57。
在这个示例中，垂直信号线57被设置在布线层64中，并且垂直信号线57被连接至电极68，该电极68被设置在从硅基板62中穿透的贯穿通路51的位于布线层64侧的端部处。而且，设置在贯穿通路51的位于布线层63侧的端部处的电极52、布线56和岛电极53一起被设置在布线层63中。
在这里，垂直信号线57、电极68、贯穿通路51、电极52、布线56和电极54例如是由诸如Cu(铜)等金属形成的。而且，金属层55是由例如Ta(钽)或TaN(氮化钽)等制成的。
而且，逻辑半导体元件71在传感器半导体元件21的光接收表面侧处以倒装芯片结构被安装在周边区域23中。
逻辑半导体元件71包括硅基板81和设置在硅基板81的表面上的布线层82。布线层82设置有Al(铝)焊盘83，该焊盘83用于将设置在布线层82内部中的布线(未图示)和传感器半导体元件21连接在一起。而且，在焊盘83上形成有凸块电极84，而且在电极84上还形成有微凸块85，并且微凸块85和金属层55是通过甲酸还原(formic acid reduction)等而被扩散结合的，由此使得逻辑半导体元件71以倒装芯片结构被安装在传感器半导体元件21上。在这里，凸块电极84例如是由Ni(镍)形成的，并且微凸块85是由诸如SnAg(锡-银)等Sn基焊料形成的。
在这个固体摄像装置11中，传感器半导体元件21的像素经由垂直信号线57、电极68、贯穿通路51、电极52、布线56和岛电极53而被电气连接至逻辑半导体元件71。
可以设想的是，当逻辑半导体元件71被安装在传感器半导体元件21上时，为了使布线层64中的垂直信号线57和逻辑半导体元件71电气连接的目的，在周边区域23中可以在逻辑半导体元件71正下方将硅基板62穿透，以便提供用于将布线层63和布线层64连接起来的贯穿通路。
然而，以这种方式，用于将传感器半导体元件21和逻辑半导体元件71连接起来的焊盘83的节距很大，并且贯穿通路的节距也很大，因此，不能在硅基板62和布线层64中的位于逻辑半导体元件71正下方的部分中设置布线。即，没有用于设置除了贯穿通路以外的元件的空间。这就需要用于设置布线的额外区域，因此传感器半导体元件21的面积效率降低了，而且传感器半导体元件21的尺寸增大了。
因此，在固体摄像装置11中，在传感器半导体元件21的作为光接收表面侧的顶层的布线层63中，设置有很大节距(即，很宽宽度)的岛电极53，并且设置有较小节距(即，较窄宽度)的贯穿通路51，该贯穿通路51从与设置有岛电极53的该同一个布线层63穿透到包括垂直信号线57的布线层64。而且，在固体摄像装置11中，逻辑半导体元件71利用微凸块85与岛电极53的一侧焊料连接工艺而被安装在传感器半导体元件21上，并且垂直信号线57和逻辑半导体元件71利用贯穿通路51、布线56和岛电极53而被电气连接起来。
以这种方式，包括贯穿通路51的多个贯穿通路以集中的方式被设置在由周边区域23的一部分形成的区域R11中，并且利用这种简单构造，可以在硅基板62和布线层64中的位于逻辑半导体元件71正下方的部分中设置布线。由此，周边区域23的面积效率得到改善，而且传感器半导体元件21的尺寸得以减小。
制造过程的说明
随后，将会说明制造装置在制造应用本技术实施例的固体摄像装置时的制造过程。即，在下文中，将参照图3的流程图以及图4至图8来说明由制造装置执行的制造过程。需要注意的是，图4至图8中的相应部分是用相同的附图标记表示的，并且将会适当地省略这些部分的说明。
在步骤S11中，制造装置在传感器晶片上的多个传感器半导体元件的各个区域中形成像素电路(即，包括光电转换元件和场效应晶体管的像素)以及用于使这些像素电气连接的埋入线。
在步骤S12中，制造装置将传感器晶片和支撑基板堆叠且接合在一起。然后，在步骤S13中，制造装置将传感器晶片减薄。
通过这些步骤S11至步骤S13的处理，如图4所示，传感器半导体元件121被堆叠且接合在支撑基板122上。
即，如箭头B11所指示，传感器晶片的一部分变为用于构成传感器半导体元件121的硅基板123部分，并且在硅基板123中形成有包括光电转换元件124的多个光电转换元件，以便形成像素。然后，在硅基板123上形成具有包含由Cu制成的布线126的多条布线的布线层125，并且将传感器半导体元件121的布线层125部分和支撑基板122堆叠且接合在一起。而且，如箭头B12所指示，将传感器半导体元件121的硅基板123部分进行减薄(使硅基板123部分在厚度上减小)。
在这里，传感器半导体元件121的硅基板123和布线层125分别对应于图2所示的传感器半导体元件21中的硅基板62和布线层64，并且支撑基板122对应于图2所示的支撑基板61。
在步骤S14中，制造装置对硅基板进行蚀刻，并且形成贯穿孔和电极凹槽，而且在步骤S15中，制造装置在贯穿孔部分和电极凹槽中填充诸如Cu等导体，以形成贯穿通路、电极和连接线。
由此，例如如图5所示，形成了：用于使设置在硅基板123的彼此相反的两个表面上的两个布线层电气连接的贯穿通路；设置在该贯穿通路的端部中的电极；和被连接至该电极的连接线。
即，如图5中的箭头B13所指示，在硅基板123的与布线层125侧相反的一侧的表面上形成绝缘膜131。然后，包括绝缘膜131的层变为与图2中的布线层63对应的布线层。
随后，对绝缘膜131和硅基板123的一部分进行蚀刻。结果，形成了穿透硅基板123且到达形成在布线层125中的Cu电极132的贯穿孔133，而且形成了凹槽134，该凹槽134将会被用来形成电极以及与诸如逻辑半导体元件等半导体元件连接的连接线。
而且，如箭头B14所指示，在绝缘膜131部分、贯穿孔133以及用于连接线及电极的凹槽134上形成绝缘膜135，并且在贯穿孔133和凹槽134这两个部分处使用Cu执行电镀处理。而且，通过化学机械打磨(CMP：chemical mechanical polish)等对镀Cu部分的表面进行打磨(平坦化)，以便形成贯穿通路136、电极137、连接线138和电极139。
这些贯穿通路136、电极137、连接线138和电极139对应于图2中的贯穿通路51、电极52、布线56和电极54。贯穿通路136、电极137、连接线138和电极139是用于将上面具有多个传感器半导体元件121的传感器晶片电气连接至诸如逻辑半导体元件等半导体元件的基板间布线。
需要注意的是，在这里，在硅基板123中绘出了一个贯穿通路136，但是实际上在硅基板123的预定区域中以集中的方式设置有多个贯穿通路。
在步骤S16中，制造装置在被连接至贯穿通路的连接线部分和电极部分上形成绝缘膜，并且在该绝缘膜中对电极部分进行蚀刻，而且在步骤S17中，制造装置将阻挡金属涂布到通过蚀刻而暴露出来的部分。
由此，例如，如图6中的箭头B15所指示，在形成于硅基板123的与布线层125侧相反的一侧的表面上的绝缘膜、电极137、连接线138和电极139的部分上进一步形成绝缘膜151。然后，通过蚀刻对绝缘膜151中的形成有岛电极的部分(即，电极139的部分)进行开口以形成开口部152。
另外，如箭头B16所指示，将诸如Ta和TaN等阻挡金属涂布到绝缘膜151和因开口部152而暴露出来的电极139的部分上，以便形成金属层153，而且在金属层153上使用Cu执行电镀处理，以便形成Cu金属层154。
在步骤S18中，制造装置形成芯片上彩色滤光片(on-chip color filter)和芯片上透镜。
具体地，例如如图7中的箭头B17所指示，通过诸如CMP等打磨工艺来去除金属层153和金属层154的一部分，以便形成包括电极139、金属层153和金属层154的岛电极。这个岛电极对应于图2所示的岛电极53。特别地，电极139对应于图2中的电极54，并且金属层153和金属层154对应于图2中的金属层55。
随后，在形成于硅基板123的与布线层125侧相反的一侧的表面上的绝缘膜和金属层154的部分上形成绝缘膜161。
而且，如箭头B18所指示，对绝缘膜161中的像素部分的区域进行蚀刻从而提供台阶，以便最终形成布线层162。这个布线层162对应于图2所示的布线层63。
然后，在台阶部分处对应于各个像素而形成芯片上彩色滤光片163，并且进一步将树脂涂布到芯片上彩色滤光片163部分和绝缘膜161部分，以便形成芯片上透镜164。
在步骤S19中，在传感器半导体元件的岛电极部分中形成开口部之后，制造装置将传感器晶片裁切成多个传感器半导体元件，而且在步骤S20中，制造装置将逻辑半导体元件安装在通过切割而获得的各个传感器半导体元件上。
例如，如图8中的箭头B19所指示，使布线层162中的岛电极部分(即，金属层154的部分)开口从而暴露出来，以便形成开口部171，随后，将传感器晶片分离成各个传感器半导体元件。即，将传感器晶片裁切成各传感器半导体元件121。
然后，如箭头B20所指示，以倒装芯片结构来安装逻辑半导体元件172，即，在开口部171中将逻辑半导体元件172以CoC结构堆叠在传感器半导体元件121的金属层154部分上。需要注意的是，在本说明书中，使被裁切下来的元件彼此连接的动作被称为以CoC结构进行堆叠。在这个示例中，逻辑半导体元件172包括硅基板181和布线层182，并且布线层182中设置有Al焊盘183。而且，在焊盘183中形成有凸块电极184，并且在电极184上形成有微凸块185。当将逻辑半导体元件172安装到传感器半导体元件121上时，微凸块185和金属层154被扩散结合。
与贯穿通路136相比而言，用于安装逻辑半导体元件172且包括电极139、金属层153和金属层154的岛电极具有更大节距(直径)，并且这个岛电极被设置在传感器半导体元件121中的最靠近逻辑半导体元件172的层(最前方的表面)上。因此，在传感器半导体元件121的硅基板123和布线层125中的位于岛电极的正下方的部分中可以安置布线，以便减小传感器半导体元件121的尺寸。
而且，因为逻辑半导体元件172是利用传感器半导体元件121侧的岛电极而被安装(连接)的，所以不需要在形成芯片上透镜164之后为了安装逻辑半导体元件172的目的而在传感器半导体元件121侧执行凸块形成过程。因此，因凸块形成过程而产生的灰尘就不会粘附到传感器半导体元件121，从而提高了固体摄像装置的产量。
需要注意的是，逻辑半导体元件172中的硅基板181至微凸块185对应于图2所示的硅基板81至微凸块85。
以这种方式，当制造过程结束时，逻辑半导体元件就被安装在传感器半导体元件上从而形成固体摄像装置。
如上所述，制造装置在传感器半导体元件的硅基板中设置了较窄(较小)宽度的贯穿通路，并且制造装置在传感器半导体元件的被连接至贯穿通路且最靠近逻辑半导体元件的布线层中设置了较宽(较大)宽度的岛电极，并且制造装置将逻辑半导体元件安装在岛电极上。
以这种方式，能够使用包括较小宽度的贯穿通路和较大宽度的岛电极的简单构造来提高传感器半导体元件的面积效率，以便获得小型固体摄像装置。
用于将晶片精确地堆叠且接合在一起并且将晶片以窄的节距连接起来的晶片对晶片(wafer to wafer)堆叠工艺不能堆叠不同尺寸的晶片，但是CoC堆叠工艺却能够将最佳尺寸的半导体元件彼此堆叠在一起。然而，在CoC堆叠工艺中，很难使半导体元件以窄的节距彼此连接，并且传感器半导体元件侧需要被设置有穿透硅基板的贯穿通路和如下的布线层：该布线层的节距与被连接至将要堆叠且接合在一起的半导体元件的电极的节距相同。
因此，在本技术的实施例中，支撑基板被堆叠且接合在传感器半导体元件上，并且窄节距的贯穿通路被设置成穿透硅基板，而且贯穿通路被连接至传感器半导体元件的最靠近逻辑半导体元件的岛电极。然后，逻辑半导体元件被连接至岛电极，由此使得传感器半导体元件和逻辑半导体元件能够具有最佳的半导体元件尺寸，还使得传感器半导体元件和逻辑半导体元件能够以窄的节距进行电气连接。
传感器半导体元件的更详细示例性构造
而且，上述固体摄像装置的传感器半导体元件中的岛电极附近部分可以更详细地例如如图9所示那样而被构成。
在图9的示例中，支撑基板213通过等离子体结合(plasma bonding)等而被堆叠且接合在用于构成固体摄像装置211的传感器半导体元件212上。而且，传感器半导体元件212包括硅基板214以及设置在硅基板214的两侧的表面上的布线层215和布线层216，布线层215和布线层216各自包括一个或多个层。
在布线层215中，形成有Al焊盘电极217、Al布线218、Cu布线219和Cu电极220，所述Al焊盘电极217用于与传感器半导体元件212的外部电气连接。特别地，焊盘电极217的一部分因为开口部221所以是开口的，并且焊盘电极217的这个部分通过配线结合而与外部连接。
而且，在硅基板214内设置有包括光电转换元件222的多个光电转换元件，并且像素是由包括光电转换元件、场效应晶体管等的像素电路构成的。另外，硅基板214设置有贯穿通路224，贯穿通路224穿透硅基板214且把设置在布线层216中的电极223和设置在布线层215中的电极220连接起来。这个贯穿通路224对应于图2中的贯穿通路51。
在布线层216中，布线225被连接至设置在贯穿通路224的一端处的电极223，并且电极226被连接至布线225的一端。在这里，电极223、布线225和电极226在同一个布线层216中且是由Cu形成的，并且这些电极223、布线225和电极226对应于图2中的电极52、布线56和电极54。
另外，在布线层216中，在电极226中形成有金属层227，金属层227包括诸如Cu、Ta和TaN等多种金属的层，并且电极226和金属层227形成与图2中的岛电极53对应的岛电极。用于构成岛电极的金属层227部分因为开口部228所以是开口的，并且逻辑半导体元件利用凸块而被安装在这个开口部228处。
而且，在传感器半导体元件212中，在诸如光电转换元件222等光电转换元件的图中的上侧处设置有芯片上彩色滤光片229，并且在芯片上彩色滤光片229的图中的上侧处设置有芯片上透镜230。
另外，布线层216设置有由诸如W(钨)等金属制成的遮蔽金属231。这个遮蔽金属231是这样的金属层：该金属层通过使硅基板214和布线层216彼此电气分离来提供噪声屏蔽功能，并且该金属层起到遮挡外部光的遮光板的作用。
特别地，遮蔽金属231在遮蔽金属231的位于芯片上彩色滤光片229与光电转换元件之间的部分处是部分开口的，以使得能够防止从外部入射到光电转换元件中的光进入到与该光电转换元件邻接的另一个光电转换元件中。而且，在岛电极部分中，遮蔽金属231被设置在硅基板214与包括电极226和金属层227的岛电极之间，以便执行噪声屏蔽和遮光。即，除了用于构成像素的光电转换元件以外的部分都被遮蔽金属231遮光，以便防止外部光进入到硅基板214中。
制造过程的说明
接下来，参照图10的流程图以及图11至图16，将会说明由用于制造与图9所示的固体摄像装置211对应的固体摄像装置的制造装置执行的制造过程。需要注意的是，图11至图16中的相应部分是用相同的附图标记表示的，并且将会适当地省略这些部分的说明。而且，在图11至图16中，与图4至图8各者中的部分对应的部分是用相同的附图标记表示的，并且将会适当地省略这些部分的说明。
在步骤S51中，制造装置在传感器晶片上的多个传感器半导体元件中的各个传感器半导体元件的区域中形成像素和埋入线。然后，在步骤S52中，制造装置将传感器晶片和支撑基板堆叠且接合在一起，而且在步骤S53中，制造装置将传感器晶片减薄。在这些步骤S51至步骤S53中，执行与图3中的步骤S11至步骤S13相同的处理。
即，如图11中的箭头B31所指示，在硅基板123中形成光电转换元件124以形成像素，并且在硅基板123上形成包括Cu布线126的布线层125。然后，将传感器半导体元件121的布线层125部分和支撑基板122堆叠且接合在一起。另外，如箭头B32所指示，对传感器半导体元件121的硅基板123部分进行减薄(使硅基板123部分的厚度减小)。
返回到图10的流程图的说明，在步骤S54中，制造装置在传感器半导体元件中的硅基板的位于逻辑半导体元件侧的表面上执行遮蔽金属的溅射和蚀刻。
具体地，例如如图12中的箭头B33所指示，在硅基板123的与支撑基板122相反的一侧的表面上形成绝缘膜261，并且通过溅射进一步将诸如W等金属涂布到绝缘膜261部分上，以便形成遮蔽金属262。这个遮蔽金属262对应于图9中的遮蔽金属231。
而且，如图12中的箭头B34所指示，通过蚀刻去除遮蔽金属262的一部分。具体地，去除遮蔽金属262的像素部分，以使得例如外部光能够入射到诸如光电转换元件124等各个光电转换元件中。
在步骤S55中，制造装置对硅基板进行蚀刻，并形成贯穿孔和电极凹槽，而且在步骤S56中，制造装置在贯穿孔部分和电极凹槽中填充导体，以形成贯穿通路、电极和连接线。
例如，如图13中箭头B35所指示，在硅基板123的与布线层125侧相反的一侧的表面上形成绝缘膜131，随后，对绝缘膜131和硅基板123进行局部蚀刻。结果，形成了穿透硅基板123且到达电极132的贯穿孔133以及用于连接线和电极的凹槽134。
另外，如箭头B36所指示，在绝缘膜131部分、贯穿孔133以及用于连接线和电极的凹槽134上形成绝缘膜135，并且在贯穿孔133和凹槽134这两个部分上使用Cu执行电镀处理。而且，通过CMP等对镀Cu部分的前表面进行平坦化处理，以便形成贯穿通路136、电极137、连接线138和电极139。
返回到图10的流程图，贯穿通路等已被形成，随后，执行步骤S57至步骤S61的处理以完成制造过程。这些处理与图3中的步骤S16至步骤S20的处理相同，因此将会省略这些处理的详细说明。
在这些步骤S57至步骤S61中，例如如图14中的箭头B37所指示，在形成于硅基板123的与布线层125侧相反的一侧的表面上的绝缘膜、电极137、连接线138和电极139这些部分上进一步形成绝缘膜151。然后，通过蚀刻对电极139部分进行开口以形成开口部152。
另外，如箭头B38所指示，将诸如Ta和TaN等阻挡金属涂布到绝缘膜151和因开口部152而暴露出来的电极139部分，以便形成金属层153，而且在金属层153上使用Cu执行电镀处理，以便形成Cu金属层154。
而且，如图15中的箭头B39所指示，通过诸如CMP等打磨工艺来去除金属层153和金属层154的一部分，并且形成包括电极139、金属层153和金属层154的岛电极。随后，在硅基板123的绝缘膜和金属层154这两个部分上形成绝缘膜161。
另外，如箭头B40所指示，对绝缘膜161中的像素部分的区域进行蚀刻从而形成台阶，以使得被堆叠并设置在硅基板123的图中的上侧上的层变为布线层162。然后，在绝缘膜161的台阶部分处对应于各个像素而形成芯片上彩色滤光片163，并且进一步将树脂涂布到芯片上彩色滤光片163部分和绝缘膜161部分，以便形成芯片上透镜164。
随后，如图16中的箭头B41所指示，使布线层162中的岛电极部分(即，金属层154的部分)开口从而暴露出来，以便形成开口部171，并且使各个传感器半导体元件从传感器晶片上分离。
然后，如箭头B42所指示，以倒装芯片结构来安装逻辑半导体元件172，即，在开口部171中将逻辑半导体元件172以CoC结构堆叠在金属层154部分上。当安装逻辑半导体元件172时，微凸块185和金属层154被扩散结合。
以这种方式，当制造过程结束时，逻辑半导体元件被安装在传感器半导体元件上从而形成固体摄像装置。
如上所述，制造装置在传感器半导体元件的硅基板中设置了较窄(较小)宽度的贯穿通路，并且制造装置在传感器半导体元件的被连接至贯穿通路且最靠近逻辑半导体元件的布线层中设置了较宽(较大)宽度的岛电极，并且制造装置将逻辑半导体元件安装在岛电极上。
以这种方式，利用包括较小宽度的贯穿通路和较大宽度的岛电极的简单构造来提高了传感器半导体元件的面积效率，以便获得小型固体摄像装置。
第一实施例的示例性变型例1
传感器半导体元件的示例性构造
需要注意的是，在图9所示的固体摄像装置211的传感器半导体元件212的构造中，上面将要安装有逻辑半导体元件的岛电极的图中的上侧的表面部分(即，金属层227的部分)在图中被布置在比被连接至岛电极的布线225和电极223更靠上侧的位置处。即，岛电极在图中相对于布线225和电极223的顶面向上突出。
如果岛电极部分相对于布线225和电极223存在台阶，那么在形成芯片上透镜230时，难以将树脂材料均匀地涂布在布线层216上。
因此，可以对硅基板214进行挖掘，以形成适当的凹槽，随后再形成岛电极，以便消除岛电极与布线225和电极223之间的台阶，使得能够更均匀地涂布树脂材料。在这种情况下，例如，传感器半导体元件212如图17所示那样而被构成。需要注意的是，在图17中，与图9中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图17所示的传感器半导体元件212中，硅基板214的一部分被挖掘从而形成凹槽，然后形成了与图9中的遮蔽金属231和电极226对应的遮蔽金属291和电极292。然后，在布线层216中的电极292的上部上形成与图9中的金属层227对应的金属层293，并且包括电极292和金属层293的岛电极被构成。
在这个示例中，岛电极的顶面(即，金属层293的顶面)以及布线225和电极223的顶面被包含在同一平面内。即，通过挖掘硅基板214而形成的凹槽使岛电极相对于布线225和电极223的台阶减小了。因此，当通过在岛电极、布线225和电极223的顶面上涂布绝缘膜和树脂材料而形成芯片上透镜时，能够均匀地涂布该树脂材料。
制造过程的说明
然后，参照图18的流程图以及图19至图23，将说明由用于制造与图17所示的固体摄像装置211对应的固体摄像装置的制造装置执行的制造过程。需要注意的是，图19至图23中的相应部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。而且，在图19至图23中，与图11至图16各者中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S91中，制造装置在传感器晶片上的多个传感器半导体元件中的各个传感器半导体元件的区域中形成像素和埋入线。然后，在步骤S92中，制造装置将传感器晶片和支撑基板堆叠且接合在一起，而且在步骤S93中，制造装置将传感器晶片减薄。在这些步骤S91至步骤S93中，执行与图3中的步骤S11至步骤S13相同的处理。
即，如图19中的箭头B61所指示，在硅基板123中形成光电转换元件124以形成像素，并且在硅基板123上形成布线层125。然后，将传感器半导体元件121的布线层125部分和支撑基板122堆叠且接合在一起。另外，如箭头B62所指示，对传感器半导体元件121的硅基板123部分进行减薄(使硅基板123部分的厚度减小)。
返回到图18的流程图的说明，在步骤S94中，制造装置通过蚀刻等对硅基板的与支撑基板侧相反的一侧的表面进行挖掘，以便形成用于减小岛电极部分的上述台阶的凹槽。
在步骤S95中，制造装置在已经在步骤S94的处理中形成有凹槽的硅基板的表面上执行遮蔽金属的溅射和蚀刻。
例如，通过步骤S94和步骤S95的处理，如图20中的箭头B63所指示，通过对硅基板123的与支撑基板122侧相反的一侧的表面的一部分进行挖掘、蚀刻等来形成凹槽321。
另外，如箭头B64所指示，进一步在硅基板123的表面部分和形成于该表面中的凹槽321部分上形成绝缘膜322。另外，通过溅射将诸如W等金属涂布到绝缘膜322部分上，以便形成遮蔽金属323，并且通过蚀刻去除遮蔽金属323的一部分。
例如，去除遮蔽金属323的像素部分，以使外部光能够入射到诸如光电转换元件124等各个光电转换元件中，并且去除遮蔽金属323中的用于设置穿透硅基板123的贯穿通路的部分。
以这种方式形成的遮蔽金属323对应于图17中的遮蔽金属291。
在步骤S96中，制造装置对硅基板进行蚀刻并且形成贯穿孔，而且在步骤S97中，制造装置对贯穿孔部分和遮蔽金属部分执行电镀处理。
例如，如图21中的箭头B65所指示，在设置于硅基板123的与布线层125侧相反的一侧的表面上的遮蔽金属323的部分上形成绝缘膜131。随后，对绝缘膜131和硅基板123的一部分的区域进行蚀刻，以便形成穿透硅基板123且到达电极132的贯穿孔133。
而且，如箭头B66所指示，在绝缘膜131部分和贯穿孔133部分上进一步形成绝缘膜331，并且在绝缘膜331的部分上使用Cu执行电镀处理。由此，由Cu形成了金属层332，并且这个金属层332的一部分(即，贯穿孔133的部分)变为贯穿通路136。
另外，随后将诸如Ta和TaN等阻挡金属涂布到金属层332部分上，以便形成金属层333，并且在金属层333上使用Cu执行电镀处理，以便形成Cu金属层334。
在步骤S98中，制造装置通过CMP等对通过步骤S97的处理而形成的金属层进行打磨和平坦化处理，以便形成电极和连接线。
然后，在下文中执行步骤S99至步骤S101的处理以完成制造过程。这些处理与图3中的步骤S18至步骤S20的处理相同，因此将省略这些处理的详细说明。
在步骤S98至步骤S101中，首先，通过CMP等对图21所示的金属层332至金属层334的一部分进行打磨，以使这些部分变得平坦。由此，如图22中的箭头B67所指示，在金属层332的部分处，形成了：设置在贯穿通路136的一端处的电极137；被连接至电极137的连接线138；以及设置在连接线138的一端处的电极361。而且，在电极361上，金属层333和金属层334中的没有被平坦化处理去除的剩余部分变为用于构成岛电极的金属层。
这些电极137、连接线138和电极361对应于图17所示的电极223、布线225和电极292。而且，包括金属层333和金属层334的金属层对应于图17所示的金属层293。
因此，在图22所示的示例中，岛电极是由电极361、金属层333和金属层334构成的。岛电极的顶面被包含在与电极137和连接线138的顶面相同的平面内。即，岛电极与电极137和连接线138之间没有台阶。
以这种方式，岛电极被形成，随后，如图22中的箭头B68所指示，在硅基板123的绝缘膜、电极137、连接线138、金属层334的部分上形成绝缘膜161。
另外，对绝缘膜161中的像素部分的区域进行蚀刻，以便形成台阶，以使得堆叠并设置在硅基板123的图中的上侧上的层变为布线层162。这个布线层162对应于图17中的布线层216。
然后，在绝缘膜161的台阶部分上对应于各个像素而形成芯片上彩色滤光片163，并且进一步将树脂涂布到芯片上彩色滤光片163部分和绝缘膜161部分上，以便形成芯片上透镜164。
在这种情况下，在如箭头B68所指示的示例中，电极137、连接线138和金属层334的部分基本上是平坦的，因此，形成在该图中上侧处的绝缘膜的台阶部分(即，由箭头Q11所指示的部分的台阶)小于由图15中的箭头B40所指示的示例中的对应部分的台阶。因此，当形成芯片上透镜164和芯片上彩色滤光片163时，可以均匀地涂布树脂材料。
随后，如图23中的箭头B69所指示，使布线层162中的岛电极部分(即，金属层334的部分)开口从而暴露出来，以便形成开口部171，并且使各个传感器半导体元件从传感器晶片上分离。
然后，如箭头B70所指示，以倒装芯片结构来安装逻辑半导体元件172，即，在开口部171中将逻辑半导体元件172以CoC结构堆叠在金属层334部分上。当安装逻辑半导体元件172时，微凸块185和金属层334被扩散结合。
以这种方式，当制造过程结束时，逻辑半导体元件被安装在传感器半导体元件上从而形成固体摄像装置。
如上所述，制造装置挖掘硅基板的一部分，以便形成凹槽，随后，制造装置形成遮蔽金属和岛电极。以这种方式，当形成芯片上透镜时树脂材料能够被均匀地涂布在布线层上，并且能够以简单的方式获得高质量固体摄像装置。
第二实施例
固体摄像装置的示例性构造
同时，在上文中，已经说明了这样的示例：在该示例中，通过在传感器半导体元件中设置具有较小节距(宽度)且穿透硅基板的贯穿通路、通过经由贯穿通路上的布线而设置较大节距的岛电极、并且通过利用岛电极将逻辑半导体元件安装在传感器半导体元件上，减小了固体摄像装置的尺寸。然而，如果被堆叠且接合在传感器半导体元件上的支撑构件是其上能够安装诸如逻辑半导体元件等半导体元件的中介基板(interposer substrate)，就能够简单地获得小型固体摄像装置。
当将半导体元件安装在如上所述的中介基板上时，固体摄像装置例如如图24所示那样而被构成。
在图24所示的示例中，固体摄像装置391是背侧照射型图像传感器，并且固体摄像装置391包括壳体401、传感器半导体元件402、中介基板403、半导体元件404和盖玻璃405。
即，在固体摄像装置391中，中介基板403与作为半导体元件的传感器半导体元件402堆叠且接合在一起，并且半导体元件404被安装在中介基板403的与传感器半导体元件402侧相反的一侧的表面上。在这里，传感器半导体元件402和中介基板403例如通过等离子体结合等而被堆叠且接合在一起。中介基板403是起到传感器半导体元件402的支撑构件的作用的半导体元件，并且传感器半导体元件402与中介基板403之间的接合面具有彼此相同的形状和彼此相同的面积。
然后，这些传感器半导体元件402、中介基板403和半导体元件404被固定在壳体401内部中。另外，盖玻璃405被设置在壳体401上部处，以防止外部灰尘粘附到传感器半导体元件402。
另外，在固体摄像装置391中，中介基板403和壳体401经由配线结合而被电气连接起来。
例如，在中介基板403中的最靠近传感器半导体元件402的布线层中设置有由Al等制成的焊盘电极411-1，并且焊盘电极411-1因设置在传感器半导体元件402中的开口部412-1而暴露出来。而且，在壳体401中，在焊盘电极411-1附近设置有由Al等制成的焊盘电极413-1，并且这些焊盘电极411-1和焊盘电极413-1经由配线414-1而被连接起来。
这些焊盘电极411-1和焊盘电极413-1是用于从壳体401向中介基板403供电的焊盘电极，或者是用于将信号从中介基板403输出至壳体401的焊盘电极。
类似地，在中介基板403的上述布线层中设置有由Al等制成的焊盘电极411-2，并且焊盘电极411-2因设置在传感器半导体元件402中的开口部412-2而暴露出来。而且，在壳体401中，在焊盘电极411-2附近设置有由Al等制成的焊盘电极413-2，并且这些焊盘电极411-2和焊盘电极413-2经由配线414-2而被连接起来。
需要注意的是，在下文中，当不需要特别地区分焊盘电极411-1和焊盘电极411-2时，也将焊盘电极411-1和411-2简称为焊盘电极411，并且当不需要特别地区分开口部412-1和开口部412-2时，也将开口部412-1和412-2简称为开口部412。而且，当不需要特别地区分焊盘电极413-1和焊盘电极413-2时，也将焊盘电极413-1和413-2简称为焊盘电极413，并且当不需要特别地区分配线414-1和配线414-2时，也将配线414-1和414-2简称为配线414。
在固体摄像装置391中，来自被摄体的光经由盖玻璃405而入射到传感器半导体元件402的像素中，并且由像素中的光电转换元件执行光电转换。
传感器半导体元件和中介基板的示例性构造
而且，更详细地，传感器半导体元件402和中介基板403例如如图25中的箭头A31所指示那样而被构成。需要注意的是，在图25中，与图24中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图25中的箭头A31所指示的示例中，传感器半导体元件402包括硅基板441和布线层442，布线层442在硅基板441的中介基板403侧处被堆叠在硅基板441上。在这里，布线层442包括一个或多个层(布线层)。
在硅基板441中，设置有诸如光电转换元件443等多个光电转换元件，并且在硅基板441的光接收表面侧(即，光电转换元件的图中的上侧)处对应于各像素而形成有芯片上透镜444。同样地，在硅基板441中，各像素包括光电转换元件、电荷积累部和像素电路，所述光电转换元件接收来自被摄体的光并且对该光进行光电转换，所述电荷积累部积累由光电转换元件获得的电荷，所述像素电路包括多个场效应晶体管。
而且，传感器半导体元件402的布线层442设置有由Cu等制成的诸如布线445等布线。例如，布线445被设置在最靠近硅基板441且用于构成布线层442的层中。
另外，硅基板441设置有贯穿通路446，贯穿通路446穿透硅基板441，并且贯穿通路446把布线445和设置在硅基板441的光接收表面侧的表面(层)上的布线连接起来。而且，传感器半导体元件402设置有贯穿通路447，贯穿通路447被连接至贯穿通路446，并且贯穿通路447穿透硅基板441和布线层442。
这些贯穿通路446和贯穿通路447例如是由Cu等制成的，并且这些贯穿通路446和贯穿通路447是直径相对小的通路，即，直径(节距)约为2μm至10μm的通路。即，贯穿通路446和贯穿通路447是相对窄的通路。
而且，中介基板403包括硅基板451以及设置在硅基板451的两个表面上的布线层452和布线层453。在这里，布线层452和布线层453各自包括一个或多个层(布线层)。
设置于硅基板451的传感器半导体元件402侧处的布线层452设置有上述的焊盘电极411和由Al等制成的布线454。
在这个示例中，贯穿通路447穿透传感器半导体元件402的硅基板441和布线层442并且到达布线454。因此，设置在传感器半导体元件402的布线层442中的布线445和设置在中介基板403的布线层452中的布线454经由贯穿通路446和贯穿通路447而彼此电气连接。需要注意的是，贯穿通路446和贯穿通路447在硅基板441的光接收表面侧的表面上是电气连接的。
而且，中介基板403的硅基板451设置有诸如贯穿通路455等多个贯穿通路，这些贯穿通路用于使布线层452和布线层453电气连接。例如，诸如穿透硅基板451的贯穿通路455等贯穿通路是由Cu等形成的，并且这些贯穿通路的直径(节距)例如是50μm至200μm。
布线层453设置有由Cu等制成的布线456以及由Al等制成的电极457和电极458。在这个示例中，设置在布线层452中的布线454和设置在布线层453中的布线456经由贯穿通路455而彼此电气连接。
而且，设置在布线层453中的电极457和电极458是用于安装半导体元件的电极。在这个示例中，微凸块被形成在诸如电极457等多个电极上，并且逻辑半导体元件471经由这些微凸块而以倒装芯片结构被安装在中介基板403上。例如，逻辑半导体元件471经由设置在电极457上的微凸块459而被安装在中介基板403上。
以相同的方式，微凸块被形成在诸如电极458等多个电极上，并且动态随机存取存储器(DRAM：dynamic random access memory)半导体元件472经由这些微凸块而以倒装芯片结构被安装在中介基板403上。例如，DRAM半导体元件472经由设置在电极458上的微凸块460而被安装在中介基板403上。
在这里，逻辑半导体元件471和DRAM半导体元件472对应于图24所示的半导体元件404，且所述逻辑半导体元件471包括用于执行信号处理的逻辑电路，所述DRAM半导体元件472包括起到存储器的作用的存储电路。
逻辑半导体元件471包括硅基板481和布线层482。布线层482包括一个或多个层(布线层)，并且在这个示例中，布线层482设置有由Cu等制成的布线483和由Al等制成的电极484。例如，逻辑半导体元件471的电极484和中介基板403的电极457经由微凸块459以倒装芯片结构而被连接。
DRAM半导体元件472包括硅基板485和布线层486。布线层486包括一个或多个层(布线层)，并且在这个示例中，布线层486设置有由Cu等制成的布线487和由Al等制成的电极489。例如，DRAM半导体元件472的电极489和中介基板403的电极458经由微凸块460以倒装芯片结构而被连接。
在这里，微凸块459、微凸块460、电极457、电极484、电极458和电极489各者的直径(节距)例如是10μm至40μm。即，微凸块459、微凸块460、电极457、电极484、电极458和电极489各者的直径(宽度)比贯穿通路446和贯穿通路447的节距更大(更宽)，并且比贯穿通路455的节距更小(更窄)。
当在图中沿从上往下的方向观看由箭头A31所指示的传感器半导体元件402时，例如如箭头A32所指示，在传感器半导体元件402的中央处设置有有效像素区491，有效像素区491包括以矩阵的形式布置着的多个像素，并且在有效像素区491之外的区域是周边区域492。
周边区域492的外周侧的区域中设置有多个对齐的开口部，例如，图中以四边形表示的开口部412。然后，在这些开口部的部分中，设置有诸如焊盘电极411等焊盘电极，并且传感器半导体元件402经由与这些焊盘电极连接的配线而被电气连接至壳体401。
而且，诸如图中以圆形表示的贯穿通路446和贯穿通路447等多个成对的贯穿通路被设置在有效像素区491与周边区域492中的开口部(例如开口部412)之间。传感器半导体元件402和中介基板403利用这些贯穿通路而被电气连接起来。即，传感器半导体元件402和中介基板403经由贯穿通路446和贯穿通路447而以双接触结构进行电气连接。
另外，当在图中沿从上往下的方向观看由箭头A31所指示的中介基板403时，例如如箭头A33所指示，具有比诸如贯穿通路446和贯穿通路447等贯穿通路的节距大的节距的多个贯穿通路(例如，图中以圆形表示的贯穿通路455)被设置在整个中介基板403中。
而且，当在图中沿从下往上的方向观看由箭头A31所指示的中介基板403时，例如如箭头A34所指示，图中以圆形表示的多个连接电极被设置在中介基板403的用于安装逻辑半导体元件471和DRAM半导体元件472的区域中。例如，在逻辑半导体元件471的安装部分的区域中，设置有诸如电极457等具有比诸如贯穿通路455等贯穿通路的节距小的节距的多个电极。以相同的方式，在DRAM半导体元件472的安装部分的区域中，设置有诸如电极458等具有比诸如贯穿通路455等贯穿通路的节距小的节距的多个电极。
例如，当想要将逻辑半导体元件安装在传感器半导体元件的与光接收表面相反的一侧的表面上时，上面形成有多个传感器半导体元件的传感器晶片和上面形成有多个逻辑半导体元件的逻辑晶片通常被堆叠且接合在一起。在这种情况下，传感器晶片和逻辑晶片具有相同的面积和相同的形状，因此，在某些情况下，例如当传感器半导体元件是大的元件时，逻辑半导体元件会比必要的尺寸大，并且难以减小固体摄像装置的尺寸。
而且，将传感器晶片和逻辑晶片堆叠且接合在一起就会使得不能在将这两者堆叠且接合在一起之前选择半导体元件的无缺陷产品，因此难以提高产量。
相反，固体摄像装置391被配置成：起到支撑基板作用的中介基板403被堆叠且接合在传感器半导体元件402上，并且逻辑半导体元件471和DRAM半导体元件472以倒装芯片结构被安装在中介基板403的与传感器半导体元件402相反的一侧的表面上。
以这种方式，能够确保足够的强度作为传感器半导体元件402的强度。结果，半导体元件的尺寸是没有限制的，而是能够经由中介基板403将任何尺寸的逻辑半导体元件471和DRAM半导体元件472安装(装配)在传感器半导体元件402上，以便减小固体摄像装置391的尺寸。在图25的示例中，逻辑半导体元件471和DRAM半导体元件472是比传感器半导体元件402小的半导体元件。换言之，逻辑半导体元件471的安装部分的面积和DRAM半导体元件472的安装部分的面积要比用于安装那些半导体元件的中介基板403的整个表面面积窄。
而且，用于安装逻辑半导体元件471和DRAM半导体元件472的区域不是必须被设置在传感器半导体元件402中。即，不是必须在传感器半导体元件402中设置诸如电极457和电极458等具有相对大的节距的电极，并且传感器半导体元件402和中介基板403经由小节距(宽度)的贯穿通路446和贯穿通路447而被电气连接起来，因此，能够提高传感器半导体元件402的面积效率。由此，能够减小固体摄像装置391的尺寸。
另外，中介基板403被堆叠且接合在传感器半导体元件402上以确保足够的强度，并且逻辑半导体元件471和DRAM半导体元件472经由中介基板403而以CoC结构被堆叠在传感器半导体元件402上。因此，在以CoC结构而被堆叠之前，即，在被接合之前，传感器半导体元件402、逻辑半导体元件471和DRAM半导体元件472的无缺陷产品可以被选择，以提高固体摄像装置391的制造产量。
而且，如果传感器半导体元件402被堆叠且接合在形成有贯穿通路455的中介基板403上，则能够以比如下的情况更简单的方式来获得固体摄像装置391，该情况是：将支撑基板堆叠且接合在传感器半导体元件402上、且随后在支撑基板上形成用于引出半导体元件间连接电极的贯穿通路。
制造过程的说明
随后，将说明制造装置在制造应用本技术实施例的固体摄像装置时的制造过程。即，在下文中，将参照图26的流程图以及图27至图29来说明由制造装置执行的制造过程。需要注意的是，图27至图29中的相应部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S131中，制造装置在传感器晶片上的多个传感器半导体元件的各个区域中形成：像素电路，即包括光电转换元件和场效应晶体管的像素；以及用于使这些像素电气连接的埋入线。
在步骤S132中，制造装置在设置有多个中介基板的中介晶片上堆叠且接合传感器晶片。然后，在步骤S133中，制造装置将传感器晶片减薄，而且在步骤S134中，制造装置形成用于使传感器半导体元件和中介基板电气连接的贯穿通路。
通过这些步骤S131至步骤S134的处理，设置有如图27所示的传感器半导体元件531的传感器晶片和设置有中介基板532的中介晶片通过晶片对晶片堆叠(接合)工艺而被堆叠且接合在一起。需要注意的是，在该传感器晶片和该中介晶片中，它们的接合面具有彼此相同的形状和彼此相同的面积。在这种情况下，传感器半导体元件531与中介基板532之间的接合面也具有彼此相同的形状和彼此相同的面积。
例如，如图27中的箭头B81所指示，传感器晶片的一部分是用于构成一个传感器半导体元件531的硅基板541部分，并且在硅基板541上形成有布线层542。
例如，在硅基板541中，形成有包括光电转换元件543的多个光电转换元件，以提供多个像素。然后，在硅基板541上形成诸如Cu布线544和电极545等多条布线和其他元件，以提供布线层542。
传感器半导体元件531的硅基板541和布线层542对应于图25所示的传感器半导体元件402的硅基板441和布线层442。
而且，中介晶片的一部分是用于构成一个中介基板532的硅基板551部分，并且在硅基板551部分的两个表面上通过堆叠来形成各自设置有埋入线的布线层552和布线层553。
例如，在布线层552中，形成有Al布线554、Cu布线555、Al电极556、Al焊盘电极557等，并且在布线层553中，形成有Cu电极558、Al电极559、Cu布线560等。另外，在硅基板551中，形成有Cu贯穿通路561，该Cu贯穿通路561穿透硅基板551并且穿透布线层552和布线层553的一部分。
中介晶片起到传感器晶片的支撑基板的作用，并且例如，中介晶片具有300μm的直径和500μm的厚度，以便确保能够承受晶片工艺的强度。
在这里，中介基板532中的硅基板551至布线层553分别对应于图25所示的中介基板403中的硅基板451至布线层453。特别地，贯穿通路561和电极559对应于图25所示的贯穿通路455和电极457。
以这种方式，传感器半导体元件531被形成在传感器晶片中，并且中介基板532被形成在中介晶片中，而且如箭头B82所指示，将传感器晶片和中介晶片堆叠且接合在一起，随后，对传感器半导体元件531的硅基板541部分进行减薄(使硅基板541部分的厚度减小)。
另外，通过蚀刻而形成：穿透硅基板541和布线层542且穿透布线层552的一部分的凹槽；以及穿透硅基板541且穿透布线层542的一部分的凹槽。而且，在上述两个凹槽部分上使用Cu执行电镀处理，以形成贯穿通路。
由此，形成了Cu贯穿通路572，该Cu贯穿通路572使形成于硅基板541的与布线层542相反的一侧的表面上的布线571和中介基板532的电极556电气连接。这个贯穿通路572穿透硅基板541和布线层542。而且，形成了Cu贯穿通路573，该Cu贯穿通路573穿透硅基板541并且使布线571和布线层542中的电极545电气连接。由此，电极545和电极559通过贯穿通路573、贯穿通路572和贯穿通路561而彼此电气连接。
这些贯穿通路572和贯穿通路573对应于图25所示的贯穿通路446和贯穿通路447。
在步骤S135中，制造装置形成芯片上彩色滤光片和芯片上透镜。而且，在步骤S136中，制造装置在中介基板的连接电极上形成微凸块。
例如，如图28中的箭头B83所指示，将树脂涂布在硅基板541的光接收表面侧上，该光接收表面侧是与布线层542相反的一侧的表面，随后，对应于各个像素而形成芯片上彩色滤光片581，进一步地，将树脂涂布在芯片上彩色滤光片581部分上以形成芯片上透镜582。
而且，通过蚀刻等对硅基板541、布线层542和布线层552进行挖掘并且开口到焊盘电极557的部分，以便形成开口部583。焊盘电极557因开口部583而被暴露出来。在这里，焊盘电极557对应于图25中的焊盘电极411。
另外，如箭头B84所指示，在中介基板532中的因开口部部分而暴露出来的连接电极上利用诸如SnAg等焊料来形成微凸块。在这个示例中，例如，在设置于中介基板532的布线层553中的电极559上形成微凸块601。
在步骤S137中，制造装置将逻辑半导体元件安装在中介基板上，以形成单个半导体元件，并且在步骤S138中，制造装置把通过将包括传感器晶片和中介晶片的晶片经由步骤S137的处理而获得的半导体元件裁切成各片。
例如，如图29中的箭头B85所示，将逻辑半导体元件611以倒装芯片结构安装在中介基板532上，以便形成包括传感器半导体元件531、中介基板532和逻辑半导体元件611的单个半导体元件612。即，预先已被裁切的逻辑半导体元件611以晶片上芯片(CoW：chip onwafer)结构被连接至通过把包括中介基板532(其被形成在中介晶片中)的中介晶片和包括传感器半导体元件531(其被形成在传感器晶片中)的传感器晶片堆叠且接合起来而形成的单个晶片的中介基板532的部分上。需要注意的是，在本说明书中，被裁切的元件与晶片上的元件的连接被称为CoW连接。
在这个示例中，逻辑半导体元件611包括硅基板613和布线层614，并且在布线层614中形成有由Cu等制成的布线615和由Al制成的连接电极616。而且，在电极616中，微凸块617是由诸如SnAg等焊料形成的，并且微凸块617和微凸块601彼此连接，由此，逻辑半导体元件611以倒装芯片结构被安装(以倒装芯片结构被连接)在中介基板532上。由此，逻辑半导体元件611的布线615被电气连接至中介基板532的电极559。结果，贯穿通路561使逻辑半导体元件611的布线615和传感器半导体元件531的被连接至电极545的布线(未图示)电气连接。
在这里，例如，逻辑半导体元件611对应于图25中的逻辑半导体元件471，并且逻辑半导体元件611是比传感器半导体元件531小的半导体元件。
另外，如箭头B86所指示，将上面形成有诸如半导体元件612等多个半导体元件的单个晶片621裁切成多个半导体元件。随后，将诸如半导体元件612等各个半导体元件连接至图24所示的壳体401，以便形成固体摄像装置。
以这种方式，通过裁切晶片而获得的半导体元件被安装在壳体中从而形成了固体摄像装置，并且制造过程就结束了。
如上所述，制造装置将传感器半导体元件和中介基板以晶片对晶片堆叠的方式堆叠且接合在一起，并且制造装置将诸如逻辑半导体元件等半导体元件以倒装芯片结构安装在中介基板的与传感器半导体元件相反的一侧的表面上。
以这种方式，半导体元件的尺寸没有限制，并且能够将任何尺寸的半导体元件经由中介基板而安装在传感器半导体元件上，以便减小固体摄像装置的尺寸。
特别地，在传感器半导体元件中，不需要用于安装诸如逻辑半导体元件等半导体元件的区域，而且传感器半导体元件和中介基板经由小节距(宽度)的贯穿通路而被电气连接起来，因此面积效率得到改善，从而能够减小固体摄像装置的尺寸。
需要注意的是，在上文中，如图29所示，已经说明了在中介基板532和诸如逻辑半导体元件611等半导体元件这两者上都形成微凸块以便将中介基板532和该半导体元件连接起来的示例。
然而，如图2的示例所述，可以在中介基板532上形成岛电极(该岛电极是由无焊料的岛结构形成的电极)，并且可以仅在诸如逻辑半导体元件611等半导体元件上形成微凸块，以便将中介基板532和该半导体元件连接起来。在这种情况下，当半导体元件被安装(连接)在中介基板532上时，不需要在中介基板532侧处形成凸块，因此，能够防止灰尘粘附到传感器半导体元件531，从而提高固体摄像装置的产量。
第二实施例的示例性变型例1
制造过程的说明
而且，在上文中，已经说明了将诸如逻辑半导体元件等半导体元件安装在通过将传感器晶片和中介晶片堆叠且接合在一起而获得的单个晶片上并且将该半导体元件裁切成各个半导体元件的示例。然而，也可以是这样的：将通过把传感器晶片和中介晶片堆叠且接合起来而获得的单个晶片裁切成半导体元件，随后，在各个半导体元件上安装诸如逻辑半导体元件等半导体元件。
在这种情况下，制造装置通过执行下列处理过程来制造固体摄像装置。
在下文中，参照图30的流程图以及图31至图33，将说明由制造装置执行的制造过程。需要注意的是，图31至图33中的相应部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。而且，在图31至图33中，与图27至图29各者中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S161至步骤S166中，执行与图26中的步骤S131至步骤S136相同的处理。
即，如图31中的箭头B91所指示，传感器晶片的一部分是用于构成一个传感器半导体元件531的硅基板541部分，并且在硅基板541上形成了布线层542。
而且，中介晶片的一部分是用于构成一个中介基板532的硅基板551部分，并且在硅基板551部分的两个表面上通过堆叠而形成了设置有埋入线的布线层552和布线层553。
随后，如箭头B92所指示，将这些传感器晶片和中介晶片堆叠且接合在一起，并且对传感器半导体元件531的硅基板541部分进行减薄(使硅基板541部分的厚度减小)。
另外，通过蚀刻形成凹槽，并且在该凹槽部分上使用Cu执行电镀处理，以便形成贯穿通路572和贯穿通路573。
而且，如图32中的箭头B93所指示，在硅基板541的光接收表面侧处形成芯片上彩色滤光片581、芯片上透镜582和开口部583。
随后，如箭头B94所指示，在中介基板532中的因开口部部分而暴露出来的连接电极上由诸如SnAg等焊料形成微凸块。例如，在设置于布线层553中的电极559上形成微凸块601。
在步骤S167中，制造装置对通过将传感器晶片和中介晶片堆叠且接合在一起而获得的单个晶片进行裁切，以便获得包括传感器半导体元件和中介基板的半导体元件。
在步骤S168中，制造装置将诸如逻辑半导体元件等半导体元件以CoC结构堆叠并安装在由步骤S167的处理所获得的半导体元件上，然后制造装置将该半导体元件安装在壳体内，以便形成固体摄像装置，并且制造过程就结束了。
例如，在步骤S167和步骤S168中，如图33中的箭头B95所指示，将包括诸如含有传感器半导体元件531和中介基板532的半导体元件651等多个半导体元件(它们被形成在晶片652中)的晶片652裁切成多个半导体元件。
然后，如箭头B96所指示，将逻辑半导体元件611以倒装芯片结构安装在半导体元件651的中介基板532上，以便形成包括传感器半导体元件531、中介基板532和逻辑半导体元件611的半导体元件。随后，将这个半导体元件安装在壳体内，以便形成固体摄像装置。
如上所述，制造装置将传感器半导体元件和中介基板以晶片对晶片堆叠的方式堆叠且接合在一起，然后制造装置对堆叠的传感器半导体元件和中介基板进行裁切，而且制造装置将诸如逻辑半导体元件等半导体元件安装在中介基板上。同样地，在这种情况下，能够将任何尺寸的诸如逻辑半导体元件等半导体元件安装在中介基板上。
第二实施例的示例性变型例2
固体摄像装置的示例性构造
而且，在上文中，已经说明了例如如图25所示的利用双接触结构来实现传感器半导体元件402与中介基板403之间的电气连接的示例，该双接触结构使用了诸如贯穿通路446和贯穿通路447等成对的两个贯穿通路。
然而，传感器半导体元件与中介基板之间的电气连接不局限于利用双接触结构而实现的连接，而是可以通过例如如图34所示的所谓的Cu-Cu连接而被实现，在该Cu-Cu连接中，Cu电极彼此接合(连接)起来。
在图34中，固体摄像装置691包括传感器半导体元件701、中介基板702、逻辑半导体元件703和逻辑半导体元件704。
在这个示例中，传感器半导体元件701和中介基板702对应于图24所示的传感器半导体元件402和中介基板403，并且逻辑半导体元件703和逻辑半导体元件704对应于图24所示的半导体元件404。
而且，传感器半导体元件701包括设置有光电转换元件的硅基板711，并且硅基板711的图中的上侧的表面是光接收表面，而且在该光接收表面上形成有芯片上彩色滤光片和芯片上透镜。另外，硅基板711的图中的下侧的表面上设置有布线层712。
中介基板702包括硅基板713以及形成在硅基板713的两个表面上的布线层714和布线层715，硅基板713包括多个与图25所示的贯穿通路455对应的贯穿通路。布线层714和布线层715各自包括一个或多个层(布线层)。
在传感器半导体元件701中的位于中介基板702侧的布线层712的最表层(themost front layer)上形成有诸如电极716等由Cu制成的多个连接电极，这个最表层是布线层712的最靠近中介基板702的表面。诸如电极716等多个连接电极的一部分或全部被连接至布线层712中的其他布线。
以类似的方式，在中介基板702中的设置于传感器半导体元件701侧的布线层714的最表层上形成有诸如电极717等由Cu制成的多个连接电极，这个最表层是布线层714的最靠近传感器半导体元件701的表面。诸如电极717等多个连接电极的一部分或全部被连接至布线层714中的其他布线。在这个示例中，电极717被连接至布线层714中的Cu布线718。
而且，设置在中介基板702中的连接电极和设置传感器半导体元件701中的连接电极被安置成彼此面对，并且它们二者的接合面具有相同的形状和相同的面积，而且这些电极彼此堆叠且接合，使得传感器半导体元件701和中介基板702彼此在电气和物理上连接(接合)。
例如，传感器半导体元件701的电极716和中介基板702的电极717被设置成彼此面对，并且这些电极716与电极717之间的连接部分具有彼此相同的形状和彼此相同的面积。
如上所述，当将传感器晶片和中介晶片接合在一起时，传感器半导体元件701和中介基板702利用使Cu电极彼此接合起来的Cu-Cu连接而被连接起来，使得不必在传感器半导体元件701中设置用于双接触的贯穿通路就能够将传感器半导体元件701和中介基板702电气连接。而且，当传感器半导体元件701和中介基板702通过Cu-Cu连接而被连接起来时，连接电极的节距(宽度)就变得比双接触结构小。由此，传感器半导体元件701的面积效率进一步得到改善，并且固体摄像装置691的尺寸被减小了。
而且，在这个示例中，同样地，以与图24所示的示例相同的方式，逻辑半导体元件703和逻辑半导体元件704利用中介基板702中的微凸块而以CoC结构被堆叠，换言之，以倒装芯片结构被安装。需要注意的是，代替在对晶片进行裁切之后将逻辑半导体元件703和逻辑半导体元件704以CoC结构堆叠在中介基板702上的是，可以在对晶片进行裁切之前将逻辑半导体元件703和逻辑半导体元件704以芯片上晶片结构(Wafer on Chip structure)进行堆叠。
第二实施例的示例性变型例3
固体摄像装置的示例性构造
另外，例如如图35所示，可以利用树脂等使半导体元件的被安装部分平坦化，以便将传感器半导体元件、中介基板、诸如逻辑半导体元件等半导体元件固定到固体摄像装置的壳体中。需要注意的是，在图35中，与图24中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在这个示例中，将树脂741涂布到中介基板403的位于半导体元件404侧的表面上，并且半导体元件404被树脂741覆盖着，以便对树脂741的图中的下侧的表面进行平坦化。换言之，树脂741被填充在中介基板403与壳体401之间的空间中。
如上所述，执行了利用树脂741实施的平坦化处理，使得当在将传感器半导体元件402、中介基板403和半导体元件404固定到壳体401中之后通过配线结合来使焊盘电极411和焊盘电极413连接时，不太可能会在传感器半导体元件402和中介基板403上局部地施加大的载荷。由此，能够防止在传感器半导体元件402和中介基板403中产生裂纹等，以便提高固体摄像装置391的产量。
传感器半导体元件和中介基板的示例性构造
而且，更详细地，图35所示的传感器半导体元件402、中介基板403和半导体元件404的部分的构造例如如图36所示那样而被构成。需要注意的是，在图36中，与图25或图35中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图36所示的示例中，与图35中的半导体元件404对应的逻辑半导体元件471和DRAM半导体元件472以倒装芯片结构被安装在中介基板403上。然后，这些逻辑半导体元件471和DRAM半导体元件472被用于平坦化的树脂741覆盖，以便使中介基板403的上面安装有半导体元件的部分平坦化。
制造过程的说明
然后，将说明当利用树脂使半导体元件的安装部分平坦化时由制造装置执行的制造过程。
在下文中，参照图37的流程图以及图38至图40，将说明由制造装置执行的制造过程。需要注意的是，图38至图40中的相应部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。而且，在图38至图40中，与图27至图29各者中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S191至步骤S194中，执行与图26中的步骤S131至步骤S134相同的处理。
即，如图38中的箭头B101所指示，传感器晶片的一部分是用于构成一个传感器半导体元件531的硅基板541部分，并且在硅基板541上形成了布线层542。
而且，中介晶片的一部分是用于构成一个中介基板532的硅基板551部分，并且在硅基板551部分的两个表面上通过堆叠而形成了设置有埋入线的布线层552和布线层553。
随后，如箭头B102所指示，将这些传感器晶片和中介晶片堆叠且接合在一起，并且对传感器半导体元件531的硅基板541部分进行减薄(使硅基板541部分的厚度减小)。
另外，通过蚀刻形成凹槽，并且在该凹槽部分上使用Cu执行电镀处理，以便形成贯穿通路572和贯穿通路573。
在步骤S195中，制造装置在中介基板的连接电极上形成微凸块。而且，在步骤S196中，制造装置将逻辑半导体元件安装在中介基板上。
例如，如图39中的箭头B103所示，在中介基板532中的因开口部部分而暴露出来的连接电极上由诸如SnAg等焊料形成微凸块。例如，在设置于布线层553中的电极559上形成微凸块601。
另外，如箭头B104所示，将逻辑半导体元件611以倒装芯片结构安装在中介基板532上，以便形成包括传感器半导体元件531、中介基板532和逻辑半导体元件611的单个半导体元件。即，预先已被裁切的逻辑半导体元件611以CoW结构被连接至通过把包括中介基板532(其被形成在中介晶片中)的中介晶片和包括传感器半导体元件531(其被形成在传感器晶片中)的传感器晶片堆叠且接合起来而形成的单个晶片的中介基板532的部分。
在这个示例中，形成在中介基板532的电极559上的微凸块601和形成在逻辑半导体元件611的电极616上的微凸块617彼此连接，使得逻辑半导体元件611以倒装芯片结构被安装(以倒装芯片结构被连接)在中介基板532上。
在步骤S197中，制造装置利用树脂来使中介基板的逻辑半导体元件部分平坦化，并且在步骤S198中，制造装置形成芯片上彩色滤光片和芯片上透镜。
另外，在步骤S199中，制造装置对在步骤S198的处理中所获得的晶片进行裁切，并且制造过程结束。
例如，如图40中的箭头B105所指示，为了平坦化的目的，将树脂771涂布到中介基板532的逻辑半导体元件611侧，这一侧是逻辑半导体元件611的安装部分。
然后，如箭头B106所指示，在硅基板541的光接收表面侧处形成芯片上彩色滤光片581、芯片上透镜582和开口部583。于是，以这种方式获得的包括传感器半导体元件531、中介基板532和逻辑半导体元件611的单个半导体元件是半导体元件772。
另外，如箭头B107所指示，将上面形成有诸如半导体元件772等多个半导体元件的单个晶片773裁切成多个半导体元件。随后，将诸如半导体元件772等各个半导体元件连接至图35所示的壳体401，以便形成固体摄像装置。
以这种方式，晶片被裁切成各半导体元件，这些半导体元件各自被安装在壳体内，以便形成固体摄像装置，然后制造过程就结束了。
如上所述，制造装置将传感器半导体元件和中介基板以晶片对晶片堆叠的方式堆叠且接合在一起，并且制造装置将诸如逻辑半导体元件等半导体元件以倒装芯片结构安装在中介基板的与传感器半导体元件相反的一侧的表面上。在这种情况下，制造装置利用树脂来使半导体元件的安装部分平坦化。
以这种方式，能够防止在传感器半导体元件和中介基板中产生裂纹等，以便提高固体摄像装置的产量。
第二实施例的示例性变型例4
固体摄像装置的示例性构造
而且，在图24所示的示例中，已经说明了在中介基板403的传感器半导体元件402侧处设置焊盘电极411以便通过配线结合而形成电气连接的示例，但是可以在半导体元件404侧处设置焊盘电极。
在这种情况下，固体摄像装置391例如如图41所示那样而被构成。需要注意的是，在图41中，与图24中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图41所示的示例中，固体摄像装置391包括壳体801、传感器半导体元件402、中介基板403、半导体元件404和盖玻璃405。
在这个示例中，传感器半导体元件402被固定到壳体801中，且传感器半导体元件402、中介基板403和半导体元件404被安装在壳体801上。而且，在中介基板403的半导体元件404侧处设置有焊盘电极(未图示)，使得这些焊盘电极和设置在壳体801中的焊盘电极经由配线802-1和配线802-2而被电气连接起来。
需要注意的是，在下文中，当不需要特别地区分配线802-1和配线802-2，也将配线802-1和802-2简称为配线802。
在固体摄像装置391中，经由这些配线802来从壳体801向中介基板403供电，并且信号从中介基板403被输出至壳体801。
更具体地，当固体摄像装置391如上所述而被构成时，中介基板403例如如图42所示那样而被构成。需要注意的是，在图42中，与图25中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图42所示的示例中，由Al等制成的焊盘电极831被设置在中介基板403的布线层453中的最远离逻辑半导体元件471的层中，并且焊盘电极831因设置在布线层453中的开口部832而暴露出来。在固体摄像装置391中，上述的配线802通过配线结合而被连接至焊盘电极831，由此，中介基板403和壳体801彼此电气连接。
第三实施例
固体摄像装置的示例性构造
同时，在背侧照射型固体摄像装置中，包括用于接收从外部入射的光的像素的光接收部被设置在与布线层表面相反的一侧的表面上，所述传感器半导体元件将会被减薄，并且该减薄就必需用于确保强度的支撑基板。
因此，提出了如下的一种堆叠式背侧照射型固体摄像装置：在该堆叠式固体摄像装置中，用逻辑半导体元件来代替支撑基板，并且传感器半导体元件和逻辑半导体元件被堆叠且接合在一起，而且传感器半导体元件被电气连接至逻辑半导体元件，以便减小尺寸(例如，参照JP 2014-220370 A)。在这种背侧照射型固体摄像装置中，设置有具有像素电路的光接收部的传感器半导体元件表面与已被裁切的具有逻辑电路的逻辑半导体元件电气连接。
而且，提出了如下的一种背侧照射型固体摄像装置：在该固体摄像装置中，在堆叠且接合于传感器半导体元件上的支撑基板中在传感器半导体元件的接合面侧的一部分处形成凹槽，并且在该凹槽的部分处堆叠内置芯片，以便减小模块尺寸(例如，参照JP 2012-204403 A)。
然而，在上述的本技术的实施例中，难以确保足够的强度。
例如，在堆叠式背侧照射型固体摄像装置中，传感器半导体元件和堆叠在它的后表面侧的逻辑半导体元件各者都具有不大于1μm的薄的厚度，并且它们各者在没有支撑基板的情况下都具有低的强度，因此，很可能会发生应力集中。结果，令人担忧的是，在背侧照射型固体摄像装置中白点和暗电流会增大。而且，背侧照射型固体摄像装置的强度不足，因此，如果多个半导体元件被堆叠，则背侧照射型固体摄像装置本身的翘曲量(warpageamount)会增加，并且摄像特性下降。
另外，在支撑基板的一部分中设置有凹槽的背侧照射型固体摄像装置中，传感器半导体元件具有数个μm的薄的厚度，因此，实际上在埋入有内置芯片的凹槽部分中没有支撑基板。因此，在凹槽部分中不能确保足够的强度，所以很可能让应力集中在凹槽部分处，结果，令人担忧的是，在背侧照射型固体摄像装置中白点和暗电流会增大。
而且，当多个半导体元件被堆叠时，在支撑基板侧需要创建用于埋入内置芯片的许多凹槽。这会使得支撑基板中的实际上起到支撑基板作用的部分的面积变窄，因此，令人担忧的是，背侧照射型固体摄像装置本身的翘曲量会增加，并且摄像特性下降。
本技术的实施例是鉴于上述情形而被做出的，并且本技术的实施例能够确保足够的强度。
具体地，在本技术的实施例中，在背侧照射型固体摄像装置中，使用高耐热性透明树脂而将主要由玻璃形成的玻璃构件和传感器半导体元件彼此紧密地贴合，以促使该玻璃构件起到支撑基板的作用，从而确保足够的强度。
在下文中，将说明应用本技术的具体实施例。
图43是图示了应用本技术的背侧照射型固体摄像装置的一个实施例的示例性构造的图。
图43所示的固体摄像装置871包括传感器半导体元件881、半导体元件882和板状盖玻璃883，传感器半导体元件881提供摄像功能，半导体元件882是使电气连接成为可能的支撑材料，板状盖玻璃883是玻璃构件且起到支撑基板的作用。
而且，传感器半导体元件881和盖玻璃883经由由透明粘合剂制成的高耐热性透明树脂884而被结合(接合)。另外，在半导体元件882中，以已裁切的状态安装有比传感器半导体元件881小的半导体元件885-1和半导体元件885-2。需要注意的是，在下文中，当不需要特别地彼此区分半导体元件885-1和半导体元件885-2，也将半导体元件885-1和885-2简称为半导体元件885。
传感器半导体元件881包括由硅制成的硅基板891和堆叠在硅基板891上的布线层892。
在硅基板891中，设置有对从外部入射的光进行光电转换的光电转换元件(未图示)并且设置有场效应晶体管，而且在硅基板891的位于盖玻璃883侧的表面上形成有芯片上彩色滤光片和芯片上透镜。然后，例如，这些光电转换元件、场效应晶体管、芯片上彩色滤光片和芯片上透镜形成一个像素，并且多个像素形成像素部893，像素部893是光接收部。
在传感器半导体元件881中，光接收表面是设置有像素部893的一侧的表面，即，是位于盖玻璃883侧的表面。
而且，布线层892被设置在硅基板891的与盖玻璃883相反的一侧的表面上，这个表面是位于半导体元件882侧的表面，并且在布线层892中例如形成有由Cu(铜)或Al(铝)等制成的布线。例如，在这个示例中，在布线层892中设置有布线894-1和布线894-2。需要注意的是，在下文中，当不需要特别地彼此区分布线894-1和布线894-2时，也将布线894-1和894-2简称为布线894。
被结合在传感器半导体元件881的光接收表面侧处的盖玻璃883起到用于保护像素部893的盖玻璃的作用，并且盖玻璃883还起到能够让固体摄像装置871的强度增强的支撑基板的作用。
例如，盖玻璃883包括使从外部向像素部893中入射的光透过的透明玻璃构件。盖玻璃883被堆叠且接合在传感器半导体元件881上，因此，较佳的是，用于制作盖玻璃883的玻璃构件相对于温度表现出与用于制作传感器半导体元件881的硅的行为尽可能相同的线性膨胀行为，以便减小固体摄像装置871的翘曲。
因此，例如，盖玻璃883可以由石英玻璃或硼硅酸盐玻璃形成。如上所述，用于制作盖玻璃883的玻璃构件相对于温度表现出接近硅的线性膨胀行为，以便减少固体摄像装置871的翘曲量。
而且，高耐热性透明树脂884是这样的透明粘合剂：其例如在将传感器半导体元件881和盖玻璃883堆叠且接合在一起之后的工艺和可靠性测试中具有足够的耐热性、耐化学性和耐光性，并且其不会影响固体摄像装置871的摄像特性。例如，高耐热性透明树脂884是具有能够使波长不小于400nm的光以99％以上的透过率透过的特性的透明粘合剂。
另外，具体地，作为高耐热性透明树脂884的粘合剂材料例如是硅树脂、丙烯酸树脂、环氧树脂、树枝状大分子(dendrimer)或上述这些材料的共聚物。
而且，较佳的是，高耐热性透明树脂884是被涂布或层叠到盖玻璃883侧上以形成树脂膜的透明树脂，以便以部分固化的状态将盖玻璃883结合在传感器半导体元件881的像素部893上。另外，较佳的是，高耐热性透明树脂884可以在将盖玻璃883和传感器半导体元件881堆叠且接合在一起之后通过热或紫外线(UV：ultraviolet)辐射而被固化。
半导体元件882包括由硅制成的硅基板901和堆叠在硅基板901上的布线层902，该布线层902包括一个或多个层，并且半导体元件882被用作支撑材料。
在硅基板901中，形成有如下的贯穿电极：该贯穿电极用于使与硅基板901邻接的布线层892和设置在硅基板901的与布线层892相反的一侧的表面上的布线层902电气连接。该贯穿电极是穿透半导体元件882的那些层中的至少一部分层的电极，在这个示例中，所述至少一部分层是指硅基板901。
例如，在这个示例中，在硅基板901中形成有贯穿电极903-1和贯穿电极903-2。在下文中，当不需要特别地彼此区分贯穿电极903-1和贯穿电极903-2时，也将贯穿电极903-1和903-2简称为贯穿电极903。
这些贯穿电极903是高纵横比的电气连接部，而且这些贯穿电极903由例如Cu等制成并且穿透硅基板901，并且多个贯穿电极903以窄节距被形成在硅基板901中。即，贯穿电极903是微小的电气连接部，该电气连接部在硅基板901的法线方向上的长度远大于在与法线方向垂直的方向上的长度(即，贯穿电极903的直径)。而且，在硅基板901的预定区域中，每个单位面积内形成的贯穿电极903的数量要比其他区域的贯穿电极多。
在布线层902中，设置有由Cu或Al等制成的布线。例如，在布线层902中，设置有布线904-1至904-4。在下文中，当不需要特别地彼此区分布线904-1至904-4时，也可以将布线904-1至904-4简称为布线904。
另外，在这些布线904之中的一部分布线904上，形成有用于与半导体元件885或外部元件等电气连接的电极。
例如，在布线904-2上形成有两个电极905-1和905-2。安装在半导体元件882的与传感器半导体元件881侧相反的一侧上的半导体元件885-1经由这些电极905-1和905-2而被电气连接至传感器半导体元件881。
即，在半导体元件885-1中设置有两个电极906-1和906-2，并且电极905-1和电极905-2经由由焊料制成的微凸块907-1和微凸块907-2而分别被连接至电极906-1和电极906-2。
在下文中，当不需要特别地彼此区分电极905-1和电极905-2时，也将电极905-1和905-2简称为电极905。当不需要特别地彼此区分电极906-1和电极906-2时，也将电极906-1和906-2简称为电极906。而且，在下文中，当不需要特别地彼此区分微凸块907-1和微凸块907-2时，也将微凸块907-1和907-2简称为微凸块907。
在图43所示的示例中，传感器半导体元件881和半导体元件885-1经由电极905、布线904和贯穿电极903而彼此电气连接。
在固体摄像装置871中，安装在半导体元件882上的半导体元件885是包括用于执行信号处理的逻辑电路的逻辑半导体元件，或是包括起到存储器作用的存储电路的存储器半导体元件。
在这个示例中，传感器半导体元件881和半导体元件882具有相同形状且相同面积的接合面，然而各半导体元件885与半导体元件882之间的接合部分的面积小于半导体元件882的安置有半导体元件885的一侧的整个表面的面积。
而且，在设置于布线层902中的布线904-4上形成有电极908，并且进一步地在电极908上形成有由焊料制成的焊料球909。外部元件(未图示)被连接至焊料球909，并且例如，电极908被用作供电端子或用于将数据输出至外部的端子。在这种情况下，外部元件经由电极908、布线904和贯穿电极903而被电气连接至传感器半导体元件881。
例如，考虑到经由焊料球909而将固体摄像装置871安装在外部元件上，就要将半导体元件885减薄，以避免与焊料球909的高度发生妨碍。
即，较佳的是，从半导体元件882的图中的下侧的表面到半导体元件885的图中的下侧的表面的高度低于从半导体元件882的图中的下侧的表面到焊料球909的图中的下侧的端部的高度。因此，例如，较佳的是，半导体元件885的厚度不大于100μm。
在固体摄像装置871中，用作支撑材料的半导体元件882和传感器半导体元件881以晶片的状态被堆叠且接合在一起。而且，作为用于加强强度的支撑基板的盖玻璃883与传感器半导体元件881结合。因此，在固体摄像装置871中，盖玻璃883提供了足够的强度，并且传感器半导体元件881和半导体元件882以简单的方式被充分地减薄。
如果如上述那样半导体元件882被充分地减薄，则为了将已被裁切的半导体元件885安装(接合)在半导体元件882上而做出的用于在半导体元件882中形成高纵横比的贯穿电极903的过程能够更简化。换言之，布线层892的布线能够容易地被引到固体摄像装置871的安置有半导体元件885的一侧。
例如，较佳的是，半导体元件882的厚度为100μm以下，以便十分容易地执行用于形成贯穿电极903的过程。如上所述，根据本技术的实施例，多个贯穿电极903被高度密集地形成，由此，固体摄像装置871的尺寸减小。
而且，在固体摄像装置871中，由相对于温度具有与硅相同的线性膨胀行为的玻璃材料制成的盖玻璃883与传感器半导体元件881接合，并且盖玻璃883起到支撑基板的作用，以便确保足够的强度和防止翘曲的产生。由此，能够改善固体摄像装置871的摄像特性。
另外，在固体摄像装置871中，被裁切的半导体元件885能够容易地与半导体元件882连接(接合)。即，半导体元件885和半导体元件882不需要以晶片的状态而被堆叠且接合在一起。
因此，无论传感器半导体元件881的尺寸如何，都能够将任何尺寸的半导体元件885安装(安置)在固体摄像装置871上，由此使得固体摄像装置871的尺寸减小。此外，当安装半导体元件885时，仅选择在初步测试中被确定的无缺陷产品并且将所选择的无缺陷产品安装在固体摄像装置871上，因此，能够提高在制造固体摄像装置871时的产量。
制造过程的说明
随后，参照图44的流程图以及图45至图49，将说明由用于制造图43所示的固体摄像装置871的制造装置执行的制造过程。需要注意的是，在图45至图49中，与图43中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S221中，制造装置将传感器半导体元件881和半导体元件882堆叠且接合在一起，更详细地，将传感器半导体元件881和用于构成半导体元件882的硅基板901堆叠且接合在一起。
例如，如图45中的箭头B121所指示，将硅基板901和传感器半导体元件881的位于布线层892侧的表面以晶片的状态堆叠且接合在一起。
在步骤S222中，制造装置将传感器半导体元件881减薄。即，例如如图45中的箭头B122所指示，通过打磨将传感器半导体元件881的硅基板891减薄。
然后，在步骤S223中，制造装置在传感器半导体元件881的硅基板891的部分处形成芯片上彩色滤光片和片上透镜，以便形成像素部893。例如，如图46中的箭头B123所指示，对应于各个像素而形成芯片上彩色滤光片和芯片上透镜，由此形成像素部893。
在步骤S224中，制造装置将传感器半导体元件881和盖玻璃883堆叠且接合在一起。例如，如图46中的箭头B124所指示，通过高耐热性透明树脂884而将传感器半导体元件881和盖玻璃883堆叠且接合在一起。
在步骤S225中，制造装置将半导体元件882减薄，并且形成贯穿电极。另外，在步骤S226中，制造装置通过在半导体元件882中形成布线来重新布线，并且制造装置形成用于与半导体元件885连接以及与外部连接的电极。
例如，如图47所示，在把用于构成半导体元件882的硅基板901减薄之后，在硅基板901中形成诸如贯穿电极903等多个贯穿电极。然后，在硅基板901上形成包括有机或无机氧化物膜的布线层902，并且在布线层902中形成诸如布线904等布线，并且进一步在布线层902的与像素部893相反的一侧的表面上形成诸如电极905和电极908等电极。
在步骤S227中，制造装置将预先已被裁切的半导体元件885安装在半导体元件882上。
例如，如图48所示，电极905和半导体元件885的电极906经由微凸块907而通过焊料被连接(接合在一起)，以便将半导体元件885安装在半导体元件882上。由此，传感器半导体元件881和半导体元件885彼此电气连接。
在步骤S228中，制造装置在形成于半导体元件882中的电极上形成用于与外部元件连接的焊料球。例如，如图49所示，在电极908上形成焊料球909。由此，多个固体摄像装置871被形成在晶片上。
在这个示例中，半导体元件885的连接和焊料球909的形成是在晶片上被执行的，因此，与在对晶片进行裁切之后再执行半导体元件885的连接和焊料球909的形成的情况相比，能够更快速地制造固体摄像装置871。即，提高了固体摄像装置871的制造过程的速度。
在步骤S229中，制造装置将晶片裁切成多个固体摄像装置871，并且制造过程结束。
如上所述，制造装置将传感器半导体元件881和半导体元件882以晶片的状态堆叠且接合在一起，并且制造装置将起到支撑基板作用的盖玻璃883堆叠且接合在传感器半导体元件881上，随后制造装置执行贯穿电极的形成和重新布线，以便安装预先已被裁切的半导体元件885。由此，能够确保足够的强度，并且能够防止翘曲的产生，以便改善固体摄像装置871的摄像特性。
第三实施例的示例性变型例1
固体摄像装置的示例性构造
需要注意的是，在图43所示的固体摄像装置871中，已经说明了半导体元件882和半导体元件885经由微凸块907利用焊料而被连接的示例，但是半导体元件882和半导体元件885也可以通过利用Cu电极而实现Cu-Cu连接。
在这种情况下，固体摄像装置871例如如图50所示那样而被构成。需要注意的是，在图50中，与图43中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图50所示的固体摄像装置871中，在半导体元件882的布线层902中的布线904-2上形成有由Cu制成的Cu电极931-1和Cu电极931-2。需要注意的是，在下文中，当不需要特别地彼此区分Cu电极931-1和Cu电极931-2时，也将Cu电极931-1和931-2简称为Cu电极931。
而且，在半导体元件885-1中形成有由Cu制成的Cu电极932-1和Cu电极932-2。需要注意的是，在下文中，当不需要特别地彼此区分Cu电极932-1和Cu电极932-2时，也将Cu电极932-1和932-2简称为Cu电极932。
在固体摄像装置871中，半导体元件882和半导体元件885-1通过将形成在布线层902中的Cu电极931和形成在半导体元件885-1中的Cu电极932彼此连接而被电气连接起来，换言之，通过将上述两个Cu电极堆叠且接合在一起而被电气连接起来。即，半导体元件885-1被安装在半导体元件882上。
在这里，作为用于使Cu电极(即，Cu电极931和Cu电极932)连接(接合)的方法，可以采用热压结合(thermocompression bonding)、超声波连接或甲酸还原连接等。而且，用于构成像素部893的芯片上彩色滤光片和芯片上透镜具有差的耐热性，因此，较佳的是，Cu电极的连接温度不大于260℃。
如上所述，当通过采用Cu电极来使半导体元件882和半导体元件885连接起来时，Cu电极931和Cu电极932的小型化要比微凸块907的小型化更容易，且因此，能够减小半导体元件885的尺寸。此外，随着Cu电极931和Cu电极932的变小，这些Cu电极的电容就变小，因此，数据交换时的传输损失减少，并且能够容易地实现数据的高速传输。
第四实施例
固体摄像装置的示例性构造
而且，在图43所示的固体摄像装置871中，已经说明了用作支撑材料的半导体元件882被连接(接合)在传感器半导体元件881上的示例，但是里面形成有逻辑电路和存储电路的半导体元件也可以被连接在传感器半导体元件881上。
在这种情况下，固体摄像装置391例如如图51所示那样而被构成。需要注意的是，在图51中，与图43中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
图51所示的背侧照射型固体摄像装置961包括传感器半导体元件881、半导体元件971和盖玻璃883，半导体元件971包括由埋入线制成的逻辑电路或存储电路。
以与固体摄像装置871相同的方式，在固体摄像装置961中，传感器半导体元件881和盖玻璃883通过高耐热性透明树脂884而接合，并且盖玻璃883起到支撑基板的作用。
而且，半导体元件971包括：由硅制成的硅基板981；布线层982，该布线层982被堆叠在硅基板981的传感器半导体元件881侧上；以及布线层983，该布线层983包括一个或多个层并且被堆叠在硅基板981的与传感器半导体元件881侧相反的一侧上。另外，在半导体元件971上，以裁切的状态安装有比传感器半导体元件881小的半导体元件885-1和半导体元件885-2。
在传感器半导体元件881的布线层892中形成有由Cu或Al等制成的布线。例如，在这个示例中，在布线层892中设置有布线991。
而且，在传感器半导体元件881中设置有穿透硅基板891和布线层892的多个贯穿电极。例如，在这个示例中，设置有贯穿电极992，该贯穿电极992使布线层892中的布线991和用于构成半导体元件971的布线层982电气连接。这个贯穿电极992是这样的电极：其从布线层892中的布线991直接地上升到硅基板891的内部，随后穿透硅基板891和布线层892，以与布线层982连接。
在用于构成半导体元件971的布线层982中形成有由Cu或Al等制成的多条埋入线。例如，在这个示例中，在布线层982中形成有布线993-1至993-3。在这里，布线993-1经由贯穿电极992而被连接至布线991。
在硅基板981中，形成有如下的贯穿电极：该贯穿电极使与硅基板981邻接的布线层982和设置在硅基板981的与布线层982相反的一侧的表面上的布线层983电气连接。该贯穿电极是穿透半导体元件971的那些层中的至少一部分层的电极，在这个示例中，所述至少一部分层是指硅基板981。
例如，在这个示例中，在硅基板981中形成有贯穿电极994-1和贯穿电极994-2。在下文中，当不需要特别地彼此区分贯穿电极994-1和贯穿电极994-2时，也将贯穿电极994-1和994-2简称为贯穿电极994。
这些贯穿电极994是高纵横比的电气连接部，而且这些贯穿电极994由例如Cu等制成并且穿透硅基板981，并且多个贯穿电极994以窄节距被形成在硅基板981中。
在布线层983中设置有由Cu或Al等制成的埋入线。例如，在布线层983中设置有布线995-1至995-4。在下文中，当不需要特别地彼此区分布线995-1至995-4时，也将布线995-1至995-4简称为布线995。
在这个示例中，布线995-1经由贯穿电极994-1而被连接至布线993-2，并且布线995-3经由贯穿电极994-2而被连接至布线993-3。
另外，在这些布线995中的一部分布线995上，形成有用于与半导体元件885或外部元件等电气连接的电极。
例如，在布线995-2上形成有两个电极996-1和996-2。安装在半导体元件971的与传感器半导体元件881侧相反的一侧处的半导体元件885-1经由这些电极996-1和996-2而被电气连接至传感器半导体元件881。
即，半导体元件885-1的电极906-1和电极906-2经由微凸块907-1和微凸块907-而2分别被连接至电极996-1和电极996-2。
在下文中，当不需要特别地彼此区分电极996-1和电极996-2时，也将电极996-1和996-2简称为电极996。
在图51所示的示例中，传感器半导体元件881和半导体元件885-1经由电极996、布线995、贯穿电极994和布线993而彼此电气连接。例如，布线993和传感器半导体元件881中的布线经由贯穿电极992而彼此电气连接。
在这个示例中，传感器半导体元件881和半导体元件971具有相同形状且相同面积的接合面，然而各半导体元件885与半导体元件971之间的接合部分的面积小于半导体元件971的安置有半导体元件885的一侧的整个表面的面积。
而且，在设置于布线层983中的布线995-4上形成有电极997，并且进一步地在电极997上形成有焊料球909。外部元件(未图示)被连接至焊料球909，并且例如，电极997被用作供电端子或用于将数据输出至外部的端子。在这种情况下，外部元件经由电极997、布线995、贯穿电极994和布线993等而被电气连接至传感器半导体元件881。
例如，考虑到经由焊料球909而将固体摄像装置961安装在外部元件上，以与固体摄像装置871相同的方式，需要将半导体元件885减薄，以避免与焊料球909的高度发生妨碍。具体地，较佳的是，半导体元件885的厚度例如不大于100μm。
在固体摄像装置961中，半导体元件971和传感器半导体元件881以晶片的状态被堆叠且接合在一起。而且，起到用于加强强度的支撑基板的作用的盖玻璃883与传感器半导体元件881接合。因此，在固体摄像装置961中，盖玻璃883提供了足够的强度，并且传感器半导体元件881和半导体元件971以简单的方式被充分地减薄。
因此，用于形成高纵横比的贯穿电极994的过程能够更简化。而且，贯穿电极994被高度密集地形成，由此，固体摄像装置961的尺寸减小。
另外，在固体摄像装置961中，由相对于温度具有与硅相同的线性膨胀行为的玻璃材料制成的盖玻璃883与传感器半导体元件881接合，以便确保足够的强度和防止翘曲的产生，从而能够改善摄像特性。
另外，在固体摄像装置961中，以与固体摄像装置871相同的方式，无论传感器半导体元件881的尺寸如何，都能够将任何尺寸的半导体元件885安装在固体摄像装置961上，因此固体摄像装置961的尺寸减小。此外，当安装半导体元件885时，仅选择在初步测试中被确定的无缺陷产品并将所选择的无缺陷产品安装在固体摄像装置961上，因此，能够提高制造时的产量。
制造过程的说明
随后，参照图52的流程图以及图53至图57，将说明由用于制造图51所示的固体摄像装置961的制造装置执行的制造过程。需要注意的是，在图53至图57中，与图51中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在步骤S251中，制造装置将传感器半导体元件881与半导体元件971堆叠且接合在一起，更详细地，将传感器半导体元件881与用于构成半导体元件971的硅基板981和布线层982堆叠且接合在一起。
例如，如图53中的箭头B141所指示，将传感器半导体元件881的位于布线层892侧的表面和堆叠在硅基板981上的布线层982以晶片的状态堆叠且接合在一起。
在步骤S252中，制造装置将传感器半导体元件881减薄。即，例如如图53中的箭头B142所指示，通过打磨将传感器半导体元件881的硅基板891减薄。
然后，在步骤S253中，制造装置在传感器半导体元件881的硅基板891中和在布线层982的部分中形成诸如贯穿电极992等多个贯穿电极。而且，在步骤S254中，制造装置在传感器半导体元件881的硅基板891的部分上形成芯片上彩色滤光片和芯片上透镜，以便形成像素部893。
通过这些处理，例如如图54中的箭头B143所指示，形成了贯穿电极992，该贯穿电极992使传感器半导体元件881和半导体元件971的布线层982电气连接。而且，对应于各个像素而形成了芯片上彩色滤光片和芯片上透镜，以便形成像素部893。
在步骤S255中，制造装置将传感器半导体元件881和盖玻璃883堆叠且接合在一起。例如，如图54中的箭头B144所指示，通过高耐热性透明树脂884将传感器半导体元件881和盖玻璃883堆叠且接合在一起。
在步骤S256中，制造装置把用于构成半导体元件971的硅基板981减薄，并且形成贯穿电极。另外，在步骤S257中，制造装置通过在半导体元件971中形成布线来重新布线，并且制造装置形成用于与半导体元件885连接和用于与外部连接的电极。
例如，如图55所示，在把用于构成半导体元件971的硅基板981减薄之后，在硅基板981中形成诸如贯穿电极994等多个贯穿电极。然后，在硅基板981上形成包括有机或无机氧化物膜的布线层983，并且在布线层983中形成诸如布线995等布线，并且进一步地在布线层983的与像素部893相反的一侧的表面上形成诸如电极996和电极997等电极。
在步骤S258中，制造装置将预先已被裁切的半导体元件885安装在半导体元件971上。
例如，如图56所示，电极996和半导体元件885的电极906经由微凸块907利用焊料而被连接，以便将半导体元件885安装在半导体元件971上(将半导体元件885与半导体元件971接合在一起)。即，传感器半导体元件971和半导体元件885彼此电气连接。
在步骤S259中，制造装置在形成于半导体元件971中的电极上形成用于与外部元件连接的焊料球。例如，如图57所示，在电极997上形成焊料球909。由此，多个固体摄像装置961被形成在晶片上。
在这个示例中，半导体元件885的连接和焊料球909的形成是在晶片上被执行的，因此，与在对晶片进行裁切之后再执行半导体元件885的连接和焊料球909的形成的情况相比，能够更快速地制造固体摄像装置961。即，提高了固体摄像装置961的制造过程的速度。
在步骤S260中，制造装置将晶片裁切成多个固体摄像装置961，并且制造过程结束。
如上所述，制造装置将传感器半导体元件881和半导体元件971以晶片的状态堆叠且接合在一起，并且制造装置将起到支撑基板作用的盖玻璃883堆叠且接合在传感器半导体元件881上，随后制造装置执行贯穿电极的形成和重新布线，以便安装预先已被裁切的半导体元件885。由此，能够确保足够的强度并且能够防止翘曲的产生，从而改善固体摄像装置961的摄像特性。
第四实施例的示例性变型例1
固体摄像装置的示例性构造
需要注意的是，在固体摄像装置961中，传感器半导体元件881和半导体元件971可以通过采用了Cu电极的Cu-Cu连接而被接合。
在这种情况下，固体摄像装置961例如如图58所示那样而被构成。需要注意的是，在图58中，与图51中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图58所示的固体摄像装置961中，在传感器半导体元件881的布线层892的位于半导体元件971侧的表面上形成有由Cu制成的多个Cu电极。例如，在布线层892中形成有Cu电极1021-1和Cu电极1021-2。
需要注意的是，在下文中，当不需要特别地彼此区分Cu电极1021-1和Cu电极1021-2时，也将Cu电极1021-1和1021-2简称为Cu电极1021。
而且，在用于构成半导体元件971的布线层982的位于传感器半导体元件881侧的表面上形成有由Cu制成的多个Cu电极。例如，在布线层982中形成有Cu电极1022-1和Cu电极1022-2。
需要注意的是，在下文中，当不需要特别地彼此区分Cu电极1022-1和Cu电极1022-2时，也将Cu电极1022-1和1022-2简称为Cu电极1022。
在固体摄像装置961中，形成在传感器半导体元件881的布线层892中的Cu电极1021和形成在半导体元件971的布线层982中的Cu电极1022彼此连接，换言之，这两个Cu电极被堆叠且接合在一起，使得传感器半导体元件881和半导体元件971彼此电气连接。即，传感器半导体元件881和半导体元件971被接合在一起。
这里，作为用于使Cu电极(即，Cu电极1021和Cu电极1022)彼此连接的方法，可以采用用于使传感器半导体元件881的布线层892的表面和形成在半导体元件971的布线层982的表面上的氧化物膜彼此连接的方法。
如上所述，传感器半导体元件881和半导体元件971通过Cu-Cu连接而被电气连接起来，且在整个晶片(即，传感器半导体元件881和半导体元件971的整个表面)上设置有作为连接部的Cu电极。例如，传感器半导体元件881的像素部893经由Cu电极等而被直接地电气连接至半导体元件971，以便减少数据的传输损失并且改善固体摄像装置961的性能。
第四实施例的示例性变型例2
固体摄像装置的示例性构造
另外，在固体摄像装置961中，半导体元件971和半导体元件885可以通过采用了Cu电极的Cu-Cu连接而被彼此连接起来。
在这种情况下，固体摄像装置961例如如图59所示那样而被构成。需要注意的是，在图59中，与图51中的部分对应的部分是用相同的附图标记表示的，并且将适当地省略这些部分的说明。
在图59所示的固体摄像装置961中，在半导体元件971的布线层983中的布线995-2上形成有由Cu制成的Cu电极1051-1和Cu电极1051-2。需要注意的是，在下文中，当不需要特别地彼此区分Cu电极1051-1和Cu电极1051-2时，也将Cu电极1051-1和10511-2简称为Cu电极1051。
而且，在半导体元件885-1中形成有由Cu制成的Cu电极1052-1和Cu电极1052-2。需要注意的是，在下文中，当不需要特别地彼此区分Cu电极1052-1和Cu电极1052-2时，也将Cu电极1052-1和1052-2简称为Cu电极1052。
在固体摄像装置961中，半导体元件971和半导体元件885-1通过把形成在布线层983中的Cu电极1051和形成在半导体元件885-1中的Cu电极1052彼此连接而被电气连接起来，换言之，通过把Cu电极堆叠且接合在一起而被电气连接起来。即，半导体元件885-1被安装(接合)在半导体元件971上。
这里，作为用于使Cu电极(即，Cu电极1051和Cu电极1052)相互连接的方法，可以采用热压结合、超声波连接或甲酸还原连接等。而且，用于构成像素部893的芯片上彩色滤光片和芯片上透镜具有差的耐热性，因此，较佳的是，Cu电极的连接温度不大于260℃。
如上所述，当通过采用Cu电极来使半导体元件971和半导体元件885连接时，Cu电极1051和Cu电极1052的小型化要比微凸块907的小型化更容易，因此，能够减小半导体元件885的尺寸。此外，随着Cu电极1051和Cu电极1052变小，这些Cu电极的电容就变小，因此，能够容易地实现数据的高速传输。
摄像设备的示例性构造
另外，本技术的实施例通常被应用到在光电转换部中使用固体摄像装置的电子设备，例如，诸如数码照相机和摄影机等摄像设备、具有摄像功能的便携式终端设备、和使用固体摄像装置作为图像读取部的复印机。固体摄像装置可以被形成为一个基板，或可以被形成为如下这样的模块：该模块具有摄像功能，并且包括封装在该模块内的摄像部和信号处理部或光学系统。
图60是图示了作为应用本技术实施例的电子设备的摄像设备的示例性构造的图。
图60的摄像设备2001包括光学部2011、固体摄像装置(成像装置)2012和数字信号处理器(DSP：digital signal processor)电路2013，光学部2011包括透镜组，DSP电路2013是相机信号处理电路。而且，摄像设备2001包括帧存储器2014、显示部2015、记录部2016、操作部2017和电源部2018。DSP电路2013、帧存储器2014、显示部2015、记录部2016、操作部2017和电源部2018经由总线2019而彼此连接。
光学部2011接收来自被摄体的入射光(图像光)，并且在固体摄像装置2012的摄像表面上形成图像。固体摄像装置2012将由光学部2011在摄像表面上形成图像时所使用的入射光的光量以像素为单位转换成电信号，并且固体摄像装置2012将该电信号作为像素信号输出。这个固体摄像装置2012对应于上述的诸如固体摄像装置11、固体摄像装置211、固体摄像装置391、固体摄像装置871和固体摄像装置961等固体摄像装置。
显示部2015包括诸如液晶面板和有机电致发光(EL：electro luminescence)面板等面板显示装置，并且显示部2015显示由固体摄像装置2012摄取到的运动图像或静止图像。记录部2016将由固体摄像装置2012摄取到的运动图像或静止图像记录在诸如录像带和数字通用盘(DVD：digital versatile disk)等记录介质中。
操作部2017在用户的操作下针对摄像设备2001的各种功能而发出操作指令。电源部2018在适当的时候将各种类型的电力供应给诸如DSP电路2013、帧存储器2014、显示部2015、记录部2016和操作部2017等供应对象以作为这些部件的工作电力。
需要注意的是，在上述的实施例中，已经说明了这样的示例：在该示例中，本技术的实施例被应用到包括以矩阵的形式布置着的像素、且用于检测与作为物理量的可见光的光量对应的信号电荷的CMOS图像传感器。然而，本技术不局限于应用到CMOS图像传感器，而是通常可以被应用到固体摄像装置。
固体摄像装置的使用例
图61是图示了使用上述的固体摄像装置(图像传感器)的使用例的图。
上述的固体摄像装置可以用于下列的对诸如可见光、红外光、紫外光、X射线等光进行感测的各种情况。
-摄取图像以供观看的装置，诸如数码照相机和具有照相机功能的便携式装置。
-用于交通用途的装置，诸如为了例如自动停车等安全驾驶和识别驾驶员状态的目的，用于摄取汽车的前方区域、后方区域、周围区域和内部的图像的车载传感器；用于对行驶车辆和道路进行监视的监视相机；以及对车辆之间的距离进行测量的测距传感器。
-用于诸如电视、冰箱和空调等家用电器的装置，这类装置摄取用户的姿态的图像且根据该姿态来执行装置操作。
-用于医疗和保健用途的装置，诸如内窥镜和通过接收红外光而摄取血管的图像的装置等。
-用于安保用途的装置，诸如用于预防犯罪的监视相机和用于个人身份认证的相机等。
-用于美容护理用途的装置，诸如用于摄取皮肤的图像的皮肤测量装置和用于摄取头皮的图像的显微镜等。
-用于运动用途的装置，诸如用于运动的动作相机和可穿戴式相机等。
-用于农业用途的装置，诸如用于监视田地和农作物的状态的相机等。
而且，本技术的实施例不局限于上述各实施例，而是可以在不偏离本技术的实质的范围内做出各种改变。
另外，本技术可以被实施为如下技术方案。
(1)一种摄像装置，其包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第二区域中；以及
第二半导体基板，
其中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，
并且其中，所述连接部的宽度大于所述通路部的宽度。
(2)根据(1)所述的摄像装置，其中
所述第一半导体基板还包括设置在所述第一半导体基板的表面上的布线层，并且
所述通路部穿透所述第一半导体基板，并且所述通路部被连接至设置在所述布线层中的布线。
(3)根据(1)或(2)所述的摄像装置，其中，所述通路部的被连接至所述布线层中的所述布线的部分的截面面积小于将所述第一半导体基板与所述第二半导体基板电气连接的所述连接部的面积。
(4)根据(1)至(3)所述的摄像装置，其中，所述第二半导体基板的总面积小于所述第一半导体基板的总面积。
(5)根据(1)至(4)所述的摄像装置，其中，其中，所述第二半导体基板的长度和宽度分别小于所述第一半导体基板的长度和宽度。
(6)根据(1)至(5)所述的摄像装置，其中
所述连接部具有第一电极部和金属层部，并且
通过把所述连接部和设置在所述第二半导体基板上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
(7)根据(1)至(6)所述的摄像装置，其中
所述连接部被形成在设置于所述第一半导体基板的表面侧的布线层中，并且
所述布线层中的金属层位于所述连接部与所述第一半导体基板之间。
(8)根据(7)所述的摄像装置，其中
在设置于所述第一半导体基板的表面侧的布线层中，形成有电极、所述连接部和连接线，所述连接线被设置于所述通路部的表面侧的端部处，并且
在所述第一半导体基板的位于所述连接部正下方的区域中，形成有凹槽，所述凹槽用于降低所述连接部相对于所述连接线和所述电极的台阶。
(9)根据(1)所述的摄像装置，其中
在所述第一半导体基板的与光接收表面相反的一侧处，所述第二半导体基板电气连接至所述第一半导体基板。
(10)根据(9)所述的摄像装置，其中
所述第一半导体基板还包括：
半导体层，所述半导体层设置有所述光电转换部，
布线层，所述布线层包括形成于所述布线层中的布线，
第一电气连接部，所述第一电气连接部被连接至所述通路部并且穿透所述半导体层和所述布线层，以及
第二电气连接部，所述第二电气连接部电气连接至所述第一电气连接部和所述第二区域中的电极。
(11)根据(10)所述的摄像装置，其中
所述通路部和所述第一电气连接部是比所述第二电气连接部窄的电气连接部。
(12)根据(11)所述的摄像装置，其中
所述第一电气连接部和所述第二电气连接部是贯穿通路。
(13)根据(9)所述的摄像装置，其中
通过把设置在所述第一半导体基板的位于所述第二半导体基板侧的表面上的Cu电极和设置在所述第二半导体基板的位于所述第一半导体基板侧的表面上的Cu电极堆叠且接合起来，所述第一半导体基板和所述第二半导体基板被接合在一起。
(14)根据(9)至(13)所述的摄像装置，其中
所述第二区域是中介基板。
(15)根据(9)至(14)所述的摄像装置，其中
所述第二半导体基板利用设置在所述第一半导体基板中的电气连接部而与所述第一半导体基板接合。
(16)根据(9)至(15)所述的摄像装置，其中
通过把设置在所述第二半导体基板上的微凸块和设置在所述第一半导体基板的所述第二区域上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
(17)根据(9)至(15)所述的摄像装置，其中
通过把设置在所述第二半导体基板上的岛结构的连接部和设置在所述第一半导体基板的所述第二区域上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
(18)根据(9)至(17)所述的摄像装置，其中
所述第一半导体基板包括用于与外部电气连接的电极，所述电极因设置在所述第一半导体基板的所述第一区域中的开口部而暴露出来。
(19)根据(9)至(17)所述的摄像装置，其中
在所述第一半导体基板的所述第二区域的处于与所述第一半导体基板的所述第一区域相反的一侧处的表面上，设置有用于与外部电气连接的电极。
(20)根据(10)所述的摄像装置，其中
所述第一电气连接部是贯穿电极。
(21)根据(9)或(10)所述的摄像装置，其中
板状玻璃构件和所述第一半导体基板的处于与所述第一半导体基板侧的所述第二区域相反的一侧处的表面接合。
(22)根据(21)所述的摄像装置，其中
所述第一半导体基板的所述第二区域中形成有埋入线。
(23)根据(22)所述的摄像装置，其中
所述第一半导体基板的所述第二区域中形成有逻辑电路或存储电路。
(24)根据(22)至(23)所述的摄像装置，其中
所述第一区域和所述第二区域通过将Cu电极堆叠且接合在一起而被接合在一起。
(25)根据(19)至(24)所述的摄像装置，其中
所述第二半导体基板利用焊料而被连接至所述第一半导体基板的所述第二区域。
(26)根据(19)至(24)所述的摄像装置，其中
所述第二半导体基板和所述第一半导体基板的所述第二区域通过将Cu电极堆叠且接合在一起而被接合在一起。
(27)一种摄像装置制造方法，所述摄像装置包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第一半导体基板的所述第二区域中；以及
第二半导体基板，
其中，所述连接部将所述第一半导体基板电气连接至所述第二半导体基板，
所述制造方法包括：
在所述第一半导体基板中形成所述通路部；以及
将所述第二半导体基板安装在所述第一半导体基板上。
(28)根据(27)所述的制造方法，其还包括：
在所述第一半导体基板的与光接收表面相反的一侧处，将所述第二半导体基板电气连接至所述第一半导体基板。
(29)一种电子设备，其包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第二区域中；以及第二半导体基板，
其中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，
并且其中，所述连接部的宽度大于所述通路部的宽度。
(30)根据(29)所述的电子设备，其中
在所述第一半导体基板的与光接收表面相反的一侧处，所述第二半导体基板电气连接至所述第一半导体基板。
(31)一种摄像装置制造方法，所述摄像装置包括：
第一半导体基板，所述第一半导体基板具有被配置成对入射光进行光电转换的光电转换部，
第二半导体基板，所述第二半导体基板具有电气连接部，且所述第二半导体基板具有与所述第一半导体基板在形状上相同的接合面，所述接合面和所述第一半导体基板的处于与所述第一半导体基板的光接收侧的表面相反的一侧处的表面被接合起来，所述电气连接部穿透所述第二半导体基板的至少一部分层，
板状玻璃构件，所述板状玻璃构件和所述第一半导体基板的处于与所述第二半导体基板侧相反的一侧处的表面接合，以及
第三半导体基板，所述第三半导体基板被安装在所述第二半导体基板的处于与所述第一半导体基板侧相反的一侧处的表面上，且利用所述电气连接部而被电气连接至所述第一半导体基板，所述第三半导体基板小于所述第一半导体基板，
所述制造方法包括：
将所述第一半导体基板和所述第二半导体基板堆叠且接合在一起；
将所述板状玻璃构件与所述第一半导体基板接合；
在所述第二半导体基板上形成所述电气连接部；以及
将所述第三半导体基板安装在所述第二半导体基板上。
附图标记列表
11 固体摄像装置
21 传感器半导体元件
51 贯穿通路
53 岛电极
54 电极
57 垂直信号线
71 逻辑半导体元件
231 遮蔽金属
291 遮蔽金属
391 固体摄像装置
402 传感器半导体元件
403 中介基板
404 半导体元件
446 贯穿通路
447 贯穿通路
455 贯穿通路
881 传感器半导体元件
882 半导体元件
883 盖玻璃
885-1、885-2、885 半导体元件
903-1、903-2、903 贯穿电极

Claims (31)

1.一种摄像装置，其包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第二区域中；以及
第二半导体基板，
其中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，
并且其中，所述连接部的宽度大于所述通路部的宽度。
2.根据权利要求1所述的摄像装置，其中，
所述第一半导体基板还包括设置于所述第一半导体基板的表面上的布线层，并且
所述通路部穿透所述第一半导体基板，且所述通路部被连接至设置于所述布线层中的布线。
3.根据权利要求2所述的摄像装置，其中，所述通路部的与所述布线层中的所述布线连接的部分的截面面积小于将所述第一半导体基板和所述第二半导体基板电气连接的所述连接部的面积。
4.根据权利要求1所述的摄像装置，其中，所述第二半导体基板的总面积小于所述第一半导体基板的总面积。
5.根据权利要求1所述的摄像装置，其中，所述第二半导体基板的长度和宽度分别小于所述第一半导体基板的长度和宽度。
6.根据权利要求1所述的摄像装置，其中，
所述连接部具有第一电极部和金属层部，并且
通过把所述连接部和设置于所述第二半导体基板上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
7.根据权利要求1所述的摄像装置，其中，
所述连接部被形成在设置于所述第一半导体基板的表面侧处的布线层中，并且
所述布线层中的金属层位于所述连接部与所述第一半导体基板之间。
8.根据权利要求1所述的摄像装置，其中，
在设置于所述第一半导体基板的表面侧处的布线层中，形成有电极、所述连接部和连接线，所述连接线被设置于所述通路部的表面侧的端部处，并且
在所述第一半导体基板的位于所述连接部正下方的区域中，形成有凹槽，所述凹槽用于降低所述连接部相对于所述连接线和所述电极的台阶。
9.根据权利要求1所述的摄像装置，其中，
在所述第一半导体基板的与光接收表面相反的一侧处，所述第二半导体基板电气连接至所述第一半导体基板。
10.根据权利要求9所述的摄像装置，其中，
所述第一半导体基板还包括：
半导体层，所述半导体层设置有所述光电转换部；
布线层，所述布线层包括形成于所述布线层中的布线；
第一电气连接部，所述第一电气连接部被连接至所述通路部并且穿透所述半导体层和所述布线层；以及
第二电气连接部，所述第二电气连接部与所述第一电气连接部电气连接并且与所述第二区域中的电极电气连接。
11.根据权利要求10所述的摄像装置，其中，
所述通路部和所述第一电气连接部是比所述第二电气连接部窄的电气连接部。
12.根据权利要求11所述的摄像装置，其中，
所述第一电气连接部和所述第二电气连接部是贯穿通路。
13.根据权利要求9所述的摄像装置，其中，
通过把设置于所述第一半导体基板的位于所述第二半导体基板侧的表面上的Cu电极和设置于所述第二半导体基板的位于所述第一半导体基板侧的表面上的Cu电极堆叠且接合起来，所述第一半导体基板和所述第二半导体基板被接合在一起。
14.根据权利要求9所述的摄像装置，其中，
所述第二区域是中介基板。
15.根据权利要求9所述的摄像装置，其中，
利用设置于所述第一半导体基板中的电气连接部，所述第二半导体基板与所述第一半导体基板被接合起来。
16.根据权利要求9所述的摄像装置，其中，
通过把设置于所述第二半导体基板上的微凸块和设置于所述第一半导体基板的所述第二区域上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
17.根据权利要求9所述的摄像装置，其中，
通过把设置于所述第二半导体基板上的岛结构的连接部和设置于所述第一半导体基板的所述第二区域上的微凸块连接起来，所述第二半导体基板被安装在所述第一半导体基板上。
18.根据权利要求9所述的摄像装置，其中，
所述第一半导体基板包括用于与外部电气连接的电极，所述电极因设置于所述第一半导体基板的所述第一区域中的开口部而暴露出来。
19.根据权利要求9所述的摄像装置，其中，
在所述第一半导体基板的所述第二区域的处于与所述第一半导体基板的所述第一区域相反的一侧处的表面上，设置有用于与外部电气连接的电极。
20.根据权利要求9所述的摄像装置，其中，
所述第一电气连接部是贯穿电极。
21.根据权利要求9所述的摄像装置，其中，
板状玻璃构件和所述第一半导体基板的处于与所述第一半导体基板侧的所述第二区域相反的一侧处的表面接合在一起。
22.根据权利要求21所述的摄像装置，其中，
在所述第一半导体基板的所述第二区域中形成有埋入线。
23.根据权利要求22所述的摄像装置，其中，
在所述第一半导体基板的所述第二区域中形成有逻辑电路或存储电路。
24.根据权利要求22所述的摄像装置，其中，
所述第一区域和所述第二区域通过将Cu电极堆叠且接合在一起而被接合在一起。
25.根据权利要求21所述的摄像装置，其中，
所述第二半导体基板利用焊料而被连接至所述第一半导体基板的所述第二区域。
26.根据权利要求21所述的摄像装置，其中，
所述第二半导体基板和所述第一半导体基板的所述第二区域通过将Cu电极堆叠且接合在一起而被接合在一起。
27.一种摄像装置制造方法，所述摄像装置包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第一半导体基板的所述第二区域中；以及
第二半导体基板，
其中，所述连接部将所述第一半导体基板与所述第二半导体基板电气连接，
并且所述制造方法包括：
在所述第一半导体基板中形成所述通路部；以及
将所述第二半导体基板安装在所述第一半导体基板上。
28.根据权利要求27所述的摄像装置制造方法，其还包括：
在所述第一半导体基板的与光接收表面相反的一侧处，将所述第二半导体基板电气连接至所述第一半导体基板。
29.一种电子设备，其包括：
第一半导体基板，所述第一半导体基板包括：
第一区域，所述第一区域具有光电转换部和通路部；
第二区域，所述第二区域与所述第一区域邻接；和
连接部，所述连接部被布置在所述第二区域中；以及
第二半导体基板，
其中，所述连接部将处于堆叠构造中的所述第一半导体基板和所述第二半导体基板电气连接，
并且其中，所述连接部的宽度大于所述通路部的宽度。
30.根据权利要求29所述的电子设备，其中，
在所述第一半导体基板的与光接收表面相反的一侧处，所述第二半导体基板电气连接至所述第一半导体基板。
31.一种摄像装置制造方法，所述摄像装置包括：
第一半导体基板，所述第一半导体基板具有被配置成对入射光进行光电转换的光电转换部；
第二半导体基板，所述第二半导体基板具有电气连接部，且所述第二半导体基板具有与所述第一半导体基板在形状上相同的接合面，所述接合面被接合至所述第一半导体基板的处于与所述第一半导体基板的光接收侧的表面相反的一侧处的表面，所述电气连接部穿透所述第二半导体基板的至少一部分层；
板状玻璃构件，所述板状玻璃构件被接合至所述第一半导体基板的处于与所述第二半导体基板侧相反的一侧处的表面；以及
第三半导体基板，所述第三半导体基板被安装在所述第二半导体基板的处于与所述第一半导体基板侧相反的一侧处的表面上，所述第三半导体基板利用所述电气连接部而与所述第一半导体基板电气连接，所述第三半导体基板小于所述第一半导体基板，
并且所述制造方法包括：
将所述第一半导体基板和所述第二半导体基板堆叠且接合在一起；
将所述板状玻璃构件与所述第一半导体基板接合；
在所述第二半导体基板上形成所述电气连接部；以及
将所述第三半导体基板安装在所述第二半导体基板上。
CN201680011954.XA 2015-03-12 2016-02-26 摄像装置、其制造方法和电子设备 Active CN107278328B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015049719 2015-03-12
JP2015-049719 2015-03-12
JP2015-164465 2015-08-24
JP2015164465A JP6693068B2 (ja) 2015-03-12 2015-08-24 固体撮像装置および製造方法、並びに電子機器
PCT/JP2016/001047 WO2016143288A1 (en) 2015-03-12 2016-02-26 Imaging device, manufacturing method, and electronic device

Publications (2)

Publication Number Publication Date
CN107278328A true CN107278328A (zh) 2017-10-20
CN107278328B CN107278328B (zh) 2021-01-19

Family

ID=56982539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680011954.XA Active CN107278328B (zh) 2015-03-12 2016-02-26 摄像装置、其制造方法和电子设备

Country Status (6)

Country Link
US (1) US20180166490A1 (zh)
EP (1) EP3268990B1 (zh)
JP (1) JP6693068B2 (zh)
KR (1) KR102527414B1 (zh)
CN (1) CN107278328B (zh)
TW (1) TWI797055B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110401803A (zh) * 2018-04-25 2019-11-01 株式会社东芝 固体摄像元件
CN111247638A (zh) * 2017-10-30 2020-06-05 索尼半导体解决方案公司 背面照射型固态摄像器件、背面照射型固态摄像器件的制造方法、摄像装置和电子设备
US11594567B2 (en) 2017-04-04 2023-02-28 Sony Group Corporation Solid-state imaging device and electronic apparatus
US11887950B2 (en) 2018-11-20 2024-01-30 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US20180308890A1 (en) * 2015-12-29 2018-10-25 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method therefor
KR102460077B1 (ko) * 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
WO2018061481A1 (ja) 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2018061000A (ja) * 2016-09-30 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2018186194A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
US11289526B2 (en) * 2017-04-04 2022-03-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2018186197A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
KR102275684B1 (ko) 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
JP7102119B2 (ja) 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
TWI646939B (zh) * 2017-11-10 2019-01-11 沅聖科技股份有限公司 微內視鏡裝置
KR102511008B1 (ko) * 2018-01-11 2023-03-17 삼성전자주식회사 반도체 패키지
CN108172553A (zh) * 2018-01-17 2018-06-15 杭州暖芯迦电子科技有限公司 一种视网膜假体植入芯片的封装结构及其封装方法
JP2020053654A (ja) * 2018-09-28 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2020061476A (ja) * 2018-10-11 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN112640112A (zh) * 2018-10-15 2021-04-09 索尼半导体解决方案公司 固体摄像装置和电子设备
JP2020080363A (ja) * 2018-11-12 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7353748B2 (ja) 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
US20200225278A1 (en) * 2019-01-16 2020-07-16 Rudolph Technologies, Inc. Wafer crack detection
JP2020155711A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置および固体撮像素子
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP2021005656A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
TW202118280A (zh) * 2019-09-10 2021-05-01 日商索尼半導體解決方案公司 攝像裝置、電子機𠾖及製造方法
JP2021068950A (ja) * 2019-10-18 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP2021106192A (ja) * 2019-12-26 2021-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
US11227847B2 (en) * 2020-03-04 2022-01-18 Cisco Technology, Inc. Integrated decoupling capacitors
WO2023195265A1 (ja) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 センサデバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030073300A1 (en) * 2001-10-15 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
CN101232033A (zh) * 2007-01-23 2008-07-30 育霈科技股份有限公司 影像感测器模块与其方法
CN101840925A (zh) * 2009-03-19 2010-09-22 索尼公司 半导体装置及其制造方法和电子设备
CN101989610A (zh) * 2009-07-29 2011-03-23 台湾积体电路制造股份有限公司 集成电路与背面及正面受光型图像传感器
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN103066081A (zh) * 2011-09-16 2013-04-24 全视科技有限公司 双向相机组合件
US20130321680A1 (en) * 2012-05-31 2013-12-05 Canon Kabushiki Kaisha Manufacturing method for semiconductor device and semiconductor device
US20150056738A1 (en) * 2013-08-21 2015-02-26 Dongbu Hitek Co., Ltd. Method for manufacturing image sensor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112382A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体受光装置
JP3016910B2 (ja) * 1991-07-19 2000-03-06 富士通株式会社 半導体モジュール構造
JP2001196571A (ja) * 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP3463014B2 (ja) * 2000-01-14 2003-11-05 シャープ株式会社 半導体装置および半導体装置の製造方法
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
CN101010944B (zh) * 2004-09-02 2010-06-16 索尼株式会社 摄像装置及摄像结果的输出方法
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP2009130318A (ja) * 2007-11-28 2009-06-11 Panasonic Corp 半導体装置およびその製造方法
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP5820979B2 (ja) * 2008-12-26 2015-11-24 パナソニックＩｐマネジメント株式会社 固体撮像デバイス
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5083272B2 (ja) 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
JP2011023595A (ja) * 2009-07-16 2011-02-03 Renesas Electronics Corp 固定撮像素子
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
US8779553B2 (en) * 2011-06-16 2014-07-15 Xilinx, Inc. Stress-aware design for integrated circuits comprising a stress inducing structure and keep out zone
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
US8710656B2 (en) * 2012-07-20 2014-04-29 International Business Machines Corporation Redistribution layer (RDL) with variable offset bumps
JP5599497B2 (ja) * 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030073300A1 (en) * 2001-10-15 2003-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
CN101232033A (zh) * 2007-01-23 2008-07-30 育霈科技股份有限公司 影像感测器模块与其方法
CN101840925A (zh) * 2009-03-19 2010-09-22 索尼公司 半导体装置及其制造方法和电子设备
CN101989610A (zh) * 2009-07-29 2011-03-23 台湾积体电路制造股份有限公司 集成电路与背面及正面受光型图像传感器
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN103066081A (zh) * 2011-09-16 2013-04-24 全视科技有限公司 双向相机组合件
US20130321680A1 (en) * 2012-05-31 2013-12-05 Canon Kabushiki Kaisha Manufacturing method for semiconductor device and semiconductor device
US20150056738A1 (en) * 2013-08-21 2015-02-26 Dongbu Hitek Co., Ltd. Method for manufacturing image sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594567B2 (en) 2017-04-04 2023-02-28 Sony Group Corporation Solid-state imaging device and electronic apparatus
CN111247638A (zh) * 2017-10-30 2020-06-05 索尼半导体解决方案公司 背面照射型固态摄像器件、背面照射型固态摄像器件的制造方法、摄像装置和电子设备
CN110401803A (zh) * 2018-04-25 2019-11-01 株式会社东芝 固体摄像元件
US11887950B2 (en) 2018-11-20 2024-01-30 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Also Published As

Publication number Publication date
CN107278328B (zh) 2021-01-19
KR102527414B1 (ko) 2023-05-02
US20180166490A1 (en) 2018-06-14
TW201633524A (zh) 2016-09-16
EP3268990A1 (en) 2018-01-17
JP6693068B2 (ja) 2020-05-13
JP2016171297A (ja) 2016-09-23
EP3268990B1 (en) 2022-12-21
TWI797055B (zh) 2023-04-01
KR20170124538A (ko) 2017-11-10

Similar Documents

Publication Publication Date Title
CN107278328A (zh) 摄像装置、其制造方法和电子设备
US11600608B2 (en) Semiconductor package
CN102544034B (zh) 固态摄像器件和半导体器件及其制造方法以及电子装置
WO2015159766A1 (ja) 固体撮像装置および製造方法、並びに電子機器
US10134794B2 (en) Image sensor chip sidewall interconnection
TWI443816B (zh) 固態成像裝置及其製造方法及電子設備
US20230015360A1 (en) Imaging device, manufacturing method, and electronic device
TW200849982A (en) Image sensor module with a three-dimensional dies-tacking structure
CN108886047A (zh) 固态摄像装置
CN102569324B (zh) 图像传感器的封装结构及封装方法
US20230369363A1 (en) Wafer level image sensor package
CN107112341A (zh) 半导体装置和制造方法以及电子设备
CN103000648A (zh) 大芯片尺寸封装及其制造方法
WO2017163953A1 (ja) 半導体装置、固体撮像素子、撮像装置、および電子機器
JP7444850B2 (ja) 半導体装置、撮像装置および半導体装置の製造方法
JP6168366B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
US20090014827A1 (en) Image sensor module at wafer level, method of manufacturing the same, and camera module
JP2014044989A (ja) 半導体装置および電子機器
CN101996899B (zh) Cmos图像传感器及其制造方法
US20230139201A1 (en) Imaging element and method for manufacturing imaging element
WO2021162127A1 (ja) 半導体装置および半導体装置の製造方法
KR20050118833A (ko) 이미지 센서용 패키지
WO2021199695A1 (ja) 撮像素子および撮像素子の製造方法
CN111682041A (zh) 前照式图像传感器及其封装方法、屏下摄像头

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant