CN101989610A - 集成电路与背面及正面受光型图像传感器 - Google Patents

集成电路与背面及正面受光型图像传感器 Download PDF

Info

Publication number
CN101989610A
CN101989610A CN2010102374203A CN201010237420A CN101989610A CN 101989610 A CN101989610 A CN 101989610A CN 2010102374203 A CN2010102374203 A CN 2010102374203A CN 201010237420 A CN201010237420 A CN 201010237420A CN 101989610 A CN101989610 A CN 101989610A
Authority
CN
China
Prior art keywords
substrate
lead
interlayer hole
subjected
light type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102374203A
Other languages
English (en)
Other versions
CN101989610B (zh
Inventor
曾铕寪
吴林峻
林裕庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/511,789 external-priority patent/US8344471B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101989610A publication Critical patent/CN101989610A/zh
Application granted granted Critical
Publication of CN101989610B publication Critical patent/CN101989610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭示一种集成电路与背面及正面受光型图像传感器，该集成电路包括一基底，其具有一接合焊盘区及一非接合焊盘区。一相对大的介层窗(via)形成于接合焊盘区的基底上，称之为“巨型介层窗”。巨型介层窗在朝向基底的俯视外观中具有一第一尺寸(dimension)。而集成电路也包括多个介层窗，形成于非接合焊盘区的基底上。每一介层窗的俯视外观具有一第二尺寸，且第二尺寸大体小于第一尺寸。本发明可改善打线未叠置于接合焊盘、接合焊盘剥离、及内层介焊盘层龟裂等现有装置存在的问题。

Description

集成电路与背面及正面受光型图像传感器
技术领域
本发明涉及一种半导体装置，特别涉及一种集成电路、背面受光型(backside illuminated，BSI)图像传感器及正面受光型(front side illuminated，FSI)图像传感器。
背景技术
半导体集成电路(integrated circuit，IC)工业已经历快速的成长。在IC材料与设计的技术进展已造就各的IC世代，每一世代的电路都比前世代来得更小更复杂。然而，这些进展却增加IC制造及加工的复杂度，而因应这些进展，IC制造及加工需要类似的演进。在IC进展课题中，功能密度(即，单位芯片面积的内连装置数量)普遍增加，而几何尺寸(即，工艺所能形成的最小部件)则下降。
对于焊盘片的不同应用，诸如针测和/或打线接合(以下称之为接合焊盘)，通常其需求不同于IC的其他特征(feature)。举例来说，接合焊盘必须具有适当的大小及强度来承受上述针测或打线接合动作的物理性接触。同时特征也需要相对缩小(包含尺寸与厚度)。举例来说，在互补式金属氧化物半导体(CMOS)图像传感器中，通常需要一或多层相对薄的金属层，例如由铝铜(AlCu)所构成的金属层。这些薄金属层问题在于形成于这些膜层内的接合焊盘呈现剥离或其他缺陷。因此，有必要解决这些特征不同的需求。
发明内容
为克服上述现有技术的缺陷，本发明提供许多不同的实施例。本发明一实施例提供一种集成电路，包括一基底，其具有一接合焊盘区及一非接合焊盘区。一相对大的介层窗(via)形成于接合焊盘区的基底上，称之为“巨型介层窗”。巨型介层窗在朝向基底的俯视外观中具有一第一尺寸。在一实施例中，第一尺寸在30至200微米的范围。集成电路也包括多个介层窗，形成于非接合焊盘区的基底上。每一介层窗的俯视外观具有一第二尺寸，且第二尺寸大体小于第一尺寸。在一实施例中，第二尺寸在0.1至0.5微米的范围。
本发明另一实施例提供一种背面受光型图像传感器，包括：一基底，具有一接合焊盘区及一非接合焊盘区，且具有一正面及一背面。一第一导线位于接合焊盘区的基底正面上，且一第二导线位于非接合焊盘区的基底正面上。背面受光型图像传感器包括位于该第一导线上且具有一第一直径的一第一介层窗以及位于第二导线上且具有一第二直径的一第二介层窗。第一直径大体大于第二直径。另一基底可接合至上述基底的正面。
本发明又另一实施例提供一种正面受光型图像传感器，包括：一基底，具有一接合焊盘区及一非接合焊盘区，且具有一正面及一背面。一第一导线位于接合焊盘区的基底正面上，且一第二导线位于非接合焊盘区的基底正面上。正面受光型图像传感器包括位于第一导线上且具有一第一直径的一第一介层窗以及位于第二导线上且具有一第二直径的一第二介层窗。第一直径大体大于第二直径。正面受光型图像传感器包括一第三导线，形成于第一介层窗上且用以接受一接合结构。
本发明又另一实施例提供半导体装置的制造方法。提供一基底，且在基底上形成第一及第二导线。第一及第二导线分别形成于半导体装置的一接合焊盘区及非接合焊盘区。在第一导线上形成具有一第一宽度的一第一介层窗，且在第二导线上形成具有一第二宽度的一第二介层窗。第一宽度大体大于第二宽度每侧约2微米。上述方法还包括在第一介层窗上形成一第三导线。
本发明可改善打线未叠置于接合焊盘、接合焊盘剥离、及内层介焊盘层龟裂等现有装置存在的问题。
附图说明
图1示出根据本发明不同型态的在半导体装置中形成介层窗的方法流程图。
图2至图9示出根据本发明实施例的半导体装置各个制造阶段的剖面示意图。
图10至图13示出根据图1的方法的另一实施例的半导体装置各个制造阶段的剖面示意图。
其中，附图标记说明如下：
11～方法；
13、15、17、19～步骤；
30～背面受光型图像感测装置；
32～装置基底；
34～前侧；
36～背侧；
38～初始厚度；
43～光线；
40、42、182、184～像素；
47、49、185、186～隔离结构；
52～像素区；
54～周边区；
56～接合焊盘区；
60、61～微电子装置；
65、120、190、235～导电层；
65A、65B、65C、65D、120A、120B、120C、120D、190A、190B、190C、190D、235A、235B～导线；
68、95、100、124、150、212、215、238、250～宽度；
70、125、192、240～介电层；
75～图案化工艺；
80、82、84、86、88、90、92、145、200、205、210、245～开口；
102、104、106、108、110、112、115、220、225、230～介层窗；
128～缓冲层；
130～承载基底；
135～薄化工艺；
140～厚度；
142、242～保护层；
154、254～彩色滤光层；
154A、154B、254A、254B～彩色滤光片；
160、260～微透镜层；
180～正面受光型图像感测装置；
165、265～接线；
170、270～接球；
175、275～空隙距离。
具体实施方式
可了解的是以下的揭示内容提供许多不同的实施例或范例，用以实施各个实施例的不同特征。而以下所揭示的内容是叙述各个构件及其排列方式的特定范例，以求简化本发明的说明。当然，这些特定的范例并非用以限定本发明。举例来说，若是本说明书以下的揭示内容叙述了将一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例，也包含了尚可将额外的特征形成于第一特征与第二特征之间而使第一特征与第二特征并未直接接触的实施例。另外，本发明的说明中不同范例可能使用重复的参考符号和/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例和/或所述外观结构之间的关系。
可自本发明一或一个以上实施例中获益的装置范例为具有图像传感器的半导体装置。上述装置进一步而言是指背面受光型图像感测装置及正面受光型图像感测装置。以下的揭示内容将延续这些范例作为本发明各个实施例的说明。然而，可了解的是除了特地请求外，本发明并未限定于特定装置类型。
请参照图1，其叙述一种在半导体装置中，如背面受光型图像感测装置及正面受光型图像感测装置，形成接合焊盘的方法11。方法11的起始步骤13为提供一基底32。进行至方法11的步骤15，形成金属层。金属层包括形成于一接合焊盘区的基底上的一第一金属线以及形成于一非接合焊盘区的基底上的一第二金属线。接合焊盘区不同于非接合焊盘区。进行至方法11的步骤17，形成一巨型介层窗。巨型介层窗具有一第一宽度且形成第一金属线上方。同样地，一小型介层窗具有一第二宽度且形成于第二金属线上方。第一宽度大体大于第二宽度。进行至方法11的步骤19，进行后段工艺。后段工艺包括将打线球接合至一接合焊盘，其中接合焊盘位于巨型介层窗上。方法11可用于背面受光型图像感测装置制作，如以下图2至图9所述。方法11可用于正面受光型图像感测装置制作，如以下图10至图13所述。
请参照图2，背面受光型图像感测装置30包括一装置基底32，装置基底32为具有p型掺杂(例如，硼)的硅基底(例如，p型基底)。另外，装置基底32可为其他适当的半导体材料。举例来说，装置基底32为具有n型掺杂(例如，磷或砷)的硅基底(n型基底)。装置基底32可为其他元素半导体，例如锗或钻石。装置基底32可包括化合物半导体和/或合金半导体。再者，装置基底32可包括一外延层(epi layer)，其可受应变以提升效能，且可包括绝缘层覆硅(silicon on insulator，SOI)结构。请参照图2，装置基底32一前侧34及一背侧36。装置基底32也具有一初始厚度38，其范围约在100微米(μm)至3000微米。在本实施例中，初始厚度38约为750微米。
射线感测区，例如像素40及42，形成于装置基底32内。像素40及42能感测射线，例如入射光线43(以下称之为光线43)，其投射至装置基底32的背侧36。像素40及42各自包括一针扎层(pinned layer)光电二极管、光栅极(photogate)、重置晶体管、源极随耦(source follower)晶体管及转移晶体管。再者，像素40及42可改变而具有不同的结深度、厚度等等。为了简化附图，图2仅示出二个像素40及42，然而可以了解的是装置基底32内可具有任何数量的射线感测区。请参照图2，可透过对装置基底32进行注入(implantation)工艺46而形成像素40及42。注入工艺46包括以p型掺杂物，例如硼，对装置基底32进行掺杂。在另一实施例中，注入工艺46可包括以n型掺杂物，例如磷或砷，对装置基底32进行掺杂。
请参照图2，装置基底32包括隔离结构，例如，隔离结构47及49，其提供像素40及42之间的电性及光隔离。隔离结构47及49包括浅沟槽隔离(shallow trench isolation，STI)结构，其由绝缘材料所构成，例如氧化硅或氮化硅。在其他实施例中，隔离结构47及49包括掺杂隔离特征，例如重掺杂n型区。为了简化附图，图2仅示出二个隔离结构47及49，然而可以了解的是装置基底32内可具有任何数量的隔离结构47及49，以适当隔离射线感测区，例如像素40及42。
请参照图2，像素40及42及隔离结构47及49形成于背面受光型图像感测装置30的一像素区52。背面受光型图像感测装置30也包括一周边区54及一接合焊盘区56。图2中的虚线标示出上述区域52、54及56的边界。像素区52及周边区54也可归类于一非接合焊盘区。周边区54包括微电子装置60及61。举例而言，本实施例的微电子装置60及61可为数字装置，诸如专用集成电路(application-specific integrated circuit，ASIC)装置或系统单芯片(system-on-chip，SOC)装置。另一范例中，微电子装置60及61可为参考像素，其使用于建立背面受光型图像感测装置30中光强度的基线。接合焊盘区56为后续工艺阶段中将于背面受光型图像感测装置30中形成一或一个以上的接合焊盘(未示出于图2)的区域，以建立背面受光型图像感测装置30与外部装置之间的电性连接。可以了解的是上述区域52、54及56垂直延伸于装置基底32的上方及下方。
请参照图3，一导电层65形成于背面受光型图像感测装置30的前侧34。在本实施例中，导电层65包括一铝材料层夹设于二氮化钛层之间。导电层65可借由公知高密度等离子体化学气相沉积(high density plasma chemicalvapor deposition，HDPCVD)而形成。在一实施例中，导电层65也可包括其他导电材料，诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物、或其组合。在另一实施例中，导电层65包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或其组合。在另一实施例中的导电层65可借由沉积工艺而形成，诸如物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(CVD)、原子层沉积(atomic layer deposition，ALD)、溅镀(sputtering)、电镀(plating)、或其组合。
请参照图3，可以了解的是在形成导线层65之前，可形成主动和/或被动装置，例如不同的掺杂特征、电路及背面受光型图像感测装置30的输入/输出。另外，也可形成接触窗(contact)，以提供主动和/或被动装置与导线层65之间的电性内连接。为了简化附图，并未示出这些
图案化导电层65，以形成各个不同的导线。举例而言主动和/或被动装置及接触窗。在本实施例中，导线层65为一第一导电层，其形成于背面受光型图像感测装置30的前侧34。
图案化导电层65，以形成各个不同的导线。举例而言，导线65A及65B形成于像素区52内，而导线65C则形成于周边区54。导线65D形成于接合焊盘区56内。导线65D具有一宽度68。宽度68的范围在30微米至200微米且可依照设计及制造需求而变更。在形成导线65A至65D之后，在背面受光型图像感测装置30的前侧34及导线65A至65D上形成一介电层70。介电层70包括一绝缘材料，例如氧化硅、氮化硅、氮氧化硅或其组合。介电层70可借由CVD、PVD、ALD或其组合而形成。
请参照图4，使用一图案化工艺75来图案化介电层70，以形成多个开口。例如，开口80、82、84及86形成于像素区52内，开口88及90形成于周边区54。开口92则形成于接合焊盘区56内。图案化工艺75包括微影工艺及反应离子蚀刻(reactive ion etching，RIE)工艺，以定义及形成开口80至92，开口80至90宽度近似或等于一宽度95，而开口92具有一宽度100，其大体大于开口80至90的宽度95。在一实施例中，宽度95在0.1微米至0.5微米的范围，例如0.3微米，而宽度100在30微米至200微米的范围，例如150微米。在另一实施例中，开口92的宽度100近似或等于导线65D的宽度68。可以了解的是上述数值范围仅为范例，用以说明宽度100大体大于宽度95。在其他实施例中，当制造技术世代改变时，宽度95及100可为其他数值。
请参照图5，借由将导电材料分别填入开口80、82、84及86，而在像素区52内形成介层窗102、104、106及108。借由将导电材料分别填入开口88及90，而在周边区54内形成介层窗110及112。介层窗102至108及介层窗110至112可分别归类为介层窗阵列。借由将导电材料填入开口92而形成介层窗115。在本实施例中，导电材料为钨，但在其他实施例中也可为其他适当的导电材料。导电材料可借由公知沉积工艺而形成，例如CVD或PVD。接着对介层窗102至115进行一化学机械研磨(chemical-mechanical-polishing，CMP)工艺，以确保介层窗102至115的表面平顺，且与介电层70的表面近似共平面。接合焊盘区56内的介层窗115具有宽度100，而非接合焊盘区52及54内的介层窗102至112的宽度近似或等于宽度95。因此，介层窗115的大小(尺寸)大体大于介层窗102至112。
请参照图6，一导电层120形成于介电层70及介层窗102至115上方。导电层120的制作其材料组成相似于之前所述的导电层65。接着图案化导电层120，以形成多个导线，例如，导线120A至120D。借由介层窗102至115来电性连接导电层65及导电层120。再者，介层窗102至112之间电性内连接也可透过导电层65及导电层120中的各个导线来完成。之后，在导线120A至120D上形成一介电层125。介电层125。的制作其材料组成相似于之前所述的介电层70。可以了解的是可在背面受光型图像感测装置30的前侧34形成其他的导电层及介层窗，但为了简化附图而未将其示出。也可以了解的是各个不同的导线及介层窗仅作为范例说明，可依据设计需求而变更导线及介层窗的数量、实际位置及外观。
请参照图7，在背面受光型图像感测装置30的前侧34的介电层125上及形成一缓冲层128。在本实施例中，缓冲层128包括一介电材料，例如氧化硅。另外，缓冲层128可包括氮化硅。缓冲层128可借由CVD、PVD或其他公知适当的技术而形成。缓冲层128可借由CMP工艺进行平坦化而形成一平顺表面。之后，经由缓冲层128而将一承载基底130接合至装置基底32，使其可进行装置基底32的背侧36的工艺。在本实施例中，承载基底130相似于基底32且包括硅材料。另外承载基底130可包括一玻璃基底或其他适当材料。承载基底130可借由分子力(一种公知技术，如直接接合或光学熔融接合)或其他公知接合技术而接合至装置基底32。在接合之后，装置基底32及承载基底130可进行退火以强化接合强度。缓冲层128提供装置基底32及承载基底130之间的电性隔离。承载基底130提供形成于装置基底32的前侧34的各个特征的保护，例如像素40及42。承载基底130也提供对于装置基底32的背侧36的工艺所需的机械强度及支撑，如以下所述。
请参照图7，对装置基底32的背侧36进行一薄化工艺135，以减少装置基底32的厚度。薄化工艺135包括机械研磨(grinding)工艺及化学薄化工艺。在机械研磨期间，首先从装置基底32去除大量的硅材料。之后，化学薄化工艺提供一化学蚀刻剂于装置基底32的背侧36以进一步薄化装置基底32至一厚度140。在本实施例中，厚度140小于5微米。可以了解的是本文所述的特定厚度仅作为范例说明，可依据产品种类及背面受光型图像感测装置30设计需求而改变为其他厚度。
请参照图8，在背面受光型图像感测装置30的背侧36上方形成一保护层142。保护层142包括氮化物或氧化物材料或其组合。形成保护层142的方法可包括CVD、PVD、ALD、或其组合。之后，在装置基底32的接合焊盘区56内形成一开口145(穿过保护层142)，使接合焊盘区56内一部分的导线65D自背侧36露出。可借由公知蚀刻工艺形成开口145，例如干蚀刻或湿蚀刻。开口145具有一宽度150。在本实施例中，宽度150小于导线65D的宽度68。在其他实施例中，宽度150近似或等于导线65D的宽度68。在另一实施例中，介层窗115的宽度100大于开口145的宽度150的1/2。
请参照图9，接着在保护层142上形成一彩色滤光层154。彩色滤光层154形成于背面受光型图像感测装置30的像素区52内。彩色滤光层154可具有不同彩色滤光片(如，红色、绿色及蓝色)并将其定位，使入射光(例如入热射光43)经由其上方穿过其中。举例而言，彩色滤光层154包括用以滤除第一波长的光线的一彩色滤光片154A以及滤除第二波长的光线的一彩色滤光片154B，使对应至第一及第二波长的不同颜色光线分别透过彩色滤光片154A及154B而滤除。彩色滤光片154A及154B可包括染料型(dye-based)或颜料型(pigment-based)高分子或树脂，以滤除特定的波长。接着在彩色滤光层154上形成具有多个微透镜的一微透镜层160，其用以引导及聚焦光线于装置基底32的像素中。微透镜层160中的微透镜可具有不同的排列位置及不同的形状，取决于微透镜材料的反射率以极传感器表面的距离。背面受光型图像感测装置30也可在形成彩色滤光片之前进行另一激光退火工艺。
请参照图9，借由公知打线接合工艺将导线65D的露出部分经由开口145接合至接线165。因此，导线65D也可称之为接合焊盘。在本实施例中，接合打线工艺包括球形接合工艺，其中一部分的接线165熔融以在接线165与接合焊盘165之间界面形成接球170。接线165及接球170包括一导电材料。在一实施例中，接线165及接球170包括金(gold)。在其他实施例中，接线165及接球170包括铜或另外其他适合的金属。接球170的大小小于导线65D的宽度150，使接球170边缘与开口145边界之间的每一侧存在空隙距离175。在本实施例中，空隙距离175在2至3微米的范围。
借由使用于制造背面受光型图像感测装置30的现有方法，在接合焊盘区56内形成小型介层窗(如，介层窗阵列)。举例而言，以现有方法在接合焊盘区56内及接合焊盘65D下方形成介层窗，其具有近似于介层窗102至112的大小及尺寸(如，宽度95)。这些相对较小的介层窗引起一些制造上的问题。举例而言，具有“打线未叠置于接合焊盘(wire bond non-stack onpad)”的问题。本质上而言，将打线165稳当地贴附于接合焊盘65D上是相当困难的。这可能是因为接合焊盘65D相对较薄，使接合焊盘65D未能提供适当的物理性支撑以因应球形接合(ball bonding)工艺期间所产生的应力，接着可能造成打线165与接合焊盘65D之间不良的接合。另一问题点在于接合焊盘的剥离，意指接合焊盘65D可能自下方小型介层窗阵列剥离。接合焊盘的剥离原因在于接合焊盘65D与下方小型介层窗阵列之间不适当的接触表面面积(由于每一介层窗具有相对较小的表面面积)。接合焊盘区56使用小型介层窗另一伴随的问题为内层介电层的龟裂。内层介电层指的是部分的介电层70且存在于小型介层窗之间。通常介电层70由氧化硅材料所构成，其类似于玻璃。当施加应力时，如接合期间，接合焊盘区56内小型介层窗之间部分的介电层70被应力击侉而开始龟裂。上述所有问题严重影响背面受光型图像感测装置30的效能及合格率。
然而，在本实施例中，这些问题可借由在接合焊盘区56内形成单一巨型介层窗165而克服。关于打线未叠置于接合焊盘的问题，由于巨型介层窗165的尺寸(或宽度)够接近(在一些实施例中，几乎等于)接合焊盘65D，因此巨型介层窗165实质上是延伸接合焊盘65D的厚度，使接合焊盘65D变厚而更能够提供适当的物理支撑以承受接合的应力。关于接合焊盘剥离的问题，巨型介层窗165提供接合焊盘65D更多表面接触面积，因而接合焊盘65D较少从巨型介层窗165剥离。再者，由于介层窗165为单一巨型介层窗，巨型介层窗165内没有类玻璃材料。因此，本实施例中并无内层介电层龟裂的问题。
请参照图1及图10至图13，在另一实施例中，一正面受光型图像感测装置180包括像素182及184构成的一阵列，其被隔离结构185及186所分开。像素182及184可相似于上述背面受光型图像感测装置30的像素40及42，并为了用于正面受光而有所修正。
根据方法11(图1)的步骤15，图10示出一导电层190形成于正面受光型图像感测装置180的前侧。导电层190的组成及制作相似于上述用于背面受光型图像感测装置30的导电层65。图案化导电层190，以形成导线190A、190B、190C及190D。由于入射光投射于正面受光型图像感测装置180的前侧，像素区52内的导线190A及190B的放置方式是使其不会刻意阻挡入射光的路径。可以了解的是形成导线190A至190D之前，其他导电层、介层窗、接触窗可形成于正面受光型图像感测装置180的正面。因此，导电层190可形成于另一(或多个)导电层的上方。为了简化及清晰的目的，并未示出形成于导电层190之前的其他导电层、介层窗、接触窗。一介电层(IMD)192也形成于导线190A至190D的周围及上方。
借由使用一图案化工艺来图案化介电层192，以在周边区54内形成开口200及205，且在接合焊盘区56内形成一开口210。图案化工艺包括相似于上述用于背面受光型图像感测装置的图案化工艺75。在本实施例中，周边区54内的开口各具有一宽度，其近似或等于宽度212，且接合焊盘区56内开口具有一宽度215，其大体大于宽度212。在一实施例中，宽度212在0.1至0.5微米的范围，例如0.3微米，而宽度215在30至200微米的范围，例如150微米。可以了解的是上述范围仅为宽度215大体大于宽度212的范例说明。在其他实施例中或当制造技术世代更替时，宽度212及215可为其他数值。
根据方法11(图1)的步骤17，图10示出介层窗220、225及230，其借由将导电材料分别填入周边区54及接合焊盘区56内的开口而形成。介层窗230具有一宽度215，而介层窗220及225各具有一宽度，其几乎等于宽度212。因此，介层窗230的大小(或尺寸)大体大于介层窗220及225，且称之为“巨型介层窗”。
请参照图11，一导电层235形成于介电层192上方。导电层235为最上层金属层。导电层235的组成及制作相似于上述用于背面受光型图像感测装置的导电层120。图案化导电层235，以在周边区54内形成导线235A，且在接合焊盘区56内形成导线235B。导线235B具有一宽度，其大于介层窗230的宽度215。在另一实施例中，导线235B的宽度可几乎等于宽度215。可以了解的是附图的各个导线及介层窗仅为范例说明，导线及介层窗的数量以及其真实位置与外观则取决于设计需求而有所不同。一介电层240形成于介电层192与导线235A及235B周围及上方。
根据方法11(图1)的步骤19，图12示出一保护层242，其形成于介电层240与导线235A及235B上方。之后，于接合焊盘区56内的保护层242形成贯穿的一开口245，而从正面的接合焊盘区56内露出一部分的导线235B。开口245可借由公知蚀刻工艺而形成，例如干蚀刻或湿蚀刻。开口245具有一宽度250。在本实施例中，宽度250小于导线235B的宽度。在另一实施例中，宽度250几乎等于宽度238。又另一实施例中，介层窗230的宽度215大于开口245的宽度250每一侧约2微米。
接着在保护层242上形成一彩色滤光层254。彩色滤光层254形成于正面受光型图像感测装置180的像素区52内。微透镜层160具有多个微透镜，接着形成于彩色滤光层254上，用以引导及聚焦光线于基底的像素中。
请参照图13，借由公知打线接合工艺将导线235B的露出部分经由开口245接合至接线265。因此，导线235B也可称之为接合焊盘。接合打线工艺包括球形接合工艺，其中一部分的接线265熔融以形成接球270。在一实施例中，接线265及接球270包括金(gold)。在其他实施例中，接线265及接球270包括铜或另外其他适合的金属。接球270的大小小于开口245的宽度250，使接球270边缘与开口245边界之间的每一侧存在空隙距离275。在本实施例中，空隙距离275在2至3微米的范围。
相似于解释上述图2至图9中背面受光型图像感测装置30的理由，图10至图13中正面受光型图像感测装置180也不会遭受打线未叠置于接合焊盘、接合焊盘剥离、及内层介焊盘层龟裂等现有装置存在的问题。
可以了解的是上述的方法及装置使用于公知有关于“倒装芯片(flip-chip)”技术，其中焊料凸块形成于接合焊盘235B上。为了将正面受光型图像感测装置180组装于外部电路(例如，一电路板或另一芯片或晶片)，正面受光型图像感测装置180可翻转，使具有焊料凸块的一侧朝下。接着接合焊盘235B对准于外部电路的接合焊盘。之后，加热焊料凸块(例如，放入烘烤箱)，使焊料凸块熔融流动，因而在图像传感器的接合焊盘与外部电路的接合焊盘之间形成适当的接合接触，而完成倒装芯片接合工艺。
虽然本发明已以数个优选实施例揭示如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (15)

1.一种集成电路，包括：
一基底，具有一接合焊盘区及一非接合焊盘区；
一第一介层窗，形成于该接合焊盘区的该基底上，该第一介层窗在朝向该基底的一俯视外观中具有一第一尺寸；以及
多个第二介层窗，形成于该非接合焊盘区的该基底上，每一第二介层窗在该俯视外观中具有一第二尺寸，且该第二尺寸大体小于该第一尺寸。
2.如权利要求1所述的集成电路，其中该第一尺寸在30至200微米的范围，且该第二尺寸在0.1至0.5微米的范围。
3.如权利要求1所述的集成电路，其中该非接焊盘区包括一周边区及一像素区中的至少一区，且该像素区包括一图像传感器。
4.如权利要求1所述的集成电路，还包括：
一第一金属线，内连至该第一介层窗；
一第二金属线，内连至该等第二介层窗；
其中该第一金属线中至少有一部分做为一接合焊盘。
5.如权利要求4所述的集成电路，其中该第一金属线包括铝铜，且其厚度等于该第二金属线的厚度。
6.一种背面受光型图像传感器，包括：
一第一基底，具有一接合焊盘区及一非接合焊盘区，且具有一正面及一背面；
一第一导线，位于该接合焊盘区的该第一基底的该正面上；
一第二导线，位于该非接合焊盘区的该第一基底的该正面上；
一第一介层窗，位于该第一导线上，且具有一第一直径；以及
一第二介层窗，位于该第二导线上，且具有一第二直径，且该第一直径大体大于该第二直径。
7.如权利要求6所述的背面受光型图像传感器，还包括：
一第二基底，接合至该第一基底的该正面；以及
一第三导线，形成于该第一介层窗上。
8.如权利要求6所述的背面受光型图像传感器，其中该第一及第二导线形成于一第一金属层内。
9.如权利要求6所述的背面受光型图像传感器，其中该非接合焊盘区包括一像素区，其具有至少一图像传感器。
10.如权利要求6所述的背面受光型图像传感器，还包括一焊料凸块，自该第一基板的该正面接合至该第一导线。
11.如权利要求6所述的背面受光型图像传感器，其中该第一直径在30至200微米的范围，且该第二直径在0.1至0.5微米的范围。
12.一种正面受光型图像传感器，包括：
一基底，具有一接合焊盘区及一非接合焊盘区，且具有一正面及一背面；
一第一导线，位于该接合焊盘区的该基底的该正面上；
一第二导线，位于该非接合焊盘区的该基底的该正面上；
一第一介层窗，位于该第一导线上，且具有一第一直径；
一第二介层窗，位于该第二导线上，且具有一第二直径，且该第一直径大体大于该第二直径；以及
一第三导线，形成于该第一介层窗上，其中该第三导线用以接受一接合结构。
13.如权利要求12所述的正面受光型图像传感器，还包括一第四导线，形成于该第二介层窗上，其中该第三及第四导线形成于一顶层金属层内，且该第一及第二导线形成于该顶层金属层下方的一相同金属层内。
14.如权利要求12所述的正面受光型图像传感器，其中该非接合焊盘区包括一像素区，其具有至少一图像传感器。
15.如权利要求12所述的正面受光型图像传感器，其中该第一直径在30至200微米的范围，且该第二直径在0.1至0.5微米的范围。
CN2010102374203A 2009-07-29 2010-07-23 集成电路与背面及正面受光型图像传感器 Active CN101989610B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/511,789 2009-07-29
US12/511,789 US8344471B2 (en) 2009-07-29 2009-07-29 CMOS image sensor big via bonding pad application for AICu process
US12/616,652 2009-11-11
US12/616,652 US8502335B2 (en) 2009-07-29 2009-11-11 CMOS image sensor big via bonding pad application for AlCu Process

Publications (2)

Publication Number Publication Date
CN101989610A true CN101989610A (zh) 2011-03-23
CN101989610B CN101989610B (zh) 2012-07-18

Family

ID=43526195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102374203A Active CN101989610B (zh) 2009-07-29 2010-07-23 集成电路与背面及正面受光型图像传感器

Country Status (5)

Country Link
US (1) US8502335B2 (zh)
JP (1) JP5930574B2 (zh)
KR (1) KR101141817B1 (zh)
CN (1) CN101989610B (zh)
TW (1) TWI612648B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531597A (zh) * 2012-07-03 2014-01-22 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
CN103545323A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 用于cis倒装芯片接合的互连结构及其形成方法
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
CN107039478A (zh) * 2015-12-29 2017-08-11 台湾积体电路制造股份有限公司 集成芯片与其形成方法
CN107278328A (zh) * 2015-03-12 2017-10-20 索尼公司 摄像装置、其制造方法和电子设备
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器
CN111261501A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 接合一对半导体基底的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UY30636A1 (es) 2006-10-18 2008-05-02 Senosiain Lab Composision farmaceutica de liberacon modificada de un musculo relajante y un aine
US8614495B2 (en) 2010-04-23 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Back side defect reduction for back side illuminated image sensor
JP2012023137A (ja) * 2010-07-13 2012-02-02 Panasonic Corp 固体撮像装置およびその製造方法
JP5558336B2 (ja) * 2010-12-27 2014-07-23 株式会社東芝 半導体装置
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9312292B2 (en) * 2011-10-26 2016-04-12 United Microelectronics Corp. Back side illumination image sensor and manufacturing method thereof
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US8766387B2 (en) * 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
TWI566361B (zh) * 2012-06-06 2017-01-11 聯華電子股份有限公司 積體電路結構、背面照射影像感測器及積體電路製程
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US10594166B2 (en) * 2014-09-26 2020-03-17 The Board Of Trustees Of The Leland Stanford Junior University Planar immersion lens with metasurfaces
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
KR102437163B1 (ko) 2015-08-07 2022-08-29 삼성전자주식회사 반도체 소자
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102597436B1 (ko) * 2016-09-07 2023-11-03 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR20190124963A (ko) * 2018-04-27 2019-11-06 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US20230178579A1 (en) * 2020-03-31 2023-06-08 Sony Semiconductor Solutions Corporation Light receiving element and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522344A (en) * 2003-11-17 2005-07-01 Sony Corp Solid-state imaging device and method of manufacturing solid-state imaging device
CN1983609A (zh) * 2005-12-12 2007-06-20 台湾积体电路制造股份有限公司 图像传感器装置与光电元件
CN101281891A (zh) * 2007-04-04 2008-10-08 台湾积体电路制造股份有限公司 具有接合垫的半导体装置
CN101473440A (zh) * 2006-06-19 2009-07-01 （株）赛丽康 使用背照式光电二极管的图像传感器及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121311B2 (ja) 1998-05-26 2000-12-25 日本電気株式会社 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法
US6383916B1 (en) 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
JP2004235586A (ja) * 2003-01-31 2004-08-19 Sony Corp 半導体装置
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
JP4534484B2 (ja) 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005347707A (ja) 2004-06-07 2005-12-15 Sony Corp 固体撮像素子及びその製造方法
JP4904702B2 (ja) 2005-03-10 2012-03-28 ソニー株式会社 固体撮像装置
US7495335B2 (en) 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
DE102006040888B3 (de) 2006-08-31 2007-11-08 Lts Lohmann Therapie-Systeme Ag Verschlusssystem für Behältnisse
TWI340418B (en) * 2006-11-09 2011-04-11 United Microelectronics Corp Intergrated circuit device, chip, and method of fabricating the same
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US9231012B2 (en) 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
US8710560B2 (en) * 2007-08-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded bonding pad for image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522344A (en) * 2003-11-17 2005-07-01 Sony Corp Solid-state imaging device and method of manufacturing solid-state imaging device
CN1983609A (zh) * 2005-12-12 2007-06-20 台湾积体电路制造股份有限公司 图像传感器装置与光电元件
CN101473440A (zh) * 2006-06-19 2009-07-01 （株）赛丽康 使用背照式光电二极管的图像传感器及其制造方法
CN101281891A (zh) * 2007-04-04 2008-10-08 台湾积体电路制造股份有限公司 具有接合垫的半导体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531597A (zh) * 2012-07-03 2014-01-22 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
CN103531597B (zh) * 2012-07-03 2016-06-08 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
CN103545323A (zh) * 2012-07-11 2014-01-29 台湾积体电路制造股份有限公司 用于cis倒装芯片接合的互连结构及其形成方法
CN108630716A (zh) * 2012-07-11 2018-10-09 台湾积体电路制造股份有限公司 用于cis倒装芯片接合的互连结构及其形成方法
CN108630716B (zh) * 2012-07-11 2021-12-14 台湾积体电路制造股份有限公司 用于cis倒装芯片接合的互连结构及其形成方法
CN104752448A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 背照式cmos图像传感器及其形成方法
CN107278328A (zh) * 2015-03-12 2017-10-20 索尼公司 摄像装置、其制造方法和电子设备
CN107278328B (zh) * 2015-03-12 2021-01-19 索尼公司 摄像装置、其制造方法和电子设备
CN107039478A (zh) * 2015-12-29 2017-08-11 台湾积体电路制造股份有限公司 集成芯片与其形成方法
CN107039478B (zh) * 2015-12-29 2020-06-30 台湾积体电路制造股份有限公司 集成芯片与其形成方法
CN109841640A (zh) * 2017-11-28 2019-06-04 台湾积体电路制造股份有限公司 具有焊盘结构的图像传感器
CN111261501A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 接合一对半导体基底的方法

Also Published As

Publication number Publication date
CN101989610B (zh) 2012-07-18
US20110024867A1 (en) 2011-02-03
JP5930574B2 (ja) 2016-06-08
KR20110013222A (ko) 2011-02-09
JP2011035399A (ja) 2011-02-17
TWI612648B (zh) 2018-01-21
KR101141817B1 (ko) 2012-05-11
US8502335B2 (en) 2013-08-06
TW201104851A (en) 2011-02-01

Similar Documents

Publication Publication Date Title
CN101989610B (zh) 集成电路与背面及正面受光型图像传感器
US11735619B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
CN102867832B (zh) 具有接合焊盘结构的背照式传感器及其制造方法
US9543355B2 (en) Dark current reduction for back side illuminated image sensor
US9142690B2 (en) Semiconductor device having a bonding pad and shield structure and method of manufacturing the same
US8344471B2 (en) CMOS image sensor big via bonding pad application for AICu process
US20100176271A1 (en) Pixel array preventing the cross talk between unit pixels and image sensor using the pixel
US11869916B2 (en) Bond pad structure for bonding improvement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant