TWI566361B - 積體電路結構、背面照射影像感測器及積體電路製程 - Google Patents

積體電路結構、背面照射影像感測器及積體電路製程 Download PDF

Info

Publication number
TWI566361B
TWI566361B TW101120240A TW101120240A TWI566361B TW I566361 B TWI566361 B TW I566361B TW 101120240 A TW101120240 A TW 101120240A TW 101120240 A TW101120240 A TW 101120240A TW I566361 B TWI566361 B TW I566361B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
integrated circuit
connection pad
forming
substrate
Prior art date
Application number
TW101120240A
Other languages
English (en)
Other versions
TW201351591A (zh
Inventor
高境鴻
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW101120240A priority Critical patent/TWI566361B/zh
Publication of TW201351591A publication Critical patent/TW201351591A/zh
Application granted granted Critical
Publication of TWI566361B publication Critical patent/TWI566361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

積體電路結構、背面照射影像感測器及積體電路製程
本發明係關於一種積體電路結構、背面照射影像感測器及積體電路製程，且特別係關於一種將連接墊直接形成於基底上，並再將內連線結構設於連接墊上的積體電路結構、背面照射影像感測器及積體電路製程。
背面照射(Back Side Illumination，BSI)影像感測器為現今一種常見的影像感測裝置，且由於背面照射影像感測器可以整合於傳統的半導體製程製作，因此具有製作成本較低、元件尺寸較小以及積集度(integration)較高的優點。此外背面照射影像感測器還具有低操作電壓、低功率消耗、高量子效率(quantum efficiency)、低雜訊(read-out noise)以及可根據需要進行隨機存取(random access)等優勢，因此已廣泛應用在個人電腦相機(PC camera)以及數位相機(digital camera)等電子產品上。
典型的背面照射影像感測器可依其功能劃分為一光感測區與一周邊電路區，其中光感測區通常設有複數個成陣列排列的感光二極體(photodiode)，並分別搭配重置電晶體(reset transistor)、電流汲取元件(current source follower)及列選擇開關(row selector)等之MOS電晶體，用來接收外部的光線 並感測光照的強度，而周邊電路區則用來串接內部的金屬內連線及外部的連接線路。背面照射影像感測器之感光原理係將入射光線區分為各種不同波長光線的組合，再分別由半導體基底上之複數個感光元件予以接收，並轉換為不同強弱之數位訊號。例如，將入射光區分為紅、藍、綠三色光線之組合，再由相對應之感光二極體予以接收，進而轉換為數位訊號。
本發明提出一種積體電路結構、背面照射影像感測器及積體電路製程，其將連接墊直接形成於基底正面，再將內連線結構設於連接墊上，而後將基底蝕穿以暴露出連接墊，使之與外部電路電連接。如此，以改善傳統之背面照射影像感測器。
本發明提供一種積體電路結構，包含有一連接墊以及一金屬結構位於一介電層中，其中連接墊以及金屬結構包含不同的材料。
本發明提供一種背面照射(Back Side Illumination，BSI)影像感測器，包含有一影像感測單元以及一內連線結構分別位於一連接墊的相對兩側。
本發明提供一種積體電路製程，包含有下述步驟。首先，形成一介電層於一基底的一正面上。接著，形成一連接墊於基底上以及介電層中。接續，形成一第一介電層於連接墊以及介電層上。繼之，形成一內連線結構於第一介電層中。而後，形成一凹槽於基底的一背面以暴露出連接墊。
基於上述，本發明提出一種積體電路結構、背面照射影像感測器 及積體電路製程，將連接墊直接形成於基底上，再將內連線結構設於連接墊上，而後將基底蝕穿以暴露出連接墊，使之與外部電路電連接。因此，本發明所形成之積體電路結構、背面照射影像感測器及積體電路製程可具有以下之優點。解決為暴露出連接墊的蝕刻困難的問題；可縮小連接墊之體積，進而微縮其所形成之積體電路結構或背面照射影像感測器的體積；促使用以銜接承載晶圓之絕緣層之表面更平坦；不會有為填入連接墊材料，而蝕刻堆疊的金屬層間介電層，所產生的天線效應(Antenna Effect)的問題。
第1圖係繪示一實施例之背面照射(Back Side Illumination，BSI)影像感測器之剖面示意圖。如第1圖所示，一基底210具有一正面T1以及一背面T2。複數個隔離結構10位於基底210之正面T1，而複數個成陣列排列的感光二極體(photodiode)20以及至少一MOS電晶體40則位於各隔離結構10之間。複數個彩色濾光單元50以及微透鏡60則位於基底210之背面T2上，並分別對準各感光二極體(photodiode)20的位置，俾接收及聚焦入射光至各感光二極體20。如此，感光二極體20便可感測入射光線，而後以電流方式傳送至相對應的MOS電晶體，以轉換為數位訊號。複數個保護層(passivation layer)80位於微透鏡60上，保護層(passivation layer)80之材質一般為氮化層，用以防止微透鏡60與大氣接觸，以避免大氣中之成分，例如水汽等，接觸微透鏡60。
在製造過程中，係先形成一層間介電層220位於基底210之 正面T1上。一堆疊的金屬層間介電層230位於層間介電層220上，而一多層的內連線結構240則位於堆疊的金屬層間介電層230中。一連接墊250則連接多層的內連線結構240，以經由其一正面T3與銲球(solder bump)(未繪示)或銲線(wire bond)(未繪示)等方式與外部電路電連接。一氧化層260則全面覆蓋堆疊的金屬層間介電層230、多層的內連線結構240以及連接墊250。最後，利用一承載晶圓70與氧化層260相連接而承載背面照射影像感測器200，接著再由背面T2薄化基底210，並依序形成彩色濾光單元50以及微透鏡60。
在此強調，(1)本實施例所述之影像感測器200必須蝕刻部分位於連接墊250上之基底210、層間介電層220以及堆疊的金屬層間介電層230，以形成一凹槽r並露出部分之連接墊250，俾使外部電路可以電連接用之銲線等方式經由連接墊250之正面T3與影像感測器200電連接。然而，欲形成凹槽r必須蝕刻基底210、層間介電層220以及堆疊的金屬層間介電層230，但由於蝕刻之深度過深，致使蝕刻困難。(2)此外，連接墊250的厚度及尺寸必須足夠，才能提供足夠的強度作為承受形成銲線時之衝擊應力。然而，突出於多層的內連線結構240、用以作為電連接之連接墊250的面積A會佔據過多的佈局空間，增加所形成之影像感測器200的體積。(3)再者，連接墊250在與多層的內連線結構240連接之處，會因部分之連接墊材料填入堆疊的金屬層間介電層230中之一凹槽r1而產生凹陷D。然而，形成於其上之氧化層260必須足夠平坦，才可穩定且緊密地與承載晶圓70銜接，凹陷D則會劣化氧化層260之表面 T4平坦度。(4)另外，由於蝕刻之深度過深，伴隨產生的天線效應(Antenna Effect)，將導致持續且過量的電荷鑽入堆疊的金屬層間介電層230中，嚴重降低所形成之影像感測器200的品質。(5)而且，在蝕刻部分位於連接墊250上之基底210、層間介電層220以及堆疊的金屬層間介電層230所形成之深度過深的凹槽r，將使得後續在旋塗(spin coating)彩色濾光材料時，位於凹槽r中的彩色濾光材料會被甩出飛濺，降低彩色濾光單元50膜厚的均勻度，影響影像感測器200。
因此，本發明再提出以下之實施例，用以解決此實施例之缺失。
第2-10圖係繪示本發明一實施例之積體電路製程之剖面示意圖。如第2圖所示，首先，提供一基底110，具有一正面S1以及一背面S2。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。接著，形成複數個隔離結構10於基底110之正面S1，其中隔離結構10可為淺溝隔離結構，且其可以一淺溝隔離製程形成，但本發明不以此為限。而後，可在各隔離結構10之間形成複數個成陣列排列的感光二極體(photodiode)20，用以感測及接收入射光線，以及形成至少一MOS電晶體40，其可為配重置電晶體(reset transistor)、電流汲取元件(current source follower)及列選擇開關(row selector)等之MOS電晶體，用以將感測光線轉換為數位訊號，或者是位於週邊電路區內的邏輯MOS電晶體 或靜電放電(ESD)保護電路的MOS電晶體等，本實施例不一一舉例。而後，全面形成一介電層120於基底110的正面S1上。介電層120可例如為一層間介電層，而其可為一氧化層，但本發明不以此為限。之後，進行例如蝕刻製程，以在介電層120中形成接觸洞(未繪示)，再將例如銅或鎢等導電材料填入接觸洞(未繪示)中，以形成至少一接觸插塞30，分別連接MOS電晶體40的一閘極42以及一源/汲極44。為簡化本發明使本發明之精神清晰易懂，本實施例係僅繪示二感光二極體20以及一MOS電晶體40，但感光二極體20以及MOS電晶體40的個數不以本實施例為限。本發明可能包含其他半導體元件設置於基底110上及介電層120中，例如在介電層120中亦可能包含其他內連線結構(未繪示)等，本實施例亦不一一舉例。
如第3-5圖所示，形成一連接墊130於基底110上以及介電層120中。詳細而言，如第3圖所示，進行一蝕刻暨微影製程，圖案化介電層120，以形成一凹槽R，而暴露出部分的隔離結構10。然後，如第4圖所示，全面順應地覆蓋一連接墊材料130’於暴露出的部分的隔離結構10上以及介電層120上。之後，如第5圖所示，移除部分連接墊材料130’，而僅留下凹槽R中之連接墊材料130’，以於凹槽R中形成一連接墊130。連接墊130可包含鋁或鋁銅合金等低電阻率材料，更具體而言連接墊130是以鋁材為主要材料但其中可少量摻雜有矽、銅、錳....等元素以改善其電阻率與抗電遷移的能力，但本發明不以此為限。
在此一提，由於連接墊130主要是以鋁或鋁銅合金等材料所構成，而接觸插塞30或者其他內連線結構(未繪示)等金屬結構是以銅或鎢等材料為主要材料所構成，因此本發明之連接墊130以及金屬結構係實質上由不同材料組成。再者，由第5圖可知，本發明之連接墊130的頂面S4與介電層120的頂面S5大致上切齊(取決於連接墊130的鋁材厚度)，而連接墊130與接觸插塞30係實質上位於同一水平面(取決於連接墊130的鋁材厚度)或者同一介電層120中，且連接墊130之頂面S4切齊接觸插塞30之一頂面P(取決於連接墊130的鋁材厚度)。在其他實施例中，連接墊130之頂面S4可能高於介電層120之頂面S5。換言之，可在形成例如其他層間介電層(未繪示)或者金屬層間介電層(未繪示)於介電層120上之後，再圖案化其他層間介電層、金屬層間介電層及介電層120以形成一較本實施例更深之開口(未繪示)，然後形成連接墊(未繪示)於此開口(未繪示)中，其中圖案化其他層間介電層、金屬層間介電層及介電層120時，可一併形成欲形成內連線結構的空間。再者，在一較佳的實施例中，可在較上層的金屬層間介電層中才形成容納連接墊的開口，但在開口下方已形成有其他的冗餘內連線結構，且其最好是形成在邊緣處以免影響到後續的銲線接合。如此一來，本實施例更可改善開口過深，造成後續平坦度的問題。
在本實施例中係將凹槽R形成於隔離結構10的正上方，較佳者，凹槽R小於其下方的隔離結構10的佈局大小，俾使後續形成於凹槽R中的連接墊可與基底110電性絕緣，但在其他實施例中， 凹槽R可能直接形成於基底110上。此外，在一實施例中，在例如以蝕刻製程移除部分連接墊材料130’而於凹槽R中形成連接墊130時，可能會在凹槽R的側壁S3上形成側壁子(未繪示)，本發明不以此為限。
如第6圖所示，形成一第一介電層(未繪示)全面覆蓋連接墊130以及介電層120，並將第一介電層(未繪示)平坦化以形成一第一介電層142’。在本實施例中，第一介電層142’為一金屬層間介電層(Inter metal dielectric,IMD)，其係為一氧化層，但本發明不以此為限。在其他實施例中，第一介電層142’可為一層間介電層等。
如第7圖所示，形成一內連線結構152於圖案化的一第一介電層142中。詳細而言，先將第一介電層142’圖案化，而形成一圖案化的第一介電層142。然後，填入金屬於圖案化的第一介電層142中，以形成內連線結構152。所填入的金屬可包含銅或鎢等低電阻率的材質。
如第8圖所示，可重複進行第6-7圖之形成圖案化的第一介電層142以及形成內連線結構152之步驟，俾形成所需之一多層的第一介電層140以及一多層的內連線結構150。例如，分別再形成圖案化的第一介電層144、146、148，並將金屬填入第一介電層144、146、148中，而逐層形成此多層之內連線結構150，其包含四層內連線結構152、154、156、158，以及一多層的第一介電層140，其包含四層圖案化的第一介電層142、144、146、148。如第8圖所示，本實施例係由進行鑲嵌製程，分別形成四層圖案化的第一介電層142、 144、146、148，且四層圖案化的第一介電層142、144、146、148會合併形成為一多層的第一介電層140，但本發明不以此製程為限。在其他實施例中，可以其他製程形成多層的第一介電層140，且其中之內連線結構的層數易不受限制。最後，形成一絕緣層160全面覆蓋多層的第一介電層140以及多層的內連線結構150。絕緣層160可例如為一氧化層，但本發明不以此為限。
接著，如第9圖所示，將第8圖中之結構倒置，而將絕緣層160形成於承載晶圓70上。然後由背面S2薄化基底110，並在基底110之背面S2上依序形成一彩色濾光單元50、一微透鏡陣列60以及一保護層80，並使彩色濾光單元50以及微透鏡陣列60分別對準各感光二極體20的位置，俾接收及聚焦入射光至感光二極體20。如此，感光二極體20則可感測入射光線，而後以電流方式傳送至MOS電晶體，以轉換為數位訊號。如此，形成一影像感測單元U，其可包含感光二極體20、MOS電晶體40、彩色濾光單元50以及微透鏡陣列60等。並且，由圖可知，影像感測單元U與多層之內連線結構150分別位於連接墊130的相對兩側。在本實施例中，連接墊130係僅位於介電層120中；但在其他實施例中，連接墊130亦可僅位於多層的第一介電層140之圖案化的第一介電層142、144、146、148之至少之一者，或者連接墊130可位於介電層120中以及延伸至多層的第一介電層140。
如第10圖所示，例如以蝕刻的方式移除部分之基底110以及位於其中之絕緣結構10，以形成凹槽R1並暴露出至少部分之連接墊130。如此一來，則可將銲球(未繪示)或銲線(wire bond)(未繪示) 形成於連接墊130之一正面S6上，而由於多層的內連線結構150位於連接墊130之一背面S7，是以銲球(未繪示)與多層的內連線結構150則分別位於連接墊130的相對兩側。此時，形成本實施例之背面照射影像感測器100。
承上，本實施例即可解決前一實施例所提出之缺失。詳細而言，(1)本實施例僅須蝕刻基底110以及位於基底110中之絕緣結構10即可暴露出連接墊130，因此可改善前一實施例之蝕刻困難的問題。(2)由於多層的內連線結構150位於連接墊130之背面S7而相重疊，故本實施例之連接墊130基本上僅需形成如多層的內連線結構150之尺寸，而不須再另外形成一面積(如前一實施例之面積A)以作為電連接之用，是以本實施例可減少所形成之影像感測器100的體積。當然，雖然僅須形成一如多層的內連線結構150之尺寸的連接墊130即可達到電連接之目的，但本實施例之連接墊130之尺寸非限於此，其可視實際需要調整，因而本實施例之連接墊130之配置體積及形狀等具有更佳之彈性。(3)在製程步驟中，本實施例之連接墊130係直接形成於絕緣結構10或者基底110上，因此不會有前一實施例之凹陷D的產生。絕緣層160則係位於多層的內連線結構150以及多層的第一介電層140上，而多層的內連線結構150則係由先圖案化多層的第一介電層140再填入金屬而得，故不會有凹陷等問題，是故形成於多層的內連線結構150以及多層的第一介電層140上之絕緣層160的表面S8平坦，而可穩定且緊密地與承載晶圓70銜接。(4)本實施例係先將連接墊130直接形成於絕緣結構10或者基底110上，才形成多層的內連線結構150，且多層的內連 線結構150係以圖案化多層的第一介電層140並再填入金屬而得，故不會有蝕刻過深的堆疊的金屬層間介電層230，而持續產生天線效應(Antenna Effect)的問題。
綜上所述，本發明提出一種積體電路結構、背面照射影像感測器及積體電路製程，將連接墊直接形成於基底上，再將內連線結構設於連接墊之背面，而後將基底蝕穿以暴露出連接墊之正面，使之與外部電路電連接。因此，本發明所形成之積體電路結構、背面照射影像感測器及積體電路製程可具有下述之優點。解決蝕刻多層材料層(例如基底、層間介電層、金屬層間介電層等)才可暴露出連接墊的蝕刻困難的問題；連接墊基本上僅須形成如多層的內連線結構之尺寸，是以可縮小連接墊之體積，進而微縮其所形成之積體電路結構或背面照射影像感測器的體積；本發明之連接墊直接形成於基底上，故不會有凹陷產生，進而促使用以銜接承載晶圓之絕緣層之表面更平坦；本發明之連接墊直接形成於基底上，才形成多層的內連線結構，故不會有蝕刻堆疊的金屬層間介電層以填入連接墊材料，而持續產生天線效應(Antenna Effect)的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧隔離結構
20‧‧‧感光二極體
30‧‧‧接觸插塞
40‧‧‧MOS電晶體
42‧‧‧閘極
44‧‧‧源/汲極
50‧‧‧彩色濾光單元
60‧‧‧微透鏡陣列
70‧‧‧承載晶圓
80‧‧‧保護層
100、200‧‧‧背面照射影像感測器
110、210‧‧‧基底
120‧‧‧介電層
130、250‧‧‧連接墊
130’‧‧‧連接墊材料
140‧‧‧多層的第一介電層
142、144、146、148‧‧‧圖案化的第一介電層
142’‧‧‧第一介電層
150、240‧‧‧多層的內連線結構
152、154、156、158‧‧‧內連線結構
160‧‧‧絕緣層
220‧‧‧層間介電層
230‧‧‧堆疊的金屬層間介電層
260‧‧‧氧化層
A‧‧‧面積
D‧‧‧凹陷
P、S4、S5‧‧‧頂面
r、R、R1‧‧‧凹槽
r1‧‧‧開口
S1、S6、T1、T3‧‧‧正面
S2、S7、T2‧‧‧背面
S3‧‧‧側壁
S8、T4‧‧‧表面
U‧‧‧影像感測單元
第1圖係繪示一實施例之背面照射(Back Side Illumination，BSI)影像感測器之剖面示意圖。
第2-10圖係繪示本發明一實施例之積體電路製程之剖面示意圖。
10‧‧‧隔離結構
20‧‧‧感光二極體
30‧‧‧接觸插塞
40‧‧‧MOS電晶體
42‧‧‧閘極
44‧‧‧源/汲極
50‧‧‧彩色濾光單元
60‧‧‧微透鏡陣列
70‧‧‧承載晶圓
80‧‧‧保護層
100‧‧‧背面照射影像感測器
110‧‧‧基底
120‧‧‧介電層
130‧‧‧連接墊
140‧‧‧多層的第一介電層
150‧‧‧多層的內連線結構
160‧‧‧絕緣層
A‧‧‧面積
D‧‧‧凹陷
R1‧‧‧凹槽
S1、S6‧‧‧正面
S2、S7‧‧‧背面
S8‧‧‧表面
U‧‧‧影像感測單元

Claims (27)

  1. 一種積體電路結構，包含有：一連接墊以及一金屬結構位於一介電層中，該金屬結構包含接觸插塞，且該接觸插塞直接接觸一MOS電晶體，其中該連接墊以及該金屬結構係實質上由不同材料組成，且該些接觸插塞與該連接墊位於同一水平面；以及一基底具有一凹槽暴露出該連接墊。
  2. 如申請專利範圍第1項所述之積體電路結構，其中該金屬結構包含一接觸插塞。
  3. 如申請專利範圍第2項所述之積體電路結構，其中該連接墊之一頂面切齊該接觸插塞之一頂面。
  4. 如申請專利範圍第1項所述之積體電路結構，其中該連接墊由鋁或鋁銅合金所組成。
  5. 如申請專利範圍第1項所述之積體電路結構，其中該金屬結構包含一內連線結構。
  6. 如申請專利範圍第1項所述之積體電路結構，其中該金屬結構由銅或鎢所組成。
  7. 如申請專利範圍第1項所述之積體電路結構，其中該介電層包含一層間介電層或一金屬層間介電(Inter metal dielectric,IMD)層。
  8. 如申請專利範圍第1項所述之積體電路結構，其中該連接墊之一頂面切齊該介電層之一頂面。
  9. 如申請專利範圍第1項所述之積體電路結構，其中該連接墊包含一正面與一背面，且該積體電路結構更包含一內連線結構直接接觸該背面。
  10. 如申請專利範圍第9項所述之積體電路結構，更包含一銲球位於該連接墊上，且該銲球與該內連線結構分別位於該連接墊的相對兩側。
  11. 如申請專利範圍第1項所述之積體電路結構，其中該積體電路結構更包含一背面照射(Back Side Illumination，BSI)影像感測器。
  12. 一種背面照射(Back Side Illumination，BSI)影像感測器，包含有：一影像感測單元包含一彩色濾光單元及一感光二極體，該彩色濾光單元及該感光二極體位於一連接墊的同一側，且該影像感測單元以及一內連線結構分別位於該連接墊的相對兩側；一接觸插塞，與該連接墊位於同一水平面；以及 一基底具有一凹槽暴露出該連接墊。
  13. 如申請專利範圍第12項所述之背面照射影像感測器，其中該接觸插塞，其與該連接墊位於同一介電層。
  14. 如申請專利範圍第13項所述之背面照射影像感測器，其中該連接墊之一頂面切齊該接觸插塞之一頂面。
  15. 如申請專利範圍第13項所述之背面照射影像感測器，其中該介電層包含一層間介電層或一金屬層間介電(Inter metal dielectric,IMD)層。
  16. 如申請專利範圍第12項所述之背面照射影像感測器，其中該連接墊由鋁或鋁銅合金組成。
  17. 如申請專利範圍第12項所述之背面照射影像感測器，其中該內連線結構由銅組成。
  18. 如申請專利範圍第12項所述之背面照射影像感測器，更包含一銲球位於該連接墊上，且該銲球與該內連線結構分別位於該連接墊的相對兩側。
  19. 一種積體電路製程，包含有： 形成一介電層於一基底的一正面上；在形成該介電層之前，形成一MOS電晶體於該基底上；形成一接觸插塞與一連接墊於該基底上以及該介電層中，其中該接觸插塞與該連接墊位於同一水平面；形成一第一介電層於該連接墊以及該介電層上；形成一內連線結構於該第一介電層中；以及形成一凹槽於該基底的一背面以暴露出該連接墊。
  20. 如申請專利範圍第19項所述之積體電路製程，其中該介電層包含一層間介電層。
  21. 如申請專利範圍第19項所述之積體電路製程，其中該基底包含一淺溝隔離結構，且該連接墊形成於該淺溝隔離結構的正上方。
  22. 如申請專利範圍第19項所述之積體電路製程，其中形成該連接墊的方法，包含：圖案化該介電層，以形成一開口並暴露部分該基底；全面覆蓋一連接墊材料於部分該基底以及該介電層上；以及移除部分該連接墊材料，以於該開口中形成該連接墊。
  23. 如申請專利範圍第19項所述之積體電路製程，其中該第一介電層包含一層間介電層或一金屬層間介電(Inter metal dielectric,IMD)層。
  24. 如申請專利範圍第19項所述之積體電路製程，其中形成該內連線結構的方法，包含：圖案化該第一介電層；以及填入金屬於該圖案化的該第一介電層中，以形成該內連線結構。
  25. 如申請專利範圍第19項所述之積體電路製程，其中形成該第一介電層以及形成該內連線結構的步驟可重複進行，以形成多層的該第一介電層以及該內連線結構。
  26. 如申請專利範圍第19項所述之積體電路製程，更包含形成一絕緣層於該第一介電層以及該內連線結構上。
  27. 如申請專利範圍第19項所述之積體電路製程，在形成該內連線結構之後，更包含形成一彩色濾光單元於該基底的該背面上。
TW101120240A 2012-06-06 2012-06-06 積體電路結構、背面照射影像感測器及積體電路製程 TWI566361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101120240A TWI566361B (zh) 2012-06-06 2012-06-06 積體電路結構、背面照射影像感測器及積體電路製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101120240A TWI566361B (zh) 2012-06-06 2012-06-06 積體電路結構、背面照射影像感測器及積體電路製程

Publications (2)

Publication Number Publication Date
TW201351591A TW201351591A (zh) 2013-12-16
TWI566361B true TWI566361B (zh) 2017-01-11

Family

ID=50158122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120240A TWI566361B (zh) 2012-06-06 2012-06-06 積體電路結構、背面照射影像感測器及積體電路製程

Country Status (1)

Country Link
TW (1) TWI566361B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US7328830B2 (en) * 2002-12-20 2008-02-12 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
US20080111159A1 (en) * 2006-11-15 2008-05-15 Gambino Jeffrey P Image sensor including spatially different active and dark pixel interconnect patterns
US20110024867A1 (en) * 2009-07-29 2011-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS IMAGE SENSOR BIG VIA BONDING PAD APPLICATION FOR AlCu PROCESS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US7328830B2 (en) * 2002-12-20 2008-02-12 Agere Systems Inc. Structure and method for bonding to copper interconnect structures
US20080111159A1 (en) * 2006-11-15 2008-05-15 Gambino Jeffrey P Image sensor including spatially different active and dark pixel interconnect patterns
US20110024867A1 (en) * 2009-07-29 2011-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS IMAGE SENSOR BIG VIA BONDING PAD APPLICATION FOR AlCu PROCESS

Also Published As

Publication number Publication date
TW201351591A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
US10431546B2 (en) Manufacturing method for semiconductor device and semiconductor device
US10998368B2 (en) Semiconductor apparatus
TWI596702B (zh) 半導體裝置及其製造方法
US10134794B2 (en) Image sensor chip sidewall interconnection
US9082820B2 (en) Manufacturing method of semiconductor apparatus
US9362329B2 (en) Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips
TWI596730B (zh) 積體電路及其製造方法
KR101107627B1 (ko) 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
US20150263063A1 (en) Integrated circuit process
JP4680247B2 (ja) イメージセンサ及びその製造方法
JP6140965B2 (ja) 半導体装置およびその製造方法
TW201423970A (zh) 元件與其形成方法
TW202017137A (zh) 用於改善接合性的墊結構
TWI806300B (zh) 金屬柵格的製造方法、背照式影像感測器及其製造方法
US20090090944A1 (en) Image Sensor and Method of Fabricating the Same
TWI566361B (zh) 積體電路結構、背面照射影像感測器及積體電路製程
CN113629089B (zh) 半导体器件及其制造方法
KR102724590B1 (ko) 금속 그리드의 제조 방법, 후면 조사형 이미지 센서 및 그 제조 방법
TWI595636B (zh) 影像感測器及其製程
JP6905040B2 (ja) 半導体デバイスの製造方法
JP6385515B2 (ja) 半導体装置およびその製造方法
CN108695173B (zh) 一种半导体器件的制造方法
JP2018182346A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees