TWI797055B - 成像裝置 - Google Patents

成像裝置 Download PDF

Info

Publication number
TWI797055B
TWI797055B TW105103862A TW105103862A TWI797055B TW I797055 B TWI797055 B TW I797055B TW 105103862 A TW105103862 A TW 105103862A TW 105103862 A TW105103862 A TW 105103862A TW I797055 B TWI797055 B TW I797055B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
electrode
substrate
wiring layer
sensor
Prior art date
Application number
TW105103862A
Other languages
English (en)
Other versions
TW201633524A (zh
Inventor
脇山悟
田川幸雄
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW201633524A publication Critical patent/TW201633524A/zh
Application granted granted Critical
Publication of TWI797055B publication Critical patent/TWI797055B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80054—Composition of the atmosphere
    • H01L2224/80065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Fluid-Damping Devices (AREA)
  • Vehicle Body Suspensions (AREA)
  • Eye Examination Apparatus (AREA)

Abstract

本發明提供一種成像裝置，其包含：一第一半導體基板，其具有包含一光電轉換區段及一通孔部分之一第一區域、鄰近該第一區域之一第二區域、佈置於該第二區域處之一連接部分；及一第二半導體基板，其中該連接部分以一堆疊組態將該第一半導體基板電耦合至該第二半導體基板，且其中該連接部分之一寬度大於該通孔部分之一寬度。

Description

成像裝置 [相關申請案之交叉參考]
本申請案主張2015年3月12日申請之日本優先權專利申請案JP 2015-049719及2015年8月24日申請之日本優先權專利申請案JP 2015-164465之權利，該等申請案之各者之全部內容以引用的方式併入本文中。
本發明技術係關於一種固態影像擷取裝置、一種製造方法及一種電子裝置，且特定言之係關於一種固態影像擷取裝置、一種製造方法及一種用於以一較簡單方式提供一小固態影像擷取裝置之電子裝置。
在過去，已知包含光電轉換一傳入光之一像素區段及執行信號處理之一周邊電路單元之一固態影像擷取裝置。在此固態影像擷取裝置中，像素區段之大小幾乎由安裝於固態影像擷取裝置中之一產品之一光學系統固定，而周邊電路單元隨著程序產生發展而按比例調整以便減小其之大小及成本。
又，處理步驟包含僅針對像素區段執行之許多步驟以及僅針對周邊電路單元執行之步驟。因此，藉由以下步驟可以一較低成本製造固態影像擷取裝置：在切割成具有其等各自最佳大小之個別半導體元 件之不同晶圓上製造像素區段及周邊電路單元；及將半導體元件堆疊且結合在一起。
如上文中所描述，作為其中像素區段及周邊電路單元分割成不同元件且應用晶片疊晶片(CoC)堆疊技術之一固態影像擷取裝置，提出其中在用於組態一前照式感測器之一感測器半導體元件之一光接收表面上之像素外部之一區域上安裝一周邊電路單元之一周邊電路半導體元件之一覆晶結構(例如，參考專利文獻1)。
又，提出具有在一周邊電路半導體元件上堆疊用於組態一背照式感測器(其在與一光接收表面相對之表面上具有一電極)之一感測器半導體元件之一結構之一固態影像擷取裝置(例如，參考專利文獻2及專利文獻3)。
如上文中所描述，在固態影像擷取裝置中，提出在一感測器半導體元件之一光接收表面側上堆疊一周邊電路半導體元件之一結構以及在一感測器半導體元件之一非光接收表面上堆疊一周邊電路半導體元件之一結構作為感測器半導體元件及周邊電路半導體元件之CoC堆疊結構。
[引用清單] [專利文獻]
[PTL 1]
JP 2010-543799A
[PTL 2]
JP 5083272B
[PTL 3]
JP 4940667B
然而，在上文中描述之技術中，難以按一較簡單方式獲得一小固態影像擷取裝置。
舉例而言，關於在感測器半導體元件之光接收表面側處堆疊周邊電路半導體元件之結構，在執行光電轉換之一像素區段之一區域外部製備用於堆疊一周邊電路半導體元件之一區域。在此情況中，當感測器半導體元件係前照式類型時，一電路可定位於感測器半導體元件中之周邊電路半導體元件安裝部分之下側之區域中。
然而，當感測器半導體元件係背照式類型且在感測器半導體元件中之一周邊電路半導體元件安裝部分正下方形成穿透一半導體層且連接感測器半導體元件之一線及周邊電路半導體元件之一連接部分之一電極之一通孔時，通孔部分變為其中不容許定位一電路之一通孔專用區域。在此情況中，在感測器半導體元件中額外製備通孔專用區域，且因此未獲得一小固態影像擷取裝置且其不利於成本縮減。
又，在背照式類型之感測器半導體元件之非光接收表面(即，與光接收表面相對之側之表面)上堆疊周邊電路半導體元件之結構中，周邊電路半導體元件可定位於感測器半導體元件之像素區段區域下方以減小感測器半導體元件之大小。
然而，在此情況中，在感測器半導體元件上提供一支撐基板以保全足夠強度，且因此難以在薄化提供於感測器半導體元件之非光接收表面側處之支撐基板之後在支撐基板中形成用於抽出連接感測器半導體元件及周邊電路半導體元件之一半導體元件間連接電極之一穿透通孔。即，用於在支撐基板中形成一穿透通孔之程序係困難的，且穿透通孔之直徑變大。
鑑於上文中之情境製成本發明技術以便以一較簡單方式獲得一小固態影像擷取裝置。
根據本發明技術之一實施例，提供一種成像裝置，其包含：一第一半導體基板，其具有包含一光電轉換區段及一通孔部分之一第一區域、鄰近第一區域之一第二區域、佈置於第二區域處之一連接部分；及一第二半導體基板，其中連接部分以一堆疊組態將第一半導體基板電耦合至第二半導體基板，且其中連接部分之一寬度大於通孔部分之一寬度。
根據本發明技術之另一實施例，提供一種電子裝置，其包含：一第一半導體基板，其具有包含一光電轉換區段及一通孔部分之一第一區域、鄰近第一區域之一第二區域、佈置於第二區域處之一連接部分；及一第二半導體基板，其中連接部分以一堆疊組態將第一半導體基板電耦合至第二半導體基板，且其中連接部分之一寬度大於通孔部分之一寬度。
根據本發明技術之另一實施例，提供一種製造一成像裝置之方法，該成像裝置包含：一第一半導體基板，其具有包含一光電轉換區段及一通孔部分之一第一區域、鄰近第一區域之一第二區域、佈置於第一半導體基板之第二區域處之一連接部分；及一第二半導體基板，其中連接部分將第一半導體基板電耦合至第二半導體基板，製造方法包含在第一半導體基板中形成通孔且在第一半導體基板上安裝第二半導體基板。
根據本發明技術之另一實施例，提供一種製造一影像擷取裝置之方法，該影像擷取裝置包含：一第一半導體基板，其具有經組態以光電轉換一傳入光之一光電轉換區段；一第二半導體基板，其具有一電連接區段，該電連接區段具有與第一半導體基板相同之一形狀之一結合表面，該結合表面在第一半導體基板之與接收光之一側之一表面相對之一側處與第一半導體元件之一表面結合，電連接區段穿透一層之至少一部分；一板玻璃部件，其與第一半導體基板之與第二半導體 基板側相對之一側處之一表面結合；及一第三半導體基板，其安裝於第二半導體基板之與第一半導體基板側相對之一側處之一表面上，該第三半導體基板將藉由電連接區段電連接至第一半導體基板，第三半導體基板小於第一半導體基板，該製造方法包含：將第一半導體基板及第二半導體基板堆疊且結合在一起；結合玻璃部件與第一半導體基板；在第二半導體基板上形成電連接區段；且在第二半導體基板上安裝第三半導體基板。
根據本發明技術之第一至第三實施例，以一較簡單之方式獲得一小固態影像擷取裝置。
11:固態影像擷取裝置
21:感測器半導體元件
22:有效像素區域
23:周邊區域
51:穿透通孔
52:電極
53:島電極
54:電極
55:金屬層
56:線
57:垂直信號線
61:支撐基板
62:矽基板
63:佈線層
64:佈線層
65:晶片上透鏡
66:彩色濾光器
67:光電轉換元件
68:電極
71:邏輯半導體元件
81:矽基板
82:佈線層
83:墊
84:凸塊電極
85:微凸塊
121:感測器半導體元件
122:支撐基板
123:矽基板
124:光電轉換元件
125:佈線層
126:線/Cu線
131:絕緣膜
132:Cu電極
133:穿透孔
134:槽
135:絕緣膜
136:穿透通孔
137:電極
138:連接線
139:電極
151:絕緣膜
152:開口
153:金屬層
154:Cu金屬層
161:絕緣膜
162:佈線層
163:晶片上彩色濾光器
164:晶片上透鏡
171:開口
172:邏輯半導體元件
181:矽基板
182:佈線層
183:Al墊
184:凸塊電極
185:微凸塊
211:固態影像擷取裝置
212:感測器半導體元件
213:支撐基板
214:矽基板
215:佈線層
216:佈線層
217:Al墊電極
218:Al線
219:Cu線
220:Cu電極
221:開口
222:光電轉換元件
223:電極
224:穿透通孔
225:線
226:電極
227:金屬層
228:開口
229:晶片上彩色濾光器
230:晶片上透鏡
231:屏蔽金屬
261:絕緣膜
262:屏蔽金屬
291:屏蔽金屬
292:電極
293:金屬層
321:槽
322:絕緣膜
323:屏蔽金屬
331:絕緣膜
332:金屬層
333:金屬層
334:Cu金屬層
361:電極
391:固態影像擷取裝置
401:外殼
402:感測器半導體元件
403:中介層基板
404:半導體元件
405:蓋玻璃
411:墊電極
411-1:墊電極
411-2:墊電極
412:開口
412-1:開口
412-2:開口
413-1:墊電極
413-2:墊電極
414-1:導線
414-2:導電
441:矽基板
442:佈線層
443:光電轉換元件
444:晶片上透鏡
445:線
446:穿透通孔
447:穿透通孔
451:矽基板
452:佈線層
453:佈線層
454:線
455:穿透通孔
456:線
457:電極
458:電極
459:微凸塊
460:微凸塊
471:邏輯半導體元件
472:動態隨機存取記憶體(DRAM)半導體元件
481:矽基板
482:佈線層
483:線
484:電極
485:矽基板
486:佈線層
487:線
489:電極
491:有效像素區域
492:周邊區域
531:感測器半導體元件
532:中介層基板
541:矽基板
542:佈線層
543:光電轉換元件
544:Cu線
545:電極
551:矽基板
552:佈線層
553:佈線層
554:Al線
555:Cu線
556:Al電極
557:Al墊電極
558:Cu電極
559:Al電極
560:Cu線
561:Cu穿透通孔
571:線
572:Cu穿透通孔
573:Cu穿透通孔
581:晶片上彩色濾光器
582:晶片上透鏡
583:開口
601:微凸塊
611:邏輯半導體元件
612:單一半導體元件
613:矽基板
614:佈線層
615:線
616:連接電極
617:微凸塊
621:單一晶圓
651:半導體元件
652:晶圓
691:固態影像擷取裝置
701:感測器半導體元件
702:中介層基板
703:邏輯半導體元件
704:邏輯半導體元件
711:矽基板
712:佈線層
713:矽基板
714:佈線層
715:佈線層
716:電極
717:電極
718:Cu線
741:樹脂
771:樹脂
772:半導體元件
773:單一晶圓
801:外殼
802-1:導線
802-2:導線
831:墊電極
832:開口
871:固態影像擷取裝置
881:感測器半導體元件
882:半導體元件
883:板狀蓋玻璃
884:高耐熱透明樹脂
885:半導體元件
885-1:半導體元件
885-2:半導體元件
891:矽基板
892:佈線層
893:像素區段
894-1:線
894-2:線
901:矽基板
902:佈線層
903:穿透電極
903-1:穿透電極
903-2:穿透電極
904-1:線
904-2:線
904-3:線
904-4:線
905-1:電極
905-2:電極
906-1:電極
906-2:電極
907-1:微凸塊
907-2:微凸塊
908:電極
909:焊料球
931-1:Cu電極
931-2:Cu電極
932-1:Cu電極
931-2:Cu電極
961:背照式固態影像擷取裝置
971:感測器半導體元件
981:矽基板
982:佈線層
983:佈線層
991:線
992:穿透電極
993-1:線
993-2:線
993-3:線
994-1:穿透電極
994-2:穿透電極
995-1:線
995-2:線
995-3:線
995-4:線
996-1:電極
996-2:電極
997:電極
1021-1:Cu電極
1021-2:Cu電極
1022-1:Cu電極
1022-2:Cu電極
1051-1:Cu電極
1051-2:Cu電極
1052-1:Cu電極
1052-2:Cu電極
2001:影像擷取裝置
2011:光學單元
2012:固態影像擷取裝置
2013:數位信號處理器(DSP)電路
2014:圖框記憶體
2015:顯示單元
2016:記錄單元
2017:操作單元
2018:電力供應單元
2019:匯流排線
A11:箭頭
A12:箭頭
A31:箭頭
A32:箭頭
A33:箭頭
A34:箭頭
B11:箭頭
B12:箭頭
B13:箭頭
B14:箭頭
B15:箭頭
B16:箭頭
B17:箭頭
B18:箭頭
B19:箭頭
B20:箭頭
B31:箭頭
B32:箭頭
B33:箭頭
B34:箭頭
B35:箭頭
B36:箭頭
B37:箭頭
B38:箭頭
B39:箭頭
B40:箭頭
B41:箭頭
B42:箭頭
B61:箭頭
B62:箭頭
B63:箭頭
B64:箭頭
B65:箭頭
B66:箭頭
B67:箭頭
B68:箭頭
B69:箭頭
B70:箭頭
B81:箭頭
B82:箭頭
B83:箭頭
B84:箭頭
B85:箭頭
B86:箭頭
B91:箭頭
B92:箭頭
B93:箭頭
B94:箭頭
B95:箭頭
B96:箭頭
B101:箭頭
B102:箭頭
B103:箭頭
B104:箭頭
B105:箭頭
B106:箭頭
B107:箭頭
B121:箭頭
B122:箭頭
B123:箭頭
B124:箭頭
B141:箭頭
B142:箭頭
B143:箭頭
B144:箭頭
Q11:箭頭
R11:區域
R12:區域
S11:步驟
S12:步驟
S13:步驟
S14:步驟
S15:步驟
S16:步驟
S17:步驟
S18:步驟
S19:步驟
S20:步驟
S51:步驟
S52:步驟
S53:步驟
S54:步驟
S55:步驟
S56:步驟
S57:步驟
S58:步驟
S59:步驟
S60:步驟
S61:步驟
S91:步驟
S92:步驟
S93:步驟
S94:步驟
S95:步驟
S96:步驟
S97:步驟
S98:步驟
S99:步驟
S100:步驟
S101:步驟
S131:步驟
S132:步驟
S133:步驟
S134:步驟
S135:步驟
S136:步驟
S137:步驟
S138:步驟
S161:步驟
S162:步驟
S163:步驟
S164:步驟
S165:步驟
S166:步驟
S167:步驟
S168:步驟
S191:步驟
S192:步驟
S193:步驟
S194:步驟
S195:步驟
S196:步驟
S197:步驟
S198:步驟
S199:步驟
S221:步驟
S222:步驟
S223:步驟
S224:步驟
S225:步驟
S226:步驟
S227:步驟
S228:步驟
S229:步驟
S251:步驟
S252:步驟
S253:步驟
S254:步驟
S255:步驟
S256:步驟
S257:步驟
S258:步驟
S259:步驟
S260:步驟
圖1係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖2係繪示一固態影像擷取裝置之一更詳細例示性組態之一圖式。
圖3係用於描述一製造程序之一流程圖。
圖4係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖5係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖6係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖7係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖8係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖9係繪示一感測器半導體元件之一更詳細例示性組態之一圖式。
圖10係用於描述一製造程序之一流程圖。
圖11係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖12係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖13係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖14係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖15係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖16係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖17係繪示一感測器半導體元件之一更詳細例示性組態之一圖式。
圖18係用於描述一製造程序之一流程圖。
圖19係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖20係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖21係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖22係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖23係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖24係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖25係繪示一感測器半導體元件之一更詳細例示性組態之一圖式。
圖26係用於描述一製造程序之一流程圖。
圖27係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖28係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖29係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖30係用於描述一製造程序之一流程圖。
圖31係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖32係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖33係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖34係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖35係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖36係繪示一感測器半導體元件之一更詳細例示性組態之一圖式。
圖37係用於描述一製造程序之一流程圖。
圖38係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖39係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖40係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖41係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖42係繪示一感測器半導體元件之一更詳細例示性組態之一圖式。
圖43係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖44係用於描述一製造程序之一流程圖。
圖45係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖46係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖47係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖48係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖49係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖50係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖51係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖52係用於描述一製造程序之一流程圖。
圖53係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖54係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖55係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖56係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖57係用於描述一固態影像擷取裝置之一生產程序之一圖式。
圖58係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖59係繪示一固態影像擷取裝置之一例示性組態之一圖式。
圖60係繪示一影像擷取裝置之一例示性組態之一圖式。
圖61係繪示其中使用一固態影像擷取裝置之一使用實例之一圖 式。
在下文中，將參考圖式描述應用本發明技術之實施例。
<第一實施例>
<固態影像擷取裝置之例示性組態>
本發明技術之一實施例藉由以下步驟以一較簡單之方式提供一小背照式固態影像擷取裝置：藉由一穿透通孔及一島電極(land electrode)之一組合(在其等之間其等之間距(直徑)顯著不同)而增加一半導體元件之面積效率且重新佈線用於在該等穿透通孔與島電極之間連接。
此處，背照式固態影像擷取裝置係經組態使得用於自一主體接收一光之一光電轉換元件(諸如一光二極體)提供於來自主體之一光穿過其進入之一光接收表面(即，收集一光之一晶片上透鏡)與其中提供用於驅動各像素之電晶體之線之一佈線層之間之一固態影像擷取裝置。相反地，前照式類型之固態影像擷取裝置係經結構化使得一佈線層提供於一晶片上透鏡與一光電轉換元件之間之一固態影像擷取裝置。
首先，將描述應用本發明技術之一實施例之固態影像擷取裝置之一例示性組態。圖1係繪示應用本發明技術之一實施例之固態影像擷取裝置之一實施例之例示性組態之一圖式。
一固態影像擷取裝置11係一背照式類型之一影像感測器，其包含(例如)藉由接收且光電轉換來自一主體之一光以產生一影像信號而擷取一影像之一互補金屬氧化物半導體(CMOS)影像感測器。
固態影像擷取裝置11係其中包含用於執行信號處理之各種類型之信號處理電路之一未描繪邏輯半導體元件以一覆晶結構安裝在一感測器半導體元件21上之一堆疊固態影像擷取裝置。
在感測器半導體元件21之一有效像素區域22中，複數個像素配置成矩陣。各像素包含：一光電轉換元件，其接收且光電轉換來自一主體之一光；一電荷累積區段，其累積在光電轉換元件處獲得之電荷；及一像素電路，其具有複數個場效電晶體。又，將上文中之邏輯半導體元件安裝在一周邊區域23中，該周邊區域23係感測器半導體元件21上之有效像素區域22外部之區域。
固態影像擷取裝置11之一放大部分係(例如)如圖2中所繪示般。應注意，在圖2中，由箭頭A11指示之圖式係自與圖1中相同之方向所見之固態影像擷取裝置11之一部分之一圖式。由箭頭A12指示之圖式係當自圖式中之下方在向上方向上所見時由箭頭A11指示之固態影像擷取裝置11之部分之一橫截面圖。應注意，在由箭頭A11指示之圖式中，未描繪安裝於感測器半導體元件21上之邏輯半導體元件。
在由箭頭A11指示之圖式中，在感測器半導體元件21上之有效像素區域22之圖式中，周邊區域23提供於右側中。此周邊區域23包含：一區域R11，其具備具有大約5μm之一間距(直徑)之複數個穿透通孔；及一區域R12，其具備具有大約40μm之一間距(直徑)之用於安裝邏輯半導體元件之複數個島電極。
舉例而言，區域R11具備一穿透通孔51，該穿透通孔51具有大約5μm之一間距且穿透組態感測器半導體元件21之複數個層，且穿透通孔51之一末端具備用於線連接之一電極52。與穿透通孔51相同之複數個穿透通孔以一集中方式連同穿透通孔51一起被提供給區域R11。
區域R12具備一島電極53，該島電極53係用於安裝邏輯半導體元件之一連接部分。此島電極53之間距(寬度)係大約40μm。島電極53係具有包含一電極54及提供於電極54之一上部分中之一金屬層55之一島結構之一電極。與島電極53相同之複數個島電極以一集中方式連同島電極53一起被提供給區域R12。
又，在周邊區域23中，提供於各穿透通孔之一末端處之一電極及組態一島電極之一電極藉由一線連接。舉例而言，提供於穿透通孔51之一末端處之電極52及組態島電極53之電極54藉由一線56(其係一連接線)而連接。
此外，提供於區域R11中之各穿透通孔藉由一垂直信號線而連接至有效像素區域22中之一像素。舉例而言，提供於與穿透通孔51之電極52側相對之側之末端處之電極藉由一垂直信號線57而連接至有效像素區域22中之一像素。此垂直信號線57係用於自一連接目的地之一像素讀取一像素信號之一信號線。
此感測器半導體元件21之一橫截面由箭頭A12指示。即，一支撐基板61在感測器半導體元件21上堆疊且結合在一起。又，感測器半導體元件21包含矽基板62(其係一半導體層)及提供於矽基板62之兩個表面上之一佈線層63及一佈線層64。
又，針對各像素提供一晶片上透鏡及一彩色濾光器使得在感測器半導體元件21之光接收表面(即，圖式中之上側之表面)上提供收集自一主體進入之光之一晶片上透鏡65及提供於晶片上透鏡65正下方之一彩色濾光器66。此外，在矽基板62中在晶片上透鏡65及彩色濾光器66之正下方部分處提供一光電轉換元件67。光電轉換元件67光電轉換經由晶片上透鏡65及彩色濾光器66進入之光。接著，經由提供於矽基板62中之一場效電晶體或類似者將對應於藉由光電轉換而獲得之電荷之一電壓信號輸出至垂直信號線57。
在此實例中，將垂直信號線57提供在佈線層64中，且將垂直信號線57連接至提供於穿透矽基板62之穿透通孔51之佈線層64側處之一末端處之一電極68。又，將提供於穿透通孔51之佈線層63側之末端處之電極52、線56及島電極53一起提供於佈線層63中。
此處，垂直信號線57、電極68、穿透通孔51、電極52、線56及 電極54係由一金屬(諸如例如Cu(銅))形成。又，金屬層55係由(例如)Ta(鉭)、TaN(氮化鉭)或類似者製成。
此外，將一邏輯半導體元件71以一覆晶結構安裝在感測器半導體元件21之光接收表面側處在周邊區域23中。
邏輯半導體元件71包含矽基板81及提供於矽基板81之表面上之一佈線層82。佈線層82具備用於連接提供於佈線層82內部分處之一未描繪線及感測器半導體元件21之Al(鋁)墊83。又，在墊83上形成一凸塊電極84，且在電極84上進一步形成一微凸塊85，且微凸塊85及金屬層55藉由甲酸還原或類似者而擴散接合使得邏輯半導體元件71以一覆晶結構安裝在感測器半導體元件21上。此處，凸塊電極84係由(例如)Ni(鎳)形成且微凸塊85係由Sn基焊料(諸如SnAg(錫-銀))形成。
在此固態影像擷取裝置11中，感測器半導體元件21之一像素經由垂直信號線57、電極68、穿透通孔51、電極52、線56及島電極53而電連接至邏輯半導體元件71。
設想當邏輯半導體元件71安裝於感測器半導體元件21上時，為了電連接佈線層64中之垂直信號線57及邏輯半導體元件71之目的，在周邊區域23中邏輯半導體元件71正下方穿透矽基板62以提供用於連接佈線層63及佈線層64之一穿透通孔。
然而，以該方式，用於連接感測器半導體元件21及邏輯半導體元件71之墊83之間距為大，且穿透通孔之間距亦為大且因此無法在矽基板62及佈線層64中在邏輯半導體元件71正下方之部分中提供一線。即，不存在用於提供除了穿透通孔之外之一元件之空間。此使用於提供一線之一額外區域成為必要，且因此感測器半導體元件21之面積效率減少且感測器半導體元件21之大小被放大。
因此，在固態影像擷取裝置11中，在佈線層63(其係感測器半導體元件21之光接收表面側之頂層)中提供具有一大間距(即，一寬寬度) 之島電極53，且提供自與島電極53相同之佈線層63穿透至包含垂直信號線57之佈線層64之一較小間距(即，一較窄寬度)之穿透通孔51。又，在固態影像擷取裝置11中，藉由微凸塊85及島電極53之一側焊料連接程序而將邏輯半導體元件71安裝在感測器半導體元件21上，且藉由穿透通孔51、線56及島電極53而電連接垂直信號線57及邏輯半導體元件71。
以此方式，在周邊區域23之一部分之區域R11中以一集中方式提供包含穿透通孔51之複數個穿透通孔，且使用此簡單組態，在矽基板62及佈線層64中在邏輯半導體元件71正下方之部分處提供一線。藉此，改良周邊區域23之面積效率且減小感測器半導體元件21之大小。
<製造程序之描述>
隨後，將描述其中一製造裝置製造應用本發明技術之一實施例之一固態影像擷取裝置之一製造程序。即，在下文中，將參考圖3之流程圖及圖4至圖8描述藉由一製造裝置之一製造程序。應注意，圖4至圖8中之對應部分係使用相同元件符號表示，且視情況將省略其等之描述。
在步驟S11中，製造裝置在感測器晶圓上之複數個感測器半導體元件之各區域中形成一像素電路(即，包含一光電轉換元件及一場效電晶體之一像素)及用於電連接該等像素之一嵌入線。
在步驟S12中，製造裝置將感測器晶圓及支撐基板堆疊且結合在一起。接著，在步驟S13中，製造裝置薄化感測器晶圓。
藉由此等步驟S11至S13之程序，將感測器半導體元件121堆疊且結合在支撐基板122上，如圖4中所繪示。
即，如由箭頭B11所指示，感測器晶圓之一部分變為用於組態一感測器半導體元件121之矽基板123部分，且在矽基板123中形成包含光電轉換元件124之複數個光電轉換元件以形成像素。接著，在矽基 板123上形成具有包含由Cu製成之線126之複數個線之佈線層125，且將感測器半導體元件121之佈線層125部分及支撐基板122堆疊且結合在一起。此外，如由箭頭B12所指示，薄化感測器半導體元件121之矽基板123部分(厚度減小)。
此處，感測器半導體元件121之矽基板123及佈線層125分別對應於圖2中繪示之感測器半導體元件21之矽基板62及佈線層64，且支撐基板122對應於圖2中繪示之支撐基板61。
在步驟S14中，製造裝置蝕刻矽基板，且形成穿透孔及電極槽，且在步驟S15中，製造裝置在穿透孔部分及電極槽中填充一導體(諸如Cu)以形成穿透通孔、電極及連接線。
藉此，如(例如)圖5中所繪示，形成用於電連接提供於矽基板123之彼此相對之表面上之兩個佈線層之一穿透通孔、提供於一穿透通孔末端部分中之一電極及連接至電極之一連接線。
即，如由圖5之箭頭B13所指示，在矽基板123中與佈線層125側相對之側之表面上形成一絕緣膜131。接著，包含絕緣膜131之層變為對應於圖2中之佈線層63之一佈線層。
此後，部分蝕刻絕緣膜131及矽基板123。因此，形成穿透矽基板123且到達形成於佈線層125中之Cu電極132之一穿透孔133以及一電極及用於連接至半導體元件(諸如邏輯半導體元件)之一連接線之一槽134。
此外，如由箭頭B14所指示，在絕緣膜131部分、穿透孔133、連接線及電極之槽134上形成一絕緣膜135，且在穿透孔133及槽134之部分處使用Cu執行一電鍍程序。又，藉由化學機械拋光(CMP)或類似者拋光(平坦化)Cu電鍍部分之表面以形成一穿透通孔136、一電極137、一連接線138及一電極139。
此等穿透通孔136至電極139對應於圖2中之穿透通孔51、電極 52、線56及電極54。穿透通孔136至電極139係用於將其上具有複數個感測器半導體元件121之感測器晶圓電連接至一半導體元件(諸如一邏輯半導體元件)之一基板間線。
應注意，此處，描繪在矽基板123中之一穿透通孔136，但實際上在矽基板123之一預定區域中以一集中方式提供複數個穿透通孔。
在步驟S16中，製造裝置在連接至一穿透通孔之一連接線部分及一電極部分上形成一絕緣膜且蝕刻絕緣膜中之電極部分，且在步驟S17中製造裝置將一障壁金屬施覆至由蝕刻而曝露之部分。
藉此，舉例而言，如由圖6之箭頭B15所指示，在形成於矽基板123中與佈線層125側相對之側之表面上之絕緣膜、電極137、連接線138及電極139之部分上進一步形成一絕緣膜151。接著，藉由蝕刻敞開在絕緣膜151中形成島電極之部分(即電極139之部分)以形成一開口152。
此外，如由箭頭B16所指示，在絕緣膜151及藉由開口152而曝露之電極139之部分上施覆一障壁金屬(諸如Ta及TaN)以形成一金屬層153，且在金屬層153上使用Cu執行一電鍍程序以形成Cu金屬層154。
在步驟S18中，製造裝置形成一晶片上彩色濾光器及一晶片上透鏡。
具體言之，如由(例如)圖7之箭頭B17所指示，藉由拋光(諸如CMP)移除金屬層153及金屬層154之一部分以形成包含電極139、金屬層153及金屬層154之一島電極。此島電極對應於圖2中繪示之島電極53。特定言之，電極139對應於圖2之電極54，且金屬層153及金屬層154對應於圖2之金屬層55。
此後，在形成於矽基板123中與佈線層125側相對之側之表面上之絕緣膜及金屬層154之部分上形成一絕緣膜161。
又，如由箭頭B18所指示，蝕刻絕緣膜161中之像素部分之區域 以提供一階狀部以最終形成一佈線層162。此佈線層162對應於圖2中繪示之佈線層63。
接著，在階狀部部分處針對各像素形成一晶片上彩色濾光器163，且將樹脂進一步施覆至晶片上彩色濾光器163部分及絕緣膜161部分以形成一晶片上透鏡164。
在步驟S19中，在感測器半導體元件中之島電極部分中形成一開口之後，製造裝置將感測器晶圓切割成複數個感測器半導體元件，且在步驟S20中製造裝置將邏輯半導體元件安裝於藉由分割而獲得之各感測器半導體元件上。
舉例而言，如由圖8之箭頭B19所指示，敞開佈線層162中之島電極部分(其係金屬層154之部分)以便曝露該島電極部分以形成一開口171，且此後將感測器晶圓分成各感測器半導體元件。即，將感測器晶圓切割成感測器半導體元件121。
接著，如由箭頭B20所指示，將一邏輯半導體元件172以一覆晶結構安裝(即，以一CoC結構堆疊)在開口171中感測器半導體元件121之金屬層154部分上。應注意，在本說明書中，使經切割元件彼此連接稱為以一CoC結構堆疊。在此實例中，邏輯半導體元件172包含矽基板181及一佈線層182，且在佈線層182中提供Al墊183。又，在墊183中形成一凸塊電極184，且在電極184上形成一微凸塊185。當將邏輯半導體元件172安裝在感測器半導體元件121上時，擴散接合微凸塊185及金屬層154。
相較於穿透通孔136，包含電極139、金屬層153及金屬層154之用於安裝邏輯半導體元件172之島電極具有一較大間距(直徑)，且此島電極提供在感測器半導體元件121中最接近邏輯半導體元件172之層(最前表面)上。因此，一線定位在感測器半導體元件121之矽基板123及佈線層125中島電極正下方之部分中以減小感測器半導體元件121之 大小。
又，由於藉由感測器半導體元件121側之島電極安裝(連接)邏輯半導體元件172，因此無需為了在形成晶片上透鏡164之後安裝邏輯半導體元件172之目的而在感測器半導體元件121側處形成凸塊。因此，藉由凸塊形成而產生之灰塵未黏著至感測器半導體元件121以便改良固態影像擷取裝置之良率。
應注意，邏輯半導體元件172之矽基板181至微凸塊185對應於圖2中繪示之矽基板81至微凸塊85。
以此方式，當製造程序結束時將邏輯半導體元件安裝在感測器半導體元件上以形成固態影像擷取裝置。
如上文中所描述，製造裝置在感測器半導體元件之矽基板中提供具有一較窄(較小)寬度之一穿透通孔，且在感測器半導體元件中連接至穿透通孔且最接近邏輯半導體元件之佈線層中提供具有一較寬(較大)寬度之一島電極且將一邏輯半導體元件安裝在島電極上。
以此方式，使用包含具有一較小寬度之一穿透通孔及具有一較大寬度之一島電極之一簡單組態改良感測器半導體元件之面積效率以獲得一小固態影像擷取裝置。
將晶圓精確地堆疊且結合在一起並用一窄間距連接晶圓之晶圓對晶圓堆疊無法堆疊具有不同大小之晶圓，而CoC堆疊能夠使具有最佳大小之半導體元件彼此堆疊。然而，在CoC堆疊中，難以使半導體元件用一窄間距彼此連接，且感測器半導體元件側將具備穿透矽基板及佈線層之具有與用於連接至堆疊且結合在一起之半導體元件之電極相同之間距之一穿透通孔。
因此，在本發明技術之一實施例中，將支撐基板堆疊且結合在感測器半導體元件上，且提供具有一窄間距之一穿透通孔以穿透矽基板，且將穿透通孔連接至感測器半導體元件之最接近邏輯半導體元件 之島電極。接著，將邏輯半導體元件連接至島電極，以便容許感測器半導體元件及邏輯半導體元件係一最佳半導體元件大小且以便用一窄間距電連接感測器半導體元件及邏輯半導體元件。
<感測器半導體元件之更詳細例示性組態>
又，可如(例如)圖9中更詳細繪示般組態上文中描述之固態影像擷取裝置之感測器半導體元件中之島電極附近部分。
在圖9之實例中，藉由電漿接合或類似者而在一感測器半導體元件212上堆疊且結合一支撐基板213以組態一固態影像擷取裝置211。又，感測器半導體元件212包含矽基板214以及包含提供於矽基板214之兩側之表面上之一層或複數個層之一佈線層215及一佈線層216。
在佈線層215中，形成用於電連接至感測器半導體元件212之外部之Al墊電極217、Al線218、Cu線219及Cu電極220。特定言之，藉由一開口221而敞開墊電極217之部分，且藉由導線接合將墊電極217之此部分連接至外部。
又，在矽基板214內部提供包含一光電轉換元件222之複數個光電轉換元件，且藉由包含一光電轉換元件、一場效電晶體等之一像素電路組態一像素。此外，矽基板214具備穿透矽基板214且連接提供於佈線層216中之一電極223及提供於佈線層215中之電極220之一穿透通孔224。此穿透通孔224對應於圖2之穿透通孔51。
在佈線層216中，一線225連接至提供於穿透通孔224之一末端處之電極223，且一電極226連接至線225之一末端。此處，電極223、線225及電極226係由相同佈線層216中之Cu形成，且此等電極223、線225及電極226對應於圖2之電極52、線56及電極54。
此外，在佈線層216中，在電極226中形成包含複數個金屬(諸如Cu、Ta及TaN)之一層之一金屬層227，且電極226及金屬層227形成對應於圖2之島電極53之一島電極。藉由開口228敞開組態島電極之金屬 層227，且藉由一凸塊在此開口228處安裝一邏輯半導體元件。
又，在感測器半導體元件212中，在光電轉換元件(諸如光電轉換元件222)之圖式中之上側處提供一晶片上彩色濾光器229，且在晶片上彩色濾光器229之圖式中之上側處提供一晶片上透鏡230。
此外，佈線層216具備由一金屬(諸如W(鎢))製成之屏蔽金屬231。此屏蔽金屬231係藉由使矽基板214及佈線層216彼此電分離而提供一雜訊屏蔽功能之一金屬層且充當屏蔽來自外部之光之一遮光板。
特定言之，在屏蔽金屬231中晶片上彩色濾光器229與光電轉換元件之間之部分處部分敞開屏蔽金屬231使得防止自外部進入光電轉換元件中之光進入鄰近該光電轉換元件之另一光電轉換元件中。又，在島電極部分中，在矽基板214與包含電極226及金屬層227之島電極之間提供屏蔽層231以執行雜訊屏蔽。即，藉由屏蔽金屬231遮蔽除了組態像素之光電轉換元件之外之部分以防止來自外部之光進入矽基板214中。
<製造程序之描述>
接著，參考圖10之流程圖及圖11至圖16，將描述藉由製造裝置用於製造對應於圖9中繪示之固態影像擷取裝置211之一固態影像擷取裝置之一製造程序。應注意，圖11至圖16中之對應部分係使用相同元件符號表示，且視情況將省略其等之描述。又，在圖11至圖16中，圖4至圖8之一者中之對應部分係使用相同元件符號表示，且視情況將省略其等之描述。
在步驟S51中，製造裝置在感測器晶圓上之複數個感測器半導體元件之各者之區域中形成一像素及一嵌入線。接著，在步驟S52中，製造裝置將感測器晶圓及支撐基板堆疊且結合在一起，且在步驟S53中，製造裝置薄化感測器晶圓。在此等步驟S51至步驟S53中，執行與圖3之步驟S11至步驟S13相同之程序。
即，如由圖11之箭頭B31所指示，在矽基板123上形成光電轉換元件124以形成一像素，且在矽基板123上形成包含Cu線126之佈線層125。接著，將感測器半導體元件121之佈線層125部分及支撐基板122堆疊且結合在一起。此外，如由箭頭B32所指示，薄化感測器半導體元件121之矽基板123部分(厚度減小)。
返回至圖10之流程圖之描述，在步驟S54中，製造裝置在感測器半導體元件中之矽基板之邏輯半導體元件側之表面上執行屏蔽金屬之濺鍍及蝕刻。
具體言之，如由(例如)圖12之箭頭B33所指示，在矽基板123中與支撐基板122相對之側之表面上形成一絕緣膜261，且藉由濺鍍將一金屬(諸如W)進一步施覆至絕緣膜261部分以形成一屏蔽金屬262。此屏蔽金屬262對應於圖9中之屏蔽金屬231。
又，如由圖12之箭頭B34所指示，藉由蝕刻移除屏蔽金屬262之一部分。具體言之，移除屏蔽金屬262之像素部分使得來自外部之光進入各光電轉換元件(諸如例如光電轉換元件124)中。
在步驟S55中，製造裝置蝕刻矽基板且形成穿透孔及電極槽，且在步驟S56中，製造裝置在穿透孔部分及電極槽中填充一導體以形成穿透通孔、電極及連接線。
舉例而言，如由圖13之箭頭B35所指示，在矽基板123中與佈線層125側相對之側之表面上形成絕緣膜131，且此後部分蝕刻絕緣膜131及矽基板123。因此，形成穿透矽基板123且到達電極132之穿透孔133及連接線及電極之槽134。
此外，如由箭頭B36所指示，在絕緣膜131部分、穿透孔133及連接線及電極之槽134上形成一絕緣膜135，且在穿透孔133及槽134之部分上使用Cu執行一電鍍程序。又，藉由CMP或類似者平坦化Cu電鍍部分前表面以形成穿透通孔136、電極137、連接線138及電極139。
返回至圖10之流程圖，形成穿透通孔或類似者，且此後執行步驟S57至步驟S61之程序以完成製造程序。此等程序與圖3之步驟S16至步驟S20之程序相同，且因此將省略其等之詳細描述。
在此等步驟S57至S61中，如由(例如)圖14之箭頭B37所指示，在形成於矽基板123中與佈線層125側相對之側之表面上之絕緣膜、電極137、連接線138及電極139之部分上進一步形成絕緣膜151。接著，藉由蝕刻敞開電極139之部分以形成開口152。
此外，如由箭頭B38所指示，在絕緣膜151及藉由開口152而曝露之電極139之部分上施覆一障壁金屬(諸如Ta及TaN)以形成一金屬層153，且在金屬層153上使用Cu執行一電鍍程序以形成Cu金屬層154。
又，如由圖15之箭頭B39所指示，藉由拋光(諸如CMP)而移除金屬層153及金屬層154之一部分，且形成包含電極139、金屬層153及金屬層154之島電極。此後，在矽基板123之絕緣膜及金屬層154之部分上形成絕緣膜161。
此外，如由箭頭B40所指示，蝕刻絕緣膜161中之像素部分之區域以形成一階狀部，使得堆疊且提供於矽基板123之圖式中之上側上之層變為佈線層162。接著，在絕緣膜161之階狀部部分上針對各像素形成晶片上彩色濾光器163，且將樹脂進一步施覆至晶片上彩色濾光器163部分及絕緣膜161部分以形成晶片上透鏡164。
此後，如由圖16之箭頭B41所指示，敞開佈線層162中之島電極部分(即，金屬層154之部分)以便曝露該島電極部分以形成開口171，且使各感測器半導體元件與感測器晶圓分離。
接著，如由箭頭B42所指示，將邏輯半導體元件172以一覆晶結構安裝(即，以一CoC結構堆疊)在開口171中金屬層154部分上。當安裝邏輯半導體元件172時，擴散接合微凸塊185及金屬層154。
以此方式，當製造程序結束時將邏輯半導體元件安裝在感測器 半導體元件上以形成一固態影像擷取裝置。
如上文中所描述，製造裝置在感測器半導體元件之矽基板中提供具有一較窄(較小)寬度之一穿透通孔，且在感測器半導體元件中連接至穿透通孔且最接近邏輯半導體元件之佈線層中提供具有一較寬(較大)寬度之一島電極且將一邏輯半導體元件安裝在島電極上。
以此方式，使用包含具有一較小寬度之一穿透通孔及具有一較大寬度之一島電極之一簡單組態改良感測器半導體元件之面積效率以獲得一小固態影像擷取裝置。
<第一實施例之例示性變體1>
<感測器半導體元件之例示性組態>
應注意，在圖9中繪示之固態影像擷取裝置211之感測器半導體元件212之組態中，與連接至島電極之線225及電極223相比，在其上安裝邏輯半導體元件之島電極之圖式中之上側之表面部分(即，金屬層227之部分)定位於圖式中之上側處。即，島電極相對於線225及電極223之頂面在圖式中向上突出。
若存在島電極部分相對於線225及電極223之一階狀部，則在形成晶片上透鏡230時難以將樹脂材料均勻施覆在佈線層216上。
因此，可雕刻矽基板214以形成一適當槽且此後形成一島電極以消除島電極與線225及電極223之間之階狀部，使得更均勻地施覆樹脂材料。在該情況中，如(例如)圖17中所繪示般組態感測器半導體元件212。應注意，在圖17中，圖9中之對應部分係使用相同元件符號表示，且視需要將省略其等之描述。
在圖17中繪示之感測器半導體元件212中，雕刻矽基板214之一部分以形成一槽，且形成對應於圖9之屏蔽金屬231及電極226之屏蔽金屬291及電極292。接著，在佈線層216中之電極292之上部分上形成對應於圖9之金屬層227之金屬層293，且組態包含電極292及金屬層 293之島電極。
在此實例中，島電極之頂面(即，金屬層293之頂面)及線225及電極223之頂面包含於相同平坦表面中。即，藉由雕刻矽基板214而形成之槽減小島電極相對於線225及電極223之階狀部。因此，當藉由在島電極、線225及電極223之頂面上施覆絕緣膜及樹脂材料而形成晶片上透鏡時，可均勻施覆樹脂材料。
<製造程序之描述>
接著，參考圖18之流程圖及圖19至圖23，將描述藉由製造裝置用於製造對應於圖17中繪示之固態影像擷取裝置211之一固態影像擷取裝置之一製造程序。應注意，圖19至圖23中之對應部分係使用相同元件符號表示，且視需要將省略其等之描述。又，在圖19至圖23中，圖11至圖16之一者中之對應部分係使用相同元件符號表示，且視需要將省略其等之描述。
在步驟S91中，製造裝置在感測器晶圓上之複數個感測器半導體元件之各者之區域中形成一像素及一嵌入線。接著，在步驟S92中，製造裝置將感測器晶圓及支撐基板堆疊且結合在一起，且在步驟S93中，製造裝置薄化感測器晶圓。在此等步驟S91至步驟S93中，執行與圖3之步驟S11至步驟S13相同之程序。
即，如由圖19之箭頭B61所指示，在矽基板123上形成光電轉換元件124以形成一像素，且在矽基板123上形成佈線層125。接著，將感測器半導體元件121之佈線層125部分及支撐基板122堆疊且結合在一起。此外，如由箭頭B62所指示，薄化感測器半導體元件121之矽基板123部分(厚度減小)。
返回至圖18之流程圖之描述，在步驟S94中，製造裝置藉由蝕刻或類似者而雕刻矽基板中與支撐基板側相對之側之表面以形成用於減小島電極部分之上述階狀部之一槽。
在步驟S95中，製造裝置在矽基板(在步驟S94之程序中在該矽基板中形成槽)之表面上執行屏蔽金屬之濺鍍及蝕刻。
舉例而言，如由圖20之箭頭B63所指示，藉由步驟S94及步驟S95之程序憑藉雕刻(藉由蝕刻或類似者)在矽基板123中與支撐基板122相對之側之表面之一部分而形成一槽321。
此外，如由箭頭B64所指示，在矽基板123之表面部分及形成於表面中之槽321部分上形成一絕緣膜322。此外，藉由濺鍍將金屬(諸如W)施覆至絕緣膜322部分以形成一屏蔽金屬323，且藉由蝕刻移除屏蔽金屬323之一部分。
舉例而言，移除屏蔽金屬323之像素部分以容許來自外部之光進入各光電轉換元件(諸如光電轉換元件124)中，且移除屏蔽金屬323中用於提供穿透矽基板123之穿透通孔之部分。
以此方式形成之屏蔽金屬323對應於圖17中之屏蔽金屬291。
在步驟S96中，製造裝置蝕刻矽基板且形成穿透孔，且在步驟S97中，製造裝置在穿透孔部分及屏蔽金屬部分上執行一電鍍程序。
舉例而言，如由圖21之箭頭B65所指示，在提供於矽基板123中與佈線層125側相對之側之表面上之屏蔽金屬323之部分上形成絕緣膜131。此後，蝕刻絕緣膜131及矽基板123之一部分之區域以形成穿透矽基板123且到達電極132之穿透孔133。
又，如由箭頭B66所指示，在絕緣膜131部分及穿透孔133部分上進一步形成一絕緣膜331，且在絕緣膜331之部分上使用Cu執行一電鍍程序。藉此，一金屬層332係由Cu形成，且此金屬層332之一部分(其係穿透孔133之部分)變為穿透通孔136。
此外，此後在金屬層332部分上施覆一障壁金屬(諸如Ta及TaN)以形成一金屬層333，且在金屬層333上使用Cu執行一電鍍程序以形成Cu金屬層334。
在步驟S98中，製造裝置藉由CMP或類似者拋光且平坦化藉由步驟S97之程序形成之金屬層以形成一電極及一連接線。
接著，此後執行步驟S99至步驟S101之程序以完成製造程序。此等程序與圖3之步驟S18至步驟S20之程序相同，且因此將省略其等之詳細描述。
在步驟S98至步驟S101中，首先，藉由CMP或類似者將圖21中繪示之金屬層332至金屬層334之一部分拋光為平面。藉此，如由圖22之箭頭B67所指示，在金屬層332之部分處，形成提供於穿透通孔136之末端處之電極137，連接至電極137之連接線138及提供於連接線138之末端處之電極361。又，在電極361上，金屬層333及金屬層334中未藉由平坦化而移除之剩餘部分變為用於組態島電極之金屬層。
此等電極137、連接線138及電極361對應於圖17中繪示之電極223、線225及電極292。又，包含金屬層333及金屬層334之金屬層對應於圖17中繪示之金屬層293。
因此，在圖22中繪示之實例中，藉由電極361、金屬層333及金屬層334組態島電極。島電極之頂面包含於與電極137及連接線138之頂面相同之平坦表面中。即，島電極、電極137與連接線138之間不存在階狀部。
以此方式，形成島電極，且此後在矽基板123、電極137、連接線138、金屬層334之絕緣膜之部分上形成絕緣膜161，如由圖22之箭頭B68所指示。
此外，蝕刻絕緣膜161中之像素部分之區域以形成一階狀部使得堆疊且提供於矽基板123之圖式中之上側上之層變為佈線層162。此佈線層162對應於圖17中之佈線層216。
接著，在絕緣膜161之階狀部部分上針對各像素形成晶片上彩色濾光器163，且將樹脂進一步施覆至晶片上彩色濾光器163部分及絕緣 膜161部分以形成晶片上透鏡164。
在此情況中，在由箭頭B68指示之實例中，電極137、連接線138及金屬層334之部分實質上平面，且因此形成於圖式中之上側處之絕緣膜之階狀部部分(其係由箭頭Q11指示之部分之階狀部)小於由圖15之箭頭B40指示之實例中之對應部分之階狀部。因此，當形成晶片上透鏡164及晶片上彩色濾光器163時均勻施覆樹脂材料。
此後，如由圖23之箭頭B69所指示，敞開佈線層162中之島電極部分(即，金屬層334之部分)以便曝露該島電極部分以形成開口171，且使各感測器半導體元件與感測器晶圓分離。
接著，如由箭頭B70所指示，將邏輯半導體元件172以一覆晶結構安裝(即，以一CoC結構堆疊)在開口171中金屬層334部分上。當安裝邏輯半導體元件172時，擴散接合微凸塊185及金屬層334。
以此方式，當製造程序結束時將邏輯半導體元件安裝在感測器半導體元件上以形成一固態影像擷取裝置。
如上文中所描述，製造裝置雕刻矽基板之一部分以形成一槽，且此後形成屏蔽金屬及島電極。以此方式，當形成晶片上透鏡時將樹脂材料均勻施覆在佈線層上，且以一簡單方式獲得一高品質之固態影像擷取裝置。
<第二實施例>
<固態影像擷取裝置之例示性組態>
同時，在上文中，已描述其中藉由以下步驟減小固態影像擷取裝置之大小之一實例：提供具有一較小間距(寬度)且穿透感測器半導體元件中之矽基板之一穿透通孔；及經由穿透通孔上之線提供具有一較大間距之一島電極且藉由島電極將一邏輯半導體元件安裝在感測器半導體元件上。然而，若堆疊且結合於感測器半導體元件上之支撐部件係其上安裝一半導體元件(諸如一邏輯半導體元件)之一中介層 (interposer)基板，則可簡單獲得一小固態影像擷取裝置。
當如上文中描述般將半導體元件安裝在中介層基板上時，如(例如)圖24中繪示般組態固態影像擷取裝置。
在圖24中繪示之實例中，固態影像擷取裝置391係一背照式類型之一影像感測器，且固態影像擷取裝置391包含一外殼401、一感測器半導體元件402、一中介層基板403、一半導體元件404及一蓋玻璃405。
即，在固態影像擷取裝置391中，堆疊且結合中介層基板403與感測器半導體元件402(其係一半導體元件)，且將半導體元件404安裝在中介層基板403中與感測器半導體元件402側相對之側之表面上。此處，(例如)藉由電漿接合或類似者而將感測器半導體元件402及中介層基板403堆疊且結合在一起。中介層基板403係充當感測器半導體元件402之一支撐部件之一半導體元件，且感測器半導體元件402與中介層基板403之間之結合表面具有彼此相同之形狀及面積。
接著，將此等感測器半導體元件402、中介層基板403及半導體元件404固定於外殼401內部分中。又，在外殼401上部分處提供蓋玻璃405以防止來自外部之灰塵黏著至感測器半導體元件402。
此外，在固態影像擷取裝置391中，藉由導線接合而電連接中介層基板403及外殼401。
舉例而言，在中介層基板403中最接近感測器半導體元件402之佈線層中提供由Al或類似者製成之一墊電極411-1，且藉由提供於感測器半導體元件402中之一開口412-1而曝露墊電極411-1。又，在外殼401中，在墊電極411-1之附近提供由Al或類似者製成之一墊電極413-1，且此等墊電極411-1及墊電極413-1藉由一導線414-1而連接。
此等墊電極411-1及墊電極413-1係用於將電力自外殼401供應至中介層基板403之一墊電極或用於將一信號自中介層基板403輸出至外 殼401之一墊電極。
類似地，在中介層基板403之佈線層中提供由Al或類似者製成之一墊電極411-2，且藉由提供於感測器半導體元件402中之一開口412-2而曝露墊電極411-2。又，在外殼401中，在墊電極411-2之附近提供由Al或類似者製成之一墊電極413-2，且此等墊電極411-2及墊電極413-2藉由一導線414-2而連接。
應注意，在下文中，當不必特定區分墊電極411-1與墊電極411-2時，其等亦簡稱為一墊電極411，且當不必特定區分開口412-1與開口412-2時，其等亦簡稱為一開口412。又，當不必特定區分墊電極413-1與墊電極413-2時，其等亦簡稱為一墊電極413，且當不必特定區分導線414-1與導線414-2時，其等亦簡稱為一導線414。
在固態影像擷取裝置391中，來自一主體之光經由蓋玻璃405進入感測器半導體元件402之一像素中，且藉由像素中之光電轉換元件執行光電轉換。
<感測器半導體元件及中介層基板之例示性組態>
又，更詳細言之，如由(例如)圖25之箭頭A31指示般組態感測器半導體元件402及中介層基板403。應注意，在圖25中，圖24之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在由圖25之箭頭A31指示之實例中，感測器半導體元件402包含矽基板441及堆疊於矽基板441中中介層基板403側處之一佈線層442。此處，佈線層442包含一或複數個層(佈線層)。
在矽基板441中，提供複數個光電轉換元件(諸如一光電轉換元件443)，且在矽基板441之光接收表面側(即，光電轉換元件之圖式中之上側)處針對各像素形成一晶片上透鏡444。亦在矽基板441中，各像素包含接收且光電轉換來自一主體之光之一光電轉換元件、累積由光電轉換元件獲得之一電荷之一電荷累積區段及包含複數個場效電晶體 之一像素電路。
又，感測器半導體元件402之佈線層442具備一線(諸如由Cu或類似者製成之一線445)。舉例而言，在最接近矽基板441之層(其組態佈線層442)中提供線445。
此外，矽基板441具備穿透矽基板441且連接線445及提供於矽基板441之光接收表面側處之表面(層)上之線之一穿透通孔446。又，感測器半導體元件402具備連接至穿透通孔446且穿透矽基板441及佈線層442之一穿透通孔447。
此等穿透通孔446及穿透通孔447係由(例如)Cu或類似者製成且係具有一相對小直徑(即，大約2μm至10μm之一直徑(間距))之一通孔。即，穿透通孔446及穿透通孔447係相對窄通孔。
又，中介層基板403包含矽基板451及提供於矽基板451之兩個表面上之一佈線層452及一佈線層453。此處，佈線層452及佈線層453包含一或複數個層(佈線層)。
提供於矽基板451之感測器半導體元件402側處之佈線層452具備上文中之墊電極411及由Al或類似者製成之一線454。
在此實例中，穿透通孔447穿透感測器半導體元件402之矽基板441及佈線層442且到達線454。因此，提供於感測器半導體元件402之佈線層442中之線445及提供於中介層基板403之佈線層452中之線454經由穿透通孔446及穿透通孔447而彼此電連接。應注意，穿透通孔446及穿透通孔447在矽基板441之光接收表面側之表面上電連接。
又，中介層基板403之矽基板451具備電連接佈線層452及佈線層453之複數個穿透通孔(諸如一穿透通孔455)。舉例而言，穿透矽基板451之穿透通孔(諸如穿透通孔455)係由Cu或類似者形成，且此等穿透通孔之直徑(間距)係(例如)50μm至200μm。
佈線層453具備由Cu或類似者製成之一線456及由Al或類似者製 成之一電極457及一電極458。在此實例中，提供於佈線層452中之線454及提供於佈線層453中之線456藉由穿透通孔455而彼此電連接。
又，提供於佈線層453中之電極457及電極458係用於安裝一半導體元件之電極。在此實例中，在複數個電極(諸如電極457)上形成微凸塊，且藉由該等微凸塊將一邏輯半導體元件471以一覆晶結構安裝在中介層基板403上。舉例而言，藉由提供於電極457上之一微凸塊459而將邏輯半導體元件471安裝在中介層基板403上。
以相同方式，在複數個電極(諸如電極458)上形成微凸塊，且藉由該等微凸塊將一動態隨機存取記憶體(DRAM)半導體元件472以一覆晶結構安裝在中介層基板403上。舉例而言，藉由提供於電極458上之微凸塊460而將DRAM半導體元件472安裝在中介層基板403上。
此處，包含用以執行一信號處理之一邏輯電路之邏輯半導體元件471及包含充當一記憶體之一記憶體電路之一DRAM半導體元件472對應於圖24中繪示之半導體元件404。
邏輯半導體元件471包含矽基板481及佈線層482。佈線層482包含一或複數個層(佈線層)，且在此實例中佈線層482具備由Cu或類似者製成之一線483及由Al或類似者製成之一電極484。舉例而言，邏輯半導體元件471之電極484及中介層基板403之電極457藉由微凸塊459而以一覆晶結構連接。
DRAM半導體元件472包含矽基板485及佈線層486。佈線層486包含一或複數個層(佈線層)，且在此實例中佈線層486具備由Cu或類似者製成之一線487及由Al或類似者製成之一電極489。舉例而言，DRAM半導體元件472之電極489及中介層基板403之電極458藉由微凸塊460而以一覆晶結構連接。
此處，微凸塊459、微凸塊460、電極457、電極484、電極458及電極489之各者之直徑(間距)係(例如)10μm至40μm。即，微凸塊 459、微凸塊460、電極457、電極484、電極458及電極489之各者之直徑(寬度)大於(寬於)穿透通孔446及穿透通孔447之間距且小於(窄於)穿透通孔455之間距。
當自圖式中之上方在向下方向上參見由箭頭A31指示之感測器半導體元件402時，在感測器半導體元件402之中心處提供包含配置成矩陣形式之複數個像素之一有效像素區域491，且在有效像素區域491外部之區域係一周邊區域492，如(例如)由箭頭A32所指示。
周邊區域492之外圓周側之區域具備對準之複數個開口(諸如由圖式中之一四邊形表示之一開口412)。接著，在該等開口之部分中，提供墊電極(諸如墊電極411)，且藉由連接至該等墊電極之一導線將感測器半導體元件402電連接至外殼401。
又，在有效像素區域491與周邊區域492中之開口(諸如開口412)之間提供由圖式中之圓表示之複數個成對穿透通孔(諸如穿透通孔446及穿透通孔447)。藉由此等穿透通孔電連接感測器半導體元件402及中介層基板403。即，藉由穿透通孔446及穿透通孔447以一雙觸點結構電連接感測器半導體元件402及中介層基板403。
此外，當自圖式中之上方在向下方向上參見由箭頭A31指示之中介層基板403時，在整個中介層基板403中提供具有大於穿透通孔(諸如穿透通孔446及穿透通孔447)之一間距之複數個穿透通孔(諸如由圖式中之圓表示之穿透通孔455)，如由(例如)箭頭A33所指示。
又，當自圖式中之下方在向上方向上參見由箭頭A31指示之中介層基板403時，在其中安裝中介層基板403之邏輯半導體元件471及DRAM半導體元件472之區域中提供由圖式中之圓表示之複數個連接電極，如由(例如)箭頭A34所指示。舉例而言，在邏輯半導體元件471之安裝部分之區域中，提供具有小於穿透通孔(諸如穿透通孔455)之一間距之複數個電極(諸如電極457)。以相同方式，在DRAM半導體元 件472之安裝部分之區域中，提供具有小於穿透通孔(諸如穿透通孔455)之一間距之複數個電極(諸如電極458)。
舉例而言，當嘗試將邏輯半導體元件安裝於感測器半導體元件之與光接收表面相對之側之表面上時，將包含形成於其上之複數個感測器半導體元件之一感測器晶圓及包含形成於其上之複數個邏輯半導體元件之一邏輯晶圓堆疊且結合在一起。在此情況中，感測器晶圓及邏輯晶圓具有相同面積及相同形狀，且因此在一些情況中(例如)當感測器半導體元件為大時，邏輯半導體元件比必要更大，且難以減小固態影像擷取裝置之大小。
又，將感測器晶圓及邏輯晶圓堆疊且結合在一起使得在將其等堆疊且結合在一起之前無法選擇半導體元件之非缺陷產品，且因此難以改良良率。
相比之下，固態影像擷取裝置391經組態使得將充當支撐基板之中介層基板403堆疊且結合在感測器半導體元件402上，且將邏輯半導體元件471及DRAM半導體元件472以一覆晶結構安裝在中介層基板403中與感測器半導體元件402相對之側之表面上。
以此方式，保全足夠強度作為感測器半導體元件402之強度。因此，未限制半導體元件之大小，但可經由中介層基板403將具有任何大小之邏輯半導體元件471及DRAM半導體元件472安裝(配裝)在感測器半導體元件402上，以減小固態影像擷取裝置391之大小。在圖25之實例中，邏輯半導體元件471及DRAM半導體元件472係小於感測器半導體元件402之半導體元件。換言之，邏輯半導體元件471及DRAM半導體元件472之安裝部分之面積窄於其上安裝該等半導體元件之中介層基板403之整個表面積。
又，無需在感測器半導體元件402中提供用於安裝邏輯半導體元件471及DRAM半導體元件472之區域。即，無需在感測器半導體元件 402中提供具有一相對大間距之一電極(諸如電極457及電極458)，且感測器半導體元件402及中介層基板403藉由具有一小間距(寬度)之穿透通孔446及穿透通孔447而電連接，且因此改良感測器半導體元件402之面積效率。藉此，減小固態影像擷取裝置391之大小。
此外，將中介層基板403堆疊且結合在感測器半導體元件402上以保全足夠強度，且經由中介層基板403將邏輯半導體元件471及DRAM半導體元件472以一CoC結構堆疊在感測器半導體元件402上。因此，在以一CoC結構堆疊之前(即，在結合之前)，選擇感測器半導體元件402、邏輯半導體元件471及DRAM半導體元件472之非缺陷產品以改良製造固態影像擷取裝置391之良率。
又，若將感測器半導體元件402堆疊且結合在包含形成於其中之穿透通孔455之中介層基板403上，則與將支撐基板堆疊且結合於感測器半導體元件402上且此後在支撐基板上形成用於抽出半導體元件間連接電極之穿透通孔時相比，可以一更簡單方式獲得固態影像擷取裝置391。
<製造程序之描述>
隨後，將描述一製造裝置製造應用本發明技術之一實施例之一固態影像擷取裝置之一製造程序。即，在下文中，將參考圖26之流程圖及圖27至圖29描述藉由一製造裝置之一製造程序。應注意，圖27至圖29中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在步驟S131中，製造裝置在感測器晶圓上之複數個感測器半導體元件之各區域中形成一像素電路(即，包含一光電轉換元件及一場效電晶體之一像素)及用於電連接該等像素之一嵌入線。
在步驟S132中，製造裝置將感測器晶圓堆疊且結合在具備複數個中介層基板之中介層晶圓上。接著，在步驟S133中，製造裝置薄化 感測器晶圓，且在步驟S134中，製造裝置形成電連接感測器半導體元件及中介層基板之穿透通孔。
藉由此等步驟S131至步驟S134之程序，憑藉晶圓對晶圓堆疊(結合)將如圖27中繪示般具備感測器半導體元件531之感測器晶圓及具備中介層基板532之中介層晶圓堆疊且結合在一起。應注意，在感測器晶圓及中介層晶圓中，其等之結合表面具有彼此相同之形狀及面積。在此情況中，感測器半導體元件531與中介層基板532之間之結合表面亦具有彼此相同之形狀及面積。
舉例而言，如由圖27之箭頭B81所指示，感測器晶圓之一部分係用於組態一感測器半導體元件531之矽基板541部分，且在矽基板541上形成佈線層542。
舉例而言，在矽基板541中，形成包含光電轉換元件543之複數個光電轉換元件以提供複數個像素。接著，在矽基板541上形成複數個線及其他元件(諸如Cu線544及電極545)以提供佈線層542。
感測器半導體元件531之矽基板541及佈線層542對應於圖25中繪示之感測器半導體元件402之矽基板441及佈線層442。
又，中介層晶圓之一部分係用於組態一中介層基板532之矽基板551部分，且在矽基板551部分之兩個表面上形成藉由堆疊而具備嵌入線之一佈線層552及一佈線層553。
舉例而言，在佈線層552中，形成Al線554、Cu線555、Al電極556、Al墊電極557等，且在佈線層553中，形成Cu電極558、Al電極559、Cu線560等。此外，在矽基板551中，形成穿透矽基板551及佈線層552及佈線層553之一部分之Cu穿透通孔561。
中介層晶圓充當感測器晶圓之支撐基板，且舉例而言，中介層晶圓具有300μm之一直徑及500μm之一厚度以保全可耐受晶圓程序之強度。
此處，中介層基板532之矽基板551至佈線層553分別對應於圖25中繪示之中介層基板403之矽基板451至佈線層453。特定言之，穿透通孔561及電極559對應於圖25中繪示之穿透通孔455及電極457。
以此方式，在感測器晶圓中形成感測器半導體元件531，且在中介層晶圓中形成中介層基板532，且如由箭頭B82所指示般將感測器晶圓及中介層晶圓堆疊且結合在一起，且此後薄化感測器半導體元件531之矽基板541部分(厚度減小)。
此外，藉由蝕刻形成穿透矽基板541及佈線層542及佈線層552之一部分之一槽以及穿透矽基板541及佈線層542之一部分之一槽，且在槽部分上使用Cu執行一電鍍程序以形成穿透通孔。
藉此，形成電連接形成於矽基板541中與佈線層542相對之側之表面上之一線571及中介層基板532之電極556之Cu穿透通孔572。此穿透通孔572穿透矽基板541及佈線層542。又，形成穿透矽基板541且電連接線571及佈線層542之電極545之Cu穿透通孔573。藉此，電極545及電極559藉由穿透通孔573、穿透通孔572及穿透通孔561而彼此電連接。
此等穿透通孔572及穿透通孔573對應於圖25中繪示之穿透通孔446及穿透通孔447。
在步驟S135中，製造裝置形成一晶片上彩色濾光器及一晶片上透鏡。又，在步驟S136中，製造裝置在中介層基板之連接電極上形成一微凸塊。
舉例而言，如由圖28之箭頭B83所指示，在矽基板541之光接收表面側(其係與佈線層542相對之側之表面)上施覆樹脂，且此後針對各像素形成一晶片上彩色濾光器581且在晶片上彩色濾光器581部分上進一步施覆樹脂以形成一晶片上透鏡582。
又，藉由蝕刻或類似者而雕刻且敞開矽基板541、佈線層542及 佈線層552至墊電極557之部分以形成一開口583。藉由開口583而曝露墊電極557。此處，墊電極557對應於圖25之墊電極411。
此外，如由箭頭B84所指示，藉由一焊料(諸如SnAg)而在藉由中介層基板532中之開口部分曝露之連接電極上形成一微凸塊。在此實例中，(例如)在提供於中介層基板532中之佈線層553中之電極559上形成一微凸塊601。
在步驟S137中，製造裝置將邏輯半導體元件安裝在中介層基板上以形成一單一半導體元件，且在步驟S138中製造裝置將包含感測器晶圓及中介層晶圓之晶圓切割成在步驟S137之程序中獲得之半導體元件。
舉例而言，如由圖29之箭頭B85所指示，將一邏輯半導體元件611以一覆晶結構安裝在中介層基板532上以形成包含感測器半導體元件531、中介層基板532及邏輯半導體元件611之一單一半導體元件612。即，預先切割之邏輯半導體元件611以一晶圓上晶片(CoW)結構連接至藉由堆疊且結合包含形成於其中之中介層基板532之中介層晶圓及包含形成於其中之感測器半導體元件531之感測器晶圓而形成之一單一晶圓之中介層基板532之部分。應注意，在本說明書中，將經切割元件連接至晶圓上之元件稱為CoW連接。
在此實例中，邏輯半導體元件611包含矽基板613及佈線層614，且在佈線層614中形成由Cu或類似者製成之一線615及由Al製成之一連接電極616。又，在電極616中，一微凸塊617由一焊料(諸如SnAg)形成，且微凸塊617及微凸塊601彼此連接，且藉此將邏輯半導體元件611以一覆晶結構安裝(以一覆晶結構連接)在中介層基板532上。藉此，邏輯半導體元件611之線615電連接至中介層基板532之電極559。因此，穿透通孔561電連接邏輯半導體元件611之線615及連接至感測器半導體元件531之電極545之一未描繪線。
此處，邏輯半導體元件611對應於(例如)圖25之邏輯半導體元件471，且邏輯半導體元件611係小於感測器半導體元件531之一半導體元件。
此外，如由箭頭B86所指示，將在其上形成複數個半導體元件(諸如半導體元件612)之一單一晶圓621切割成複數個半導體元件。此後，將各半導體元件(諸如半導體元件612)連接至圖24中繪示之外殼401以形成一固態影像擷取裝置。
以此方式，將藉由切割晶圓而獲得之半導體元件安置在外殼中以形成一固態影像擷取裝置，且製造程序結束。
如上文中所描述，製造裝置藉由晶圓對晶圓堆疊而將感測器半導體元件及中介層基板堆疊且結合在一起，且將半導體元件(諸如邏輯半導體元件)以一覆晶結構安裝在中介層基板中與感測器半導體元件相對之側之表面上。
以此方式，未限制半導體元件之大小且可經由中介層基板而將具有任何大小之一半導體元件安裝在感測器半導體元件上以減小固態影像擷取裝置之大小。
特定言之，在感測器半導體元件中，無需用於安裝一半導體元件(諸如邏輯半導體元件)之一區域，且感測器半導體元件及中介層基板藉由具有一小間距(寬度)之穿透通孔電連接，且因此改良面積效率以減小固態影像擷取裝置之大小。
應注意，在上文中，如圖29中所繪示，已描述其中在中介層基板532及半導體元件(諸如邏輯半導體元件611)兩者上形成微凸塊以連接中介層基板532及半導體元件之一實例。
然而，如圖2之實例中所描述，可在中介層基板532上形成一島電極(其係一無焊料島結構之一電極)，且可僅在半導體元件(諸如邏輯半導體元件611)上形成一微凸塊以連接中介層基板532及半導體元 件。在此情況中，當將半導體元件安裝(連接)在中介層基板532上時，不必在中介層基板532側處形成一凸塊，且因此防止灰塵黏著至感測器半導體元件531以改良固態影像擷取裝置之良率。
<第二實施例之例示性變體1>
<製造程序之描述>
又，在上文中，已描述其中在藉由將一感測器晶圓及一中介層晶圓堆疊且結合在一起而獲得之一單一晶圓上安裝一半導體元件(諸如一邏輯半導體元件)且將該單一晶圓切割成各半導體元件之一實例。然而，可使得將藉由將一感測器晶圓及一中介層晶圓堆疊且結合在一起而獲得之一單一晶圓切割成半導體元件，且此後在各半導體元件上安裝一半導體元件(諸如一邏輯半導體元件)。
在該情況中，製造裝置藉由執行以下程序而製造一固態影像擷取裝置。
在下文中，參考圖30之流程圖及圖31至圖33，將描述藉由一製造裝置之一製造程序。應注意，圖31至圖33中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。又，在圖31至圖33中，在圖27至圖29之一者中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在步驟S161至步驟S166中，執行與圖26之步驟S131至步驟S136相同之程序。
即，如由圖31之箭頭B91所指示，感測器晶圓之一部分係用於組態一感測器半導體元件531之矽基板541部分，且在矽基板541上形成佈線層542。
又，中介層晶圓之一部分係用於組態一中介層基板532之矽基板551部分，且在矽基板551部分之兩個表面上形成藉由堆疊而具備嵌入線之一佈線層552及一佈線層553。
此後，如由箭頭B92所指示，將該等感測器晶圓及中介層晶圓堆疊且結合在一起，且薄化感測器半導體元件531之矽基板541部分(厚度減小)。
此外，藉由蝕刻形成一槽，且在槽部分上使用Cu執行一電鍍程序以形成穿透通孔572及穿透通孔573。
又，如由圖32之箭頭B93所指示，在矽基板541之光接收表面側處形成晶片上彩色濾光器581、晶片上透鏡582及開口583。
此外，如由箭頭B94所指示，藉由一焊料(諸如SnAg)在藉由中介層基板532中之開口部分曝露之連接電極上形成一微凸塊。舉例而言，在提供於佈線層553中之電極559上形成一微凸塊601。
在步驟S167中，製造裝置切割藉由將感測器晶圓及中介層晶圓堆疊且結合在一起而獲得之一單一晶圓以獲得包含一感測器半導體元件及一中介層基板之一半導體元件。
在步驟S168中，製造裝置將半導體元件(諸如邏輯半導體元件)以一CoC結構堆疊且安裝於在步驟S167之程序中獲得之半導體元件上，且接著將半導體元件安置在外殼中以形成一固態影像擷取裝置，且製造程序結束。
舉例而言，在步驟S167及步驟S168中，如由圖33之箭頭B95所指示，將包含形成於其中之複數個半導體元件(諸如包含感測器半導體元件531及中介層基板532之半導體元件651)之晶圓652切割成複數個半導體元件。
接著，如由箭頭B96所指示，將邏輯半導體元件611以一覆晶結構安裝在半導體元件651之中介層基板532上，以形成包含感測器半導體元件531、中介層基板532及邏輯半導體元件611之一半導體元件。此後，將此半導體元件安置在外殼中以形成一固態影像擷取裝置。
如上文中所描述，製造裝置藉由晶圓對晶圓堆疊而將感測器半 導體元件及中介層基板堆疊且結合在一起，並對其等進行切割且在中介層基板上安裝一半導體元件(諸如一邏輯半導體元件)。亦在此情況中，在中介層基板上安裝具有任何大小之一半導體元件(諸如一邏輯半導體元件)。
<第二實施例之例示性變體2>
<固態影像擷取裝置之例示性組態>
又，在上文中，已描述其中藉由使用成對之兩個穿透通孔(諸如穿透通孔446及穿透通孔447)之一雙觸點結構而達成感測器半導體元件402與中介層基板403之間之電連接之一實例，如(例如)圖25中所繪示。
然而，感測器半導體元件與中介層基板之間之電連接不限於藉由雙觸點結構之連接，但可藉由其中Cu電極彼此結合(連接)之所謂的Cu-Cu連接而達成，如(例如)圖34中所繪示。
在圖34中，固態影像擷取裝置691包含一感測器半導體元件701、一中介層基板702、一邏輯半導體元件703及一邏輯半導體元件704。
在此實例中，感測器半導體元件701及中介層基板702對應於圖24中繪示之感測器半導體元件402及中介層基板403，且邏輯半導體元件703及邏輯半導體元件704對應於圖24中繪示之半導體元件404。
又，感測器半導體元件701包含具備一光電轉換元件之矽基板711，且矽基板711之圖式中之上側之表面係一光接收表面，且在光接收表面上形成一晶片上彩色濾光器及一晶片上透鏡。此外，在矽基板711之圖式中之下側之表面上提供一佈線層712。
中介層基板702包含矽基板713(其包含對應於圖25中繪示之穿透通孔455之複數個穿透通孔)及形成在矽基板713之兩個表面上之一佈線層714及一佈線層715。佈線層714及佈線層715各包含一或複數個層 (佈線層)。
在感測器半導體元件701中之中介層基板702側處之佈線層712之最前層(其係最接近中介層基板702之表面)上形成由Cu製成之複數個連接電極(諸如一電極716)。複數個連接電極(諸如電極716)之一部分或全部連接至佈線層712中之另一線。
以相同方式，在提供於中介層基板702中之感測器半導體元件701側處之佈線層714之最前層(其係最接近感測器半導體元件701之表面)上形成由Cu製成之複數個連接電極(諸如一電極717)。複數個連接電極(諸如電極717)之一部分或全部連接至佈線層714中之另一線。在此實例中，電極717連接至佈線層714中之Cu線718。
又，提供於中介層基板702中之連接電極及提供於感測器半導體元件701中之連接電極經定位以彼此面對，其中其等之結合表面具有相同形狀及相同面積且該等電極彼此堆疊且結合，使得感測器半導體元件701及中介層基板702彼此電且實體連接(結合)。
舉例而言，感測器半導體元件701之電極716及中介層基板702之電極717經提供以彼此面對，且該等電極716與電極717之間之連接部分具有彼此相同之形狀及面積。
如上文中所描述，當將感測器晶圓及中介層晶圓結合在一起時，感測器半導體元件701及中介層基板702藉由使Cu電極彼此結合之Cu-Cu連接而連接使得感測器半導體元件701及中介層基板702電連接而不在感測器半導體元件701中提供用於雙觸點之一穿透通孔。又，當感測器半導體元件701及中介層基板702藉由Cu-Cu連接而連接時，使連接電極之間距(寬度)小於雙觸點電極。藉此，進一步改良感測器半導體元件701之面積效率，且減小固態影像擷取裝置691之大小。
又，亦在此實例中，以與圖24中繪示之實例相同之方式，藉由 中介層基板702中之微凸塊以一CoC結構堆疊(換言之以一覆晶結構安裝)邏輯半導體元件703及邏輯半導體元件704。應注意，代替在切割晶圓之後將邏輯半導體元件703及邏輯半導體元件704以一CoC結構堆疊在中介層基板702上，可在切割晶圓之前以一晶片上晶圓結構堆疊邏輯半導體元件703及邏輯半導體元件704。
<第二實施例之例示性變體3>
<固態影像擷取裝置之例示性組態>
此外，如(例如)圖35中所繪示，可藉由樹脂或類似者而平坦化半導體元件之經安置部分以將感測器半導體元件、中介層基板、半導體元件(諸如邏輯半導體元件)固定至固態影像擷取裝置之外殼。應注意，在圖35中，圖24中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在此實例中，將樹脂741施覆至中介層基板403之半導體元件404側之表面，且藉由樹脂741覆蓋半導體元件404以平坦化樹脂741之圖式中之下側之表面。換言之，在中介層基板403與外殼401之間之空間中填充樹脂741。
如上文中所描述，執行藉由樹脂741之平坦化，使得當在將感測器半導體元件402、中介層基板403及半導體元件404固定至外殼401之後藉由導線接合而連接墊電極411及墊電極413時，較少可能在感測器半導體元件402及中介層基板403上局部施加一大負載。藉此，防止在感測器半導體元件402及中介層基板403中產生一裂縫或類似者以改良固態影像擷取裝置391之良率。
<感測器半導體元件及中介層基板之例示性組態>
又，更詳細言之，如(例如)圖36中繪示般組態圖35中繪示之感測器半導體元件402、中介層基板403及半導體元件404之部分之組態。應注意，在圖36中，圖25或圖35中之對應部分係使用相同元件符號表 示且視需要將省略其等之描述。
在圖36中繪示之實例中，將對應於圖35之半導體元件404之邏輯半導體元件471及DRAM半導體元件472以一覆晶結構安裝在中介層基板403上。接著，藉由樹脂741覆蓋邏輯半導體元件471及DRAM半導體元件472用於平坦化以平坦化在其上安裝中介層基板403之半導體元件之部分。
<製造程序之描述>
接著，將描述當藉由樹脂平坦化半導體元件之安裝部分時藉由製造裝置執行之製造程序。
在下文中，參考圖37之流程圖及圖38至圖40，將描述藉由一製造裝置之一製造程序。應注意，圖38至圖40中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。又，在圖38至圖40中，圖27至圖29之一者中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在步驟S191至步驟S194中，執行與圖26之步驟S131至步驟S134相同之程序。
即，如由圖38之箭頭B101所指示，感測器晶圓之一部分係用於組態一感測器半導體元件531之矽基板541部分，且在矽基板541上形成佈線層542。
又，中介層晶圓之一部分係用於組態一中介層基板532之矽基板551部分，且在矽基板551部分之兩個表面上形成藉由堆疊而具備嵌入線之一佈線層552及一佈線層553。
此後，如由箭頭B102所指示，將該等感測器晶圓及中介層晶圓堆疊且結合在一起，且薄化感測器半導體元件531之矽基板541部分(厚度減小)。
此外，藉由蝕刻形成一槽，且在槽部分上使用Cu執行一電鍍程 序以形成穿透通孔572及穿透通孔573。
在步驟S195中，製造裝置在中介層基板之連接電極上形成一微凸塊。又，在步驟S196中，製造裝置將邏輯半導體元件安裝在中介層基板上。
此外，如由圖39之箭頭B103所指示，藉由一焊料(諸如SnAg)而在藉由中介層基板532中之開口部分曝露之連接電極上形成一微凸塊。舉例而言，在提供於佈線層553中之電極559上形成一微凸塊601。
此外，如由箭頭B104所指示，將一邏輯半導體元件611以一覆晶結構安裝在中介層基板532上以形成包含感測器半導體元件531、中介層基板532及邏輯半導體元件611之一單一半導體元件。即，將預先切割之邏輯半導體元件611以一CoW結構連接至藉由堆疊且結合包含形成於其中之中介層基板532之中介層晶圓及包含形成於其中之感測器半導體元件531之感測器晶圓而形成之一單一晶圓之中介層基板532之部分。
在此實例中，使形成於中介層基板532之電極559中之微凸塊601及形成於邏輯半導體元件611之電極616中之微凸塊617彼此連接使得邏輯半導體元件611以一覆晶結構安裝(以一覆晶結構連接)在中介層基板532上。
在步驟S197中，製造裝置使用樹脂平坦化中介層基板之邏輯半導體元件部分，且在步驟S198中，製造裝置形成一晶片上彩色濾光器及一晶片上透鏡。
此外，在步驟S199中，製造裝置切割在步驟S198之程序中獲得之晶圓，且製造程序結束。
舉例而言，如由圖40之箭頭B105所指示，為了平坦化之目的，將樹脂771施覆至中介層基板532之邏輯半導體元件611側(其係邏輯半 導體元件611之安裝部分)。
接著，如由箭頭B106所指示，在矽基板541之光接收表面側處形成晶片上彩色濾光器581、晶片上透鏡582及開口583。接著，以此方式獲得之包含感測器半導體元件531、中介層基板532及邏輯半導體元件611之一單一半導體元件係一半導體元件772。
此外，如由箭頭B107所指示，將在其上形成複數個半導體元件(諸如半導體元件772)之一單一晶圓773切割成複數個半導體元件。此後，使各半導體元件(諸如半導體元件772)連接至圖35中繪示之外殼401以形成一固態影像擷取裝置。
以此方式，將晶圓切割成各安置於外殼中之半導體元件以形成一固態影像擷取裝置，且接著製造程序結束。
如上文中所描述，製造裝置藉由晶圓對晶圓堆疊而將感測器半導體元件及中介層基板堆疊且結合在一起，且將半導體元件(諸如邏輯半導體元件)以一覆晶結構安裝在中介層基板中與感測器半導體元件相對之側之表面上。在此情況中，製造裝置使用樹脂平坦化半導體元件之安裝部分。
以此方式，防止在感測器半導體元件及中介層基板中產生一裂縫或類似者以改良固態影像擷取裝置之良率。
<第二實施例之例示性變體4>
<固態影像擷取裝置之例示性組態>
又，如圖24中所繪示之實例中，已描述其中在中介層基板403之感測器半導體元件402側處提供墊電極411以藉由導線接合而形成一電連接之一實例，但可在半導體元件404側處提供墊電極。
在該情況中，如(例如)圖41中繪示般組態固態影像擷取裝置391。應注意，在圖41中，圖24中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在圖41中繪示之實例中，固態影像擷取裝置391包含一外殼801、一感測器半導體元件402、一中介層基板403、一半導體元件404及一蓋玻璃405。
在此實例中，將感測器半導體元件402固定至外殼801使得將感測器半導體元件402、中介層基板403及半導體元件404安裝在外殼801上。又，在中介層基板403之半導體元件404側處提供未描繪之墊電極，使得該等墊電極及提供於外殼801中之墊電極藉由一導線802-1及一導線802-2而電連接。
應注意，在下文中，當不必特定區分導線802-1與導線802-2時，其等亦簡稱為導線802。
在固態影像擷取裝置391中，經由此等導線802而將電力自外殼801供應至中介層基板403，且將一信號自中介層基板403輸出至外殼801。
更詳細言之，當如上文般組態固態影像擷取裝置391時，如(例如)圖42中繪示般組態中介層基板403。應注意，在圖42中，圖25之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在圖42中繪示之實例中，在中介層基板403之佈線層453中最接近邏輯半導體元件471之層中提供由Al或類似者製成之一墊電極831，且藉由提供於佈線層453中之開口832而曝露墊電極831。在固態影像擷取裝置391中，藉由導線接合而將上文中描述之導線802連接至墊電極831，且藉此使中介層基板403及外殼801彼此電連接。
<第三實施例>
<固態影像擷取裝置之例示性組態>
同時，在背照式固態影像擷取裝置中，在與佈線層表面相對之側之表面上提供包含接收自外部進入之光之像素之一光接收區段，薄化感測器半導體元件，且該薄化需要一支撐基板用於保全強度。
因此，提出一堆疊類型之一背照式固態影像擷取裝置，其中支撐基板由邏輯半導體元件取代，且感測器半導體元件及邏輯半導體元件堆疊且結合在一起且感測器半導體元件電連接至邏輯半導體元件以減小大小(例如，參考JP 2014-220370 A)。在此背照式固態影像擷取裝置中，具備具有一像素電路之一光接收區段之一感測器半導體元件表面電連接至具有一邏輯電路之一經切割邏輯半導體元件表面。
又，提出其中在堆疊且結合於感測器半導體元件上之支撐基板中與感測器半導體元件之結合表面側之一部分處形成一槽，且在槽中之部分處堆疊一內建晶片以減小模組大小之一背照式固態影像擷取裝置(例如參考JP 2012-204403 A)。
然而，在上文中描述之技術之一實施例中，難以保全一足夠強度。
舉例而言，在一堆疊類型之背照式固態影像擷取裝置中，堆疊於其背表面側處之感測器半導體元件及邏輯半導體元件之各者具有1μm或更少之一薄厚度，且在無一支撐基板之情況下具有一低強度，且因此極有可能發生應力集中。因此，擔心白斑及暗電流在背照式固態影像擷取裝置中增加。又，背照式固態影像擷取裝置具有一不足強度，且因此，若堆疊複數個半導體元件，則背照式固態影像擷取裝置自身之翹曲量增加，且影像擷取特性減少。
此外，在其中在支撐基板之一部分處提供一槽之背照式固態影像擷取裝置中，感測器半導體元件具有若干μm之一薄厚度，且因此在一內建晶片所嵌入之槽部分中實際上不存在支撐基板。因此，無法在槽部分中保全足夠強度，且因此應力極有可能集中在槽部分處，且因此，擔心白斑及暗電流在背照式固態影像擷取裝置中增加。
又，當堆疊複數個半導體元件時，在支撐基板側處產生用於嵌入一內建晶片之許多槽。此使支撐基板中實際上充當支撐基板之部分 之面積變窄，且因此擔心背照式固態影像擷取裝置自身之翹曲量增加，且影像擷取特性減少。
本發明技術之一實施例係鑑於上文中之情境而製成且保全足夠強度。
具體言之，在本發明技術之一實施例中，在背照式固態影像擷取裝置中，主要由一玻璃形成之玻璃部件及感測器半導體元件使用高耐熱透明樹脂彼此緊密附接以引起玻璃部件充當支撐基板以保全足夠強度。
在下文中，將描述應用本發明技術之一特定實施例。
圖43係繪示應用本發明技術之背照式固態影像擷取裝置之一實施例之一例示性組態之一圖式。
圖43中繪示之固態影像擷取裝置871包含提供一影像擷取功能之一感測器半導體元件881、一半導體元件882(其係實現一電連接之一支撐材料)及一板狀蓋玻璃883(其係一玻璃部件且充當一支撐基板)。
又，感測器半導體元件881及蓋玻璃883藉由一透明黏著劑之高耐熱透明樹脂884而接合(結合)。此外，在半導體元件882中，以一經切割狀態安裝小於感測器半導體元件881之一半導體元件885-1及一半導體元件885-2。應注意，在下文中，當半導體元件885-1與半導體元件885-2不必特定彼此區分時，其等亦簡稱為一半導體元件885。
感測器半導體元件881包含由矽製成之矽基板891及堆疊於矽基板891上之一佈線層892。
在矽基板891中，提供光電轉換自外部進入之光之一未描繪光電轉換元件及場效電晶體，且在矽基板891中之蓋玻璃883側之表面上形成晶片上彩色濾光器及晶片上透鏡。接著，舉例而言，此等光電轉換元件、場效電晶體、晶片上彩色濾光器及晶片上透鏡形成一像素，且複數個像素形成一像素區段893(其係一光接收區段)。
在感測器半導體元件881中，光接收表面係具備像素區段893之側之表面(其係蓋玻璃883側之表面)。
又，在矽基板891中與蓋玻璃883相對之側之表面(其係半導體元件882側之表面)上提供佈線層892，且在(例如)佈線層892中形成由Cu(銅)、Al(鋁)或類似者製成之一線。舉例而言，在此實例中，在佈線層892中提供一線894-1及一線894-2。應注意，在下文中，當線894-1與線894-2不必特定彼此區分時，其等亦簡稱為一線894。
在感測器半導體元件881之光接收表面側處接合之蓋玻璃883充當用於保護像素區段893之一蓋玻璃，且充當用於固態影像擷取裝置871之強度增強之一支撐基板。
舉例而言，蓋玻璃883包含透射自外部進入像素區段893中之光之一透明玻璃部件。在感測器半導體元件881上堆疊且結合蓋玻璃883，且因此可期望用於製成蓋玻璃883之玻璃部件相對於溫度展現與用於製成感測器半導體元件881之矽之行為儘可能相同之線性膨脹行為，以減小固態影像擷取裝置871之翹曲。
因此，舉例而言，蓋玻璃883可由石英玻璃、硼矽酸鹽玻璃或類似者形成。如上文中所描述，用於製成蓋玻璃883之玻璃部件相對於溫度展現接近矽之線性膨脹行為以減小固態影像擷取裝置871之翹曲量。
又，高耐熱透明樹脂884係一透明黏著劑，該透明黏著劑具有在(例如)將感測器半導體元件881及蓋玻璃883堆疊且結合在一起之後之程序及可靠性測試中足夠之一耐熱性質、一耐化學性質及一耐光性質且不影響固態影像擷取裝置871之影像擷取性質。舉例而言，高耐熱透明樹脂884係具有透射等於或大於400nm之波長之光達99%或更多之特性之一透明黏著劑。
此外，具體言之，作為高耐熱透明樹脂884之黏著劑材料係(例 如)矽樹脂、丙烯酸樹脂、環氧樹脂、樹枝狀聚合物或其等之共聚物。
又，可期望高耐熱透明樹脂884係施覆或層壓於蓋玻璃883側上以形成樹脂膜以將蓋玻璃883以一部分固化狀態接合在感測器半導體元件881之像素區段893上之一透明樹脂。此外，可期望在將蓋玻璃883及感測器半導體元件881堆疊且結合在一起之後可藉由熱或紫外線(UV)輻射固化高耐熱透明樹脂884。
半導體元件882包含由矽製成之矽基板901及包含堆疊於矽基板901上之一或複數個層之一佈線層902，且被用作一支撐材料。
在矽基板901中，形成用於電連接鄰近矽基板901之佈線層892及提供於矽基板901中與佈線層892相對之側之表面上之佈線層902之一穿透電極。穿透電極係穿透半導體元件882之層之至少一部分(在此實例中係矽基板901)之一電極。
舉例而言，在此實例中，在矽基板901中形成一穿透電極903-1及一穿透電極903-2。在下文中，當穿透電極903-1與穿透電極903-2不必特定彼此區分時，其等亦簡稱為一穿透電極903。
此等穿透電極903係由(例如)Cu或類似者製成且穿透矽基板901之一高縱橫比之電連接區段，且在矽基板901中以一緊密間距形成複數個穿透電極903。即，穿透電極903係其在矽基板901之法線方向上之長度遠長於在垂直於法線方向之方向上之長度(其係穿透電極903之直徑)之一精細電連接區段。又，在矽基板901之一預定區域中，每單位面積形成之穿透電極903之數目多於其他區域。
在佈線層902中，提供由Cu、Al或類似者製成之一線。舉例而言，在佈線層902中，提供線904-1至904-4。在下文中，當線904-1至904-4不必特定彼此區分時，其等亦簡稱為一線904。
此外，在此等線904當中之線904之一部分上，形成用於電連接 至半導體元件885、一外部元件或類似者之一電極。
舉例而言，在線904-2上形成兩個電極905-1及905-2。安裝於半導體元件882之與感測器半導體元件881側相對之側處之半導體元件885-1藉由此等電極905-1及905-2而電連接至感測器半導體元件881。
即，在半導體元件885-1中提供兩個電極906-1及906-2，且一電極905-1及一電極905-2分別藉由由一焊料製成之一微凸塊907-1及一微凸塊907-2而連接至電極906-1及電極906-2。
在下文中，當電極905-1與電極905-2不必特定彼此區分時，其等亦簡稱為一電極905。當電極906-1與電極906-2不必特定彼此區分時，其等亦簡稱為一電極906。又，在下文中，當微凸塊907-1與微凸塊907-2不必特定彼此區分時，其等亦簡稱為一微凸塊907。
在圖43中繪示之實例中，感測器半導體元件881及半導體元件885-1經由電極905、線904及穿透電極903而彼此電連接。
在固態影像擷取裝置871中，安裝於半導體元件882上之半導體元件885係包含執行信號處理之一邏輯電路之一邏輯半導體元件或包含充當一記憶體之一記憶體電路之一記憶體半導體元件。
在此實例中，感測器半導體元件881及半導體元件882具有相同形狀及相同面積之結合表面，而各半導體元件885與半導體元件882之間之結合部分之面積小於半導體元件882中半導體元件885所處之側之整個表面之面積。
又，在提供於佈線層902中之線904-4上形成一電極908，且在電極908上進一步形成由一焊料製成之一焊料球909。一未描繪之外部元件連接至焊料球909，且(例如)電極908被用作用於供應電力之一終端或用於將資料輸出至外部之一終端。在此情況中，外部元件經由電極908、線904及穿透電極903而電連接至感測器半導體元件881。
舉例而言，考慮到藉由焊料球909而安裝在外部元件上之固態影 像擷取裝置871，薄化半導體元件885以防止干擾焊料球909之高度。
即，可期望自半導體元件882之圖式中之下側之表面至半導體元件885之圖式中之下側之表面之高度低於自半導體元件882之圖式中之下側之表面至焊料球909之圖式中之下側之末端之高度。因此，(例如)可期望半導體元件885之厚度等於或小於100μm。
在固態影像擷取裝置871中，以晶圓之形式將用作支撐材料之半導體元件882及感測器半導體元件881堆疊且結合在一起。又，將充當用於增強強度之支撐基板之蓋玻璃883與感測器半導體元件881接合。因此，在固態影像擷取裝置871中，蓋玻璃883提供足夠強度，且以一簡單方式充分薄化感測器半導體元件881及半導體元件882。
若如上文中描述般充分薄化半導體元件882，則更簡化用於在半導體元件882中形成一高縱橫比之穿透電極903之程序(其經完成以將經切割半導體元件885安裝(結合)在半導體元件882上)。換言之，佈線層892之線容易抽至固態影像擷取裝置871中半導體元件885所處之側。
舉例而言，可期望半導體元件882之厚度係100μm或更少以充分促進用於形成穿透電極903之程序。如上文中所描述，根據本發明技術之一實施例，高度密集地形成複數個穿透電極903，且藉此減小固態影像擷取裝置871之大小。
又，在固態影像擷取裝置871中，由具有與矽相同之相對於溫度之線性膨脹行為之玻璃材料製成之蓋玻璃883與感測器半導體元件881接合且充當支撐基板以保全足夠強度且防止翹曲之產生。藉此，改良固態影像擷取裝置871之影像擷取特性。
此外，在固態影像擷取裝置871中，經切割半導體元件885與半導體元件882容易連接(結合)。即，半導體元件885及半導體元件882無需以晶圓之形式堆疊且結合在一起。
因此，不管感測器半導體元件881之大小為何，可在固態影像擷取裝置871上安裝(安置)具有任何大小之半導體元件885，使得減小固態影像擷取裝置871之大小。另外，當安裝半導體元件885時，僅在一初步測試中判定之非缺陷產品經選擇且安裝於固態影像擷取裝置871上，且因此改良製造固態影像擷取裝置871之良率。
<製造程序之描述>
此後，參考圖44之流程圖及圖45至圖49，將描述藉由製造裝置執行之用於製造圖43中繪示之固態影像擷取裝置871之製造程序。應注意，在圖45至圖49中，圖43中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在步驟S221中，製造裝置將感測器半導體元件881及半導體元件882(更詳細言之，用於組態半導體元件882之矽基板901)堆疊且結合在一起。
舉例而言，如由圖45之箭頭B121所指示，以晶圓之形式將矽基板901及感測器半導體元件881之佈線層892側之表面堆疊且結合在一起。
在步驟S222中，製造裝置薄化感測器半導體元件881。即，如由(例如)圖45之箭頭B122所指示，藉由拋光而薄化感測器半導體元件881之矽基板891。
接著，在步驟S223中，製造裝置在感測器半導體元件881之矽基板891之部分處形成晶片上彩色濾光器及晶片上透鏡以形成像素區段893。舉例而言，如由圖46之箭頭B123所指示，針對各像素形成晶片上彩色濾光器及晶片上透鏡以形成像素區段893。
在步驟S224中，製造裝置將感測器半導體元件881及蓋玻璃883堆疊且結合在一起。舉例而言，如由圖46之箭頭B124所指示，感測器半導體元件881及蓋玻璃883藉由高耐熱透明樹脂884而堆疊且結合 在一起。
在步驟S225中，製造裝置薄化半導體元件882，且形成穿透電極。此外，在步驟S226中，製造裝置藉由在半導體元件882中形成線而重新佈線且形成用於連接至半導體元件885且連接至外部之電極。
舉例而言，如圖47中所繪示，在薄化用於組態半導體元件882之矽基板901之後，在矽基板901中形成複數個穿透電極(諸如穿透電極903)。接著，在矽基板901上形成包含有機或無機氧化物膜之佈線層902，且在佈線層902中形成線(諸如線904)，且此外在佈線層902之與像素區段893相對之側之表面上形成電極(諸如電極905及電極908)。
在步驟S227中，製造裝置將預先切割之半導體元件885安裝在半導體元件882上。
舉例而言，如圖48中所繪示，藉由一焊料(藉由微凸塊907)使電極905及半導體元件885之電極906連接(結合在一起)以將半導體元件885安裝在半導體元件882上。藉此，使感測器半導體元件881及半導體元件885彼此電連接。
在步驟S228中，製造裝置在形成於半導體元件882中之電極上形成用於連接至外部元件之焊料球。舉例而言，如圖49中所繪示，在電極908上形成焊料球909。藉此，在晶圓上形成複數個固態影像擷取裝置871。
在此實例中，在一晶圓上執行半導體元件885之連接及焊料球909之形成，且因此與在切割晶圓之後執行半導體元件885之連接及焊料球909之形成時相比，更迅速製造固態影像擷取裝置871。即，改良固態影像擷取裝置871之製造程序之速度。
在步驟S229中，製造裝置將晶圓切割成複數個固態影像擷取裝置871，且製造程序結束。
如上文中所描述，製造裝置以晶圓之形式將感測器半導體元件 881及半導體元件882堆疊且結合在一起，且將充當支撐基板之蓋玻璃883堆疊且結合在感測器半導體元件881上，且此後執行穿透電極形成及重新佈線以安裝預先切割之半導體元件885。藉此，保全足夠強度且防止翹曲之產生以改良固態影像擷取裝置871之影像步驟特性。
<第三實施例之例示性變體1>
<固態影像擷取裝置之例示性組態>
應注意，在圖43中繪示之固態影像擷取裝置871中，已描述其中半導體元件882及半導體元件885藉由一焊料(藉由微凸塊907)而連接之一實例，但可藉由利用Cu電極而Cu-Cu連接半導體元件882及半導體元件885。
在該情況中，如(例如)圖50中繪示般組態固態影像擷取裝置871。應注意，在圖50中，圖43中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在圖50中繪示之固態影像擷取裝置871中，在半導體元件882之佈線層902中之線904-2上形成由Cu製成之Cu電極931-1及Cu電極931-2。應注意，在下文中，當Cu電極931-1與Cu電極931-2不必特定彼此區分時，其等亦簡稱為Cu電極931。
又，在半導體元件885-1中形成由Cu製成之Cu電極932-1及Cu電極932-2。應注意，在下文中，當Cu電極932-1與Cu電極932-2不必特定彼此區分時，其等亦簡稱為Cu電極932。
在固態影像擷取裝置871中，藉由使形成於佈線層902中之Cu電極931及形成於半導體元件885-1中之Cu電極932彼此連接(換言之，藉由將Cu電極堆疊且結合在一起)而電連接半導體元件882及半導體元件885-1。即，將半導體元件885-1安裝在半導體元件882上。
此處，作為用於連接(結合)Cu電極(即，Cu電極931及Cu電極932)之一方法，可利用熱壓接合、超音波連接、甲酸還原連接或類似者。 又，用於組態像素區段893之晶片上彩色濾光器及晶片上透鏡具有一不良耐熱性質，且因此可期望Cu電極之連接溫度等於或小於260℃。
如上文中所描述，當藉由利用Cu電極而連接半導體元件882及半導體元件885時，Cu電極931及Cu電極932之小型化比微凸塊907之小型化更容易，且因此可減小半導體元件885之大小。另外，隨著Cu電極931及Cu電極932變小，該等Cu電極之容量變小，且因此減小資料交換中之傳輸損耗，且容易達成資料之高速傳輸。
<第四實施例>
<固態影像擷取裝置之例示性組態>
又，在圖43中繪示之固態影像擷取裝置871中，已描述其中在感測器半導體元件881上連接(結合)支撐材料之半導體元件882之一實例，但可在感測器半導體元件881上連接包含形成於其中之邏輯電路及記憶體電路之半導體元件。
在該情況中，如(例如)圖51中繪示般組態固態影像擷取裝置391。應注意，在圖51中，圖43中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
圖51中繪示之背照式固態影像擷取裝置961包含一感測器半導體元件881、包含由嵌入線製成之一邏輯電路或一記憶體電路之一半導體元件971及一蓋玻璃883。
以與固態影像擷取裝置871相同之方式，在固態影像擷取裝置961中，藉由高耐熱透明樹脂884接合感測器半導體元件881及蓋玻璃883，且蓋玻璃883充當一支撐基板。
又，半導體元件971包含由矽製成之矽基板981、堆疊於矽基板981之感測器半導體元件881側上之一佈線層982及包含堆疊於矽基板981之與感測器半導體元件881側相對之側上之一或複數個層之一佈線層983。此外，在半導體元件971上，以一經切割狀態安裝小於感測器 半導體元件881之半導體元件885-1及半導體元件885-2。
在感測器半導體元件881之佈線層892中形成由Cu、Al或類似者製成之線。舉例而言，在此實例中在佈線層892中提供一線991。
又，在感測器半導體元件881中提供穿透矽基板891及佈線層892之複數個穿透電極。舉例而言，在此實例中，提供用於電連接佈線層892中之線991及用於組態半導體元件971之佈線層982之一穿透電極992。此穿透電極992係自佈線層892中之線991瞬時上升至矽基板891之內部且此後穿透矽基板891及佈線層892以與佈線層982連接之一電極。
在用於組態半導體元件971之佈線層982中形成由Cu、Al或類似者製成之複數個嵌入線。舉例而言，在此實例中，在佈線層982中形成線993-1至993-3。此處，線993-1經由穿透電極992而連接至線991。
在矽基板981中，形成用於電連接鄰近矽基板981之佈線層982及提供於矽基板981中與佈線層982相對之側之表面上之佈線層982之一穿透電極。穿透電極係穿透半導體元件971之層之至少一部分(在此實例中係矽基板981)之一電極。
舉例而言，在此實例中，在矽基板981中形成一穿透電極994-1及一穿透電極994-2。在下文中，當穿透電極994-1與穿透電極994-2不必特定彼此區分時，其等亦簡稱為一穿透電極994。
此等穿透電極994係由(例如)Cu或類似者製成且穿透矽基板981之一高縱橫比之一電連接區段，且在矽基板981中以一緊密間距形成複數個穿透電極994。
在佈線層983中提供由Cu、Al或類似者製成之嵌入線。舉例而言，在佈線層983中提供線995-1至995-4。在下文中，當線995-1至995-4不必特定彼此區分時，其等亦簡稱為一線995。
在此實例中，線995-1經由穿透電極994-1連接至線993-2，且線 995-3經由穿透電極994-2連接至線993-3。
此外，在此等線995當中之線995之一部分上，形成用於電連接至半導體元件885、一外部元件或類似者之一電極。
舉例而言，在線995-2上形成兩個電極996-1及996-2。安裝於半導體元件971之與感測器半導體元件881側相對之側處之半導體元件885-1藉由此等電極996-1及996-2而電連接至感測器半導體元件881。
即，半導體元件885-1之電極906-1及電極906-2分別藉由微凸塊907-1及微凸塊907-2而連接至一電極996-1及一電極996-2。
在下文中，當電極996-1與電極996-2不必特定彼此區分時，其等亦簡稱為一電極996。
在圖51中繪示之實例中，感測器半導體元件881及半導體元件885-1經由電極996、線995、穿透電極994及線993而彼此電連接。舉例而言，線993及感測器半導體元件881中之線藉由穿透電極992而彼此電連接。
在此實例中，感測器半導體元件881及半導體元件971具有相同形狀及相同面積之結合表面，而各半導體元件885與半導體元件971之間之結合部分之面積小於半導體元件971中半導體元件885所處之側之整個表面之面積。
又，在提供於佈線層983中之線995-4上形成一電極997，且此外在電極997上形成一焊料球909。一未描繪之外部元件連接至焊料球909，且(例如)電極908用作用於供應電力之一終端或用於將資料輸出至外部之一終端。在此情況中，外部元件經由電極997、線995、穿透電極994及線993及類似者而電連接至感測器半導體元件881。
舉例而言，考慮到藉由焊料球909安裝在一外部元件上之固態影像擷取裝置961，以與固態影像擷取裝置871相同之方式，薄化半導體元件885以防止干擾焊料球909之高度。具體言之，可期望半導體元件 885之厚度等於或小於(例如)100μm。
在固態影像擷取裝置961中，以晶圓之形式將半導體元件971及感測器半導體元件881堆疊且結合在一起。另外，將充當用於增強強度之支撐基板之蓋玻璃883與感測器半導體元件881接合。因此，在固態影像擷取裝置961中，蓋玻璃883提供足夠強度，且以一簡單方式充分薄化感測器半導體元件881及半導體元件971。
因此，更簡化用於形成一高縱橫比之穿透電極994之程序。又，高度密集地形成穿透電極994，且因此減小固態影像擷取裝置961之大小。
此外，在固態影像擷取裝置961中，將由具有與矽相同之相對於溫度之線性膨脹行為之玻璃材料製成之蓋玻璃883與感測器半導體元件881接合以保全足夠強度且防止翹曲之產生以便改良影像擷取特性。
此外，以與固態影像擷取裝置871相同之方式，在固態影像擷取裝置961中，不管感測器半導體元件881之大小為何，可在固態影像擷取裝置961上安裝具有任何大小之半導體元件885，且因此減小固態影像擷取裝置961之大小。另外，當安裝半導體元件885時，僅在一初步測試中判定之非缺陷產品經選擇且安裝於固態影像擷取裝置961上，且因此改良製造之良率。
<製造程序之描述>
此後，參考圖52之流程圖及圖53至圖57，將描述藉由製造裝置執行之用於製造圖51中繪示之固態影像擷取裝置961之製造程序。應注意在圖53至圖57中，圖51中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在步驟S251中，製造裝置將感測器半導體元件881及半導體元件971(更詳細言之，其係用於組態半導體元件971之矽基板981及佈線 層982)堆疊且結合在一起。
舉例而言，如由圖53之箭頭B141所指示，以晶圓之形式將感測器半導體元件881之佈線層892側之表面及堆疊於矽基板981上之佈線層982堆疊且結合在一起。
在步驟S252中，製造裝置薄化感測器半導體元件881。即，如由(例如)圖53之箭頭B142所指示，藉由拋光而薄化感測器半導體元件881之矽基板891。
接著，在步驟S253中，製造裝置在感測器半導體元件881之矽基板891及佈線層982之部分中形成複數個穿透電極(諸如穿透電極992)。又，在步驟S254中，製造裝置在感測器半導體元件881之矽基板891之部分上形成晶片上彩色濾光器及晶片上透鏡以形成像素區段893。
透過此等程序，形成用於電連接感測器半導體元件881及半導體元件971之佈線層982之穿透電極992，如由(例如)圖54之箭頭B143所指示。又，針對各像素形成晶片上彩色濾光器及晶片上透鏡以形成像素區段893。
在步驟S255中，製造裝置將感測器半導體元件881及蓋玻璃883堆疊且結合在一起。舉例而言，如由圖54之箭頭B144所指示，感測器半導體元件881及蓋玻璃883藉由高耐熱透明樹脂884而堆疊且結合在一起。
在步驟S256中，製造裝置薄化用於組態半導體元件971之矽基板981，且形成穿透電極。此外，在步驟S257中，製造裝置藉由在半導體元件971中形成線而重新佈線且形成用於連接至半導體元件885且連接至外部之電極。
舉例而言，如圖55中所繪示，在薄化用於組態半導體元件971之矽基板981之後，在矽基板981中形成複數個穿透電極(諸如穿透電極 994)。接著，在矽基板981上形成包含有機或無機氧化物膜之佈線層983，且在佈線層983中形成線(諸如線995)，且此外在佈線層983之與像素區段893相對之側之表面上進一步形成電極(諸如電極996及電極997)。
在步驟S258中，製造裝置將預先切割之半導體元件971安裝在半導體元件882上。
舉例而言，如圖56中所繪示，藉由一焊料(藉由微凸塊907)使電極996及半導體元件885之電極906連接以將半導體元件885安裝(結合在一起)在半導體元件971上。即，使感測器半導體元件971及半導體元件885彼此電連接。
在步驟S259中，製造裝置在形成於半導體元件971中之電極上形成用於連接至外部元件之焊料球。舉例而言，如圖57中所繪示，在電極997上形成焊料球909。藉此，在晶圓上形成複數個固態影像擷取裝置961。
在此實例中，在一晶圓上執行半導體元件885之連接及焊料球909之形成，且因此與在切割晶圓之後執行半導體元件885之連接及焊料球909之形成時相比，更迅速製造固態影像擷取裝置961。即，改良固態影像擷取裝置961之製造程序之速度。
在步驟S260中，製造裝置將晶圓切割成複數個固態影像擷取裝置961，且製造程序結束。
如上文中所描述，製造裝置以晶圓之形式將感測器半導體元件881及半導體元件971堆疊且結合在一起，且在感測器半導體元件881上堆疊且結合充當支撐基板之蓋玻璃883，且此後執行穿透電極形成及重新佈線以安裝預先切割之半導體元件885。藉此，保全足夠強度且防止翹曲之產生以改良固態影像擷取裝置961之影像擷取特性。
<第四實施例之例示性變體1>
<固態影像擷取裝置之例示性組態>
應注意，在固態影像擷取裝置961中，感測器半導體元件881及半導體元件971可藉由利用Cu電極之Cu-Cu連接而結合。
在該情況中，如(例如)圖58中繪示般組態固態影像擷取裝置961。應注意，在圖58中，圖51中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在圖58中繪示之固態影像擷取裝置961中，在感測器半導體元件881之佈線層892中之半導體元件971側之表面上形成由Cu製成之複數個Cu電極。舉例而言，在佈線層892中形成Cu電極1021-1及Cu電極1021-2。
應注意，在下文中，當Cu電極1021-1與Cu電極1021-2不必特定彼此區分時，其等亦簡稱為Cu電極1021。
又，在用於組態半導體元件971之佈線層982中之感測器半導體元件881側之表面上形成由Cu製成之複數個Cu電極。舉例而言，在佈線層982中形成Cu電極1022-1及Cu電極1022-2。
應注意，在下文中，當Cu電極1022-1與Cu電極1022-2不必特定彼此區分時，其等亦簡稱為Cu電極1022。
在固態影像擷取裝置961中，形成於感測器半導體元件881之佈線層892中之Cu電極1021及形成於半導體元件971之佈線層982中之Cu電極1022彼此連接(換言之，將Cu電極堆疊且結合在一起)使得感測器半導體元件881及半導體元件971彼此電連接。即，將感測器半導體元件881及半導體元件971結合在一起。
此處，作為用於使Cu電極(即，Cu電極1021及Cu電極1022)彼此連接之方法，可利用用於使感測器半導體元件881之佈線層892之表面及形成於半導體元件971之佈線層982之表面上之氧化物膜彼此連接之方法。
如上文中所描述，感測器半導體元件881及半導體元件971藉由Cu-Cu連接而電連接使得將Cu電極作為連接部分提供於整個晶圓(即，感測器半導體元件881及半導體元件971之整個表面)上方。舉例而言，感測器半導體元件881之像素區段893經由Cu電極或類似者而直接電連接至半導體元件971以減小資料之傳輸損耗且改良固態影像擷取裝置961之效能。
<第四實施例之例示性變體2>
<固態影像擷取裝置之例示性組態>
此外，在固態影像擷取裝置961中，半導體元件971及半導體元件885可藉由利用Cu電極之Cu-Cu連接而彼此連接。
在該情況中，如(例如)圖59中繪示般組態固態影像擷取裝置961。應注意，在圖59中，圖51中之對應部分係使用相同元件符號表示且視需要將省略其等之描述。
在圖59中繪示之固態影像擷取裝置961中，在半導體元件971之佈線層983中之線995-2上形成由Cu製成之Cu電極1051-1及Cu電極1051-2。應注意，在下文中，當Cu電極1051-1與Cu電極1051-2不必特定彼此區分時，其等亦簡稱為Cu電極1051。
又，在半導體元件885-1中形成由Cu製成之Cu電極1052-1及Cu電極1052-2。應注意，在下文中，當Cu電極1052-1與Cu電極1052-2不必特定彼此區分時，其等亦簡稱為Cu電極1052。
在固態影像擷取裝置961中，藉由使形成於佈線層983中之Cu電極1051及形成於半導體元件885-1中之Cu電極1052彼此連接(換言之，藉由將Cu電極堆疊且結合在一起)而電連接半導體元件971及半導體元件885-1。即，將半導體元件885-1安裝(結合)在半導體元件971上。
此處，作為用於連接Cu電極(即，Cu電極1051及Cu電極1052)之一方法，可利用熱壓接合、超音波連接、甲酸還原連接或類似者。 又，用於組態像素區段893之晶片上彩色濾光器及晶片上透鏡具有一不良耐熱性質，且因此可期望Cu電極之連接溫度等於或小於260℃。
如上文中所描述，當藉由利用Cu電極而連接半導體元件971及半導體元件885時，Cu電極1051及Cu電極1052之小型化比微凸塊907之小型化更容易，且因此可減小半導體元件885之大小。另外，隨著Cu電極1051及Cu電極1052變小，該等Cu電極之容量變小，且因此容易達成資料之高速傳輸。
<影像擷取裝置之例示性組態>
此外，本發明技術之一實施例通常可應用至在光電轉換區段中使用固態影像擷取裝置之電子裝置，諸如：一影像擷取裝置，諸如一數位靜態相機及一視訊攝影機；具有一影像擷取功能之一攜帶型終端裝置；及使用固態影像擷取裝置作為一影像讀取單元之一影印機。固態影像擷取裝置可形成為一基板或可形成為具有一影像擷取功能且包含封裝於其中之一成像單元及一信號處理單元或一光學系統之一模組。
圖60係繪示作為應用本發明技術之一實施例之一電子裝置之影像擷取裝置之一例示性組態之一圖式。
圖60之影像擷取裝置2001包含：一光學單元2011，其包含一透鏡群組；一固態影像擷取裝置(一成像裝置)2012；及一數位信號處理器(DSP)電路2013，其係一相機信號處理電路。又，影像擷取裝置2001包含一圖框記憶體2014、一顯示單元2015、一記錄單元2016、一操作單元2017及一電力供應單元2018。DSP電路2013、圖框記憶體2014、顯示單元2015、記錄單元2016、操作單元2017及電力供應單元2018經由一匯流排線2019而彼此連接。
光學單元2011自主體接收一傳入光(一影像光)且在固態影像擷取裝置2012之影像擷取表面上形成一影像。固態影像擷取裝置2012將傳 入光之光量(藉由光學單元2011使用其在影像擷取表面上形成一影像)轉換成針對各像素之電信號且輸出該等電信號作為像素信號。此固態影像擷取裝置2012對應於上文中描述之固態影像擷取裝置(諸如固態影像擷取裝置11、固態影像擷取裝置211、固態影像擷取裝置391、固態影像擷取裝置871及固態影像擷取裝置961)。
顯示單元2015包含面板顯示裝置(諸如例如一液晶面板及一有機電致發光(EL)面板)且顯示藉由固態影像擷取裝置2012擷取之一移動影像或一靜態影像。記錄單元2016將藉由固態影像擷取裝置2012擷取之一移動影像或一靜態影像記錄在諸如一錄影帶及一數位多功能光碟(DVD)之一記錄媒體中。
操作單元2017在藉由使用者之操作下發出關於影像擷取裝置2001之各種功能之一操作命令。電力供應單元2018視需要將各種類型之電力供應供應至諸如DSP電路2013、圖框記憶體2014、顯示單元2015、記錄單元2016及操作單元2017之供應目標作為其等之操作電源供應器。
應注意，在上文之實施例中，已描述其中本發明技術之一實施例應用至包含配置成一矩陣形式之用於根據一可見光之一光量偵測一信號電荷作為實體量之像素之一CMOS影像感測器之一實例。然而，本發明不限於應用至CMOS影像感測器，但通常可應用至固態影像擷取裝置。
<固態影像擷取裝置之使用實例>
圖61係繪示其中使用上文中之固態影像擷取裝置(影像感測器)之一使用實例之一圖式。
可在感測光(諸如例如可見光、紅外光、紫外光、X射線)之各種情況中使用上文中之固態影像擷取裝置，如在下文中。
-經提供用於觀看之擷取一影像之一裝置，諸如一數位相機及具 有一相機功能之一攜帶型裝置
-經提供用於交通之一裝置，諸如用於擷取一車輛之前面區域、後面區域、周圍區域及內部之一影像之一車內感測器、用於監測行駛中車輛及道路之一監測攝影機及為了安全駕駛(諸如自動停止及駕駛者之狀態之辨識)之目的量測車輛之間之距離之一距離量測感測器
-經提供用於一家電設備之一裝置，諸如擷取使用者之手勢之一影像且根據手勢執行一裝置操作之一電視機、一冰箱及一空調
-經提供用於醫療保健之一裝置，諸如一內窺鏡及用於藉由接收一紅外光而擷取血管之一影像之一裝置
-經提供用於安全之一裝置，諸如用於犯罪預防之一監測攝影機及用於個人鑑認之一相機
-經提供用於美容之一裝置，諸如用於擷取皮膚之一影像之一皮膚量測裝置及用於擷取頭皮之一影像之一顯微鏡
-經提供用於運動之一裝置，諸如一行動相機及在運動中使用之一可佩戴相機
-經提供用於農業之一裝置，諸如用於監測農場及作物之狀態之一攝影機
又，本發明技術之實施例不限於上文中之實施例，但可在不偏離本發明技術之精神之範疇內進行各種改變。
此外，可如下般組態本發明技術。
(1)一種成像裝置，其包含：一第一半導體基板，其包含：一第一區域，其具有一光電轉換區段，及一通孔部分；一第二區域，其鄰近該第一區域；一連接部分，其佈置於該第二區域處；及一第二半導體基板， 其中該連接部分以一堆疊組態將該第一半導體基板電耦合至該第二半導體基板，且其中該連接部分之一寬度大於該通孔部分之一寬度。
(2)根據(1)之成像裝置，其中該第一半導體基板進一步包含提供於該半導體基板之一表面上之一佈線層，且該通孔穿透該第一半導體基板且連接至提供於該佈線層中之一佈線。
(3)根據(1)或(2)之成像裝置，其中連接至該佈線層中之該佈線之該通孔之一部分之一橫截面積小於將該第一半導體基板電耦合至該第二半導體基板之該連接部分之一面積。
(4)根據(1)至(3)之成像裝置，其中該第二半導體基板之一總面積小於該第一半導體基板之一總面積。
(5)根據(1)至(4)之成像裝置，其中該第二半導體基板之一長度及寬度小於該第一半導體基板之一各自長度及寬度。
(6)根據(1)至(5)之成像裝置，其中該連接部分具有一第一電極部分及一金屬層部分，且該第二半導體基板係藉由連接該連接部分及提供於該第二半導體基板上之一微凸塊而安裝於該第一半導體基板上。
(7)根據(1)至(6)之成像裝置，其中該連接部分形成於提供於該第一半導體基板之一表面側處之一佈線層中，且該佈線層中之一金屬層介於該連接部分與該第一半導體基板之間。
(8)根據(7)之成像裝置，其中提供於該通孔之一表面側之一末端處之一電極、該連接部分及 一連接佈線形成於提供於該第一半導體基板之一表面側處之一佈線層中，且減小該連接部分相對於該連接佈線及該電極之一階狀部之一槽形成於該第一半導體基板中該連接部分正下方之一區域中。
(9)根據(1)之成像裝置，其中該第二半導體基板在該第一半導體基板之與接收光之一表面相對之一側處電耦合至該第一半導體基板。
(10)根據(9)之成像裝置，其中該第一半導體基板進一步包含：一半導體層，其具備該光電轉換區段，一佈線層，其包含形成於其中之一佈線，一第一電連接區段，其連接至該通孔且穿透該半導體層及該佈線層，及一第二電連接區段，其電連接至該第一電連接區段且電連接至該第二區域中之一電極。
(11)根據(10)之成像裝置，其中該通孔及該第一電連接區段係窄於該第二電連接區段之電連接區段。
(12)根據(11)之成像裝置，其中該第一電連接區段及該第二電連接區段係穿透通孔。
(13)根據(9)之成像裝置，其中該第一半導體基板及該第二半導體基板係藉由堆疊且結合提供於該第一半導體基板之該第二半導體基板側之一表面上之一Cu電極及提供於該第二半導體基板之該第一半導體基板側之一表面上之一Cu電極而結合在一起。
(14)根據(9)至(13)之成像裝置，其中 該第二區域係一中介層基板。
(15)根據(9)至1(4)之成像裝置，其中該第二半導體基板係使用提供於其中之一電連接區段與該第一半導體基板結合。
(16)根據(9)至(15)之成像裝置，其中該第二半導體基板係藉由連接提供於該第二半導體基板上之一微凸塊及提供於該第一半導體基板之該第二區域上之一微凸塊而安裝於該第一半導體基板上。
(17)根據(9)至(15)之成像裝置，其中該第二半導體基板係藉由連接提供於該第二半導體基板上之一島結構之一連接部分及提供於該第一半導體基板之該第二區域上之一微凸塊而安裝於該第一半導體基板上。
(18)根據(9)至(17)之成像裝置，其中該第一半導體基板包含用於電連接至一外部之一電極，該電極藉由提供於該第一半導體基板之該第一區域中之一開口而曝露。
(19)根據(9)至(17)之成像裝置，其中用於電連接至一外部之一電極提供於與該第一半導體基板之該第一區域相對之一側處之該第一半導體基板之該第二區域之一表面上。
(20)根據(9)之成像裝置，其中該第一電連接區段係一穿透電極。
(21)根據(9)或(10)之成像裝置，其中一板玻璃部件與該第一半導體基板中與該第一半導體基板側之該第二區域相對之一側之一表面結合。
(22)根據(21)之成像裝置，其中一嵌入線形成於該第一半導體基板之該第二區域中。
(23)根據(22)之成像裝置，其中一邏輯電路或一記憶體電路形成於該第一半導體基板之該第二區域中。
(24)根據(22)至(23)之成像裝置，其中該第一區域半導體及該第二區域係藉由將Cu電極堆疊且結合在一起而結合在一起。
(25)根據(19)至(24)之成像裝置，其中該第二半導體基板係藉由一焊料而連接至該第一半導體基板之該第二區域。
(26)根據(19)至(24)之成像裝置，其中該第二半導體基板及該第一半導體基板之該第二區域係藉由將Cu電極堆疊且結合在一起而結合在一起。
(27)一種製造一成像裝置之方法，該成像裝置包含一第一半導體基板，其包含具有一光電轉換區段之一第一區域及一通孔部分，一第二區域，其鄰近該第一區域，一連接部分，其安置於該第一半導體基板之該第二區域處，及一第二半導體基板，其中該連接部分將該第一半導體基板電耦合至該第二半導體基板，該製造方法包括：在該第一半導體基板中形成該通孔；及在該第一半導體基板上安裝該第二半導體基板。
(28)根據(27)之製造方法，其進一步包含：在該第一半導體基板之與接收光之一表面相對之一側處將該第二半導體基板電耦合至該第一半導體基板。
(29)一種電子裝置，其包括： 一第一半導體基板，其包含：一第一區域，其具有一光電轉換區段，及一通孔部分；一第二區域，其鄰近該第一區域；一連接部分，其安置於該第二區域處；及一第二半導體基板，其中該連接部分以一堆疊組態將該第一半導體基板電耦合至該第二半導體基板，且其中該連接部分之一寬度大於該通孔部分之一寬度。
(30)根據(29)之電子裝置，其中該第二半導體基板在該第一半導體基板之與接收光之一表面相對之一側處電耦合至該第一半導體基板。
(31)一種製造一影像擷取裝置之方法，該影像擷取裝置包含一第一半導體基板，其具有經組態以光電轉換一傳入光之一光電轉換區段，一第二半導體基板，其具有一電連接區段，該電連接區段具有與該第一半導體基板相同之一形狀之一結合表面，該結合表面在該第一半導體基板之與接收該光之一側之一表面相對之一側處與第一半導體元件之一表面結合，該電連接區段穿透一層之至少一部分，一板玻璃部件，其與該第一半導體基板之與該第二半導體基板側相對之一側處之一表面結合，及一第三半導體基板，其安裝於該第二半導體基板之與該第一半導體基板側相對之一側處之一表面上，該第三半導體基板藉由該電連接區段而電連接至該第一半導體基板，該第三半導體基板小於該第一半導體基板，該製造方法包括：將該第一半導體基板及該第二半導體基板堆疊且結合在一起； 結合該玻璃部件與該第一半導體基板；在該第二半導體基板上形成該電連接區段；及在該第二半導體基板上安裝該第三半導體基板。
21:感測器半導體元件
22:有效像素區域
23:周邊區域
51:穿透通孔
52:電極
53:島電極
54:電極
55:金屬層
56:線
57:垂直信號線
61:支撐基板
62:矽基板
63:佈線層
64:佈線層
65:晶片上透鏡
66:彩色濾光器
67:光電轉換元件
68:電極
71:邏輯半導體元件
81:矽基板
82:佈線層
83:墊
84:凸塊電極
85:微凸塊
A11:箭頭
A12:箭頭
R11:區域
R12:區域

Claims (7)

  1. 一種成像裝置，其包括：一第一半導體基板，其包含：一第一區域，其包含：一光電轉換區段，其包含複數個光電轉換元件；在一第一佈線層中之複數個信號線，其中該複數個信號線之一第一信號線係耦合至該複數個光電轉換元件之一第一光電轉換元件；及複數個通孔，其安置於一起(together)；及一第二區域，其鄰近該第一區域，該第二區域包含：複數個島電極，其安置於一起，該複數個島電極形成於在該第一半導體基板之一光接收表面側處所提供之一第二佈線層中，其中該複數個島電極之各島電極之一寬度大於一平面視圖中之該複數個通孔之各通孔之一寬度；及複數個連接佈線，其形成於該第二佈線層中，其中該複數個通孔之一第一通孔穿透(penetrate)該第一半導體基板及將該第一佈線層中之該第一信號線連接至該第二佈線層中之該複數個連接佈線之一第一連接佈線；及一第二半導體基板，其包含一邏輯半導體元件，其中一連接部分以一堆疊組態將該第一半導體基板電耦合至該邏輯半導體元件，使得該邏輯半導體元件以一覆晶(flip chip)結構安裝在該第一半導體基板之該光接收表面側處。
  2. 如請求項1之成像裝置，其中該複數個通孔之一第二通孔穿透該第一半導體基板且連接至該複數個連接佈線之一第二連接佈線。
  3. 如請求項2之成像裝置，其中連接至該第二連接佈線之該第二通孔之一部分之一橫截面積小於該連接部分之一面積。
  4. 如請求項1之成像裝置，其中該第二半導體基板之一總面積小於該第一半導體基板之一總面積。
  5. 如請求項1之成像裝置，其中該第二半導體基板之一長度及寬度小於該第一半導體基板之一各自長度及寬度。
  6. 如請求項1之成像裝置，其中該第二佈線層中之一金屬層介於該連接部分與該第一半導體基板之間。
  7. 如請求項1之成像裝置，其中一槽(groove)係形成於該第一半導體基板中該連接部分正下方(directly below)之一區域中，其中該槽減小該連接部分相對於該等連接佈線之一者及該等島電極之一者之一階狀部。
TW105103862A 2015-03-12 2016-02-04 成像裝置 TWI797055B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015049719 2015-03-12
JP2015-049719 2015-03-12
JP2015-164465 2015-08-24
JP2015164465A JP6693068B2 (ja) 2015-03-12 2015-08-24 固体撮像装置および製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
TW201633524A TW201633524A (zh) 2016-09-16
TWI797055B true TWI797055B (zh) 2023-04-01

Family

ID=56982539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103862A TWI797055B (zh) 2015-03-12 2016-02-04 成像裝置

Country Status (6)

Country Link
US (1) US20180166490A1 (zh)
EP (1) EP3268990B1 (zh)
JP (1) JP6693068B2 (zh)
KR (1) KR102527414B1 (zh)
CN (1) CN107278328B (zh)
TW (1) TWI797055B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791571B2 (ja) 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP2018531525A (ja) * 2015-12-29 2018-10-25 チャイナ ウェーハ レベル シーエスピー カンパニー リミテッド イメージセンシングチップパッケージ構造およびそのパッケージ方法
KR102460077B1 (ko) * 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
JP2018061000A (ja) * 2016-09-30 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
WO2018061481A1 (ja) * 2016-09-30 2018-04-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び撮像装置
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2018186193A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
DE112018001842T5 (de) * 2017-04-04 2019-12-24 Sony Semiconductor Solutions Corporation Festkörper-bildaufnahmevorrichtung und elektronisches gerät
CN110494981B (zh) * 2017-04-04 2024-04-19 索尼半导体解决方案公司 固态成像器件和电子装置
DE112018001862T5 (de) * 2017-04-04 2019-12-19 Sony Semiconductor Solutions Corporation Festkörper-bildaufnahmevorrichtung und elektronisches gerät
KR102275684B1 (ko) 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
JP7102119B2 (ja) 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
KR102430496B1 (ko) * 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
TW202315106A (zh) * 2017-10-30 2023-04-01 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
TWI646939B (zh) * 2017-11-10 2019-01-11 沅聖科技股份有限公司 微內視鏡裝置
KR102511008B1 (ko) * 2018-01-11 2023-03-17 삼성전자주식회사 반도체 패키지
CN108172553A (zh) * 2018-01-17 2018-06-15 杭州暖芯迦电子科技有限公司 一种视网膜假体植入芯片的封装结构及其封装方法
JP2019192769A (ja) * 2018-04-25 2019-10-31 株式会社東芝 固体撮像素子
JP2020053654A (ja) * 2018-09-28 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2020061476A (ja) * 2018-10-11 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JPWO2020079945A1 (ja) * 2018-10-15 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2020080363A (ja) * 2018-11-12 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2020088063A (ja) * 2018-11-20 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP7353748B2 (ja) 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置
TW202101744A (zh) * 2018-12-20 2021-01-01 日商索尼半導體解決方案公司 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器
US20200225278A1 (en) * 2019-01-16 2020-07-16 Rudolph Technologies, Inc. Wafer crack detection
JP2020155711A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置および固体撮像素子
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP2021005656A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
TW202118280A (zh) * 2019-09-10 2021-05-01 日商索尼半導體解決方案公司 攝像裝置、電子機𠾖及製造方法
JP2021068950A (ja) * 2019-10-18 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
JP2021106192A (ja) * 2019-12-26 2021-07-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
US11227847B2 (en) * 2020-03-04 2022-01-18 Cisco Technology, Inc. Integrated decoupling capacitors
WO2023195265A1 (ja) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 センサデバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20100187677A1 (en) * 2009-01-28 2010-07-29 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
TW201104853A (en) * 2009-03-19 2011-02-01 Sony Corp Semiconductor device and method of manufacturing the same, and electronic apparatus
US20110254988A1 (en) * 2008-12-26 2011-10-20 Panasonic Corporation Solid-state image sensing device and method for fabricating the same
TW201201343A (en) * 2010-05-14 2012-01-01 Sony Corp Semiconductor device, method for manufacturing the same, and electronic device
US20140021600A1 (en) * 2012-07-20 2014-01-23 International Business Machines Corporation Redistribution layer (rdl) with variable offset bumps

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112382A (ja) * 1985-11-12 1987-05-23 Toshiba Corp 半導体受光装置
JP3016910B2 (ja) * 1991-07-19 2000-03-06 富士通株式会社 半導体モジュール構造
JP2001196571A (ja) * 2000-01-07 2001-07-19 Sony Corp 固体撮像素子
JP3463014B2 (ja) * 2000-01-14 2003-11-05 シャープ株式会社 半導体装置および半導体装置の製造方法
US6583039B2 (en) * 2001-10-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a bump on a copper pad
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
JP4816457B2 (ja) * 2004-09-02 2011-11-16 ソニー株式会社 撮像装置及び撮像結果の出力方法
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
JP2009130318A (ja) * 2007-11-28 2009-06-11 Panasonic Corp 半導体装置およびその製造方法
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5083272B2 (ja) 2009-05-07 2012-11-28 ソニー株式会社 半導体モジュール
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
JP2011023595A (ja) * 2009-07-16 2011-02-03 Renesas Electronics Corp 固定撮像素子
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5709435B2 (ja) * 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US8659148B2 (en) * 2010-11-30 2014-02-25 General Electric Company Tileable sensor array
JP2012204402A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
US8779553B2 (en) * 2011-06-16 2014-07-15 Xilinx, Inc. Stress-aware design for integrated circuits comprising a stress inducing structure and keep out zone
US8497536B2 (en) * 2011-09-16 2013-07-30 Omnivision Technologies, Inc. Dual-facing camera assembly
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
JP6012262B2 (ja) * 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
JP5599497B2 (ja) * 2012-08-29 2014-10-01 有限会社 ナプラ 機能性材料
KR20150021659A (ko) * 2013-08-21 2015-03-03 주식회사 동부하이텍 이미지 센서의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197007A1 (en) * 2005-03-07 2006-09-07 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20110254988A1 (en) * 2008-12-26 2011-10-20 Panasonic Corporation Solid-state image sensing device and method for fabricating the same
US20100187677A1 (en) * 2009-01-28 2010-07-29 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
TW201104853A (en) * 2009-03-19 2011-02-01 Sony Corp Semiconductor device and method of manufacturing the same, and electronic apparatus
TW201201343A (en) * 2010-05-14 2012-01-01 Sony Corp Semiconductor device, method for manufacturing the same, and electronic device
US20140021600A1 (en) * 2012-07-20 2014-01-23 International Business Machines Corporation Redistribution layer (rdl) with variable offset bumps

Also Published As

Publication number Publication date
TW201633524A (zh) 2016-09-16
KR20170124538A (ko) 2017-11-10
JP6693068B2 (ja) 2020-05-13
KR102527414B1 (ko) 2023-05-02
US20180166490A1 (en) 2018-06-14
JP2016171297A (ja) 2016-09-23
EP3268990A1 (en) 2018-01-17
CN107278328B (zh) 2021-01-19
EP3268990B1 (en) 2022-12-21
CN107278328A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
TWI797055B (zh) 成像裝置
US10714525B2 (en) Methods and apparatus for sensor module
US10867897B2 (en) PoP device
US20230015360A1 (en) Imaging device, manufacturing method, and electronic device
US9634053B2 (en) Image sensor chip sidewall interconnection
TWI743653B (zh) 半導體封裝及其製造方法
CN111819689B (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
TW201909366A (zh) 封裝結構、整合扇出型封裝及其製作方法
TW201803056A (zh) 半導體封裝及其製造方法
JP4534484B2 (ja) 固体撮像素子及びその製造方法
US11923395B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
CN110945660B (zh) 堆叠式的芯片、制造方法、图像传感器和电子设备
US20190221602A1 (en) Solid state imaging device, solid state imaging device manufacturing method, and electronic apparatus
US9548283B2 (en) Package redistribution layer structure and method of forming same
JPWO2016143553A1 (ja) 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器
CN107534014A (zh) 半导体装置、制造方法、固态成像元件和电子设备
CN210866179U (zh) 堆叠式的图像传感芯片、图像传感器和电子设备
JP2010199602A (ja) 固体撮像素子及びその製造方法
US20230139201A1 (en) Imaging element and method for manufacturing imaging element
CN116457941A (zh) 多芯片封装结构、制造方法以及电子设备
JP2019160893A (ja) 固体撮像素子、半導体装置、電子機器、および製造方法
WO2023032273A1 (ja) 光検出装置、及び電子機器