CN103066081A - 双向相机组合件 - Google Patents

Abstract

本发明的实施例涉及一种双向相机组合件，其包括操作性地耦合在一起(例如，接合、堆叠在共用衬底上)的后向相机及前向相机。在本发明的一些实施例中，具有前侧照明FSI成像像素阵列的系统接合到具有背侧照明BSI成像像素阵列的系统，从而产生具有最小尺寸(例如，相比于现有技术方案具有减小的厚度)的相机组合件。当BSI图像传感器晶片被薄化时，FSI图像传感器晶片可用作用于所述BSI图像传感器晶片的处置晶片，从而减小整个相机模块的厚度。根据本发明的其它实施例，两个封装裸片、一个BSI图像传感器、另一个FSI图像传感器堆叠在例如印刷电路板等共用衬底上，且经由再分布层操作性地耦合在一起。

Description

双向相机组合件

技术领域

本发明大体上涉及图像传感器，且特定来说(但不排他地)涉及包括后向相机及前向相机的相机模块。

背景技术

具有图像捕捉能力的移动电子装置(例如，蜂窝式电话)正变得日益流行。一些移动装置能够从两个方向捕捉图像数据(例如，从所述装置的“前”侧及“后”侧)。

一些装置通过手动移动包括在所述装置中的图像捕捉系统来实现这个能力-例如，旋转图像捕捉系统以从所选择的一侧捕捉图像数据；然而，此方案需要使用机械构件(例如，铰链)，其增加移动电子装置的复杂性及成本。其它装置包括相对侧上的两个相机模块。这些方案的当前实施方案显著增加装置的尺寸，从而使得这些方案不尽如人意。

发明内容

附图说明

参考以下图式描述本发明的非限制性且非详尽实施例，图式中相同参考数字在所有各种视图中指代相同部件，除非另有说明。

图1说明根据本发明的实施例的FSI互补金属氧化物半导体(“CMOS”)成像像素。

图2为根据本发明的实施例的BSI成像像素的混合横截面/电路说明。

图3为根据本发明的实施例的双向相机组合件的横截面图。

图4为说明根据本发明的实施例用于制造双向相机组合件的工艺的流程图。

图5A到图5D为根据本发明的实施例形成双向相机组合件的图像晶片的框图。

图6A到图6D说明根据本发明的实施例用于封装双向相机组合件的处理操作。

图7为根据本发明的实施例的双向相机组合件的横截面图。

具体实施方式

本文描述用于利用及产生双向相机组合件的设备、系统及方法的实施例。在以下描述中，阐述许多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，本文中描述的技术可在没有特定细节、组件、材料等中的一者或一者以上的情况下实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免混淆某些方面。

本说明书中对“一个实施例”或“一实施例”的参考表示结合所述实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在一实施例中”在本说明书中各种地方的出现不必都指代同一个实施例。此外，可在一个或一个以上实施例中以任何合适的方式组合特定特征、结构或特性。方向性术语(例如，顶部、底部、上及下)参考正被描述的图式的定向而使用，但不应被理解为对实施例的定向的任何种类的限制。

图1说明根据本发明的实施例的FSI互补金属氧化物半导体(“CMOS”)成像像素。成像像素100的前侧是衬底105的其上安置像素电路且其上形成用于再分布信号的金属堆叠110的一侧。金属层(例如，金属层M1及M2)以此方式图案化以形成光学通道，通过所述光学通道，成像像素100的前侧上的入射光可到达光敏或光电二极管(“PD”)区域115。所述前侧可进一步包括用于实施颜色传感器的滤色器层及用于将光聚焦到PD区域115上的微透镜。

在此实施例中，成像像素100包括安置在像素电路区域125内邻近于PD区域115处的像素电路。此像素电路提供用于成像像素100的常规操作的多种功能性。举例来说，像素电路区域125可包括电路以开始在PD区域115内获取图像电荷、将在PD区域115内积累的图像电荷复位到准备好的成像像素100以用于下一个图像，或将由成像像素100获取的图像数据传送出。如所说明，在此前侧照明配置的实例中，像素电路区域125紧密邻近于PD区域115而定位。

图2为根据本发明的实施例的BSI成像像素的混合横截面/电路说明。在所说明的实施例中，BSI成像像素200包括衬底205、滤色器210、微透镜215、PD区域220、互连扩散区域225、像素电路区域230、像素电路层235及金属堆叠240。所说明的像素电路区域230的实施例包括安置在扩散阱245上的4T像素(可替代其它像素设计)以及其它电路231(例如，增益电路、ADC电路、伽马控制电路、曝光控制电路等)。

在此实施例中，浮动扩散250安置在扩散阱245内且耦合在转移晶体管T1与SF晶体管T3的栅极之间。所说明的金属堆叠240的实施例包括由金属间电介质层241及243分开的两个金属层M1及M2。虽然图2仅说明两层金属堆叠，但金属堆叠240可包括更多或更少的层以用于在成像像素200的前侧上路由信号。在一个实施例中，钝化层或钉扎层270安置在互连扩散区域225上。最后，浅沟槽隔离(“STI”)使BSI成像像素200与邻近像素(未说明)隔离。

如所说明，成像像素200对入射在半导体裸片背侧上的光280是光敏的。通过使用背侧照明传感器，像素电路区域230可与光电二极管区域220呈重叠配置而定位。换句话说，像素电路可在不阻碍光280到达光电二极管区域220的情况下邻近于互连扩散区域225且在光电二极管区域220与裸片前侧之间而放置。与如图1的FSI成像像素中说明的并排配置不同，通过与光电二极管区域220呈重叠配置而放置像素电路，光电二极管区域220不再与像素电路竞争宝贵的裸片占地面积(real estate)。事实上，可扩大像素电路区域230以容纳额外组件或较大组件而不减损图像传感器的填充因数。BSI成像像素200在不降低像素的敏感度的情况下进一步使得能够紧邻于其相应光电二极管区域220放置其它电路231(例如，增益控制或ADC电路)。通过紧邻于每一PD区域220而插入增益控制及ADC电路，可归因于PD区域220与额外像素内电路之间的较短的电互连而减少电路噪声及改进噪声抗扰度。此外，所说明的实施例的背侧照明配置提供更大的灵活性以在金属堆叠240内在成像像素200的前侧上路由信号，而不干扰光280。在一个实施例中，快门信号在金属堆叠240内被路由到BSI成像阵列的像素(包括像素200)。

在一个实施例中，BSI像素阵列内的邻近像素的PD区域220上的像素电路区域230可经分组以产生共有裸片占地面积。此共有裸片占地面积除基本3T、4T、5T等像素电路之外还可支持共享电路(或像素间电路)。或者，一些像素可与需要用于较大或更先进的像素内电路的额外像素电路空间的邻近像素共享其PD区域上的其未使用的裸片占地面积。因此，在一些实施例中，其它电路231可重叠两个或两个以上PD区域220且甚至可由一个或一个以上像素共享。

在一个实施例中，衬底205以P型掺杂剂掺杂。在此情形下，衬底205及其上生长的外延层可被称为P衬底。在P型衬底实施例中，扩散阱245为P+阱植入，而光电二极管区域220、互连扩散区域225及浮动扩散250经N型掺杂。浮动扩散250以与扩散阱245相反的导电性类型掺杂剂掺杂以在扩散阱245内产生p-n结，从而在电方面隔离浮动扩散250。在衬底205及其上的外延层是N型的实施例中，扩散阱245也经N型掺杂，而光电二极管区域220、互连扩散区域225及浮动扩散250具有相反的P型导电性。

图3为根据本发明的实施例的双向相机组合件的横截面图。在此实施例中，双向相机组合件300包括第一成像系统310及第二成像系统350。第一成像系统310包括FSI成像像素阵列。所述阵列中的每一像素由衬底311及金属堆叠312形成。举例来说，FSI阵列中的每一像素可具有形成在衬底311中的PD区域，其接收通过金属堆叠312的光(类似于图1中展示的FSI成像像素100)。此外，FSI阵列中的每一像素可利用对应的滤色器314及微透镜315。第一成像系统310进一步包括粘合胶316及安置在所述微透镜上的盖玻片317。

第二成像系统350包括BSI成像像素305的阵列。所述阵列中的每一像素由衬底351及金属堆叠352形成。举例来说，BSI阵列中的每一像素可具有形成在衬底351中且安置在金属堆叠352与背侧p+层353之间的PD区域(类似于图2中展示的BSI成像像素)。此外，每一像素可利用对应的滤色器354及微透镜355。第二成像系统350进一步包括粘合胶356及安置在所述微透镜上的盖玻片357。

在此实施例中，第一成像系统310的底侧经由接合层320接合到第二成像系统350的顶侧。因此，入射到双向相机组合件300的相对侧的电磁辐射入射到图像传感器阵列中的一者的光敏区域。此外，如上文描述，与并排配置的FSI成像像素对照，BSI成像像素可包括与其光电二极管区域呈重叠配置而放置的像素电路；因此，可扩大BSI成像像素的像素电路区域以适应额外组件或较大组件而不减损图像传感器的填充因数。因此，在一些实施例中，与FSI成像系统310相比，BSI成像系统350能够捕捉具有更高图像分辨率的图像数据。

可使用芯片级封装(“CSP”)或穿硅通孔(“TSV”)工艺来实现用于BSI图像传感器350的再分布层(“RDL”)，以使得第二成像系统350的金属堆叠352对于金属垫360为可到达的。在一个实施例中，金属垫360通过溅镀、准直溅镀、低压溅镀、反应性溅镀、电镀、化学气相沉积或蒸发或此项技术中已知的任何在功能上等效的工艺而沉积到半导体衬底312的前侧上。金属垫360为衬底380提供到由成像系统310及350捕捉的成像数据的入口。

在此实施例中，TSV 361及362由金属堆叠312及衬底311而形成，以操作性地将金属层352耦合到金属垫360。在此实施例中，不在盖玻片317正下方的区域中的金属堆叠312及衬底311可用于TSV工艺中，因为由FSI像素阵列311占据的衬底及金属堆叠区域在盖玻片317下方的区域中被发现。

图4为说明根据本发明的实施例用于制造双向相机组合件的工艺的流程图。如本文中说明的流程图提供各种工艺动作的序列的实例。虽然以特定序列或次序展示，但除非另有说明，否则可修改所述动作的次序。因此，所说明的实施方案应被理解为仅为实例，且可以不同的次序执行所说明的工艺，且一些动作可并行地执行。此外，在本发明的各种实施例中可省略一个或一个以上动作；因此，在每个实施方案中并不需要所有的动作。其它工艺流程是可能的。

图5A到图5D为根据本发明的实施例形成双向相机组合件的图像晶片的框图，且将在图4中展示的工艺流程的背景下观察。

在工艺框405中，FSI图像传感器的制造可包含常规技术一直到后道工序(“BEOL”)组件(包括扩散植入物、硅化物、像素晶体管电路及金属堆叠)的制造。

图5A为经制造的FSI图像传感器晶片505的说明。区域510包含FSI图像传感器区域520a-b及未使用的区域530a-b。图像传感器中的无源半导体元件及有源半导体元件(例如像素阵列中发现的CMOS晶体管、读出电路及其它电路)在衬底区域520a中制造。金属堆叠520b在衬底520a上制造。在此实施例中，没有半导体元件在衬底区域520b中形成。未使用区域530a-b可包括电介质层。钝化层540形成在金属堆叠520b上，其中钝化开口545经形成以暴露顶部金属互连层上的金属垫。在其它实施例中，省略钝化层540。

所说明的金属堆叠520b的实施例包括由金属间电介质层分开的两个金属互连层。虽然图5A说明两层金属堆叠，但金属堆叠520b可包括更多或更少的金属互连层以用于在衬底520a的顶侧上路由信号。在本发明的一个实施例中，金属互连层包含金属，例如，铝、铜或其它合金。在本发明的一个实施例中，金属互连层通过溅镀、准直溅镀、低压溅镀、反应性溅镀、电镀、化学气相沉积或蒸发而形成。

在图4的工艺框410中，BSI图像传感器裸片的制造可包含常规技术一直到BEOL组件(包括扩散植入物、硅化物、像素晶体管电路及金属堆叠)的制造。

图5B为经制造的BSI图像晶片555的说明。在此实施例中，图5A中的区域510(其包含FSI图像传感器裸片520及未使用区域530)相对来说与BSI图像传感器裸片560的尺寸相同，所以，当FSI图像传感器晶片505与BSI图像传感器晶片555接合在一起时，FSI图像传感器裸片520的物理中心与BSI图像传感器560的物理中心对准。

图像传感器的无源半导体元件及有源半导体元件(例如像素阵列中发现的CMOS晶体管、读出电路及其它电路)在衬底570中制造。金属堆叠580形成在衬底570的顶部上。在所说明的实施例中，金属堆叠580包括由金属间电介质层分开的两个金属互连层。钝化590形成在金属堆叠580上。在其它实施例中，省略钝化590。

在本实施例中，FSI图像传感器裸片520及BSI图像传感器裸片560的无源元件及有源元件分别形成在衬底520及衬底570中。在本发明的其它实施例中，FSI图像传感器裸片510及BSI图像传感器裸片560的半导体元件可形成在外延层中。在本发明的另外其它实施例中，FSI图像传感器裸片510及BSI图像传感器裸片560的半导体元件可形成在外延层中，其中衬底层形成在所述外延层下方。

在图4的工艺框415中，使用接合氧化物将FSI图像传感器晶片的底侧接合到BSI图像传感器晶片的顶侧。因此，如图5C中所展示，使用接合氧化物595将FSI图像传感器晶片505的底侧接合到BSI图像传感器晶片555的顶侧。BSI图像传感器裸片560的尺寸与FSI图像传感器裸片520及未使用区域530的尺寸近似相同。FSI图像传感器裸片520及未使用区域530经定位以使得，在两个晶片接合在一起后，FSI图像传感器裸片520的物理中心与BSI图像传感器裸片560的物理中心对准。在一个实施例中，在此处理阶段，FSI图像传感器晶片505及BSI图像传感器晶片555各自具有相同的厚度(例如，约400μm)。

在工艺框420中，通过已知方法(例如化学机械平坦化)使BSI晶片的背侧薄化。衬底570的背侧的薄化在图5D中展示。在此实施例中，FSI图像传感器晶片505充当用于BSI图像传感器晶片555的处置晶片，因此，不需要单独的处置晶片(处置晶片用作用于在将部分制成的成像像素阵列的背侧薄化时固持所述部分制成的成像像素阵列的把手)。因此，BSI图像传感器晶片555将具有小于FSI图像晶片的厚度的厚度。

在工艺框425中，执行背侧p+层的离子植入及抗反射性涂层的退火及沉积。如图5D中展示，衬底570的背侧p+层为p型层；在本发明的其它实施例中，所述背侧层可为n型层或可被省略。

在工艺框430中，通过形成用于两个图像传感器裸片的滤色器及微透镜、在每一图像传感器裸片上形成保护性封装及对经接合的FSI及BSI图像传感器晶片进行裸片锯开而完成双向相机组合件的制造。在本发明的一些实施例中，两个图像传感器经受抗反射性涂层的沉积。在本发明的其它实施例中，可省略所述抗反射性涂层。在本发明的其它实施例中，可省略所述抗反射性涂层。可将保护性带放置在FSI图像传感器晶片505的顶侧上以保护顶部金属互连层。

图6A到图6D说明根据本发明的实施例用于封装双向相机组合件的处理操作。图6A为说明包括接合到BSI图像传感器晶片620的FSI图像传感器晶片610的双向图像传感器600的横截面图。

滤色器650形成在FSI图像传感器晶片610中的每一FSI图像传感器像素上。微透镜655形成在滤色器650上。滤色器630形成在BSI图像传感器晶片620中的每一BSI图像传感器像素上。微透镜635形成在滤色器630上。图6A说明BSI图像晶片620比FSI图像晶片610拥有更多的“像素”-即，与FSI图像晶片610相比，BSI图像晶片620可以更高的分辨率捕捉图像数据。在一个实施例中，不包括滤色器650及微透镜655的FSI图像传感器晶片的厚度约为200μm，且不包括滤色器630及微透镜635的BSI图像传感器晶片620的厚度约为2μm。

在BSI图像晶片620上形成滤色器630及微透镜635之后，安装粘合间隔物640及盖玻片645以保护所述微透镜，同时形成滤色器650及微透镜655。

图6B为说明具有经安装以保护FSI图像晶片610的微透镜655的盖玻片的双向图像传感器晶片600的横截面图。在此实施例中，粘合间隔物660及盖玻片665安装在微透镜655上。如上陈述，与BSI图像晶片620相比，FSI图像晶片610包括更少的像素(且因此，包括更少的滤色器及微透镜)。因此，在此实施例中，盖玻片665经形成以暴露未被FSI图像传感器裸片使用的FSI晶片610的顶部金属的区域。如下文描述，在再分布层(“RDL”)的形成期间利用此区域。

图6C为说明经制造以将BSI图像传感器裸片的金属层670耦合到金属垫675的RDL及TSV连接的形成之后的双向图像传感器晶片600的横截面图。在此实施例中，TSV工艺用于形成TSV 671，其提供到BSI图像晶片620的金属层670的入口。在本发明的其它实施例中，CSP工艺可用于操作性地将金属层670耦合到金属垫675。在金属垫675形成之前或之后，可使用已知方法对双向图像传感器晶片600进行裸片锯开。

图6D为说明将金属垫675耦合到衬底(例如，印刷电路板(“PCB”)690)的焊接球680的横截面图。因此，可将PCB 690操作性地耦合到FSI图像传感器及BSI图像传感器两者的金属层，以控制每一成像系统及接收所捕捉的图像数据。

图7为说明根据本发明的实施例的双向相机组合件的横截面图。在此实施例中，双向相机组合件700包括两个封装裸片、FSI图像传感器710及BSI图像传感器720。相比于双向相机组合件600(其描述为在晶片级上形成，其中FSI图像传感器晶片在制造期间接合到BSI图像传感器晶片)，双向相机组合件700包含操作性地耦合到PCB衬底的两个经封装裸片。

FSI图像传感器710的光敏区域形成在衬底730的前侧711的下方。在本发明的一些实施例中，衬底730包含外延层。金属堆叠735形成在衬底730的前侧711上。金属堆叠735包括由电介质层分开的一个或一个以上金属互连层。滤色器740形成在金属堆叠735上且微透镜745形成在滤色器740上。RDL 780(下文论述)形成在衬底730的背侧712上。

BSI图像传感器720的光敏区域形成在衬底750的前侧721的下方。在本发明的一些实施例中，衬底750包含外延层。金属堆叠755形成在衬底750的前侧721上。金属堆叠755包含由电介质层分开的一个或一个以上金属互连层。处置衬底760在BSI图像传感器720在硅晶片上被裸片锯开之前接合到衬底750。处置衬底用作用于在将部分制成的成像像素的背侧薄化时固持所述部分制成的成像像素的把手。处置衬底760可由在制造期间接合到BSI图像传感器720的由多个处置衬底(或者在本文中称为处置晶片)组成的硅晶片形成。形成滤色器770且微透镜775形成在滤色器770上。RDL 785形成在BSI图像传感器720的前侧上。焊接球790形成在RDL 780的背侧上及RDL 785的前侧上，且可被焊接到例如PCB 795等衬底。

在此实施例中，双向相机组合件700的厚度大于图6D中的双向相机组合件600的厚度，因为双向相机组合件700使用用于BSI图像传感器720的单独处置衬底，而不是将FSI图像传感器用作BSI图像传感器的处置衬底(如上文描述)。

对本发明的所说明的实施例的以上描述(包括摘要中描述的内容)不希望是详尽的或将本发明限于所揭示的精确形式。如相关领域的技术人员将认识到，虽然出于说明性目的而在本文中描述本发明的特定实施例及用于本发明的实例，但在本发明的范围内各种修改是可能的。

可鉴于以上详细描述对本发明做出这些修改。所附权利要求书中使用的术语不应被理解为将本发明限于说明书中揭示的特定实施例。事实上，本发明的范围应完全由所附权利要求书确定，应根据所建立的权利要求解释的原则来理解所附权利要求书。

Claims (20)

1.一种设备，其包含：

第一成像系统，其包括安置在第一半导体裸片内的前侧照明FSI成像像素阵列，其中每一FSI成像像素包括用于响应于所述FSI阵列的前侧上的入射光而积累图像电荷的光电二极管区域；

第一金属堆叠，其安置在所述第一半导体裸片的第一侧上且包括耦合到所述第一成像系统的FSI读出电路，以从所述FSI成像像素中的每一者读出图像数据；

第二成像系统，其包括安置在第二半导体裸片内的背侧照明BSI成像像素阵列，其中每一BSI成像像素包括用于响应于所述BSI阵列的背侧上的入射光而积累图像电荷的光电二极管区域；

第二金属堆叠，其安置在所述第二半导体裸片上且包括耦合到所述第二成像系统的BSI读出电路，以从所述BSI成像像素中的每一者读出图像数据；及

接合层，其用于将所述第二金属堆叠接合到所述第一半导体裸片的第二侧。

2.根据权利要求1所述的设备，其中BSI成像像素的数目大于FSI成像像素的数目。

3.根据权利要求1所述的设备，其中所述第一成像系统的中心与所述第二成像系统的中心相对对准。

4.根据权利要求1所述的设备，其中所述第二成像系统包含小于所述第一成像系统的厚度。

5.根据权利要求1所述的设备，其中所述第一及第二金属堆叠操作性地耦合到衬底，以从所述FSI读出电路及所述BSI读出电路接收所述图像数据。

6.根据权利要求1所述的设备，其中用于从所述FSI读出电路及所述BSI读出电路接收所述图像数据的所述衬底包含印刷电路板PCB。

7.根据权利要求6所述的设备，其中所述第一半导体裸片包含硅半导体材料且包括穿硅通孔TSV中的至少一者，以将所述第二金属堆叠的所述BSI读出电路操作性地耦合到所述PCB。

8.根据权利要求1所述的设备，其中所述接合层包含氧化物接合层。

9.根据权利要求1所述的设备，其中对于每一FSI成像像素，所述FSI阵列包括：

微透镜，其在所述光电二极管区域下方安置在所述第一半导体裸片的前侧上，且经光学对准以将从所述前侧接收的光聚焦到所述光电二极管区域上；及

滤色器，其安置在所述微透镜与所述光电二极管区域之间以过滤从所述前侧接收的光；且

其中对于每一BSI成像像素，所述BSI阵列包括：

微透镜，其在所述光电二极管区域下方安置在所述第二半导体裸片的背侧上，且经光学对准以将从所述背侧接收的光聚焦到所述光电二极管区域上；及

滤色器，其安置在所述微透镜与所述光电二极管区域之间以过滤从所述背侧接收的光。

10.一种成像系统，其包含：

前侧照明FSI成像像素阵列，其中每一FSI成像像素包括用于响应于所述FSI阵列的前侧上的入射光而积累图像电荷的光电二极管区域；

FSI读出电路，其安置在所述FSI阵列上以从所述FSI成像像素中的每一者读出图像数据；

背侧照明BSI成像像素阵列，其中每一BSI成像像素包括用于响应于所述BSI阵列的背侧上的入射光而积累图像电荷的光电二极管区域，其中所述BSI阵列的中心与所述FSI阵列的中心相对对准；

BSI读出电路，其安置在所述BSI阵列上以从所述BSI成像像素中的每一者读出图像数据；及

衬底，其操作性地耦合到所述FSI读出电路及所述BSI读出电路以从所述FSI阵列及所述BSI阵列接收图像数据。

11.根据权利要求10所述的成像系统，其中所述衬底包含印刷电路板PCB。

12.根据权利要求10所述的成像系统，其中所述BSI阵列包括在半导体裸片中，所述BSI读出电路包括在安置在所述半导体裸片上的金属堆叠中，且所述成像系统进一步包含安置在所述金属堆叠上的处置衬底。

13.根据权利要求12所述的成像系统，其中所述BSI阵列包含小于所述FSI阵列的厚度。

14.根据权利要求10所述的成像系统，其中BSI成像像素的数目大于FSI成像像素的数目。

15.根据权利要求10所述的成像系统，其中所述FSI阵列的宽度与所述BSI阵列的宽度相对相等。

16.一种制造双侧相机组合件的方法，所述方法包含：

制造安置在第一半导体裸片内的前侧照明FSI成像像素阵列，其中每一FSI成像像素包括用于响应于所述FSI阵列的前侧上的入射光而积累图像电荷的光电二极管区域；

制造安置在第二半导体裸片内的背侧照明BSI成像像素阵列，其中每一BSI成像像素包括用于响应于所述BSI阵列的背侧上的入射光而积累图像电荷的光电二极管区域；

将处置晶片接合到所述BSI阵列的前侧；

在所述BSI阵列的所述背侧使所述第二半导体裸片薄化，使得所述第二半导体裸片的厚度小于所述第一半导体裸片的厚度；及

组合所述第一及第二半导体裸片以形成所述双侧相机组合件。

17.根据权利要求16所述的方法，其中所述处置晶片包含所述第一半导体裸片，且组合所述第一及第二半导体裸片包含将安置在所述第二半导体裸片上的金属堆叠接合到所述第一半导体裸片，其中所述金属堆叠包括BSI读出电路以从所述BSI成像像素中的每一者读出图像数据。

18.根据权利要求16所述的方法，其进一步包含：

形成安置在所述第一半导体裸片上且包括FSI读出电路以从所述FSI成像像素中的每一者读出图像数据的第一金属堆叠，及安置在所述第一金属堆叠上以提供到所述FSI读出电路的入口的第一再分布层RDL；及

形成安置在所述第二半导体裸片上且包括BSI读出电路以从所述BSI成像像素中的每一者读出图像数据的第二金属堆叠，及安置在所述第二金属堆叠上以提供到所述FSI读出电路的入口的第二RDL；

其中组合所述第一及第二半导体裸片以形成所述双侧相机组合件包含将所述第一及第二RDL操作性地耦合到所述双侧相机组合件的衬底。

19.根据权利要求16所述的方法，其中所述双侧相机组合件的所述衬底包含印刷电路板PCB。

20.根据权利要求16所述的方法，其进一步包含：

对于每一FSI成像像素，形成在所述光电二极管区域下方安置在所述第一半导体裸片的前侧上且经光学对准以将从所述前侧接收的光聚焦到所述光电二极管区域上的微透镜，及安置在所述微透镜与所述光电二极管区域之间以过滤从所述前侧接收的所述光的滤色器；及

对于每一BSI成像像素，形成在所述光电二极管区域下方安置在所述第二半导体裸片的背侧上且经光学对准以将从所述背侧接收的光聚焦到所述光电二极管区域上的微透镜，及安置在所述微透镜与所述光电二极管区域之间以过滤从所述背侧接收的所述光的滤色器。

Images