CN110419107A - 摄像装置和电子设备 - Google Patents

摄像装置和电子设备 Download PDF

Info

Publication number
CN110419107A
CN110419107A CN201880018106.0A CN201880018106A CN110419107A CN 110419107 A CN110419107 A CN 110419107A CN 201880018106 A CN201880018106 A CN 201880018106A CN 110419107 A CN110419107 A CN 110419107A
Authority
CN
China
Prior art keywords
light shielding
pixel
shielding part
charge
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880018106.0A
Other languages
English (en)
Other versions
CN110419107B (zh
Inventor
熊谷至通
阿部高志
吉田辽人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Study On Half Way Of Thinking
Original Assignee
A Study On Half Way Of Thinking
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Study On Half Way Of Thinking filed Critical A Study On Half Way Of Thinking
Priority to CN202310566481.1A priority Critical patent/CN116741792A/zh
Priority to CN202310565384.0A priority patent/CN116682835A/zh
Publication of CN110419107A publication Critical patent/CN110419107A/zh
Application granted granted Critical
Publication of CN110419107B publication Critical patent/CN110419107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

本发明涉及能够获得更佳的像素信号的摄像装置和电子设备。本发明包括：将接收的光转换为电荷的光电转换部；保持从光电转换部传输的电荷的保持部；和在光电转换部与保持部之间遮挡光的遮光部。光电转换部、保持部和遮光部形成在具有预定厚度的半导体基板中。在将电荷从光电转换部传输至保持部的传输区域中的遮光部被形成为不穿透半导体基板的非穿透遮光部。传输区域之外的遮光部被形成为穿透半导体基板的穿透遮光部。本发明能够应用于摄像元件。

Description

摄像装置和电子设备
技术领域
本发明涉及摄像装置和电子设备，例如，涉及能够获得更好的像素信号的摄像装置和电子设备。
背景技术
诸如互补金属氧化物半导体(CMOS)图像传感器和电荷耦合器件(CCD)的摄像装置广泛用于数码照相机、数码摄像机等。
例如，CMOS图像传感器上的入射光在包括在像素中的光电二极管(PD)中经受光电转换。然后，PD中产生的电荷通过传输晶体管而被传输至浮动扩散部(FD)，并转换成具有根据接收光量而定的电平的像素信号。
同时，在传统CMOS图像传感器中，由于通常采用按顺序逐行读取来自各个像素的像素信号的机制(所谓的滚动快门机制)，有时会由于曝光时间的差异而发生图像失真。
因此，例如，专利文献1公开了一种CMOS图像传感器，其采用通过在每个像素中设置电荷保持部，以同时从所有像素读取像素信号的方案，即所谓的全局快门方案，该CMOS图像传感器具有全像素同步电子快门功能。通过采用全局快门方案，针对所有像素的曝光时间变得相同，使得能够避免图像中出现失真。
引用列表
专利文献
专利文献1：
日本专利申请公开第2008-103647号
发明内容
本发明要解决的技术问题
由于在采用了像素中设置有电荷保持部的构造的情况下像素布局受到限制，因此降低了孔径比，并且存在可能降低PD灵敏度或可能降低PD和电荷保持部的容量的问题。此外，存在如下问题：在保持电荷的同时入射到电荷保持部的光可能产生光学噪声。
考虑到以上情况，提出了本发明，并且能够获得更好的像素信号。
技术问题的解决方案
根据本发明的一个方面的摄像装置包括：光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和遮光部，所述遮光部被构造用于在所述光电转换部和所述保持部之间遮光，其中所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，并且将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部形成为穿透所述半导体基板的穿透遮光部。
根据本发明的一个方面的电子设备包括：摄像装置，包括：光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和遮光部，所述遮光部被构造用于在所述光电转换部和所述保持部之间遮光，其中，所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部形成为穿透所述半导体基板的穿透遮光部；和处理单元，所述处理单元被构造用于处理来自所述摄像装置的信号。
根据本发明的一个方面的摄像装置包括：光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和遮光部，所述遮光部被构造用于在所述光电转换部和所述保持部之间遮光。所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，并且将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部形成为穿透所述半导体基板的穿透遮光部。
根据本发明的一个方面的电子设备包括所述摄像装置。
本发明的有益效果
根据本发明的一个方面，能够获得更好的像素信号。
注意，此处描述的效果不一定是限制性的，并且可以应用本公开所述的任何效果。
附图说明
图1是示出了图像传感器的构造的图。
图2是示出了像素的构造的图。
图3是用于说明反射光的影响的图。
图4是示出了应用本发明的像素的一个实施例的构造的图。
图5是示出了像素的构造的平面图。
图6是示出了像素的构造的横截面图。
图7是用于说明遮光部的图。
图8是用于说明遮光部的深度的图。
图9是用于说明遮光部的深度的图。
图10是示出了像素的另一种构造的平面图。
图11是示出了像素的另一种构造的平面图。
图12是示出了像素的另一种构造的平面图。
图13是示出了像素的另一种构造的平面图。
图14是示出了像素的另一种构造的平面图。
图15是示出了像素的另一种构造的平面图。
图16是示出了像素的另一种构造的平面图。
图17是示出了像素的另一种构造的平面图。
图18是示出了像素的另一种构造的平面图。
图19是示出了像素的另一种构造的平面图。
图20是示出了像素的另一种构造的平面图。
图21是示出了像素的另一种构造的平面图。
图22是示出了像素的另一种构造的平面图。
图23是示出了像素的另一种构造的平面图。
图24是示出了像素的另一种构造的平面图。
图25是示出了像素的另一种构造的平面图。
图26是示出了像素的另一种构造的平面图。
图27是示出了像素的另一种构造的平面图。
图28是示出了像素的共用构造的平面图。
图29是用于说明片上透镜的布置的图。
图30是用于说明片上透镜的布置的图。
图31是用于说明片上透镜的布置的图。
图32是用于说明片上透镜的布置的图。
图33是用于说明片上透镜的布置的图。
图34是用于说明片上透镜的布置的图。
图35是用于说明片上透镜的布置的图。
图36是用于说明片上透镜的布置的图。
图37是用于说明制造像素的图。
图38是用于说明制造像素的图。
图39是用于说明制造像素的图。
图40是用于说明制造像素的图。
图41是用于说明制造像素的图。
图42是用于说明电子设备的构造的图。
具体实施方式
在下文中，将说明用于实施本发明的模式(下文中称为实施例)。
<摄像装置的构造>
图1是示出了作为应用本发明的摄像装置的互补金属氧化物半导体(CMOS)图像传感器的示例性构造的框图。
CMOS图像传感器30包括像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45。像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45形成在未图示的半导体基板(芯片)上。
在像素阵列部41中，单位像素(图2中的像素50)以二维方式排列在矩阵中，每个单位像素包括生成并且在内部累积根据入射光量而定的电荷量的光电荷的光电转换元件。注意，在下文中，可以将根据入射光量而定的电荷量的光电荷简单地描述为“电荷”，并且可以将单位像素简单地描述为“像素”。
此外，在像素阵列部41中，针对矩阵像素阵列的每一行，沿着附图中的水平方向(像素行中的像素的排列方向)形成像素驱动线46，并且针对每列，沿着附图中的垂直方向(像素列中像素的排列方向)形成垂直信号线47。每个像素驱动线46的一端连接到对应于垂直驱动部42的每一行的输出端。
CMOS图像传感器30还包括信号处理部48和数据存储部49。信号处理部48和数据存储部49可以是设置在与CMOS图像传感器30不同的基板上的外部信号处理部，例如，通过数字信号处理器(DSP)或软件进行处理；或者，信号处理部48和数据存储部49可以安装在与CMOS图像传感器30相同的基板上。
垂直驱动部42是包括移位寄存器、地址解码器等的像素驱动部，并且以同时驱动所有像素、各行的像素等的方式驱动像素阵列部41的各个像素。垂直驱动部42包括读取扫描系统、扫出扫描系统或批量扫描和批量传输，但是省略了其具体配置的说明。
读取扫描系统顺序地选择并扫描像素阵列部41的各行的单位像素，以便从单位像素读取信号。在行驱动(滚动快门操作)的情况下，关于扫出，在读取扫描之前的快门速度的时间，通过读取扫描系统对进行读取扫描的读取行进行扫出扫描。此外，在全局曝光(全局快门操作)的情况下，在批量传输之前的快门速度的时间，执行批量扫描。
通过这种扫描，从读取行的单位像素的光电转换元件扫出(复位)不必要的电荷。然后，通过扫出(复位)不必要的电荷来执行所谓的电子快门操作。这里，电子快门操作是丢弃光电转换元件的光电荷并重新开始曝光(开始累积光电荷)的操作。
通过读取扫描系统的读取操作读取的信号对应于在前一个读取操作或电子快门操作之后入射的光量。在行驱动的情况下，从前一个读取操作的读取时刻或者电子快门操作的扫出时刻到当前读取操作的读取时刻的时段是单元像素中的光电荷累积时段(曝光时段)。在全局曝光的情况下，从批量扫出到批量传输的时段是累积时段(曝光时段)。
从由垂直驱动部42选择和扫描的像素行的每个单位像素中输出的像素信号通过每条垂直信号线47被提供给列处理部43。列处理部43针对像素阵列部41的每个像素列对通过垂直信号线47从所选行的每个单元像素中输出的像素信号执行预定的信号处理，并且暂时保持经过信号处理的像素信号。
具体地，列处理部43至少执行噪声去除处理，例如，作为信号处理的相关双采样(CDS)处理。通过由列处理部43执行的相关双采样来去除诸如复位噪声等像素特有的固定模式噪声和放大晶体管的阈值变化。注意，例如，能够使列处理部43除噪声去除处理之外还具有例如模拟-数字(AD)转换功能，并且输出作为数字信号的信号电平。
水平驱动部44包括移位寄存器、地址解码器等，并且顺序地选择与列处理部43的像素列对应的单元电路。通过由水平驱动部44执行的选择和扫描，经过列处理部43进行的信号处理的像素信号被顺序地输出到信号处理部48。
系统控制部45包括产生各种时序信号等的时序发生器，并且基于有时序发生器产生的各种时序信号控制垂直驱动部42、列处理部43、水平驱动部44等的驱动。
信号处理部48至少具有加运算处理功能，并且对从列处理部43输出的像素信号执行各种类型的信号处理，例如加运算处理。当信号处理部48执行信号处理时，数据存储部49临时存储处理所需的数据。
<单位像素的结构>
在下文中，将说明在图1的像素阵列部41中以矩阵方式排列的单位像素50的具体结构。图2是示出了像素50的示例性截面配置的图。
利用图2示出的像素50a，能够防止光泄漏到电荷保持区域68中，并且能够防止产生光学噪声。此外，利用图4中所示的像素50b，能够进一步抑制电荷保持区域68上的光入射(寄生感光度(PLS)：类似于拖尾的现象)(减小了光入射的影响)。
首先，参照图2，将说明具有防止光泄漏到电荷保持区域68中的结构的像素50a的结构。
如图2所示，像素50a具有从图2的下侧按顺序堆叠有配线层61、氧化物膜62、半导体基板63、遮光层64、滤色器层65和片上透镜66的构造。此外，在像素50a中，在半导体基板63中形成PD 51的区域是PD区域67，并且在半导体基板63中形成电荷保持部54的区域是电荷保持区域68。
注意，图像传感器30是所谓的背照式CMOS图像传感器，其中入射光照射在半导体基板63的与前表面相对的后表面(图2中面朝上的表面)上，配线层61在所述前表面处设置在半导体基板63上。
例如，配线层61由设置在其下方的基板支撑件(未示出)支撑，并且具有在层间绝缘膜72中嵌入多个配线71的构造，其中多个配线71执行诸如读取形成在半导体基板63中的PD 51的电荷的处理。
此外，在配线层61中，在PD 51和电荷保持部54之间的区域中经由氧化物膜62在半导体基板63下方布置有构成传输晶体管的TRX栅极73。响应于将预定电压施加至TRX栅极73，累积在PD 51中的电荷被传输到电荷保持部54。
氧化物膜62具有绝缘性并使半导体基板63的表面侧绝缘。在半导体基板63中，形成有构成PD 51的N型区域和构成电荷保持部54的N型区域。
此外，在PD 51和电荷保持部54的背侧形成有表面钉扎层74-1，并且在PD 51和电荷保持部54的前侧形成表面钉扎层74-2。此外，在半导体基板63中，形成有用于分离像素50a和另一相邻像素50a的像素间分离区域75，以围绕像素50a的外周。
通过在高介电常数材料膜77中埋入包括具有遮光特性的材料的遮光部76，形成遮光层64。例如，遮光部76包括诸如钨(W)、铝(Al)或铜(Cu)等材料，并连接到未示出的接地端(GND)。高介电常数材料膜77包括诸如二氧化硅(SiO2)、二氧化铪(HfO2)、五氧化二钽(Ta2O5)或二氧化锆(ZrO2)等材料。
此外，遮光部76包括设置为覆盖半导体基板63的盖部76A，和嵌入在形成于半导体基板63中的垂直凹槽中的嵌入部76B，以围绕PD 51和电荷保持部54。换句话说，盖部76A基本上平行于构成像素50a的每层形成，并且嵌入部76B形成至预定深度以在与盖部76A基本上正交的方向上延伸。
这里，除了遮光部76的嵌入部76B形成在像素间分离区域75中以围绕PD 51和电荷保持部54的构造之外，嵌入部76B可以具有其中例如嵌入部76B形成在电荷保持部54的周边的构造，或者其中嵌入部76B形成在PD 51和电荷保持部54之间的构造。换句话说，至少需要：在PD 51和电荷保持部54之间形成嵌入部76B，并且PD 51和电荷保持部54被嵌入部76B分离。
此外，在遮光部76中，形成用于允许光进入PD 51的开孔76C。换句话说，在与PD 51对应的区域中形成开孔76C，并且由遮光部76遮挡其他区域，例如形成电荷保持部54、FD 55等的区域。
此外，在图2所示的示例中，遮光部76被形成为使得嵌入部76B的一部分穿透半导体基板63。换句话说，遮光部76被形成为使得嵌入部76B在除了PD 51与电荷保持部54之间的区域以外(也就是说，除了用作将电荷从PD 51传输到电荷保持部54的传输路径的区域以为)的区域中穿透半导体基板63。
换句话说，遮光部不能形成在PD 51与电荷保持部54之间的用于电荷传输的区域中，而是通过在该区域外形成嵌入部76B，这可以有效地抑制光从同一像素50a的PD 51以外的区域泄漏到电荷保持部54中。
在下文的说明中，穿透半导体基板63的遮光部76被描述为穿透遮光部76，并且没有穿透半导体基板63的遮光部76被描述为非穿透遮光部76。在图2中，围绕像素50a的遮光部76是穿透遮光部76，并且形成在PD 51与电荷保持部54之间的遮光部76是非穿透遮光部。此外，穿透遮光部76也不穿透设置晶体管的位置或其他位置。
在滤色器层65中，设置有透过与每个像素50a对应的颜色的光的滤光器，并且例如，在每个像素50a中以所谓的拜耳阵列设置透过绿色、蓝色和红色光的滤光器。
片上透镜66是PD51上用于集中入射在像素50a上的入射光的小透镜。
如上所述，像素50a包括遮光部76，其中嵌入部76B至少形成在PD51与电荷保持部54之间。利用这种配置，如图2中的空心箭头所示，即使光从倾斜方向入射并且穿过PD 51，光仍能够被嵌入部76B屏蔽，因此能够防止光泄漏到电荷保持区域68中。因此，能够防止在光泄漏到电荷保持区域68中的情况下可能会产生的光学噪声的产生。
<关于入射到电荷保持区域的光>
对于图2所示的像素50a，由于在倾斜方向上入射，穿过PD 51并且进入电荷保持部54的光被遮光部76遮挡，如上所述，能够防止在光泄漏到电荷保持区域68中的情况下可能会产生的光学噪声的产生。此外，将说明减小由配线层61反射的光的影响。
图3再次示出了图2所示的像素50a。如图3的空心箭头所示，在入射到PD 51中的光中，一些光穿过PD 51并到达配线层61。部分到达配线层61的光被配线71反射并入射到电荷保持部54中。因此，存在如下的可能性：光不仅可以从PD 51侧，而且也可以从配线层61侧入射到电荷保持部54中。
将说明像素50的用于减小来自配线层61侧的光分量的影响从而进一步抑制在光泄漏到电荷保持区域68的情况下可能会产生的光学噪声的生成。
<像素的其它构造>
图4是示出了像素50的另一种构造的图。关于图4及之后的像素50的图，将省略配线层61、遮光层64、滤色器层65和片上透镜66的图示。
当比较图4所示的像素50b和图2所示的像素50a时，电荷保持区域68的构造是不同的。像素50b的电荷保持区域68b以与图2所示的像素50a类似的方式包括表面钉扎层74-1b、电荷保持部54b和表面钉扎层74-2b，但是每层的厚度，特别是电荷保持部54b的厚度是薄的。
图4所示的像素50b的电荷保持部54b的厚度是满足将在下文中进行说明的条件的厚度。假设半导体基板63的厚度是厚度T1，并且T1一半的厚度是厚度T2。假设电荷保持部54b和钉扎层74-1b的厚度是厚度T3。电荷保持部54b和钉扎层74-1b用作用于保持电荷的保持区域(存储器)，并且该存储器的厚度T3形成为等于或小于半导体基板63的厚度的一半的厚度T2。
因此，通过仅将电荷保持部54b和钉扎层74-1b的厚度T3形成为等于或小于半导体基板63的厚度的一半的厚度T2，能够抑制PLS。
再次参照图3，由配线层61反射的光很可能到达电荷保持区域68的上部(图中的上侧)，也即是电荷保持部54的上部(不在配线层61侧的一侧)，并进行光电转换。因此，如图4所示，在电荷保持区域68的上部未设置电荷保持部54的结构能够防止由配线层61反射的光入射到电荷保持部54中。
因此，这种结构能够减小由配线层61反射的光的影响，并且能够预防在光泄漏到电荷保持区域68的情况下可能会产生的光学噪声的生成。
<遮光部的构造>
如上所述，设置遮光部76，特别是设置在PD 51和电荷保持部54b之间的嵌入部76B，能够防止在光穿透PD 51并泄露到电荷保持区域68中的情况下可能会产生的光学噪声的生成。
此外，电荷保持部54b的厚度形成为等于或小于半导体基板63的厚度的一半，使得能够防止在光被配线层61反射并泄露到电荷保持区域68中的情况下可能会产生的光学噪声的生成。
同时，将设置在PD 51和电荷保持部54b之间的嵌入部76B设置为例如不穿透半导体基板63的遮光部76，如图4所示。如果设置在PD 51和电荷保持部54b之间的嵌入部76B形成为穿透半导体基板63，则不能执行从PD 51到电荷保持部54b的电荷传输。因此，设置在PD51和电荷保持部54b之间的嵌入部76B需要具有不妨碍从PD 51到电荷保持部54b的传输的构造。
同时，再次参照图3，如果设置在PD 51和电荷保持部54b之间的嵌入部76B穿透半导体基板63，则认为被配线层61反射的光被嵌入部76B遮挡，并且能够防止光泄漏到电荷保持部54b中。
因此，将说明在不妨碍电荷从PD 51传输到电荷保持部54b的情况下防止被配线层61反射的光泄漏到电荷保持部54b中的嵌入部76B的构造。
图5是从下方(图4中的下侧)观察时，图4所示的像素50b的平面图。图4所示的像素50b是图5所示的箭头A-B的横截面中的像素50b的示意性横截面构造。
OFD 121位于图中的右下方。OFD 121表示连接到PD 51的复位栅极的漏极。OFD121经由OFG栅极122连接到PD 51。
电荷保持区域68b设置在PD 51的上侧上。当从下方观察像素50b时，TRX栅极73b设置在布置有电荷保持区域68b(电荷保持部54b)的区域中。TRX栅极73b被设置用于控制从PD51到电荷保持部54b的电荷传输。
浮动扩散区域125(FD 125)经由TRX栅极73b设置在图中的电荷保持区域68b的左侧上。TRG栅极124被设置用于将电荷从电荷保持部54b传输至浮动扩散区域125。
遮光部76B-1形成在电荷保持区域68b(图中的上侧)的上部中。尽管由于设置了晶体管等而以非穿透方式部分地形成了该遮光部76B-1的两端，但基本上，为了防止像素之间的光泄漏，遮光部76B-1被形成为穿透半导体基板63的穿透遮光部。
同样，遮光部76B-3形成在PD区域67的下部(图中的下侧)，并且布置有晶体管123等的区域是以非穿透方式形成的，但基本上，为了防止像素之间的光泄漏，遮光部76B-3被形成为穿透半导体基板63的穿透遮光部。
穿透遮光部76B-3是设置在像素50b之间的遮光部并且与穿透遮光部76B-1相同，但为了便于说明用不同的附图标记来表示。
遮光部76B-2形成在电荷保持区域68b和PD 51之间的边界部分中。遮光部76B-2将在下文参照图7进行说明。遮光部76B-2的一部分是穿透遮光部，并且其他部分是非穿透遮光部。
此外，布置有图5中左侧的晶体管123的区域中设置的遮光部76B-4，和布置有图5中右侧的OFG栅极122的区域中的遮光部76B-5都是非穿透的。
在像素50b之间，除了布置有晶体管的部分等之外，由穿透遮光部76B遮挡像素之间的光泄漏。此外，遮挡了从PD 51侧泄漏到电荷保持部54b的光，并且除了PD区域67(PD51)和电荷保持区域68b(电荷保持部54b)之间的一些部分之外，穿透的遮光部76B也遮挡了由配线层61反射的光。
换句话说，在图5所示的像素50b中，在除了用于设置晶体管的区域和电荷传输所需的区域之外的区域中形成的遮光部76是穿透半导体基板63的穿透遮光部76B。
图5所示的箭头A-B的横截面中的像素50b的示意性横截面构造是图4所示的像素50b。图5所示的箭头C-D的横截面中的像素50b的示意性横截面构造是图6所示的像素50b。图4示出的像素50b和图6示出的像素50b基本上具有相似的横截面配置，但不同之处在于，在PD 51和电荷保持部54b之间形成的遮光部76B-2是以非穿透方式(图4)还是以穿透方式(图6)形成的。
此外，将参照图7说明设置在PD区域67和电荷保持区域68b之间的遮光部76B-2。晶体管123布置在图中左侧从位置P0到位置P1的区域中，并且设置在该区域中的遮光部76B-2是非穿透的。
在从位置P3到位置P5的布置有PD 51的区域中，设置在从位置P3到位置P4的区域中的遮光部76B-2是穿透的，并且设置在从位置P4到位置P5的区域中的遮光部76B-2是非穿透的。
在图7所示的示例中，穿透遮光部76B-2从位于位置P1和位置P3之间的位置P2开始设置，但是位置P2可以是与位置P3相同的位置。换句话说，穿透遮光部可以从与PD 51的端部相同的位置开始，或者可以从与PD 51的端部不同的位置开始。
在图7中，设置在从位置P5到像素50b的边界位置的位置P6的区域中的遮光部76B-2是非穿透的，位置P5是OFG栅极122的端部的位置。
因此，设置在PD区域67和电荷保持区域68b之间的遮光部76B-2的一部分形成为穿透半导体基板63的穿透遮光部，并且设置在布置有晶体管等的区域和用于将电荷从PD 51传输至电荷保持部54b的区域中的遮光部76B-2形成为未穿透半导体基板63的非穿透遮光部。
通过使设置在PD区域67和电荷保持区域68b之间的遮光部76B-2的一部分成为穿透遮光部，能够防止被配线层61反射的光泄漏到电荷保持部54b中。
此外，由于用于将电荷从PD 51传输到电荷保持部54b的部分是非穿透遮光部，因此不会妨碍传输。换句话说，从位置P4到位置P5的区域是非穿透遮光部，并且能够从该开孔进行传输。例如，当从PD 51的端部的位置P3到OFG栅极122的端部的位置P5的尺寸为1时，该开孔至少需要被形成为具有1/5或者更大的尺寸。
此外，例如，形成在开孔的一部分中的遮光部76B-2(非穿透遮光部76-2)至少需要被形成到如图8和图9所示的深度处。在图8和图9中，如图4所示，半导体基板63的厚度是厚度T1，并且半导体基板63的厚度的一半是厚度T2。
如图8所示，非穿透遮光部76B-2的深度T11可以比厚度T2更深，其中厚度T2是半导体基板63的厚度的一半。换句话说，在图8所示的示例中，非穿透遮光部76B-2的挖掘量大于作为半导体基板63的厚度的一半的厚度T2。
或者，如图9所示，非穿透遮光部76B-2的深度T12可以比作为半导体基板63厚度的一半的厚度T2浅。换句话说，在图9所示的示例中，非穿透遮光部76B-2的挖掘量小于作为半导体基板63厚度的一半的厚度T2的量。
在设置非穿透遮光部76B-2以抑制PLS的情况下，需要进行P型离子注入以确保非穿透遮光部76B-2中的孔。为此，如图8所示，在非穿透遮光部76B-2的挖掘量被设定为挖掘半导体基板63的膜厚度的一半以上的情况下，能够增强抑制PLS的效果，但是存在降低从PD51到电荷保持部54b的电荷传输特性的可能性。
同时，如图9所示，在非穿透遮光部76B-2的挖掘量被设定为仅挖掘半导体基板63的膜厚度的一半以下的情况下，存在以下可能性：降低了抑制PLS的效果，但是能够在不降低从PD 51到电荷保持部54b的电荷传输特性的情况下提供电荷。
由于传输特性与饱和电子的数量具有权衡关系，因此考虑抑制PLS和饱和电子的数量之间的平衡，并且设计非穿透遮光部76B-2的挖掘量，以获得像素50b所需的性能。
<像素的其它构造>
将说明像素50的其它构造。
图10是示出了像素50的另一种构造的平面图。相比之下，图10所示的像素50c与图5所示的像素50b的不同之处在于，在PD区域67和电荷保持区域68b(电荷保持部54b)之间形成的遮光部76B-2c全部形成为非穿透遮光部，并且其他部分是相同的。
用相似的附图标记表示与图5所示的像素50b的部分类似的部分，并且将省略其说明。此外，在下面的说明中，同样将使用类似的附图标记来说明与图5所示的像素50b的部分类似的部分。
如参照图4所述，通过形成薄的电荷保持部54b，能够抑制被配线层61反射的光的影响(能够抑制PLS)，并且因此即使形成在PD 51和电荷保持部54b之间的所有遮光部76c-2形成为非穿透遮光部，也能够抑制PLS。
然而，图10所示的像素50c具有的抑制PLS的性能可能低于参照图5等所述的像素50b的性能。同时，利用这种配置，从PD 51到电荷保持部54b的传输相比于参照图5等所述的像素50b更有利之处在于W长度增加。
此外，在如图11所示的像素50d中，形成在像素50之间的所有遮光部76d-1d和遮光部76d-3d可以形成为非穿透遮光部。在图11所示的像素50db中，形成的所有遮光部76都是非穿透遮光部。
在图11所示的像素50d的构造中，抑制PLS的性能可能低于图10所示的像素50c，但是由于没有混合非穿透遮光部和穿透遮光部，则不需要在制造时分别生产非穿透遮光部和穿透遮光部，从而能够减少制造工序。
图12是示出了像素50的另一种构造的平面图。相比之下，图12所示的像素50e与图5所示的像素50b的不同之处在于，删除了形成在PD区域67之间的遮光部76B-4和遮光部76B-5，并且其他部分是相同的。
形成在PD区域67之间的遮光部76B-4和遮光部76B-5有效地抑制了当光从一个PD51泄漏到另一个PD 51中时产生的混色，但是从防止光从PD 51泄露到电荷保持部54b和来自配线层61的光泄露的角度而言，可以删除遮光部76B-4和遮光部76B-5。可以根据需要形成在PD区域67之间形成的遮光部76B-4和遮光部76B-5。
图13是示出了像素50的另一种构造的平面图。相比之下，图13所示的像素50f与图5所示的像素50b的不同之处在于，在电荷保持区域68b之间也形成有遮光部76B-6和遮光部76B-7，并且其他部分是相同的。
因为设置了TRX栅极73b和TRG栅极124，形成在电荷保持区域68b之间的遮光部76B-6和遮光部76B-7是非穿透遮光部。
在电荷保持区域68b之间也设置了遮光部76，使得能够防止光从一个电荷保持区域68b泄漏到另一个电荷保持区域68b，并且能够更多地抑制PLS。
图14是示出了像素50的另一种构造的平面图。相比之下，图14所示的像素50g与图5所示的像素50b的不同之处在于，电荷保持区域68g设置在相对于PD区域67g偏移半个间距(pitch)的位置处。
图14示出了彼此相邻的PD区域67g-1和PD区域67g-2。将累积在PD区域67g-1中的电荷传输到形成在TRX栅极73g-1下方的电荷保持区域68g-1。PD区域67g-1和电荷保持区域68g-1设置在偏移半个间距的位置处。
通过将电荷保持区域68g-1设置在相对于PD区域67g-1偏移半个间距的位置处，可以将TRG栅极124g-1设置在电荷保持区域68g-1(TRX栅极73g-1)的中心部分。设置在电荷保持区域68b-1的中心部分中的TRG栅极124g-1能够缩短电荷保持区域68b-1中的传输长度，并且能够提高传输效率。
图15是示出了像素50的另一种构造的平面图。相比之下，图15所示的像素50h与图14所示的像素50g的不同之处在于，删除了形成在PD 51之间的遮光部76B-4-1(遮光部76B-4-2)和遮光部76B-5-1(遮光部76B-5-2)，并且其他部分是相同的。
删除了形成在PD 51之间的遮光部76B-4和76B-5的构造与图12所示的像素50e相似，并且像素50e的PD区域67g和电荷保持区域68g设置在偏移半个间距的位置处，从而获得了图15所示构造的像素50h。
如在图12所示的像素50e和图15所示的像素50h中，在PD 51(图14)之间形成的遮光部76B-4和遮光部76B-5在抑制PD 51之间的混色方面是有效的，但是从防止光从PD 51泄露到电荷保持部54h和来自配线层61的光泄露的角度而言，可以删除遮光部76B-4和遮光部76B-5。必要时可以形成在PD 51之间形成的遮光部76B-4和遮光部76B-5。
图16是示出了像素50的另一种构造的平面图。相比之下，图16所示的像素50i与图14所示的像素50g的不同之处在于，在电荷保持区域68i之间形成有遮光部76B-6-1(遮光部76B-6-2)和遮光部76B-7-1(遮光部76B-7-2)，并且其他部分是相同的。
在电荷保持区域68i之间增加了遮光部76B-6-1(遮光部76B-6-2)和遮光部76B-7-1(遮光部76B-7-2)的构造与图13所示的像素50f相似，并且电荷保持区域68f设置在相对于像素50f的PD区域67f偏移半个间距的位置处，从而获得了图16所示配置的像素50i。
如在图13所示的像素50f和图16所示的像素50i中，在电荷保持区域68i之间也设置有遮光部76，能够防止光从一个电荷保持区域68i泄漏到另一个电荷保持区域68i，并且能够更多地抑制PLS。
图17是示出了像素50的另一种构造的平面图。图17所示的像素50j与图5中所示的像素50b的不同之处在于，增加了TRY栅极201j，并且其它构造是相似的。
图17所示的单位像素50j的TRY栅极201j用作防止电荷从电荷保持区域68j回流到PD区域67的栅极，并且如图17所示，TRY栅极201j设置在PD区域67和TRX栅极73j之间。
设置TRY栅极201j，当将电荷从PD 51传输到电荷保持部54j时，TRY栅极201j导通，并且之后断开，使得电荷不回流到PD 51中，从而防止了电荷回流到PD 51。
此外，TRY栅极201j具有累积电荷的存储功能。TRY栅极201j的存储功能可以设置在电荷保持区域68j中，或者可以与电荷保持区域68j分开地设置。
在具有这种构造的像素50j中，当电荷从PD 51传输至电荷保持部54j时，TRY栅极201j用作栅极，并且还可以用作用于防止电荷从电荷保持部54j回流到PD 51的栅极。
此外，当电荷从PD 51j传输至电荷保持部54j时，TRX栅极201j用作栅极，并且还用作用于使电荷保持部54j保持电荷的栅极。
图18是示出了像素50的另一种构造的平面图。与图17所示的像素50j一样，图18所示的像素50k包括TRY栅极201k，并且如图14所示的像素50g，像素50k具有电荷保持区域68k相对于PD区域67k偏移半个间距的构造。
在图18所示的像素50k中，TRY栅极201k-1设置在PD 51-1的右上部，并且TRX栅极73k-1设置在TRY栅极201k-1的右侧。在这种布置的情况下，像素50k-1的TRX栅极73k-1位于像素50k-1右侧的像素50k-2的左上部。
因此，可以具有TRX栅极73k-1位于相邻像素50k上的构造。在这种布置的情况下，通过设置在右上部的TRY栅极201k-1，将来自PD 51k-1的电荷传输至设置在TRY栅极201k-1左侧的TRX栅极73k-1。
图19是示出了像素50的另一种构造的平面图。与图17所示的像素50j一样，图19所示的像素50m包括TRY栅极201m，但其布局是不同的。
在图19所示的像素50m中，在横向方向上从右侧依次设置TRY栅极201m、TRX栅极73m和TRG栅极124m。此外，在图19所示的示例中，TRY栅极201m、TRX栅极73m和TRG栅极124m布置在彼此远离的位置处。因此，可以将各个栅极设置在在横向方向上离开的位置处。
图20是示出了像素50的另一种构造的平面图。与图19所示的像素50m一样，图20所示的像素50n包括TRY栅极201n，并且与图14所示的像素50g一样，像素50n具有其中电荷保持区域68n相对于PD区域67n偏移半个间距的构造。
在图20所示的像素50n中，TRY栅极201n-1设置在PD 51-1的右上部，并且TRX栅极73n-1设置在TRY栅极201n-1的中间。此外，TRG栅极124n-1设置在TRX栅极73n-1的上部中心处，并且FD 125n-1设置在TRG栅极124n-1的中央部。
因此，像素50还可以包括TRY栅极201。
同时，如上所述，非穿透遮光部，例如，再次参照图7，从位置P4到位置P6的遮光部76B-2形成为非穿透遮光部。但是，由于需要P型离子注入以确保该非穿透遮光部中的孔，因此存在降低从PD 51到电荷保持部54的传输效率的可能性。因此，下文说明设计从PD 51读取的布局。
图21至图26是具有设计了从PD 51读取的布局的像素50的平面图。图21至图26中的每一个所示的像素50以位于非穿透遮光部中的栅极向PD 51侧突出的方式形成。
图21是示出了像素50的另一种构造的平面图。图21所示的像素50p具有与图5所示的像素50b相同的构造，但不同之处在于，TRX栅极73p突出到PD 51中。换句话说，在图21所示的像素50p中，TRX栅极73p在以非穿透方式形成的遮光部76B-2的区域中以向PD 51侧突出的形状形成。
因此，当TRX栅极73p形成为向PD 51侧突出的形状时，像素50p的横截面如图4所示。再次参照图4，TRX栅极73b也形成在PD 51的下侧。
因此，除了覆盖电荷保持区域68之外，TRX栅极73可以形成为延伸到PD区域67侧的形状。此外，延伸的部分可以是遮光部76为非穿透的部分，换句话说，可以是为了从PD 51传输至电荷保持部54而打开的开孔。
图22是示出了像素50的另一种构造的平面图。图22所示的像素50q具有与图15所示的像素50h相同的构造，但不同之处在于，TRX栅极73q突出到PD 51中。TRX栅极73q以与图21所示的像素50p相同的方式形成为突出到PD 51中的形状，并且在以非穿透方式形成的遮光部76B-2的区域中，TRX栅极73q被形成为向PD 51侧突出的形状。
图23是示出了像素50的另一种构造的平面图。图23所示的像素50r具有与图17所示的像素50j相同的构造并且包括TRY栅极201r，但是不同之处在于，TRY栅极201Y突出到PD51中。TRY栅极201r以与图21所示的像素50p相同的方式形成为突出到PD 51中的形状，并且在以非穿透的方式形成的遮光部76B-2的区域中，TRY栅极201r被形成为突出到PD 51侧的形状以代替TRX栅极73p(图21)。
注意，同样在图23所示的像素50r的构造的情况下，截面图示出了与图4所示的像素50b类似的构造，并且在该构造中，TRX栅极73b的一部分是TRY栅极201r，并且TRY栅极201r形成在PD 51的下侧。因此，除了覆盖电荷保持区域68之外，TRY栅极201可以形成为延伸到PD区域67侧的形状。此外，延伸的部分可以是非穿透的遮光部76的一部分，换句话说，可以是为了从PD 51传输至电荷保持部54而打开的开孔。
图24是示出了像素50的另一种构造的平面图。图24所示的像素50s具有与图18所示的像素50k相同的构造并且包括TRY栅极201s，但不同之处在于，TRY栅极201s突出到PD51中。TRY栅极201s以与图23所示的像素50r相同的方式而被形成为突出到PD 51中的形状，并且在以非穿透方式形成的遮光部76B-2的区域中，TRY栅极201s以向PD 51侧突出的形状形成。
图25是示出了像素50的另一种构造的平面图。图25所示的像素50t具有与图19所示的像素50m相同的构造并且包括TRY栅极201t，但不同之处在于，TRY栅极201t突出到PD51中。TRY栅极201t以与图23所示的像素50r相同的方式形成为突出到PD 51中的形状，并且在以非穿透方式形成的遮光部76B-2的区域中，TRY栅极201t以向PD 51侧突出的形状形成。
图26是示出了像素50的另一种构造的平面图。图26所示的像素50u具有与图20所示的像素50n相同的构造并且包括TRY栅极201u，但不同之处在于，TRY栅极201u突出到PD51中。TRY栅极201u以与图24所示的像素50s相同的方式形成为突出到PD 51中的形状，并且在以非穿透方式形成的遮光部76B-2的区域中，TRY栅极201u以向PD 51侧突出的形状形成。
因此，形成突出到PD区域67中的栅极，能够防止降低从PD 51到电荷保持部54的传输效率。
<关于晶体管的构造>
因此，在应用本发明的像素50中，在形成在PD区域67和电荷保持区域68之间的遮光部76B-2中，设置有晶体管的部分和用于将电荷从PD部51传输至电荷保持部54的部分形成为非穿透遮光部，并且其他部分形成为穿透遮光部。例如，作为形成为非穿透遮光部的晶体管123，设置如图27所示的晶体管作为一个示例。
在晶体管123的区域中，设置有复位(RST)晶体管301、放大(AMP)晶体管302和选择(SEL)晶体管303。
复位晶体管301连接在未示出的电源Vrst和FD 125之间，并通过将驱动信号RST施加到栅电极来复位FD 125。放大晶体管302的漏电极连接到未示出的电源Vdd，其栅电极连接到FD 125并读取FD 125的电压。
例如，选择晶体管303的漏电极连接到放大晶体管302的源电极，选择晶体管303的源电极连接到垂直信号线，并且驱动信号SEL施加到栅电极，以选择应被读取像素信号的像素50。注意，可以采用其中选择晶体管303连接在电源Vdd和放大晶体管302的漏电极之间的构造。
此外，还可以采用其中多个像素50共用晶体管123的构造。图28示出了在多个像素50共享晶体管123的情况下的构造。
图28示出了其中2×2的四个像素共用晶体管123的构造，并且示出了将上述复位晶体管301、放大晶体管302和选择晶体管303设置为晶体管123的情况。此外，图28所示的示例示出了一个像素具有图5所示的像素50b的构造的情况。
复位晶体管301布置为在像素50b-1与像素50b-2之间横跨像素50b-1的遮光部76B-2-1的非穿透遮光部的一部分和像素50b-2的遮光部76B-2-2的非穿透遮光部的一部分。
放大晶体管302设置在像素50b-1和像素50b-2之间。选择晶体管303设置在像素50b-3和像素50b-4之间。
伪部(dummy)331可以设置为在像素50b-3和像素50b-4之间横跨像素50b-3的遮光部76B-2-3的非穿透遮光部的一部分和像素50b-4的遮光部76B-2-4的非穿透遮光部的一部分。当希望确保对称性等时，设置伪部331。此外，可以设置用于切换转换效率的晶体管代替伪部331。
因此，图28所示的示例具有其中四个像素50b共用复位晶体管301、放大晶体管302和选择晶体管303的构造。
因此，其中多个像素共用晶体管123的构造可以扩大分配给一个晶体管的区域。扩大分配给一个晶体管的区域允许能够延长晶体管的源极和漏极之间的距离的构造，以及能够防止泄漏的构造。
此外，如图28所示，能够分别划分并设置复位晶体管301、放大晶体管302和选择晶体管303。例如，划分(分离)和设置这些晶体管，使得能够增大放大晶体管302的L长度并能够减少随机噪声。
此外，其中多个像素共用晶体管123的构造能够实现小型化。
<关于片上透镜的布置位置>
接下来，将说明片上透镜66的布置位置。
图29至图36中的各者是用于说明片上透镜66的布置位置的图，并且是像素50的平面图。在图29至图36(除了图34)中，以图5所示的像素50b为例进行说明，但是下文的说明也能够应用于其它像素50。
此外，在图29至图36中，为了便于说明，与上述情况一样，使用从配线层61侧观察的平面图，并且在平面图中示出了片上透镜66，但是片上透镜66是设置在入射侧。
此外，参照图29所示的像素50b，例如，如参照图4所述，遮光部76的盖部76A形成在电荷保持区域68b上，以遮挡入射光，并且该遮光部76(盖部76A)也设置在设置有片上透镜66的一侧，但是为了便于说明，当从配线层61侧观察时，通过在平面图上叠印的图示来进行说明。
在图29所示的像素50b中，片上透镜66被布置为使得聚光直径的中心位于PD区域67(PD 51)的中央部中。
注意，在图29至图36中，尽管用圆形表示片上透镜66，但是圆形的尺寸不表示片上透镜66的尺寸，而表示片上透镜66的聚光直径的大小。因此，例如，尽管如图29中的圆形所示的片上透镜66被图示与PD区域67相符合，其实是聚光直径与PD区域67相符合，并且片上透镜66本身大于PD区域67。
例如，被遮挡的电荷保持区域68设置在PD区域67的旁边，并且片上透镜66也可以形成在电荷保持区域68中。换句话说，片上透镜66本身可以形成为很大。
在图29所示的像素50b中，PD区域67不被遮光部76遮挡而是敞开的。该敞开区域是开口区域401a。例如，开口区域401a对应于图4所示的像素50b的开孔76C。形成具有最大区域的开口区域401a，以确保灵敏度。然后，设置片上透镜66，使得片上透镜66a(的聚光直径)的中心与开口区域401a的中心一致。
在图30所示的像素50b中，开口区域401a很小。在图30所示的像素50b中，设置片上透镜66b，使得片上透镜66b(的聚光直径)的中心与PD区域67的中心一致，并且仅其中配合有片上透镜66b的聚光直径的区域是开口区域401b。
因此，通过将开口区域401b缩小到光能够被片上透镜66b集中的区域，能够假设稍微降低了焦距比数灵敏度(F-number sensitivity)，但是由于能够切割无用的PLS分量，因此能够进一步抑制PLS分量的影响。
图31是用于说明片上透镜66的另一布置位置的图。在图31所示的像素50b中，与图29所示的像素50b中一样，形成具有最大区域的开口区域401c，以确保灵敏度。然后，设置片上透镜66c，使得片上透镜66c(的聚光直径)的中心位于图中开口区域401c的左侧。
片上透镜66c设置在尽可能远离将电荷从PD 51传输至电荷保持部54的传输部的位置处，换句话说，以非穿透方式形成的遮光部76B-2进行传输，片上透镜66c的聚光直径的位置与开口区域401c相符合。因此，通过将片上透镜66c设置在远离非穿透遮光部(传输部)的位置，可以改善PLS。
在图32所示的像素50b中，开口区域401c小。在图32所示的像素50b中，片上透镜66d被布置为使得片上透镜66d(聚光直径)的中心远离将电荷从PD 51传输至电荷保持部54的传输部，并且仅其中片上透镜66d的聚光直径符合的区域是开口区域401d。
因此，通过将开口区域401d缩小到光能够被片上透镜66d集中的区域，能够假设稍微降低了焦距比数灵敏度，但是由于能够切除无用的PLS分量，因此可以进一步抑制PLS分量的影响。
例如，如图29和图30所示的像素50b中，在将片上透镜66设置在PD区域67的中心部中的情况下，能够在将像素50b排列成阵列的同时保持光学对称性。然而，如图31和图32所示，在将片上透镜66设置在偏离PD区域67的中心部的部分中的情况下，在一些布置中保持光学对称性，并且在其它布置中不保持光学对称性。
因此，如图32所示，下文将参照图33至图36说明如下情况：片上透镜66设置在偏离PD区域67的中心部的部分，将像素50b排列成阵列，并且开口区域401缩小为片上透镜66的聚光直径。
在图33至图36中，从排列成阵列的像素组中提取并显示四个2×2的像素。此外，图33和图34所示的示例是当像素布置经过周期性扩展(周期扩展)时的图。此外，图35和图36所示的示例是当将像素布置折叠和展开(镜面展开)时的图。
图33所示的示例示出了在横向方向上排列像素50b的情况，在横向方向上相邻的像素50b中，例如在像素50b-1和像素50b-2中，设置OFG栅极122的区域和设置晶体管123的区域彼此相邻。
在像素50b以这种方式排列成阵列的情况下，各个像素50b的相同之处在于：开口区域401d设置在像素50b的左下侧，并且片上透镜66d形成在开口区域401d中。因此，图33所示的示例是保持光学对称性的示例性布置。
图34所示的示例的不同之处在于，图33所示的示例中的像素50b具有PD区域67和电荷保持区域68偏移半个间距的构造。即使PD区域67和电荷保持区域68偏移半个间距，PD区域67的布置仍类似于图33所示的PD区域67的布置。
因此，以阵列布置的各个像素50b的相同之处在于，开口区域401d设置在像素50b的左下侧，并且片上透镜66d形成在开口区域401d中。因此，图33所示的示例是保持光学对称性的示例性布置。
图35示出了在垂直方向上排列像素50b的示例。此外，图35所示的示例示出了如下情况：在垂直方向上相邻的像素50b中，例如在像素50b-1和像素50b-3中，布置有晶体管123的区域彼此相邻。
在将像素50b以这种方式排列成阵列的情况下，例如，在像素50b-1的左下侧设置开口区域401d，并且在开口区域401d-1中形成片上透镜66d-1。在垂直方向上与像素50b-1相邻的像素50b-3中，在左上侧设置开口区域401d-3，并且在开口区域401d-3中形成片上透镜66d-3。
在图35所示的示例中，当观察垂直相邻的像素50b时，片上透镜66设置在像素50b中的位置是不同的。因此，图35所示的示例是不保持光学对称性的示例性布置。
图36示出了在横向方向上排列的像素50b的示例。此外，图36所示的示例示出了如下情况：在横向方向上相邻的像素50b中，例如在像素50b-1和像素50b-2中，布置有晶体管123的区域彼此相邻。
在将像素50b以这种方式排列成阵列的情况下，例如，在像素50b-1的右下侧设置开口区域401d，并且在开口区域401d-1中形成片上透镜66d-1。在横向方向上与像素50b-1相邻的像素50b-2中，在左下侧设置开口区域401d-2，并且在开口区域401d-2中形成片上透镜66d-2。
在图36所示的示例中，当观察在横向方向上相邻的像素50b时，片上透镜66布置在像素50b中的位置是不同的。因此，图36所示的示例是不保持光学对称性的示例性布置。
图35和图36所示的不保持光学对称性的片上透镜66的示例性布置具有多个像素50b可以共用晶体管的优点。图36中所示的像素50b-1至像素50b-4以与图28中所示的像素50b-1至像素50b-4类似的方式布置。图28是示出了四个像素共用复位晶体管301、放大晶体管302和选择晶体管303的构造的图。
因此，可以将图36所示的片上透镜66的布置应用到图28中所示的多个像素50b共用晶体管的构造。在如图36所示的设置片上透镜66且多个像素50b共用晶体管的构造的情况下，如参照图28所述的情况，能够增大分配给一个晶体管的区域，能够防止泄漏，能够增加放大晶体管302的L长度，能够减少随机噪声，并且能够实现小型化。
此外，通过增大分配给PD 51和电荷保持部54的区域，能够增加饱和电子的数量(动态范围)。然而，如上所述，由于不能保持光学对称性，并且可能降低灵敏度和空间分辨率，因此在某些产品中可能会降低它们，并且在某些情况下必须视情况采用不会降低它们的信号处理等。
<关于制造>
将参照图37至图41说明上述像素50的制造。这里，将以制造像素50b的情况为示例继续进行说明。
首先，在图37所示的像素50b中，将说明在箭头A-B的横截面中制造像素50b的过程。
在步骤S11中，设置SOI基板。这里，将以使用SOI基板且电荷累积层是n型的情况作为示例进行说明，但是也可以将本发明应用于使用块状基板且电荷累积层是p型的情况。
此外，在步骤S11中，还通过离子注入形成晶体管的阱。此外，还形成蚀刻停止层501。
在步骤S12中，通过离子注入形成作为n型区域的PD 51和电荷保持部54b。在电荷保持区域68b中产生p型区域的情况下，在步骤S12中产生p型区域。
在步骤S13中，形成了OFG栅极122和TRX栅极73。例如，通过CVD的多晶硅沉积和光刻的图案化来形成这些晶体管的栅极部分。
在步骤S14中，通过离子注入形成空穴累积二极管(HAD)。通过在PD 51中生成p型钉扎层74-1来形成HAD。通过形成HAD能够显著地抑制暗电流。
在步骤S15中，通过离子注入形成作为n型区域的OFD 121。
此外，在步骤S16中，堆叠配线层61。
在步骤S17中(图39)，在配线层61的表面侧上形成粘合层，在层叠支撑基板502之后，如步骤S18所示，将装置整体翻转过来，并且通过物理研磨对半导体基板63的后表面进行研磨。
在步骤S19中，通过湿法蚀刻来蚀刻半导体基板63的蚀刻停止层501的后侧上的层。此时，通过用包含高浓度p型杂质的蚀刻停止层501停止蚀刻，以露出蚀刻停止层501。
此外，在去除蚀刻停止层501之后，通过化学机械研磨(CMP)方法抛光半导体基板63的后表面，从而使半导体基板63的后侧变薄。
因此，在形成PD区域67和电荷保持区域68之后，形成了遮光部76。在遮光部76形成的说明中，如图40所示，以通过箭头C-D切割相邻像素50b-1和像素50b-2时的横截面为例进行说明。
如步骤S20所示(图41)，在上述步骤中，形成了像素50b-1的PD 51-1和电荷保持部54-1以及像素50b-2的PD 51-2。
在步骤S21中，稍微挖掘与将穿透的遮光部76对应的部分。将穿透的遮光部76是图40所示的位于像素50b-1下方的遮光部76B-3和位于像素50b-1上方的遮光部76B-1。如图41所示，稍微挖掘将成为穿透遮光部76B的PD 51-1的左侧和电荷保持部54-1的右侧的各者。
在步骤S22中，挖掘非穿透遮光部76和穿透遮光部76。进一步挖掘已经挖掘了一些的穿透遮光部76，使其成为穿透的。
在步骤S23中，通过用诸如钨等金属填充挖掘部，以形成遮光部76。
注意，在挖掘中，在半导体基板63的后表面上首先形成抗蚀剂后，对抗蚀剂层进行曝光和显影，使得在将要形成遮光部76的嵌入部76B的区域中形成开孔。然后，使用抗蚀剂层作为掩模进行干法蚀刻，以形成沟槽部。通过重复该过程，形成非穿透沟槽部和穿透沟槽部。
此外，在沟槽部的侧表面和底表面以及半导体基板63的后表面上沉积高介电常数材料膜77。随后，遮光部76从高介电常数材料膜77的后侧沉积在后表面上和沟槽部84中。
通过该工艺，在高介电常数材料膜77的后侧上形成盖部76A，并且形成了其中在沟槽部84内形成嵌入部76B的遮光部76。
例如，通过使用钨作为材料进行化学气相沉积(CVD)而形成遮光部76。然后，通过干法蚀刻处理遮光部76，以打开开孔76C。此后，例如，使用原子层沉积(ALD)方法，以相对于遮光部76堆叠和平坦化高介电常数材料膜77。
此后，使用常规方法形成滤色器层65和片上透镜66。因此，制造了像素50b。
本发明能够减少不必要的光分量的影响。此外，能制造能够减少不必要的光分量的影响的像素。
<电子设备>
本发明不限于应用于摄像装置，也可应用于在图像获取单元(光电转换部件)中使用摄像装置的所有电子设备，包括诸如数码照相机和摄像机等摄像装置、诸如移动电话等具有摄像功能的移动终端装置、以及在图像读取器中使用摄像装置的复印机等。注意，在某些情况下，使用安装在电子设备上的模块化形式(也就是相机模块)作为摄像装置。
图42是示出了作为本发明的电子设备的一个示例的摄像装置的示例性配置的框图。如图42所示，本发明的摄像装置600包括包含透镜组601等的光学系统、摄像装置602、作为相机信号处理部的数字信号处理器(DSP)电路603、帧存储器604、显示装置605、记录装置606、操作系统607、电源系统608等。
然后，使用如下构造：其中，DSP电路603、帧存储器604、显示装置605、记录装置606、操作系统607和电源系统608经由总线609彼此连接。中央处理器(CPU)610控制摄像装置600中的每个单元。
透镜组601接收来自对象的入射光(图像光)并在摄像装置602的成像表面上形成图像。摄像装置602将由透镜组601在成像表面上形成的图像的入射光的光量转换为像素单元中的电信号，并输出电信号作为像素信号。可以使用根据上述实施例的摄像装置(图像传感器)作为该摄像装置602。
显示装置605包括诸如液晶显示装置或有机电致发光(EL)显示装置的面板型显示装置，并且显示由摄像装置602成像的运动图像或静止图像。记录装置606将由摄像装置602成像的运动图像或静止图像记录在诸如录像带或数字通用光盘(DVD)等记录介质上。
操作系统607在用户的操作下发出用于摄像装置所具有的各种功能的操作命令。电源系统608适当地向DSP电路603、帧存储器604、显示装置605、记录装置606和操作系统607提供各种电源，这些电源用作这些供电目标的操作电源。
这种摄像装置600可以应用于诸如摄像机、数码照相机和移动电话等移动装置的相机模块。然后，在该摄像装置600中，可以将根据上述实施例的摄像装置用作摄像装置602。
在本说明书中，系统表示包括多个装置的整个设备。
注意，本说明书中说明的效果仅是说明性的而非限制性的，并且可以产生其它效果。
注意，本发明的实施例不限于上述实施例，并且在不脱离本发明的精神的情况下可以进行各种修改。
注意，本发明也可以具有以下构造。
(1)
一种摄像装置，包括：
光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；
保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和
遮光部，所述遮光部被构造用于在所述光电转换部与所述保持部之间遮光，
其中，所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，并且
将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部被形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部被形成为穿透所述半导体基板的穿透遮光部。
(2)
根据(1)所述的摄像装置，其中，
当所述光电转换部的一条边的长度为1时，所述非穿透遮光部的长度为1/5或更大。
(3)
根据(1)或(2)所述的摄像装置，其中，
所述非穿透遮光部形成在所述半导体基板的厚度的一半以上的深度处。
(4)
根据(1)或(2)所述的摄像装置，其中，
所述非穿透遮光部形成在所述半导体基板的厚度的一半以下的深度处。
(5)
根据(1)至(4)中任一项所述的摄像装置，还包括OFG栅极，其中，
所述非穿透遮光部形成在布置有所述OFG栅极的一侧。
(6)
根据(1)至(5)中任一项所述的摄像装置，其中，
所述保持部设置在相对于所述光电转换部偏移半个间距的位置处。
(7)
根据(1)至(6)中任一项所述的摄像装置，还包括
防回流栅极，所述防回流栅极被构造用于防止所述电荷从所述保持部回流至所述光电转换部。
(8)
根据(7)所述的摄像装置，其中，
所述防回流栅极是所述非穿透遮光部的一部分并且被形成为向所述光电转换部侧突出的形状。
(9)
根据(1)至(6)中任一项所述的摄像装置，其中，
控制所述电荷从所述光电转换部传输至所述保持部的传输控制栅极在所述非穿透遮光部的一部分中以向所述光电转换部侧突出的形状而形成。
(10)
根据(1)至(9)中任一项所述的摄像装置，其中，
设置有片上透镜以使所述片上透镜的中心位于所述光电转换部的中央部中。
(11)
根据(1)至(9)中任一项所述的摄像装置，其中，
所述片上透镜设置在所述光电转换部上的远离所述非穿透遮光部的位置处。
(12)
根据(10)或(11)所述的摄像装置，其中，
所述遮光部形成在除了与所述光电转换部上的所述片上透镜的聚光直径相符的区域之外的区域中。
(13)
根据(10)至(12)中任一项所述的摄像装置，其中，
当排列成阵列时，所述片上透镜被布置为能够保持光学对称性。
(14)
根据(1)至(13)中任一项所述的摄像装置，其中，
形成在像素之间的所述遮光部穿透所述半导体基板。
(15)
一种电子设备，包括：
摄像装置，所述摄像装置包括：
光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；
保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和
遮光部，所述遮光部被构造用于在所述光电转换部与所述保持部之间遮光，
所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，
将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部被形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部被形成为穿透所述半导体基板的穿透遮光部；和处理单元，所述处理单元被构造用于处理来自所述摄像装置的信号。
附图标记列表
30 摄像装置
50 像素
51 PD
54 电荷保持部
61 配线层
62 氧化物层
63 半导体基板
64 遮光层
65 滤色器层
66 片上透镜
71 配线
72 层间绝缘膜
73 TRX栅极
74 表面钉扎层
75 像素间分离区域
76 遮光部
77 高介电常数材料膜
121 OFD
122 OFG栅极
123 晶体管
124 TRG栅极
125 FD
301 复位晶体管
302 放大晶体管
303 选择晶体管

Claims (15)

1.一种摄像装置，包括：
光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；
保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和
遮光部，所述遮光部被构造用于在所述光电转换部与所述保持部之间遮光，
其中，所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，并且
将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部被形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部被形成为穿透所述半导体基板的穿透遮光部。
2.根据权利要求1所述的摄像装置，其中，
当所述光电转换部的一条边的长度为1时，所述非穿透遮光部的长度为1/5或更大。
3.根据权利要求1所述的摄像装置，其中，
所述非穿透遮光部形成在所述半导体基板的厚度的一半以上的深度处。
4.根据权利要求1所述的摄像装置，其中，
所述非穿透遮光部形成在所述半导体基板的厚度的一半以下的深度处。
5.根据权利要求1所述的摄像装置，还包括OFG栅极，其中，
所述非穿透遮光部形成在布置有所述OFG栅极的一侧。
6.根据权利要求1所述的摄像装置，其中，
所述保持部设置在相对于所述光电转换部偏移半个间距的位置处。
7.根据权利要求1所述的摄像装置，还包括
防回流栅极，所述防回流栅极被构造用于防止所述电荷从所述保持部回流至所述光电转换部。
8.根据权利要求7所述的摄像装置，其中，
所述防回流栅极是所述非穿透遮光部的一部分并且被形成为向所述光电转换部侧突出的形状。
9.根据权利要求1所述的摄像装置，其中，
控制所述电荷从所述光电转换部传输至所述保持部的传输控制栅极在所述非穿透遮光部的一部分中以向所述光电转换部侧突出的形状而形成。
10.根据权利要求1所述的摄像装置，其中，
设置有片上透镜以使所述片上透镜的中心位于所述光电转换部的中央部中。
11.根据权利要求1所述的摄像装置，其中，
所述片上透镜设置在所述光电转换部上的远离所述非穿透遮光部的位置处。
12.根据权利要求11所述的摄像装置，其中，
所述遮光部形成在除了与所述光电转换部上的所述片上透镜的聚光直径相符的区域之外的区域中。
13.根据权利要求11所述的摄像装置，其中，
当排列成阵列时，所述片上透镜被布置为能够保持光学对称性。
14.根据权利要求1所述的摄像装置，其中，
形成在像素之间的所述遮光部穿透所述半导体基板。
15.一种电子设备，包括：
摄像装置，所述摄像装置包括：
光电转换部，所述光电转换部被构造用于将接收的光转换为电荷；
保持部，所述保持部被构造用于保持从所述光电转换部传输的电荷；和
遮光部，所述遮光部被构造用于在所述光电转换部与所述保持部之间遮光，
所述光电转换部、所述保持部和所述遮光部形成在具有预定厚度的半导体基板中，
将所述电荷从所述光电转换部传输至所述保持部的传输区域的所述遮光部被形成为不穿透所述半导体基板的非穿透遮光部，并且所述传输区域之外的所述遮光部被形成为穿透所述半导体基板的穿透遮光部；和
处理单元，所述处理单元被构造用于处理来自所述摄像装置的信号。
CN201880018106.0A 2017-03-22 2018-03-09 摄像装置和电子设备 Active CN110419107B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310566481.1A CN116741792A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备
CN202310565384.0A CN116682835A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-055309 2017-03-22
JP2017055309A JP2018160485A (ja) 2017-03-22 2017-03-22 撮像素子、電子機器
PCT/JP2018/009144 WO2018173788A1 (ja) 2017-03-22 2018-03-09 撮像素子、電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202310565384.0A Division CN116682835A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备
CN202310566481.1A Division CN116741792A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备

Publications (2)

Publication Number Publication Date
CN110419107A true CN110419107A (zh) 2019-11-05
CN110419107B CN110419107B (zh) 2023-05-12

Family

ID=63585319

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310566481.1A Pending CN116741792A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备
CN202310565384.0A Pending CN116682835A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备
CN201880018106.0A Active CN110419107B (zh) 2017-03-22 2018-03-09 摄像装置和电子设备

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202310566481.1A Pending CN116741792A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备
CN202310565384.0A Pending CN116682835A (zh) 2017-03-22 2018-03-09 摄像装置和电子设备

Country Status (6)

Country Link
US (3) US10991753B2 (zh)
EP (2) EP4086963A3 (zh)
JP (1) JP2018160485A (zh)
KR (3) KR102609646B1 (zh)
CN (3) CN116741792A (zh)
WO (1) WO2018173788A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741792A (zh) * 2017-03-22 2023-09-12 索尼半导体解决方案公司 摄像装置和电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020115516A (ja) * 2019-01-17 2020-07-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10930693B2 (en) 2019-02-28 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor devices including support region and methods of forming the same
JP2021010147A (ja) 2019-07-03 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN112510054A (zh) 2019-09-16 2021-03-16 联华电子股份有限公司 影像传感器及其制造方法
JP2021048241A (ja) 2019-09-18 2021-03-25 キヤノン株式会社 撮像素子及びその製造方法、及び撮像装置
JPWO2021171717A1 (zh) * 2020-02-26 2021-09-02
FR3116649B1 (fr) 2020-11-20 2023-06-09 Commissariat Energie Atomique Pixel à isolation optique enterrée
JP2022094727A (ja) * 2020-12-15 2022-06-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
WO2023119840A1 (ja) * 2021-12-20 2023-06-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241148A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic equipment
US20120012965A1 (en) * 2010-07-14 2012-01-19 Maeda Motohiro Backside illumination solid-state imaging device
US20130070131A1 (en) * 2011-09-16 2013-03-21 Sony Corporation Solid-state image sensor, method for producing solid-state image sensor, and electronic apparatus
US20150181187A1 (en) * 2013-07-01 2015-06-25 Omnivision Technologies, Inc. Color and infrared filter array patterns to reduce color aliasing
JP2016181532A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 固体撮像装置、及び、電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227643A (ja) 2006-02-23 2007-09-06 Fujifilm Corp 固体撮像装置
JP2008060198A (ja) 2006-08-30 2008-03-13 Sony Corp 固体撮像装置の製造方法
JP2008091771A (ja) 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4710017B2 (ja) 2006-10-20 2011-06-29 国立大学法人静岡大学 Ｃｍｏｓイメージセンサ
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
KR20140130969A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP6130221B2 (ja) 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
JP2015023259A (ja) 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
KR102291506B1 (ko) 2015-01-30 2021-08-20 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
JP2018160485A (ja) 2017-03-22 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110241148A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic equipment
US20120012965A1 (en) * 2010-07-14 2012-01-19 Maeda Motohiro Backside illumination solid-state imaging device
US20130070131A1 (en) * 2011-09-16 2013-03-21 Sony Corporation Solid-state image sensor, method for producing solid-state image sensor, and electronic apparatus
US20150181187A1 (en) * 2013-07-01 2015-06-25 Omnivision Technologies, Inc. Color and infrared filter array patterns to reduce color aliasing
JP2016181532A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 固体撮像装置、及び、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741792A (zh) * 2017-03-22 2023-09-12 索尼半导体解决方案公司 摄像装置和电子设备

Also Published As

Publication number Publication date
US11646342B2 (en) 2023-05-09
JP2018160485A (ja) 2018-10-11
WO2018173788A1 (ja) 2018-09-27
KR102609646B1 (ko) 2023-12-05
EP3605607A1 (en) 2020-02-05
US20230261030A1 (en) 2023-08-17
KR102572365B1 (ko) 2023-08-30
CN116682835A (zh) 2023-09-01
EP3605607B1 (en) 2022-07-13
US20200013825A1 (en) 2020-01-09
EP4086963A3 (en) 2023-03-08
CN116741792A (zh) 2023-09-12
EP3605607A4 (en) 2020-04-08
US20210202565A1 (en) 2021-07-01
KR20190129831A (ko) 2019-11-20
EP4086963A2 (en) 2022-11-09
CN110419107B (zh) 2023-05-12
US10991753B2 (en) 2021-04-27
KR20230168284A (ko) 2023-12-13
KR20230124106A (ko) 2023-08-24

Similar Documents

Publication Publication Date Title
CN110419107A (zh) 摄像装置和电子设备
US11716555B2 (en) Light detecting device
CN106067469B (zh) 摄像装置和电子设备
US9160953B2 (en) Solid state imaging device that includes a color filter and an interlayer dielectric layer on opposite sides of a semiconductor substrate
EP2518768B1 (en) Solid-state imaging device and imaging system
KR101640260B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
US9269735B2 (en) Method of manufacturing solid-state imaging device, solid-state imaging device, and electronic apparatus
CN110520993A (zh) 摄像装置和电子设备
JP2012156310A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2014011304A (ja) 固体撮像装置
CN106952932A (zh) 固态成像装置及其制造方法和电子设备
US11742368B2 (en) Image sensing device and method for forming the same
US9978787B1 (en) Image sensor and method for fabricating the same
WO2022118613A1 (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant