TWI767411B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI767411B
TWI767411B TW109139891A TW109139891A TWI767411B TW I767411 B TWI767411 B TW I767411B TW 109139891 A TW109139891 A TW 109139891A TW 109139891 A TW109139891 A TW 109139891A TW I767411 B TWI767411 B TW I767411B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
silicon
substrate
bonding
Prior art date
Application number
TW109139891A
Other languages
English (en)
Other versions
TW202109865A (zh
Inventor
鄭斯璘
劉漢鼎
陳書履
那允中
陳慧文
Original Assignee
光程研創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光程研創股份有限公司 filed Critical 光程研創股份有限公司
Publication of TW202109865A publication Critical patent/TW202109865A/zh
Application granted granted Critical
Publication of TWI767411B publication Critical patent/TWI767411B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0549—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising spectrum splitting means, e.g. dichroic mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明介紹的結構和技術能使用典型的半導體裝置製造技術以設計和製造光偵測器和/或其他電子電路，並減少對光偵測器性能的不利影響。本發明介紹的各種結構和技術的範例包括但不限於前置光偵測器同質晶圓接合技術、前置光偵測器異質晶圓接合技術、包括反射鏡之光偵測器結構、後置光偵測器晶圓接合技術及其組合。本發明以前述結構和技術，可使用典型的直接成長材料磊晶技術來實現光偵測器，同時減少由晶格差配而在材料介面處產生的缺陷層所產生的不利影響。

Description

半導體結構
本發明是關於半導體元件，且特別是有關於多晶圓半導體光偵測器及其它元件。
歸因於大數據、雲端計算以及其它計算機網路和通訊應用，使得高速通訊需求增加。 傳輸速度能夠超過25Gbps之高速光學發射器和接收器(或統稱為「光學收發器」)吸引了大眾的目光。
雖然光學收發器廣受歡迎，但是半導體光偵測器的設計和製造技術往往是不同且不相容於其它傳統半導體元件的製作技術，例如互補金屬氧化物半導體電晶體。舉例來說，一直接成長矽鍺材料於矽材料基板上通常會因矽和鍺間的晶格差配而產生一缺陷層，此該缺陷層將導致漏電流和降低光偵射器的性能(例如︰訊雜比)。
元件設計及製程技術可讓光偵測器及/或其它電子電路利用典型的半導體元件製造技術以降低對光偵測器性能的不良衝擊。
依據本發明提供一種多晶圓半導體光吸收結構，包含一第一晶圓、一光吸收區、一接觸區及一接合介面；第一晶圓接合於一第二晶圓；一光吸收區位於第一晶圓中；接觸區位於第一晶圓中，接觸區直接位在光吸收區上方並與光接收區實體接觸；接合介面位於第一晶圓及第二晶圓之間，接合介面位於光接收區下方且未與光接收區實體接觸。
依據本發明另提供一種光吸收結構，包含一接觸區、一光吸收區及一光學反射鏡結構；光吸收區位於接觸區下方，其中光由接觸區入射並沿著一第一方向往光吸收區傳遞，光吸收區之一寬度小於接觸區之一寬度；光學反射鏡結構耦合於光吸收區，藉此經由接觸區及光吸收區入射至光學反射鏡結構的光會由光學反射鏡結構反射回光吸收區；光學反射鏡結構包含複數反射鏡層。
鍺光學感測器或鍺矽光學感測器(例如光偵測器(photodetector)或光二極體(photodiode)；在本文中簡稱為PD)、累崩光二極體(avalanche photodiode；簡稱APD)或影像感測器，對於近紅外光信號的高靈敏度是眾所皆知的。再者，鍺矽材料系統適用於現今高容積互補金屬氧化物半導體(complementary metal oxide semiconductor ；簡稱CMOS)的製造技術；因此，鍺矽材料系統與積體電路的整合潛力備受青睞。隨著鍺矽的磊晶技術發展，直接將鍺矽合金(Six Ge1-x ,0 ≤  x ＜ 1)材料成長在矽材料基板的技術變得熱門。在此要特別說明的是，鍺矽合金材料包含各種鍺矽不同鍺含量及矽含量的組合，意即包含從鍺含量為100%至矽含量約為100%。
然而，歸因於鍺和矽之間的大晶格差配(lattice mismatch)(兩者之間的晶格差配大於4%)，因此在接近矽基板和已沉積鍺矽合金薄膜的介面處會形成一密集缺陷層，藉以釋放因大晶格差配所造成的應變能量(strain energy)。前述密集缺陷層的厚度至少約30奈米，這主要取決於薄膜中的鍺含量。若這些缺陷位在或接近PD元件的高電場或本質區時，將成為載子生成及複合密集區，導致PD漏電流增加。在PD中，漏電流也被稱為暗電流(dark current)，其為一種PD中最主要的雜訊電流，且會使一光偵測器的訊雜比(signal-to-noise；簡稱SNR)降低。相比於以純矽或三五(III-V)族半導體材料(例如︰砷化鎵(GaAs)或砷化鎵銦(InGaAs))製成的光電二極體，基於鍺或鍺矽合金之光電二極體因具有相對較高的貫穿式差排密度(high threading dislocation density；簡稱TDD)，故其暗電流特性低落。暗電流的大小與TDD成正相關。此外，高TDD層可橫向導通，因此，若裝置主要的電流方向與前述的TDD層的橫向方向一致，將不利於整體性能。有些方式是採用鍺基晶圓以形成高品質鍺材料層之後，再轉移到其它基板。然而，鍺基晶圓的脆性造成昂貴、尺寸受限及不易處理等問題，故難以大規模生產。
對此，本發明的目的在於提供複數裝置設計及製造方法以讓複數PD及/或其它電子電路能在使用典型的半導體裝置製造技術的前提下，降低不利於PD性能的問題。在本發明中，舉例說明的多種技術，包含(但不限於)一前置PD同質晶圓接合技術(pre-PD homogeneous wafer bonding technique)、一前置PD異質晶圓接合技術(pre-PD heterogeneous wafer bonding technique)、一後置PD異質晶圓接合技術(post-PD wafer bonding technique)、多層堆疊PD裝置結構(a number of multi-stack PD device structures)，以及其它關於整合及光電子相關應用的結構和技術。使用本發明提出的技術，能夠製造PD及/或其它電子電路，例如直接成長鍺矽合金(Six Ge1-x )在矽基板上同時減少因密集的缺陷層影響PD暗電流而產生的不利衝擊。
在下文中，係以矽/矽鍺材料系統的PD來說明多種利用典型的直接成長材料磊晶技術(direct growth material epitaxy technology)以降低因缺陷層材料介面晶格差配所產生的不利衝擊的PD製造技術。在此要特別說明的是，本發明所提出的技術並不侷限於應用在特殊種類的PD及/或電晶體。舉例來說，即使一或多個圖式(如圖10A-10C、圖15A-15B及圖16A-16B)繪示一前側入光雙反射鏡PD結構(front side incidence double mirror PD structure)，但此技術亦可被應用於其它形式的PD結構，包含(但不侷限於)一單反射鏡PD結構(single mirror PD structure)、一背側入光PD (back side incidence PD)或其它適合的組合。
在本文中，一PD為一種半導體裝置，可將光信號轉換成為電信號。PD元件包含P-I-N光電二極體、一累崩光電二極體、單載子傳輸光電二極體(uni-traveling-carrier photodiode)及/或影像感測器(包含，但不限制是一近紅外光感測器)。一典型的P-I-N二極體包含高摻雜且極性相反的二半導體層(即其中之一半導體層為p型，另一半導體層為n型)及一光子吸收層(即本質層)；其中，光子吸收層設在二半導體層之間。在本文所述的P-I-N形式的PD中，術語「高摻雜(highly-doped)」指的是摻雜濃度高於1018 cm-3 ；術語「本質」指的是在鍺矽合金(Six Ge1-x )材料系統中，摻雜濃度低於1017 cm-3 。
此外，在下文中，闡述了許多具體細節以讓本發明明確；然而，對於本領域中具有通常知識者來說，可在沒有這些具體細節的情況下實現本文所揭示的技術。 此外，本文並未詳細描述諸如具體製造技術中的公知特徵，以避免模糊本發明。在此說明書中提及的「一個實施方式(one embodiment)」或「一實施方式(an embodiment)」意指與包括在包含在本發明內的至少一實施態樣中的實施方式相關聯而加以描述的一特定特徵、結構、材料或特性。因此，用語「一實施方式(one embodiment)」或「在一實施方式中(in an embodiment)」之出現不一定指同一實施方式。此外，特定特徵、結構或特性可以所繪示之特定實施方式之外的其它適當形式運作且所有的此種形式可被包含在本申請案之申請專利範圍內。
本文使用的術語「耦合(coupled) 」和術語「連接(connected)」可用以描述複數元件之間的結構關係。應理解的是，前述術語並非作為彼此的同義詞。更具體言之，術語「連接(connected)」可用於指示兩個或多個元件彼此直接實體(physical)或電性(electrical)接觸。 除非在上下文中另有說明，否則術語「耦合(coupled) 」是用於指示兩個或多個元件直接或間接(意即在它們之間具有其它中間元件)實體或電性連接，和/或兩個或多個元件(例如，在因果關係中)彼此協作或交互作用。
在本文中，所使用的術語「上方(above) 」、「下方(under) 」、「之上(over) 」、「之間(between)」和「上(on) 」是指一個材料層相對於其它材料層的相對位置。舉例來說，被放置或配置在另一層「之上(over) 」或者「下方(under) 」的一個層可能直接地接觸另一個層或者可能具有一個或多個中間層。被放置或者配置在多個層「之間(between)」的一個層可能直接地接觸該多個層或者可能具有一個或多個中間層。與此相反，在第二層上(on)的第一層是與該第二層接觸。此外，術語「置頂(atop)」一詞的意義為「在…的頂端」。
同樣地，本文中通常會使用術語「以上(above)」和「以下(below)」來說明不同裝置、層、區段、部分…等以它們和半導體基板的相隔最短距離為基準的相對物理位置。舉例來說，在一第二層「以上(above)」的一第一層的意義為，當在相同的水平位準從基板處測量時，第一層與基板的距離遠過第二層。相反地，在一第二層「以下(below)」的一第一層的意義為，當在相同的水平位準從基板處測量時，第一層與基板的距離近過第二層。如本文中的用法，術語「水平(horizontal)」的意義為平行於基板的平面表面，例如，在圖1A中所示的水平軸線101。
術語「前側(front side)」和「背側(back side)」是用來修飾或描述一單獨物體的相對概念。 因此，術語「前側」和「背側」的相關位置係依據圖式而定而非指製造或使用時，此些元件的絕對方位。舉例來說，授予晶圓（例如圖1A所繪示的晶圓100）的「背側」在最後可變成PD結構(例如圖4所繪示的結構400)的「前側」。
在本文中，術語「緊接(immediately)」或是術語「直接(directly)」一詞可被視為「實體接觸(in physical contact)」；舉例來說，除非和內文違背，否則，「緊接」或是「直接」在一第二層「以上」的一第一層意指為第一層在第二層之上，且第一層實體接觸第二層。
在本文中，一裝置的「接觸插塞(contact plug)」、「接點通道(contact via)」、或是「接點(contact)」係表示位於裝置的摻雜區域和裝置的第一互連層之間的任何實質上垂直的電線。術語「互連(interconnect)」表示裝置之間的任何實質上水平的電線，用以進行裝置間信號傳送/通信。「第一(first)」互連層係表示最低的互連層。顯見地，利用本文中所介紹的技術，第一互連層為與裝置相關的；也就是說，於某些實施例中，即使兩個裝置被製造於相同的晶圓上，其中一個裝置的第一互連層亦可以不同於另一裝置的第一互連層。
前置PD同質接合 請參見圖1A-1C，其等分別繪示依照本發明第一至第三實施方式之承載晶圓100、102、104之剖視圖。為了降低或避免前述因密集缺陷層而生的漏電流問題，本發明提出一種先準備高品質鍺矽合金(Six Ge1-x )層在授予晶圓之一基板(或稱為轉移基板)，再利用晶圓接合(wafer bonding)至一承載基板的技術，以將高品質材料轉移至一分隔矽材料基板。此製作技術需要利用晶圓接合技術接合至少二晶圓︰其一為授予(轉移)基板，另一為承載基板。授予基板為一具有欲轉移之複數高品質感光材料層(photosensitive material layers)之基板晶圓；承載基板為需轉移材料可轉移於其上之晶圓基板。在此要說明的是，「授予基板」和「承載基板」是相對的概念。結合前置PD晶圓接合技術(例如︰前置PD同質基板接合或前置PD異質接合)與本文所述的其它合適的晶圓接合技術(例如︰後置PD晶圓接合)是可行的；因此，當多種承載基板同時存在時，會執行多個晶圓接合步驟。
請參見圖1A，一預備承載晶圓(prepared carrier wafer；以下稱承載晶圓)100為矽晶圓。承載晶圓100為可在其表面摻雜有N型摻雜層110的晶圓。摻雜層110可使用例如離子佈植(ion implantation)、原位磊晶摻雜(in-situ doped)或擴散(diffusion)等技術來實現。在一或多個實施方式中，承載晶圓可為圖1B所繪示之無摻雜之承載晶圓102；或者，承載晶圓也可為圖1C所繪示的絕緣層上覆矽(silicon-on-insulator ；簡稱SOI)形式之承載晶圓104。每個承載晶圓可依據欲形成之光電二極體而有不同的摻雜分佈(doping profile)及雜質形式。
圖2A-2B分別繪示於一授予晶圓200上形成複數感光材料210之示意圖。
請參見圖2A。授予晶圓200包含設在矽基授予晶圓200中之一分隔層220；其中，分隔層220可以是一隨選(optional)元件。分隔層220的實際設置深度可視PD的設計而變化。分隔層220可以例如是利用氫佈植(hydrogen implantation)及/或雜質佈植(impurity implantation)技術來實現。授予晶圓200的摻雜分佈可以依據所欲形成之PD的不同而調整。在此要特別說明的是，當使用氫佈植技術來形成分隔層時，其可在已形成複數感光材料後再進行。
之後，利用磊晶成長技術形成感光材料層210；其中，感光材料層210包含欲轉移目標。在本實施方式中，感光材料包含鍺。感光材料層(或稱鍺層)210可以利用全面式磊晶成長(blanket epitaxy growth)技術或選擇性磊晶成長(selective epitaxy growth)技術來實現。如在前所述，歸因於鍺和矽的晶格差配大於4%，將鍺層直接成長在矽層上會產生具有高貫穿式差排密度之一缺陷層(或稱高TDD鍺層)212，此缺陷層212的厚度至少為30奈米。若在高TDD的缺陷層212上繼續磊晶，隨著磊晶的厚度增加，鍺材料的晶格品質將隨之提升。
在一些實施方式中，在感光材料層210中實際要轉移的目標包含一純鍺層 216及二Six Ge1-x 層214和218。Six Ge1-x 層214和218可利用熱混合技術來實現，其目的包含(但不限於)作為蝕刻/拋光中止(etch/polish stop)層、擴散阻擋層(diffusion barrier)、TDD阻擋層(TDD blocking layer)、及量子井及/或能帶調整層(bandgap engineering)。在感光材料層210中的純鍺層 216、二Six Ge1-x 層214和218的尺寸及其它特性可以依光電二極體的不同而調整。進一步地，感光材料層210可在完成磊晶成長後進行高溫退火(例如在700℃至900℃)以提升晶格品質。在此要特別說明的是，Six Ge1-x 層(其中0 ≤ x ＜ 1)包含純鍺層；因此，應理解的是，Six Ge1-x 層應圍繞成長在矽上方的鍺層。然而，為了便於製圖，具有不同矽/鍺比例的Six Ge1-x 層繪示成不同層；但本領域中具有通常知識者應該明瞭相連的二Six Ge1-x 層中並不存在有明顯的邊界。
請參見圖2B所繪示的授予基板202，雖然在其感光材料層210中只包含單一Six Ge1-x 層214，卻第實施方式﷽﷽﷽﷽﷽﷽﷽﷽式中，因鍺無法直接成長在矽上，而沒有高另外包含了一P型摻雜鍺層215。P型摻雜鍺層215設置在Six Ge1-x 層214及鍺層216之間。如在前所述地，Six Ge1-x 層可藉由摻雜技術使具有特定摻雜分佈。要特別說明的是，在某些變化型中，缺陷層212可以是一非必要存在的元件。在某些變化形式中，分隔層220及一或多個Six Ge1-x 層可以省略。附加性地或選擇性地，Six Ge1-x 層中的x值可有至少一種變化，及/或Six Ge1-x 層可為x值呈連續漸變之一薄膜。在其它實施方式中，感光材料層210可以形成在絕緣層上覆鍺(germanium-on-insulator ；簡稱GOI)晶圓或一鍺基板晶圓；或是源自於GOI晶圓或是鍺基板晶圓。
圖3A-3C分別繪示依照本發明之製備保護接合層於授予晶圓之示意圖。
在圖3A中，一非晶(amorphous)矽層230沉積在Six Ge1-x 層218的表面以作為保護層(passivation layer)。更具體言之，非晶矽層230是在晶圓接合之前便形成於分離備製之Six Ge1-x 層218上。非晶矽層231的厚度可例如是介於20奈米至2微米之間。在一個實施例中，非晶矽層230的厚度約介於50奈米至100奈米之間。除了非晶矽層，保護層230可以包含複晶(poly-crystalline)矽、單晶(single-crystalline)矽或其它合適之結合。要說明的是，雖然沉積單晶矽保護層或多晶矽保護層在鍺層上也會因4%的晶格差配而產生TDD結構；然而，在前述的狀態下，所形成的TDD結構主要位在矽保護層中，而非鍺保護層中。因此，相較於TDD結構位在鍺保護層中，TDD結構位在矽保護層中對PD的性能影響低。
此外，非晶矽層230及Six Ge1-x 層218可以佈植雜質物，例如︰N型的磷(phosphorus)、砷(arsenic)、銻(antimony)，或者P型的硼。摻雜物的佈植深度可依實際需求而變化。所佈植的摻雜物可經活化製程，例如快速熱退火(rapid thermal annealing ；簡稱RTA)。在此要特別說明的是，非晶矽層230可經摻雜活化而為多晶矽。
在形成非晶矽層230於感光材料層210之後，非晶矽層230的平整頂面可使在此之後的晶圓接合程序能順利進行。若有需要的話，其它程序也在執行晶圓接合程序之前對授予晶圓執行，以提升材料品質及/或增強晶圓接合程序。舉例來說，根據一或多的實施方式，接合面可被平整化以利於晶圓接合結果；這些程序可以包含(但不限於)雜質摻雜、晶圓拋光、形成覆蓋層、雷射退火及/或黃光蝕刻。
請同時參見圖1A及圖3A。在圖3A中，接合面材料層(即非晶矽層230)的摻雜類型是選用相同於圖1A所繪示的承載晶圓100的表面層(即摻雜層110)的摻雜類型；換言之，使「N型」非晶矽層230和「N型」摻雜層110接合。此種形式的接合可以防止一光電二極體空乏區(或稱為準中性區)延伸至缺陷接面層；其中，光電二極體的空乏區延伸至缺陷介面層是裝置漏電流在缺陷位置產生的主因。
保護層具有多種優點。將保護層應用在Six Ge1-x 層可以減少裝置漏電流。在此，非晶矽層230被作為是Six Ge1-x 材料表面218的保護層，這可以減少表面懸結(dangling bonds)，進而降低裝置暗電流。同時，矽材料也較Six Ge1-x 材料(尤其具有高鍺含量)來得穩定，因此本發明將接合表面由Six Ge1-x 對矽轉換為矽對矽，這可以簡化晶圓接合程序並增強接合結果。在此，接合表面(即經接合所形成的接面層)也不會直接接觸對元件效能有關鍵影響的Six Ge1-x 材料層，這可降低或防止因接面層與異質材料接合所致之裝置、產能及可靠度的負面影響。
在一些替代性的實施方式中，非晶矽層230可以局部或全部利用任一半導體材料來取代；然而，當欲對Six Ge1-x 表面提供保護效果時，前述的半導體材料不可為Six Ge1-x 。舉例來說，半導體材料可以是晶格與鍺相匹配之砷化鎵(GaAs)。
請參見圖3B及3C。在圖3B中，承載基板為不包含Six Ge1-x 表面的鍺基板。非晶矽層230形成在一N型摻雜鍺層219。在圖3C中，承載晶圓為絕緣層上覆鍺(GOI)晶圓，且無Six Ge1-x 表面作為分隔層。類似於圖3B所示，非晶矽層230形成在一N型摻雜鍺層219上。在絕緣層上覆鍺晶圓中的緩衝氧化層可以當作分隔層；更具體言之，前述的緩衝氧化層可以做為在後置材料移除程序時的一蝕刻中止層(etching stop layer)。明顯地，在一些替代性實施方式中，因鍺無法直接成長在矽上，而沒有缺陷層212。
請參見圖4，其繪示依照本發明之完成接合摻雜晶圓200及承載晶圓100之一實施方式400之示意圖。在圖4中，(矽)授予晶圓200先上下翻轉，再與(矽)承載基板100接合。在不同的實施方式中，不論是授予晶圓200的接合表面或承載基板100的接合表面都經平整化以使晶圓接合程序順利。如前所述，相似於非晶矽(保護)層230的材料層，可以依據需要而沉積在承載晶圓100。晶圓接合程序可包含(但不限制是)乾式晶圓接合、濕式晶圓接合、化學式晶圓接合、直接接合、電漿活化接合或表面活化接合。在一些實施方式中，加熱或加壓製程可以應用以增強晶圓接合強度。在某些實施方式中，矽承載晶圓可以在接合之前進行光刻圖案化處理。
在此要特別說明的是，在前所述的技術可對應於一組獨特的結構相對位置，其包含︰一矽材料(例如︰非晶矽、多晶矽、單晶矽或其一或多之組合)設於單晶Six Ge1-x 層及單晶矽材料基板之間；及/或一非Six Ge1-x 半導體材料層設在一單晶Six Ge1-x 層及單晶矽材料層之間。
請參見圖5，其繪示依照本發明之一實施方式500之剖視圖；其中，圖5所繪示之實施方式為實施方式400在完成後置接合材料移除程序後之剖視圖。
在圖5中，形成在授予晶圓200上的矽基板被移除；其中，矽基板可以利用例如(但不限制是)晶圓分割(wafer splitting)技術、化學蝕刻技術、化學式機械研磨(chemical mechanical polishing；簡稱CMP)技術或晶圓拋光技術來實現。分隔層220(如圖2A所示)可以當成一中止層，藉此一快速但粗晶粒的材料移除程序(例如CMP)可以先被應用，且之後再執行一緩慢且細晶粒的材料移除程序(例如︰具有高選擇化學之化學蝕刻)。
在圖5中，缺陷層212被同時移除。缺陷層212可依據轉移薄膜(例如，感光Six Ge1-x 材料層210)的品質來選擇是否移除(意即缺陷層212可為一隨選元件)。在此要特別說明的是，本發明能移除缺陷層212以減少PD的漏電流，此為本發明所能提供的主要優點。當移除缺陷層212後，Six Ge1-x 層214可用以作為一蝕刻/拋光中止層。Six Ge1-x 層214可如圖5所示般被選擇性地移除，Six Ge1-x 層214可視裝置設計而選擇是否移除。在某些實施方式中，缺陷層可利用雷射退火技術來復原為高晶格品質區。
請參見圖6A-6B，其等繪示利用在此所介紹的技術形成的元件來製得的光偵測器的示意圖。在圖5中創造的結構為具有高品質感光材料及不具有缺陷層212之PD。
在圖6A中，一經分隔而呈島狀的「平台(mesa)」結構形成在圖5所示的實施方式500中，藉以製作PD600的主要光電二極體結構。P型摻雜物佈植光電二極體平台的頂面以形成對應於P接點之一P型鍺層610，藉以製作一P-I-N光電二極體結構。在圖6A中，一保護層620可隨選地應用於包覆PD600的光電二極體平台。保護層620可包含(但不限於)一非晶矽、複晶矽、單晶矽、氧化矽、氮化矽、氧化鋁或其等之組合。之後，一介電層630可沈積並平坦化。複數接觸孔640接著形成，且其中填注有接觸材料。接著，一或多個抗反射層(圖中未示)可形成在PD600的頂面，藉以提升元件量子效率。在某些實施方式中，保護層620可在形成介電層630之後才設置。在這些實施方式中，介電層630可例如是在前述之完成晶圓接合或尚未完成晶圓接合之前形成。要特別說明的是，在這些實施例中，保護層620可不存在於介電層630及N矽層110之間。
請參見圖6B，其繪示PD602之示意圖；其中，圖6B所繪示之PD602的光電二極體的極性與圖6A所繪示之PD600的極性相反。其它PD變化包含不同摻雜分佈及/或在轉移層中之不同層狀結構。
前置PD異質接合 請參見圖7，其繪示形成感光材料在授予晶圓上之一替代性程序示意圖。在這個替代性的程序中，製備承載晶圓的步驟相同於圖1A-1C所示。感光材料成長步驟雖與圖2A-2B略有不同。然而，這替代性程序並不包含在圖3A-3C所述的非晶矽(保護)層形成步驟。
更具體言之，在完成異質磊晶成長感光材料鍺於一矽材料授予晶圓700的程序(亦即在成長程序中形成高TDD鍺層712、薄膜式之Six Ge1-x 層714及純鍺層716)之後，此替代性程序直接對晶圓接合及經轉移至一分離矽材料晶圓(例如承載晶圓100)之Six Ge1-x 層710執行。
鍺材料層結構710可包含不同材料組成，不同的摻雜分佈及不同的摻雜種類。在某些實施方式中，矽材料授予晶圓700可為不同種類的晶圓基板，例如SOI晶圓。可依特定光電二極體設計需求以配置這些材料層。舉例來說，Six Ge1-x 層可具有特定摻雜分佈。特定摻雜分佈可利用例如歐姆接觸、電場控制及/或表面態保護來實現。在某些實施方式中，轉移Six Ge1-x 層可由不同的Six Ge1-x 層所組成，且這些Six Ge1-x 層中的x可有至少不同變化。這些層可具有例如(但不限於)擴散阻擋、量子井、TDD傳輸阻擋、能帶調整及/或蝕刻中止之特定效果。
在圖7中，Six Ge1-x 磊晶層的頂面摻雜有N型雜質以形成一N型鍺層719。在一或多個實施方式中，摻雜濃度大於等於5x1018 cm-3 ，且摻雜深度約為10至200奈米。
更具體言之，要特別注意的是，經由「晶圓接合」技術將高品質Six Ge1-x 層從轉移基板轉移到一分隔矽材料基板，可能對所得到的PD的暗電流特性產生不利影響。 這是因為晶圓接合往往會導致接合材料之間的異質介面層（通常厚度僅為幾奈米）。前述的異質介面層除了會含有諸如氧和碳等元素外，還可包含在晶圓接合前便存在於晶圓表面上的污染物，例如氧化材料、化合物。若在半導體裝置的主動區存在有這些汙染物，將不利於裝置操作。
在本文所介紹的技術中，高摻雜濃度區會圍繞異質介面層的接合介面。在本發明中，在矽材料授予晶圓700上之Six Ge1-x 層及承載晶圓100的表面不應具有可形成p-n接面的高度相反的摻雜極性。由異質接合介面所形成且在異質接合介面處的p-n接面係不利於裝置的性能。然而，若能夠將異質接合介面埋入(或佈植)具有相同摻雜形式的高摻雜區，就可以避免p-n接面的產生；這主要是歸因於光電二極體的主動區會在到達高摻雜異質接合介面之前終止。 在此，定義高相反摻雜極性為在二層中摻雜有相反極性摻雜物之濃度大於1×1017 cm-3 。
在某些實施方案中，Six Ge1-x 和矽材料基板表面可均為高濃度N型摻雜；當然，Six Ge1-x 和矽材料基板表面也可均為高濃度P型摻雜。在其它示範例中，Six Ge1-x 和矽材料基板中的一表面可具有高濃度N型摻雜，另一表面則為本質或非蓄意摻雜有另一形式，且摻雜濃度小於1×1017 cm-3 的摻雜物。要特別注意的是，在晶圓接合之後的製作步驟中，具有高濃度摻雜之N型摻雜物會擴散至異質接介面之上。在其它變化例中，Six Ge1-x 和矽材料基板中的一表面可為具有高濃度P型摻雜，另一表面則為本質或非蓄意摻雜有另一形式，且摻雜濃度小於1×1017 cm-3 的摻雜物。要特別注意的是，在晶圓接合之後的製作步驟中，具有高濃度摻雜之P型摻雜物會擴散至異質接介面之上。
請參見圖8，其繪示在完成晶圓接合程序後，將矽材料授予晶圓700和承載晶圓100接合一替代實施方式800的剖面圖。 在圖8中所繪示的示範性實施方式800中，矽材料授予晶圓700被上下翻轉後再與承載晶圓100進行晶圓接合。在本文所述的某些實施方式中，承載晶圓100的表面應當是平整的，藉以讓晶圓接合可順利地執行。晶圓接合可例如是以乾式晶圓接合(dry wafer bonding)技術、濕式晶圓接合(wet wafer bonding)技術、直接接合技術、電漿增強化晶圓接合(plasma assisted wafer bonding)技術或表面活化接合(surface activated)技術來實現。
圖9為圖8的替代性實施方式，其繪示完成後置接合材料移除之後程序之剖視圖。
在圖9中，矽基板已由矽材料授予晶圓700上移除；其中，可利用例如晶圓分割技術、化學蝕刻技術、化學式機械研磨技術或晶圓拋光技術來進行材料移除。在圖9中，高TDD鍺層712也同時移除；然而，在實際實施時，可依轉移薄膜的品質來決定是否移除高TDD鍺層712 (意即高TDD鍺層712可為一隨選元件)。在此要特別說明的是，移除高TDD鍺層212可減少PD的漏電流，且這被視為本發明技術所能提供的主要優點。在移除高TDD 鍺層712後，Six Ge1-x 層714可作為一蝕刻/拋光中止層。Six Ge1-x 層714可如圖9所示般被選擇性地移除；其中，可視裝置設計而選擇性移除Six Ge1-x 層714。在某些實施方式中，高TDD鍺層可利用雷射退火技術來復原為高晶格品質區。
前述技術可當作圖1-5的簡化版本，並具有如下優點︰(1)減少來自高TDD的缺陷層的漏電流(暗電流)，其源自異質磊晶Six Ge1-x 材料生長的鍺和矽的晶格差配；(2)減少光生載子在高TDD層中的複合損失；(3)利用雜質摻雜物環繞異質介面層而緩和晶圓接合異質介面層對光電二極體的負面影響；以及(4)增強在光電二極體中之摻雜物控制，以減少在晶圓接合光電二極體製程中的熱預算。
在此要特別說明的是，在上述介紹的技術中，可對應一獨特結構，其包含︰在光電二極體的Six Ge1-x 層中缺乏高TDD區；因晶圓接合所生之異質介面層埋入高摻雜濃度(大於1x1017 cm-3 )層中；以及製得的光電二極體會位在轉移材料薄膜及矽基板材料之間。換句話說，所製得的光電二極體不完全是被限制在轉移材料薄膜中。
後置PD接合 請參見圖10A-10C，其等繪示依照本發明之於形成光偵測器在一授予基板後再與另一承載基板接合之製作流程示意圖。為了討論，在此一高性能PD (或多次反射PD (multi-pass PD))包含一或多反射鏡結構以供反射入射光，藉以在PD的光吸收區或感光區產生多道入射光。反射鏡結構可增加PD的量子效率。在某些高性能(high performance) PD(以下簡稱HP-PD)設計範例中，可例如包含一雙反射鏡光子鎖 (double mirror photonic lock)PD及一單反射鏡多反次射(single mirror multiple pass)PD。
除了上述在鍺中的高TDD層所引起的暗電流問題之外，一正向入射HP-PD的設計和製造通常也受到以下限制。
第一，背側入光設計。 歸因於製程可行性，一常規且配置有反射鏡的光電二極體傾向於採用背側入光設計(其中光從供承載光偵測器之晶圓的背面入射，這使得反射鏡可配置在光偵測器的前側）。 然而，背側入光式PD通常因受限於基板吸收率而具有較窄的偵測光譜。
第二，SOI晶圓。 在某些情況下，HP-PD需使用SOI晶圓，這源於此PD設計可使用SOI晶圓中的埋入氧化物層作為一介電質反射層。然而，基於可靠性考量，SOI晶圓的製備程序較其它半導體製備程序更難，因而SOI晶圓並不適合用正向入光(normal incidence)之PD和CMOS場效應電晶體。
參考前述的前置PD晶圓接合技術，以下將介紹後置PD之晶圓接合技術（已形成一HP-PD結構）；藉由在此所揭露的HP-PD結構及其相關技術，HP-PD可不需使用SOI晶圓且具備一或多反射鏡結構。在此所揭露的技術利用一系列的塊狀基板(bulk substrate)以晶圓對晶圓接合技術實行HP-PD結構。利用塊狀半導體晶圓取代SOI晶圓使得高性能HP-PD設計更容易與主流的CMOS製成相容。前述背側入光之HP-PD的基板吸收相關問題也可減輕或克服。在此所述的技術可應用在離散型PD元件或PD及CMOS的積體電路整合式元件。
在圖10A中，一PD1010可製作於一授予晶圓1000上。更具體言之，一分隔層1020及一光子吸收層1030形成於授予晶圓1000上；其中，分隔層1020可以是一隨選層。分隔層1020可為一不同摻雜特性(different doping)層、質子佈植(proton implanted)層或蝕刻選擇性或機械性質與基板有所差異的任意層。一金屬反射鏡層1040可沉積於(鍺)光子吸收層1030以作為單一光學反射鏡或一反射區的部分(即一或多個反射鏡層可配合組合一反射鏡)。舉例來說，一介電質反射鏡層1045可形成於金屬反射鏡層1040及(鍺)光子吸收層1030之間；其中，介電質反射鏡層1045可為一隨選元件。介電質反射鏡層1045為一額外的光學反射鏡層並與金屬反射鏡層1040配合構成單一反射區。授予晶圓1000可選擇性地被一介電材料(例如氧化矽)層1050包覆，並經製備(例如拋光)以供後續的晶圓接合。在某些實施方式中，介電質反射鏡層1045可由單一二氧化矽、氮化矽、非晶矽、複晶矽或前述材料組成的多層結構來實現。在其它實施方式中，可使用一分散式布拉格反射鏡(distributed Bragg reflector；簡稱DBR)取代金屬反射鏡層1040。
在圖10B中，一承載晶圓1002經製備(例如在拋光後形成接合層1060，接合層1060可由介電材料或金屬材料製成)後以一或多個在此所述的技術進行晶圓接合。前述接合層1060可以是隨選元件，且為了要增強接合效果，接合層1060最好是選用與介電材料層1050相同型態的材料及/或相同的摻雜分佈。舉例來說，若使用一介電質接合程序，則接合層1060就必須包含一介電層；若使用一金屬接合程序，則接合層1060就必須包含一金屬層；若使用一混合接合程序，則接合層1060就必須包含部分介電質及部分金屬。在某些實施方式中，當利用混合接合程序時，金屬層中的至少一部分可作為光學反射鏡、電性接點或其等之組合。
在圖10C中，授予晶圓1000及承載晶圓1002相接合。在完成接合後，授予晶圓1000中的基板層(在圖10A中是位在光子吸收層1030下方，但在圖10C中是為在光子吸收層1030上方)被至少部分地移除；其中，前述基板層的移除深度可由蝕刻製程或以隨選分隔層1020作控制。此外，可選擇性地執行表面清潔製程，例如濕式蝕刻或化學式機械研磨。之後，形成如圖10C所示之一雙反射鏡HP-PD1004；其中，一介電質反射鏡層1070會形成在光子吸收層1030上方。在圖10C中，HP-PD1004為一前側入光之雙反射鏡光電二極體，其具有一金屬反射鏡層1040及一介電質反射鏡層1070。藉由侷限入射光，前述二反射鏡層使HP-PD1004可增強光學吸收度。在某些實施方式中，若以一抗反射層取代介電質反射鏡層1070，則HP-PD1004將為一前側入光之單反射鏡(即金屬反射鏡層1040)多次反射光電二極體。
承載晶圓1002可選擇性地包含電子電路，例如一放大器、一類比數位轉換器(analog to digital convertor；簡稱ADC)、一串列轉並列介面(Serial-to-Parallel Interface；簡稱SerDes)或一數位電路(例如編碼器或解碼器)。依在此所揭示的技術，HP-PD1004可為整合式電子電路。以下提供和討論更多的整合範例。
請參見圖11A-11E，其等繪示在形成光偵測器於授予晶圓後，再接合授予晶圓及承載基板之示意圖。在此，請同時參見圖10A-10C。請參見圖11A所繪示之第一步驟，在進行接合程序之前，PD1010的所有構件及金屬反射鏡層1040會形成於授予晶圓1000上。一分隔層1020可選擇性地配置於授予晶圓1000的基板中。分隔層1020可位在之後基板所要移除的中止位置。請參見圖11B所繪示的第二步驟，在此步驟中，設有PD1010的授予晶圓1000先上下翻轉後，再與一承載晶圓1002接合。如此，便形成具有單晶授予基板於頂部且疊置有一單晶感光材料之一光偵測器結構。依據此技術之一或多個示範例中，單晶授予基板的面積不得小於單晶感光材料的面積。
授予晶圓1000的基板及分隔層1020會在圖11C所繪示的第三步驟中移除。在圖11D所繪示的第四步驟中，可選擇性地形成一第二介電質反射鏡層1070；第二介電質反射鏡層1070沉積於PD1010的頂面，藉以在金屬反射鏡層1040及第二介電質反射鏡層1070之間形成一光吸收腔。在某些實施方式中，若無形成第二介電質反射鏡層1070，則所製得的HP-PD為一前側入光單反射鏡(即包含金屬反射鏡層1040)多次反射PD，如圖11C所示。在前側入光單反射鏡多次反射PD中可選擇性地增加一抗反射層。在圖11E所繪示的第五步驟中，接合墊1080可在封裝製程中暴露出來。在此要特別說明的是，接合墊1080並不侷限於圖11E所繪示的形式。
根據某些實施例，單晶授予基板可為矽。感光材料可為鍺。為PD1010所建立之頂部接觸區1085可為矽、矽鍺或具有部分摻雜的鍺層。在某些實施方式中，以矽、矽鍺或具有部分摻雜之鍺層形成之接觸區1085可大於鍺吸收層或與鍺吸收層重疊；藉此，以矽、矽鍺或具有部分摻雜之鍺層形成之接觸區1085的部分的作為給鍺吸收層電場的電性接點。換言之，接觸區1085的寬度可大於光子吸收層1030的寬度。
在某些實施方式中，可沉積一抗反射層於前側反射器(即介電質反射鏡層1070)的頂部。承載晶圓1002的底部可依需求選擇性地進行薄化；舉例來說，承載晶圓1002的底部可利用蝕刻或拋光進行薄化。若PD為背側入光PD，那麼一抗反射層可沉積於在光電二極體裝置的背側(即承載晶圓1020的底部)，且金屬反射鏡層1040可由一開口來取代，藉以允許入射光通過開口進入感光材料。如圖10C及圖11E所示，電性接點可藉由蝕刻在此圖中之接合晶圓的頂部而從授予側製作於接合墊1080上。電性接點可額外地或選擇性地藉由從接合晶圓的底面進行蝕刻以形成一矽穿孔(through-silicon via；簡稱TSV)結構(例如類似在下文圖15B中所欲敘述之於積體電路中的矽穿孔結構)。
圖12A-12D繪示依照本發明之形成二替代性實施方式之具有反射鏡結構之光偵測器裝置於製作中間階段之示意圖。不同於圖10A-10C所繪示之一前側入光雙反射鏡HP-PD裝置，圖12A-12C是繪示形成一背側入光雙反射鏡HP-PD於製作中間階段之示意圖。類似於在圖10A-10C中所示，HP-PD可為單反射鏡或雙反射鏡系統。在此，入射光由PD的底部(即承載晶圓1202的底部)入光。PD1210及一隨選的介電層反射鏡1240(或一布拉格反射鏡)可形成於一授予晶圓1200上，並與一承載晶圓1202接合。原本在PD結構下方的授予晶圓1200的基板會翻轉至上方，且授予晶圓1200的部分基板會被移除。接著，在PD1210的光吸收腔會設置一金屬反射鏡1270(或布拉格反射鏡)。為PD1210所建立之頂部接觸區1285可為矽、矽鍺或具有部分摻雜的鍺層。在某些實施方式中，以矽、矽鍺或具有部分摻雜之鍺層形成之接觸區1285可大於鍺吸收層或與鍺吸收層重疊；藉此，以矽、矽鍺或具有部分摻雜之鍺層形成之接觸區1285的部分的作為給鍺吸收層電場的電性接點。換言之，頂部接觸區1285的寬度可大於鍺吸收層1230的寬度。
請參見圖12D，在一隨選的實施方式1206中，可包含單一反射鏡結構，而圖12C所繪示之光電二極體為一雙反射鏡結構(即包含介電質反射鏡層1240及金屬反射鏡層1270)。在圖12C中所述之介電質反射層1240並不會出現在圖12D中(例如︰可由一開口取代)，並可供光直接穿過承載基板1202的背側進入感光材料1230。藉此，實施方式1206為一單反射鏡背側入光PD結構。
在圖12D中，可在介電質反射鏡層1275及感光材料1230之間選擇性地設置一介電質反射鏡層1275。介電質反射鏡層1275可與金屬反射鏡層1270配合而提供單一反射鏡功能，藉此可增強及/或提供整體反射鏡反射率的製程控制。在某些實施方式中，介電質反射鏡層1275可由單層的二氧化矽、氮化矽、非晶矽、複晶矽或由前述材料組合之多層材料來實現。在某些實施方式中，SOI基板或矽基板可用以作為授予晶圓。
類似於在圖10A-10C中所述的前側入光雙反射鏡HP-PD，晶圓對晶圓的介電材料接合(wafer-to-wafer dielectric bonding)或混合接合可用於此結構中。分隔層1220可例如為一相異摻雜層、一質子佈植層，或蝕刻選擇性或機械性質與授予晶圓1200之基板有所差異的任意層。
圖13A-13C繪示具有反射鏡結構及積體電路之光偵測器之示意圖。在此，設在一授予晶圓1300上之前側入光雙反射鏡HP-PD接合於一承載晶圓1302，承載晶圓1302包含CMOS積體電路1390。積體電路1390至少包含一CMOS電晶體，前述的CMOS電晶體製作於承載晶圓1302上。PD1310製作於授予晶圓1300上。一晶圓對晶圓混合接合程序(金屬和介電質接合)用以接合授予晶圓1300及承載晶圓1302，藉以形成如圖13C所繪示的光電二極體裝置1304。在圖13C中，PD1310和積體電路1390利用金屬接合以形成電性連接。此技術可應用於一背側入光單反射鏡HP-PD或背側入光雙反射鏡HP-PD。
圖14繪示包含形成在承載晶圓1402上之一矽穿孔1492的光電二極體裝置1404。在本實施方式中，積體電路1490的輸出連接於在承載晶圓1402一側的矽穿孔1492。此技術可應用於一背側入光單反射鏡HP-PD或背側入光雙反射鏡HP-PD。
與其它電路之整合 請參見圖15A-15B，其等繪示整合前側入光雙反射鏡光偵測器及積體電路之示意圖。如在前所述的，在圖15A-15B中所示之應用於一雙反射鏡PD的技術可同樣地應用於單反射鏡PD；與雙反射鏡PD相比，單反射鏡PD不具有形成在感光材料及光源之間的頂部反射鏡。圖15A-15B繪示一雙反射鏡系統包含HP-PD1510。一積體電路1590與PD1510利用在此介紹的技術以整合於同一晶圓上。在圖15A中，積體電路1510的輸出連接於一接合墊1580。在某些實施方式中，如在圖15B中所示，積體電路1590的輸出連接於在承載晶圓側的一矽穿孔1592。在此要特別說明的是，在此所介紹的整合技術並不限於應用在特定種類的PD系統中；取而代之地，在此所介紹的整合技術可以類似的方式應用於一背側入光雙反射鏡HP-PD或背側入光單反射鏡HP-PD。
請參見圖16A-16B，其等繪示整合前側入光雙反射鏡光偵測器及積體電路之示意圖。在此，以雙反射鏡系統作為說明範例，PD1610可利用在此揭露的技術而與承載晶圓1602接合。積體電路1690接著利用覆晶接合程序以接合於PD結構上。覆晶接合程序可為芯片對芯片接合或芯片對晶圓接合。在圖16A中，積體電路1690的輸出透過焊球、銅柱1694或其它類似技術連接於複數接合墊1680。在圖16B中，積體電路1690的輸出連接於在積體電路晶圓1606上之一矽穿孔1692。
請參見圖17A-17B，其等繪示整合背側入光光偵測器及積體電路之示意圖。
在圖17A-17B所繪示的實施方式中，利用一背側入光HP-PD設計(其可例如為單反射鏡或雙反射鏡結構)以接合於承載晶圓1702上。PD1710接著分割為複數芯片並透過覆晶接合程序以接合於積體電路1790上。在圖17A中，積體電路1790的輸出連接於在積體電路側的接合墊1780，這適於製作對其它晶片或印刷電路板的電性接點。在圖17B中，積體電路1790的輸出連接於在積體電路晶圓1706上的矽穿孔1792。
請參見圖18A-18B，其等繪示整合前側入光單反射鏡光偵測器及其積體電路之示意圖。在圖18A-18B所繪示的實施方式中，係利用一前側入光單反射鏡HP-PD設計。圖18A繪示一離散型PD1810，在此HP-PD直接接合於一承載基板1802。圖18B繪示一整合應用的PD和積體電路，其中PD1810和積體電路1890先整合於同一晶圓上，在接合於承載晶圓1802上。
一般來說，為在此說明(特別是關於後置PD接合技術的相關描述和附圖)，可選擇性地配置一介電層在一感光材料及初始光入射源之間，並作為反射鏡以讓入射光部分穿透，並反射部分入射光至其它反射鏡。其次，術語「背側入光」和「前側入光」為利用光學路相對於承載晶圓及授予晶圓的位置所定義的相對性術語，並無關乎授予晶圓或承載晶圓是否在感測器操作時同時存在於其中。若入射信號的光學路徑較承載晶圓先遇到授予晶圓，則此裝置被視為「前側入光」；若入射信號的光學路徑較授予晶圓先遇到承載晶圓，則此裝置被視為「背側入光」。在此要特別說明的是，一般習慣上定義「前側入光」光偵測器為無進行晶圓接合程序的光偵測器；也就是說，前側入光光偵測器並未包含承載基板，且光會由晶圓的感光材料側入射；而「背側入光」為光從授予晶圓基板側的方向入射。此外，一抗反射層或/及一透鏡結構可設在複數感光材料及初始光源之間，或者當光偵測器中具有介電質半反射鏡時，抗反射層可選擇性地設在一介電質半反射鏡及初始入射光源之間。透鏡可為利用蝕刻製程形成之一彎曲矽表面、複數聚合物基材料塑造成形之一彎曲結或具有多層矽或介電層之複數光電晶體結構。在某些實施方式中，透鏡結構可為半球狀且由晶體、聚合物、有機或無機材料製成。在某些實施方式中，透鏡結構可為光子晶體狀，且其內排列有複數孔洞、凹槽、柱、環、平台，並使用晶體、聚合物、有機或無機材料製成。
波導及多通道光學收發應用
依據在前揭示的技術，可進一步地實現一具有高速混合波導之多通道光學收發模組。舉例來說，一接收模組可包含複數正向入射PD，其等接合於一具有波導之多通道被動系統。可利用脈衝振幅調變(Pulse-amplitude modulation；簡稱PAM)或其它調變機制以提高傳輸速度。一光學收發模組也可利用垂直共振腔面射型雷射(vertical-cavity surface-emitting laser ；簡稱VCSEL)二極體以取代在前所述的PD。
相比於傳統的基於全積體波導之光偵測器系統，前段所述的光學收發模組因具備潛在的經濟效益而更適用於中距離的資料傳輸應用。長距離傳輸則可使用累崩二極體接合系統來實現。藉由在本文所介紹之累崩二極體接合系統較傳統基於積體波導的累崩二極體系統具有更佳的成本優勢。
圖19繪示可利用於本文所介紹之光偵測器中之一波導結構1900之剖視圖。在圖19中，波導結構1900施作於一SOI晶圓1902上。SOI晶圓1902可包含一埋入氧化層1910。在SOI晶圓1902中的矽經光刻圖案化以包含矽波導1920及耦合器1930。再者，一接合墊1980可形成在一部分的矽波導1920上。要特別注意的是，在附圖中所繪示的內容主要供說明使用，其它形式的光學構件(例如其它形式的光學耦合器)也可應用於其中。
圖20繪示一波導接收系統2000之示意圖。在圖20中，波導接收系統2000不但包含一波導結構1900，還有一光纖2010耦合於其中之一耦合器1930。波導接收系統2000還包含一前側入光PD2020，其覆晶接合於接合墊1980並耦合於另一耦合器1930。PD2020用以接收並偵測來自光纖2010的複數光信號。在其它實施方式中，一直接光纖對波導耦合方式可用以減少波導耦合至光纖時的耦合損失。此外，波導接收系統2000包含一積體電路2090，其可透過圖20所示的打線接合以耦合於接合墊1980或透過覆晶接合程序(圖未示)以與接合墊1980接合。積體電路2090用以處理PD2020的輸出。在其它實施方式中，積體電路2090可與PD2020利用前述的技術整合於相同晶片上。
圖21繪示另一波導系統2100之示意圖。與波導接收系統2000相較，波導系統2100包含一背側入光HP-PD2025(例如為一單反射鏡光電二極體或一雙反射鏡PD)。HP-PD2025接合於接合墊1980。複數光信號經導向而通過複數耦合器1930進入平面內(in-plane)矽波導系統2100。在矽波導1900內傳遞的光信號可例如是經由一分光器(例如解多工器；圖中標示DeMUX)進行分光後進入複數通道中。每個通道內的光可被重新導向平面外(out-of-plane)至已接合的PD2025以進行信號收集。更多多通道應用的實施方式接著會將參照圖22A-22B進行說明。
從PD2025中選出的複數電信號接著被送到積體電路2190。此信號可透過接合打線或覆晶接合墊傳輸。在圖21所示的實施方式中，積體電路2190利用打線接合於另一側的HP-PD2025。積體電路2190用以處理PD2025的輸出。
圖22A-22B繪示多通道接收模組之示意圖。相較於傳統的非分波多工系統，利用在此介紹的具有波導的波長分波多工系統的優點可包含降低光纖成本。須注意的是，對中長距離傳輸而言，光纖成本為主要考量因素。
請參見圖22A，其繪示一具有分波多工之雙通道矽波導被動系統2200、一矽波導2220及一耦合器2230之示意圖。二25Gbps PD 2240係接合於各自耦合器2230之上部(被PD 2240遮住)以提供一50Gbps的光接收模組。在某些實施方式中，當引入4階脈衝振幅調變(PAM-4)信號時，光接收模組的頻寬可提高到100Gbps。PD2240可為單反射鏡PD或雙反射鏡PD。在某些實施方適中，目標波長為單模接近1310奈米或單模接近1550奈米。
請參見圖22B，其繪示一具有分波多工之四通道矽波導被動系統2205、一矽波導2215及一耦合器2225之上視圖。四個25Gbps PD2245接合於其上之耦合器2235以提供一100Gbps的光接收模組。在某些實施方式中，當引入4階脈衝振幅調變信號時，光接收模組的頻寬可提高到200Gbps。其它脈衝振幅調變機制，例如8階脈衝振幅調變、16階脈衝振幅調變及其它脈衝振幅調變，或其它調變及編碼/解碼機制也可被應用。
結論 除非有悖於物理可能性，本發明應包含下列實現方式：(i)可以任何順序和/或以任何組合執行上述方法/步驟，並且(ii)各個實施方式的設計、結構或組件可以任意方式組合。
在此要注意的是，在前所述的實施方式中可彼此組合，除非在上文中另有說明或者組合後的實施方式在功能和/或結構上相互矛盾。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視後附的申請專利範圍所界定者為準。
具體實施例 綜上所述，本發明所揭示的技術可以如下列具體實施例實現。
(A) 前置PD晶圓接合技術
1. 一種利用一授予晶圓及一承載晶圓製作一光偵測器之方法，包含︰ 形成一感光材料層於一該授予晶圓之一前側； 形成一保護層於該感光材料層上； 執行一晶圓接合程序以接合該授予晶圓及該承載基板，該保護層面對該承載晶圓之一前側；以及 移除該授予晶圓至少一部分之背側以移除在該感光材料層及該授予晶圓之一基板之間至少一部份的貫穿式差排缺陷層。
2. 如第1條所述之方法，其中該感光材料層包含複數Six Ge(1-x) 層，且0 ≤ x ＜ 1。
3. 如第1條所述之方法，其中在該等Six Ge(1-x) 層中，其中之一Six Ge(1-x) 層的x值不同於另一Six Ge(1-x) 層的x值。
4. 如第1條所述之方法，其中該保護層包含一材料，該承載晶圓的頂部同時還有該材料。
5. 如第4條所述之方法，其中該承載晶圓的頂部所包含之該材料包含矽。
6. 如第1條所述之方法，其中該保護層包含一半導體材料，該半導體材料非為矽鍺基材料，該半導體材料對該感光材料層提供一保護效果。
7. 如第1條所述之方法，其中該保護層包含一半導體材料，該半導體材料與鍺的晶格相匹配。
8. 如第7條所述之方法，其中該半導體材料為砷化鎵。
9. 如第1條所述之方法，其中形成該感光材料層包含︰ 依據適合於該光偵測器之預設摻雜分佈對感光材料層摻雜。
10. 如第1條所述之方法，更包含︰ 於該保護層摻雜雜質。
11. 如第1條所述之方法，更包含︰ 以相同種類的摻雜物摻雜該保護層及該承載晶圓。
12. 如第11條所述之方法，其中該摻雜物為N型摻雜物。
13. 如第1條所述之方法，更包含︰ 在形成保護層之後，以及進行晶圓接合程序之前，拋光授予晶圓的前側。
14. 如第1條所述之方法，更包含︰ 在形成該保護層之後且尚未執行晶圓接合程序之前，對授予晶圓執行退火程序。
15. 如第1條所述之方法，更包含︰ 在執行晶圓接合程序之前，對承載晶圓進行光刻圖案化程序。
16. 如第1條所述之方法，更包含︰ 在執行晶圓接合程序之前，形成另一保護層於該承載基板的前側。
17. 如第1條所述之方法，其中該晶圓接合包含如下述一或多個步驟︰一乾式晶圓接合、一濕式晶圓接合、一化學晶圓接合或一電漿增強化晶圓接合。
18. 如第1條所述之方法，更包含︰ 製作該光偵測器之其它部分於該承載晶圓上。
19. 如第1條所述之方法，更包含︰ 在形成感光材料層之前，形成一分隔層於該授予晶圓上。
20. 如第1條所述之方法，其中該方法在完成該光偵測器之複數主動元件之前執行。
21. 一種半導體結構，包含︰ 一第一矽晶圓，具有一前側； 一感光材料層，沉積於該第一矽晶圓之該前側，該感光材料層包含複數Six Ge(1-x) 層，其中0 ≤ x ＜ 1； 一矽保護層，位於該感光材料層的頂部；以及 一第二矽晶圓，具有一前側； 其中，該第一矽晶圓及該第二矽晶圓相接合，以使該矽保護層面對該第二矽晶圓之該前側。
(B)對前置PD晶圓接合技術︰
1. 一種利用授予晶圓及一承載晶圓製作一光吸收裝置之方法，包含︰ 形成一光吸收區於該授予基板之一前側； 在形成該光吸收區之後，執行一晶圓接合程序以接合授予晶圓及承載晶圓，使該授予基板具有該光吸收區之表面面對該承載晶圓之一表面；以及 移除該授予晶圓之一背面之一部分。
2. 如第1條所述之方法，更包含︰ 在移除該授予晶圓之背面的一部分後，沉積一第一層狀狀結構於該授予晶圓之該背面上方。
3. 如第2條所述之方法，其中該第一層狀結構包含金屬，並用以作為該光吸收層之一光學反射鏡。
4. 如第3條所述之方法，其中該第一層狀結構更包含一介電層，該介電層設在該金屬層及該光吸收區之間。
5. 如第1條所述之方法，更包含︰ 在執行該晶圓接合程序之前，形成一介電層結構於該光吸收區及該授予晶圓頂部或於該承載晶圓之上，其中該介電層結構用以作為供反射部分入射光之部分光反射器。
6. 如第1條所述之方法，更包含︰ 形成一抗反射層於該承載晶圓之該背面，其中光由該承載晶圓之該背面進入該光吸收區。
7. 如第1條所述之方法，更包含︰ 在執行該晶圓接合程序之前，形成一第二層狀結構，該第二層狀結構位於該光吸收區頂部及該授予晶圓的上方，或者該第二層狀結構位在承載晶圓之上，或者該第二層狀結構位於前述之結合。
8. 如第7條所述之方法，其中該第二層狀結構包含金屬層，並用以作為該光吸收區之一光學反射鏡。
9. 如第8條所述之方法，其中該第二層狀結構更包含一介電層，位於該金屬層及該光吸收區之間。
10. 如第7條所述之方法，更包含︰ 在移除該授予晶圓之該背側之一部分後，沉積一第三層狀結構於該授予晶圓之該背側移除之一部分上方，以作為該光吸收區之一部份反射鏡。
11. 如第7條所述之方法，更包含︰ 形成一抗反射層於該授予晶圓之背側，其中光從該授予晶圓之該背側進入該光吸收區。
12. 如第7條所述之方法，更包含︰ 於執行晶圓接合程序之前，製作一電子構件於該承載晶圓及/或該授予晶圓上，其中光於該授予晶圓之該背側進入該光吸收區。
13. 如第12條所述之方法，其中該電子構件包含下列至少一個：一放大器、一類比數位轉換器、一串列轉並列介面、一數位電路。
14. 如第1條所述之方法，其中該晶圓接合程序包含︰一介電質對介電質接合、一金屬對金屬接合，或其等之組合。
15. 如第1條所述之方法，更包含︰ 於移除該授予晶圓之該背側之一部分之後，形成一抗反射層於該授予晶圓之該背側。
16. 如第1條所述之方法，其中該授予晶圓及該承載晶圓為塊狀半導體晶圓而非SOI晶圓。
17. 如第1條所述之方法，其中該光吸收裝置包含至少一反射鏡結構，該反射鏡結構位於該光吸收區及該承載基板之間。
18. 如第1條所述之方法，其中該光吸收裝置包含至少一反射鏡結構，該反射鏡結構位於該授予晶圓之該背側。
19. 如第1條所述之方法，其中該光吸收區形成於接合在該授予晶圓之另一晶圓上。
20. 如第1條所述之方法，更包含︰ 接合該光吸收裝置於另一包含有一波導及一光耦合器之晶圓上，其中該光吸收裝置位於該光耦合器上方。
100、102、104、1002、1202、1302、1402、1602、1702、1802:承載晶圓
101:水平軸線
110:摻雜層
200、202:摻雜基板
210:感光材料層
212:缺陷層
214、218 、714:SixGe1-x:層
215:P型鍺層
216、716:純鍺層
219:N型摻雜鍺層
220、1020、1220:分隔層
230:非晶矽層
400、500、1206:實施方式
600、602、1004、1010、1210、1310、1510、1810、2020、2025、2240、2245:PD
610:P型鍺層
620:保護層
630:介電層
640:接觸孔
700:矽材料授予晶圓
712:高TDD鍺層
719:N型鍺層
1000、1200、1300:授予晶圓
1030:光子吸收層
1040:金屬反射鏡層
1045、1070、1275:介電質反射鏡層
1050:介電材料
1060:接合層
1080、1580、1680:接合墊
1085、1285:接觸區
1230:鍺吸收區
1390、1490、1590、1690、1790、1890、2090、2190:積體電路
1492、1592、1692、1792:矽穿孔
1606、1706:積體電路晶圓
1694:銅柱
1900:波導結構
1920:SOI晶圓
1910:埋入氧化層
1910、2220、2215:矽波導
1930、2230、2235:耦合器
2000:波導接受系統
2010:光纖
2020、2025:前側入光光電二極體
2100:波導系統
2200:分波多工之雙通道矽波導被動系統
2205:分波多工之四通道矽波導被動系統
本發明之實施例將配合下列圖式說明，但是該些實施方式及圖式並非本發明專利範圍限制，類似之圖號係代表類似之元件；此外，圖式並不一定依據實際元件結構比例繪示。
圖1A繪示一承載晶圓之剖視圖；
圖1B繪示另一承載晶圓之剖視圖；
圖1C繪示又一承載晶圓之剖視圖；
圖2A繪示於摻雜晶圓(或稱一轉換晶圓)上形成感光材料之示意圖；
圖2B繪示於摻雜晶圓(或稱一轉移晶圓)上形成感光材料之示意圖；
圖3A繪示於授予晶圓上製備保護層之一示意圖；
圖3B繪示於授予晶圓上製備保護層之另一示意圖；
圖3C繪示於授予晶圓上製備保護層之又一示意圖；
圖4繪示完成接合後之授予(轉移)晶圓及承載晶圓之剖視圖；
圖5繪示完成後置接合材料移除之剖視圖；
圖6A繪示利用在本文中介紹之技術所製作之一光偵測器之示意圖；
圖6B繪示利用在本文中介紹之技術所製作之另一光偵測器之示意圖；
圖7繪示一隨選範例製程以於授予晶圓上形成感光材料層之示意圖；
圖8繪示之完成接合之授予晶圓及承載晶圓之剖視圖；
圖9繪示完成後置接合材料移除之剖視圖；
圖10A-圖10C繪示於將光偵測器形成於授予晶圓之後，接合授予晶圓及承載晶圓於製作中間階段之示意圖；
圖11A-圖11E繪示於將光偵測器形成於授予晶圓之後，接合授予晶圓及承載晶圓於製作中間階段之示意圖；
圖12A-圖12D繪示形成二替代性實施方式之具有反射鏡結構之光偵測器於製作中間階段之示意圖；
圖13A-圖13C繪示形成具有反射鏡結構及積體電路之光偵測器於製作中間階段之示意圖；
圖14繪示具有矽穿孔之承載基板之光偵測器之示意圖；
圖15A繪示一整合前側入光雙反射鏡光偵測器及積體電路之示意圖；
圖15B繪示另一整合前側入光雙反射鏡光偵測器及積體電路之示意圖；
圖16A繪示一積體電路接合於前側入光雙反射鏡光偵測器之示意圖；
圖16B繪示另一積體電路接合於前側入光雙反射鏡光偵測器之示意圖；
圖17A繪示一背側入光光偵射器接合於積體電路上之示意圖；
圖17B繪示另一背側入光光偵射器接合於積體電路上之示意圖；
圖18A繪示一前側入光單反射鏡光偵射器及其它整合電路之示意圖；
圖18B繪示另一前側入光單反射鏡光偵射器及其它整合電路之示意圖；
圖19繪示可用與本文所介紹之光偵測器配合使用之一波導結構之剖視圖；
圖20繪示利用本文所介紹之技術體現之一波導系統示意圖；
圖21繪示利用本文所介紹之技術體現之另一波導系統示意圖；
圖22A繪示依照本發明之一多通道接收模組之示意圖；以及
圖22B繪示依照本發明之另一多通道接收模組之示意圖。
1000:授予晶圓
1002:承載晶圓
1004:光電二極體裝置
1030:光子吸收層
1040:金屬反射鏡層
1045:介電質反射鏡層
1060:接合層
1070:介電質反射鏡層
1080:接合墊
1085:接觸區

Claims (15)

  1. 一種半導體結構，包含：一第一基板，具有一前側；一光感測材料，設置於該第一基板的該前側上，該光感測材料包含至少一層或多層的SixGe(1-x)，其中0
    Figure 109139891-A0305-02-0044-3
    x<1，該至少一層或多層的SixGe(1-x)至少包含一層純鍺層；一保護層，設置於該光感測材料上方；一第二基板，具有一前側；其中，該第一基板與該第二基板接合，且該保護層面對該第二基板的該前側。
  2. 如請求項第1項所述之結構，其中，當該光感測材料包含多層SixGe(1-x)時，其中一層的x值與另外一層的x值不同。
  3. 如請求項第1項所述之結構，其中，該保護層包含一半導體材料，該半導體材料為非矽鍺基(Non-SiGe based)材料或該半導體材料與鍺的晶格相匹配。
  4. 如請求項第1項所述之結構，其中，該保護層包含非晶矽(Amorphous silicon)、複晶矽或單晶矽。
  5. 如請求項第1項所述之結構，其中，該保護層被一雜質所摻雜。
  6. 如請求項第1項所述之結構，其中，該保護層的摻雜類型與該第二基板的一表面層的摻雜類型相同。
  7. 如請求項第6項所述之結構，其中，該摻雜類型為N型。
  8. 如請求項第6項所述之結構，其中，該保護層和/或該表面層的摻雜濃度大於1x1017cm-3。
  9. 一種光偵測器，包含：一承載基板，其包含一表面層，該表面層具有一摻雜類型；一光感測材料，由該承載基板承載，該光感測材料包含至少一層或多層的SixGe(1-x)，其中0
    Figure 109139891-A0305-02-0045-2
    x<1，該至少一層或多層的SixGe(1-x)至少包含一層純鍺層；一保護層，設置於該光感測材料與該承載基板之該表面層之間，該保護層的摻雜類型與該表面層的該摻雜類型相同；以及一接合介面，位於該保護層以及該表面層之間。
  10. 如請求項第9項所述之光偵測器，其中該保護層的厚度介於50奈米至100奈米之間。
  11. 如請求項第9項所述之光偵測器，其中該保護層包含非晶矽、複晶矽或單晶矽。
  12. 如請求項第9項所述之光偵測器，其更包含一反射鏡，該反射鏡位於光感測材料之上。
  13. 如請求項第9項所述之光偵測器，其中該保護層和/或該表 面層的摻雜濃度大於1x1017cm-3。
  14. 如請求項第9項所述之光偵測器，該承載基板以及該表面層包含矽。
  15. 一種波導接收系統，包含：一第一耦合器；一第二耦合器；一矽波導位於該第一耦合器以及該第二耦合器之間；以及一光偵測器，其耦合於該第二耦合器，該光偵測器包含：一承載基板，其包含一表面層，該表面層具有一摻雜類型；一光感測材料，由該承載基板承載，該光感測材料包含至少一層或多層的SixGe(1-x)，其中0
    Figure 109139891-A0305-02-0046-1
    x<1，該至少一層或多層的SixGe(1-x)至少包含一層純鍺層；一保護層，設置於該光感測材料與該承載基板之該表面層之間，該保護層的摻雜類型與該表面層的該摻雜類型相同；以及一接合介面，位於該保護層以及該表面層之間。
TW109139891A 2015-07-24 2016-07-25 半導體結構 TWI767411B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201562196315P 2015-07-24 2015-07-24
US62/196,315 2015-07-24
US201562200109P 2015-08-02 2015-08-02
US62/200,109 2015-08-02
US201562204460P 2015-08-13 2015-08-13
US62/204,460 2015-08-13
US201562205003P 2015-08-14 2015-08-14
US62/205,003 2015-08-14

Publications (2)

Publication Number Publication Date
TW202109865A TW202109865A (zh) 2021-03-01
TWI767411B true TWI767411B (zh) 2022-06-11

Family

ID=57837389

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109139891A TWI767411B (zh) 2015-07-24 2016-07-25 半導體結構
TW105123489A TWI713556B (zh) 2015-07-24 2016-07-25 半導體光吸收結構及光吸收裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105123489A TWI713556B (zh) 2015-07-24 2016-07-25 半導體光吸收結構及光吸收裝置

Country Status (5)

Country Link
US (4) US9704916B2 (zh)
EP (1) EP3326203B1 (zh)
CN (1) CN108369950A (zh)
TW (2) TWI767411B (zh)
WO (1) WO2017019632A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644187B2 (en) 2015-07-24 2020-05-05 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US11081602B2 (en) * 2017-11-27 2021-08-03 Mitsubishi Electric Corporation Optical semiconductor device
WO2019138301A1 (en) * 2018-01-09 2019-07-18 Trieye Ltd. Germanium based focal plane array for the short infrared spectral regime
EP3707755B1 (en) * 2018-02-12 2024-04-03 TriEye Ltd. Germanium on insulator for cmos imagers in the short wave infrared
FR3083000A1 (fr) * 2018-06-21 2019-12-27 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
WO2020096950A1 (en) * 2018-11-06 2020-05-14 The Regents Of The University Of California Heterogeneously integrated indium gallium nitride on silicon photonic integrated circuits
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
US20210391370A1 (en) * 2019-08-28 2021-12-16 Artilux, Inc. Photo-detecting apparatus with low dark current
TW202429694A (zh) * 2019-08-28 2024-07-16 美商光程研創股份有限公司 具低暗電流之光偵測裝置
US11749762B2 (en) * 2019-10-31 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device comprising a photodetector with reduced dark current
FR3103284B1 (fr) * 2019-11-15 2023-04-14 St Microelectronics Crolles 2 Sas Capteur optique intégré du type photodiode à avalanche à photon unique, et procédé de fabrication
US11355544B2 (en) 2020-03-26 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with improved light conversion efficiency
KR20210135111A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지의 제조 방법
FR3111019B1 (fr) 2020-05-26 2022-07-22 St Microelectronics Crolles 2 Sas Capteur optique intégré à photodiodes pincées
KR102655947B1 (ko) * 2020-09-03 2024-04-11 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US11742451B2 (en) * 2020-11-24 2023-08-29 Cisco Technology, Inc. Integrate stressor with Ge photodiode using a substrate removal process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529459A (en) * 2003-12-02 2005-09-01 California Inst Of Techn Wafer bonded epitaxial templates for silicon heterostructures
US20100239794A1 (en) * 2006-07-17 2010-09-23 Gerald Donald Andrews Donor elements and processes for thermal transfer of nanoparticle layers
TW201041039A (en) * 2009-01-12 2010-11-16 Ibm Low cost fabrication of double box back gate silicon-on-insulator wafers
TW201145487A (en) * 2010-03-02 2011-12-16 Micron Technology Inc Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US20150064385A1 (en) * 2013-08-28 2015-03-05 Brewer Science Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2132254A1 (de) 1970-06-30 1972-01-05 Texas Instruments Inc Verfahren zum Montieren elektronischer Vorrichtungen
US5977604A (en) * 1996-03-08 1999-11-02 The Regents Of The University Of California Buried layer in a semiconductor formed by bonding
US6074892A (en) * 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
US7238960B2 (en) * 1999-12-24 2007-07-03 Bae Systems Information And Electronic Systems Integration Inc. QWIP with enhanced optical coupling
US7196790B2 (en) * 2002-03-18 2007-03-27 Honeywell International Inc. Multiple wavelength spectrometer
EP1516370A1 (en) * 2002-06-19 2005-03-23 Massachusetts Institute Of Technology Ge photodetectors
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
KR100492534B1 (ko) * 2002-11-29 2005-06-02 엘지전자 주식회사 광 발생기 모듈, 광 검출기 모듈, 그들을 결합한 광픽업장치 및 그들의 제조방법
ES2363089T3 (es) * 2004-04-30 2011-07-20 Dichroic Cell S.R.L. Método para producir sustratos de ge virtuales para la integración iii/v sobre si (001).
TWI235490B (en) * 2004-07-30 2005-07-01 United Microelectronics Corp Image sensor and fabricating method thereof
KR100642760B1 (ko) * 2005-03-28 2006-11-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7983572B2 (en) 2005-06-30 2011-07-19 Finisar Corporation Electro-absorption modulator integrated with a vertical cavity surface emitting laser
US7745816B2 (en) * 2005-09-27 2010-06-29 Northwestern University Single-photon detector with a quantum dot and a nano-injector
CN101326646B (zh) * 2005-11-01 2011-03-16 麻省理工学院 单片集成的半导体材料和器件
US20070170476A1 (en) * 2006-01-20 2007-07-26 Giziewicz Wojciech P Lateral photodetectors with transparent electrodes
US20070190681A1 (en) * 2006-02-13 2007-08-16 Sharp Laboratories Of America, Inc. Silicon-on-insulator near infrared active pixel sensor array
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
US20070164196A1 (en) * 2007-03-09 2007-07-19 Tay Hiok N Image sensor with pixel wiring to reflect light
US8269303B2 (en) * 2008-03-07 2012-09-18 Nec Corporation SiGe photodiode
US8203195B2 (en) * 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8188512B2 (en) * 2008-12-03 2012-05-29 Electronics And Telecommunications Research Institute Growth of germanium epitaxial thin film with negative photoconductance characteristics and photodiode using the same
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8319237B2 (en) * 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
EP2526457B1 (en) * 2010-01-22 2016-01-20 Vrije Universiteit Brussel Laser and method for actively modulating laser radiation
US8330171B2 (en) * 2010-07-23 2012-12-11 Intel Corporation High speed, wide optical bandwidth, and high efficiency resonant cavity enhanced photo-detector
US8497536B2 (en) * 2011-09-16 2013-07-30 Omnivision Technologies, Inc. Dual-facing camera assembly
KR101770267B1 (ko) * 2011-10-04 2017-08-22 엘지전자 주식회사 박막 태양전지 모듈
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
US9236521B2 (en) * 2012-10-30 2016-01-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler having lens layer
US9362428B2 (en) * 2012-11-27 2016-06-07 Artilux, Inc. Photonic lock based high bandwidth photodetector
US20140273525A1 (en) 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
WO2014188018A1 (es) * 2013-05-21 2014-11-27 BLASCO WHYTE, Isabel Lena Integración monolítica de lentes plenópticas sobre sustratos fotosensores
TWI587186B (zh) * 2013-07-15 2017-06-11 Ying-Jia Xue Multi-function display
TWI561639B (en) 2014-04-17 2016-12-11 Heraeus Materials Singapore Pte Ltd Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
US9472588B1 (en) * 2015-06-19 2016-10-18 International Business Machines Corporation Monolithic visible-infrared focal plane array on silicon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529459A (en) * 2003-12-02 2005-09-01 California Inst Of Techn Wafer bonded epitaxial templates for silicon heterostructures
US20100239794A1 (en) * 2006-07-17 2010-09-23 Gerald Donald Andrews Donor elements and processes for thermal transfer of nanoparticle layers
TW201041039A (en) * 2009-01-12 2010-11-16 Ibm Low cost fabrication of double box back gate silicon-on-insulator wafers
TW201145487A (en) * 2010-03-02 2011-12-16 Micron Technology Inc Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US20150064385A1 (en) * 2013-08-28 2015-03-05 Brewer Science Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates

Also Published As

Publication number Publication date
WO2017019632A1 (en) 2017-02-02
US20170294550A1 (en) 2017-10-12
TWI713556B (zh) 2020-12-21
US20200075793A1 (en) 2020-03-05
WO2017019632A8 (en) 2019-04-04
TW202109865A (zh) 2021-03-01
US11316065B2 (en) 2022-04-26
US9991411B2 (en) 2018-06-05
US10529886B2 (en) 2020-01-07
CN108369950A (zh) 2018-08-03
EP3326203B1 (en) 2024-03-06
EP3326203A4 (en) 2019-03-13
US9704916B2 (en) 2017-07-11
US20190140132A1 (en) 2019-05-09
TW201717373A (zh) 2017-05-16
EP3326203A1 (en) 2018-05-30
US20170025454A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
TWI767411B (zh) 半導體結構
US10468543B2 (en) Microstructure enhanced absorption photosensitive devices
US11271132B2 (en) Multi-wafer based light absorption apparatus and applications thereof
US10446700B2 (en) Microstructure enhanced absorption photosensitive devices
US7453132B1 (en) Waveguide photodetector with integrated electronics
WO2009110632A1 (ja) ＳｉＧｅフォトダイオード
WO2019089437A1 (en) Microstructure enhanced absorption photosensitive devices
TW201506474A (zh) 光子多晶片模組
US20210134654A1 (en) Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) Multilevel semiconductor device and structure with electromagnetic modulators
KR20210136796A (ko) 증가된 양자 효과 길이를 가진 광자 디바이스 및 방법
US11063071B1 (en) Multilevel semiconductor device and structure with waveguides
US9837566B2 (en) Photodiodes including seed layer
CN103000744A (zh) 背面入射型半导体受光元件
TWI837251B (zh) 增強收集效率的光偵測裝置
US11594526B2 (en) Multilevel semiconductor device and structure with oxide bonding
CN117199155B (zh) 一种波导型可见光及近红外光探测器结构与制备方法
US11855100B2 (en) Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) Multilevel semiconductor device and structure with oxide bonding
US20240079398A1 (en) Multilevel semiconductor device and structure with oxide bonding
CN102956630A (zh) 三维集成半导体系统和形成该三维集成半导体系统的方法
Fedeli Silicon photonics integration with electronic circuit
Benedikovic et al. 28 Gbps silicon-germanium hetero-structure avalanche photodetectors (Contributed paper)
Wu et al. Photodiodes with high speed and enhanced wide spectral range