CN107104183A - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN107104183A
CN107104183A CN201710096969.7A CN201710096969A CN107104183A CN 107104183 A CN107104183 A CN 107104183A CN 201710096969 A CN201710096969 A CN 201710096969A CN 107104183 A CN107104183 A CN 107104183A
Authority
CN
China
Prior art keywords
layer
electrode
memory cell
memory device
electrode line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710096969.7A
Other languages
English (en)
Other versions
CN107104183B (zh
Inventor
郑智贤
高宽协
姜大焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107104183A publication Critical patent/CN107104183A/zh
Application granted granted Critical
Publication of CN107104183B publication Critical patent/CN107104183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/32—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the bipolar type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Vehicle Body Suspensions (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Electrotherapy Devices (AREA)

Abstract

本公开提供一种存储器件。该存储器件包括：第一电极线层，包括在第一方向上在基板上延伸并彼此间隔开的多个第一电极线；第二电极线层，包括在第二方向上在第一电极线层上延伸并彼此间隔开的多个第二电极线，该第二方向不同于第一方向；以及存储单元层，包括位于多个第一电极线和多个第二电极线之间的多个交叉点处的多个第一存储单元，每个第一存储单元包括顺序地堆叠的选择器件层、中间电极和可变电阻层。可变电阻层的侧表面垂直于基板的顶表面或被倾斜以朝向可变电阻层的上部逐渐更宽。第一存储单元具有侧表面斜坡从而具有朝向其上部逐渐减小的宽度。

Description

存储器件
技术领域
所公开的构思涉及一种存储器件及其制造方法，更具体地，涉及具有堆叠的交叉点阵列结构的存储器件及其制造方法。
背景技术
由于存在增长的趋势使电子产品重量轻、薄且小尺寸，所以对高度集成的半导体器件的需求已经增长。此外，已经提出具有堆叠的交叉点阵列结构的存储器件，其中存储单元位于彼此相交的两个电极之间的交叉点处。然而，由于对具有堆叠的交叉点阵列结构的存储器件的按比例缩小(downscaling)的增大的需求，需要减小存储器件中包括的所有的层的尺寸。然而，由于减小存储器件的尺寸，在制造存储器件的工艺期间会产生各种缺陷，从而使存储器件的可靠性劣化并降低批量生产率。
发明内容
所公开的构思提供一种通过最小化可变电阻层的蚀刻损坏并抑制未对准而具有改善的可靠性的存储器件以及制造该存储器件的方法。
根据一些方面，本公开指向一种存储器件，该存储器件包括：第一电极线层，包括在基板上在第一方向上延伸并彼此间隔开的多个第一电极线；第二电极线层，包括形成在第一电极线层上并在第二方向上延伸且彼此间隔开的多个第二电极线，该第二方向不同于第一方向；以及存储单元层，包括位于所述多个第一电极线和所述多个第二电极线的交叉点处的多个第一存储单元，每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，其中可变电阻层的侧表面垂直于基板的顶表面或倾斜以朝向可变电阻层的上部逐渐更宽，并且其中所述多个第一存储单元的每个具有侧表面斜坡使得所述多个第一存储单元的每个的宽度朝向其上部逐渐减小。
根据另一些方面，本公开指向一种存储器件，该存储器件包括：基板；第一电极线层，包括在基板上在第一方向上延伸并彼此间隔开的多个第一电 极线；第二电极线层，包括在第二方向上在第一电极线层上延伸且彼此间隔开的多个第二电极线，该第二方向不同于第一方向；集成电路层，形成在基板上并设置在第一电极线层下面；以及存储单元层，包括位于多个第一电极线和多个第二电极线的交叉点处的多个第一存储单元，其中每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，其中可变电阻层的侧表面垂直于基板的顶表面或倾斜使得可变电阻层朝向可变电阻层的上部逐渐变宽，并且其中每个第一存储单元具有侧表面和朝向第一存储单元的上部逐渐减小的宽度，该侧表面具有侧表面斜坡。
根据另一些方面，本公开指向一种存储器件，该存储器件包括：基板；第一电极线层，包括在基板上在第一方向上延伸的多个第一电极线；第二电极线层，包括在第二方向上在第一电极线层上延伸的多个第二电极线，该第二方向不同于第一方向；集成电路层，形成在基板上并设置在第一电极线层下面；存储单元层，包括位于多个第一电极线和多个第二电极线的交叉点处的多个第一存储单元；以及第一绝缘层，在第一方向上延伸并设置在多个第一电极线之间，其中每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，其中可变电阻层的侧表面垂直于基板的顶表面或倾斜使得可变电阻层朝向可变电阻层的上部逐渐变宽，并且其中每个第一存储单元具有侧表面和朝向第一存储单元的上部逐渐减小的宽度。
附图说明
从以下结合附图的详细描述，所公开的实施方式将被更清楚地理解，附图中：
图1是根据示范性实施方式的存储器件的电路图；
图2是根据示范性实施方式的存储器件的透视图；
图3是沿图2的线X-X'和Y-Y'截取的截面图；
图4是图3的部分'A'的放大截面图；
图5是具有双向阈值开关(OTS)特性的示范性选择器件的示意的电压-电流(V-I)曲线图；
图6至图17B对应于沿图3的线X-X'和Y-Y'截取的截面图，是根据示范性实施方式的存储器件的截面图；
图18是根据示范性实施方式的存储器件的透视图；
图19是沿图18的线2X-2X'和2Y-2Y'截取的截面图；
图20至图22对应于沿图19的线2X-2X'和2Y-2Y'截取的截面图，是根据示范性实施方式的存储器件的截面图；
图23是根据示范性实施方式的存储器件的透视图；
图24是沿图23的线3X-3X'和3Y-3Y'截取的截面图；
图25A至图25P对应于沿图3的线X-X'和Y-Y'截取的截面图或者沿图19的线2X-2X'和2Y-2Y'截取的截面图，是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图；
图26A至图26B对应于沿图3的线X-X'和Y-Y'截取的截面图或者沿图19的线2X-2X'和2Y-2Y'截取的截面图，是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图；
图27A至图27C对应于沿图3的线X-X'和Y-Y'截取的截面图或者沿图19的线2X-2X'和2Y-2Y'截取的截面图，是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图；
图28A至图28C对应于沿图3的线X-X'和Y-Y'截取的截面图或者沿图19的线2X-2X'和2Y-2Y'截取的截面图，是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图；
图29A至图29B对应于沿图3的线X-X'和Y-Y'截取的截面图，是根据示范性实施方式的制造图14的存储器件的方法的工艺操作的截面图；
图30是根据示范性实施方式的存储器件的方框图；以及
图31是根据示范性实施方式的计算机系统的方框图。
具体实施方式
在下文，将参照附图更充分地描述本发明，附图中示出发明构思的示范性实施方式。
图1是根据示范性实施方式的存储器件100的等效电路图。
参照图1，存储器件100可以包括下部字线WL11和WL12以及上部字线WL21和WL22。下部字线WL11和WL12可以在第一方向(即图1中的X方向)上延伸并在垂直于第一方向的第二方向(即图1中的Y方向)上彼此间隔开。上部字线WL21和WL22可以在第一方向(即X方向)上延伸、在垂直于第一方向的第二方向(即Y方向)上彼此间隔开，并且还在垂直于 第一方向的第三方向(即图1中的Z方向)上与下部字线WL11和WL12间隔开。此外，存储器件100可以包括公共位线BL1、BL2、BL3和BL4以及多个存储单元(例如，第一存储单元MC1、第二存储单元MC2等)。公共位线BL1、BL2、BL3和BL4可以在第二方向(即Y方向)上延伸并在第三方向(即Z方向)上与上部字线WL21和WL22以及下部字线WL11和WL12的每个间隔开。
第一存储单元MC1和第二存储单元MC2可以分别设置在公共位线BL1、BL2、BL3和BL4与下部字线WL11和WL12之间以及在公共位线BL1、BL2、BL3和BL4与上部字线WL21和WL22之间。具体地，第一存储单元MC1可以位于公共位线BL1、BL2、BL3和BL4与下部字线WL11和WL12之间的交叉点处，并包括配置为存储信息的可变电阻层ME和配置为选择存储单元的选择器件SW。此外，第二存储单元MC2可以位于公共位线BL1、BL2、BL3和BL4与上部字线WL21和WL22之间的交叉点处，并包括配置为存储信息的可变电阻层ME和配置为选择存储单元的选择器件SW。选择器件SW也可以被称为开关器件或访问器件。
第一存储单元MC1和第二存储单元MC2可以沿着第三方向设置为具有彼此相同的结构。如图1所示，在设置于下部字线WL11和公共位线BL1之间的第一存储单元MC1中，选择器件SW可以电连接到下部字线WL11并且可变电阻层ME可以电连接到公共位线BL1。可变电阻层ME和选择器件SW可以彼此串联连接。此外，在设置于上部字线WL21和公共位线BL1之间的第二存储单元MC2中，可变电阻层ME可以电连接到上部字线WL21并且选择器件SW可以电连接到公共位线BL1。可变电阻层ME和选择器件SW可以彼此串联连接。然而，所公开的构思不限于此。不同于图1所示的，在一些实施方式中，在第一存储单元MC1和第二存储单元MC2的每个中，选择器件SW和可变电阻层ME的每个位置可以彼此相互地转换。此外，第一存储单元MC1和第二存储单元MC2可以具有在第三方向(例如，Z方向)上关于公共位线BL1、BL2、BL3和BL4彼此对称的结构。例如，在第一存储单元MC1中，可变电阻层ME可以连接到下部字线WL11并且选择器件SW可以连接到公共位线BL1。此外，在第二存储单元MC2中，可变电阻层ME可以连接到上部字线WL21并且选择器件SW可以连接到公共位线BL1。因此，第一存储单元MC1和第二存储单元MC2可以关于公共位线BL1彼此对称地设置。
在下文，将描述操作存储器件100的方法。
例如，电压可以通过字线WL11、WL12、WL21和WL22以及公共位线BL1、BL2、BL3和BL4施加到第一存储单元MC1或第二存储单元MC2的可变电阻层ME，使得电流可以流入可变电阻层ME中。例如，可变电阻层ME可以包括可在第一状态和第二状态之间可逆地转换的相变材料层。然而，可变电阻层ME不限于此，可变电阻层ME可以包括其电阻根据施加的电压而改变的任何可变电阻器。例如，可变电阻层ME的电阻可以响应于施加到第一存储单元MC1和第二存储单元MC2之一的可变电阻层ME的电压而在第一状态和第二状态之间可逆地转换。在一些实施方式中，电压可以施加到第一存储单元MC1和第二存储单元MC2中选择的一个。
数字数据(例如，“0”或“1”)可以存储在第一存储单元MC1和第二存储单元MC2中或可以根据可变电阻层ME的电阻的变化而从第一存储单元MC1和第二存储单元MC2擦除。例如，高电阻状态“0”和低电阻状态“1”可以作为数据写入第一存储单元MC1和第二存储单元MC2中。这里，将高电阻状态“0”变为低电阻状态“1”的操作可以被称为“设定操作”，将低电阻状态“1”变为高电阻状态“0”的操作可以被称为“复位操作”。然而，存储在根据实施方式的第一存储单元MC1和第二存储单元MC2中的数字数据不限于高电阻状态“0”和低电阻状态“1”。各种电阻状态可以存储在第一存储单元MC1和第二存储单元MC2中。
第一存储单元MC1和第二存储单元MC2中的任意一个可以通过选择对应的下部字线WL11、WL12和上部字线WL21和WL22以及公共位线BL1、BL2、BL3和BL4而被访问。此外，通过在下部字线WL11、WL12和上部字线WL21和WL22与公共位线BL1、BL2、BL3和BL4之间施加预定信号，第一存储单元MC1和第二存储单元MC2可以被编程。此外，电流可以通过公共位线BL1、BL2、BL3和BL4被测量，使得与从第一存储单元MC1和第二存储单元MC2中选出的一个的可变电阻层的电阻相对应的信息可以被读取。
图2是根据示范性实施方式的存储器件100的透视图。图3是沿图2的线X-X'和Y-Y'截取的截面图。图4是图3的部分“A”的放大截面图。
参照图2至图4，存储器件100可以包括在基板101上的第一电极线层110L、第二电极线层120L和存储单元层MCL。
如附图中示出的，层间绝缘层105可以设置在基板101上。层间绝缘层105可以由氧化物诸如硅氧化物或氮化物诸如硅氮化物形成，并可以用于将第一电极线层110L与基板101电分隔，使第一电极线层110L与基板101彼此绝缘。
尽管在根据一个示范性实施方式的存储器件100中，层间绝缘层105设置在基板101上，但是这仅是说明。例如，在一些实施方式中，集成电路层可以设置在基板101上，存储单元可以设置在集成电路层上。集成电路层可以包括用于存储单元的操作的外围电路和/或核心电路。仅供参考，其中存储单元设置在集成电路层上的结构可以被称为COP(外围上单元)结构。
第一电极线层110L可以包括在第一方向(X方向)上彼此平行地延伸的多个第一电极线110。第二电极线层120L可以包括在第二方向(Y方向)上彼此平行地延伸的多个第二电极线120。在存储器件的操作方面，在一些实施方式中，多个第一电极线110可以对应于字线并且多个第二电极线120可以对应于位线。在另一些实施方式中，多个第一电极线110可以对应于位线并且多个第二电极线120可以对应于字线。
多个第一电极线110和多个第二电极线120的每个可以包括金属、导电的金属氮化物、导电的金属氧化物、或其组合。例如，多个第一电极线110和多个第二电极线120的每个可以包括钨(W)、钨氮化物(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、钛铝氮化物(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、铟锡氧化物(ITO)、其合金、或其组合。此外，多个第一电极线110和多个第二电极线120的每个可以包括金属层和覆盖该金属层的至少一部分的导电的阻挡层。导电的阻挡层可以包括例如钛(Ti)、钛氮化物(TiN)、钽(Ta)、钽氮化物(TaN)或其组合。
在根据实施方式的存储器件100中，多个第一电极线110和多个第二电极线120可以通过镶嵌工艺或浮雕(embossing)和蚀刻工艺形成。此外，多个第一电极线110和多个第二电极线120可以通过与形成存储单元130的工艺不同的工艺形成。在一些实施方式中，多个第一电极线110可以与存储单元130一起形成。对此的更详细的说明将在图7中描述。
当多个第一电极线110和多个第二电极线120通过镶嵌工艺形成时，多 个第一电极线110和多个第二电极线120的每个可以具有朝向其下部逐渐减小的宽度。例如，多个第一电极线110和多个第二电极线120的宽度可以随着多个第一电极线110和多个第二电极线120在第三方向(例如Z方向)上远离基板101延伸而增大。相反，当多个第一电极线110和多个第二电极线120通过浮雕和蚀刻工艺形成时，多个第一电极线110和多个第二电极线120的每个可以具有朝向其下部逐渐增大的宽度。例如，多个第一电极线110和多个第二电极线120的宽度可以随着多个第一电极线110和多个第二电极线120在第三方向(例如Z方向)上远离基板101延伸而减小。仅供参考，图2和图3所示的多个第一电极线110和多个第二电极线120可以通过镶嵌工艺形成。
通常，在半导体器件中，结构可以通过浮雕和蚀刻工艺或者镶嵌工艺形成。当结构通过浮雕和蚀刻工艺形成时，结构的相应的底部宽度(例如，更靠近基板101的结构的宽度)可以大于其相应的顶部宽度(例如，更远离基板101的结构的宽度)。当结构通过镶嵌工艺形成时，结构的相应的顶部宽度可以大于其相应的底部宽度。此外，在结构通过镶嵌工艺形成的情况下，对应的结构可以被称为镶嵌结构。
更具体地，在浮雕和蚀刻工艺的情况下，构成这样的结构的材料层可以被形成，然后该材料层可以利用掩模图案作为蚀刻掩模被干蚀刻从而形成所述结构。由于蚀刻工艺的特性，所述结构可以通常渐缩使底部宽度大于顶部宽度。另一方面，在镶嵌工艺的情况下，层间绝缘层或牺牲层可以被形成，然后层间绝缘层或者牺牲层可以利用掩模图案作为蚀刻掩模被干蚀刻从而形成沟槽。此后，沟槽可以用构成这样的结构的材料层填充，从而形成所述结构。由于蚀刻工艺的特性，所述沟槽可以通常渐缩使顶部宽度大于底部宽度。因此，通过用材料层填充沟槽形成的所述结构也可以具有大于底部宽度的顶部宽度。
另外，在浮雕和蚀刻工艺或镶嵌工艺的情况下，结构的侧表面可以通过精确控制蚀刻参数而形成为基本上垂直于基板101的顶表面。因此，在该结构的下部和上部中可以存在最小的宽度差或几乎没有宽度差。此外，在根据实施方式的存储器件100中，第一电极线110和第二电极线120的侧表面可以通过精确控制蚀刻参数而形成为基本上垂直于基板101的顶表面。
多个第一凹陷R1可以形成在多个第一电极线110的每个的上部中并且 在第一方向(X方向)上在存储单元130之间。如附图所示的，多个第一凹陷R1可以用设置在存储单元130之间的第二绝缘层142的下部填充。当存储单元130通过浮雕和蚀刻工艺形成时，第一凹陷R1可以通过过度地蚀刻第一电极线110的上部而形成。然而，通过精确控制蚀刻参数(即，不过度地蚀刻)，第一凹陷R1可以不完全地形成。
存储单元层MCL可以包括在第一方向和第二方向(X方向和Y方向)上彼此间隔开的多个第一存储单元130(例如图1中的MC1)。如附图所示的，第一电极线110和第二电极线120可以彼此交叉或在彼此之上越过。存储单元130可以分别位于第一电极线110和第二电极线120之间的交叉点处。
存储单元130可以由具有矩形形状的柱结构形成。然而，存储单元130的结构不限于矩形形状。例如存储单元130可以具有各种柱结构，诸如圆形柱形状、椭圆形柱形状、多边形柱形状等。如附图所示，在存储器件100中，存储单元130可以基本上具有比其上部宽的下部。例如，在更靠近基板101的部分处的存储单元130的宽度可以比在更远离基板101的部分处的存储单元130的宽度宽。因此，存储单元130的侧壁可以关于基板101的顶表面具有超过90°的第一角度θ1。例如，存储单元130可以通过浮雕和蚀刻工艺整个地形成。在一些实施方式中，如以上讨论的，在浮雕和蚀刻工艺中，通过精确控制蚀刻参数，存储单元130的侧壁可以形成为基本上垂直于基板101的顶表面。
在构成存储单元130的材料层之中的可变电阻层139可以通过利用硬掩模或牺牲层的镶嵌工艺形成。因此，由于镶嵌工艺，可变电阻层139可以被自对准于在其下面的材料层。所述材料层可以包括例如下部电极131、选择器件133、中间电极135和加热电极137。形成存储单元130的方法将在图25A至图25P中详细描述。
每个存储单元130可以包括下部电极131、选择器件133、中间电极135、加热电极137和可变电阻层139。
在一些实施方式中，可变电阻层139(图1中的ME)可以包括根据加热时间在非晶相和结晶相之间可逆地改变的相变材料。例如，可变电阻层139的相可以由于施加到可变电阻层139的两端的电压所产生的焦耳热而可逆地改变，可变电阻层139可以包括其电阻由于可变电阻层139的相变而改变的材料。具体地，相变材料可以在非晶相进入高电阻状态并且在结晶相进入低 电阻状态。数据可以通过将高电阻状态定义为数据“0”以及通过将低电阻状态定义为数据“1”而存储在可变电阻层139中。
在一些实施方式中，可变电阻层139可以包括来自周期表的VI族(即，硫族化物)的一种或多种元素以及(可选地)来自III族、IV族或V族的一种或多种化学改性剂。例如，可变电阻层139可以包括Ge-Sb-Te(GST)。如这里所用的，由连字符(-)代表的化学成分符号表示包含在特定混合物或化合物中的元素，并用于表示包含所代表的元素的所有化学结构。例如，Ge-Sb-Te材料可以包括Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4或Ge1Sb4Te7。
除了Ge-Sb-Te材料之外，可变电阻层139可以包括各种相变材料。例如，可变电阻层139可以包括以下中的至少一种：Ge-Te、Sb-Te、In-Se、Ga-Sb、In-Sb、As-Te、Al-Te、Bi-Sb-Te(BST)、In-Sb-Te(IST)、Ge-Sb-Te、Te-Ge-As、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、In-Ge-Te、Ge-Sn-Te、Ge-Bi-Te、Ge-Te-Se、As-Sb-Te、Sn-Sb-Bi、Ge-Te-O、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、Ge-Te-Sn-Pt、In-Sn-Sb-Te、As-Ge-Sb-Te和其组合。
构成可变电阻层139的每个元素可以具有不同的化学计量比。可变电阻层139的结晶温度、熔化温度、取决于用于结晶的活化能的相变速率、以及数据保持特性可以基于每个元素的化学计量比来控制。
可变电阻层139还可以包括杂质诸如碳(C)、氮(N)、硅(Si)、氧(O)、铋(Bi)和锡(Sn)中的至少一种。存储器件100的操作电流可以通过杂质的引入而改变。此外，可变电阻层139还可以包括金属。例如，可变电阻层139可以包括以下中的至少一种：铝(Al)、镓(Ga)、锌(Zn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pa)、铪(Hf)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、铅(Pb)和钋(Po)。金属可以增大可变电阻层139的电导率和热导率，因此结晶速率可以提高，从而增大设定编程速度。金属可以改善可变电阻层139的数据保持特性。
可变电阻层139可以包括其中具有不同物理性质的两个或更多层堆叠的多层结构。构成多层结构的多个层的数目或厚度可以根据使用目的而自由地 选择。阻挡层可以进一步插置在构成该多层结构的多个层之间。阻挡层可以用于防止该多个层之间的材料的扩散。当该多个层中的后续层被形成时，阻挡层可以减小包含在该多个层中的在先层中的材料的扩散。
此外，可变电阻层139可以包括用包含彼此不同的材料的多个层交替地堆叠的超晶格结构。例如，可变电阻层139可以包括其中包含Ge-Te的第一层和包含Sb-Te的第二层交替地堆叠的堆叠结构。然而，第一层和第二层不限于此，可以每个包括以上描述的各种材料。
作为可变电阻层139的相变材料可以是以上所述的，但是公开的构思的方面不限于此。存储器件100的可变电阻层139可以包括具有电阻变化性能的各种材料。
在一些实施方式中，在可变电阻层139包括过渡金属氧化物的情况下，存储器件100可以是电阻随机存取存储器(ReRAM)器件。在包括过渡金属氧化物的可变电阻层139中，至少一个电路径可以通过编程操作而建立或消失(例如，去除)。当电路径被建立时可变电阻层139可以具有低电阻值，当电路径消失时可变电阻层139可以具有高电阻值。通过利用电阻值的差异，存储器件100可以存储数据。
在可变电阻层139包括过渡金属氧化物的情况下，过渡金属氧化物可以包括Ta、Zr、Ti、Hf、Mn、Y、Ni、Co、Zn、Nb、Cu、Fe和Cr中的至少一种。例如，包括过渡金属氧化物的可变电阻层139可以包括单层或多个层，由以下中的至少一种形成：Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y和Fe2O3-x。在以上材料中，x值和y值可以分别在0≤x≤1.5和0≤y≤0.5的范围内选择，但是实施方式不限于此。
在另一些实施方式中，例如，在可变电阻层139包括磁隧道结(MTJ)结构(其包括由磁性材料形成的两个电极和插置在这两个电极之间的电介质层)的情况下，存储器件100可以是磁随机存取存储器(MRAM)器件。
这两个电极可以分别是磁化被钉扎层和磁化自由层，并且插置在其间的电介质层可以是隧道阻挡层。磁化被钉扎层可以具有被钉扎的磁化方向，磁化自由层可以具有平行或反平行于(例如，除了平行之外的任意方向)磁化被钉扎层的被钉扎的磁化方向的可变磁化方向。磁化被钉扎层的磁化方向和磁化自由层的磁化方向可以平行于隧道阻挡层的表面，但是实施方式不限于此。例如，磁化被钉扎层的磁化方向和磁化自由层的磁化方向可以垂直于隧 道阻挡层的表面。
在磁化自由层的磁化方向平行于磁化被钉扎层的磁化方向的情况下，可变电阻层139可以具有第一电阻值。可选地，在磁化自由层的磁化方向反平行于磁化被钉扎层的磁化方向的情况下，可变电阻层139可以具有第二电阻值。通过利用第一电阻值和第二电阻值之间的差异，存储器件100可以存储数据。磁化自由层的磁化方向可以通过编程电流中的电子的自旋扭矩来改变。
磁化被钉扎层和磁化自由层可以包括磁性材料。磁化被钉扎层还可以包括反铁磁材料，该反铁磁材料固定磁化被钉扎层中的铁磁材料的磁化方向。隧道阻挡层可以包括包含Mg、Ti、Al、MgZn和MgB中的至少一种的氧化物，但是实施方式不限于此。
选择器件133(图1中的SW)可以用作用于控制电流流动的电流控制层。选择器件133可以包括其电阻可根据施加到选择器件133的两端的电压的大小而改变的材料。在一些实施方式中，选择器件133可以包括具有双向阈值开关(OTS)特性的材料。例如，当低于阈值电压VT的电压被施加到选择器件133时，选择器件133可以处于其中电流几乎不流动(例如，流动被阻碍)经过选择器件133的高电阻状态。当高于阈值电压VT的电压被施加到选择器件133时，选择器件133可以处于低电阻状态并且电流可以流动经过选择器件133。此外，当流动经过选择器件133的电流变得小于保持电流时，选择器件133可以变成高电阻状态。另外，选择器件133的OTS特性将参照图5在后面详细描述。
选择器件133可以包括硫族化物材料作为OTS材料。选择器件133可以包括从周期表的VI族选择的一种或多种元素(例如硫族元素)以及从III族、IV族和/或V族任意地选择的一种或多种化学改性剂。包含在选择器件133中的硫族元素可以包括硫(S)、硒(Se)和/或碲(Te)。硫族元素可以以二价键和存在孤对电子为特征。二价键可以导致在结合硫族元素以形成硫族化物材料时形成链和环状结构，孤对电子可以提供用于形成导电丝(conducting filament)的电子的来源。三价和四价改性剂诸如铝(Al)、镓(Ga)、铟(In)、锗(Ge)、锡(Sn)、硅(Si)、磷(P)、砷(As)和锑(Sb)可以进入硫族元素的链和环状结构并可以影响硫族化物材料的结构刚度。硫族化物材料的结构刚度可以导致根据进行结晶或其它结构重排的能力而将 硫族化物材料分类为阈值开关材料和相变材料中的一个。
在一些实施方式中，选择器件133可以包括硅(Si)、碲(Te)、砷(As)、锗(Ge)、铟(In)或其组合。例如，选择器件133可以包括约14％的硅(Si)浓度、约39％的碲(Te)浓度、约37％的砷(As)浓度、约9％的锗(Ge)浓度、约1％的铟(In)浓度。这里，百分比是原子百分比，组成元素的原子一起总共为100％。
在一些实施方式中，选择器件133可以包括硅(Si)、碲(Te)、砷(As)、锗(Ge)、硫(S)、硒(Se)或其组合。例如，选择器件133可以包括约5％的硅(Si)浓度、约34％的碲(Te)浓度、约28％的砷(As)浓度、约11％的锗(Ge)浓度、约21％的硫(S)浓度和约1％的硒(Se)浓度。
在一些实施方式中，选择器件133可以包括碲(Te)、砷(As)、锗(Ge)、硫(S)、硒(Se)、锑(Sb)或其组合。例如，选择器件133可以包括约21％的碲(Te)浓度、约10％的砷(As)浓度、约15％的锗(Ge)浓度、约2％的硫(S)浓度、约50％的硒(Se)浓度以及约2％的锑(Sb)浓度。
在根据实施方式的存储器件100中，选择器件133不限于OTS材料，而是包括能够用于选择器件的各种材料。例如，选择器件133可以包括二极管、隧道结、PNP二极管、双极结晶体管(BJT)或离子-电子混合导电(MIEC)开关。
加热电极137可以插置在中间电极135和可变电阻层139之间。加热电极137可以用于在设定操作或复位操作中加热可变电阻层139。加热电极137可以包括不与可变电阻层139反应而是产生足以改变可变电阻层139的相的热量的导电材料。例如，加热电极137可以辐射热而不与可变电阻层139化学反应。
在一些实施方式中，加热电极137可以包括高熔点金属或其氮化物(诸如钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)、钽氮化物(TaN)、钨硅化物(WSi)、钨氮化物(WN)、钛钨(TiW)、钼氮化物(MoN)、铌氮化物(NbN)、钛硼氮化物(TiBN)、锆硅氮化物(ZrSiN)、钨硅氮化物(WSiN)、钨硼氮化物(WBN)、锆铝氮化物(ZrAlN)、钼铝氮化物(MoAlN)、钛铝(TiAl)、钛氮氧化物(TiON)、钛铝氮氧化物(TiAlON)、钨氮氧化物(WON)、钽氮氧化物(TaON))、碳(C)、硅碳化物(SiC)、硅碳氮化物(SiCN)、碳 氮化物(CN)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)或其组合。然而，加热电极137中包括的材料不限于此。
下部电极131和中间电极135的每个可以由导电材料形成，该导电材料用作电流通道以允许电流流动经过下部电极131和中间电极135。例如，下部电极131和中间电极135的每个可以包括金属、导电的金属氮化物、导电的金属氧化物、或其组合。此外，下部电极131和中间电极135的每个可以包括钛氮化物(TiN)层，但是公开的构思不限于此。
在一些实施方式中，下部电极131和中间电极135的每个可以包括包含金属或导电的金属氮化物的导电层以及覆盖导电层的至少一部分的至少一个导电的阻挡层。导电的阻挡层可以包括金属氧化物、金属氮化物或其组合，但是不限于此。
每个存储单元130可以包括围绕可变电阻层139的间隔物138。间隔物138的外侧表面可以构成存储单元130的侧表面的一部分。间隔物138可以保护可变电阻层139。
此外，可变电阻层139的水平横截面面积可以通过调节间隔物138的厚度来调节。因此，可变电阻层139和加热电极137之间的接触面积可以根据间隔物138的厚度来调节。例如，间隔物138可以包括氧化物诸如硅氧化物(SiO2)或铝氧化物(Al2O3)、氮化物诸如硅氮化物(Si3N4)、或氮氧化物诸如硅氮氧化物。
当进行镶嵌工艺以形成可变电阻层139时，用于间隔物的材料层可以以均匀的厚度沉积在沟槽的内侧上和在绝缘层上，然后间隔物138可以通过经由各向异性蚀刻仅在沟槽的侧壁上留下该材料层而形成。用于间隔物的材料层可以通过利用热和/或等离子体化学气相沉积法(CVD)、原子层沉积(ALD)或任何其它类型的沉积方法而被共形地形成。在形成间隔物138之后，沟槽的剩余空间可以用可变电阻层139填充。
如图4所示，间隔物138可以具有其中上部薄并且下部厚的结构。例如，间隔物138可以在更靠近基板101的下端部分具有第一厚度T1并在更远离基板101的上端部分具有比第一厚度T1薄的第二厚度T2。这是由于各向异性蚀刻的特性。也就是，当间隔物138通过各向异性蚀刻形成时，上部分的蚀刻的量可以大于下部分的蚀刻的量。由于间隔物138的结构，可变电阻层139的被间隔物138围绕的侧壁可以具有关于加热电极137或基板101的顶表面的小于90°的第二角度θ2。此外，通过更精确地调节各向异性蚀刻以形成间隔物138，可变电阻层139的侧壁可以基本上垂直于加热电极137的顶表面。
如上所述，在结构通过镶嵌工艺形成的情况下，该结构的底部宽度会大于该结构的顶部宽度。然而，在根据实施方式的存储器件100中，尽管可变电阻层139通过镶嵌工艺形成，但是根据形成在沟槽的内侧上的间隔物138的内侧壁的角度，可变电阻层139的底部宽度可以小于可变电阻层139的顶部宽度。例如，当关于加热电极137或基板101的顶表面的角度θ2小于90°时，可变电阻层139的底部宽度可以小于可变电阻层139的顶部宽度。如果间隔物138没有形成在沟槽的内侧上，可变电阻层139的底部宽度会大于可变电阻层139的顶部宽度。可变电阻层139的结构将参照图25A至图25P在后面详细地描述。
另外，凹陷Rh可以形成在加热电极137的顶表面上，并且通过用可变电阻层139填充凹陷Rh，可变电阻层139可以与加热电极137接触。当间隔物138通过各向异性蚀刻工艺形成在沟槽的内侧上时，凹陷Rh可以通过去除加热电极137的上部的一部分而形成。
第一绝缘层141可以设置在第一电极线110之间，第二绝缘层142可以设置在存储单元层MCL的存储单元130之间。此外，第三绝缘层143可以设置在第二电极线120之间。
第一绝缘层141可以在第一方向(X方向)上在第一电极线110之间延伸并可以形成为复数个以对应于第一电极线110。第二凹陷R2可以形成在每个第一绝缘层141的顶表面上以形成在第二方向(Y方向)上设置的存储单元130之间。第二凹陷R2可以用设置在存储单元130之间的第二绝缘层142的下部填充。当存储单元130在浮雕和蚀刻工艺中形成时，第二凹陷R2可以通过去除第一绝缘层141的上部的一部分而形成。另外，当存储单元130在浮雕和蚀刻工艺中形成时，蚀刻区域可以用第二绝缘层142填充。如附图所示，形成在第一绝缘层141上的第二凹陷R2可以形成得比在第一电极线110诸如金属层上形成的第一凹陷R1更深。
在一些实施方式中，第一绝缘层141和第二绝缘层142可以由相同的材料形成。在这种情况下，第二凹陷R2可以仅在概念上存在，因为第一绝缘层141和第二绝缘层142没有区别。
第二绝缘层142可以用于通过插置在存储单元130之间而使存储单元130彼此电分隔，从而使存储单元130彼此绝缘。存储单元130可以通过第二绝缘层142而在第一方向和第二方向上彼此间隔开。第二绝缘层142可以具有整体结构，使得它跨过第一方向和第二方向保持被连接。
第三绝缘层143可以在第二方向(Y方向)上在第二电极线120之间延伸并可以形成为复数个以对应于第二电极线120。蚀刻停止层143E可以插置在第三绝缘层143和第二绝缘层142之间。当在镶嵌工艺中形成第二电极线120时，蚀刻停止层143E可以用于防止第二绝缘层142被不必要地蚀刻掉。
更具体地，在第二绝缘层142和第三绝缘层143两者由氧化物层诸如硅氧化物形成的情况下，当沟槽形成在第三绝缘层143中以形成第二电极线120时，第二绝缘层142会通过与用于形成第三绝缘层143的蚀刻工艺同时的蚀刻而去除。然而，当蚀刻停止层143E设置在第二绝缘层142上时，蚀刻可以被蚀刻停止层143E停止。然后蚀刻停止层143E可以利用用于去除蚀刻停止层143E的任何适当的蚀刻技术来蚀刻。因此，设置在第三绝缘层143下面的第二绝缘层142的蚀刻可以被最小化。蚀刻停止层143E可以由氮化物层诸如硅氮化物形成。如上所述，在一些实施方式中，第二绝缘层142和第三绝缘层143可以由氧化物层形成，蚀刻停止层143E可以由氮化物层形成。在另一些实施方式中，第二绝缘层142和第三绝缘层143可以由氮化物层形成，蚀刻停止层143E可以由氧化物层形成。
第一至第三绝缘层141、142和143可以由相同的材料形成，或者它们中的至少一个可以由不同的材料形成。例如，第一至第三绝缘层141、142和143可以由电介质材料诸如氧化物、氮化物或氮氧化物形成，并可以用于使元件彼此电分隔，使元件彼此绝缘。代替第二绝缘层142，空气间隙(未示出)可以形成在存储单元130之间。当空气间隙形成在存储单元130之间时，具有预定厚度的绝缘衬层(未示出)可以形成在空气间隙和存储单元130之间。
根据实施方式的存储器件100可以利用浮雕和蚀刻工艺以及镶嵌工艺两者形成。例如，构成存储单元130的下部的材料层可以通过浮雕和蚀刻工艺形成，构成存储单元130的上部的可变电阻层139可以通过利用额外的硬掩模或牺牲层的镶嵌工艺形成。当可变电阻层139利用镶嵌工艺形成时，与蚀 刻有关的损伤可以被基本上最小化。因此，可以提供存储单元130同时最小化可变电阻层139的损伤。此外，由于镶嵌工艺，可变电阻层139可以自对准到构成存储单元130的下部的材料层，从而最小化未对准余量。
此外，当可变电阻层139通过镶嵌工艺形成时，可变电阻层139的水平横截面面积可以通过形成间隔物138来调节。因此，可变电阻层139和加热电极137之间的接触面积可以被调节。
图5是具有双向阈值开关(OTS)特性的选择器件的示意的电压-电流(V-I)曲线图60。
参照图5，第一曲线61示出当电流没有供应到选择器件层(即包括选择器件133的层)时关于电压的电流。这里，选择器件133可以用作具有阈值电压VT的开关器件，阈值电压VT具有第一电压电平63。当电压从电压为0V并且电流为0A的起始点逐渐增大时，电流几乎不供应到选择器件133直到电压达到阈值电压VT(即第一电压电平63)。当电压超过阈值电压VT时，供应到选择器件133的电流急剧地增大，施加到选择器件133的电压减小为第二电压电平64(或饱和电压VS)。
第二曲线62示出当电流供应到选择器件层时关于电压的电流。随着流动经过选择器件133的电流变得高于第一电流水平66，施加到选择器件133的电压增大到略微大于第二电压电平64。例如，尽管流动经过选择器件133的电流从第一电流水平66显著地增大到第二电流水平67，但是施加到选择器件133的电压可以从第二电压电平64仅略微地增大。也就是，一旦电流通过选择器件层供应，施加到选择器件的电压可以维持在饱和电压VS(即第二电压电平64)的水平或接近饱和电压VS的水平。如果电流减小为保持电流水平(即第一电流水平66)或更低，选择器件133可以转变为高电阻状态，使得电流可以被有效地阻挡直到电压增大到阈值电压VT。
图6至图17B是根据示范性实施方式的存储器件的截面图，并对应于图3的截面图。图2和图3中描述的重复的描述将被省略。
参照图6，根据实施方式的存储器件100A可以与图3所示的存储器件100的不同之处在于：每个第一电极线110a可以具有朝向其下部逐渐变宽的结构。例如，在图3所示的存储器件100中，由于镶嵌工艺，每个第一电极线110可以具有比其下部宽的上部。然而，在根据实施方式的存储器件100A中，由于浮雕和蚀刻工艺，每个第一电极线110a可以具有比其上部宽的下 部。
由于第一电极线110a具有朝向其下部逐渐变宽的结构，所以插置在第一电极线110a之间的第一绝缘层141a具有朝向其下部变窄的结构。例如，在图6中，在更靠近基板101的部分处的第一绝缘层141a的宽度比在更远离基板101的部分处的第一绝缘层141a的宽度窄。
参照图7，根据实施方式的存储器件100B可以与图3所示的存储器件100的不同之处在于：第一电极线110b的侧表面具有与存储单元130的侧表面基本上相同的斜度并且它们连续地连接到彼此而没有导致台阶部。
更具体地，在图3所示的存储器件100中，第一电极线110可以具有比上部窄的下部，存储单元130可以具有比下部窄的上部。因此，第一电极线110的侧表面具有与存储单元130的侧表面的斜度不同的斜度。此外，第一电极线110和存储单元130可以在两者之间的接触区域处具有台阶部。例如，由于第一电极线110通过镶嵌工艺形成并且存储单元130通过浮雕和蚀刻工艺形成，所以第一电极线110的顶表面和存储单元130的底表面可以具有彼此不同的水平横截面面积。因此，在第一电极线110和存储单元130之间的接触区域处会导致台阶部。例如，第一电极线110和存储单元130之间的接触区域可以是不平坦的或不连续的。
在根据实施方式的存储器件100B中，当存储单元130通过浮雕和蚀刻工艺形成时，第一电极线110b可以与存储单元130一起形成。也就是，第一电极线110b和存储单元130可以在同一浮雕和蚀刻工艺中被蚀刻。因此，第一电极线110b的侧表面具有与存储单元130的侧表面基本上相同的斜度，它们连续地连接到彼此而没有导致台阶部并且在第一电极线110b的侧表面和存储单元130的侧表面之间没有不平坦或不连续。
第二绝缘层142a可以插置在存储单元130之间以及在第一电极线110b之间。例如，第二绝缘层142a可以对应于图3所示的存储器件100中的结合的第一绝缘层141和第二绝缘层142，或可以对应于图6所示的存储器件100A中的结合的第一绝缘层141a和第二绝缘层142。由于第一电极线110b与存储单元130一起形成，所以存储单元130之间以及第一电极线110b之间的空间可以在同一工艺中用第二绝缘层142a填充。
参照图8，根据实施方式的存储器件100C可以与图3所示的存储器件100的不同之处在于：存储单元130a的中间电极135a可以包括至少一个热 阻挡薄层135h。更具体地，中间电极135a可以包括用作电极的电极薄层135e和阻挡热传递的热阻挡薄层135h。
如附图所示，当中间电极135a包括多个热阻挡薄层135h时，中间电极135a可以具有用电极薄层135e和热阻挡薄层135h交替地堆叠的堆叠结构。当中间电极135a仅包括一个热阻挡薄层135h时，热阻挡薄层135h可以插置在两个电极薄层135e之间。
电极薄层135e的材料或功能可以与对于图2和图3中的下部电极131和中间电极135描述的材料和功能相同。热阻挡薄层135h可以由具有高电导率和低热导率的材料形成以最小化热传递。热阻挡薄层135h可以形成为具有非常薄或小的厚度(几nm或更小)。例如，热阻挡薄层135h可以由导电材料诸如碳(C)、碳氮化物(CN)、钛硅氮化物(TiSiN)和钛铝氮化物(TiAlN)形成。
通常，当选择器件133包括具有OTS特性的材料时，如上所述的选择器件133可以包括非晶硫族化物材料。然而，随着存储器件100C按比例缩小，可变电阻层139、选择器件133、加热电极137、下部电极131和/或中间电极135a的厚度和宽度以及在其间的距离可以减小。因此，在操作存储器件100C的过程期间，当可变电阻层139的相由于加热电极137产生的热而改变时，邻近于加热电极137设置的选择器件133也会受所产生的热的影响，选择器件133会劣化或损坏。例如，由于由邻近于选择器件133的加热电极137产生的热，选择器件133会部分地结晶。
在存储器件100C中，中间电极135a可以形成为具有更大的厚度，使得由加热电极137产生的热可以不被传输到选择器件133。如图8所示，中间电极135a可以形成为具有比下部电极131的厚度更厚的厚度以阻挡从加热电极137的热传递。例如，中间电极135a可以具有10至100nm的厚度。然而，中间电极135a的厚度不限于此。
参照图9，根据实施方式的存储器件100D可以与图3所示的存储器件100的不同之处在于：加热电极137a可以插置在可变电阻层139和第二电极线120之间。例如，在图3所示的存储器件中，加热电极137可以插置在可变电阻层139和中间电极135之间并设置在可变电阻层139的底部处或在可变电阻层139的底部下面。然而，在根据图9的实施方式的存储器件100D中，加热电极137a可以插置在可变电阻层139和第二电极线120之间并设 置在可变电阻层139的顶部上。在一些实施方式中，加热电极137a可以不仅用于加热可变电阻层139而且用于在形成第二电极线120的蚀刻工艺期间防止可变电阻层139的损坏。
此外，加热电极137a的横截面面积可以不同于图3所示的存储器件100的加热电极137的横截面面积。更具体地，在图3所示的存储器件100中以及如在图4中提供的放大的截面图中进一步示出的，加热电极137可以具有比可变电阻层139宽的横截面面积并且可变电阻层139可以与加热电极137的一部分接触。相反，在存储器件100D中，加热电极137a可以具有与可变电阻层139基本上相同的横截面面积并且形成在可变电阻层139上。例如，加热电极137a的横截面宽度可以与可变电阻层139的顶部的横截面宽度基本上相同。加热电极137a可以由间隔物138围绕。例如，间隔物138可以围绕加热电极137a的侧表面。
当加热电极137a设置在可变电阻层139的顶部上时，从加热电极137a到选择器件133的热传递可以被最小化，因为中间电极135和可变电阻层139插置在加热电极137a和选择器件133之间。此外，为了有效地阻挡热传递，中间电极135可以形成为厚的厚度，或在其中包括至少一个热阻挡薄层。
参照图10，根据实施方式的存储器件100E可以与图9所示的存储器件100D的类似之处在于：加热电极137a可以插置在可变电阻层139和第二电极线120之间。然而，在根据图10的实施方式的存储器件100E中，第一电极线110b的侧表面具有与存储单元130b的侧表面基本上相同的斜度并且它们连续地连接到彼此而没有导致台阶部或不连续。例如，在根据实施方式的存储器件100E中，当存储单元130b通过浮雕和蚀刻工艺形成时，第一电极线110b也可以与存储单元130b一起形成。因此，图10的第二绝缘层142a可以具有与参照图7描述和示出的第二绝缘层142a相同的结构。也就是，第二绝缘层142a可以插置在存储单元130b之间以及还插置在第一电极线110b之间。
参照图11，根据实施方式的存储器件100F可以与图3所示的存储器件100的不同之处在于：在存储单元130c中，间隔物可以不形成在可变电阻层139a的侧表面上。例如，图3所示的存储单元130可以包括围绕可变电阻层139的间隔物138，因此间隔物138的外侧表面可以构成存储单元130的侧表面的一部分。相反，在根据图11的实施方式的存储器件100F中，间隔物 可以不被单独地形成并且可变电阻层139a可以与第二绝缘层142直接接触。因此，可变电阻层139a的侧表面可以构成存储单元130c的侧表面的一部分。由于没有间隔物，可变电阻层139a的水平横截面面积可以大于图3和图6至图10所示的存储器件100、100A、100B、100C、100D和100E中的每个的可变电阻层139的水平横截面面积。例如，图11的可变电阻层139a的横截面宽度可以大于图3和图6至图10的可变电阻层139的横截面宽度。此外，可变电阻层139a可以具有与设置在可变电阻层139a下面的加热电极137基本上相同的接触面积。例如，可变电阻层139a的底表面可以横跨加热电极137的基本上整个顶表面延伸。由于存储单元130c朝向其下部逐渐变宽，所以可变电阻层139a的侧表面可以具有关于加热电极137或基板101的顶表面的大于90°的第一角度θ1。如上所述，当存储单元130c的侧表面通过控制蚀刻参数而形成为基本上垂直于基板101的顶表面时，可变电阻层139a的侧表面也可以形成为基本上垂直于基板101的顶表面。
在图11的存储器件100F中，不同于图3和图6至图10的实施方式的存储器件100、100A、100B、100C、100D和100E，由于各种原因可以做出不形成间隔物的决定，诸如，例如当可变电阻层139a不需要被保护免受损坏时、当可变电阻层139a和加热电极137之间的接触面积的扩大被需要(例如，更大或增大的接触面积)时、当存储单元130c的侧面斜坡形成为几乎垂直于基板101时、当其中形成存储单元130c的沟槽具有优良的间隙填充特性时等。
参照图12，根据实施方式的存储器件100G可以与图9所示的存储器件100D的类似之处在于：在存储单元130d中，加热电极137b可以设置在可变电阻层139a的顶部上。然而，图12的存储器件100G可以具有其中间隔物138a可以仅围绕加热电极137b的结构。
具体地，在存储器件100G中，间隔物138a可以不形成在可变电阻层139a的侧表面上。因此，类似于图11所示的存储器件100F，可变电阻层139a的侧表面可以构成存储单元130d的侧表面的一部分。此外，加热电极137b可以设置在可变电阻层139a的上部上，并可以不横跨可变电阻层139a的整个顶部延伸。仅围绕加热电极137b的间隔物138a可以设置在可变电阻层139a上。间隔物138a的外围侧表面可以构成存储单元130d的侧表面的一部分。
为了形成此结构，在可变电阻层139a形成在沟槽中之后，可变电阻层139a的上部的一部分可以被去除。之后，在间隔物138a形成在被去除的部分中之后，加热电极137b可以形成在剩余部分中。
由于加热电极137b被间隔物138a围绕，所以加热电极137b的水平横截面面积可以小于可变电阻层139a的水平横截面面积。因此，可变电阻层139a的顶表面的一部分可以与加热电极137b接触。因此，不同于图3和图6至图8所示的存储器件100、100A、100B和100C，图12的可变电阻层139a和加热电极137b之间的接触面积可以被调节。例如，在图3和图6至图8所示的存储器件100、100A、100B和100C中，可变电阻层139和加热电极137之间的接触面积可以通过由间隔物138限制可变电阻层139的水平横截面面积而减小。相反，在图12的存储器件100G中，可变电阻层139a和加热电极137b之间的接触面积可以通过由间隔物138减小加热电极137b的水平横截面面积而减小。在图9和图10所示的存储器件100D和100E中，可变电阻层139的水平横截面面积可以与加热电极137a的水平横截面面积一起减小，从而减小两者之间的接触面积。
参照图13，根据实施方式的存储器件100H可以与图3所示的存储器件100的不同之处在于：存储单元130e还可以包括在可变电阻层139上的顶电极132。例如，根据图13的实施方式的存储器件100H还可以包括插置在可变电阻层139和第二电极线120之间的顶电极132。类似于分别在图9和图10中示出的存储器件100D和100E的每个的加热电极137a，顶电极132可以用于在形成第二电极线120的蚀刻工艺期间防止损坏可变电阻层139。此外，顶电极132可以增强可变电阻层139和第二电极层120之间的连接力，从而解决接触不良的问题。
仅供参考，中间电极135、加热电极137a和顶电极132已经被描述为彼此分隔或区分，但是实施方式不限于此。例如，中间电极135和顶电极132中的至少一个可以包括与可变电阻层139接触的加热层。该加热层可以配置为构造在中间电极135和顶电极132中。当该加热层构成中间电极135和/或顶电极132时，该加热层可以构成中间电极135和/或顶电极132的一部分或整个。例如，在图9和图10的存储器件100D和100E中，加热电极137a可以被看作构成顶电极132。此外，存储器件100H的顶电极132可以用作加热层。
加热层可以被包括在中间电极135和/或顶电极132中。
参照图14，根据实施方式的存储器件100I可以与图3和图6至图13示出的存储器件100、100A、100B、100C、100D、100E、100F、100G和100H的不同之处在于：存储单元130f的顶电极132a可以在第二方向(Y方向)上延伸。例如，在根据实施方式的存储器件100I中，存储单元130f可以设置在第二电极线120下面并可以包括在第二方向上延伸的顶电极132a。顶电极132a可以与可变电阻层139的顶表面、间隔物138的顶表面和第二绝缘层142的顶表面接触，并可以在可变电阻层139、间隔物138和第二绝缘层142之上在第二方向上延伸。
当第二电极线120通过镶嵌工艺形成时，顶电极132a可以与第二电极线120一起形成。例如，线型沟槽可以形成在第三绝缘层143中，线型沟槽可以用用于顶电极132a的材料层填充。之后，通过经由回蚀刻工艺在沟槽的底部中保留该材料层，可以形成顶电极132a。
如上所述，中间电极135和顶电极132a中的至少一个可以包括用于加热可变电阻层139的加热层。例如，在根据实施方式的存储器件100I中，顶电极132a可以用作加热层。例如，顶电极132a可以对应于图9和图10所示的存储器件100D和100E中的每个的加热电极137a。
参照图15，根据实施方式的存储器件100J可以与图14示出的存储器件100I的不同之处在于：存储单元130g的顶电极132b可以围绕每个第二电极线120的底表面和两个侧表面并可以在第二方向(Y方向)上延伸。如附图所示，顶电极132b可以围绕每个第二电极线120的底表面和两个侧表面并可以与可变电阻层139的顶表面、间隔物138的顶表面和第二绝缘层142的顶表面接触。
当第二电极线120通过镶嵌工艺形成时，顶电极132b可以与第二电极线120一起形成。例如，线型沟槽可以形成在第三绝缘层143中，用于顶电极132b的材料层可以均匀地形成在沟槽的底部和两个侧壁以及第三绝缘层143上。之后，用于第二电极线120的导电材料层可以形成在用于顶电极132b的材料层上以完全地填充沟槽，顶电极132b和第二电极线120可以通过回蚀刻工艺和/或CMP工艺以完全暴露第三绝缘层143的顶表面而形成。例如，回蚀刻工艺和/或CMP工艺可以去除第三绝缘层143至蚀刻停止层143E的部分。
在根据实施方式的存储器件100J中，中间电极135和顶电极132b中的至少一个可以包括用于加热可变电阻层139的加热层。例如，在根据图15的实施方式的存储器件100J中，顶电极132b可以用作加热层。例如，顶电极132b可以对应于分别在图9和图10中示出的存储器件100D和100E的每个的加热电极137a。
参照图16A，根据实施方式的存储器件100K可以与图3所示的存储器件100的不同之处在于：第二电极线120a可以具有朝向其下部(例如，在更靠近基板101的部分处)逐渐变宽的结构。例如，在根据实施方式的存储器件100K中，第二电极线120a可以通过浮雕和蚀刻工艺形成。具体地，用于第二电极线120a的导电材料层可以形成在可变电阻层139、间隔物138和第二绝缘层142上，然后在第二方向(Y方向)上延伸的线型掩模图案可以形成在导电材料层上。之后，通过利用掩模图案作为蚀刻掩模蚀刻该导电材料层，可以形成第二电极线120a，如图16A所示。
当第二电极线120a通过浮雕和蚀刻工艺形成时，额外的蚀刻停止层可以不形成在第二绝缘层142和第三绝缘层143上。由于用于第二电极线120a的金属层与可变电阻层139直接接触，所以蚀刻停止层143E可以形成在第二绝缘层142上。此外，通常，金属层可以具有相对于第二绝缘层142(例如氧化物层或氮化物层)的高蚀刻选择性。因此，在蚀刻金属层的工艺中，不需要设置额外的蚀刻停止层来防止第二绝缘层142被蚀刻。
参照图16B，根据实施方式的存储器件100L可以与图14中示出的存储器件100I的类似之处在于：顶电极132a可以形成为线形状并在第二方向(Y方向)上延伸。然而，在根据图16B的实施方式的存储器件100L中，第二电极线120a和顶电极132a可以通过浮雕和蚀刻工艺形成，因此第二电极线120a和顶电极132a可以具有朝向其下部(例如更靠近基板101的部分)逐渐变宽的结构。
具体地，用于顶电极132a的材料层和用于第二电极线120a的导电材料层可以顺序地堆叠在可变电阻层139、间隔物138和第二绝缘层142上，线型掩模图案可以形成为在第二方向(Y方向)上延伸。之后，如图16B所示，顶电极132a和第二电极线120a可以通过利用掩模图案作为蚀刻掩模蚀刻导电材料层和用于顶电极132a的材料层而形成。
参照图17A和图17B，存储器件100M可以包括在基板101上位于第一 层级的驱动电路区DCR和位于第二层级的存储单元阵列区MCR。这里，层级(level)表示在竖直方向(图2中的Z方向)上从基板101起的高度(或位置)。第一层级比第二层级更靠近基板101。
驱动电路区DCR可以是其中设置用于驱动存储单元阵列区MCR中的存储单元的外围电路(或驱动电路)的区域，并可以对应于参照图2和图3描述的集成电路层。例如，驱动电路区DCR中的外围电路可以包括能够快速地处理输入到存储单元阵列区MCR中的存储单元的数据或从该存储单元输出的数据的电路。外围电路可以包括例如页缓冲器、闩锁电路、高速缓冲存储器电路、列解码器、感测放大器、数据输入/输出电路和/或行解码器。
用于外围电路(或驱动电路)的有源区AC可以由形成在基板101中的器件隔离层102限定。构成驱动电路区DCR中的外围电路的多个晶体管TR可以形成在有源区AC上。多个晶体管TR可以每个包括栅极G、栅绝缘层GD和源/漏极区SD。绝缘间隔物103可以形成在栅极G的相反的侧壁上，蚀刻停止层104可以形成在栅极G和绝缘间隔物103上。蚀刻停止层104可以包括绝缘材料，例如硅氮化物或硅氮氧化物。
多个下部层间绝缘层172A、172B和172C可以顺序地堆叠在蚀刻停止层104上。多个下部层间绝缘层172A、172B和172C可以包括硅氧化物、硅氮化物和/或硅氮氧化物。多个下部层间绝缘层172A、172B和172C可以由相同的材料或不同的材料形成。
驱动电路区DCR可以包括电连接到所述多个晶体管TR的多层互连结构170。多层互连结构170可以通过多个下部层间绝缘层172A、172B和172C而彼此绝缘。多层互连结构170可以包括顺序地设置在基板101上并彼此电连接的第一接触176A、第一互连层178A、第二接触176B和第二互连层178B。第一互连层178A和第二互连层178B可以包括金属、导电的金属氮化物、金属硅化物或其组合。第一互连层178A和第二互连层178B可以包括例如钨、钼、钛、钴、钽、镍、钨硅化物、钛硅化物、钴硅化物、钽硅化物、镍硅化物等。
在根据图17A和图17B的实施方式的存储器件100M中，尽管多层互连结构170包括如图17B所示的包含第一互连层178A和第二互连层178B的双层级互连结构，但是公开的构思的方面不限于此。例如，根据驱动电路区DCR的布局和栅极G的布置或类型，多层互连结构170可以包括三个或更 多层级(three-or-more-level)的互连结构。
层间绝缘层105可以形成在多个下部层间绝缘层172A、172B和172C上。存储单元阵列区MCR可以设置在层间绝缘层105上。层间绝缘层105和存储单元阵列区MCR可以与参照图2和图3所述的层间绝缘层105相同。例如，存储单元阵列区MCR可以包括第一电极线层110L、存储单元层MCL和第二电极线层120L。当然，在存储单元阵列区MCR中，可以设置如参照图2、图3和图6至图15所述的存储器件100和100A至100J。
穿过层间绝缘层105的互连结构(未示出)可以进一步设置为将存储单元阵列区MCR中的存储单元130电连接到驱动电路区DCR中的外围电路。在存储器件100M中，由于存储单元阵列区MCR设置在驱动电路区DCR上，所以可以增加存储器件100M的集成度。
到目前为止已经描述了具有各种交叉点阵列结构的存储器件，但是公开的构思不限于此。
图18是根据示范性实施方式的存储器件的透视图。图19是沿图18的线2X-2X'和2Y-2Y'截取的截面图。图2和图3中描述的重复的描述将被省略。
参照图18和图19，根据实施方式的存储器件200可以具有双层级结构，该双层级结构配置为具有堆叠在其中的两个存储单元层MCL1和MCL2。
具体地，第一电极线层110L可以包括在第一方向(X方向)上彼此平行地延伸的多个第一电极线110。第二电极线层120L可以包括在第二方向(Y方向)上彼此平行地延伸的多个第二电极线120a。第三电极线层150L可以包括在第一方向(X方向)上彼此平行地延伸的多个第三电极线150。第二电极线层120L可以设置在第一电极线层110L之上，第三电极线层150L可以设置在第二电极线层120L之上。第三电极线150和第一电极线110可以在第三方向(Z方向)上位于不同的层级，但是可以具有基本上相同的布置。
在存储器件200的操作方面，第一电极线110和第三电极线150可以对应于字线并且第二电极线120a可以对应于位线。在一些实施方式中，第一电极线110和第三电极线150可以对应于位线并且第二电极线120a可以对应于字线。当第一电极线110和第三电极线150对应于字线时，第一电极线110可以对应于下部字线，第三电极线150可以对应于上部字线。由于第二电极线120a被下部字线和上部字线共同地共用，所以第二电极线120a可以 对应于公共位线。
第一至第三电极线110、120a和150可以具有与参照图2和图3描述的第一电极线110和第二电极线120相同的材料。此外，第一电极线110可以具有与参照图2和图3描述的第一电极线110相同的结构。第二电极线120a可以具有与参照图2和图3描述的第二电极线120相似的结构，但是第三凹陷RS可以通过在第二电极线120a上设置第二存储单元130-2而形成在第二电极线120a的上部上。第三凹陷RS可以形成在在第二方向(Y方向)上设置的第二存储单元130-2之间。第三凹陷RS可以用设置在第二存储单元130-2之间的第四绝缘层145的下部填充。
第一存储单元层MCL1可以包括多个存储单元130-1(例如图1中的MC1)，该多个存储单元130-1在第一方向(X方向)和第二方向(Y方向)上彼此间隔开以二维地排布。第二存储单元层MCL2可以包括多个存储单元130-2(例如图1中的MC2)，该多个存储单元130-2在第一方向(X方向)和第二方向(Y方向)上彼此间隔开以二维地排布。如图18所示，第一电极线110和第二电极线120a可以彼此交叉，第二电极线120a和第三电极线150可以彼此交叉。第一存储单元130-1可以设置在第一电极线层110L和第二电极线层120L之间并在第一电极线110和第二电极线120a的相应的交叉点处。第二存储单元130-2可以设置在第二电极线层120L和第三电极线层150L之间并在第二电极线120a和第三电极线150的相应的交叉点处。
第一存储单元130-1和第二存储单元130-2可以每个具有柱结构(例如正方形柱)，像参照图2和图3描述的存储器件100的存储单元130一样，但是实施方式不限于此。例如，第一存储单元130-1和第二存储单元130-2可以每个具有不同的柱形状，诸如圆柱形柱、椭圆形柱、多边形柱等。如图18所示，第一存储单元130-1和第二存储单元130-2可以每个具有大于其上部的下部。例如，第一存储单元130-1和第二存储单元130-2可以主要通过浮雕和蚀刻工艺形成。然而，如上所述，可变电阻层139-1和139-2以及间隔物138-1和138-2可以通过利用硬掩模层或牺牲层的镶嵌工艺形成。因此，可变电阻层139-1和139-2以及间隔物138-1和138-2可以分别自对准到第一存储单元130-1和第二存储单元130-2的下面的材料层。
第一存储单元130-1可以包括下部电极131-1、选择器件133-1、中间电极135-1、加热电极137-1、可变电阻层139-1和间隔物138-1。第二存储单 元130-2可以包括下部电极131-2、选择器件133-2、中间电极135-2、加热电极137-2、可变电阻层139-2和间隔物138-2。下部电极131-1和131-2、选择器件133-1和133-2、中间电极135-1和135-2、加热电极137-1和137-2、可变电阻层139-1和139-2、以及间隔物138-1和138-2可以分别与参照图2和图3描述的下部电极131、选择器件133、中间电极135、加热电极137、可变电阻层139和间隔物138相同。
第一绝缘层141可以设置在第一电极线110之间，第二绝缘层142可以设置在第一存储单元层MCL1的第一存储单元130-1之间。此外，第三绝缘层143a可以设置在第二电极线120a之间，第四绝缘层145可以设置在第二存储单元层MCL2的第二存储单元130-2之间。第五绝缘层147可以设置在第三电极线150之间。
第一至第五绝缘层141、142、143a、145和147的材料或功能可以与对于图2和图3中的第一至第三绝缘层141、142和143描述的材料和功能相同。此外，第一绝缘层141和第二绝缘层142的结构可以分别与参照图2和图3描述的第一绝缘层141和第二绝缘层142的结构相同。第三绝缘层143a的结构可以类似于图2和图3中的存储器件100的第三绝缘层143的结构，但是第四凹陷R4可以通过在第三绝缘层143a上设置第二存储单元130-2而形成在第三绝缘层143a的上部上。第四凹陷R4可以形成在在第一方向(X方向)上设置的第二存储单元130-2之间。第四凹陷R4可以用设置在第二存储单元130-2之间的第四绝缘层145的下部填充。
第四绝缘层145可以具有与第二绝缘层142基本上相同的结构，除了设置在第二存储单元130-2之间之外。第五绝缘层147可以形成在第三电极线150之间在第一方向(X方向)上延伸。蚀刻停止层147E可以设置在第五绝缘层147和第四绝缘层145之间。蚀刻停止层147E的功能或材料可以与参照图2和图3描述的蚀刻停止层143E的功能或材料相同。当第二电极线120a和第三电极线150可以通过浮雕和蚀刻工艺形成时，可以不需要蚀刻停止层147E。
替代第二绝缘层142和/或第四绝缘层145，空气间隙(未示出)可以形成在第一存储单元130-1之间和/或在第二存储单元130-2之间。当空气间隙被形成时，具有预定厚度的绝缘衬层(未示出)可以形成在该空气间隙与存储单元130-1和130-2之间。
至此，图2和图3的存储器件100的存储单元130已经被描述为用两个层堆叠的结构，但是根据实施方式的存储器件200的结构不限于此。例如，根据实施方式的存储器件200可以具有用图6至图17B的存储器件100A至100M的存储单元130、130a至130g堆叠的双层级结构。
根据实施方式的存储器件200可以利用浮雕和蚀刻工艺以及镶嵌工艺两者形成。构成存储器件200的存储单元130-1和130-2的下部的材料层可以通过浮雕和蚀刻工艺形成，构成存储单元130-1和130-2的上部的可变电阻层139-1和139-2可以通过利用额外的硬掩模或牺牲层的镶嵌工艺形成。当可变电阻层139利用镶嵌工艺形成时，与蚀刻有关的损伤可以被基本上最小化。此外，可变电阻层139-1和139-2可以自对准到构成存储单元130-1和130-2的下部的材料层，从而最小化未对准余量。因此，具有包括在竖直方向(Z方向)上堆叠的多个层的三维交叉点阵列结构的存储器件200可以被实施，并且存储器件200的集成密度可以提高。
此外，当可变电阻层139-1和139-2通过镶嵌工艺形成时，通过形成间隔物138-1和138-2以调节可变电阻层139-1和139-2的水平横截面面积，分别在可变电阻层139-1和139-2与加热电极层137-1和137-2之间的接触面积可以被调节。因此，存储器件200可以具有提高的可靠性。
图20至图22是根据示范性实施方式的存储器件的截面图，可以对应于图19的截面图。图2、图3、图18和图19中描述的重复的描述将被省略。
参照图20，根据实施方式的存储器件200A可以与图19的存储器件200的类似之处在于：存储器件200A可以具有用两个存储单元层MCL-1和MCL-2堆叠的双层级结构。然而，根据实施方式的存储器件200A可以与图19的存储器件200的不同之处在于：第二电极线120b可以包括下部电极层122和上部电极层124。
具体地，在存储器件200A中，第二电极线120b可以包括下部电极层122和上部电极层124。此外，插置在第二电极线120b之间的第二绝缘层143b可以包括与下部电极层122相对应的下部第二绝缘层143d和与上部电极层124相对应的上部第二绝缘层143u。
根据实施方式的存储器件200A可以类似于以与图19的存储器件200相同的方式用图6的两个存储器件100A堆叠的双层级结构。然而，在图19的存储器件200中，第二存储单元130-2可以直接堆叠在第二电极线120a 和第二绝缘层143a上。相反，根据实施方式的存储器件200A可以具有在下部电极层122(对应于图6中的第二电极线120)和下部第二绝缘层143d(对应于图6中的第三绝缘层143)上堆叠有上部电极层124(对应于图6中的第一电极线110a)和存储单元130-2的结构。因此，下部电极层122可以对应于图6的存储器件100A的第二电极线120，上部电极层124可以对应于图6的存储器件100A的第一电极线110a。此外，下部第二绝缘层143d可以对应于图6的存储器件100A的第二绝缘层142，上部第二绝缘层143u可以对应于图6的存储器件100A的第一绝缘层141a。
参照图21，根据实施方式的存储器件200B可以与图20的存储器件200A的不同之处在于：加热电极137a-1和137a-2可以分别设置在可变电阻层139-1和139-2的上部上。例如，在根据实施方式的存储器件200B中，第二电极线120b还可以包括下部电极层122和上部电极层124。此外，插置在第二电极线120b之间的第二绝缘层143b可以包括下部第二绝缘层143d和上部第二绝缘层143u。存储单元130b-1和130b-2可以具有其中加热电极137a-1和137a-2分别设置在可变电阻层139-1和139-2上并分别被间隔物138-1和138-2围绕的结构。
参照图22，根据实施方式的存储器件200C可以与图19的存储器件200的类此之处在于：存储器件200C可以具有用两个存储单元层MCL-1和MCL-2堆叠的双层级结构。然而，根据实施方式的存储器件200C可以与图19的存储器件200的不同之处在于：存储器件200C可以具有用图10的存储器件100E的第一电极线110b和存储单元130b堆叠的双层级结构。
具体地，在根据实施方式的存储器件200C中，第一电极线110b可以通过蚀刻与第一存储单元130b-1一起形成。因此，第二绝缘层142a可以插置在第一存储单元130b-1之间以及在第一电极线110b之间。此外，第二电极线120c可以通过蚀刻与第二存储单元130b-2一起形成。因此，第四绝缘层145a可以插置在第二存储单元130b-2之间以及在第二电极线120c之间。
在根据实施方式的存储器件200C中，第二电极线120c可以被第一存储单元130b-1和第二存储单元130b-2共用。当第一存储单元130b-1或第二存储单元130b-2被形成时，第二电极线120c可以仅一次就形成。因此，工艺可以被极大地简化。此外，通过省略对应于电极线的层，可以减小存储器件的总高度。
不同于图19和图22所示的存储器件200和200C，图20和图21所示的存储器件200A和200B可以具有其中第二电极线120b的下部电极层122和上部电极层124可分别通过单独的工艺步骤形成的结构。
图23是根据实施方式的存储器件的透视图。图24是沿图23的线3X-3X'和3Y-3Y'截取的截面图。图2、图3、图18和图19中描述的重复的描述将被省略。
参照图23和图24，根据实施方式的存储器件1000可以具有用四个存储单元层MCL1、MCL2、MCL3和MCL4堆叠的四层级结构。具体地，第一存储单元层MCL1可以设置在第一电极线层110L和第二电极线层120L之间，第二存储单元层MCL2可以设置在第二电极线层120L和第三电极线层150L之间。第二层间绝缘层160可以形成在第三电极线层150L上，第一上部电极线层210L、第二上部电极线层220L和第三上部电极线层250L可以设置在第二层间绝缘层160上。第一上部电极线层210L可以包括具有与第一电极线110相同的结构的第一上部电极线210。第二上部电极线层220L可以包括具有与第二电极线120相同的结构的第二上部电极线220a。第三上部电极线层250L可以包括具有与第三电极线150或第一电极线110相同的结构的第三上部电极线250。第一上部存储单元层MCL3可以设置在第一上部电极线层210L和第二上部电极线层220L之间。第二上部存储单元层MCL4可以设置在第二上部电极线层220L和第三上部电极线层250L之间。
第一电极线层110L、第二电极线层120L、第三电极线层150L、第一存储单元层MCL1和第二存储单元层MCL2可以与参照图18和图19描述的那些相同。此外，第一上部电极线层210L、第二上部电极线层220L、第三上部电极线层250L、第一上部存储单元层MCL3和第二上部存储单元层MCL4可以具有分别与第一电极线层110L、第二电极线层120L、第三电极线层150L、第一存储单元层MCL1和第二存储单元层MCL2基本上相同的结构，除了可以设置第二层间绝缘层160代替层间绝缘层105之外。因此，每个元件的详细描述将被省略。
根据图23和图24的示范性实施方式的存储器件1000可以具有用图18和图19的存储器件200重复地堆叠并在其间插置有第二层间绝缘层160的堆叠结构。例如，第二层间绝缘层160可以设置在顺序堆叠的存储器件200之间。但是根据实施方式的存储器件1000的结构不限于此。例如，根据一 些示范性实施方式的存储器件1000也可以具有用图20至图22中示出的存储器件200A、200B和200C重复地堆叠并在其间插置有第二层间绝缘层160的堆叠结构。例如，第二层间绝缘层160可以设置在存储器件200A和200B之间和/或堆叠在存储器件200B和200C之间和/或设置在存储器件200A和200C之间。此外，根据示范性实施方式的存储器件1000还可以具有用包括分别在图6至图17B中示出的存储器件100A至100M的存储单元130、130a至130g的双层级结构重复地堆叠的堆叠结构，并可以在所述双层级结构之间插置有第二层间绝缘层160。
尽管示出的存储器件1000可以具有用四个存储单元层MCL1、MCL2、MCL3和MCL4堆叠的四层级结构，但是公开的构思的方面不限于此。
图25A至图25P是根据一些示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图，并对应于图3或图19的示范性截面图。
参照图25A，多个第一电极线110可以形成在层间绝缘层105上，在第一方向(X方向)上延伸并彼此间隔开。第一电极线110可以通过镶嵌工艺形成。因此，第一电极线110可以具有朝向其下部(例如更靠近基板101的部分)变窄的结构。第一电极线110的材料可以与参照图2和图3描述的材料相同。在第一方向上延伸的第一绝缘层141可以插置在第一电极线110之间。
第一电极线110也可以通过浮雕和蚀刻工艺形成。当第一电极线110通过浮雕和蚀刻形成时，第一电极线110可以具有朝向其下部(例如更靠近基板101的部分)逐渐变宽的结构。
参照图25B，用于下电极的材料层131l-1、用于选择器件的材料层133l-1、用于中间电极的材料层135l-1和用于加热电极的材料层137l-1可以顺序地堆叠在第一电极线110和第一绝缘层141上以形成第一堆叠结构130l-1。构成第一堆叠结构130l-1的每个材料层的材料和功能可以与参照图2和图3描述的那些相同。
参照图25C，硬掩模层或牺牲层190可以形成在用于加热电极的材料层137l-1上。用于蚀刻蚀刻对象层的硬掩模层可以由诸如硅氧化物的氧化物或诸如硅氮化物的氮化物或者其它电介质材料形成。硬掩模层可以利用通过光刻工艺形成的光致抗蚀剂图案被图案化。牺牲层190可以是具有与硬掩模层基本上相同的功能的材料，并包括除了硬掩模层的材料之外的其它材料。牺 牲层190可以通过随后的湿蚀刻或干蚀刻工艺被容易地去除。在下文，牺牲层190可以被称为硬掩模层190，而没有单独地区分硬掩模层和牺牲层。
参照图25D，硬掩模层190可以利用光致抗蚀剂图案作为蚀刻掩模蚀刻。因此，具有岛形状的硬掩模图案190a可以形成在用于加热电极的材料层137l-1上，所述岛形状在第一方向(X方向)和第二方向(Y方向)上彼此间隔开。光致抗蚀剂图案可以通过光刻工艺形成。硬掩模图案190a可以具有小于几十nm的非常精细的节距。因此，硬掩模图案190a可以通过双图案化技术(DPT)或四重图案化技术(QPT)形成。
在形成硬掩模图案190a之后，第一堆叠结构130l-1可以利用硬掩模图案190a作为蚀刻掩模被蚀刻以形成第一单元结构130c-1。第一单元结构130c-1可以在第一方向(X方向)和第二方向(Y方向)上彼此间隔开，每个第一单元结构130c-1可以包括下电极131-1、选择器件133-1、中间电极135-1、加热电极137-1和下部掩模图案190a-1。由于第一单元结构130c-1通过浮雕和蚀刻工艺形成，所以每个第一单元结构130c-1可以具有朝向其下部(例如更靠近基板101的部分)逐渐变宽的结构。
如图25D所示，在第一单元结构130c-1的蚀刻工艺中，第一凹陷R1可以形成在第一电极线110的上部上并且第二凹陷R2可以形成在第一绝缘层141的上部上。
参照图25E，在形成第一单元结构130c-1之后，间隙填充绝缘层142a可以形成为填充第一单元结构130c-1之间的间隙并覆盖硬掩模图案190a-1的上表面。间隙填充绝缘层142a可以由具有相对于硬掩模图案190a-1的蚀刻选择性的材料形成。例如，当硬掩模图案190a-1由氧化物材料形成时，间隙填充绝缘层142a可以由氮化物材料形成。在一些实施方式中，当硬掩模图案190a-1由氮化物材料形成时，间隙填充绝缘层142a可以由氧化物材料形成。但是硬掩模图案190a-1和间隙填充绝缘层142a的材料不限于此。例如，当存在相对于彼此的蚀刻选择性时，硬掩模图案190a-1和间隙填充绝缘层142a可以由各种不同的电介质材料形成。
参照图25F，在形成间隙填充绝缘层142a之后，间隙填充绝缘层142a的上部可以通过平坦化工艺诸如回蚀刻工艺和/或化学机械抛光(CMP)去除。硬掩模图案190a-1的上表面可以通过平坦化工艺暴露。硬掩模图案190a-1的上部的一部分也可以通过平坦化工艺去除。在平坦化工艺之后，剩 余的间隙填充绝缘层可以是第二绝缘层142。
之后，剩余的硬掩模图案190a-1可以通过湿和/或干的回蚀刻工艺去除以形成第一沟槽T1。通过去除硬掩模图案190a-1，第一单元结构130c-1可以是第一下部单元结构130dc-1。仅供参考，第一沟槽T1可以通过去除第一单元结构130c-1的硬掩模图案190a-1形成。因此，第一沟槽T1可以主要具有朝向其下部逐渐变宽(例如，在更靠近基板101的部分处更宽)的结构。例如，第一沟槽T1的内侧壁可以具有相对于加热电极137-1或基板101的顶表面的小于90°的第三角度θ3。此外，图3所示的第一角度θ1和图25F所示的第三角度θ3可以作为相对于第一沟槽T1的外角和内角而相关。例如，第一角度θ1和第三角度θ3可以合计为180°。
参照图25G，用于间隔物的材料层138l可以形成为在第一沟槽T1的底表面和侧壁以及第二绝缘层142上具有均匀的厚度。用于间隔物的材料层138l可以由氧化物、氮化物或氮氧化物形成。此外，用于间隔物的材料层138l可以通过沉积技术诸如CVD、ALD等形成。在形成用于间隔物的材料层138l之后，第一沟槽T1的入口部分可以具有第一宽度Win。
参照图25H，设置在第二绝缘层142的顶表面以及第一沟槽T1的底表面上的用于间隔物的材料层138l可以通过各向异性干蚀刻工艺去除以便在第一沟槽T1的侧壁上形成间隔物138-1。在形成间隔物138-1之后，第一沟槽T1的入口部分可以具有第二宽度Win'。第二宽度Win'可以大于第一宽度Win。
紧接在形成用于间隔物的材料层138l之后，第一沟槽T1的入口部分(例如第一宽度Win)可以非常窄。然后，当用于可变电阻的材料层随后形成在第一沟槽T1中时，会难以用用于可变电阻的材料层填充第一沟槽T1。因此，为了增强用于可变电阻的材料层的间隙填充性能，第一沟槽T1的入口部分可以通过各向异性干蚀刻工艺而加宽。如图4所示，间隔物138-1的内侧壁可以具有相对于加热电极137-1的顶表面的小于90°的第二角度θ2。此外，间隔物138-1可以用于将第一沟槽T1的底表面的临界尺寸(CD)减小与它的厚度一样多。因此，随后形成在第一沟槽T1中的可变电阻层139-1可以减小其大小和临界尺寸(CD)。结果，通过在第一沟槽T1的侧壁上形成间隔物138-1，用于可变电阻的材料层的间隙填充性能可以被改善。此外，通过调节间隔物138-1的厚度，第一沟槽T1的底表面的临界尺寸(CD)可以 被调节。
参照图25I，在形成间隔物138-1之后，第一沟槽T1可以用用于可变电阻的材料层填充以形成可变电阻层139-1。通过形成可变电阻层139-1，第一存储单元130-1可以被实现。例如，每个第一存储单元130-1可以包括下部电极131-1、选择器件133-1、中间电极135-1、加热电极137-1和间隔物138-1。
参照图25J，第三绝缘材料层143l可以形成在第一存储单元130-1和第二绝缘层142上。在形成第三绝缘材料层143l之前，可以首先形成用于蚀刻停止的材料层143E'。如果第二电极线120通过浮雕和蚀刻工艺形成，用于第二电极线120的导电材料层可以形成在第一存储单元130-1和第二绝缘层142上而没有形成用于蚀刻停止的材料层143E'。
参照图25K，第三绝缘材料层143l和用于蚀刻停止的材料层143E'可以被蚀刻以形成在第二方向上延伸的线型第二沟槽T2。具体地，第三绝缘材料层143l可以通过第一蚀刻剂蚀刻直到暴露用于蚀刻停止的材料层143E'。之后，用于蚀刻停止的材料层143E'可以通过第二蚀刻剂蚀刻以形成第二沟槽T2。通过形成第二沟槽T2，可以形成第三绝缘层143和蚀刻停止层143E。
参照图25L，第二沟槽T2可以用导电材料层填充以形成第二电极线120。
参照图25M，在形成第二电极线120之后，类似于图25B，用于下电极的材料层131l-2、用于选择器件的材料层133l-2、用于中间电极的材料层135l-2和用于加热电极的材料层137l-2可以顺序地堆叠在第二电极线120和第二绝缘层142上以形成第二堆叠结构130l-2。构成第二堆叠结构130l-2的每个材料层的材料和功能可以与参照图2和图3描述的相同。
参照图25N，通过进行参照图25C和图25D描述的工艺，可以形成第二单元结构130c-2。第二单元结构130c-2可以在第一方向和第二方向上彼此间隔开，每个第二单元结构130c-2包括下部电极131-2、选择器件135-2、加热电极137-2和下部掩模图案190a-2。
参照图25O，在形成第二单元结构130c-2之后，可以进行参照图25E和图25F描述的工艺以在第四绝缘层145中形成第三沟槽T3。通过形成第三沟槽T3，可以形成第二下部单元结构130dc-2。
参照图25P，之后，可以进行参照图25G和图25I描述的工艺以形成第二存储单元130-2。通过形成第二存储单元130-2，图18的存储器件200可以被实现。
图26A至图26B是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图。图26A至图26B对应于图3或图19的截面图并示出形成图25D的第一单元结构130c-1的示范性方法。图25A至图25P中的重复的描述将被省略。
参照图26A，在像图25B和图25C一样在第一电极线110和第一绝缘层141上形成第一堆叠结构130l-1和硬掩模190之后，具有岛形状的硬掩模图案190a'可以形成在第一堆叠结构130l-1上，所述岛形状在第一方向(X方向)和第二方向(Y方向)上彼此间隔开。
参照图26B，第一堆叠结构130l-1可以利用具有岛形状的硬掩模图案190a'作为蚀刻掩模来蚀刻以便形成第一单元结构130c-1，第一单元结构130c-1在第一方向(X方向)和第二方向(Y方向)上彼此间隔开。第一单元结构130c-1可以与图25D的第一单元结构130c-1基本上相同。因此，第一单元结构130c-1可以每个包括下部电极131-1、选择器件133-1、中间电极135-1、加热电极137-1和下部掩模图案190a-1。
图27A至图27C是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图。图27A至图27C对应于图3或图19的截面图并示出形成图25D的第一单元结构130c-1的另一示范性方法。图25A至图25P中的重复的描述将被省略。
参照图27A，在第一电极线110和第一绝缘层141上形成第一单元结构130l-1和硬掩模190(诸如结合图25B和25C所示的)之后，具有线形的第一硬掩模图案190x可以形成在第一单元结构130l-1上，所述线形在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开。之后，第一单元结构130l-1可以利用第一硬掩模图案190x作为蚀刻掩模来蚀刻直到暴露第一绝缘层141和一部分的第一电极线110以便形成多个第一线堆叠结构130x-1。多个第一线堆叠结构130x-1可以在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开。此外，多个第一线堆叠结构130x-1可以电连接到第一电极线110。
参照图27B，间隙填充材料层195可以形成为填充在第一线堆叠结构130x-1之间并覆盖第一硬掩模图案190x。例如，间隙填充材料层195可以设置在第一线堆叠结构130x-1之间，并可以填充第一线堆叠结构130x-1之间的空间。
参照图27C，间隙填充材料层195可以通过回蚀刻工艺和/或化学机械抛光(CMP)工艺平坦化直到暴露第一硬掩模图案190x的上表面。在平坦化间隙填充材料层195之后，具有线形的第二掩模图案(未示出)可以形成在第一硬掩模图案190x和间隙填充材料层195上。第二掩模图案可以在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开。然后，第一硬掩模图案190x、间隙填充材料层195和第一线堆叠结构130x-1可以利用第二掩模图案作为蚀刻掩模来蚀刻。之后，通过去除剩余的间隙填充材料层195，第一单元结构130c-1可以被实现。第一单元结构130c-1可以具有与图25D的第一单元结构130c-1基本上相同的结构。
图28A至图28C是根据示范性实施方式的制造图2或图18的存储器件的方法的工艺操作的截面图。图28A至图28C对应于图3或图19的截面图并示出与第一单元结构130c-1一起形成图25D的第一电极线110的示范性方法。图25A至图25P中的重复的描述将被省略。
参照图28A，用于第一电极的导电材料层110l、第一堆叠结构130l-1和硬掩模190可以顺序地堆叠在层间绝缘层105上。
参照图28B，具有线形的第一硬掩模图案190x可以形成在第一堆叠结构130l-1上，所述线形在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开。
参照图28C，第一堆叠结构130l-1和导电材料层110l可以利用第一硬掩模图案190x作为蚀刻掩模被第一次蚀刻直到暴露层间绝缘层105。在第一次蚀刻之后，可以形成在第一方向上延伸并在第二方向上彼此间隔开的第一电极线110和第一线堆叠结构130-1。
之后，如参照图27C所述的，间隙填充材料层可以形成为填充在第一电极线110之间和在第一线堆叠结构之间，并通过回蚀刻工艺和/或化学机械抛光(CMP)工艺平坦化直到暴露第一硬掩模图案190x的上表面。在平坦化间隙填充材料层之后，具有线形的第二掩模图案(未示出)可以形成在第一硬掩模图案190x和间隙填充材料层上，所述线形在第二方向上延伸并在第一方向上彼此间隔开。然后，第一硬掩模图案190x、间隙填充材料层和第一线堆叠结构可以利用第二掩模图案作为蚀刻掩模被第二次蚀刻。之后，通过去除剩余的间隙填充材料层，第一单元结构130c-1可以被实现。第一单元结构130c-1可以具有与图25D的第一单元结构130c-1基本上相同的结构。
图29A和图29B是根据示范性实施方式的制造图14的存储器件的方法的工艺操作的截面图，并对应于图3的截面图。参照图25A至图25P的重复的描述将被省略。
参照图29A，可以进行参照图25A至图25K描述的工艺，从而在第三绝缘层143中形成第二沟槽T2。可变电阻层139-1和第二绝缘层142的上表面的一部分可以通过第二沟槽T2暴露。之后，如图29A所示，用于上电极的材料层132l可以形成为完全地填充第二沟槽T2并覆盖第三绝缘层143。
参照图29B，用于上电极的材料层132l的薄层可以通过回蚀刻工艺保留在第二沟槽T2的底部中，从而形成上电极层132a。之后，通过用导电材料层填充第二沟槽T2，可以形成第二电极线120。存储器件100I可以通过形成顶电极层132a和第二电极线120而实现。
图30是根据示范性实施方式的存储器件的方框图。
参照图30，存储器件800可以包括存储单元阵列810、解码器820、读/写电路830、输入/输出缓冲器840和控制器850。存储单元阵列810可以包括以下中的至少一个：图1至图3中示出的存储器件100、分别在图6至图17B中示出的存储器件100A至100M、分别在图18至图22中示出的存储器件200和200A至200C以及图23和图24中示出的存储器件1000。
存储单元阵列810中的多个存储单元可以通过多个字线WL连接到解码器820并可以通过多个位线BL连接到读/写电路830。解码器820可以从外部(例如解码器820的外部)接收地址ADD并可以通过响应于控制信号CTRL操作的控制器850的控制而解码行地址和列地址以访问存储单元阵列810中的被选择的存储单元。
读/写电路830可以从输入/输出缓冲器和多个数据线DL接收数据，并可以通过控制器850的控制在存储单元阵列810中的所选择的存储单元中写入接收的数据。读/写电路830可以通过控制器850的控制从存储单元阵列810的所选择的存储单元读取数据并可以将读取数据传输到输入/输出缓冲器。
图31是根据实施方式的计算机系统的方框图。
参照图31，计算机系统1100可以包括存储系统1110、处理器1120、随机存取存储器(RAM)1130、输入/输出(I/O)单元1140和电源1150。此外，存储系统1110可以包括存储器件1112和存储器控制器1114。尽管没有 示出，但是计算机系统1110还可以包括与器件(诸如，例如视频卡、声卡、存储卡、USB器件或其它电子器件)通信的端口。计算机系统1100可以是个人计算机或移动电子装置诸如笔记本计算机、移动电话、个人数字助理(PDA)或照相机。
处理器1120可以执行特定的计算或任务。处理器1120可以是微处理器或中央处理器(CPU)。处理器1120可以通过总线2500(诸如，例如地址总线、控制总线和数据总线等)与RAM 1130、I/O单元1140和存储系统1110通信。这里，存储系统1110可以包括以下中的至少一个：图1至图3中示出的存储器件100、分别在图6至图17B中示出的存储器件100A至100M、分别在图18至图22中示出的存储器件200和200A至200C、以及图23和图24中示出的存储器件1000。
在一些实施方式中，处理器1120可以连接到扩展总线诸如外围组件互连(PCI)总线。
RAM 1130可以存储用于运行计算机系统1100的数据和信息。RAM 1130可以包括DRAM、移动DRAM、SRAM、ReRAM、FRAM、MRAM或PRAM。
I/O单元1140可以包括一个或多个输入单元(诸如，例如键区、键盘、鼠标等)和一个或多个输出单元(诸如，例如显示器、打印机等)。电源1150可以供应计算机系统1100的运行所需的操作电压。
尽管已经参照其示范性实施方式具体示出和描述了构思，但是将理解，可以在其中进行形式和细节上的各种变化，而没有脱离权利要求书的精神和范围。
本申请要求于2016年2月22日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2016-0020700号的优先权的权益，其公开内容通过引用整体地结合于此。

Claims (25)

1.一种存储器件，包括：
第一电极线层，包括在基板上在第一方向上延伸并彼此间隔开的多个第一电极线；
第二电极线层，包括形成在所述第一电极线层上并在第二方向上延伸且彼此间隔开的多个第二电极线，该第二方向不同于所述第一方向；以及
存储单元层，包括位于所述多个第一电极线和所述多个第二电极线的交叉点处的多个第一存储单元，每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，
其中所述可变电阻层的侧表面垂直于所述基板的顶表面或倾斜以朝向所述可变电阻层的上部逐渐更宽，并且
其中所述多个第一存储单元的每个具有侧表面斜坡使得所述多个第一存储单元的每个的宽度朝向其上部逐渐减小。
2.如权利要求1所述的存储器件，其中每个所述第一存储单元包括围绕所述可变电阻层的所述侧表面的间隔物，其中所述间隔物的外侧表面构成所述多个第一存储单元的所述侧表面斜坡的一部分。
3.如权利要求2所述的存储器件，其中所述间隔物具有朝向其上部逐渐减小的宽度。
4.如权利要求1所述的存储器件，还包括：
第一绝缘层，在所述第一方向上延伸并设置在所述多个第一电极线之间；和
第二绝缘层，设置在所述多个第一存储单元之间，
其中所述第一电极线具有在所述多个第一存储单元之间形成在其上部中并沿着所述第一方向设置的第一凹陷，并且
其中所述第一绝缘层具有在所述多个第一存储单元之间形成在其上部中并沿着所述第二方向设置的第二凹陷。
5.如权利要求1所述的存储器件，还包括：
第一绝缘层，设置在所述多个第一电极线之间以及在所述多个第一存储单元之间，
其中所述第一绝缘层的设置在所述第一电极线之间的部分在所述第一方向上延伸。
6.如权利要求1所述的存储器件，其中所述中间电极包括与所述可变电阻层的底表面接触的加热电极，其中所述加热电极包括导电材料。
7.如权利要求6所述的存储器件，其中所述中间电极包括设置在所述加热电极下面并配置为抑制热传递的至少一个热阻挡层，其中所述中间电极具有用所述至少一个热阻挡层和导电材料层交替地堆叠的堆叠结构。
8.如权利要求1所述的存储器件，其中每个所述第一存储单元包括与所述多个第二电极线接触并形成在所述可变电阻层上的顶电极层。
9.如权利要求8所述的存储器件，其中每个所述第一存储单元包括围绕所述可变电阻层的侧表面和所述顶电极层的侧表面的间隔物或围绕所述顶电极层的侧表面的间隔物。
10.如权利要求8所述的存储器件，其中所述顶电极层在所述第二方向上延伸，并接触所述多个第二电极线的底表面或围绕所述多个第二电极线的所述底表面和侧表面。
11.如权利要求1所述的存储器件，其中所述可变电阻层的底表面的水平横截面面积小于所述中间电极层的顶表面的水平横截面面积，其中所述中间电极层的与所述可变电阻层接触的顶部被凹陷。
12.如权利要求1所述的存储器件，其中所述可变电阻层包括GeSbTe、InSbTe和BiSbTe中的至少一种，或具有通过交替地且重复地堆叠GeTe层和SbTe层形成的超晶格结构。
13.如权利要求1所述的存储器件，其中所述选择器件形成为双向阈值开关器件、二极管和晶体管中的至少一个。
14.如权利要求1所述的存储器件，其中所述选择器件形成为双向阈值开关器件，所述双向阈值开关器件在砷的基础上包括硅、锗、锑、碲、硒、铟和锡中的至少两种，或在硒的基础上包括硅、锗、锑、碲、砷、铟和锡中的至少两种。
15.如权利要求1所述的存储器件，还包括：
集成电路层，设置在所述第一电极线层下面并形成在所述基板上。
16.一种存储器件，包括：
基板；
第一电极线层，包括在所述基板上在第一方向上延伸并彼此间隔开的多个第一电极线；
第二电极线层，包括在第二方向上在所述第一电极线层上延伸且彼此间隔开的多个第二电极线，该第二方向不同于所述第一方向；
集成电路层，形成在所述基板上并设置在所述第一电极线层下面；以及
存储单元层，包括位于所述多个第一电极线和所述多个第二电极线的交叉点处的多个第一存储单元，
其中每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，
其中所述可变电阻层的侧表面垂直于所述基板的顶表面或倾斜使得所述可变电阻层朝向所述可变电阻层的上部逐渐变宽，并且
其中每个所述第一存储单元具有侧表面和朝向所述第一存储单元的上部逐渐减小的宽度，该侧表面具有侧表面斜坡。
17.如权利要求16所述的存储器件，其中每个所述第一存储单元包括围绕所述可变电阻层的侧表面的间隔物，其中所述间隔物的外侧表面构成所述第一存储单元的侧表面的一部分。
18.如权利要求16所述的存储器件，还包括：
第一绝缘层，在所述第一方向上延伸并设置在所述多个第一电极线之间；和
第二绝缘层，设置在所述多个第一存储单元之间，
其中所述第一电极线具有沿着所述第一方向设置并对应于其在所述多个第一存储单元之间的上部的第一凹陷，并且
其中所述第一绝缘层具有沿着所述第二方向设置并对应于其在所述多个第一存储单元之间的上部的第二凹陷。
19.如权利要求16所述的存储器件，还包括：
第一绝缘层，设置在所述多个第一电极线之间以及在所述多个第一存储单元之间，
其中所述第一绝缘层的设置在所述多个第一电极线之间的部分在所述第一方向上延伸。
20.如权利要求16所述的存储器件，其中所述中间电极包括与所述可变电阻层的底表面接触的加热电极。
21.如权利要求20所述的存储器件，其中所述中间电极包括设置在所述加热电极下面并配置为抑制热传递的至少一个热阻挡层。
22.如权利要求16所述的存储器件，其中每个所述第一存储单元包括与所述第二电极线接触并形成在所述可变电阻层上的顶电极层。
23.如权利要求22所述的存储器件，其中每个所述第一存储单元包括围绕所述可变电阻层的侧表面和所述顶电极层的侧表面的间隔物或围绕所述顶电极层的侧表面的间隔物。
24.如权利要求22所述的存储器件，其中所述顶电极层在所述第二方向上延伸，并接触所述第二电极线的底表面或围绕所述第二电极线的所述底表面和侧表面。
25.一种存储器件，包括：
基板；
第一电极线层，包括在所述基板上在第一方向上延伸的多个第一电极线；
第二电极线层，包括在第二方向上在所述第一电极线层上延伸的多个第二电极线，该第二方向不同于所述第一方向；
集成电路层，形成在所述基板上并设置在所述第一电极线层下面；
存储单元层，包括位于所述多个第一电极线和所述多个第二电极线的交叉点处的多个第一存储单元；以及
第一绝缘层，在所述第一方向上延伸并设置在所述多个第一电极线之间，
其中每个第一存储单元包括顺序地堆叠的选择器件、中间电极和可变电阻层，
其中所述可变电阻层的侧表面垂直于所述基板的顶表面或倾斜使得所述可变电阻层朝向所述可变电阻层的上部逐渐变宽，并且
其中每个第一存储单元具有侧表面和朝向所述第一存储单元的上部逐渐减小的宽度。
CN201710096969.7A 2016-02-22 2017-02-22 存储器件 Active CN107104183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0020700 2016-02-22
KR1020160020700A KR102465967B1 (ko) 2016-02-22 2016-02-22 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN107104183A true CN107104183A (zh) 2017-08-29
CN107104183B CN107104183B (zh) 2019-09-27

Family

ID=59631223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710096969.7A Active CN107104183B (zh) 2016-02-22 2017-02-22 存储器件

Country Status (4)

Country Link
US (5) US9941333B2 (zh)
KR (1) KR102465967B1 (zh)
CN (1) CN107104183B (zh)
TW (1) TWI726022B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698272A (zh) * 2017-10-20 2019-04-30 三星电子株式会社 可变电阻存储器件及其制造方法
CN109768159A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件
CN109768158A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 具有交叉点存储阵列的存储器件
CN110931636A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
CN110993637A (zh) * 2018-10-02 2020-04-10 三星电子株式会社 可变电阻存储器件
CN111799371A (zh) * 2019-04-04 2020-10-20 爱思开海力士有限公司 半导体存储器件
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法
CN113097381A (zh) * 2019-12-23 2021-07-09 华邦电子股份有限公司 电阻式存储器装置及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US10163977B1 (en) * 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
US20180315794A1 (en) * 2017-04-26 2018-11-01 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
KR20190142335A (ko) * 2017-05-01 2019-12-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 선택 소자 및 기억 장치
KR102345540B1 (ko) * 2017-07-03 2021-12-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조방법
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
US20190034125A1 (en) * 2017-07-25 2019-01-31 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US10276794B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
KR102422249B1 (ko) * 2017-12-11 2022-07-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN110323152B (zh) * 2018-03-30 2022-04-05 台湾积体电路制造股份有限公司 热评测系统及热评测方法
KR102607117B1 (ko) * 2018-08-24 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
WO2020168449A1 (en) 2019-02-18 2020-08-27 Yangtze Memory Technologies Co., Ltd. Channel hole and bitline architecture and method to improve page or block size and performance of 3d nand
US10910393B2 (en) * 2019-04-25 2021-02-02 Macronix International Co., Ltd. 3D NOR memory having vertical source and drain structures
TWI833425B (zh) * 2019-05-01 2024-02-21 美商應用材料股份有限公司 完全對準消去處理及來自此處理的電子裝置
US11069855B2 (en) 2019-07-01 2021-07-20 Intel Corporation Dielectric barrier at non-volatile memory tile edge
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20210041974A (ko) * 2019-10-08 2021-04-16 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210085459A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 메모리 장치
KR20210112178A (ko) * 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210124611A (ko) 2020-04-06 2021-10-15 삼성전자주식회사 3차원 반도체 메모리 장치
US11355696B2 (en) * 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods
US11672126B2 (en) * 2020-06-18 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device and manufacturing method thereof
US11552103B2 (en) 2020-06-26 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stackable ferroelectric random access memory devices and methods of forming
KR20220010672A (ko) 2020-07-17 2022-01-26 삼성전자주식회사 반도체 메모리 소자
KR20220037000A (ko) * 2020-09-16 2022-03-24 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 장치
JP2022051040A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
US11744167B2 (en) * 2020-11-27 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer
KR20220115645A (ko) * 2021-02-08 2022-08-18 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2022145313A (ja) * 2021-03-19 2022-10-04 キオクシア株式会社 半導体記憶装置
KR20220144147A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 반도체 장치 제조 방법
CN115472737A (zh) * 2021-06-11 2022-12-13 联华电子股份有限公司 存储装置以及其制作方法
US20230263079A1 (en) * 2022-02-17 2023-08-17 Taiwan Semiconductor Manufacturing Company Limited In-situ formation of a spacer layer for protecting sidewalls of a phase change memory element and methods for forming the same
KR102672267B1 (ko) * 2023-01-19 2024-06-03 삼육대학교산학협력단 가변 저항 메모리 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100159675A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Method fabricating nonvolatile memory device
CN101840928A (zh) * 2009-01-22 2010-09-22 旺宏电子股份有限公司 带有自对准存储元件的多晶硅柱双极晶体管
US20130095634A1 (en) * 2011-02-01 2013-04-18 Ichirou Takahashi Variable resistance nonvolatile storage device and method for manufacturing the same
CN103119709A (zh) * 2010-08-31 2013-05-22 美光科技公司 相变存储器结构及方法
US20140054537A1 (en) * 2012-08-24 2014-02-27 SK Hynix Inc. Resistive memory device capable of preventing disturbance and method for manufacturing the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
JP4088641B2 (ja) * 2005-07-22 2008-05-21 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、磁気メモリセルおよび電流センサ
CN100524878C (zh) * 2005-11-21 2009-08-05 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
US7629247B2 (en) 2007-04-12 2009-12-08 Sandisk 3D Llc Method of fabricating a self-aligning damascene memory structure
US20090196091A1 (en) 2008-01-31 2009-08-06 Kau Derchang Self-aligned phase change memory
KR101535653B1 (ko) * 2009-02-09 2015-07-10 삼성전자주식회사 상변화 메모리 소자의 제조방법
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP4810581B2 (ja) * 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
US8373440B2 (en) * 2009-04-06 2013-02-12 Hewlett-Packard Development Company, L.P. Three dimensional multilayer circuit
US8519540B2 (en) 2009-06-16 2013-08-27 International Business Machines Corporation Self-aligned dual damascene BEOL structures with patternable low- K material and methods of forming same
CN102484113B (zh) * 2009-08-28 2014-11-26 松下电器产业株式会社 半导体存储装置及其制造方法
KR101766222B1 (ko) * 2010-09-17 2017-08-09 삼성전자 주식회사 상변화 메모리 장치, 이를 포함하는 저장 시스템 및 이의 제조 방법
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
KR101781624B1 (ko) * 2010-12-08 2017-09-25 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR101802905B1 (ko) * 2011-05-31 2017-12-01 에스케이하이닉스 주식회사 쇼트키 다이오드, 그것을 포함하는 저항성 메모리 장치 및 제조방법
US9136307B2 (en) 2012-02-09 2015-09-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material
KR20130092930A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
JP5606478B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
US9202846B2 (en) * 2013-03-22 2015-12-01 Kabushiki Kaisha Toshiba Resistance random access memory device
US10490741B2 (en) * 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR102077641B1 (ko) * 2013-08-06 2020-02-14 삼성전자주식회사 상변화 물질막, 이의 형성 방법
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR102029905B1 (ko) * 2014-02-28 2019-10-08 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
KR102149195B1 (ko) * 2014-03-04 2020-08-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102225782B1 (ko) * 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102210329B1 (ko) * 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100159675A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Method fabricating nonvolatile memory device
CN101840928A (zh) * 2009-01-22 2010-09-22 旺宏电子股份有限公司 带有自对准存储元件的多晶硅柱双极晶体管
CN103119709A (zh) * 2010-08-31 2013-05-22 美光科技公司 相变存储器结构及方法
US20150349248A1 (en) * 2010-08-31 2015-12-03 Micron Technology, Inc. Phase change memory structures and methods
US20130095634A1 (en) * 2011-02-01 2013-04-18 Ichirou Takahashi Variable resistance nonvolatile storage device and method for manufacturing the same
US20140054537A1 (en) * 2012-08-24 2014-02-27 SK Hynix Inc. Resistive memory device capable of preventing disturbance and method for manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698272A (zh) * 2017-10-20 2019-04-30 三星电子株式会社 可变电阻存储器件及其制造方法
CN109698272B (zh) * 2017-10-20 2023-08-22 三星电子株式会社 可变电阻存储器件及其制造方法
CN109768158B (zh) * 2017-11-09 2024-02-27 三星电子株式会社 具有交叉点存储阵列的存储器件
CN109768159A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 存储器件
CN109768158A (zh) * 2017-11-09 2019-05-17 三星电子株式会社 具有交叉点存储阵列的存储器件
CN109768159B (zh) * 2017-11-09 2023-08-29 三星电子株式会社 存储器件
CN110993637A (zh) * 2018-10-02 2020-04-10 三星电子株式会社 可变电阻存储器件
CN110993637B (zh) * 2018-10-02 2024-05-14 三星电子株式会社 可变电阻存储器件
CN111799371A (zh) * 2019-04-04 2020-10-20 爱思开海力士有限公司 半导体存储器件
CN111799371B (zh) * 2019-04-04 2024-04-23 爱思开海力士有限公司 半导体存储器件
CN110931636A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的VOx选通管的制备方法
CN113097381B (zh) * 2019-12-23 2023-10-17 华邦电子股份有限公司 电阻式存储器装置及其制造方法
CN113097381A (zh) * 2019-12-23 2021-07-09 华邦电子股份有限公司 电阻式存储器装置及其制造方法
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Also Published As

Publication number Publication date
TWI726022B (zh) 2021-05-01
TW201740584A (zh) 2017-11-16
US20200227481A1 (en) 2020-07-16
KR20170098589A (ko) 2017-08-30
US10636843B2 (en) 2020-04-28
US9941333B2 (en) 2018-04-10
US11183538B2 (en) 2021-11-23
KR102465967B1 (ko) 2022-11-10
US20170243923A1 (en) 2017-08-24
US20210013263A1 (en) 2021-01-14
US10263040B2 (en) 2019-04-16
CN107104183B (zh) 2019-09-27
US11201192B2 (en) 2021-12-14
US20190189692A1 (en) 2019-06-20
US20180190718A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
CN107104183B (zh) 存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
US11349074B2 (en) Memory cell and memory device comprising selection device layer, middle electrode layer and variable resistance layer
US10580979B2 (en) Memory device and method of manufacturing the same
US10403681B2 (en) Memory device including a variable resistance material layer
CN107644934B (zh) 存储器件
US9991315B2 (en) Memory device including ovonic threshold switch adjusting threshold voltage thereof
CN107104182A (zh) 可变电阻存储器件
CN108231822A (zh) 可变电阻存储装置
CN107104121A (zh) 存储器件以及制造存储器件的方法
CN109768158A (zh) 具有交叉点存储阵列的存储器件
CN107665947A (zh) 可变电阻存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant