CN109698272A - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN109698272A
CN109698272A CN201811220272.7A CN201811220272A CN109698272A CN 109698272 A CN109698272 A CN 109698272A CN 201811220272 A CN201811220272 A CN 201811220272A CN 109698272 A CN109698272 A CN 109698272A
Authority
CN
China
Prior art keywords
pattern
rate control
resistance
resistivity
control pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811220272.7A
Other languages
English (en)
Other versions
CN109698272B (zh
Inventor
郑智贤
朴日穆
宋时虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109698272A publication Critical patent/CN109698272A/zh
Application granted granted Critical
Publication of CN109698272B publication Critical patent/CN109698272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种可变电阻存储器件及其制造方法。该器件包括：第一导电线，在第一方向上延伸；第二导电线，在与所述第一方向交叉的第二方向上延伸；存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；第一电极，处于所述第一导电线与所述存储器单元之间；以及第二电极，处于所述第二导电线与所述存储器单元之间。所述存储器单元包括在所述第一导电线与所述第二导电线之间串联连接的切换图案、中间电极、第一电阻率控制图案和可变电阻图案。所述第一电阻率控制图案的电阻率小于所述第二电极的电阻率。

Description

可变电阻存储器件及其制造方法
相关申请的交叉引用
该美国非临时专利申请根据35U.S.C.§119要求于2017年10月20日在韩国知识产权局递交的韩国专利申请No.10-2017-0136297的优先权权益，其全部内容通过引用合并在此。
技术领域
本公开涉及一种可变电阻存储器件及其制造方法。
背景技术
半导体器件可以分类为存储数据的存储器件和逻辑器件。通常，半导体存储器件可以大致分类为易失性存储器件和非易失性存储器件。当电源中断时，易失性存储器件丢失存储在其中的数据，而即使当电源中断时，非易失性存储器件也保持存储在其中的数据。
正在开发下一代半导体存储器件，例如，铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)和相变随机存取存储器(PRAM)，以满足半导体存储器件的高性能和低功率的趋势。下一代半导体存储器件包括具有特性的材料，其中其电阻根据施加的电流或电压而改变，并且即使当它们的电流或电压供应被中断时，它们改变的电阻也被保持。
发明内容
一些实施例提供了一种具有增强的可靠性的可变电阻存储器件及其制造方法。
本发明构思的目的不限于上面提到的那些目的，并且本领域技术人员根据以下描述将清楚地理解上面未提及的其他目的。
根据示例性实施例，本公开涉及一种可变电阻存储器件，包括：第一导电线，在第一方向上延伸；第二导电线，在与所述第一方向交叉的第二方向上延伸；存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；第一电极，处于所述第一导电线与所述存储器单元之间；以及第二电极，处于第二导电线和存储器单元之间，其中，存储器单元包括在第一导电线与第二导电线之间串联连接的切换图案、中间电极、第一电阻率控制图案和可变电阻图案，并且其中，第一电阻率控制图案的电阻率小于第二电极的电阻率。
根据示例性实施例，本公开涉及一种可变电阻存储器件，包括：第一导电线，在第一方向上延伸；第二导电线，在与所述第一方向垂直的第二方向上延伸，并在第三方向上与所述第一导电线间隔开；存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；第一电极，处于所述第一导电线与所述存储器单元之间；以及第二电极，处于第二导电线与存储器单元之间，其中，存储器单元依次包括切换图案、切换图案上的中间电极、中间电极上的第一电阻率控制图案、第一电阻率控制图案上的可变电阻图案以及可变电阻图案上的第二电阻率控制图案，其中，第一电阻率控制图案的电阻率小于第二电极的电阻率，并且其中，第二电阻率控制图案的电阻率大于第二电阻率控制图案的电阻率。
根据示例性实施例，本公开涉及一种可变电阻存储器件，包括：第一字线和第二字线，其在第一方向上延伸；位线，处于所述第一字线和与所述第二字线之间，并且在与所述第一方向交叉的第二方向上延伸；第一存储器单元，处于所述第一字线与所述位线之间的交叉点处；以及第二存储器单元，处于第二字线与位线之间的交叉点处，其中，第一存储器单元包括从第一字线到位线布置的第一切换图案、第一中间电极、第一电阻率控制图案、第一可变电阻图案和第二电阻率控制图案，并且其中，第二存储器单元按以下次序包括：从所述位线到所述第二字线布置的第二切换图案、第二中间电极、第三电阻率控制图案、第二可变电阻图案和第四电阻率控制图案。
附图说明
图1示出了根据示例性实施例的示出可变电阻存储器件的概念图。
图2A示出了根据示例性实施例的示出可变电阻存储器件的简化透视图。
图2B示出了沿着图2A的线I-I′和II-I′截取的横截面图。
图2C和图2D示出了根据示例性实施例的可变电阻存储器件的横截面图。
图3A、图4A、图5A、图6A、图7A、图8A和图9A示出了根据示例性实施例的制造可变电阻存储器件的方法的透视图。
图3B、图4B、图5B、图6B、图7B、图8B和图9B示出了根据示例性实施例的制造可变电阻存储器件的方法的横截面图。
图10A示出了根据示例性实施例的可变电阻存储器件的透视图。
图10B示出了沿着图10A的线I-I′和II-II′截取的横截面图。
图10C和图10D示出了根据示例性实施例的可变电阻存储器件的横截面图。
具体实施方式
本文讨论的是参考附图制造可变电阻存储器件的方法。在整个说明书中，相同的附图标记可以指示相同的组件。
图1示出了根据示例性实施例的示出可变电阻存储器件的概念图。
参考图1，可变电阻存储器件可以包括顺序堆叠在基板100上的多个存储器单元堆叠MCA。每个存储器单元堆叠MCA可以包括多个二维布置的存储器单元。可变电阻存储器件可以包括多个导电线，所述多个导电线设置在存储器单元堆叠MCA之间并且被提供用于存储器单元的写入、读取和/或擦除操作。图1示出了堆叠在基板100上的五个存储器单元堆叠MCA，但是示例性实施例不限于此。
如本文所使用的，存储器件可以指存储器芯片、存储器芯片的堆叠、或者包括封装基板和一个或多个存储器芯片的封装。在一些实施例中，每个MCA可以是分离的半导体芯片。
图2A示出了根据示例性实施例的示出可变电阻存储器件的简化透视图。图2B示出了沿着图2A的线I-I′和II-II′截取的横截面图。图2C和图2D示出了根据示例性实施例的示出可变电阻存储器件的横截面图。为了便于说明，在图2A至图2D中未示出一些组件。
参考图2A和图2B，基板(未示出)可以设置有第一导电线CL1和设置在其上的第二导电线CL2。第一导电线CL1可以在第一方向D1上延伸，并且可以彼此平行，并且在第二方向D2上彼此间隔开。第一导电线CL1可以是字线。第二导电线CL2可以沿着与第一方向D1和第二方向D2垂直的第三方向D3与第一导电线CL1间隔开。第二导电线CL2可以在第二方向D2上延伸，并且可以彼此平行，并且在第一方向D1上彼此间隔开。第二导电线CL2可以是位线。第一导电线CL1和第二导电线CL2可以包括金属(例如，铜、钨或铝)和/或金属氮化物(例如，氮化钽、氮化钛或氮化钨)。
第一存储器单元堆叠MCA1可以设置在第一导电线CL1和第二导电线CL2之间。第一存储器单元堆叠MCA1可以包括设置在第一导电线CL1和第二导电线CL2之间的交叉点处的存储器单元MC1。存储器单元MC1可以沿着第一方向D1和第二方向D2二维布置。尽管为了便于描述，图2A至图2D仅示出了一个存储器单元堆叠MCA1，但是如结合图1所讨论的，多个存储器单元堆叠可以沿着第三方向D3堆叠在基板(未示出)上。在这种情况下，基板(未示出)可以在其上设置有与第一存储器单元堆叠MCA1对应的重复堆叠结构以及第一导电线CL1和第二导电线CL2。
存储器单元MC1可以通过第一电极210和第二电极220电连接到第一导电线CL1和第二导电线CL2。例如，每个第一电极210可以设置在一个第一导电线CL1和一个存储器单元MC1之间，因此第一电极210可以将第一导电线CL1电连接到存储器单元MC1。每个第二电极220可以设置在一个存储器单元MC1和一个第二导电线CL2之间，因此第二电极220可以将存储器单元MC1电连接到第二导电线CL2。第一电极210和第二电极220可以包括W、Ti、Al、Cu、C和CN中的一种或多种。
每个存储器单元MC1可以包括切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR和第二电阻率控制图案420。包括在每个存储器单元MC1中的切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR和第二电阻率控制图案420可以在一对第一导电线CL1和第二导电线CL2之间串联连接，第一导电线CL1和第二导电线CL2耦合到存储器单元MC1。例如，在某些实施例中，按次序地，第一电极210可以设置在第一导电线CL1上并且电连接到第一导电线CL1，切换图案SW可以设置在第一电极210上并且电连接到第一电极210，中间电极310可以设置在切换图案SW上并且电连接到切换图案SW，第一电阻率控制图案410可以设置在中间电极310上并且电连接到中间电极310，可变电阻图案VR可以设置在第一电阻率控制图案410上并且电连接到第一电阻率控制图案410，第二电阻率图案420可以设置在可变电阻图案VR上并且电连接到可变电阻图案VR，第二电极220可以设置在第二电阻率控制图案420上并且电连接到第二电阻率控制图案420，并且第二导电线CL2可以设置在第二电极220上并且电连接到第二电极220。尽管图2A和图2B示出了可变电阻图案VR连接到切换图案SW，但是示例性实施例不限于此。例如，与图2A和图2B中所示不同，切换图案SW可以连接到可变电阻图案VR上。
可变电阻图案VR可以由能够存储数据的材料形成。在一些实施例中，可变电阻图案VR可以包括：根据包括在可变电阻图案VR中的材料的温度，其相可以在结晶态和非晶态之间可逆地改变的材料。例如，可变电阻图案VR可以具有引起结晶态和非晶态之间的相变所需的约250℃至350℃的相变温度。在这些实施例中，可变电阻图案VR可以包括：Te和Se中的一种或多种(硫属元素)与Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的一种或多种结合的化合物。例如，可变电阻图案VR可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的一种或多种。备选地，可变电阻图案VR可以包括：超晶格结构，其中重复地堆叠含Ge层(例如，GeTe层)和无Ge层(例如，SbTe层)。
在其他实施例中，可变电阻图案VR可以包括钙钛矿化合物或导电金属氧化物中的一种或多种。例如，可变电阻图案VR可以包括氧化铌、氧化钛、氧化镍、氧化锆、氧化钒、PCMO((Pr，Ca)MnO3)、锶-钛氧化物、钡-锶-钛氧化物、锶-锆氧化物、钡-锆氧化物和钡-锶-锆氧化物中的一种或多种。备选地，可变电阻图案VR可以是或可以包括：包括导电金属氧化物层和隧道绝缘层的结构(或双层结构)、或者包括第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层的结构(或三层结构)。在这种情况下，隧道绝缘层可以包括氧化铝、氧化铪或氧化硅。
切换图案SW可以是或可以包括：被配置为基于具有非线性I-V曲线的阈值切换现象(例如，S型I-V曲线)来切换相的装置。例如，切换图案SW可以是或可以包括具有双向特性的OTS(Ovonic阈值切换)装置。切换图案SW可以具有用于在结晶态和非晶态之间转变的相变温度，该相变温度大于可变电阻图案VR的相变温度。例如，切换图案SW可以具有约350℃至约450℃的相变温度。因此，当根据一些实施例操作可变电阻存储器件时，可变电阻图案VR可以被配置为在其结晶态和非晶态之间可逆地改变相，而切换图案SW可以被配置为在没有相变的情况下保持其基本上非晶态。在该描述中，基本上非晶态可以不排除在物体(例如，切换图案SW)中存在局部晶粒边界或局部结晶部分。例如，“基本上非晶态”可以意味着局部结晶的晶粒边界可以存在于物体的一部分中，或者局部结晶的部分存在于物体中。切换图案SW可以由其中Te和Se(硫属元素)中的一种或多种与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的一种或多种结合的化合物形成。切换图案SW还可以包括热稳定元件。热稳定元件可以是或包括C、N和O中的一种或多种。例如，切换图案SW可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的一种或多种。
切换图案SW和可变电阻图案VR可以通过其间的中间电极310彼此电连接。中间电极310可以包括W、Ti、Al、Cu、C和CN中的一种或多种。
第一电阻率控制图案410可以设置在中间电极310和可变电阻图案VR之间，并且第二电阻率控制图案420可以设置在可变电阻图案VR和第二电极220之间。第一电阻率控制图案410可以与可变电阻图案VR的底表面接触，并且第二电阻率控制图案420可以与可变电阻图案VR的顶表面接触。例如，第一电阻率控制图案410的顶表面可以物理接触并电连接到可变电阻图案VR的底表面，并且第二电阻率控制图案420的底表面可以物理接触并电连接到可变电阻图案VR的顶表面。如本文所讨论的，“接触”或“与...接触”可以指直接连接，例如，触摸。当在平面图中观察时，第一电阻率控制图案410和第二电阻率控制图案420可以具有相同的形状。第一电阻率控制图案410和第二电阻率控制图案420可以在第一方向D1上具有相同的宽度，并且在第二方向D2上也具有相同的宽度。例如，在图2A和图2B中，第一电阻率控制图案41和第二电阻率控制图案420均可以具有相同大小的矩形形状，并且当在平面图中观察时，第一电阻率控制图案41和第二电阻率控制图案420可以彼此重叠。第一电阻率控制图案410和第二电阻率控制图案420中的每一个可以具有与可变电阻图案VR的侧表面对准的侧表面。例如，第一电阻率控制图案410、第二电阻率控制图案420和可变电阻图案VR的侧表面可以沿着第三方向D3彼此对准。第二电阻率控制图案420的电阻率可以大于第一电阻率控制图案410的电阻率。例如，第一电阻率控制图案410可以具有约50μΩ·cm至约500μΩ·cm的电阻率。第二电阻率控制图案420可以具有约5,000μΩ·cm至约20,000μΩ·cm的电阻率。第一电阻率控制图案410的电阻率可以小于第二电极220的电阻率。第一电阻率控制图案410可以包括TiN。第二电阻率控制图案420可以包括TiSiN、W、Ti、Co和/或TiN。包括在第一电阻率控制图案410和第二电阻率控制图案420中的材料可以不限于上述材料，并且第二电阻率控制图案420可以包括允许电阻率大于第一电阻率控制图案410的电阻率的材料。
在一些实施例中，可以不提供第二电阻率控制图案420。在这种情况下，第二电极220可以与可变电阻图案VR的顶表面接触。例如，第二电极220的底表面可以物理接触并电连接到可变电阻图案VR的顶表面。第二电极220的电阻率可以大于第一电阻率控制图案410的电阻率。例如，第二电极220可以具有约5,000μΩ·cm至约20,000μΩ·cm的电阻率。下面将解释包括第二电阻率控制图案420的可变电阻存储器件。
虽然未示出，但是阻挡金属层可以设置在中间电极310与第一电阻率控制图案410之间以及第二电阻率控制图案420与第二电极220之间的至少一个中。阻挡金属层可以防止材料在中间电极310与第一电阻率控制图案410之间以及在第二电阻率控制图案420与第二电极220之间扩散。在其他实施例中，可以不提供阻挡金属层。
在一些实施例中，第二电阻率控制图案420可以加热可变电阻图案VR，从而使可变电阻图案VR经历相变。可以对可变电阻图案VR的上部VRa进行相变，使得可以执行复位操作。上部VRa可以是在上部VRa和第二电阻率控制图案420之间的界面附近的可变电阻图案VR的凹形区域。
可变电阻图案VR可以具有与具有高电阻率的第二电阻率控制图案420接触的顶表面以及与具有低电阻率的第一电阻率控制图案410接触的底表面。由于可变电阻图案VR的顶表面与具有高电阻率的第二电阻率控制图案420接触，因此在可变电阻图案VR和第二电阻率控制图案420之间的界面处可能发生焦耳加热。例如，如图2B所示，电流I可以从第二导电线CL2流向第一导电线CL1。当电流I流动时，在第二电阻率控制图案420和可变电阻图案VR之间可能发生电子的能量损失。例如，加热可以发生在第二电阻率控制图案420和可变电阻图案VR之间的界面(例如，可变电阻图案VR的顶表面)处。在可变电阻图案VR和第一电阻率控制图案410之间可能发生电子的能量增益。例如，热损失(或冷却)可以发生在可变电阻图案VR和第一电阻率控制图案410之间的界面(例如，可变电阻图案VR的底表面)处。
在根据一些实施例的可变电阻存储器件中，可变电阻图案VR的上部VRa可以被局部加热以用于可变电阻图案VR的相变。例如，可变电阻图案VR可以在其相对的两端设置，其中电阻率控制图案410和420具有不同的电阻率，因此可以仅在可变电阻图案VR的一端上的界面处发热。因此，可以防止作为整体的可变电阻图案VR被加热，并且可以保护其免受热引起的损坏。结果，根据一些实施例的可变电阻存储器件可以提高操作可靠性和稳定性。
参考图2C和图2D，在一些实施例中，第一电阻率控制图案410和第二电阻率控制图案420可以具有彼此不同的形状。当在平面图中观察时，第二电阻率控制图案420的面积可以小于第一电阻率控制图案410的面积和/或可变电阻图案VR的面积。例如，第二电阻率控制图案420的宽度可以与第一电阻率控制图案410的宽度和/或可变电阻图案VR的宽度不同。
如图2C所示，第二电阻率控制图案420的第二方向D2上的宽度W2可以小于第一电阻率控制图案410的第二方向D2上的宽度W1。在该配置中，第一电阻率控制图案410的侧表面可以与可变电阻图案VR的侧表面对准。第二电阻率控制图案420可以具有第一方向D1上的第一侧表面420a和第二方向D2上的第二侧表面420b。第二电阻率控制图案420的第一侧表面420a可以与可变电阻图案VR的对应侧表面对准，并且第二电阻率控制图案420的第二侧表面420b可以与可变电阻图案VR的对应的侧表面未对准。例如，第二电阻率控制图案420的第二侧表面420b可以具有从可变电阻图案VR的侧表面凹进的形状。第二电阻率控制图案420在第二方向D2上的宽度可以小于可变电阻图案VR在第二方向D2上的宽度。
备选地，如图2D所示，第二电阻率控制图案420的第一方向D1上的宽度W4可以小于第一电阻率控制图案410的第一方向D1上的宽度W3。在这种情况下，第一电阻率控制图案410的侧表面可以与可变电阻图案VR的侧表面对准。第二电阻率控制图案420的第二侧表面420b可以与可变电阻图案VR的对应侧表面对准，并且第二电阻率控制图案420的第一侧表面420b可以与可变电阻图案VR的对应侧表面未对准。例如，第二电阻率控制图案420的第一侧表面420a可以具有从可变电阻图案VR的侧表面凹进的形状。第二电阻率控制图案420在第一方向D1上的宽度可以小于可变电阻图案VR在第一方向D1上的宽度。
不同地，尽管未示出，但是第二电阻率控制图案420的第一方向D1上的宽度W4可以小于第一电阻率控制图案410的第一方向D1上的宽度W3，并且第二电阻率控制图案420的第二方向D2上的宽度W2可以小于第一电阻率控制图案410的第二方向D2上的宽度W1。
在一些实施例中，第二电阻率控制图案420的面积可以小于可变电阻图案UR的面积。例如，第二电阻率控制图案420的底表面和可变电阻图案VR的顶表面之间的接触面积可以小于可变电阻图案VR在第一方向D1和第二方向D2上的面积。因此，第二电阻率控制图案420和可变电阻图案VR可以具有位于其间的发热且面积小的界面，并且小面积的界面可以减少用于复位操作所消耗的功率。因此，可变电阻存储器件可以增加电特性。
另外，第二电阻率控制图案420可以被设计为根据可变电阻图案VR的相变特性而具有不同大小的面积，因此可以容易地设计具有各种特性的可变电阻存储器件。
图3A至图9A示出了根据示例性实施例的可变电阻存储器件的透视图。图3A至图9A示出了根据示例性实施例的沿着图3A至图9B的线I-I′和II-II′截取的横截面图，示出了制造可变电阻存储器件的方法。与参考图2A和图2B讨论的组件基本相同的组件被分配了相同的附图标记，并且将省略其重复描述。
参考图3A和图3B，基板(未示出)可以在其上堆叠有第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425和第二初步电极层225。
参考图4A和图4B，可以对第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425和第二初步电极层225执行第一图案化工艺。例如，第一掩模M1可以形成在第二初步电极层225上。第一掩模M1可以用作蚀刻掩模以蚀刻第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425和第二初步电极层225。第一图案化工艺可以形成第一沟槽T1。第一沟槽T1可以在第三方向D3上穿透第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425和第二初步电极层225。第一沟槽T1可以在第一方向D1上延伸。当执行第一图案化工艺时，可以蚀刻第一导电层510以形成第一导电线CL1。
参考图5A和图5B，可以执行蚀刻工艺以部分地蚀刻图案化的第二电阻率控制层425。例如，第二电阻率控制层425可以具有暴露于第一沟槽T1的第三侧表面425a，并且蚀刻工艺可以蚀刻第三侧表面425a。蚀刻工艺可以包括湿法蚀刻工艺。在该步骤中，可以不对第一导电线CL1、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710和第二初步电极层225执行蚀刻。例如，第二电阻率控制层425可以包括与第一电阻率控制层415的材料不同的材料，并且可以表现出对第一导电线CL1、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710和第二初步电极层225的蚀刻选择性。因此，可以选择性地蚀刻第二电阻率控制层425。蚀刻工艺可以继续，直到第二电阻率控制层425在第二方向D2上具有期望的宽度W5。第二电阻率控制层425的期望宽度W5可以小于第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710和第二初步电极层225中的每一个在第二方向D2上的宽度。在一些实施例中，可以不执行第二电阻率控制层425的蚀刻。在这样的实施例中，第一导电层510、第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425和第二初步电极层225中的每一个可以在第二方向D2上具有相同的宽度。在下文中，将基于图4A和图4B中所示的所得结构来连续地说明。
参考图6A和图6B，在第一图案化工艺之后，可以去除第一掩模M1。此后，可以形成第一绝缘层810以填充第一沟槽T1。第一绝缘层810的顶表面和第二初步电极层225的顶表面可以位于同一平面上。可以在第一绝缘层810和第二初步电极层225上形成第二导电层520。第二导电层520可以覆盖第一绝缘层810的顶表面和第二初步电极层225的顶表面。第一绝缘层810可以包括氮化硅。
参考图7A和图7B，可以对第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425、第二初步电极层225和第二导电层520执行第二图案化工艺。例如，第二掩模M2可以形成在第二导电层520上。第二掩模M2可以用作蚀刻掩模以蚀刻第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425、第二初步电极层225和第二导电层520。第二图案化工艺可以形成第二沟槽T2。第二沟槽T2可以在第二方向D2上延伸。第二沟槽T2可以在第三方向D3上穿透第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425、第二初步电极层225和第二导电层520。第二沟槽T2可以部分地暴露第一导电线CL1的顶表面。第二图案化工艺可以蚀刻第一初步电极层215、切换层610、初步中间电极层315、第一电阻率控制层415、可变电阻层710、第二电阻率控制层425、第二初步电极层225和第二导电层520，从而形成第一电极210、切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR、第二电阻率控制图案420、第二电极220和第二导电线CL2。
参考图8A和图8B，可以执行蚀刻工艺以部分地蚀刻第二电阻率控制图案420。例如，第二电阻率控制图案420可以具有暴露于第二沟槽T2的第一侧表面420a，并且蚀刻工艺可以蚀刻第一侧表面420a。蚀刻工艺可以包括湿法蚀刻工艺。在该步骤中，可以不对第一电极210、切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR、第二电极220和第二导电线CL2执行蚀刻。例如，第二电阻率控制图案420可以表现出对第一导电线CL1、第一电极210、切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR和第二电极220的蚀刻选择性，因此可以被选择性地蚀刻。蚀刻工艺可以继续，直到第二电阻率控制图案420在第一方向D1上具有期望的宽度W6。第二电阻率控制图案420的期望宽度W6可以小于第一电极210、切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR、第二电极220和第二导电线CL2中的每一个在第一方向D1上的宽度。在一些实施例中，可以不执行第二电阻率控制图案420的蚀刻。在这样的实施例中，第一电极210、切换图案SW、中间电极310、第一电阻率控制图案410、可变电阻图案VR、第二电阻率控制图案420、第二电极220和第二导电线CL2中的每一个可以在第一方向D1上具有相同的宽度。在下文中，将基于图7A和图7B中所示的所得结构来连续地说明。
参考图9A和图9B，在第二图案化工艺之后，可以去除第二掩模M2。此后，可以形成第二绝缘层820以填充第二沟槽T2。第二绝缘层820的顶表面和第二导电线CL2的顶表面可以位于同一平面上。通过上述处理，可以制造根据一些实施例的可变电阻存储器件。
在根据一些实施例的制造可变电阻存储器件的方法中，第一电阻率控制图案410和第二电阻率控制图案420可以由彼此不同的材料形成。因此，可以更容易地调整第二电阻率控制图案420的宽度，并且还可以更容易地设计具有各种特性的可变电阻存储器件。
图10A示出了根据示例性实施例的可变电阻存储器件的透视图。图10B示出了沿着图10A的线I-I′和II-II′截取的横截面图。图10C和图10D示出了根据示例性实施例的可变电阻存储器件的横截面图。与参考图2A和图2B讨论的组件基本相同的组件被分配了相同的附图标记，并且将省略其重复描述。为了便于描述，在图10A至图10D中未示出一些组件。
图10A至图10D示例性地示出了两个相邻的存储器单元堆叠MCA1和MCA2，但是本公开不限于此。
参考图10A和图10B，基板(未示出)可以在其上设置有第一导电线CL1、第二导电线CL2和第三导电线CL3。第二导电线CL2可以设置在第一导电线CL1和第三导电线CL3之间。第一导电线CL1和第三导电线CL3可以在第一方向D1上延伸。第一导电线CLl和第三导电线CL3可以是字线。第二导电线CL2可以在第二方向D2上延伸。第二导电线CL2可以是位线。
第一存储器单元MC1可以设置在第一导电线CL1和第二导电线CL2之间的交叉点处。第一存储器单元MC1可以通过设置在第一导电线CL1和第一存储器单元MC1之间的第一电极210电连接到第一导电线CL1，并且通过设置在第一存储器单元MC1和第二导电线CL2之间的第二电极220电连接到第二导电线CL2。每个第一存储器单元MC1可以包括在第一导电线CL1和第二导电线CL2之间串联连接的第一切换图案SW1、第一中间电极310、第一电阻率控制图案410、第一可变电阻图案VR1和第二电阻率控制图案420。
第一可变电阻图案VR1可以由能够存储数据的材料形成。在一些实施例中，第一可变电阻图案VR1可以包括其相可以根据材料的温度在结晶态和非晶态之间可逆地改变的材料。第一切换图案SW1可以是或可以包括被配置为基于具有非线性I.V曲线的阈值切换现象来切换相的装置。例如，第一切换图案SW1可以是或可以包括具有双向特性的OTS装置。第一切换图案SW1和第一可变电阻图案VR1可以通过设置在它们之间的第一中间电极310来彼此电连接。
第一电阻率控制图案410可以设置在第一中间电极310和第一可变电阻图案VR1之间，并且第二电阻率控制图案420可以设置在第一可变电阻图案VR1和第二电极220之间。第一电阻率控制图案410可以与第一可变电阻图案VR1的底表面接触，并且第二电阻率控制图案420可以与第一可变电阻图案VR1的顶表面接触。例如，第一电阻率控制图案410的顶表面可以物理接触并电连接到第一可变电阻图案VR1的底表面，并且第二电阻率控制图案420的底表面可以物理接触并电连接到第一可变电阻图案VR1的顶表面。第二电阻率控制图案420的电阻率可以大于第一电阻率控制图案410的电阻率。第一电阻率控制图案410的电阻率可以小于第二电极220的电阻率。
第二存储器单元MC2可以设置在第二导电线CL2和第三导电线CL3之间的交叉点处。第二存储器单元MC2可以通过设置在第二导电线CL2和第二存储器单元MC2之间的第三电极230电连接到第二导电线CL2，并且通过设置在第二存储器单元MC2和第三导电线CL3之间的第四电极240电连接到三导电线CL3。每个第二存储器单元MC2可以包括在第二导电线CL2和第三导电线CL3之间串联连接的第二切换图案SW2、第二中间电极320、第三电阻率控制图案430、第二可变电阻图案VR2和第四电阻率控制图案440。
第二可变电阻图案VR2可以由能够存储数据的材料形成。第二切换图案SW2和第二可变电阻图案VR2可以通过设置在它们之间的第二中间电极320彼此电连接。例如，第二可变电阻图案VR2可以包括与第一可变电阻图案VR1相同的材料。
第三电阻率控制图案430可以设置在第二中间电极320和第二可变电阻图案VR2之间，并且第四电阻率控制图案440可以设置在第二可变电阻图案VR2和第四电极240之间。第三电阻率控制图案430可以与第二可变电阻图案VR2的底表面接触，并且第四电阻率控制图案440可以与第二可变电阻图案VR2的顶表面接触。例如，第三电阻率控制图案430的顶表面可以物理接触并电连接到第二可变电阻图案VR2的底表面，并且第四电阻率控制图案440的底表面可以物理接触并电连接到第二可变电阻图案VR2的顶表面。
第一电阻率控制图案410、第一可变电阻图案VR1和第二电阻率控制图案420的布置以及第四电阻率控制图案440、第二可变电阻图案VR2和第三电阻率控制图案430的布置可以关于第二导电线CL2对称。例如，第一存储器单元MC1和第二存储器单元MC2可以具有基本相同或相似的结构。在一些实施例中，第一存储器单元MC1可以被配置为使得与第一可变电阻图案VR1的顶表面接触的第二电阻率控制图案420的电阻率大于与第一可变电阻图案VR1的底表面接触的第一电阻率控制图案410的电阻率，而第二存储器单元MC2可以被配置为使得与第二可变电阻图案VR2的底表面接触的第三电阻率控制图案430的电阻率大于与第二可变电阻图案VR2的顶表面接触的第四电阻率控制图案440的电阻率。例如，可变电阻图案VR1和VR2可以具有与第二导电线CL2(在下文中也称为位线)相邻的第一侧并且具有与第一导电线CL1和第三导电线CL3(在下文中也称为字线)相邻的第二侧，并且可变电阻图案VR1和VR2的第一侧上的第二电阻率控制图案420和第三电阻率控制图案430的电阻率可以大于可变电阻图案VR1和VR2的第二侧上的第一电阻率控制图案410和第四电阻率控制图案440的电阻率。在一些实施例中，第二电阻率控制图案420的电阻率与第三电阻率控制图案430的电阻率基本相同，并且第一电阻率控制图案410的电阻率与第四电阻率控制图案440的电阻率基本相同。
当涉及取向、布局、位置、形状、大小、量或其他度量时本文所用术语(例如，“相同”和“相等”)不必表示完全相同的取向、布局、位置、形状、大小、量或其他度量，而是意在包含例如在由于制造工艺而可能发生的可接受变化内的几乎相同的取向、布局、位置、形状、大小、量或其他度量。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。例如，被描述为“基本上相同”或“基本上相等”的项可以是完全相同或相等的，或者可以在例如由于制造工艺而可能发生的可接受变化内是相同或相等的。
在根据一些实施例的可变电阻存储器件中，第一可变电阻图案VR1的上部VR1a可以经历相变、使得第一存储器单元MC1可以以复位模式操作，并且第二可变电阻图案VR2的下部VR2a可以经历相变、使得第二存储器单元MC2可以执行复位操作。上部VR1a可以是靠近第一可变电阻图案VR1与第二电阻率控制图案420之间的界面的第一可变电阻图案VR1的凹形部分。下部VR2a可以是靠近第二可变电阻图案VR2与第三电阻率控制图案430之间的界面的第二可变电阻图案VR2的凸形部分。
例如，电流I可以从第二导电线CL2流向第一导电线CL1和第三导电线CL3。针对第一存储器单元MC1，电流I可以顺序地通过第二电阻率控制图案420、第一可变电阻图案VR1和第一电阻率控制图案410，并且可以在第二电阻率控制图案420与第一可变电阻图案VR1之间的界面处发生焦耳加热。因此，第一可变电阻图案VR1的上部VR1a可以经历相变，因此第一存储器单元MC1可以执行复位操作。针对第二存储器单元MC2，电流I可以顺序地通过第三电阻率控制图案430、第二可变电阻图案VR2和第四电阻率控制图案440，并且可以在第三电阻率控制图案430与第二可变电阻图案VR2之间的界面处发生焦耳加热。因此，第二可变电阻图案VR2的下部VR2a可以经历相变，因此第二存储器单元MC2可以执行复位操作。
在一些实施例中，第一存储器单元MC1中的电流以及第二存储器单元MC2中的电流可以关于位线CL2对称。例如，第一存储器单元MC1和第二存储器单元MC2中的电流I可以从位线CL2顺序地通过具有高电阻率的第二电阻率控制图案420和第三电阻率控制图案430、第一可变电阻图案VR1和第二可变电阻图案VR2以及具有低电阻率的第一电阻率控制图案410和第四电阻率控制图案440，因此第一存储器单元MC1和第二存储器单元MC2可以具有相同或相似的电特性。
在一些实施例中，当操作可变电阻存储器件时，堆叠的存储器单元堆叠MCA1和MCA2可以改善电特性的分布，这可以增强可变电阻存储器件的可靠性。
参考图10C，第一电阻率控制图案410、第一可变电阻图案VR1和第二电阻率控制图案420的配置以及第四电阻率控制图案440、第二可变电阻图案VR2和第三电阻率控制图案430的配置可以关于位线CL2对称。当在平面图中观察时，第二电阻率控制图案420的面积可以小于第一电阻率控制图案410的面积和/或第一可变电阻图案VR1的面积，并且第三电阻率控制图案430的面积可以小于第四电阻率控制图案440的面积和/或第二可变电阻图案VR2的面积。
第二电阻率控制图案420的宽度W12可以小于第一电阻率控制图案410在第一方向D1和第二方向D2上的宽度W11。第三电阻率控制图案430的宽度W13可以小于第四电阻率控制图案440在第一方向D1和第二方向D2上的宽度W14。在这样的配置中，第一电阻率控制图案410的侧表面可以与第一可变电阻图案VR1的侧表面对准，并且第四电阻率控制图案440的侧表面可以与第二可变电阻图案VR2的侧表面对准。
在一些实施例中，第二电阻率控制图案420的底表面与第一可变电阻图案VR1的顶表面之间的接触面积可以小于第一可变电阻图案VR1的面积，并且第三电阻率控制图案430的顶表面与第二可变电阻图案VR2的底表面之间的接触面积可以小于第二可变电阻图案VR2的面积。因此，第二电阻率控制图案420和第一可变电阻图案VR1可以具有在其间的发热且面积小的界面，并且同样地，第三电阻率控制图案430和第二可变电阻图案VR2可以具有在其间的发热且面积小的界面。小面积的界面可以减少复位操作所需的功率。结果，可变电阻存储器件在电特性方面可以增加。
参考图10D，第一存储器单元堆叠MCA1和第二存储器单元堆叠MCA2可以具有重复结构。可变电阻存储器件的特征可以与参考图10A和图10B讨论的特征基本相同，但是第四电阻率控制图案440的电阻率可以大于第三电阻率控制图案430的电阻率。例如，第一电阻率控制图案410的电阻率可以与第三电阻率控制图案430的电阻率基本相同，第二电阻率控制图案420的电阻率可以与第四电阻率控制图案440的电阻率基本相同，并且第二电阻率控制图案420和第四电阻率控制图案440的电阻率可以大于第一电阻率控制图案410和第三电阻率控制图案430的电阻率。
可以重复布置第一电阻率控制图案410、第二电阻率控制图案420、第三电阻率控制图案430和第四电阻率控制图案440以及第一可变电阻图案VR1和第二可变电阻图案VR2。例如，第一存储器单元MC1可以配置为使得：具有低电阻率的第一电阻率控制图案410、第一可变电阻图案VR1以及具有高电阻率的第二电阻率控制图案420布置在从第一导电线CL1朝向第二导电线CL2的方向上。第二存储器单元MC2可以配置为使得：具有低电阻率的第三电阻率控制图案430、第二可变电阻图案VR2以及具有高电阻率的第四电阻率控制图案440布置在从第二导电线CL2朝向第三导电线CL3的方向上。
当在平面图中观察时，第二电阻率控制图案420的面积可以小于第一电阻率控制图案410的面积和/或第一可变电阻图案VR1的面积，并且第四电阻率控制图案440的面积可以小于第三电阻率控制图案430的面积和/或第二可变电阻图案VR2的面积。第二电阻率控制图案420的宽度W16可以小于第一电阻率控制图案410在第一方向D1和第二方向D2上的宽度W15。第四电阻率控制图案440的宽度W18可以小于第三电阻率控制图案430在第一方向D1和第二方向D2上的宽度W17。在这样的配置中，第一电阻率控制图案410的侧表面可以与第一可变电阻图案VR1的侧表面对准，并且第三电阻率控制图案430的侧表面可以与第二可变电阻图案VR2的侧表面对准。
根据某些示例性实施例，可变电阻图案的上部可以被局部加热以用于可变电阻图案的相变。因此，可以防止作为整体的可变电阻图案被加热，并且可以保护其免受热引起的损坏。结果，根据示例性实施例的可变电阻存储器件可以提高操作可靠性和稳定性。
此外，由于第二电阻率控制图案和可变电阻图案具有在其间的发热并且面积小的界面，因此可以降低复位操作所需的功耗并增强可变电阻存储器件的电特性。
在根据示例性实施例的制造可变电阻存储器件的方法中，可以选择性地蚀刻第二电阻率控制图案以容易地调整其宽度并容易地设计具有各种特性的可变电阻存储器件。
根据示例性实施例，当操作可变电阻存储器件时，堆叠的存储器单元堆叠可以改善电特性的分布，并且可变电阻存储器件的可靠性可以提高。
尽管已经结合附图中示出的本发明构思的实施例描述了本发明，但是本领域普通技术人员将理解，可以在不脱离本发明构思的精神和基本特征的情况下进行形式和细节的变化。因此，上述公开的实施例应被认为是说明性的而非限制性的。

Claims (20)

1.一种可变电阻存储器件，包括：
第一导电线，在第一方向上延伸；
第二导电线，在与所述第一方向交叉的第二方向上延伸；
存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；
第一电极，处于所述第一导电线与所述存储器单元之间；以及
第二电极，处于所述第二导电线与所述存储器单元之间，
其中，所述存储器单元包括在所述第一导电线与所述第二导电线之间串联连接的切换图案、中间电极、第一电阻率控制图案和可变电阻图案，并且
其中，所述第一电阻率控制图案的电阻率小于所述第二电极的电阻率。
2.根据权利要求1所述的器件，其中，所述储存器单元还包括：
第二电阻率控制图案，处于所述第二电极与所述可变电阻图案之间，
其中，所述第二电阻率控制图案的电阻率大于所述第一电阻率控制图案的电阻率。
3.根据权利要求2所述的器件，其中，所述第二电阻率控制图案的电阻率为所述第一电阻率控制图案的电阻率的10至500倍。
4.根据权利要求2所述的器件，其中，所述第一电阻率控制图案的宽度和所述第二电阻率控制图案的宽度彼此不同。
5.根据权利要求4所述的器件，其中，所述第二电阻率控制图案的宽度小于所述可变电阻图案的宽度。
6.根据权利要求4所述的器件，其中，所述第一电阻率控制图案的侧表面与所述可变电阻图案的侧表面对准。
7.根据权利要求2所述的器件，其中，所述第二电阻率控制图案接触所述可变电阻图案。
8.根据权利要求2所述的器件，其中，当电流在所述第一电极与所述第二电极之间流动时，在所述第二电阻率控制图案与所述可变电阻图案之间的界面处发热。
9.根据权利要求1所述的器件，其中，所述第一电阻率控制图案的宽度小于所述可变电阻图案的宽度。
10.根据权利要求1所述的器件，其中，所述第一电阻率控制图案接触所述中间电极。
11.一种可变电阻存储器件，包括：
第一导电线，在第一方向上延伸；
第二导电线，在与所述第一方向垂直的第二方向上延伸，并在第三方向上与所述第一导电线间隔开；
存储器单元，处于所述第一导电线与所述第二导电线之间的交叉点处；
第一电极，处于所述第一导电线与所述存储器单元之间；以及
第二电极，处于所述第二导电线与所述存储器单元之间，
其中，所述存储器单元依次包括切换图案、所述切换图案上的中间电极、所述中间电极上的第一电阻率控制图案、所述第一电阻率控制图案上的可变电阻图案以及所述可变电阻图案上的第二电阻率控制图案，
其中，所述第一电阻率控制图案的电阻率小于所述第二电极的电阻率，并且
其中，所述第二电阻率控制图案的电阻率大于所述第一电阻率控制图案的电阻率。
12.根据权利要求11所述的器件，其中，所述第一电阻率控制图案的宽度和所述第二电阻率控制图案的宽度彼此不同。
13.根据权利要求11所述的器件，其中，所述第一电阻率控制图案的宽度小于所述可变电阻图案的宽度。
14.一种可变电阻存储器件，包括：
第一字线和第二字线，在第一方向上延伸；
位线，处于所述第一字线与所述第二字线之间，并且在与所述第一方向交叉的第二方向上延伸；
第一存储器单元，处于所述第一字线与所述位线之间的交叉点处；以及
第二存储器单元，处于所述第二字线与所述位线之间的交叉点处，
其中，所述第一存储器单元包括从所述第一字线到所述位线布置的第一切换图案、第一中间电极、第一电阻率控制图案、第一可变电阻图案和第二电阻率控制图案，并且
其中，所述第二存储器单元按以下次序包括：从所述位线到所述第二字线布置的第二切换图案、第二中间电极、第三电阻率控制图案、第二可变电阻图案和第四电阻率控制图案。
15.根据权利要求14所述的器件，其中，所述第二电阻率控制图案的电阻率与所述第三电阻率控制图案的电阻率基本相同，
其中，所述第一电阻率控制图案的电阻率与所述第四电阻率控制图案的电阻率基本相同，并且
其中，所述第二电阻率控制图案和所述第三电阻率控制图案的电阻率大于所述第一电阻率控制图案和所述第四电阻率控制图案的电阻率。
16.根据权利要求15所述的器件，其中，所述所述第二电阻率控制图案和所述第三电阻率控制图案的宽度小于所述第一可变电阻图案和所述第二可变电阻图案的宽度。
17.根据权利要求15所述的器件，其中，当电流在所述第一中间电极与所述第二中间电极之间以及在所述第一中间电极和第三中间电极之间流动时，在所述第二电阻率控制图案和所述第一可变电阻图案之间的界面处以及在所述第二可变电阻图案与所述第三电阻率控制图案之间的界面处发热。
18.根据权利要求14所述的器件，其中，所述第一电阻率控制图案的电阻率与所述第三电阻率控制图案的电阻率基本相同，
其中，所述第二电阻率控制图案的电阻率与所述第四电阻率控制图案的电阻率基本相同，并且
其中，所述第二电阻率控制图案和所述第四电阻率控制图案的电阻率大于所述第一电阻率控制图案和所述第三电阻率控制图案的电阻率。
19.根据权利要求18所述的器件，其中，所述第二电阻率控制图案和所述第四电阻率控制图案的宽度小于所述第一可变电阻图案和所述第二可变电阻图案的宽度。
20.根据权利要求18所述的器件，其中，当电流在所述第一中间电极与所述第二中间电极之间以及在所述第一中间电极和第三中间电极之间流动时，在所述第二电阻率控制图案和所述第一可变电阻图案之间的界面处以及在所述第二可变电阻图案与所述第四电阻率控制图案之间的界面处发热。
CN201811220272.7A 2017-10-20 2018-10-18 可变电阻存储器件及其制造方法 Active CN109698272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170136297A KR102638628B1 (ko) 2017-10-20 2017-10-20 가변 저항 메모리 소자 및 이의 제조 방법
KR10-2017-0136297 2017-10-20

Publications (2)

Publication Number Publication Date
CN109698272A true CN109698272A (zh) 2019-04-30
CN109698272B CN109698272B (zh) 2023-08-22

Family

ID=66170642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811220272.7A Active CN109698272B (zh) 2017-10-20 2018-10-18 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (2) US10547000B2 (zh)
KR (1) KR102638628B1 (zh)
CN (1) CN109698272B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102531380B1 (ko) * 2019-05-13 2023-05-12 샌디스크 테크놀로지스 엘엘씨 인터레벨 접속 구조물들을 포함하는 3차원 크로스 포인트 메모리 디바이스 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073829A1 (en) * 2009-09-30 2011-03-31 Hynix Semiconductor Inc. Phase change memory device having a heater with a temperature dependent resistivity, method of manufacturing the same, and circuit of the same
US20130248804A1 (en) * 2012-03-22 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method the same
CN106992196A (zh) * 2016-01-13 2017-07-28 三星电子株式会社 可变电阻存储器件
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107104104A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 半导体器件及其制造方法
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JP2008053494A (ja) 2006-08-25 2008-03-06 Elpida Memory Inc 半導体装置及びその製造方法
KR100855975B1 (ko) 2007-01-30 2008-09-02 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
JP2009123725A (ja) 2007-11-12 2009-06-04 Hitachi Ltd 不揮発性半導体記憶装置
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods
TWI469408B (zh) 2012-05-07 2015-01-11 Univ Feng Chia 超薄與多層結構相變化記憶體元件
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
JP6270600B2 (ja) 2014-04-07 2018-01-31 株式会社日立製作所 相変化メモリ
US9419212B2 (en) 2014-12-05 2016-08-16 Intel Corporation Barrier film techniques and configurations for phase-change memory elements
KR20170085409A (ko) * 2016-01-13 2017-07-24 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102396119B1 (ko) * 2017-09-15 2022-05-11 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073829A1 (en) * 2009-09-30 2011-03-31 Hynix Semiconductor Inc. Phase change memory device having a heater with a temperature dependent resistivity, method of manufacturing the same, and circuit of the same
US20130248804A1 (en) * 2012-03-22 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method the same
CN106992196A (zh) * 2016-01-13 2017-07-28 三星电子株式会社 可变电阻存储器件
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107104104A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 半导体器件及其制造方法
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107195776A (zh) * 2016-03-15 2017-09-22 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20200136037A1 (en) 2020-04-30
CN109698272B (zh) 2023-08-22
KR102638628B1 (ko) 2024-02-22
US10547000B2 (en) 2020-01-28
KR20190044197A (ko) 2019-04-30
US20190123272A1 (en) 2019-04-25
US10923655B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI716548B (zh) 半導體記憶體裝置及其製造方法
CN106992196B (zh) 可变电阻存储器件
KR102275540B1 (ko) 가변 저항 메모리 소자
CN101207180B (zh) 多层电极结构
CN109698271B (zh) 可变电阻存储器件及其制造方法
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
CN109786548B (zh) 交叉点阵列器件及其制造方法
US10991880B2 (en) Variable resistance memory device and method of fabricating the same
US11665914B2 (en) Three dimensional semiconductor memory devices
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
KR102368428B1 (ko) 가변 저항 메모리 소자 및 그 제조방법
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
CN109698272A (zh) 可变电阻存储器件及其制造方法
CN110729302A (zh) 可变电阻非易失性存储器装置
CN109768159A (zh) 存储器件
CN109659430A (zh) 包括数据存储图案的半导体装置
US11362141B2 (en) Variable resistance memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant