CN109768159A - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN109768159A
CN109768159A CN201811329735.3A CN201811329735A CN109768159A CN 109768159 A CN109768159 A CN 109768159A CN 201811329735 A CN201811329735 A CN 201811329735A CN 109768159 A CN109768159 A CN 109768159A
Authority
CN
China
Prior art keywords
layer
conductor wire
memory device
insulating pattern
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811329735.3A
Other languages
English (en)
Other versions
CN109768159B (zh
Inventor
宋苏智
朴正勋
殷圣豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109768159A publication Critical patent/CN109768159A/zh
Application granted granted Critical
Publication of CN109768159B publication Critical patent/CN109768159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件包括：第一导电线，沿着第一方向在衬底上延伸；第二导电线，沿着与第一方向交叉的第二方向在第一导电线上延伸；以及存储单元结构，在第一导电线和第二导电线之间的交叉点处并且连接到第一导电线和第二导电线，每个存储单元结构包括第一电极层、第二电极层以及在第一电极层和第二电极层之间的电阻存储层。每个电阻存储层的第一侧壁是倾斜的并具有在远离衬底的方向上减小的水平宽度，并且每个电阻存储层的与第一侧壁相邻的第二侧壁是倾斜的并具有在远离衬底的方向上增大的水平宽度。

Description

存储器件
技术领域
本发明构思总地涉及一种存储器件，更具体地，涉及具有交叉点阵列结构的存储器件。
背景技术
随着电子产品的小型化，对半导体器件的高集成的需求不断增长。作为下一代非易失性存储器件，在一些电子产品中已经使用通过改变电阻存储层的电阻来存储数据的存储器件。此外，由于存在对存储器件的提高的集成和按比例缩小的持续需求，所以在一些电子产品中也已经使用具有交叉点堆叠结构的存储器件，在交叉点堆叠结构中存储单元提供在彼此交叉的两个电极之间的交叉点处。
发明内容
本发明构思的一些实施方式可以提供具有交叉点堆叠结构的存储器件，其可以通过用于提高可靠性的简化工艺来实现。
根据本发明构思的一方面，提供一种存储器件，该存储器件包括：第一导电线，沿着第一方向在衬底上延伸；第二导电线，沿着与第一方向交叉的第二方向在第一导电线上延伸；以及存储单元结构，在第一导电线和第二导电线之间的交叉处并且连接到第一导电线和第二导电线，每个存储单元结构包括第一电极层、第二电极层以及在第一电极层和第二电极层之间的电阻存储层，其中每个电阻存储层的第一侧壁是倾斜的并具有在远离衬底的方向上减小的水平宽度，并且其中电阻存储层的与第一侧壁相邻的第二侧壁是倾斜的并具有在远离衬底的方向上增大的水平宽度。
根据本发明构思的另一方面，提供一种存储器件，该存储器件包括：第一导电线，沿着第一方向在衬底上延伸；一对第二导电线，沿着与第一方向交叉的第二方向在第一导电线上延伸；一对存储单元结构，在第一导电线和所述一对第二导电线之间的交叉点处；所述一对存储单元结构中的第一个包括第一电阻存储层；所述一对存储单元结构中的第二个包括第二电阻存储层；以及第一电极层，由所述一对存储单元结构共用并完全覆盖第一电阻存储层的底表面和第二电阻存储层的底表面。
根据本发明构思的另一方面，提供一种存储器件，该存储器件包括：第一导电线，沿着第一方向在衬底上延伸；第二导电线，沿着与第一方向交叉的第二方向在第一导电线上延伸；第三导电线，沿着第一方向在第二导电线上延伸；以及存储单元结构和选择器件结构，分别包括电阻存储层和选择器件层，在第一导电线和第二导电线之间的交叉点处以及在第二导电线和第三导电线之间的交叉点处并彼此串联连接，其中电阻存储层的第一侧壁是其水平宽度在远离衬底的方向上增大的倾斜侧壁，并且其中选择器件层的侧壁是其水平宽度在远离衬底的方向上减小的倾斜侧壁。
附图说明
从以下结合附图进行的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：
图1是根据本发明构思的一些实施方式的存储器件的一部分的等效电路图；
图2是示意性示出根据本发明构思的一些实施方式的存储器件的部分的平面图；
图3A是根据本发明构思的一些实施方式的存储器件沿着图2的线A-A'、B1-B1'和B2-B2'截取的截面图，图3B是图3A的存储器件的电阻存储层的示意性透视图，图3C是包括图3A的选择器件层的选择器件结构的示意性透视图；
图4、图5A和图6至图15是示出根据本发明构思的一些实施方式的制造存储器件的方法的截面图，图5B是示出根据本发明构思的另一些实施方式的制造存储器件的方法的截面图，图5C是示出根据本发明构思的另一些实施方式的制造存储器件的方法的截面图；
图16A是示出根据本发明构思的一些实施方式的存储器件的截面图；
图16B是示出根据本发明构思的另一些实施方式的存储器件的截面图；
图16C是示出根据本发明构思的另一些实施方式的存储器件的截面图；以及
图17至图23是示出根据本发明构思的一些实施方式的制造存储器件的方法的截面图。
具体实施方式
现在将在下面参照附图更全面地描述各种示例实施方式。在整个本申请中，相同的附图标记指代相同的元件。
本发明构思的一些实施方式源自以下认识：当加热电极用作电阻存储层的底电极时，电阻存储层与加热电极之间的接触面积可以相对小，这可能导致在电阻存储层的相对靠近加热电极的部分处发生的电阻存储层的相变。此外，当形成三维交叉点堆叠存储器件结构时，为了在制造期间的简化和/或提高集成，可以共用层间字线和/或位线。然而，层间动态电流的方向可能彼此相反。结果，由于基于电阻存储层的顶电极和底电极的不对称性的珀尔帖效应，层间操作电流可以是不对称的。本发明构思的一些实施方式可以提供一种半导体存储器件，其在电阻存储层的相反侧上的顶电极和底电极中具有对称结构。这可以允许由流过电阻存储层的电流产生的焦耳热引起相变而不需要加热电极。此外，可以减少或防止不对称的层间操作电流。在一些实施方式中，通过由镶嵌工艺形成电阻存储层，电阻存储层可以具有在与通过干蚀刻工艺形成的选择元件层的方向不同的方向上倾斜的侧壁。
图1是根据本发明构思的一些实施方式的存储器件的一部分的等效电路图。
参照图1，存储器件10包括沿着第一方向(X方向)延伸且沿着第二方向(Y方向)彼此间隔开的多条字线WL1和WL2以及沿着第三方向(Z方向)与所述多条字线WL1和WL2间隔开、沿着第二方向延伸并沿着第一方向彼此间隔开的多条位线BL1、BL2、BL3和BL4。
存储器件10可以包括分别布置在所述多条字线WL1和WL2与所述多条位线BL1、BL2、BL3和BL4之间的交叉点处的多个存储单元MC。所述多个存储单元MC的每个可以包括用于存储信息的电阻存储层RM和用于选择存储单元的选择器件层S。电阻存储层RM可以电连接到所述多条字线WL1和WL2中的任何一条字线，选择器件层S可以电连接到所述多条位线BL1、BL2、BL3和BL4中的任何一条位线，其中电阻存储层RM可以串联连接到选择器件层S。然而，本发明构思的实施方式不限于此，电阻存储层RM可以连接到位线并且选择器件层S可以连接到字线。
为了操作存储器件10，电压通过所述多条字线WL1和WL2以及所述多条位线BL1、BL2、BL3和BL4施加到存储单元MC的电阻存储层RM，这可以导致电流在电阻存储层RM中流动。任意存储单元MC可以通过选择字线WL1和WL2以及位线BL1、BL2、BL3和BL4来寻址，并且存储单元MC可以通过在字线WL1和WL2与位线BL1、BL2、BL3和BL4之间施加特定信号来编程。此外，通过测量流过位线BL1、BL2、BL3和BL4的电流，可以读取关于对应存储单元MC的电阻存储层的电阻值的信息，例如编程信息。
图2至图3C是示出根据本发明构思的一些实施方式的存储器件的图。图2是示意性示出根据本发明构思的一些实施方式的存储器件的部分的平面图。图3A是根据本发明构思的一些实施方式的存储器件沿着图2的线A-A'、B1-B1'和B2-B2'截取的截面图。图3B是图3A的存储器件的电阻存储层的示意性透视图。图3C是包括图3A的选择器件层的选择器件结构的示意性透视图。
参照图2和图3A，存储器件100包括在第一方向(X方向)上彼此平行地延伸的多条第一导电线110以及在与第一方向相交的第二方向(Y方向)上彼此平行地延伸的多条第二导电线170。根据一些实施方式，将描述第一方向(X方向)和第二方向(Y方向)彼此相互正交的示例，但是本发明构思的实施方式不限于此。
衬底102可以包括半导体材料。衬底102可以包括从III-V族材料和IV族材料选择的至少一种材料。衬底102可以包括例如硅(Si)。在另一些实施方式中，衬底102可以包括像锗(Ge)一样的半导体材料、或像硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)一样的化合物半导体材料。根据一些实施方式，衬底102可以具有绝缘体上硅(SOI)结构或绝缘体上锗(GOI)结构。例如，衬底102可以包括掩埋氧化物(BOX)层。衬底102可以包括导电区域，例如掺杂有杂质的阱。
层间绝缘膜104可以设置在衬底102上。层间绝缘膜104可以使所述多条第一导电线110与衬底102电隔离，并可以包括氧化物、氮化物或其组合。
根据一些实施方式，所述多条第一导电线110可以构成图1所示的所述多条字线WL1和WL2，所述多条第二导电线170可以构成图1所示的所述多条位线BL1、BL2、BL3和BL4。根据另一些实施方式，所述多条第一导电线110可以构成所述多条位线BL1、BL2、BL3、BL4，并且所述多条第二导电线170可以构成所述多条字线WL1和WL2。多个第一分隔绝缘图案112可以形成在所述多条第一导电线110之间，并且多个第二分隔绝缘图案175可以形成在所述多条第二导电线170之间。所述多个第一分隔绝缘图案112和所述多个第二分隔绝缘图案175可以包括硅氧化物、硅氮化物或其组合。
所述多条第一导电线110和所述多条第二导电线170可以包括金属、导电的金属氮化物、导电的金属氧化物或其组合。所述多条第一导电线110和所述多条第二导电线170可以每个包括W、Ti、Ta、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、TiCSiN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN、Au、Ag、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、ITO、其合金或其组合。所述多条第一导电线110和所述多条第二导电线170可以每个还包括导电的阻挡膜。导电的阻挡膜可以包括例如Ti、TiN、Ta、TaN或其组合。
构成存储单元(图1中的MC)的存储单元结构CS可以设置在所述多条第一导电线110与所述多条第二导电线170之间的相应交叉点处。
多个存储单元结构CS中的每个可以包括顺序地堆叠在第一导电线110上的第一电极层120、电阻存储层130和第二电极层140。包括在所述多个存储单元结构CS中的多个电阻存储层130可以通过第一绝缘图案122、第二绝缘图案126和第三绝缘图案128而彼此绝缘。第一绝缘图案122、第二绝缘图案126和第三绝缘图案128可以每个包括氮化物。根据一些实施方式，第一绝缘图案122、第二绝缘图案126和第三绝缘图案128可以每个包括氧化物膜和围绕氧化物膜的侧壁的氮化物膜。
电阻存储层130的两个相反的侧壁可以分别与第一绝缘图案122和第二绝缘图案126接触，并且电阻存储层130的另外两个相反的侧壁可以与第三绝缘图案128接触。第一绝缘图案122可以具有水平宽度在远离衬底102的方向上减小的锥形形状。
根据一些实施方式，第一绝缘图案122、第二绝缘图案126和电阻存储层130可以每个具有柱状形状，第三绝缘图案128可以具有线状形状。例如，第三绝缘图案128可以是每个具有线状形状并沿着第一方向(X方向)彼此平行延伸的多个图案。第一绝缘图案122、第二绝缘图案126和电阻存储层130可以设置在两个相邻的第三绝缘图案128之间。例如，多个电阻存储层130可以设置在两个相邻的第三绝缘图案128之间从而在第一方向(X方向)上彼此间隔开，并且第一绝缘图案122和第二绝缘图案126可以在第一方向(X方向)上彼此间隔地交替布置在所述多个电阻存储层130之间。第一绝缘图案122、第二绝缘图案126和电阻存储层130的面对第二方向(Y方向)的侧壁可以与第三绝缘图案128接触。
第一电极层120可以设置在第一导电线110的顶表面上。多个第一电极层120可以设置在第一导电线110的顶表面上从而彼此间隔开，其中第二绝缘图案126布置在所述多个第一电极层120之间。根据一些实施方式，第二绝缘图案126可以从第一导电线110的顶部延伸到第一导电线110中。
第一电极层120可以包括金属、金属氮化物、合金和/或碳基导电材料。例如，第一电极层120可以包括TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、WON、TaON、C、SiC、SiCN、CN、TiCN、TaCN或其组合。
一个第一绝缘图案122和一对电阻存储层130可以设置在所述多个第一电极层120中的每个上。设置在所述多个第一电极层120中的一个上的一对电阻存储层130可以设置在所述一个第一绝缘图案122的两个相反的侧壁上。因此，在一个第一绝缘图案122的两个相反的侧壁上的一对存储单元结构CS可以共用一个第一电极层120。
多个第二电极层140可以设置在所述多个电阻存储层130上。所述多个电阻存储层130中的每个的顶表面可以分别被所述多个第二电极层140中的每个覆盖。
换句话说，包括在一对存储单元结构CS中的每个中的一对电阻存储层130的底表面可以一起被一个第一电极层120完全覆盖(该对存储单元结构CS分别布置在沿着第一方向(X方向)延伸的一条第一导电线110与在第一导电线110上沿着第二方向(Y方向)延伸的一对第二导电线170之间的交叉点处)，而一对电阻存储层130的顶表面可以分别被彼此间隔开的一对第二电极层140覆盖。
第二电极层140可以包括金属、金属氮化物、合金或碳基导电材料。例如，第二电极层140可以包括W、Ti、Ta、Al、Cu、C、CN、TiN、TiAlN、TiCN、WN、TaN、TaCN或其组合。
所述一对电阻存储层130可以设置在所述一个第一电极层120上。另外，一对第二电极层140可以设置在所述一对电阻存储层130上。换句话说，一个存储单元结构CS和另一个存储单元结构CS共用一个第一电极层120。然而，所述一个存储单元结构CS和所述另一个存储单元结构CS不共用第二电极层140并分别包括彼此间隔开的第二电极层140。
第一电极层120和第二电极层140可以分别完全覆盖电阻存储层130的底表面和顶表面。
多个选择器件结构SS可以设置在所述多个存储单元结构CS上。选择器件结构SS可以每个包括第二电极层140、选择器件层150和第三电极层160。彼此对应的一个存储单元结构CS和一个选择器件结构SS可以共用一个第二电极层140并可以彼此串联连接。
选择器件层150可以对应于图1所示的选择器件层S。选择器件层150可以包括非晶硫族化物开关材料。选择器件层150可以包括其电阻可根据施加到选择器件层150的两端的电压的大小而变化的材料层。例如，选择器件层150可以包括双向阈值开关(OTS)材料。OTS材料可以包括硫族化物开关材料。根据一些实施方式，选择器件层150可以包括Si、Te、As、Ge、In或其组合。选择器件层150还可以包括氮(N)原子。然而，构成选择器件层150的材料不限于此，选择器件层150可以包括能够选择器件的各种材料层。第三电极层160的详细构造与上述第二电极层140的构造基本上相同。
第二电极层140和第三电极层160可以分别覆盖选择器件层150的底表面和顶表面。根据一些实施方式，第二电极层140和第三电极层160可以分别完全覆盖选择器件层150的底表面和顶表面。
根据一些实施方式，界面层可以插设在选择器件层150和第二电极层140之间和/或在选择器件层150和第三电极层160之间。界面层可以包括导电材料，例如碳(C)。
所述多个选择器件结构SS可以通过绝缘膜165而彼此间隔开。绝缘膜165可以与所述多个选择器件结构SS中的每个的侧壁接触。第三电极层160的顶表面和绝缘膜165的顶表面可以在相同的平面上延伸。绝缘膜165可以包括氮化物。根据一些实施方式，绝缘膜165可以包括氧化物膜和围绕氧化物膜的侧壁的氮化物膜。
所述多条第二导电线170以及填充所述多条第二导电线170之间的空间的多个第二分隔绝缘图案175可以布置在第三电极层160和绝缘膜165上。
在存储器件100中，存储单元结构CS和选择器件结构SS可以布置在所述多条第一导电线110和所述多条第二导电线170之间的每个交叉点处。
为了操作存储器件100，电压经由由第一导电线110和第二导电线170选择的选择器件结构SS被施加到存储单元结构CS的电阻存储层130，这会导致电流在电阻存储层130中流动。任意的存储单元结构CS可以基于对第一导电线110和第二导电线170的选择而被寻址，并且编程信号可以施加在第一导电线110和第二导电线170之间，从而对存储单元结构CS编程。此外，通过测量流过第二导电线170的电流，可以读取根据存储单元结构CS的电阻存储层130的电阻值的编程信息。
在存储器件100中，根据示例实施方式，第一电极层120和第二电极层140可以分别完全覆盖电阻存储层130的底表面和顶表面，因此，第一电极层120和第二电极层140可以具有在电阻存储层130周围彼此对称的结构。因此，即使当第一电极层120和第二电极层140不是能够加热电阻存储层130的加热电极时，存储单元结构CS也可以通过电阻存储层130的自发热(也就是，来自流过电阻存储层130的电流的焦耳热)被编程。因此，由于当存储单元结构CS的电极具有不对称结构时可能发生的珀耳帖效应被减小或最小化，所以可以减小或最小化操作电流电平的劣化，从而提高存储器件100的操作稳定性。
此外，当三维交叉点堆叠结构通过堆叠存储单元结构CS而形成时，在布置在不同的层处的存储单元结构CS的操作电流电平之间会有很少的不对称性至没有不对称性，因此，可以提高具有三维交叉点堆叠结构的存储器件的可靠性。
参照图3A和图3B，电阻存储层130可以具有接触第一绝缘图案122的第一侧壁130SW1和接触第三绝缘图案128的第二侧壁130SW2。第一侧壁130SW1可以是倾斜的侧壁。根据一些实施方式，第二侧壁130SW2也可以是倾斜的侧壁。
第一夹角θ11(其是第一侧壁130SW1与平行于衬底102的主表面(X-Y平面)的水平面之间的角度)可以是锐角。
在本说明书中，侧壁和水平面之间的夹角(included angle)是指侧壁和水平面之间的外角。例如，第一夹角θ11可以是在具有第一侧壁130SW1的电阻存储层130外侧(即靠近第一绝缘图案122的一侧)的平行于的衬底102的主表面(X-Y平面)的表面与第一侧壁130SW1之间的角度。根据一些实施方式，第一夹角θ11可以在从约80°至约88°的范围内选择，但是本发明构思的实施方式不限于此。根据一些实施方式，与第一侧壁130SW1相反的侧壁(其是与第二绝缘图案126接触的侧壁)通常是非倾斜的并可以在垂直于主表面(X-Y平面)的方向上延伸。
第二夹角θ12(其是第二侧壁130SW2与平行于衬底102的主表面(X-Y平面)的水平面之间的角度)可以是钝角。第二夹角θ12可以是在电阻存储层130外侧(即与第三绝缘图案128相邻的一侧)的平行于衬底102的主表面(X-Y平面)的水平表面与第二侧壁130SW2之间的角度。
因此，电阻存储层130的第一侧壁130SW1和第二侧壁130SW2可以相对于电阻存储层130以不同的方向倾斜。
第一侧壁130SW1的水平宽度可以在远离衬底102的方向上减小。第二侧壁130SW2的水平宽度可以在远离衬底102的方向上增大。
电阻存储层130可以包括根据加热时间在非晶态和结晶态之间可逆地改变的相变材料。例如，电阻存储层130的相可以包括可由施加到电阻存储层130的两端的电压导致的焦耳热可逆地改变的材料，其中该材料的电阻可以由于这样的相变而变化。
根据一些实施方式，电阻存储层130可以包括硫族化物材料作为相变材料。根据一些实施方式，电阻存储层130可以包括Ge-Sb-Te(GST)。例如，电阻存储层130可以包括诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4和/或Ge1Sb4Te7的材料。除了上述GST之外，电阻存储层130可以包括各种硫族化物材料。例如，电阻存储层130可以包括包含从Si、Ge、Sb、Te、Bi、In、Sn和Se中选择的至少两种元素的硫族化物材料。根据一些实施方式，电阻存储层130还可以包括从B、C、N、O、P和S中选择的至少一种杂质。存储器件100的工作电流可以通过所述至少一种杂质改变。此外，电阻存储层130还可以包括金属。例如，电阻存储层130可以包括从Al、Ga、Zn、Ti、Cr、Mn、Fe、Co、Ni、Mo、Ru、Pd、Hf、Ta、Ir、Pt、Zr、T1、Pd和Po当中选择的材料。根据一些实施方式，电阻存储层130可以具有其中具有不同物理性质的两个或更多个层堆叠的多层结构。构成该多层结构的多个层的数量或厚度可以在本发明构思的不同实施方式中变化。例如，电阻存储层130可以具有其中包括不同材料的多个层交替堆叠的超晶格结构。
构成电阻存储层130的材料不限于相变材料。电阻存储层130可以包括具有电阻改变特性的各种材料。根据一些实施方式，电阻存储层130可以包括过渡金属氧化物。在这种情况下，存储器件100可以构成电阻RAM(ReRAM)器件。根据一些另外的实施方式，电阻存储层130可以具有包括两个磁性电极和插设在这两个磁性电极之间的电介质体的磁隧道结(MTJ)结构。在这种情况下，存储器件100可以构成磁性RAM(MRAM)。
参照图3A和图3C，选择器件结构SS可以包括第二电极层140、选择器件层150和第三电极层160。
选择器件层150可以包括第三侧壁150SW。第三侧壁150SW可以是倾斜的侧壁。第三夹角θ21(其是第三侧壁150SW与平行于衬底102的主表面(X-Y平面)的水平面之间的角度)可以是钝角。这里，第三夹角θ21可以是在选择器件层150外侧(也就是，在绝缘膜165附近的一侧)的平行于的衬底102的主表面(X-Y平面)的水平表面与第三侧壁150SW之间的角度。选择器件层150的所有侧壁与平行于衬底102的主表面(X-Y平面)的水平面之间的角度可以是第三夹角θ21，其可以是钝角。
第二电极层140的侧壁和第三电极层160的侧壁也可以是类似于第三侧壁150SW的倾斜侧壁。换句话说，第二电极层140、选择器件层150和第三电极层160的面对相同方向的侧壁可以形成连续表面。
第三侧壁150SW的水平宽度可以在远离衬底102的方向上减小。因此，包括选择器件层150的选择器件结构SS的水平横截面面积可以在远离衬底102的方向上减小。
参照图3A至图3C，存储器件100的电阻存储层130可以具有第一夹角θ11和第三夹角θ21，第一夹角θ11可以是电阻存储层130的至少一个侧壁与平行于衬底102的主表面(X-Y平面)的水平面之间的锐角，第三夹角θ21可以是选择器件层150的各个侧壁与平行于衬底102的主表面(X-Y平面)的水平面之间的钝角。
图4、图5A和图6至图15是示出根据本发明构思的一些实施方式的制造存储器件的方法的截面图，图5B是示出根据本发明构思的另一些实施方式的制造存储器件的方法的截面图，图5C是示出根据本发明构思的另一些实施方式的制造存储器件的方法的截面图。
参照图4，层间绝缘膜104形成在衬底102上，并且多条第一导电线110形成在层间绝缘膜104上。层间绝缘膜104可以使所述多条第一导电线110与衬底102电隔离。
所述多条第一导电线110可以形成为沿着第一方向(X方向)彼此平行地延伸。所述多个第一分隔绝缘图案112可以形成在所述多条第一导电线110之间。根据一些实施方式，在形成所述多条第一导电线110之后，所述多个第一分隔绝缘图案112可以形成为填充所述多条第一导电线110之间的空间。根据一些实施方式，在形成所述多个第一分隔绝缘图案112之后，可以形成填充所述多个第一分隔绝缘图案112之间的空间的所述多条第一导电线110。
形成覆盖所述多条第一导电线110和所述多个第一分隔绝缘图案112的第一初始电极层120p，并且多个第一初始绝缘图案122p形成在第一初始电极层120p上。所述多个第一初始绝缘图案122p可以通过形成覆盖第一初始电极层120p的第一绝缘层并图案化第一绝缘层而形成。所述多个第一初始绝缘图案122p可以是沿着第二方向(Y方向)彼此平行地延伸的线形图案。第一线形空间LS1可以限定在所述多个第一初始绝缘图案122p之间。
参照图5A，形成覆盖所述多个第一初始绝缘图案122p中的每个的侧壁的间隔物层124p。间隔物层124p可以通过形成共形地覆盖第一初始电极层120p的初始间隔物层、然后通过回蚀刻工艺部分地去除初始间隔物层来形成。间隔物层124p可以包括相对于所述多个第一初始绝缘图案122p具有蚀刻选择比的材料。初始间隔物层可以包括例如通过原子层沉积(ALD)法形成的氧化物。
在用于形成间隔物层124p的回蚀刻工艺期间，第一初始电极层120p的一部分也可以一起被去除，因此第一导电线110可以被部分地暴露。第二线形空间LS2可以限定在彼此面对的一对间隔物层124p之间。第一导电线110可以暴露在第二线形空间LS2的底表面上。
参照图5B，形成覆盖所述多个第一初始绝缘图案122p的侧壁的间隔物层124p。第二线形空间LS2a可以限定在彼此面对的一对间隔物层124p之间。第一初始电极层120p的一部分可以暴露在第二线形空间LS2a的底表面上。在用于形成间隔物层124p的回蚀刻工艺期间，第一初始电极层120p的一部分也可以一起被去除，因此第二线形空间LS2a的底表面可以相对于衬底102在比第一初始电极层120p的顶部低的水平处。
参照图5C，形成覆盖所述多个第一初始绝缘图案122p的侧壁的间隔物层124p。第二线形空间LS2b可以限定在彼此面对的一对间隔物层124p之间。第一初始绝缘图案122p的一部分可以暴露在第二线形空间LS2b的底表面上。第二线形空间LS2b的底表面和第一初始电极层120p的顶表面可以在相同的平面上延伸。
参照图6，形成填充第二线形空间LS2并覆盖第一初始绝缘图案122p和间隔物层124p的顶表面的第二绝缘层126p。第二绝缘层126p可以包括相对于间隔物层124p具有蚀刻选择性并具有与第一初始绝缘图案122p的蚀刻性质类似的蚀刻性质的材料。
参照图6和图7，去除第二绝缘层126p的部分以及覆盖第一初始绝缘图案122p和间隔物层124p的顶表面的部分，从而形成填充第二线形空间LS2的第二初始绝缘图案126pa。第二初始绝缘图案126pa可以例如通过回蚀刻工艺或化学机械抛光(CMP)工艺形成。根据一些实施方式，在形成第二初始绝缘图案126pa期间，第一初始绝缘图案122p的上部和间隔物层124p的上部也可以被部分地去除，因此第一初始绝缘图案122p和间隔物层124p的高度可以减小。
第一初始绝缘图案122p的顶表面、间隔物层124p的顶表面和第二初始绝缘图案126pa的顶表面可以在相同的平面上延伸。
参照图7和图8，第一初始电极层120p、第一初始绝缘图案122p、间隔物层124p和第二初始绝缘图案126pa被一起图案化，从而形成第一电极层120、第一绝缘图案122、间隔物图案124和第二绝缘图案126。根据一些实施方式，可以分开地执行用于图案化第一初始绝缘图案122p、间隔物层124p和第二初始绝缘图案126pa的工艺以及用于图案化第一初始电极层120p的工艺。
第一电极层120、第一绝缘图案122、间隔物图案124和第二绝缘图案126可以构成沿着第一方向(X方向)彼此平行地延伸的多个线形图案。第三线形空间LS3可以限定在包括第一电极层120、第一绝缘图案122、间隔物图案124和第二绝缘图案126的所述多个线形图案之间。第一分隔绝缘图案112可以暴露在第三线形空间LS3的底表面上。在用于图案化第一初始电极层120p、第一初始绝缘图案122p、间隔物层124p和第二初始绝缘图案126pa的工艺期间，第一分隔绝缘图案112的上部也可以被部分地去除，因此，第三线形空间LS3的底表面可以相对于衬底102在比第一分隔绝缘图案112的顶部低的水平处。
参照图9，形成填充第三线形空间LS3并覆盖第一绝缘图案122、间隔物图案124和第二绝缘图案126的顶表面的第三绝缘层128p。第三绝缘层128p可以包括相对于间隔物图案124具有蚀刻选择性并具有与第一绝缘图案122和第二绝缘图案126的蚀刻性质类似的蚀刻性质的材料。
参照图9和图10，第三绝缘层128p的覆盖第一绝缘图案122、间隔物图案124和第二绝缘图案126的顶表面的部分被去除，从而形成填充第三线形空间LS3的第三绝缘图案128。第三绝缘图案128可以例如通过回蚀刻工艺或CMP工艺形成。根据一些实施方式，在形成第三绝缘图案128期间，第一绝缘图案122的上部、间隔物图案124的上部和第二绝缘图案126的上部也可以被部分地去除，因此第一绝缘图案122、间隔物图案124和第二绝缘图案126的高度可以减小。
第一绝缘图案122的顶表面、间隔物图案124的顶表面、第二绝缘图案126的顶表面以及第三绝缘图案128的顶表面可以在相同的平面上延伸。
参照图10和图11，去除间隔物图案124。间隔物图案124可以通过例如执行利用相对于第一绝缘图案122、第二绝缘图案126和第三绝缘图案128的蚀刻选择性的湿蚀刻工艺而被去除。凹陷空间RS被限定在去除间隔物图案124的位置处。凹陷空间RS由第一绝缘图案122、第二绝缘图案126和第三绝缘图案128限定，并且第一电极层120可以暴露在凹陷空间RS的底表面上。
参照图12，形成填充凹陷空间RS并覆盖第一绝缘图案122、第二绝缘图案126和第三绝缘图案128的顶表面的初始电阻存储层130p。
参照图12和图13，初始电阻存储层130p的覆盖第一绝缘图案122、第二绝缘图案126和第三绝缘图案128的顶表面的部分被去除，从而形成填充凹陷空间RS的电阻存储层130。例如，电阻存储层130可以例如通过回蚀刻工艺或CMP工艺形成。
根据一些实施方式，在电阻存储层130的形成期间，第一绝缘图案122、第二绝缘图案126和第三绝缘图案128的上部也可以被部分去除，因此，第一绝缘图案122、第二绝缘图案126和第三绝缘图案128的高度可以减小。
第一绝缘图案122的顶表面、第二绝缘图案126的顶表面、第三绝缘图案128的顶表面和电阻存储层130的顶表面可以在相同的平面上延伸。
参照图14，第二初始电极层140p、初始选择器件层150p和第三初始电极层160p顺序地形成在第一绝缘图案122、第二绝缘图案126和第三绝缘图案128之上。
参照图14和图15，第二初始电极层140p、初始选择器件层150p和第三初始电极层160p中的每个沿着第一方向(X方向)和第二方向(Y方向)被图案化，从而形成所述多个选择器件结构SS和所述多个存储单元结构CS。所述多个选择器件结构SS可以具有矩阵布置，其中它们沿着第一方向(X方向)和第二方向(Y方向)彼此间隔开。所述多个选择器件结构SS之间的空间可以填充有绝缘膜165。
接下来，如图3A所示，所述多个第二分隔绝缘图案175可以形成为填充所述多条第二导电线170之间的空间，从而形成存储器件100。
图16A是示出根据本发明构思的另一些实施方式的存储器件的截面图。
参照图16A，存储器件200a可以具有三维交叉点堆叠结构，该三维交叉点堆叠结构包括衬底102、位于衬底102上的层间绝缘膜104、位于层间绝缘膜104上的第一存储层ML1以及位于第一存储层ML1上的第二存储层ML2。
由于存储器件200a的第一存储层ML1可以具有与以上参照图3A、图5A和图6至图15描述的存储器件100中的层间绝缘膜104上布置的那些部件基本上相同的部件，所以将省略其详细描述。
存储器件200a的第二存储层ML2具有这样的结构，其中用于在以上参照图3A、图5A和图6至图15描述的存储器件100中的层间绝缘膜104上布置部件的第一方向(X方向)和第二方向(Y方向)被交换，因此与存储器件100的结构基本上相同。因此，将省略其详细描述。换句话说，在一些实施方式中，第二存储层ML2可以在垂直方向上位于第一存储层ML1上。
在存储器件200a中，第一存储层ML1可以包括多个第一存储单元结构CS1和多个第一选择器件结构SS1，第二存储层ML2可以包括多个第二存储单元结构CS2和多个第二选择器件结构SS2。所述多个第一存储单元结构CS1和所述多个第二存储单元结构CS2可以每个包括与参照图3A、图5A和图6至图15描述的存储器件100的存储单元结构CS基本上相同的部件。所述多个第一选择器件结构SS1和所述多个第二选择器件结构SS2可以每个包括与参照图3A、图5A和图6至图15所述的存储器件100的选择器件结构SS基本上相同的部件。
根据一些实施方式，在存储器件200a中，第一存储层ML1和第二存储层ML2可以每个包括所述多条第一导电线110和所述多条第二导电线170。第一存储层ML1的所述多个第二导电线170和第二存储层ML2的所述多条第一导电线110可以沿着相同的方向(即第二方向(Y方向))彼此平行地延伸，并且第二存储层ML2的所述多条第一导电线110可以布置在第一存储层ML1的所述多条第二导电线170上。因此，第二存储层ML2的所述多条第一导电线110和第一存储层ML1的所述多条第二导电线170可以基本上由第一存储层ML1和第二存储层ML2共用。
根据一些实施方式，在存储器件200a中，第一存储层ML1的所述多条第二导电线170和第二存储层ML2的所述多条第一导电线110中的任何一个可以被省略。在这些实施方式中，第一存储层ML1和第二存储层ML2可以共用第一存储层ML1的所述多条第二导电线170和第二存储层ML2的所述多条第一导电线110中的没有被省略的另一个。
换句话说，存储器件200a可以具有三维交叉点堆叠结构，其中第一存储层ML1的所述多条第一导电线110和所述多条第二导电线170和/或第二存储层ML2的所述多条第一导电线110和所述多条第二导电线170分别用作多条第一导电线、多条第二导电线和多条第三导电线，并包括分别布置在所述多条第一导电线和所述多条第二导电线之间的交叉点处的多个第一存储单元结构CS1以及分别布置在所述多条第二导电线和所述多条第三导电线之间的交叉点处的多个第二存储单元结构CS2。
串联连接到所述多个第一存储单元结构CS1的所述多个第一选择器件结构SS1可以布置在所述多条第一导电线和所述多条第二导电线之间的交叉点处，而串联连接到所述多个第二存储单元结构CS2的所述多个第二选择器件结构SS2可以布置在所述多条第二导电线和所述多条第三导电线之间的交叉点处。
存储器件200a可以在相反的方向上将信号施加到第一存储单元结构CS1和第二存储单元结构CS2、在相反的方向上测量电流、以及对第一存储单元结构CS1和第二存储单元结构CS2编程或者读取所编程的信息。
例如，当在向下的方向上施加信号用于对第一存储层ML1的第一存储单元结构CS1编程时，在向上的方向上施加信号用于对第二存储层ML2的第二存储单元结构CS2编程。
在根据示例实施方式的存储器件200a中，第一电极层120和第二电极层140可以分别完全覆盖电阻存储层130的底表面和顶表面，第一存储单元结构CS1和第二存储单元结构CS2的电极(也就是，第一电极层120和第二电极层140)可以具有电阻存储层130周围的对称结构。因此，即使当信号在相反的方向上被施加到第一存储单元结构CS1和第二存储单元结构CS2时，当通过测量在相反的方向上的电流来对第一存储单元结构CS1和第二存储单元结构CS2编程以及所编程的信息被读取时，在第一存储单元结构CS1和第二存储单元结构CS2的操作电流电平之间可能有很少或没有不对称性。结果，可以提高具有三维交叉点堆叠结构的存储器件200a的可靠性。
尽管图16A示出存储器件200a包括两个存储层(即第一存储层ML1和第二存储层ML2)，但是本发明构思的实施方式不限于此，并且存储器件200a可以包括三个或更多的存储层。
图16B是示出根据本发明构思的另一些实施方式的存储器件的截面图。
参照图16B，存储器件200b可以具有三维交叉点堆叠结构，该三维交叉点堆叠结构包括衬底102、在衬底102上的层间绝缘膜104、在层间绝缘膜104上的第一存储层ML1以及在第一存储层ML1上的第二存储层ML2。
在存储器件200b中，根据以上参照图5B描述的方法实施方式，第二绝缘图案126的底表面相对于衬底102在比第一电极层120的顶部低的水平面处，并且第二绝缘图案126的底表面接触第一电极层120而不是第一导电线110。在图16A所示的存储器件200a中，第二绝缘图案126的底表面接触第一导电线110。另外地，存储器件200b类似于以上参照图16A描述的存储器件200a，因此将省略其详细描述。
图16C是示出根据本发明构思的另一些实施方式的存储器件的截面图。
参照图16C，存储器件200c可以具有三维交叉点堆叠结构，该三维交叉点堆叠结构包括衬底102、位于衬底102上的层间绝缘膜104、位于层间绝缘膜104上的第一存储层ML1以及位于第一存储层ML1上的第二存储层ML2。
在存储器件200c中，根据以上参照图5C描述的方法实施方式，第一电极层120的顶部和第二绝缘图案126的底表面在相同的平面上延伸。另外地，存储器件200c类似于以上参照图16B描述的存储器件200b，因此，将省略其详细描述。
图17至图23是示出根据本发明构思的一些实施方式的制造存储器件的方法的截面图。与以上参照图4至图15给出的那些描述相同的描述可以在下面省略。
参照图17，层间绝缘膜104、第一初始导电层110p、第一初始电极层120p和限定第一线形空间LSl的多个第一初始绝缘图案122p顺序地形成在衬底102上。第一初始导电层110p可以完全覆盖层间绝缘膜104的顶表面。
参照图18，以与图5A中描述的方法实施方式相同的方式，形成限定第二线形空间LS2并覆盖多个第一初始绝缘图案122p的侧壁的间隔物层124p。
尽管没有单独地示出，但是如以上参照图5B描述的限定第二线形空间LS2a的间隔物层124p或者如以上参照图5C描述的限定第二线形空间LS2b的间隔物层124p也可以被形成。
参照图19，形成填充第二线形空间LS2并覆盖第一初始绝缘图案122p和间隔物层124p的顶表面的第二绝缘层126p。
参照图19和图20，覆盖第一初始绝缘图案122p和间隔物层124p的顶表面的部分第二绝缘层126p被去除，从而形成填充第二线形空间LS2的第二初始绝缘图案125pa。
参照图20和图21，第一初始导电层110p、第一初始电极层120p、第一初始绝缘图案122p、间隔物层124p和第二初始绝缘图案126pa被一起图案化，从而形成第一导电线110、第一电极层120、第一绝缘图案122、间隔物图案124以及第二绝缘图案126。根据一些实施方式，用于图案化第一初始绝缘图案122p、间隔物层124p和第二初始绝缘图案126pa的工艺以及用于图案化第一初始导电层110p和第一初始电极层120p的工艺可以分开进行。
第一导电线110、第一电极层120、第一绝缘图案122、间隔物图案124和第二绝缘图案126可以构成沿着第一方向(X方向)彼此平行地延伸的多个线形图案。第三线形空间LS3a可以限定在包括第一导电线110、第一电极层120、第一绝缘图案122、间隔物图案124和第二绝缘图案126的多个线形图案之间。层间绝缘膜104可以暴露在第三线形空间LS3a的底表面上。
参照图22，所述多个第一分隔绝缘图案112在第三线形空间LS3a的下部上填充所述多个第一导电线110之间的空间。
参照图23，形成完全填充第三线形空间LS3a并覆盖第一绝缘图案122、间隔物图案124和第二绝缘图案126的顶表面的第三绝缘层128p。接下来，可以通过执行以上参照图10至图15描述的方法实施方式来形成存储器件。
尽管已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，可以在其中进行形式和细节上的各种改变，而没有脱离权利要求书的精神和范围。
本申请要求于2017年11月9日在韩国知识产权局提交的韩国专利申请第10-2017-0148722号的权益，其内容通过引用整体地结合于此。

Claims (20)

1.一种存储器件，包括：
第一导电线，沿着第一方向在衬底上延伸；
第二导电线，沿着与所述第一方向交叉的第二方向在所述第一导电线上延伸；以及
存储单元结构，在所述第一导电线和所述第二导电线之间的交叉点处并且连接到所述第一导电线和所述第二导电线，每个所述存储单元结构包括第一电极层、第二电极层以及在所述第一电极层和第二所述电极层之间的电阻存储层，
其中每个所述电阻存储层的第一侧壁是倾斜的并具有在远离所述衬底的方向上减小的水平宽度，并且
其中每个所述电阻存储层的与所述第一侧壁相邻的第二侧壁是倾斜的并具有在远离所述衬底的方向上增大的水平宽度。
2.根据权利要求1所述的存储器件，其中所述第一侧壁和所述第二侧壁在不同的方向上倾斜。
3.根据权利要求1所述的存储器件，其中所述第一电极层和所述第二电极层完全覆盖所述电阻存储层的底表面和顶表面。
4.根据权利要求1所述的存储器件，其中所述第一侧壁与平行于所述衬底的表面的水平面之间的第一夹角是锐角，并且
所述第二侧壁与所述水平面之间的第二夹角是钝角。
5.根据权利要求1所述的存储器件，其中所述多个电阻存储层中的一些沿着所述第一方向间隔开，
其中所述存储器件还包括：
第一绝缘图案和第二绝缘图案，交替布置在所述多个电阻存储层之间。
6.根据权利要求5所述的存储器件，其中一对所述电阻存储层具有插设在其间的一个第一绝缘图案，所述一对电阻存储层和所述一个第一绝缘图案在一个第一电极层上。
7.根据权利要求6所述的存储器件，其中在其间插设有所述一个第一绝缘图案的所述一对电阻存储层的顶表面被彼此间隔开布置的一对所述第二电极层覆盖。
8.根据权利要求6所述的存储器件，还包括接触所述电阻存储层的所述第二侧壁的第三绝缘图案，
其中所述第三绝缘图案沿着所述第二方向间隔开，并且
其中所述电阻存储层沿着所述第一方向间隔开。
9.根据权利要求1所述的存储器件，还包括选择器件结构，所述选择器件结构在所述第一导电线和所述第二导电线之间串联连接到所述存储单元结构，并分别包括所述第二电极层、第三电极层以及在所述第二电极层和所述第三电极层之间的选择器件层，
其中每个选择器件结构具有倾斜的侧壁，使得所述选择器件结构的水平横截面面积在远离所述衬底的方向上减小。
10.根据权利要求9所述的存储器件，其中每个选择器件结构的侧壁与平行于所述衬底的表面的水平面之间的第三夹角是钝角。
11.一种存储器件，包括：
第一导电线，沿着第一方向在衬底上延伸；
一对第二导电线，沿着与所述第一方向交叉的第二方向在所述第一导电线上延伸；
一对存储单元结构，在所述第一导电线和所述一对第二导电线之间的交叉点处；
所述一对存储单元结构中的第一个，包括第一电阻存储层；
所述一对存储单元结构中的第二个，包括第二电阻存储层；以及
第一电极层，由所述一对存储单元结构共用，并完全覆盖所述第一电阻存储层的底表面和所述第二电阻存储层的底表面。
12.根据权利要求11所述的存储器件，还包括插设在所述第一电阻存储层和所述第二电阻存储层之间的第一绝缘图案，并且
其中所述第一电阻存储层的侧壁和所述第二电阻存储层的侧壁是倾斜的从而在远离所述衬底的方向上彼此更靠近。
13.根据权利要求12所述的存储器件，还包括：
一对选择器件结构，在所述第一导电线和所述一对第二导电线之间的交叉处并分别与所述一对存储单元结构串联连接；
所述一对选择器件结构中的第一个，包括第一选择器件层；
所述一对选择器件结构中的第二个，包括第二选择器件层；以及
绝缘膜，插设在所述第一选择器件层和所述第二选择器件层之间，
其中所述第一选择器件层和所述第二选择器件层的与所述绝缘膜接触的侧壁是倾斜的从而在远离所述衬底的方向上变得彼此更远。
14.根据权利要求13所述的存储器件，其中所述第一电阻存储层和所述第二选择器件层的接触所述第一绝缘图案的侧壁与平行于所述衬底的表面的水平面之间的第一夹角是锐角，并且
所述第一选择器件层和所述第二选择器件层的接触所述绝缘膜的侧壁与所述水平面之间的第二夹角是钝角。
15.根据权利要求12所述的存储器件，其中所述第一绝缘图案的水平宽度在远离所述衬底的方向上减小。
16.根据权利要求11所述的存储器件，还包括分别覆盖所述第一电阻存储层的顶表面和所述第二电阻存储层的顶表面并彼此间隔开的一对第二电极层。
17.一种存储器件，包括：
第一导电线，沿着第一方向在衬底上延伸；
第二导电线，沿着与所述第一方向交叉的第二方向在所述第一导电线上延伸；
第三导电线，沿着所述第一方向在所述第二导电线上延伸；以及
存储单元结构和选择器件结构，分别包括电阻存储层和选择器件层，在所述第一导电线和所述第二导电线之间的交叉处以及在所述第二导电线和所述第三导电线之间的交叉点处并彼此串联连接，
其中所述电阻存储层的第一侧壁是其水平宽度在远离所述衬底的方向上增大的倾斜侧壁，
其中所述选择器件层的侧壁是其水平宽度在远离所述衬底的方向上减小的倾斜侧壁。
18.根据权利要求17所述的存储器件，其中所述电阻存储层的所述第一侧壁与平行于所述衬底的表面的水平面之间的夹角以及所述选择器件层的所述侧壁与所述水平面之间的夹角是钝角。
19.根据权利要求18所述的存储器件，其中所述电阻存储层的与所述电阻存储层的所述第一侧壁相邻的至少一个第二侧壁与所述水平面之间的夹角是锐角。
20.根据权利要求17所述的存储器件，还包括：
第一电极层和第二电极层，分别覆盖所述电阻存储层的整个底表面和整个顶表面；和
第二电极层和第三电极层，分别覆盖所述选择器件层的整个底表面和整个顶表面。
CN201811329735.3A 2017-11-09 2018-11-09 存储器件 Active CN109768159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170148722A KR102549543B1 (ko) 2017-11-09 2017-11-09 메모리 소자
KR10-2017-0148722 2017-11-09

Publications (2)

Publication Number Publication Date
CN109768159A true CN109768159A (zh) 2019-05-17
CN109768159B CN109768159B (zh) 2023-08-29

Family

ID=66328852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811329735.3A Active CN109768159B (zh) 2017-11-09 2018-11-09 存储器件

Country Status (3)

Country Link
US (2) US10355050B2 (zh)
KR (1) KR102549543B1 (zh)
CN (1) CN109768159B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210152840A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 3차원 반도체 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US8634236B2 (en) * 2010-09-17 2014-01-21 Samsung Electronics Co., Ltd. Phase change memory device, storage system having the same and fabricating method thereof
US20170244031A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695682B1 (ko) 2004-12-31 2007-03-15 재단법인서울대학교산학협력재단 가변 저항 구조물, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
KR20090020826A (ko) 2007-08-24 2009-02-27 주식회사 하이닉스반도체 상변화 메모리 소자의 제조 방법
US20110057161A1 (en) 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
KR20110035784A (ko) 2009-09-30 2011-04-06 주식회사 하이닉스반도체 상변화 메모리 소자 제조 방법
US8507353B2 (en) 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
KR20120133676A (ko) 2011-05-31 2012-12-11 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
KR20130033019A (ko) 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
KR102375591B1 (ko) 2015-10-27 2022-03-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120068B2 (en) * 2008-12-24 2012-02-21 Sandisk 3D Llc Three-dimensional memory structures having shared pillar memory cells
US8634236B2 (en) * 2010-09-17 2014-01-21 Samsung Electronics Co., Ltd. Phase change memory device, storage system having the same and fabricating method thereof
US20170244031A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法

Also Published As

Publication number Publication date
KR102549543B1 (ko) 2023-06-29
KR20190052892A (ko) 2019-05-17
US20190140021A1 (en) 2019-05-09
US20190288038A1 (en) 2019-09-19
US10700127B2 (en) 2020-06-30
US10355050B2 (en) 2019-07-16
CN109768159B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN107104122B (zh) 存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
CN107689419B (zh) 非易失性存储器件
CN107104183B (zh) 存储器件
CN106992196B (zh) 可变电阻存储器件
US8283711B2 (en) Non-volatile memory devices having data storage layer
CN108666417A (zh) 包括可变电阻材料层的存储器件
CN107204351A (zh) 半导体存储器件和制造其的方法
CN107078150A (zh) 交叉点存储器及其制造方法
CN109216542A (zh) 可变电阻存储器件及其制造方法
CN108122923A (zh) 存储器件及制造其的方法
CN109148508A (zh) 存储器件及其制造方法
US11037992B2 (en) Variable resistance memory device
CN109698271A (zh) 可变电阻存储器件及其制造方法
CN109786548B (zh) 交叉点阵列器件及其制造方法
US11205682B2 (en) Memory devices
CN109698214A (zh) 非易失性存储器件
CN109216350A (zh) 包括在隔离线之间的数据存储图案的半导体器件
CN109216402A (zh) 可变电阻存储器件及形成可变电阻存储器件的方法
CN109768159A (zh) 存储器件
CN110176471A (zh) 交叉点阵列器件及其制造方法
CN109659430A (zh) 包括数据存储图案的半导体装置
CN112655094B (zh) 用于3d x点存储器的凹陷衬垫限制单元结构和制造方法
US20220384524A1 (en) Three-dimensional memory device including a variable resistance memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant