CN109698214A - 非易失性存储器件 - Google Patents

非易失性存储器件 Download PDF

Info

Publication number
CN109698214A
CN109698214A CN201811240519.1A CN201811240519A CN109698214A CN 109698214 A CN109698214 A CN 109698214A CN 201811240519 A CN201811240519 A CN 201811240519A CN 109698214 A CN109698214 A CN 109698214A
Authority
CN
China
Prior art keywords
electrode
semiconductor memory
nonvolatile semiconductor
concentration
memory member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811240519.1A
Other languages
English (en)
Inventor
宋时虎
朴日穆
李广宇
权世甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109698214A publication Critical patent/CN109698214A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

一种非易失性存储器件，包括：衬底、所述衬底上的第一电极、所述衬底上的第二电极、所述第一电极与所述第二电极之间的选择元件层、以及接触所述第一电极和所述第二电极中的任何一个电极的存储层。所述第一电极在第一方向上具有第一宽度。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有第二宽度。所述选择元件层包括接触所述第一电极的第一掺杂层。所述第一掺杂层包括第一浓度的杂质。所述选择元件层包括接触所述第二电极的第二掺杂层。所述第二掺杂层包括低于所述第一浓度的第二浓度的所述杂质。

Description

非易失性存储器件
相关申请的交叉引用
本申请要求2017年10月23日向韩国知识产权局提交的韩国专利申请No.10-2017-0137102的优先权，该韩国申请的全部公开内容以引用的方式合并于本申请中。
技术领域
本公开涉及一种非易失性存储器件。
背景技术
通常，半导体存储器件被分类为易失性存储器件和非易失性存储器件，易失性存储器件的存储信息在断电时丢失，而非易失性存储器件的存储信息即使在断电时也可以被持续保留。对于非易失性存储器件，主要采用具有堆叠栅极结构的闪速存储器件。同时，近来已经提出可变电阻存储器件作为一种新的非易失性存储器件将代替闪速存储器件。
因为半导体器件高度集成，所以正在开发具有交叉点结构的可变电阻存储器件。
发明内容
本发明构思涉及一种非易失性存储器件，其通过减小两个方向的电流在选择元件层中流动时施加的电压之差来增强可靠性。
根据一些示例实施方式，一种非易失性存储器件包括衬底、所述衬底上的第一电极、所述衬底上的第二电极、所述第一电极与所述第二电极之间的选择元件层以及接触所述第一电极和所述第二电极中的任何一个电极的存储层。所述第一电极在第一方向上具有第一宽度。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有第二宽度。所述选择元件层包括第一掺杂层和第二掺杂层。所述第一掺杂层接触所述第一电极并且包括第一浓度的杂质。所述第二掺杂层接触所述第二电极并包括第二浓度的所述杂质。所述第二浓度大于或等于0并且低于所述第一浓度。
根据一些示例实施方式，一种非易失性存储器件包括：衬底、所述衬底上的第一电极、所述衬底上的第二电极以及所述第一电极与所述第二电极之间的选择元件层。所述第一电极在第一方向上具有第一宽度。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有比所述第一宽度窄的第二宽度。所述选择元件层包括第一掺杂层和第二掺杂层。所述第一掺杂层接触所述第一电极。所述第一掺杂层包括第一浓度的杂质。所述第二掺杂层接触所述第二电极。所述第二掺杂层包括第二浓度的所述杂质。所述第二浓度大于或等于0并且低于所述第一浓度。
根据一些示例实施方式，一种非易失性存储器件包括：衬底、所述衬底上的第一电极、所述衬底上的第二电极以及所述第一电极与所述第二电极之间的选择元件层。所述第一电极在第一方向上具有第一宽度。所述第一电极包括第一浓度的硅(Si)。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有比所述第一宽度窄的第二宽度。所述第二电极包括低于所述第一浓度的第二浓度的硅(Si)。
一些示例实施方式的特征和效果不限于上面提到的那些，并且基于下面提供的描述，本领域技术人员将清楚地理解这些特征和效果。
附图说明
通过参考附图描述一些示例性实施方式，本领域普通技术人员将更清楚本发明构思的上述以及其他特征和效果，其中：
图1是用于说明根据一些示例性实施方式的非易失性存储器件的存储单元阵列的示例性电路图；
图2是示意性地示出根据一些示例实施方式的非易失性存储器件的存储单元阵列的布局图；
图3是沿图2的线A-A截取的截面图；
图4是沿图2的线B-B截取的截面图；
图5是放大图3的截面P1的视图；
图6是用于说明根据一些示例实施方式的非易失性存储器件的视图；
图7是用于说明根据一些示例实施方式的非易失性存储器件的视图；
图8是用于说明根据一些示例实施方式的非易失性存储器件的截面图；
图9是放大图8的截面P2的视图；
图10是用于说明根据一些示例实施方式的非易失性存储器件的视图；
图11是用于说明根据一些示例实施方式的非易失性存储器件的视图；
图12是用于说明根据一些示例实施方式的非易失性存储器件的截面图；
图13是放大图12的截面P3的视图；
图14是用于说明根据一些示例实施方式的非易失性存储器件的截面图；
图15是示意性地示出根据一些示例实施方式的非易失性存储器件的存储单元阵列的布局图；
图16是沿图15的线A-A截取的截面图；以及
图17是沿图15的线B-B截取的截面图。
具体实施方式
在下文中，将参照图1至图5描述根据一些示例实施方式的非易失性存储器件。
图1是用于说明根据一些示例实施方式的非易失性存储器件的存储单元阵列的示例电路图。图2是示意性地示出根据一些示例实施方式的非易失性存储器件的存储单元阵列的布局图。图3是沿图2的线A-A截取的截面图。图4是沿图2的线B-B截取的截面图。图5是放大图3的截面P1的视图。
参照图1，存储单元阵列40可以是二维存储器。当存储单元阵列40由多层组成(或包括多层)时，存储单元阵列40可以是三维存储器。
存储单元阵列40可以包括多条字线WL0-WLn、多条位线BL0-BLm和多个存储单元MC。根据实施方式，可以对字线WL的数目、位线BL的数目和存储单元MC的数目进行各种修改。此外，能够被同一条字线同时访问的一组存储单元可以被定义为页。
在根据一些示例实施方式的非易失性存储器件中，多个存储单元MC中的每一个都可以包括可变电阻元件R和选择元件S。这里，可变电阻元件R可以被称为可变电阻器(或可变电阻材料)，并且选择元件S可以被称为开关元件。
在根据一些示例实施方式的非易失性存储器件中，选择元件S可以是包括硫族化合物的双向阈值开关(OTS)选择器。
例如，可变电阻元件R可以连接在多条位线BL0-BLm中的一条位线与选择元件S之间，并且选择元件S可以连接在可变电阻元件R与多条字线WL0-WLn中的一条字线之间。
然而，本发明构思并不限于此。也就是说，在一些示例实施方式中，选择元件S可以连接在多条位线BL0-BLm中的一条位线与可变电阻元件R之间，并且可变电阻元件R可以连接在选择元件S与多条字线WL0-WLn中的一条字线之间。
选择元件S可以连接在多条字线WL0-WLn中的任何一条字线与可变电阻元件R之间，并且可以根据施加到所连接的字线和位线的电压来控制对可变电阻元件R的电流供应。
参照图2至图5，根据一些示例实施方式的非易失性存储器件可以包括多条第一导线50、多条第二导线60和多个第一存储单元MC_1。
可以在衬底100上形成多条第一导线50和多条第二导线60。多条第一导线50可以形成为与多条第二导线60间隔开。
多条第一导线50可以在第一方向X上彼此平行地延伸。多条第二导线60可以在与第一方向X相交的第三方向Y上彼此平行地延伸。
图2通过将第一方向示例为X方向并且将第三方向示例为Y方向来描绘第一方向和第三方向彼此相交，但是本发明构思不限于此。也就是说，只要第一方向和第三方向彼此相交，它们可以在任何方向上。
多条第一导线50和多条第二导线60均可以是多条字线或多条位线。
在一些示例实施方式中，多条第一导线50可以是多条字线，多条第二导线60可以是多条位线。在一些示例实施方式中，多条第一导线50可以是多条位线，多条第二导线60可以是多条字线。
衬底100可以包括半导体晶片。在一些示例实施方式中，衬底100可以包括诸如Si和Ge的半导体元素或者诸如SiC、GaAs、InAs和InP的化合物半导体。在一些示例实施方式中，衬底100可以具有绝缘体上硅(SOI)结构或绝缘体上硅锗(SGOI)结构。例如，衬底100可以包括掩埋氧化物(BOX)层。在一些示例实施方式中，衬底100可以包括导电区域，例如掺杂有杂质的阱或掺杂有杂质的结构。
尽管未示出，但是包括多个栅极、至少一个层间绝缘膜、多个接触和多条导线的结构可以插在衬底100与第一导线50之间。
多条第一导线50和多条第二导线60均可以由金属、导电金属氮化物、导电金属氧化物或其组合形成。
在一些示例实施方式中，多条第一导线50和多条第二导线60均可以由钨(W)、氮化钨(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、氮化钛铝(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、它们的合金或它们的组合形成，但是本发明构思不限于此。
在一些示例实施方式中，多条第一导线50和多条第二导线60均可以包括金属膜和覆盖金属膜的至少一部分的导电阻挡膜。导电阻挡膜可以由例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或其组合形成，但是本发明构思不限于此。
多条第一导线50和多条第二导线60可以分别形成为彼此交叉的多个条纹图案。
多个第一存储单元MC_1(图1的MC)可以分别形成在多条第一导线50与多条第二导线60之间的多个交叉点CR处。多个第一存储单元MC_1可以形成交叉点阵列结构。
多个第一存储单元MC_1可以分别布置在彼此交叉的第一导线50与第二导线60之间，在多条第一导线50与多条第二导线60之间的多个交叉点CR处。
多个第一存储单元MC_1可以在垂直于第一方向X和第三方向y的第二方向Z上以柱状延伸。然而，本发明构思不限于此。
参照图2至图4，多个第一存储单元MC_1的X-Y平面上的截面被粗略地示出为矩形，但是本发明构思不限于此，而是可以获得各种形状的截面结构。
例如，多个第一存储单元MC_1的X-Y平面上的截面可以具有诸如半圆形、半椭圆形、梯形和三角形等的各种形状。
多个第一存储单元MC_1中的每一个都可以存储数字信息。多个第一存储单元MC_1可以利用包括高电阻状态和低电阻状态在内的各种电阻状态之间的电阻变化存储数字信息。多个第一存储单元MC_1中的每一个都可以包括彼此不同的至少一层材料层。
多个第一存储单元MC_1中的每一个都可以包括第一选择元件层110、第一存储层120、第一电极130、第二电极131和第三电极132。
第一电极130可以布置在衬底100上。例如，第一电极130可以与多条第一导线50中的一条第一导线连接。
第一电极130可以包括金属，例如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)和钽(Ta)等。或者，第一电极130可以包括金属氮化物或金属氮化硅，例如氮化钛(TiNx)、氮化钛硅(TiSiNx)、氮化钨(WNx)、氮化钨硅(WSiNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化锆(ZrNx)和氮化锆硅(ZrSiNx)等。或者，第一电极130可以包括上述材料的导电氧化物。
第二电极131可以在第二方向Z上与第一电极130间隔开地布置在第一电极130上方。也就是说，第一电极130可以布置成比第二电极131更靠近衬底100。第二电极131可以分别与第一选择元件层110和第一存储层120电连接。
第二电极131可以包括与第一电极130相同的材料。然而，本发明构思不限于此。也就是说，在一些示例实施方式中，第二电极131可以包括上述第一电极130所包括的示例材料当中的、与第一电极130不同的材料。
参照图5，第一电极130在第一方向X上的第一宽度W1可以比第二电极在第一方向X上的第二宽度W2宽。因此，第二电极131的电阻值可以大于第一电极130的电阻值。
然而，本发明构思不限于此。即，在一些示例实施方式中，当第一电极130在第一方向X上的宽度与第二电极131在第一方向X上的宽度相同时，第二电极131中包括的硅(Si)的浓度可以高于第一电极130中包括的硅(Si)的浓度。因此，第二电极131的电阻值可以大于第一电极130的电阻值。
另外，在一些示例实施方式中，当第一电极130在第一方向X上的宽度与第二电极131在第一方向X上的宽度相同时，第二电极131中包括的氮(N)的浓度可以高于第一电极130中包括的氮(N)的浓度。因此，第二电极131的电阻值可以大于第一电极130的电阻值。
参照图3和图4，第三电极132可以在第二方向Z上与第二电极131间隔开地布置在第二电极131上方。例如，第三电极132可以与多条第二导线60中的一条连接。
与第一电极130类似，第三电极132可以包括金属，例如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)和钽(Ta)等。或者，第三电极132可以包括金属氮化物或金属氮化硅，例如氮化钛(TiNx)、氮化钛硅(TiSiNx)、氮化钨(WNx)、氮化钨硅(WSiNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化锆(ZrNx)和氮化锆硅(ZrSiNx)等。或者，第三电极132可以包括上述材料的导电氧化物。
第一存储层120可以布置在第二电极131与第三电极132之间。第一存储层120可以与第二电极131接触。第一存储层120可以形成为更靠近第三电极132而不是第一电极130。第一存储层120可以与第二电极131和第三电极132电连接。
尽管图3和图4描绘了第一选择元件层110被布置成比第一存储层120更靠近衬底100，但是本发明构思不限于此。也就是说，在一些示例实施方式中，第一存储层120可以布置成比第一选择元件层110更靠近衬底100。
第一存储层120可以包括电阻根据电场而变化的电阻变化层。
在一些示例实施方式中，当第一存储层120包括过渡金属氧化物时，本公开的非易失性存储器件可以是电阻式随机存取存储器(RRAM)。
在一些示例实施方式中，当第一存储层120由电阻根据温度而变化的相变材料形成时，本公开的非易失性存储器件可以是相变RAM(PRAM)。
在一些示例实施方式中，当第一存储层120具有磁性隧道结(magnetic tunneljunction，MTJ)结构时，本公开的非易失性存储器件可以是磁性RAM(MRAM)，其中该磁性隧道结(MTJ)结构包括由磁性材料形成的两个磁性电极以及介于这两个磁性电极之间的介电材料。
在一些示例实施方式中，第一存储层120可以由各种形式的化合物形成。在一些示例实施方式中，第一存储层120可以由向各种形式的化合物中添加了杂质的材料形成。在一些示例实施方式中，第一存储层120可以包括电阻变化层，以及覆盖至少一部分电阻变化层的至少一层阻挡膜和/或至少一层导电膜。
当第一存储层120由过渡金属氧化物形成时，过渡金属氧化物可以包括选自钽(Ta)、锆(Zr)、钛(Ti)、铪(Hf)、锰(Mn)、钇(Y)、镍(Ni)、钴(Co)、锌(Zn)、铌(Nb)、铜(Cu)、铁(Fe)或铬(Cr)中的至少一种金属。例如，过渡金属氧化物可以由选自Ta2O5-x、ZrO2-x、Ti02-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y或Fe2O3-x中的至少一种材料形成为单层或多层。在上述材料中，x和y可以分别在0≤x≤1.5和0≤y≤0.5的范围内选择，但是本发明构思不限于此。
当第一存储层120由电阻状态随着通过施加到两端的电压产生的焦耳热而改变的相变材料形成时，相变材料可以由各种类型的材料形成，例如，诸如GaSb、InSb、InSe、SbTe和GeTe的两种元素的化合物，诸如GST(GeSbTe)、GeBiTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe的三种元素的化合物，以及诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2等的四种元素的化合物。此外，为了增强第一存储层120的特性，上述相变材料可以掺杂有氮(N)、硅(Si)、碳(C)或氧(O)。
此外，当第一存储层120具有MTJ结构时，MTJ结构可以包括磁化固定层、磁化自由层以及介于磁化固定层与磁化自由层之间的隧道势垒。隧道势垒可以由选自镁(Mg)、钛(Ti)、铝(Al)、镁和锌的合金(MgZn)以及硼化镁(MgB)中的任何一种材料的氧化物形成，但是本发明构思不限于此。
第一选择元件层110可以布置在第一电极130与第二电极131之间。
图1的选择元件S可以对应于第一选择元件层110、第一电极130和第二电极131。图1的可变电阻元件R可以对应于第一存储层120、第三电极132和第二电极131。
包括第一选择元件层110、第一电极130和第二电极131的选择元件(图1的S)可以是能够控制电流流动的电流调节元件。例如，选择元件S可以控制电流的流动，使得第一存储层120可以改变为非晶态或晶态。也就是说，选择元件S可以起到存储器的开关的作用，其将第一存储层120的状态改变为导通状态或关断状态。
第一选择元件层110在第一方向X上的宽度可以与第一电极130的第一宽度W1相同。然而，本发明构思不限于此。即，在一些示例实施方式中，第一选择元件层110在第一方向X上的宽度可以与第二电极131的第二宽度W2相同。
第一选择元件层110可以包括第一掺杂层140和第二掺杂层150。
第一掺杂层140可以布置成与第一电极130接触。第一掺杂层140在第一方向X上的宽度可以与第一电极130的第一宽度W1相同。然而，本发明构思不限于此。
第一掺杂层140可以包括第一浓度的杂质，例如硅(Si)、硼(B)、碳(C)、氮(N)、磷(P)、砷(As)、锗(Ge)、铝(Al)、镓(Ga)、铟(In)、锑(Sb)和碲(Te)中的至少一种。
第二掺杂层150可以布置成与第二电极131接触。第二掺杂层150在第一方向X上的宽度可以与第一电极130的第一宽度W1相同。然而，本发明构思不限于此。
第二掺杂层150可以包括低于第一浓度的第二浓度的杂质，例如硅(Si)、硼(B)、碳(C)、氮(N)、磷(P)、砷(As)、锗(Ge)、铝(Al)、镓(Ga)、铟(In)、锑(Sb)和碲(Te)中的至少一种。
可以在衬底100上形成第一层间绝缘膜190。第一层间绝缘膜190可以围绕布置在第一导线50与第二导线60之间的多个第一存储单元MC_1的侧壁。第一层间绝缘膜190可以包括氧化物膜，例如，可流动氧化物(FOX)、东燃硅氮烷(tonen silazene，TOSZ)、未掺杂的硅酸盐玻璃(USG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、等离子体增强的原硅酸四乙酯(PE-TEOS)、氟硅酸盐玻璃(FSG)和高密度等离子体(HDP)中的至少一种。第一层间绝缘膜190可以是单层，或者可以是多层堆叠。
在根据一些示例实施方式的非易失性存储器件中，第一电极130的第一宽度W1可以比第二电极131的第二宽度W2宽，使得第二电极131的电阻值大于第一电极130的电阻值。另外，接触第一电极130的第一掺杂层140的杂质的第一浓度可以高于接触第二电极131的第二掺杂层150的杂质的第二浓度，使得第一掺杂层140的电阻值大于第二掺杂层150的电阻值。
也就是说，第一掺杂层140可以掺杂有比第二掺杂层150更多的杂质，从而可以补偿第二电极131的电阻值与第一电极130的电阻值之间的差。
根据一些示例实施方式的非易失性存储器件可以使分别在电流正向(从第一电极130到第二电极131的方向)流动和电流反向(从第二电极131到第一电极130的方向)流动时施加的电压电平保持相等。因此，减小了两个方向的电流在第一选择元件层110中流动时所施加的电压之差，从而能够增强非易失性存储器件的性能。
在下文中，将参照图6描述根据一些示例实施方式的非易失性存储器件。将突出显示与图3至图5所示的非易失性存储器件的不同之处。
图6是用于说明根据一些示例性实施方式的非易失性存储器件的视图。
参照图6，多个第一存储单元MC_1可以包括第一选择元件层210、第一存储层(图3的120)、第一电极230、第二电极231和第三电极(图3的132)。
第一选择元件层210可以包括被布置成与第一电极230接触的第一掺杂层240。
然而，第一选择元件层210可以不包括在与第二电极231接触的区域上的另一掺杂层。即，图5中第二掺杂层150的杂质的第二浓度为0。
在根据一些示例实施方式的非易失性存储器件中，可以通过调节掺杂在第一掺杂层240中的杂质浓度来补偿第二电极231的电阻值与第一电极230的电阻值之间的差。
在下文中，将参照图7描述根据一些示例实施方式的非易失性存储器件。将突出显示与图3至图5所示的非易失性存储器件的不同之处。
图7是用于说明根据一些示例实施方式的非易失性存储器件的视图。
参照图7，多个第一存储单元MC_1可以包括第一选择元件层310、第一存储层(图3的120)、第一电极330、第二电极331和第三电极(图3的132)。
第一选择元件层310可以不包括在与第一电极330接触的区域上的和与第二电极331接触的区域上的单独的掺杂层。即，在图5中，第一掺杂层140的杂质的第一浓度和第二掺杂层150的杂质的第二浓度都为0。
包括在第二电极331中的硅(Si)的浓度可以低于包括在第一电极330中的硅(Si)的浓度。另外，在一些示例实施方式中，包括在第二电极331中的氮(N)的浓度可以低于包括在第一电极330中的氮(N)的浓度。
在根据一些示例实施方式的非易失性存储器件中，掺杂在第二电极331上的硅(Si)或氮(N)的浓度可以小于掺杂在第一电极330上的硅(Si)或氮(N)的浓度，使得第一电极330的电阻值和第二电极331的电阻值可以保持相等。
下面，将参照图8和图9描述根据一些示例实施方式的非易失性存储器件。将突出显示与图3至图5所示的非易失性存储器件的不同之处。
图8是用于说明根据一些示例实施方式的非易失性存储器件的截面图。
图9是放大图8的截面P2的视图。
参照图8和图9，多个第一存储单元MC_1可以包括第一选择元件层410、第一存储层420、第一电极431、第二电极430和第三电极432。
第一选择元件层410、第一存储层420和第三电极432中的每一个在第一方向X上的宽度可以与第一电极431在第一方向X上的第一宽度W4相同。然而，本发明构思不限于此。
也就是说，第二电极430可以布置成比第一电极431更靠近衬底100。
第二电极430在第一方向X上的第二宽度W3可以比第一电极431在第一方向X上的第一宽度W4窄。因此，第二电极430的电阻值可以大于第一电极431的电阻值。
第一掺杂层450的杂质的第一浓度可以高于第二掺杂层440的杂质的第二浓度。
在根据一些示例实施方式的非易失性存储器件中，第一掺杂层450可以掺杂有比第二掺杂层440更多的杂质，使得能够补偿第二电极430的电阻值与第一电极431的电阻值之间的差。
在下文中，将参照图10描述根据一些示例实施方式的非易失性存储器件。将突出显示与图8和图9所示的非易失性存储器件的不同之处。
图10是用于说明根据一些示例实施方式的非易失性存储器件的视图。
参照图10，多个第一存储单元MC_1可以包括第一选择元件层510、第一存储层(图8的420)、第一电极531、第二电极530和第三电极(图8的432)。
第一选择元件层510可以包括被布置成与第一电极531接触的第一掺杂层550。
然而，第一选择元件层510可以不包括在与第二电极530接触的区域上的另一掺杂层。即，图9中第二掺杂层440的杂质的第二浓度为0。
在根据一些示例实施方式的非易失性存储器件中，可以通过调节掺杂在第一掺杂层550中的杂质的浓度来补偿第二电极530的电阻值与第一电极531的电阻值之间的差。
下面，将参照图11描述根据一些示例实施方式的非易失性存储器件。将突出显示与图8和图9所示的非易失性存储器件的不同之处。
图11是用于说明根据一些示例实施方式的非易失性存储器件的视图。
参照图11，多个第一存储单元MC_1可以包括第一选择元件层610、第一存储层(图8的420)、第一电极631、第二电极630和第三电极(图8的432)。
第一选择元件层610可以不包括在与第一电极631接触的区域上的和与第二电极630接触的区域上的单独的掺杂层。即，在图9中，第一掺杂层450的杂质的第一浓度和第二掺杂层440的杂质的第二浓度都为0。
包括在第二电极630中的硅(Si)的浓度可以低于包括在第一电极631中的硅(Si)的浓度。另外，在一些示例实施方式中，包括在第二电极630中的氮(N)的浓度可以低于包括在第一电极631中的氮(N)的浓度。
在根据一些示例实施方式的非易失性存储器件中，掺杂在第二电极630上的硅(Si)或氮(N)的浓度可以低于掺杂在第一电极631中的硅(Si)或氮(N)的浓度，使得第一电极631的电阻值和第二电极630的电阻值可以保持相等。
下面，将参照图12和图13描述根据一些示例实施方式的非易失性存储器件。将突出显示与图3至图5所示的非易失性存储器件的不同之处。
图12是用于说明根据一些示例实施方式的非易失性存储器件的截面图。
图13是放大图12的截面P3的视图。
参照图12和图13，多个第一存储单元MC_1可以包括第一选择元件层710、第一存储层720、第一电极730、第二电极731和第三电极732。
第一电极730在第一方向X上的第一宽度W5可以与第二电极731在第一方向X上的第二宽度W6相同。
第一选择元件层710、第一存储层720和第三电极732中的每一个在第一方向X上的宽度可以与第一电极730的第一宽度W5和第二电极731的第二宽度W6相同。然而，本发明构思不限于此。
第一电极730和第二电极731可以包括彼此不同的材料。第一电极730可以包括电阻小于第二电极731的电阻的材料。例如，第一电极730可以包括氮化钛(TiN)，而第二电极731可以包括氮化钛硅(TiSiN)。
在一些示例实施方式中，第一电极730可以包括与第二电极731相同的材料。在这种情况下，包括在第二电极731中的硅(Si)或氮(N)的浓度可以高于包括在第一电极730中的硅(Si)或氮(N)的浓度。
在一些示例实施方式中，当掺杂在第一掺杂层740中的杂质的浓度低于掺杂在第二掺杂层750中的杂质的浓度时，第一电极730可以包括电阻大于第二电极731的电阻的材料。例如，第二电极731可以包括氮化钛(TiN)，第一电极730可以包括氮化钛硅(TiSiN)。
在一些示例实施方式中，当第一电极730包括与第二电极731相同的材料，并且掺杂在第一掺杂层740上的杂质的浓度低于掺杂在第二掺杂层750上的杂质的浓度时，包括在第一电极730中的硅(Si)或氮(N)的浓度可以高于包括在第二电极731中的硅(Si)或氮(N)的浓度。
在下文中，将参照图14描述根据一些示例实施方式的非易失性存储器件。将突出显示与图4所示的非易失性存储器件的不同之处。
图14是用于说明根据一些示例实施方式的非易失性存储器件的截面图。
参照图14，多个第一存储单元MC_1可以包括第一选择元件层810、第一存储层820、第一电极830、第二电极831、第三电极832和间隔物835。
多个第一存储单元MC_1可以进一步包括沿着第一存储层820的侧壁布置的间隔物835。
间隔物835可以布置在第二导线60与第二电极831之间。间隔物835可以有限地形成在第一导线50与第二导线60彼此交叉的区域中。
间隔物835可以包括氮化硅或氧化硅，但不限于此。
因为间隔物835以这样的方式形成，即，间隔物835被沉积成衬垫形状，然后仅保留侧壁部分，所以上部可以形成得比下部窄。也就是说，间隔物835的宽度可以朝着上部变窄。
可以通过填充由间隔物835限定的空间的至少一部分来形成第一存储层820。因此，第一存储层820的宽度可以随着远离第二电极831而增加。
更具体地，第一存储层820在第三方向Y上的宽度可以随着远离第二电极831而增加。
第一存储层820可以包括彼此面对的第一表面820a和第二表面820b。第一存储层820的第一表面820a可以邻近第三电极832，并且第一存储层820的第二表面820b可以邻近第二电极831。
在这种情况下，第一存储层820的第一表面820a在第三方向Y上的宽度W12可以比第一存储层820的第二表面820b在第三方向Y上的宽度W11宽。
下面，将参照图15至图17描述根据一些示例实施方式的非易失性存储器件。将突出显示与图2至图5所示的非易失性存储器件的不同之处。
图15是示意性地示出根据一些示例实施方式的非易失性存储器件的存储单元阵列的布局图。图16是沿图15的线A-A截取的截面图。图17是沿图15的线B-B截取的截面图。
作为参考，图16的部分P1的放大图可以是图5至图7中的任何一个。
另外，图16的部分P1的放大图可以是图9和图11中的任何一个。然而，在这种情况下，第二电极131在第一方向X上的宽度可以比第一电极130在第一方向X上的宽度宽。
另外，图16的截面P1的放大图可以是图13。然而，在这种情况下，第二电极131在第一方向X上的宽度可以与第一电极130在第一方向X上的宽度相同。
截面P4可以具有与截面P1相同的构造和形状。
参照图15至图17，根据一些示例实施方式的非易失性存储器件可以包括多条第三导线70和多个第二存储单元MC_2。
多条第三导线70可以形成在多条第二导线60的上方。多条第三导线70可以形成为与多条第二导线60间隔开。多条第二导线60可以布置在多条第三导线70与多条第一导线50之间。
多条第三导线70可以在第一方向X上彼此平行地延伸。
尽管图15描绘了多条第一导线50和多条第三导线70彼此平行地延伸，并且正交于多条第二导线60延伸的方向，但是本发明构思不限于此。
多条第一导线50、多条第二导线60和多条第三导线70三者都可以是多条字线或多条位线。在一些示例实施方式中，多条第一导线50和多条第三导线70两者都可以是多条位线，而多条第二导线60中的每一条可以是公共字线。在一些示例实施方式中，多条第一导线50和多条第三导线70两者都可以是多条字线，而多条第二导线60中的每一条可以是公共位线。
多个第一存储单元MC_1可以分别布置在多条第一导线50与多条第二导线60之间的多个交叉点处，多个第二存储单元MC_2可以分别布置在多条第二导线60与多条第三导线70之间的多个交叉点处。
在多条第二导线60和多条第三导线70之间的多个交叉点处，多个第二存储单元MC_2可以分别布置在彼此交叉的第二导线60与第三导线70之间。
多个第二存储单元MC_2中的每一个都可以是沿第二方向Z延伸的柱状。
多个第二存储单元MC_2中的每一个都可以包括第二选择元件层910、第二存储层920、第四电极930、第五电极931和第六电极932。
第六电极932和第四电极930可以彼此间隔开。例如，第六电极932可以与多条第三导线70中的一条连接。例如，第四电极930可以与多条第二导线60中的一条连接。
第二选择元件层910和第二存储层920可以布置在第六电极932与第四电极930之间。
第二选择元件层910可以布置在第六电极932与第四电极930之间。例如，第二选择元件层910可以布置得更靠近第四电极930而不是第六电极932。第二选择元件层910可以与第四电极930电连接。
第二存储层920可以布置在第六电极932与第二选择元件层910之间。例如，第二存储层920可以形成为更靠近第六电极932而不是第四电极930。第二存储层920可以与第六电极932电连接。
第五电极931可以布置在第二存储层920与第二选择元件层910之间。第五电极931可以分别与第二存储层920和第二选择元件层910电连接。
第二存储层920可以包括电阻根据电场而变化的电阻变化层。第二存储层920可以包括过渡金属氧化物，或者包括电阻根据温度而变化的相变材料，或者具有磁性隧道结(MTJ)结构，该MTJ结构包括由磁性材料形成的两个磁性电极以及介于两个磁性电极之间的介电材料。
可以在衬底100的上方形成第二层间绝缘膜990。第二层间绝缘膜990可以围绕布置在第二导线60与第三导线70之间的多个第二存储单元MC_2的侧壁。
虽然上面已经解释了一些示例实施方式，但是应当理解，上面描述的示例性实施方式仅仅是说明性的，不应当被解释为限制性的。示例实施方式可以在不脱离权利要求的精神和范围的情况下以各种不同的形式实施。

Claims (20)

1.一种非易失性存储器件，包括：
衬底；
所述衬底上的第一电极，所述第一电极在第一方向上具有第一宽度；
所述衬底上的第二电极，所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开，并且所述第二电极在所述第一方向上具有第二宽度；
在所述第一电极与所述第二电极之间的选择元件层，所述选择元件层包括接触所述第一电极的第一掺杂层，并且所述第一掺杂层包括第一浓度的杂质，所述选择元件层包括接触所述第二电极的第二掺杂层，并且所述第二掺杂层包括第二浓度的所述杂质，所述第二浓度大于或等于0并且低于所述第一浓度；以及
接触所述第一电极和所述第二电极中的任何一个电极的存储层。
2.根据权利要求1所述的非易失性存储器件，其中
所述第一电极的所述第一宽度比所述第二电极的所述第二宽度宽，并且
所述第一电极和所述第二电极包括彼此相同的材料。
3.根据权利要求2所述的非易失性存储器件，其中，所述第一电极被布置成比所述第二电极更靠近所述衬底。
4.根据权利要求3所述的非易失性存储器件，其中，所述第二浓度为0。
5.根据权利要求2所述的非易失性存储器件，其中，所述第二电极布置成比所述第一电极更靠近所述衬底。
6.根据权利要求1所述的非易失性存储器件，其中
所述第一电极的所述第一宽度和所述第二电极的所述第二宽度彼此相同，并且
所述第一电极的材料不同于所述第二电极的材料。
7.根据权利要求6所述的非易失性存储器件，其中
所述第二电极包括氮化钛硅，并且
所述第一电极包括氮化钛。
8.根据权利要求1所述的非易失性存储器件，其中，所述第二电极中所包括的硅的浓度高于所述第一电极中所包括的硅的浓度。
9.根据权利要求1所述的非易失性存储器件，其中，所述第二电极中所包括的氮的浓度高于所述第一电极中所包括的氮的浓度。
10.根据权利要求1所述的非易失性存储器件，还包括：
间隔物，其中
所述存储层包括两个侧壁，并且
所述间隔物沿着所述存储层的两个侧壁布置。
11.一种非易失性存储器件，包括：
衬底；
所述衬底上的第一电极，所述第一电极在第一方向上具有第一宽度；
所述衬底上的第二电极，所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开，并且所述第二电极在所述第一方向上具有比所述第一宽度窄的第二宽度；以及
在所述第一电极与所述第二电极之间的选择元件层，所述选择元件层包括接触所述第一电极的第一掺杂层和接触所述第二电极的第二掺杂层，所述第一掺杂层包括第一浓度的杂质，所述第二掺杂层包括第二浓度的所述杂质，所述第二浓度大于或等于0并且低于所述第一浓度。
12.根据权利要求11所述的非易失性存储器件，其中，所述第一电极和所述第二电极包括彼此相同的材料。
13.根据权利要求11所述的非易失性存储器件，其中，所述第一电极被布置成比所述第二电极更靠近所述衬底。
14.根据权利要求11所述的非易失性存储器件，其中，所述第二电极被布置成比所述第一电极更靠近所述衬底。
15.根据权利要求14所述的非易失性存储器件，其中，所述第二浓度为0。
16.一种非易失性存储器件，包括：
衬底；
所述衬底上的第一电极，所述第一电极在第一方向上具有第一宽度，并且所述第一电极包括第一浓度的硅；
所述衬底上的第二电极，所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开，所述第二电极在所述第一方向上具有比所述第一宽度窄的第二宽度，并且所述第二电极包括比所述第一浓度低的第二浓度的硅；以及
在所述第一电极与所述第二电极之间的选择元件层。
17.根据权利要求16所述的非易失性存储器件，其中，所述第一电极比所述第二电极更靠近所述衬底。
18.根据权利要求16所述的非易失性存储器件，其中，所述第二电极比所述第一电极更靠近所述衬底。
19.根据权利要求16所述的非易失性存储器件，其中
所述选择元件层包括第一掺杂层，
所述第一掺杂层接触所述第一电极，并且
所述第一掺杂层包括第三浓度的杂质。
20.根据权利要求19所述的非易失性存储器件，其中
所述选择元件层包括第二掺杂层，
所述第二掺杂层接触所述第二电极，并且
所述第二掺杂层包括低于所述第三浓度的第四浓度的所述杂质。
CN201811240519.1A 2017-10-23 2018-10-23 非易失性存储器件 Pending CN109698214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170137102A KR20190044780A (ko) 2017-10-23 2017-10-23 비휘발성 메모리 장치
KR10-2017-0137102 2017-10-23

Publications (1)

Publication Number Publication Date
CN109698214A true CN109698214A (zh) 2019-04-30

Family

ID=66170671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811240519.1A Pending CN109698214A (zh) 2017-10-23 2018-10-23 非易失性存储器件

Country Status (3)

Country Link
US (1) US20190123102A1 (zh)
KR (1) KR20190044780A (zh)
CN (1) CN109698214A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993155A (zh) * 2019-12-17 2021-06-18 爱思开海力士有限公司 电子器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169219A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US11430951B2 (en) * 2020-04-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell with switching layer comprising one or more dopants

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
JP5443965B2 (ja) * 2009-12-17 2014-03-19 株式会社東芝 半導体記憶装置
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
KR102225782B1 (ko) * 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993155A (zh) * 2019-12-17 2021-06-18 爱思开海力士有限公司 电子器件及其制造方法
CN112993155B (zh) * 2019-12-17 2024-02-27 爱思开海力士有限公司 电子器件及其制造方法

Also Published As

Publication number Publication date
US20190123102A1 (en) 2019-04-25
KR20190044780A (ko) 2019-05-02

Similar Documents

Publication Publication Date Title
US10734450B2 (en) Memory device and electronic apparatus including the same
US10923162B2 (en) Memory devices
US10403681B2 (en) Memory device including a variable resistance material layer
US11770938B2 (en) Memory device and method of manufacturing the same
CN107689419B (zh) 非易失性存储器件
US11444127B2 (en) Memory devices
CN109698214A (zh) 非易失性存储器件
US11205682B2 (en) Memory devices
CN109768159B (zh) 存储器件
US20240188305A1 (en) Memory devices
US20230048180A1 (en) Memory devices
KR102672267B1 (ko) 가변 저항 메모리 소자
US11651995B2 (en) Memory devices
US20220384524A1 (en) Three-dimensional memory device including a variable resistance memory
KR20240082910A (ko) 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190430