CN109148508A - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN109148508A
CN109148508A CN201810152082.XA CN201810152082A CN109148508A CN 109148508 A CN109148508 A CN 109148508A CN 201810152082 A CN201810152082 A CN 201810152082A CN 109148508 A CN109148508 A CN 109148508A
Authority
CN
China
Prior art keywords
storage unit
conducting wire
electrode layer
wedge
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810152082.XA
Other languages
English (en)
Other versions
CN109148508B (zh
Inventor
宋苏智
金成元
朴日穆
朴钟撤
郑智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109148508A publication Critical patent/CN109148508A/zh
Application granted granted Critical
Publication of CN109148508B publication Critical patent/CN109148508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器件及其制造方法。一种存储器件包括：第一导线；第二导线，所述第二导线沿与所述第一导线相交的方向延伸，使得所述第一导线和所述第二导线在所述第一导线和所述第二导线之间的交叉点处竖直地交叠；以及，存储单元柱，所述存储单元柱位于所述交叉点处。所述存储单元柱可以包括加热电极层和接触所述加热电极层的电阻式存储层。所述电阻式存储层可以包括：楔形存储部和体存储部，所述楔形存储部的宽度随着与所述加热电极层的距离的增加而成比例地连续增加，所述体存储部连接到所述楔形存储部，使得所述体存储部和所述楔形存储部构成单个连续的层，所述体存储部的宽度大于所述楔形存储部的最大宽度。

Description

存储器件及其制造方法
相关申请的交叉引用
本申请要求于2017年6月27日在韩国知识产权局提交的韩国专利申请No.10-2017-0081387的优先权，通过引用将其全部内容并入本文。
技术领域
本发明构思涉及存储器件及其制造方法，并且更具体地，涉及具有交叉点阵列结构的存储器件及其制造方法。
背景技术
随着生产更轻、更薄和更小的电子设备的连续性趋势，对于半导体器件的集成度的提高有越来越高的需求。提出了将三维(3D)交叉点堆叠结构存储器件(其中，存储单元布置在两条彼此交叉的电极之间的交叉点处)作为可能实现这种提高的集成度的下一代非易失性存储器件。随着对交叉点堆叠结构存储器件的集成度提高和尺寸按比例缩小(“小型化”)的持续需求，需要减小构成存储器件的组件的尺寸，因此，需要开发一种构造为使高集成度存储器件的功耗最小化并且提高该高集成度存储器件的可靠性的结构。
发明内容
本发明构思包括一种交叉点堆叠结构存储器件，该存储器件的结构被构造为使功耗最小化，并且即使由于高集成度的需求而减小了构成该存储器件的组件的尺寸也能够提高可靠性。
本发明构思还提供了一种制造交叉点堆叠结构存储器件的方法，该存储器件的结构被构造为使功耗最小化并且提高该存储器件的可靠性，即使由于高集成度的需求而减小了构成该存储器件的组件的尺寸，该方法也允许使用简化的工艺来实现该存储器件。
根据一些示例性实施例，一种存储器件可以包括：第一导线，所述第一导线沿第一方向在衬底上延伸；第二导线，所述第二导线沿与所述第一方向相交的第二方向在所述第一导线上方延伸，使得所述第一导线和所述第二导线在所述第一导线和所述第二导线之间的交叉点处竖直地交叠；以及，存储单元柱，所述存储单元柱位于所述第一导线和所述第二导线之间的交叉点处。所述存储单元柱可以在相对的两端处分别连接到所述第一导线和所述第二导线。所述存储单元柱可以包括加热电极层和电阻式存储层。所述电阻式存储层可以接触所述加热电极层。所述电阻式存储层可以包括：楔形存储部，所述楔形存储部具有倾斜侧壁使得所述楔形存储部的宽度随着与所述加热电极层的距离的增加而成比例地连续增加；以及，体存储部，所述体存储部连接到所述楔形存储部使得所述体存储部和所述楔形存储部构成单个连续的层，所述体存储部的宽度大于所述楔形存储部的最大宽度。
根据一些示例性实施例，一种存储器件可以包括：第一导线，所述第一导线沿第一方向在衬底上延伸；成对的第二导线，所述成对的第二导线沿与所述第一方向相交的第二方向在所述第一导线上方延伸，使得所述第一导线在成对的交叉点中的单独的交叉点处与每条第二导线竖直地交叠；成对的存储单元柱，所述成对的存储单元柱中的每一个单独的存储单元柱位于所述第一导线和所述成对的第二导线之间的所述成对的交叉点中的单独的交叉点处；加热电极层，所述加热电极层被所述成对的存储单元柱共享；第一电阻式存储层，所述第一电阻式存储层是所述成对的存储单元柱中的第一存储单元柱的组成部分；以及第二电阻式存储层，所述第二电阻式存储层是所述成对的存储单元柱中的第二存储单元柱的组成部分。所述第一电阻式存储层可以包括：第一楔形存储部，所述第一楔形存储部接触所述加热电极层的第一部分并且具有第一侧壁，所述第一侧壁是倾斜的使得所述第一楔形存储部的宽度随着与所述第一部分的距离的增加而成比例地连续增加；以及，第一体存储部，所述第一体存储部连接到所述第一楔形存储部，使得所述第一体存储部和所述第一楔形存储部构成单个连续的层，所述第一体存储部的宽度大于所述第一楔形存储部的最大宽度。所述第二电阻式存储层可以包括：第二楔形存储部，所述第二楔形存储部接触所述加热电极层的第二部分并且具有第二侧壁，所述第二侧壁是倾斜的使得所述第二楔形存储部的宽度随着与所述第二部分的距离的增加而成比例地连续增加；以及，第二体存储部，所述第二体存储部一体地连接到所述第二楔形存储部，使得所述第二体存储部和所述第二楔形存储部包括另一单个连续的层，所述第二体存储部的宽度大于所述第二楔形存储部的最大宽度。
根据一些示例性实施例，一种制造存储器件的方法可以包括：在衬底上形成第一导线；在所述第一导线上形成成对的第一绝缘壁，所述成对的第一绝缘壁通过二者之间的填充空间而彼此间隔开；在所述填充空间内形成初始加热电极层、绝缘间隔物层和间隙填充绝缘膜，使得所述初始加热电极层共形地覆盖所述成对的第一绝缘壁和所述第一导线，并且所述绝缘间隔物层和所述间隙填充绝缘膜依次覆盖所述初始加热电极层；基于第一蚀刻工艺的执行形成降低的绝缘间隔物层，在所述第一蚀刻工艺中，选择性地蚀刻在所述填充空间中的所述绝缘间隔物层的上部达一定厚度；基于第二蚀刻工艺的执行在所述填充空间中形成加热电极层和第一绝缘间隔物，在所述第二蚀刻工艺中，在所述初始加热电极层的上部被选择性地蚀刻的同时所述降低的绝缘间隔物层的一部分被去除，其中，所述加热电极层的顶表面的水平高度低于所述降低的绝缘间隔物层的顶表面的水平高度，并且所述第一绝缘间隔物具有倾斜侧壁；以及，在至少部分地由所述填充空间中的所述加热电极层、所述第一绝缘间隔物的倾斜侧壁、所述间隙填充绝缘膜以及所述成对的第一绝缘壁限定的区域中形成电阻式存储层。
根据本发明构思的存储器件可以使功耗最小化，并且即使在减小了构成具有交叉点堆叠结构的存储器件的组件的尺寸的情况下，也可以通过提高开关操作时的加热效率来提高可靠性。
根据本发明构思的制造存储器件的方法，即使在减小了构成存储器件的组件的尺寸的情况下，也允许通过简化的工艺形成具有如下结构的交叉点堆叠结构存储器件：所述结构被构造为通过使功耗最小化来提高开关操作时的加热效率。
附图说明
从以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1是根据一些示例性实施例的存储器件的一部分的等效电路图；
图2是示出了根据一些示例性实施例的存储器件的主要组件的示意性平面布局图；
图3A是示出了根据一些示例性实施例的存储器件的主要组件的透视图，图3B示出了分别沿着图2和图3A的线A-A’、B1-B1’和B2-B2’截取的截面图，图3C是图3B的局部区域的放大截面图，图3D是图3A的存储器件的加热电极层的示意性透视图，并且图3E是图3A的存储器件的电阻式存储层的示意性透视图；
图4示出了根据一些示例性实施例的存储器件的截面图；
图5A示出了根据一些示例性实施例的存储器件的截面图，图5B是图5A的局部区域的放大截面图，图5C是图5A的存储器件的加热电极层的示意性透视图，并且图5D是图5A的存储器件的电阻式存储层的示意性透视图；
图6示出了根据一些示例性实施例的存储器件的截面图；
图7A示出了根据一些示例性实施例的存储器件的截面图，图7B是图7A的局部区域的放大截面图，并且图7C是图7A的存储器件的电阻式存储层的示意性透视图；
图8A示出了根据一些示例性实施例的存储器件的截面图，并且图8B是图8A的局部区域的放大截面图；
图9A示出了根据一些示例性实施例的存储器件的截面图，并且图9B是图9A的局部区域的放大截面图；
图10A示出了根据一些示例性实施例的存储器件的截面图，并且图10B是图10A的局部区域的放大截面图；
图11是根据一些示例性实施例的存储器件的透视图；
图12A是根据一些示例性实施例的存储器件的透视图，并且图12B是沿着图12A的线A-A’截取的截面图；
图13A至图13N是示出了根据一些示例性实施例的制造存储器件的方法的截面图；
图14A至图14F是示出了根据一些示例性实施例的制造存储器件的方法的截面图；
图15A至图15C是示出了根据一些示例性实施例的制造存储器件的方法的截面图；
图16A至图16F是示出了根据一些示例性实施例的制造存储器件的方法的截面图；
图17A至图17G是示出了根据一些示例性实施例的制造存储器件的方法的截面图；
图18A至18G是示出了根据一些示例性实施例的制造存储器件的方法的截面图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例。整个说明书中相似的部件将由相似的附图标记表示，并且将省略其重复的描述。
图1是根据一些示例性实施例的存储器件10的一部分的等效电路图。
参照图1，存储器件10包括：字线WL1和WL2，它们沿着第一方向(X方向)延伸并且在垂直于第一方向的第二方向(Y方向)上彼此间隔开；位线BL1、BL2、BL3和BL4，它们在第三方向(Z方向)上与字线WL1和WL2间隔开并且沿着第二方向延伸。
存储器件10包括多个存储单元MC，它们分别布置在字线WL1和WL2与位线BL1、BL2、BL3和BL4之间的交叉点处。多个存储单元MC中的每一个可以包括用于存储信息(“被配置为存储信息”)的电阻式存储层RM和用于选择存储单元(“被配置为选择存储单元”)的选择器件层S。选择器件层S可以电连接到字线WL1和WL2中的一条，电阻式存储层RM可以电连接到位线BL1、BL2、BL3和BL4中的一条，并且电阻式存储层RM和选择器件层S可以彼此串联连接。然而，本发明构思不限于此，电阻式存储层RM可以连接到字线，并且选择器件层S可以连接到位线。
为了驱动存储器件，可以通过字线WL1和WL2以及位线BL1、BL2、BL3和BL4将电压施加到每个存储单元MC的电阻式存储层RM，由此电流可以流过电阻式存储层RM。可以通过从字线WL1和WL2以及位线BL1、BL2、BL3和BL4中进行选择来寻址任意存储单元MC，并且可以通过在字线WL1、WL2和位线BL1、BL2、BL3和BL4之间施加特定信号来对存储单元MC进行编程。另外，可以通过位线BL1、BL2、BL3和BL4来测量电流值，从而读取与相应存储单元MC的电阻式存储层RM的电阻值一致的信息，即所编程的信息。
图2至图3C是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图2是示出了存储器件100的主要组件的原理性平面布局示意图，图3A是示出了存储器件100的主要组件的透视图，图3B示出了分别沿着图2和图3A的线A-A’、B1-B1’和B2-B2’截取的截面图。图3C是图3B的虚线区域100X的放大截面图。图2至图3C所示的存储器件100可以具有与图1所示的存储器件10相同的等效电路配置。
参照图2至图3B，存储器件100包括：多条第一导线110，它们沿第一方向(X方向)在衬底102上彼此平行地延伸；以及多条第二导线170，它们沿与第一方向相交的第二方向(Y方向)彼此平行地延伸。尽管在该示例中示出了第一方向和第二方向彼此正交的情况，但是本发明构思不限于此。
在衬底102上可以布置层间电介质104。层间电介质104被构造为将多条第一导线110与衬底102电隔离，并且可以包括氧化物膜、氮化物膜或它们的组合。
在一些示例性实施例中，多条第一导线110可以构成图1所示的多条字线WL1和WL2，并且多条第二导线170可以构成图1所示的多条位线BL1、BL2、BL3和BL4。在一些示例性实施例中，多条第一导线110可以构成多条位线BL1、BL2、BL3和BL4，并且多条第二导线170可以构成多条字线WL1和WL2。多个第一绝缘图案112中的每一个可以形成在多条第一导线110中的两条(相邻)导线之间，并且多个第二绝缘图案172中的每一个可以形成在多条第二导线170中的两条(相邻)导线之间。多个第一绝缘图案112和多个第二绝缘图案172中的每个绝缘图案可以包括氧化硅膜、氮化硅膜或它们的组合。
多条第一导线110和多条第二导线170中的每条导线可以包括金属、导电金属氮化物、导电金属氧化物或它们的组合。多条第一导线110和多条第二导线170中的每条导线可以包括W、Ti、Ta、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、TiCSiN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN、Au、Ag、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、ITO、它们的合金或者它们的组合。多条第一导线110和多条第二导线170中的每条导线可以进一步包括导电阻挡膜。导电阻挡膜可以包括例如Ti、TiN、Ta、TaN或它们的组合。
构成存储单元MC的存储单元柱P1可以布置在多条第一导线110和多条第二导线170之间的多个交叉点CP-1的每个交叉点CP-1处。每个交叉点CP-1可以被表示为既延伸穿过特定第一导线110也延伸穿过特定第二导线170的垂直延伸体积。如图3B和图3C所示，每个交叉点CP-1可以被表示为与特定第一导线110和特定第二导线170均相交的垂直延伸轴。多个存储单元柱P1可以通过多个第一绝缘壁116A和多个第二绝缘壁116B而彼此绝缘。多个第一绝缘壁116A和多个第二绝缘壁116B中的每个绝缘壁可以包括氮化硅膜或氧化硅膜。
成对的存储单元柱P1被布置在沿着第一方向(X方向)排列成行的多个第一绝缘壁116A之间。多个第二绝缘壁116B沿第一方向(X方向)彼此平行地延伸，并且多个第二绝缘壁116B和多个存储单元柱P1沿着第二方向(Y方向)一个接一个交替布置。如图2至图3C所示，第一绝缘壁116A可以接触存储单元柱P1。
多个存储单元柱P1中的每一个可以包括加热电极层120、电阻式存储层130和电极层140，它们按照所陈述的顺序(例如，“依次”)堆叠在第一导线110上。
图3D是加热电极层120的示意性透视图。
参照图3A至图3D，加热电极层120可以具有近似U形的截面。加热电极层120可以包括：基部120B，该基部120B平行于或基本上平行(例如，在制造公差和/或材料公差内平行)于第一导线110延伸；以及两个鳍部120P(分别为第一鳍部和第二鳍部)，该两个鳍部120P从基部120B的两(“相对”)端沿远离第一导线110的方向延伸。如图3D所示，每个鳍部120P可以包括该鳍部120P中的远离第一导线110的顶部接触表面120T，该鳍部120P的顶部接触表面120T接触楔形存储部130W的底部接触表面130C。鳍部120P可以沿大致垂直于(例如，在制造公差和/或材料公差内垂直于)衬底102主表面的方向延伸，基部120B与鳍部120P之间的夹角θ11可以大致为直角(例如，在制造公差和/或材料公差内的直角)。在存储器件100中，一个加热电极层120可以被两个存储单元柱P1共享，如至少图3C所示。第一绝缘间隔物122和间隙填充绝缘膜124按照所陈述的顺序(例如，“依次”)堆叠在由两个存储单元柱P1共享的一个加热电极层120上。共享一个加热电极层120的两个存储单元柱P1可以通过第一绝缘间隔物122和间隙填充绝缘膜124彼此绝缘。第一绝缘间隔物122可以具有大致U形的截面。
如至少图3C所示，一对存储单元柱P1在第一绝缘间隔物122和间隙填充绝缘膜124的相对两侧上，使得一个存储单元柱P1包括第一电阻式存储层130，并且另一个存储单元柱P1包括第二电阻式存储层130。如至少图3C所示，每个存储单元柱P1可以在相对的两端处分别连接到第一导线110和第二导线170。如至少图3C和图3D所示，第一电阻式存储层130可以包括：第一楔形存储部130W，其接触加热电极层120的第一部分120-1并且具有第一倾斜侧壁130S，该第一倾斜侧壁130S是倾斜的使得第一楔形存储部130W的宽度随着与第一部分120-1的距离的增加而成比例地连续增加；第一体存储部130B，其连接到第一楔形存储部130W，使得第一体存储部130B和第一楔形存储部130W构成单个连续的层，第一体存储部130B的宽度大于第一楔形存储部130W的最大宽度。第二电阻式存储层130可以包括：第二楔形存储部130W，其接触加热电极层120的第二部分120-2并且具有第二倾斜侧壁130S，该第二倾斜侧壁130S是倾斜的使得第二楔形存储部130的宽度随着与第二部分120-2的距离的增加而成比例地连续增加；以及第二体存储部130B，其一体地连接到第二楔形存储部130W，使得第二体存储部130B和第二楔形存储部130W包括另一单个连续的层，第二体存储部130B的宽度大于第二楔形存储部130W的最大宽度。如图3C所示，当第一绝缘间隔物122位于加热电极层120与位于第一存储单元柱P1和第二存储单元柱P1之间的间隙填充绝缘膜124之间时，第一绝缘间隔物122可以包括：第一部分122-1，其接触第一楔形存储部130W的第一倾斜侧壁130S；以及第二部分122-2，其接触第二楔形存储部130W的第二倾斜侧壁130S。
第一绝缘间隔物122所包括的材料的蚀刻选择性可以不同于构成多个第一绝缘壁116A和多个第二绝缘壁116B的材料的蚀刻选择性，并且间隙填充绝缘膜124所包括的材料的蚀刻选择性可以与构成多个第一绝缘壁116A和多个第二绝缘壁116B的材料的蚀刻选择性相同或相似。例如，多个第一绝缘壁116A、多个第二绝缘壁116B和间隙填充绝缘膜124可以包括氮化硅膜，并且第一绝缘间隔物122可以包括氧化硅膜，但不受限制于此。如至少图3C所示，第一绝缘间隔物122可以接触基部120B、鳍部120P、楔形存储部130W和体存储部130B中的每一个，并且第一绝缘间隔物122具有接触基部120B的底表面122B以及接触体存储部130B的顶表面122T。
加热电极层120可以在设置操作或复位操作中加热电阻式存储层130。加热电极层120可以包括被配置为产生足以使电阻式存储层130发生相变的热量而不与电阻式存储层130反应的材料。加热电极层120可以包括金属、金属氮化物、合金或碳基导电材料。例如，加热电极层120可以包括TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、C、SiC、SiCN、CN、TiCN、TaCN或它们的组合。
图3E是电阻式存储层130的示意性透视图。
参照图3A至图3E，电阻式存储层130包括：楔形存储部130W，其具有倾斜侧壁130S，从而具有随着与加热电极层120的距离的减小而逐渐减小的宽度；以及体存储部130B，其一体地连接到楔形存储部130W并且具有比楔形存储部130W的最大宽度大的宽度。再次声明，楔形存储部130W具有倾斜侧壁130S，使得楔形存储部130W的宽度随着与加热电极层120的距离的增加而成比例地连续增加，并且体存储部130B的宽度大于楔形存储部130W的最大宽度。如图3E所示，楔形存储部130W和体存储部130B通过彼此一体连接而包括单个连续的电阻式存储层130。楔形存储部130W具有在该楔形存储部130W中距离体存储部130B最远的底部接触表面130C(“楔形存储部130W的远端”)。底部接触表面130C可以接触加热电极层120的鳍部120P中距离第一导线110最远的顶部接触表面120T(“远端”)。
楔形存储部130W的倾斜侧壁130S与平行于或基本上平行于衬底102主表面(X-Y平面)的水平面130X之间的夹角θ12可以是锐角。在一些示例性实施例中，夹角θ12可以从约80°至约88°的范围中选择，但不限于此。随着与衬底102的距离的增加，体存储部130B可以具有大致或“基本上”恒定的宽度(例如，在制造公差和/或材料公差内的恒定宽度)。
当在本说明书中结合数值使用术语“约”、“大致”或“基本上”时，意图说明相关的数值包括在所述数值周围的±10％的公差。当指定范围时，该范围包括例如以0.1％为增量的其间的所有值。
电阻式存储层130可以包括相变材料，其被配置为根据加热时间(例如，电阻式存储层130的加热的持续时间)在非晶态(“相”)和晶态(“相”)之间可逆变化。例如，电阻式存储层130可以包括这样的材料：该材料被配置为由于施加到电阻式存储层130两端的电压而产生的焦耳热而具有可逆相变并且由于这种相变而具有电阻变化。
再次参照图3C，当成对的存储单元柱P1存在并且分别包括共享加热电极层120的第一电阻式存储层130和第二电阻式存储层130时，第一楔形存储部130W可以接触第一鳍部120P的第一顶部接触表面120T，并且第二楔形存储部130W可以接触第二鳍部120P的第二顶部接触表面120T。第一楔形存储部130W可以具有第一倾斜侧壁130S，并且第二楔形存储部130W可以具有第二倾斜侧壁130S。第一倾斜侧壁130S与基本上平行于衬底102主表面的水平面之间的第一夹角θ12可以为锐角，并且第二倾斜侧壁130S与所述水平面之间的第二夹角θ12也可以为锐角。第一楔形存储部130W和第二楔形存储部130W中的至少一个的宽度可以随着与加热电极层120的距离的增加而成比例地连续增加。
在一些示例性实施例中，电阻式存储层130可以包括硫族化物材料作为相变材料。在一些示例性实施例中，电阻式存储层130可以包括Ge-Sb-Te(GST)。例如，电阻式存储层130的Ge-Sb-Te可以包括诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4或Ge1Sb4Te7的材料。电阻式存储层130可以包括除了上述Ge-Sb-Te之外的各种硫族化物材料。例如，电阻式存储层130可以包括含有选自Si、Ge、Sb、Te、Bi、In、Sn和Se中的至少两种元素的材料作为硫族化物材料。在一些示例性实施例中，电阻式存储层130可以进一步包括选自B、C、N、O、P和S中的至少一种杂质。该至少一种杂质可以改变存储器件100的驱动电流。另外，电阻式存储层130还可以包括金属。例如，电阻式存储层130可以包括选自Al、Ga、Zn、Ti、Cr、Mn、Fe、Co、Ni、Mo、Ru、Pd、Hf、Ta、Ir、Pt、Zr、Tl、Pd和Po中的至少一种金属。在一些示例性实施例中，电阻式存储层130可以具有多层结构，在该多层结构中堆叠了具有不同特性的两个或更多个层。构成多层结构的多个层的数量或厚度可以自由选择。例如，电阻式存储层130可以具有超晶格结构，在该超晶格结构中包括不同材料的多个层交替堆叠。
构成电阻式存储层130的材料不限于相变材料。电阻式存储层130可以包括具有电阻变化属性的各种材料。在一些示例性实施例中，电阻式存储层130可以包括过渡金属氧化物，并且在这种情况下，存储器件100可以构成电阻式RAM(ReRAM)器件。在一些示例性实施例中，电阻式存储层130可以具有磁隧道结(MJT)结构，该结构包括：包括磁性物质的两个电极；以及两个电极之间的电介质，并且在这种情况下，存储器件100可以构成磁性RAM(MRAM)器件。
电极层140可以包括金属、导电金属氮化物、导电金属氧化物或它们的组合。例如，电极层140可以包括W、Ti、Ta、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、TiCSiN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN或它们的组合。
在一个存储单元柱P1中，加热电极层120、电阻式存储层130和电极层140可以与第一绝缘壁116A的侧壁116a-s对齐。鳍部120P、楔形存储部130W和体存储部130B中的每一个可以接触第一绝缘壁116A的侧壁116a-s，并且在第一导线110和第二导线170之间彼此竖直地交叠。第一绝缘间隔物122可以接触加热电极层120的鳍部120P以及电阻式存储层130的楔形存储部130W和体存储部130B。鳍部120P和楔形存储部130W与间隙填充绝缘膜124通过二者之间的第一绝缘间隔物122间隔开。鳍部120P、楔形存储部130W和体存储部130B可以彼此竖直地交叠(例如，沿着在交叠的第一导线110和第二导线170之间延伸的轴而彼此交叠)，如至少图3C所示。第一绝缘间隔物122可以具有：底表面122B，其接触加热电极层120的基部120B；以及顶表面122T，其接触电阻式存储层130的体存储部130B，并且，第一绝缘间隔物122的高度可以由基部120B和体存储部130B限定。
第一绝缘间隔物122可以至少部分地填充加热电极层120的基部120B和鳍部120P之间(例如，至少部分地由加热电极层120的基部120B和鳍部120P限定)的凹角部分C1。第一绝缘间隔物122可以具有倾斜侧壁122S，它们分别接触并覆盖位于两(相对)侧(这两侧之间具有第一绝缘间隔物122)上的两个楔形存储部130W的倾斜侧壁130S。电极层140的顶表面140T和间隙填充绝缘膜124的顶表面124T可以在同一(“共同”)平面上延伸。
多个存储单元柱P1中的每一个可以进一步包括多个堆叠结构，每个堆叠结构包括按照所陈述的顺序堆叠在电极层140上的第一界面层152、选择器件层154、第二界面层156和电极层160，并且绝缘膜162填充多个堆叠结构之间的空间。
第一界面层152和第二界面层156中的每一个可以包括导电材料，例如碳(C)。在一些示例性实施例中，可以省略第一界面层152和第二界面层156。选择器件层154可以对应于图1中所示的选择器件层S。选择器件层154可以包括非晶硫族化物开关材料。选择器件层154可以包括如下材料层：该材料层被配置为具有根据施加到选择器件层154两端的电压的幅度而变化的电阻。例如，选择器件层154可以包括双向阈值开关(OTS)材料。OTS材料可以包括硫族化物开关材料。在一些示例性实施例中，选择器件层154可以包括Si、Te、As、Ge、In或它们的组合。选择器件层154可以进一步包括氮原子(N)。构成选择器件层154的材料不限于上述示例，并且选择器件层154可以包括被配置为起到对器件进行选择的作用的各种材料层。电极层160的描述与电极层140的描述基本上相同。绝缘膜162可以包括氧化物膜、氮化物膜或它们的组合。
在参照图2至图3E描述的存储器件100中，加热电极层120中包括的鳍部120P的顶部接触表面120T接触电阻式存储层130中包括的楔形存储部130W的底部接触表面130C，由此可以使加热电极层120和电阻式存储层130之间的接触面积最小化，并且当通过加热电极层120施加电流时可以提高加热效率。因此，在交叉点堆叠结构存储器件中，即使由于对高集成度的需求而减小了构成存储器件的组件的尺寸，也能够通过减小复位电流来使功耗最小化，并且通过提高开关操作时的加热效率可以提高可靠性。因此，可以提高包括交叉点堆叠结构存储器件的设备(包括电子设备)的功能。
图4示出了根据一些示例性实施例的存储器件的截面图。
参照图4，存储器件100A具有与图3A和图3B中所示的存储器件100基本上相同的构造。然而，在存储器件100A的多个存储单元柱P1A中，多个堆叠结构以及填充该多个堆叠结构之间的空间的绝缘膜162布置在多条第一导线110与多个加热电极层120之间，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序(“依次”)堆叠。因此，多个存储单元柱P1A中的每一个可以具有如下结构：在该结构中，第一界面层152接触第一导线110并且电极层140接触第二导线170。
图5A和图5B是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图5A示出了主要组件的截面图，它们分别对应于沿着图2的线A-A’、B1-B1’和B2-B2’截取的截面。图5B是图5A的虚线区域200X的放大截面图。
参照图5A和图5B，存储器件200具有与图3A和图3B中所示的存储器件100基本上相同的构造。然而，在存储器件200中，多个第一绝缘壁216A具有面向多个存储单元柱P2的倾斜侧壁SW。多个第一绝缘壁216A中的每一个在X方向上的宽度可以随着与衬底102的距离的减小而增加。在多个存储单元柱P2中，加热电极层220、电阻式存储层230和电极层240可以接触第一绝缘壁216A的倾斜侧壁SW以与该倾斜侧壁SW对齐，并且可以彼此竖直地交叠。
图5C是加热电极层220的示意性透视图，并且图5D是电阻式存储层230的示意性透视图。
参照图5A至图5D，加热电极层220、电阻式存储层230和电极层240可以分别具有与参照图3A至图3E描述的加热电极层120、电阻式存储层130和电极层140基本上相同的构造。然而，加热电极层220包括：基部220B，其平行于或基本上平行于多条第一导线110延伸；以及两个倾斜的鳍部220P，每个倾斜的鳍部220P沿第一绝缘壁216A的倾斜侧壁SW在远离衬底102的方向上延伸。基部220B与倾斜的鳍部220P之间的夹角θ21可以是钝角。在存储器件200中，一个加热电极层220可以被两个存储单元柱P2共享。
电阻式存储层230包括：楔形存储部230W，其具有面向彼此相反的方向的两个倾斜侧壁230S1和230S2(分别为第一侧壁和第二侧壁)，从而具有随着与加热电极层220的距离的减小而逐渐减小的宽度；以及体存储部230B，其一体地连接到楔形存储部230W并且具有比楔形存储部230W的最大宽度大的宽度。楔形存储部230W具有在该楔形存储部230W中距离体存储部230B最远的底部接触表面230C。底部接触表面230C可以接触加热电极层220的鳍部220P中距离第一导线110最远的顶部接触表面220T(“远端”)。鳍部220P、楔形存储部230W和体存储部230B可以彼此竖直地交叠。
楔形存储部230W的两个倾斜侧壁230S1和230S2与平行于衬底102主表面(X-Y平面)的水平面之间的夹角θ22和θ23可以分别为锐角。再次声明，第一侧壁230S1与基本上平行于衬底主表面的水平面230X之间的第一夹角θ22为锐角，并且第二侧壁230S2与水平面230X之间的第二夹角θ23也为锐角。侧壁230S1与该水平面之间的夹角θ22可以与侧壁230S2与该水平面之间的夹角θ23相同或不同。在一些示例性实施例中，夹角θ22和θ23中的一个或多个可以是钝角。
在存储器件200中，加热电极层220、电阻式存储层230、电极层240、第一绝缘壁216A和第二绝缘壁216B的描述基本上与参照图3A至图3C对加热电极层120、电阻式存储层130、电极层140、第一绝缘壁116A和第二绝缘壁116B做出的描述相同。
图6示出了根据一些示例性实施例的存储器件的截面图。
参照图6，存储器件200A具有与图5A中所示的存储器件200基本上相同的构造。然而，存储器件200A包括多个第二绝缘壁216C，其限定了多个存储单元柱P2A在第二方向(Y方向)上的宽度。如图6所示，多个第二绝缘壁216C中的每一个可以具有倾斜侧壁，从而在第二方向(Y方向)上的宽度随着与衬底102的距离的增加而增加。因此，在第二方向(Y方向)上，加热电极层220、电阻式存储层230和电极层240中的每一个的宽度可以随着与衬底102的距离的减小而逐渐增加。多个第二绝缘壁216C的描述与参照图3A至图3C对多个第二绝缘壁116B做出的描述基本上相同。
图7A至图7C是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图7A示出了主要组件的截面图，其对应于分别沿着图2的线A-A’、B1-B1’和B2-B2’截取的截面。图7B是图7A的虚线区域300X的放大截面图。图7C是图7A的存储器件的电阻式存储层的示意性透视图。
参照图7A和图7B，存储器件300具有与图5A和图5B中所示的存储器件200基本上相同的构造。然而，在存储器件300中，多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部可以具有倾斜侧壁216S。另外，间隙填充绝缘膜124的上部可以具有倾斜侧壁124S。
多个存储单元柱P3中的每一个包括按照所陈述的顺序堆叠在加热电极层220上的电阻式存储层330和电极层340。电阻式存储层330和电极层340中的每一个可以与倾斜侧壁216S和倾斜侧壁124S接触并对齐，并且在X方向和Y方向上的宽度可以随着与衬底102的距离的增加而逐渐增加。
加热电极层220具有与参照图5A至图5C描述的相同的构造。电阻式存储层330和电极层340可以分别具有与已经参照图3A至图3E描述的电阻式存储层130和电极层140基本上相同的构造。然而，电阻式存储层330和电极层340中的每一个在X方向和Y方向上的宽度可以随着与加热电极层220的距离的减小而逐渐减小。
图7C是电阻式存储层330的示意性透视图。
参照图7A至图7C，电阻式存储层330可以包括：楔形存储部330W，其具有两个倾斜侧壁330S1和330S2；以及体存储部330B，其一体连接到楔形存储部330W并且具有比楔形存储部330W的最大宽度大的宽度。楔形存储部330W具有底部接触表面330C，其在楔形存储部330W中距离体存储部330B最远。底部接触表面330C可以接触加热电极层220的鳍部220P中包括的顶部接触表面220T(参见图5C)。加热电极层220的鳍部220P以及电阻式存储层330的楔形存储部330W和体存储部分330B可以彼此竖直地交叠。
楔形存储部330W的两个倾斜侧壁330S1和330S2与平行于或基本上平行于衬底102主表面(X-Y平面)的水平面330X之间的夹角θ32和θ33可以分别为锐角。在一些示例性实施例中，侧壁330S1与该水平面之间的夹角θ32可以与侧壁330S2与该水平面之间的夹角θ33相同或不同。体存储部330B可以包括倾斜侧壁BS3，并且因此体存储部330B的宽度可以随着与楔形存储部330W的距离的增加而成比例地连续增加，如至少图7A至图7C所示。
在存储器件300中，电阻式存储层330和电极层340的描述与参照图3A至图3C对电阻式存储层130和电极层140做出的描述基本上相同。
图8A和图8B是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图8A示出了主要组件的截面图，其分别对应于沿着图2的线A-A’、B1-B1’和B2-B2’截取的截面。图8B是图8A的虚线区域400X的放大截面图。
参照图8A和图8B，存储器件400具有与图5A和图5B中所示的存储器件200基本上相同的构造。然而，在存储器件400中，多个第一绝缘壁216A之间的每个空间中的加热电极层220包括彼此间隔开的一对分离的加热电极层220R1和220R2，并且多个第一绝缘壁216A之间的每个空间中的绝缘间隔物122包括一对分离的绝缘间隔物122SP。一对加热电极层220R1和220R2中的每一个构成不同的存储单元柱P4。
接触第一导线110的间隙填充绝缘膜124布置在一对分离的加热电极层220R1和220R2之间。分离的绝缘间隔物122SP分别布置在分离的加热电极层220R1与间隙填充绝缘膜124之间以及分离的加热电极层220R2与间隙填充绝缘膜124之间。分离的绝缘间隔物122SP中的一个接触一对分离的加热电极层220R1和220R2中的一个，并且也接触电阻式存储层230的楔形存储部230W和体存储部230B。分离的绝缘间隔物122SP的描述与参照图3A至图3C对第一绝缘间隔物122做出的描述基本上相同。
图9A和图9B是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图9A示出了对应于沿着图2的线A-A’截取的截面的截面图以及分别沿着上述A-A’线截面图中由9Y1和9Y2标记的线截取的Y-方向截面图。图9B是图9A的虚线区域500X的放大截面图。
参照图9A和图9B，存储器件500具有与图5A和图5B中所示的存储器件200基本上相同的构造。然而，在存储器件500中，多个存储单元柱P5中的每一个包括覆盖第一绝缘壁216A的倾斜侧壁SW的第一绝缘间隔物512以及按照所陈述的顺序堆叠在第一导线110上的加热电极层520、电阻式存储层530和电极层540。加热电极层520包括基部520B和鳍部520P。电阻式存储层530包括楔形存储部530W和体存储部530B。楔形存储部530W接触鳍部520P。鳍部520P和楔形存储部530W与第一绝缘壁216A间隔开，第一绝缘间隔物512位于鳍部520P和楔形存储部530W这二者与第一绝缘壁216A之间。体存储部530B接触第一绝缘壁216A。鳍部520P和楔形存储部530W接触间隙填充绝缘膜124。鳍部520P、楔形存储部530W和体存储部530B可以在第一导线110和第二导线170之间彼此竖直地交叠。
多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部可以具有倾斜侧壁216S。另外，间隙填充绝缘膜124的上部可以具有倾斜侧壁124S。电阻式存储层530和电极层540中的每一个可以与倾斜侧壁216S和倾斜侧壁124S接触并对齐，并且在X方向和Y方向上的宽度可以随着与衬底102的距离的增加逐渐增加。
如至少图9B所示，第一绝缘间隔物512可以包括：第一部分512-1，其覆盖鳍部520P的两个侧壁中面向与基部520B相反的方向的侧壁；以及第二部分512-2，其覆盖楔形存储部530W。第一绝缘间隔物512具有接触第一导线110的底表面512B和接触体存储部530B的顶表面512T，并且第一绝缘间隔物512的高度可以由第一导线110和体存储部530B限定。
第一绝缘间隔物512、加热电极层520、电阻式存储层530和电极层540的描述分别与参照图3A至图3C对第一绝缘间隔物122、加热电极层120、电阻式存储层130和电极层140做出的描述基本上相同。
图10A和图10B是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图10A示出了与沿着图2的线A-A’截取的截面相对应的截面图以及分别沿着上述A-A’线截面图中由10Y1和10Y2标记的线截取的Y方向的截面图。图10B是图10A的虚线区域600X的放大截面图。
参照图10A和图10B，存储器件600具有与图5A和图5B中所示的存储器件200基本上相同的构造。然而，在存储器件600中，多个存储单元柱P6中每一个包括：第一绝缘间隔物612，其覆盖第一绝缘壁216A的倾斜侧壁SW；第二绝缘间隔物614，其围绕间隙填充绝缘膜124的下部；以及加热电极层620、电阻式存储层630和电极层640，它们按照所陈述的顺序堆叠在第一导线110上。
加热电极层620包括基部620B和鳍部620P。电阻式存储层630包括楔形存储部630W和体存储部630B。楔形存储部630W接触鳍部620P。鳍部620P和楔形存储部630W布置在第一绝缘间隔物612和第二绝缘间隔物614之间。鳍部620P和楔形存储部630W通过位于鳍部620P和楔形存储部630W与第一绝缘壁216A之间的第一绝缘间隔物612而与第一绝缘壁216A间隔开，并且通过位于鳍部620P和楔形存储部630W与间隙填充绝缘膜124之间的第二绝缘间隔物614而与间隙填充绝缘膜124间隔开。第一绝缘间隔物612具有面向电阻式存储层630的楔形存储部630W的倾斜侧壁612S，并且第二绝缘间隔物614具有面向楔形存储部630W的倾斜侧壁614S。电阻式存储层630的体存储部630B接触第一绝缘壁216A和间隙填充绝缘膜124。鳍部620P、楔形存储部630W和体存储部630B可以彼此竖直地交叠。
电阻式存储层630和电极层640可以与多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的倾斜侧壁216S以及间隙填充绝缘膜124的倾斜侧壁124S接触并对齐，并且在X方向和Y方向上的宽度可以随着与衬底102的距离的增加而逐渐增加。
第一绝缘间隔物612可以具有接触第一导线110的底表面612B以及接触体存储部630B的顶表面612T。第一绝缘间隔物612的高度可以由第一导线110和体存储部630B限定。第一绝缘间隔物612和第二绝缘间隔物614可以通过二者之间的鳍部620P而彼此间隔开。第二绝缘间隔物614可以具有接触基部620B的底表面614B以及接触体存储部630B的顶表面614T。第二绝缘间隔物614的高度可以由基部620B和体存储部630B限定。第一绝缘间隔物612和第二绝缘间隔物614中的每一个可以包括氧化硅膜，但不限于此。
加热电极层620、电阻式存储层630和电极层640的描述分别与参照图3A至图3C对加热电极层120、电阻式存储层130和电极层140做出的描述基本上相同。
图11是根据一些示例性实施例的存储器件的透视图。
参照图11，存储器件700可以包括在衬底102上的：在第一方向(X方向)上彼此平行地延伸的多条下字线710；在第二方向(Y方向)上彼此平行地延伸的多条公共位线720；以及在第一方向(X方向)上彼此平行地延伸的多条上字线730。多条下字线710和多条公共位线720可以分别对应于图3A和图3B中示出的多条第一导线110和多条第二导线170。
多个第一存储单元MC1可以分别布置在多条下字线710和多条公共位线720之间的多个交叉点处。多个第二存储单元MC2可以分别布置在多条公共位线720和多条上字线730之间的多个交叉点处。
多个第一存储单元MC1和多个第二存储单元MC2中的每一个可以包括参照图5A和图5B描述的存储单元柱P2。
在存储器件700中，多个第一存储单元MC1和多个第二存储单元MC2可以通过相对于彼此执行90°旋转而整体上彼此一致。多个第二存储单元MC2相对于多个第一存储单元MC1的旋转角度不限于图11中所示的示例，而是可以根据需要进行各种选择。
尽管图11示出了多个第一存储单元MC1和多个第二存储单元MC2中的每一个包括图5A和图5B中所示的存储单元柱P2，但本发明构思不限于此。例如，多个第一存储单元MC1和多个第二存储单元MC2中的每一个可以包括选自存储单元柱P1、P2、P3、P4、P5和P6中的存储单元柱以及在不脱离本发明构思的精神和范围的情况下对其做出修改和改变的结构。
图12A和图12B是示出了根据一些示例性实施例的存储器件的示意图，并且具体地，图12A是示出了根据一些示例性实施例的存储器件800的主要组件的透视图，并且图12B示出了沿着图12A的线A-A’截取的主要组件的截面图。在图12A和图12B中，与图5A和图5B中相同的附图标记表示相同的元件，并且将省略它们的描述。
参照图12A和图12B，存储器件800包括在衬底102上的驱动电路区域810，并且具有存储单元在外围电路上(cell-on-peri，即COP)结构，在该结构中存储单元被布置在驱动电路区域810的上方。
更详细地，存储器件800包括：位于衬底102上方第一水平高度的驱动电路区域810；以及多个第一存储单元MC1和多个第二存储单元MC2，它们位于衬底102上方比第一水平高度高的水平高度。
驱动电路区域810可以是布置有用于驱动多个第一存储单元MC1和多个第二存储单元MC2的外围电路或驱动电路的区域。布置在驱动电路区域810中的外围电路可以是被配置为高速处理数据的电路，该数据被输入/输出以驱动多个第一存储单元MC1和多个第二存储单元MC2。在一些示例性实施例中，外围电路可以包括页面缓冲器(page buffer)、锁存电路、缓存电路、列解码器、读出放大器、数据输入/输出电路、行解码器等。
如图12B所示，可以通过器件隔离膜103在衬底102中限定有源区AC。构成驱动电路区域810的多个晶体管TR可以形成在衬底102的有源区AC上。多个晶体管TR中的每一个可以包括栅极G、栅极绝缘膜GD和源/漏区SD。绝缘间隔物806可以覆盖栅极G的两个侧壁，并且可以在栅极G和绝缘间隔物806上形成蚀刻停止膜808。蚀刻停止膜808可以包括绝缘材料，例如氮化硅、氮氧化硅等。多个层间电介质812A、812B和812C可以按照所陈述的顺序堆叠在蚀刻停止膜808上。多个层间电介质812A、812B和812C可以包括氧化硅、氮化硅、氮氧化硅等。
驱动电路区域810包括电连接到多个晶体管TR的多层布线结构814。多层布线结构814的结构可以通过多个层间电介质812A、812B和812C彼此绝缘。多层布线结构814可以包括第一接触816A、第一布线层818A、第二接触816B和第二布线层818B，它们按照所陈述的顺序堆叠在衬底102上并且彼此电连接。第一布线层818A和第二布线层818B中的每一个可以包括金属、导电金属氮化物、金属硅化物或它们的组合。尽管图12A和图12B中所示的多层布线结构814为包括第一布线层818A和第二布线层818B的双层布线结构，但本发明构思不限于此。例如，根据驱动电路区域810的布局以及栅极G的种类和布置，多层布线结构814可以包括三层或更多层。
层间电介质104可以形成在多个层间电介质812A、812B和812C上。尽管未示出，但是将多个第一存储单元MC1和多个第二存储单元MC2连接到驱动电路区域810的布线结构可以穿过层间电介质104来布置。
在存储器件800中，由于多个第一存储单元MC1和多个第二存储单元MC2布置在驱动电路区域810的上方，所以可以进一步提高存储器件800的集成度。
接下来，将详细描述根据一些示例性实施例的制造存储器件的方法。
图13A至图13N是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图13A至图13N来描述制造图3A至图3B中所示的存储器件100的示例性方法。图13A至图13N示出了根据工艺顺序的主要组件的截面图，它们对应于分别沿着图3A的线A-A’，B1-B1’和B2-B2’截取的截面。
参照图13A，在衬底102上形成层间电介质104，并且在层间电介质104上形成多条第一导线110和多个第一绝缘图案112，多个第一绝缘图案112使多条第一导线110彼此绝缘。多条第一导线110可以沿一个方向(例如X方向)延伸。
参照图13B，在多条第一导线110和多个第一绝缘图案112上形成多个第一绝缘壁116A。
多个第一绝缘壁116A可以沿Y方向彼此平行地延伸。多个第一绝缘壁116A中每个第一绝缘壁116A的两个侧壁可以大致在竖直方向(Z方向)上延伸。多个第一绝缘壁116A可以包括氮化物膜或氧化物膜。例如，多个第一绝缘壁116A可以包括氮化硅膜。
多个第一绝缘壁116A中的每一个可以具有在X方向上的第一宽度W1，并且可以彼此间隔第一间隙G1。第一间隙G1的宽度可以是第一宽度W1的大约3倍。第一间隙G1可以提供填充空间，该填充空间被形成多个存储单元柱P1(参见图3A至图3C)所需的材料填充。多条第一导线110和多个第一绝缘图案112可以通过第一间隙G1暴露在多个第一绝缘壁116A之间。第一间隙G1可以被称为填充空间。
参照图13C，形成初始加热电极层120L和第一绝缘间隔物层122L，以共形地覆盖多个第一绝缘壁116A、多条第一导线110和多个第一绝缘图案112中的每一个的暴露表面，随后在第一绝缘间隔物层122L上形成初始间隙填充绝缘膜124L，该初始间隙填充绝缘膜124L填充了多个第一绝缘壁116A之间的空间，使得初始加热电极层120L共形地覆盖多个第一绝缘壁116A和第一导线110，并且第一绝缘间隔物层122L和初始间隙填充绝缘膜124L依次覆盖初始加热电极层120L。
初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L的构成材料的描述分别与参照图3A至图3C对加热电极层120、第一绝缘间隔物122和间隙填充绝缘膜124的构成材料做出的描述相同。第一绝缘间隔物层122L和初始间隙填充绝缘膜124L可以包括具有彼此不同的蚀刻选择性的材料。例如，第一绝缘间隔物层122L可以包括氧化硅膜，而初始间隙填充绝缘膜124L可以包括氮化硅膜。
参照图13D，将多个第一绝缘壁116A上的不必要部分去除，以暴露多个第一绝缘壁116A中的每一个的顶表面，由此初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L可以仅保留在多个第一绝缘壁116A之间。在去除不必要部分的过程中，多个第一绝缘壁116A、初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L中每一个的厚度可以减小。为了去除不必要部分，可以执行化学机械抛光(CMP)或回蚀工艺。
参照图13E，形成多个掩模图案M1，并且通过使用该多个掩模图案M1作为蚀刻掩模来蚀刻图13D的结果产物，从而形成多个具有线形状并且包括多个第一绝缘壁116A、初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L的堆叠结构。通过多个堆叠结构之间的线空间LS1可以暴露多个第一绝缘图案112。
类似于多条第一导线110，多个掩模图案M1可以包括在X方向上彼此平行地延伸的多个线图案。多个掩模图案M1可以包括多晶硅，但不限于此。
参照图13F，从图13E的结果产物去除多个掩模图案M1，随后形成多个第二绝缘壁116B，其填充多个堆叠结构之间的线空间LS1。多个第二绝缘壁116B中每个第二绝缘壁116B的两个侧壁可以大致在竖直方向(Z方向)上延伸。为了形成多个第二绝缘壁116B，在图13E的结果产物上形成具有足以填充多个线空间LS1的厚度的绝缘膜，随后通过CMP或回蚀去除绝缘膜的不必要部分，从而暴露多个第一绝缘壁116A、初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L的顶表面。在去除绝缘膜的不必要部分的过程中，多个第一绝缘壁116A、初始加热电极层120L、第一绝缘间隔物层122L和初始间隙填充绝缘膜124L的高度可能降低。
多个第二绝缘壁116B中的每一个可以具有在Y方向上的第二宽度W2，并且可以彼此间隔开第二间隙G2。第二间隙G2的宽度可以对应于沿Y方向的初始加热电极层120L的宽度。
参照图13G，执行第一蚀刻工艺，在该第一蚀刻工艺中，选择性地蚀刻图13F的结果产物的第一绝缘间隔物层122L上部达一定厚度，从而降低第一绝缘间隔物层122L的高度，以形成如图13G中所示的降低的绝缘间隔物层122L。
可以通过使用第一绝缘壁116A、第二绝缘壁116B、初始加热电极层120L和初始间隙填充绝缘膜124L的蚀刻选择性与第一绝缘间隔物层122L的蚀刻选择性之间的差异来执行第一蚀刻工艺。当第一绝缘间隔物层122L包括氧化硅膜时，第一蚀刻工艺可以包括使用稀释的HF(DHF)溶液的湿法蚀刻工艺。
在第一蚀刻工艺过程中调整第一绝缘间隔物层122L的高度，由此可以确定在后续工艺中形成的电阻式存储层130和电极层140的高度。
参照图13H，执行第二蚀刻工艺，在该第二蚀刻工艺中，选择性地蚀刻图13G的结果产物的初始加热电极层120L的上部，从而形成具有顶部接触表面120T的加热电极层120，所述顶部接触表面120T位于比第一绝缘间隔物层122L的顶表面122T低的水平高度。在第二蚀刻工艺过程中，暴露于第二蚀刻工艺的蚀刻气氛的(降低的)第一绝缘间隔物层122L的一部分与初始加热电极层120L的上部一起被去除，由此由第一绝缘间隔物层122L形成具有倾斜侧壁122S的第一绝缘间隔物122。
可以通过使用第一绝缘间隔物层122L和初始加热电极层120L之间的蚀刻选择性的差异来执行第二蚀刻工艺。在一些示例性实施例中，当初始加热电极层120L包括TiN时，第二蚀刻工艺可以包括使用包含NH4OH、H2O2和H2O的SC1蚀刻剂的湿法蚀刻工艺。如图13H所示，在第二蚀刻工艺之后，加热电极层120的鳍部120P中远离第一导线110的表面(例如，顶部接触表面120T)由至少部分地由填充空间中的倾斜侧壁122S限定的空间暴露。
参照图13I，在加热电极层120上形成初始电阻式存储层130L，初始电阻式存储层130L覆盖多个第一绝缘壁116A和多个第二绝缘壁116B，同时填充由第一绝缘间隔物122、多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间。再次声明，初始电阻式存储层130L可以形成在至少部分由加热电极层120、第一绝缘间隔物122的倾斜侧壁122S、成对的第一绝缘壁116A和第一间隙G1中的间隙填充绝缘膜124限定的区域中。初始电阻式存储层130L可以包括构成电阻式存储层130的材料。
在形成初始电阻式存储层130L时，即使当加热电极层120具有非常小的厚度时，但是由于由第一绝缘间隔物122、多个第一绝缘壁116A和多个第二绝缘壁116B限定的相对窄的空间因为倾斜侧壁122S而向着远离加热电极层120的顶表面的方向逐渐变宽，所以构成初始电阻式存储层130L的材料可以稳定地填充直接位于加热电极层120的顶表面上方的空间而不会引起诸如空隙等的填充缺陷。因此，即使当加热电极层120具有非常小的厚度时，通过倾斜侧壁122S在加热电极层120上设置了有利于填充工艺的孔结构，从而可以容易地执行用于形成与加热电极层120的顶表面相接触的初始电阻式存储层130L的沉积工艺。
参照图13J，将图13I的结果产物的初始电阻式存储层130L的上部去除，从而形成电阻式存储层130，该电阻式存储层130具有的顶表面130T位于比多个第一绝缘壁116A和多个第二绝缘壁116B中的每一个的顶表面低的水平高度。在电阻式存储层130上可以保留由多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间。
参照图13K，在电阻式存储层130上形成电极层140并且使该电极层140填充由多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间。
为了形成电极层140，将形成电极层140所需的导电材料沉积到足以填充由多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间的厚度，随后平坦化所获得的结果产物，从而暴露多个第一绝缘壁116A和多个第二绝缘壁116B中的每一个的顶表面。
参照图13L，在形成有电极层140的结果产物上按照所陈述的顺序形成初始第一界面层152L、初始选择器件层154L、初始第二界面层156L和初始电极层160L。
参照图13M，通过对初始第一界面层152L、初始选择器件层154L、初始第二界面层156L和初始电极层160L进行图案化来形成多个堆叠结构，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠；并且然后，在多个堆叠结构之间的空间形成并填充绝缘膜162。多个堆叠结构可以在与多个存储单元MC(参见图2)相对应的位置处一个接一个地分别布置在多个电极层140上，并且因此可以在平面图中以矩阵形式布置。
参照图13N，在图13M的结果产物上形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件100。
根据已经参照图13A至图13N描述的制造存储器件100的方法，为了通过减小存储器件100中的复位电流来使功耗最小化，在将加热电极层120形成为非常小的厚度并且形成以最小接触面积与加热电极层120接触的电阻式存储层130的楔形存储部130W(参见图3E)时，由于到达加热电极层120顶表面的空间的宽度因倾斜侧壁122S而沿着远离加热电极层120的方向增加，因此可以稳定地并容易地执行用于在由多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间中形成电阻式存储层130的楔形存储部130W的沉积工艺。因此，在由于高度集成和按比例缩小而高度微细化(micronized)的存储器件100的存储单元MC中，容易实现具有极小厚度的加热电极层120与电阻式存储层130的楔形存储部130W(参见图3E)接触的结构，从而可以容易地制造被构造为使功耗最小化的存储器件100。如至少图13N所示，楔形存储部130W的宽度至少部分地由与楔形存储部130W接触的倾斜侧壁122S限定。
到此为止，虽然已经参照图13A至图13N描述了制造图3A至图3E中所示的存储器件100的方法，但是通过使用参照图13A至图13N描述的工艺或者通过使用在不脱离本发明构思的精神和范围的情况下修改和调整这些工艺所得到的各种方法，可以制造图4至图12B中所示的存储器件100A、200、200A、300、400、500、600、700和800以及具有修改和调整这些存储器件所得到的各种结构的存储器件。
例如，为了制造图4中所示的存储器件100A，以与参照图13A描述的相同方式形成多条第一导线110和多个第一绝缘图案112，随后执行参照图13L和图13M描述的工艺，从而可以在多条第一导线110上直接形成多个堆叠结构以及填充多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，执行参照图13B至图13K描述的工艺，从而可以在由多个第一绝缘壁116A和多个第二绝缘壁116B限定的空间中，在多个堆叠结构上形成包括按照所陈述的顺序堆叠的加热电极层120、电阻式存储层130和电极层140的结构。接下来，可以以与参照图13N描述的相同方式，形成直接连接到多个电极层140的多条第二导线170以及使多条第二导线170彼此绝缘的多个第二绝缘图案172。
图14A至图14F是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图14A至图14F来描述制造图5A中所示的存储器件200的示例性方法。图14A至图14F根据工艺顺序示出了主要组件的截面图，它们对应于沿着图3A的线A-A’截取的截面。
参照图14A，以与参照图13A描述的相同方式，在衬底102上的层间电介质104上形成多条第一导线110和多个第一绝缘图案112，随后以与参照图13B描述的相似方式在多条第一导线110和多个第一绝缘图案112上形成多个第一绝缘壁216A。多个第一绝缘壁216A具有与图13B中所示的多个第一绝缘壁116A基本上相同的构造，除了多个第一绝缘壁216A具有倾斜侧壁SW之外。具有倾斜侧壁SW的多个第一绝缘壁216A中的每一个在X方向上的宽度可以随着与衬底102的距离的减小而增加。
参照图14B，以与参照图13C至图13F描述的相似方式，在多个第一绝缘壁216A之间的空间中形成初始加热电极层220L、第一绝缘间隔物层122L和间隙填充绝缘膜124。初始加热电极层220L可以具有与图13F中所示的初始加热电极层120L基本上相同的构造，除了初始加热电极层220L包括：基部220B；以及倾斜的鳍部220P，它们从基部220B的两端沿倾斜侧壁SW在远离衬底102的方向上延伸。
参照图14C，以与参照图13G描述的方式相似的方式，执行第一蚀刻工艺，在该第一蚀刻工艺中，选择性地蚀刻图14B的结果产物的第一绝缘间隔物层122L的上部达一定厚度，从而降低第一绝缘间隔物层122L的高度，以形成如图14C中所示的降低的绝缘间隔物层122L。
参照图14D，以与参照图13H描述的方式相似的方式，执行第二蚀刻工艺，在该第二蚀刻工艺中，选择性地蚀刻图14C的结果产物的初始加热电极层220L的上部，从而形成加热电极层220，加热电极层220的顶表面位于比第一绝缘间隔物层122L的顶表面低的水平高度。在用于形成加热电极层220的第二蚀刻工艺过程中，将暴露于第二蚀刻工艺的蚀刻气氛的第一绝缘隔离件层122L的一部分以及初始加热电极层220L的上部一起去除，从而从第一绝缘间隔物层122L形成具有倾斜侧壁122S的第一绝缘间隔物122。
参照图14E，以与已经参照图13I至图13K描述的形成电阻式存储层130和电极层140的方法相似的方式，在加热电极层220上形成电阻式存储层230和电极层240。
参照图14F，以与参照图13L和图13M描述的方式相同的方式，形成多个堆叠结构以及填充该多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，以与参照图13N描述的方式相同的方式，形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件200。
根据已经参照图14A至图14F描述的制造存储器件200的方法，为了通过减小存储器件200中的复位电流来使功耗最小化，在将加热电极层220形成为非常小的厚度并且形成以最小接触面积与加热电极层220接触的电阻式存储层230的楔形存储部230W(参见图5D)时，由于到达加热电极层220顶表面的空间因倾斜侧壁122S而沿着远离加热电极层220的方向逐渐变宽，因此可以稳定地并容易地执行用于形成电阻式存储层230的楔形存储部230W的沉积工艺。因此，可以容易地制造如下存储器件200：该存储器件200包括具有非常小厚度的加热电极层220和电阻式存储层230的楔形存储部230W(参见图5D)以便最小化存储器件200的功耗。
为了制造图6中所示的存储器件200A，可以使用参照图14A至图14F所述的方法。然而，在获得图14B的结果产物时，与参照图13E描述的工艺类似，可以通过使用多个掩模图案M1作为蚀刻掩模来蚀刻多个第一绝缘壁216A以及填充该多个第一绝缘壁216A之间的空间的初始加热电极层220L、第一绝缘间隔物层122L和间隙填充绝缘膜124。这里，多个包括初始加热电极层220L、第一绝缘间隔物层122L和间隙填充绝缘膜124的堆叠结构可以具有倾斜侧壁，并且从而在Y方向上的宽度随着与衬底102距离的减小而增加。接下来，与已经参照图13F描述的形成多个第二绝缘壁116B的方法相似，可以形成多个第二绝缘壁216C(参见图6)。多个第二绝缘壁216C在Y方向上的宽度可以随着与衬底102距离的减小而减小。接下来，可以执行参照图14C至图14F描述的工艺。
图15A至图15C是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图15A至图15C来描述制造图7A中所示的存储器件300的示例性方法。图15A至图15C按照工艺顺序示出了主要组件的截面图，它们对应于沿着图3A的线A-A’截取的截面。
参照图15A，通过执行参照图14A至图14D描述的工艺来形成顶部接触表面220T的水平高度低于第一绝缘间隔物层122L的顶表面122T的水平高度的加热电极层220以及具有倾斜侧壁122S的第一绝缘间隔物122，随后执行第三蚀刻工艺，该第三蚀刻工艺用于选择性蚀刻间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B(参见图7A)中的每一个的暴露表面，从而随着与衬底102的距离的增加而增加加热电极层220上方的空间在X方向和Y方向上的宽度，该空间由间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B限定。
在图15A中，在第三蚀刻工艺之前，多个第一绝缘壁216A和间隙填充绝缘膜124的形状由虚线标记。在第三蚀刻工艺之后，多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部可以具有倾斜侧壁216S。另外，间隙填充绝缘膜124的上部可以具有倾斜侧壁124S。因此，基于第三蚀刻工艺(在该第三蚀刻工艺中，第一绝缘壁216A、第二绝缘壁216B以及间隙填充绝缘膜124的暴露表面被蚀刻)的执行，可以在形成第一绝缘间隔物122之后并且在形成电阻式存储层130之前，形成倾斜侧壁216S、124S。
可以通过使用加热电极层220和第一绝缘间隔物122的蚀刻选择性与间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B的蚀刻选择性之间的差异，来执行第三蚀刻工艺。例如，在加热电极层220包括TiN、第一绝缘间隔物122包括氧化硅膜并且间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B包括氮化硅膜的情况下，第三蚀刻工艺可以包括使用氟化碳(例如CF4气体)的干法蚀刻工艺。干法蚀刻工艺可以包括诸如感应耦合式等离子体(ICP)蚀刻、变压器耦合式等离子体(TCP)蚀刻、电子回旋共振(ECR)等离子体蚀刻、反应离子蚀刻(RIE)等的工艺。
参照图15B，以与已经参照图13I至图13K描述的形成电阻式存储层130和电极层140的方法相似的方式，在加热电极层220上形成电阻式存储层330和电极层340。电阻式存储层330和电极层340中的每一个在X方向和Y方向上的宽度可以随着与衬底102距离的增加而增加。
参照图15C，以与参照图13L和13M描述的相同的方式，形成多个堆叠结构以及填充在该多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，以与参照图13N描述的相同的方式，形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件300。
根据已经参照图15A至图15C描述的制造存储器件300的方法，为了通过减小存储器件300中的复位电流来使功耗最小化，在将加热电极层220形成为非常小的厚度并且形成以最小接触面积与加热电极层220接触的电阻式存储层330的楔形存储部330W(参见图7C)，由于到达加热电极层220顶表面的相对窄的空间因倾斜侧壁122S而逐渐变宽，因此可以稳定地并容易地执行用于形成电阻式存储层330的楔形存储部330W的沉积工艺。另外，由于多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部的倾斜侧壁216S以及间隙填充绝缘膜124的上部的倾斜侧壁124S，因此可以稳定地并容易地执行用于形成电阻式存储层330和电极层340的沉积工艺。因此，可以容易地制造具有被构造为使功耗最小化和提高可靠性的结构的存储器件300。
图16A至图16F是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图16A至图16F来描述制造图8A中所示的存储器件400的示例性方法。图16A至图16F按照工艺顺序示出了主要组件的截面图，它们对应于沿着图3A的线A-A’截取的截面。
参照图16A，以与参照图14A描述的相同的方式，在衬底102上的层间电介质104上形成多条第一导线110和多个第一绝缘图案112，随后形成多个第一绝缘壁216A。接下来，形成初始加热电极层120L和第一绝缘间隔物层122L，并且该初始加热电极层120L和第一绝缘间隔物层122L共形地覆盖多个第一绝缘壁216A和多条第一导线110的暴露表面。
参照图16B，使图16A的结果产物的第一绝缘间隔物层122L经历回蚀刻，从而形成分离的绝缘间隔物122SP，这使得多个第一绝缘壁216A之间的空间中的初始加热电极层120L的一部分被暴露。
参照图16C，通过使用分离的绝缘间隔物122SP和多个第一绝缘壁216A作为蚀刻掩模来蚀刻初始加热电极层120L的暴露部分，从而在多个第一绝缘壁216A之间的每个空间中留下一对分离的初始加热电极层220R，并且暴露在该一对分离的初始加热电极层220R之间的第一导线110。
参照图16D，形成初始间隙填充绝缘膜124L以填充多个第一绝缘壁216A之间的空间。
参照图16E，执行与参照图13D至图13F描述的工艺相似的工艺，从而在多个第一绝缘壁216A之间的每个空间中留下一对分离的初始加热电极层220R、一对分离的绝缘间隔物122SP和间隙填充绝缘膜124。
参照图16F，以与参照图13G描述的方式相似的方式，执行第一蚀刻工艺，在该第一蚀刻工艺中，通过选择性地蚀刻图16E的结果产物的成对的分离的绝缘间隔物122SP的上部达一定厚度，来降低成对的分离的绝缘间隔物122SP的高度。接下来，以与参照图13H描述的方式相似的方式，执行第二蚀刻工艺，在该第二蚀刻工艺中，在通过选择性地蚀刻成对的分离的初始加热电极层220R，来形成包括成对的分离的加热电极层220R1和220R2的加热电极层220的同时，通过去除成对的分离的绝缘间隔物122SP的一部分而为成对的分离的绝缘间隔物122SP形成倾斜侧壁122S，成对的分离的加热电极层220R1和220R2的顶表面的水平高度低于成对的分离的绝缘间隔物122SP的顶表面的水平高度。
接下来，以与参照图13I至图13M描述的相同的方式，在加热电极层220上形成电阻式存储层230和电极层240，随后形成多个堆叠结构以及填充该多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，以与参照图13N描述的相同的方式，形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件400。
根据已经参照图16A至图16F描述的制造存储器件400的方法，稳定地并容易地执行用于形成包括楔形存储部230W(其接触具有极小厚度的加热电极层220)的电阻式存储层230(参见图8B)，从而可以容易地制造被构造为通过减小复位电流来使功耗最小化的存储器件400。
图17A至图17G是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图17A至图17G来描述制造图9A中所示的存储器件500的示例性方法。图17A至图17G按照工艺顺序示出了主要组件的截面图，它们对应于沿着图3A的线A-A’截取的截面。
参照图17A，以与参照图14A描述的相同的方式，在衬底102上的层间电介质104上形成多条第一导线110和多个第一绝缘图案112，随后在多条第一导线110和多个第一绝缘图案112上形成多个第一绝缘壁216A。
形成第一绝缘间隔物512以覆盖多个第一绝缘壁216A的倾斜侧壁SW，随后形成共形地覆盖多个第一绝缘壁216A、多条第一导线110和第一绝缘间隔物512的暴露表面的初始加热电极层520L。接下来，在初始加热电极层520L上形成初始间隙填充绝缘膜124L，并使其填充多个第一绝缘壁216A之间的空间。
第一绝缘间隔物512可以包括与多个第一绝缘壁216A和初始间隙填充绝缘膜124L不同的材料。在一些示例性实施例中，第一绝缘间隔物512可以包括氧化硅膜，并且多个第一绝缘壁216A和初始间隙填充绝缘膜124L可以包括氮化硅膜。
参照图17B，执行与参照图13D至图13F描述的工艺相似的工艺，从而形成这样的结构：在该结构中，第一绝缘间隔物512、初始加热电极层520L和间隙填充绝缘膜124填充多个第一绝缘壁216A之间的空间。
参照图17C，以与参照图13G描述的方式相似的方式，执行第一蚀刻工艺，在该第一蚀刻工艺中，选择性地蚀刻图17B的结果产物的第一绝缘间隔物512的上部达一定厚度，从而降低第一绝缘间隔物512的高度。
参照图17D，以与参照图13H描述的方式相似的方式，执行第二蚀刻工艺，在该第二蚀刻工艺中，选择性地蚀刻图17C的结果产物的初始加热电极层520L的上部，从而形成加热电极层520，该加热电极层520的顶表面的水平高度低于第一绝缘间隔物512的顶表面的水平高度。在第二蚀刻工艺过程中，将暴露于第二蚀刻工艺的蚀刻气氛的第一绝缘间隔物512的一部分连同初始加热电极层520L的上部一起去除，从而为第一绝缘间隔物512形成倾斜侧壁512S。
参照图17E，以与参照图15A描述的方式相似的方式，执行用于选择性地蚀刻间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B(参见图9A)中的每一个的暴露表面的第三蚀刻工艺，从而增加在加热电极层520上方的空间在X方向和Y方向上的宽度，该空间由间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B限定。在第三蚀刻工艺之后，多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部都可以具有倾斜侧壁216S。另外，间隙填充绝缘膜124的上部可以具有倾斜侧壁124S。
参照图17F，以与已经参照图13I至图13K描述的形成电阻式存储层130和电极层140的方法相似的方式，在加热电极层520上形成电阻式存储层530和电极层540。电阻式存储层530和电极层540中的每一个在X方向和Y方向上的宽度可以随着与衬底102距离的增加而增加。
参照图17G，以与参照图13L和图13M描述的相同的方式，形成多个堆叠结构以及填充该多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，以与参照图13N描述的相同的方式，形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件500。
根据已经参照图17A至图17G描述的制造存储器件500的方法，为了通过减小存储器件500中的复位电流来使功耗最小化，在将加热电极层520形成为非常小的厚度并且形成以最小接触面积与加热电极层520接触的电阻式存储层530的楔形存储部530W(参见图9B)时，由于到达加热电极层520顶表面的相对较窄的空间因倾斜侧壁512S而沿着远离加热电极层520的方向逐渐变宽，因此可以稳定地并容易地执行用于形成楔形存储部530W的沉积工艺。另外，由于多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部的倾斜侧壁216S以及间隙填充绝缘膜124的上部的倾斜侧壁124S，可以稳定地并且容易地执行用于形成电阻式存储层530和电极层540的沉积工艺。因此，可以容易地制造其结构被构造为使功耗最小化和提高可靠性的存储器件500。
图18A至图18G是示出了根据一些示例性实施例的制造存储器件的示例性方法的顺序工艺的截面图。将参照图18A至图18G来描述制造图10A中所示的存储器件600的示例性方法。图18A至图18G按照工艺顺序示出了主要组件的截面图，它们对应于沿着图3A的线A-A’截取的截面。
参照图18A，以与参照图14A描述的相同的方式，在衬底102上的层间电介质104上形成多条第一导线110和多个第一绝缘图案112，随后在多条第一导线110和多个第一绝缘图案112上形成多个第一绝缘壁216A。
形成第一绝缘间隔物612以覆盖多个第一绝缘壁216A的倾斜侧壁SW，随后形成共形地覆盖多个第一绝缘壁216A、多条第一导线110和第一绝缘间隔物612的暴露表面的初始加热电极层620L。接下来，形成第二绝缘间隔物614L以共形地覆盖初始加热电极层620L，并且在第二绝缘间隔物层614L上形成初始间隙填充绝缘膜124L并且使其填充多个第一绝缘壁216A之间的空间。
第一绝缘间隔物612和第二绝缘间隔物层614L可以包括与多个第一绝缘壁216A和初始间隙填充绝缘膜124L不同的材料。在一些示例性实施例中，第一绝缘间隔物612和第二绝缘间隔物层614L可以包括氧化硅膜，并且多个第一绝缘壁216A和初始间隙填充绝缘膜124L可以包括氮化硅膜。
参照图18B，执行与参照图13D至图13F描述的那些工艺相似的工艺，从而形成如下结构：在该结构中，第一绝缘间隔物612、初始加热电极层620L、与第二绝缘间隔物层614L的剩余部分相对应的第二绝缘间隔物614以及间隙填充绝缘膜124填充多个第一绝缘壁216A之间的空间。
参照图18C，以与参照图13G描述的方式相似的方式，执行第一蚀刻工艺，在该第一蚀刻工艺中，选择性地蚀刻图18B的结果产物的第一绝缘间隔物612和第二绝缘间隔物614中的每一个的上部达一定厚度，从而降低第一绝缘间隔物612和第二绝缘间隔物614的高度。
参照图18D，以与参照图13H描述的方式相似的方式，执行第二蚀刻工艺，在该第二蚀刻工艺中，选择性地蚀刻图18C的结果产物的初始加热电极层620L的上部，从而形成具有加热电极层620，加热电极层620顶表面的水平高度低于第一绝缘间隔物612和第二绝缘间隔物614的顶表面的水平高度。在第二蚀刻工艺过程中，暴露于第二蚀刻工艺的蚀刻气氛中的第一绝缘间隔物612和第二绝缘间隔物614的一部分连同初始加热电极层620L的上部一起被去除，从而分别为第一绝缘间隔物612和第二绝缘间隔物614形成倾斜侧壁612S和614S。
参照图18E，以与参照图15A描述的方式相似的方式，执行用于选择性地蚀刻间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B(参见图10A)中的每一个的暴露表面的第三蚀刻工艺，从而在X方向和Y方向上增加加热电极层620上方的空间的宽度，该空间由间隙填充绝缘膜124、多个第一绝缘壁216A和多个第二绝缘壁216B限定。在第三蚀刻工艺之后，多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部都可以具有倾斜侧壁216S。另外，间隙填充绝缘膜124的上部可以具有倾斜侧壁124S。
参照图18F，以与已经参照图13I至图13K描述的形成电阻式存储层130和电极层140的方法相似的方式，在加热电极层620上形成电阻式存储层630和电极层640。电阻式存储层630和电极层640中的每一个在X方向和Y方向上的宽度可以随着与衬底102距离的增加而增加。
参照图18G，以与参照图13L和13M描述的相同的方式，形成多个堆叠结构以及填充该多个堆叠结构之间的空间的绝缘膜162，在该堆叠结构中，第一界面层152、选择器件层154、第二界面层156和电极层160按照所陈述的顺序堆叠。接下来，以与参照图13N描述的相同的方式，形成多条第二导线170和多个第二绝缘图案172，从而形成存储器件600。
根据已经参照图18A至图18G描述的制造存储器件600的方法，为了通过减小存储器件600中的复位电流来使功耗最小化，在将加热电极层620形成为非常小的厚度并且形成以最小接触面积与加热电极层620接触的电阻式存储层630的楔形存储部630W(参见图10B)时，由于到达加热电极层620顶表面的相对较窄的空间因倾斜侧壁612S和614S而沿着远离加热电极层620的方向逐渐变宽，因此可以很容易地执行用于形成楔形存储部630W的沉积过程。另外，由于多个第一绝缘壁216A和多个第二绝缘壁216B中的每一个的上部的倾斜侧壁216S(参见图10A)以及间隙填充绝缘膜124的上部的倾斜侧壁124S，可以容易地执行用于形成电阻式存储层630和电极层640的沉积工艺。因此，可以容易地制造其结构被构造成使功耗最小化并提高可靠性的存储器件600。
虽然已经参照本发明的实施例具体示出和描述了本发明构思，但是将理解的是，在不脱离下面的权利要求的精神和范围的情况下，可以对本发明构思进行各种形式和细节上的改变。

Claims (25)

1.一种存储器件，包括：
第一导线，所述第一导线沿第一方向在衬底上延伸；
第二导线，所述第二导线沿与所述第一方向相交的第二方向在所述第一导线上方延伸，使得所述第一导线和所述第二导线在所述第一导线和所述第二导线之间的交叉点处竖直地交叠；和
存储单元柱，所述存储单元柱位于所述第一导线和所述第二导线之间的所述交叉点处，所述存储单元柱在相对的两端处分别连接到所述第一导线和所述第二导线，所述存储单元柱包括加热电极层和电阻式存储层，所述电阻式存储层接触所述加热电极层，
其中，所述电阻式存储层包括：
楔形存储部，所述楔形存储部具有倾斜侧壁使得所述楔形存储部的宽度随着与所述加热电极层的距离的增加而成比例地连续增加，和
体存储部，所述体存储部连接到所述楔形存储部使得所述体存储部和所述楔形存储部构成单个连续的层，所述体存储部的宽度大于所述楔形存储部的最大宽度。
2.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
所述鳍部包括在所述鳍部中远离所述第一导线的顶部接触表面，所述鳍部的所述顶部接触表面接触所述楔形存储部的底部接触表面，所述楔形存储部的所述底部接触表面在所述楔形存储部中远离所述体存储部。
3.根据权利要求1所述的存储器件，其中，所述楔形存储部的倾斜侧壁与基本上平行于所述衬底的主表面的水平面之间的夹角为锐角。
4.根据权利要求1所述的存储器件，进一步包括：
在所述加热电极层上的绝缘间隔物，所述绝缘间隔物与所述加热电极层、所述楔形存储部的倾斜侧壁以及所述体存储部接触，所述绝缘间隔物具有U形截面。
5.根据权利要求1所述的存储器件，其中，
所述楔形存储部包括第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁面向彼此相反的方向，
所述第一侧壁与基本上平行于所述衬底的主表面的水平面之间的第一夹角为锐角，并且
所述第二侧壁与所述水平面之间的第二夹角也是锐角。
6.根据权利要求1所述的存储器件，其中，
所述楔形存储部包括第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁面向彼此相反的方向，并且
所述第一侧壁与基本上平行于所述衬底的主表面的水平面之间的第一夹角不同于所述第二侧壁与所述水平面之间的第二夹角。
7.根据权利要求1所述的存储器件，其中，所述体存储部的宽度随着与所述楔形存储部的距离的增加而成比例地连续增加。
8.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
其中，所述基部与所述鳍部之间的夹角为直角或钝角。
9.根据权利要求8所述的存储器件，进一步包括：
在所述第一导线上的绝缘壁，所述绝缘壁接触所述存储单元柱，
其中，所述鳍部、所述楔形存储部和所述体存储部中的每一个都接触所述绝缘壁的侧壁并且在所述第一导线和所述第二导线之间彼此竖直地交叠。
10.根据权利要求8所述的存储器件，进一步包括：
在所述第一导线上的绝缘壁，所述绝缘壁接触所述存储单元柱，
其中，
所述鳍部和所述楔形存储部中的每一个都与所述绝缘壁间隔开，
所述体存储部接触所述绝缘壁的侧壁，并且
所述鳍部、所述楔形存储部和所述体存储部在所述第一导线和所述第二导线之间彼此竖直地交叠。
11.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
其中，所述存储单元柱进一步包括与所述基部、所述鳍部、所述楔形存储部以及所述体存储部中的每一个都接触的绝缘间隔物，并且
其中，所述绝缘间隔物具有接触所述基部的底表面和接触所述体存储部的顶表面。
12.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
其中，所述存储单元柱进一步包括绝缘间隔物，所述绝缘间隔物至少部分地填充至少部分地由所述基部和所述鳍部限定的凹角部分，所述绝缘间隔物覆盖所述楔形存储部的所述倾斜侧壁。
13.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
其中，所述存储单元柱进一步包括绝缘间隔物，所述绝缘间隔物包括第一部分和第二部分，所述第一部分覆盖所述鳍部的在与所述基部相背离的一侧的侧壁，所述第二部分覆盖所述楔形存储部，并且
其中，所述绝缘间隔物具有接触所述第一导线的底表面和接触所述体存储部的顶表面。
14.根据权利要求1所述的存储器件，其中，所述加热电极层包括：
平行于所述第一导线延伸的基部；和
从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
其中，所述存储单元柱进一步包括第一绝缘间隔物和第二绝缘间隔物，所述第一绝缘间隔物和所述第二绝缘间隔物通过二者之间的所述鳍部而彼此间隔开，
所述第一绝缘间隔物具有接触所述第一导线的底表面和接触所述体存储部的顶表面，并且
所述第二绝缘间隔物具有接触所述基部的底表面和接触所述体存储部的顶表面。
15.一种存储器件，包括：
第一导线，所述第一导线沿第一方向在衬底上延伸；
成对的第二导线，所述成对的第二导线沿与所述第一方向相交的第二方向在所述第一导线上延伸，使得所述第一导线在成对的交叉点中的单独的交叉点处与每条第二导线竖直地交叠；
成对的存储单元柱，所述成对的存储单元柱中的每一个单独的存储单元柱位于所述第一导线和所述成对的第二导线之间的所述成对的交叉点中的单独的交叉点处；
加热电极层，所述加热电极层被所述成对的存储单元柱共用；
第一电阻式存储层，所述第一电阻式存储层是所述成对的存储单元柱中的第一存储单元柱的组成部分；和
第二电阻式存储层，所述第二电阻式存储层是所述成对的存储单元柱中的第二存储单元柱的组成部分，
其中，所述第一电阻式存储层包括：
第一楔形存储部，所述第一楔形存储部接触所述加热电极层的第一部分并且具有第一侧壁，所述第一侧壁是倾斜的使得所述第一楔形存储部的宽度随着与所述第一部分的距离的增加而成比例地连续增加；和
第一体存储部，所述第一体存储部连接到所述第一楔形存储部，使得所述第一体存储部和所述第一楔形存储部构成单个连续的层，所述第一体存储部的宽度大于所述第一楔形存储部的最大宽度；并且
所述第二电阻式存储层包括：
第二楔形存储部，所述第二楔形存储部接触所述加热电极层的第二部分并且具有第二侧壁，所述第二侧壁是倾斜的使得所述第二楔形存储部的宽度随着与所述第二部分的距离的增加而成比例地连续增加，和
第二体存储部，所述第二体存储部一体地连接到所述第二楔形存储部，使得所述第二体存储部和所述第二楔形存储部包括另一单个连续的层，所述第二体存储部的宽度大于所述第二楔形存储部的最大宽度。
16.根据权利要求15所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
第一鳍部和第二鳍部，所述第一鳍部和所述第二鳍部分别从所述基部的相对的两端沿远离所述第一导线的方向延伸，
所述第一楔形存储部接触所述第一鳍部的第一顶部接触表面，所述第一顶部接触表面在所述第一鳍部中远离所述第一导线，并且
所述第二楔形存储部接触所述第二鳍部的第二顶部接触表面，所述第二顶部接触表面在所述第二鳍部中远离所述第一导线。
17.根据权利要求15所述的存储器件，其中，
所述第一侧壁与基本上平行于所述衬底的主表面的水平面之间的第一夹角为锐角，并且
所述第二侧壁与所述水平面之间的第二夹角也是锐角。
18.根据权利要求15所述的存储器件，其中，所述第一体存储部和所述第二体存储部中的至少一个的宽度随着与所述加热电极层的距离的增加而成比例地连续增加。
19.根据权利要求15所述的存储器件，其中，所述加热电极层包括：
基本上平行于所述第一导线延伸的基部；和
第一鳍部和第二鳍部，所述第一鳍部和所述第二鳍部分别从所述基部的相对的两端沿远离所述第一导线的方向延伸，并且
所述基部与所述第一鳍部之间的第一夹角为钝角，所述基部与所述第二鳍部之间的第二夹角也是钝角。
20.根据权利要求15所述的存储器件，进一步包括：
所述加热电极层上的间隙填充绝缘柱，所述间隙填充绝缘柱与所述加热电极层竖直地交叠，并位于所述第一存储单元柱和所述第二存储单元柱之间；和
所述加热电极层和所述间隙填充绝缘柱之间的绝缘间隔物，
其中，所述绝缘间隔物包括接触所述第一侧壁的第一部分和接触所述第二侧壁的第二部分。
21.一种制造存储器件的方法，所述方法包括：
在衬底上形成第一导线；
在所述第一导线上形成成对的第一绝缘壁，所述成对的第一绝缘壁通过二者之间的填充空间而彼此间隔开；
在所述填充空间内形成初始加热电极层、绝缘间隔物层和间隙填充绝缘膜，使得所述初始加热电极层共形地覆盖所述成对的第一绝缘壁和所述第一导线，并且所述绝缘间隔物层和所述间隙填充绝缘膜依次覆盖所述初始加热电极层；
基于第一蚀刻工艺的执行形成降低的绝缘间隔物层，在所述第一蚀刻工艺中，选择性地蚀刻在所述填充空间中的所述绝缘间隔物层的上部达一定厚度；
基于第二蚀刻工艺的执行在所述填充空间中形成加热电极层和第一绝缘间隔物，在所述第二蚀刻工艺中，在所述初始加热电极层的上部被选择性地蚀刻的同时所述降低的绝缘间隔物层的一部分被去除，其中，所述加热电极层的顶表面的水平高度低于所述降低的绝缘间隔物层的顶表面的水平高度，并且所述第一绝缘间隔物具有倾斜侧壁；和
在至少部分地由所述填充空间中的所述加热电极层、所述第一绝缘间隔物的倾斜侧壁、所述间隙填充绝缘膜以及所述成对的第一绝缘壁限定的区域中形成电阻式存储层。
22.根据权利要求21所述的方法，其中，
在形成所述加热电极层时，所述加热电极层被形成为包括基本上平行于所述第一导线延伸的基部和从所述基部的一端沿远离所述第一导线的方向延伸的鳍部，
在所述第二蚀刻工艺之后，所述鳍部中距离所述第一导线的远端的表面被至少部分地由所述填充空间中的所述倾斜侧壁限定的空间暴露。
23.根据权利要求21所述的方法，其中，
在形成所述加热电极层时，所述加热电极层被形成为包括沿远离所述第一导线的方向延伸的鳍部，并且
在形成所述电阻式存储层时，所述电阻式存储层被形成为包括楔形存储部，所述楔形存储部接触所述鳍部，并且具有由所述倾斜侧壁限定的宽度。
24.根据权利要求21所述的方法，其中，在形成所述电阻式存储层时，所述电阻式存储层被形成为包括楔形存储部和体存储部，所述楔形存储部接触所述加热电极层的鳍部并且具有由所述倾斜侧壁限定的宽度，所述体存储部的宽度大于所述楔形存储部的最大宽度。
25.根据权利要求21所述的方法，进一步包括：
在形成所述第一绝缘间隔物之后，并且在形成所述电阻式存储层之前，基于对所述成对的第一绝缘壁和所述间隙填充绝缘膜的暴露表面进行蚀刻的第三蚀刻工艺的执行，为所述成对的第一绝缘壁和所述间隙填充绝缘膜中的每一个形成倾斜侧壁。
CN201810152082.XA 2017-06-27 2018-02-14 存储器件及其制造方法 Active CN109148508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170081387A KR102365684B1 (ko) 2017-06-27 2017-06-27 메모리 소자 및 그 제조 방법
KR10-2017-0081387 2017-06-27

Publications (2)

Publication Number Publication Date
CN109148508A true CN109148508A (zh) 2019-01-04
CN109148508B CN109148508B (zh) 2023-04-07

Family

ID=64567763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810152082.XA Active CN109148508B (zh) 2017-06-27 2018-02-14 存储器件及其制造方法

Country Status (5)

Country Link
US (2) US10403817B2 (zh)
JP (1) JP2019009415A (zh)
KR (1) KR102365684B1 (zh)
CN (1) CN109148508B (zh)
DE (1) DE102018103436A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447727A (zh) * 2019-08-29 2021-03-05 美光科技公司 半导体结构堆叠

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276791B1 (en) 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR102550099B1 (ko) * 2018-08-23 2023-06-30 삼성전자주식회사 가변 저항 메모리 소자
KR102595902B1 (ko) * 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
US10651237B2 (en) 2018-08-29 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR20200026487A (ko) * 2018-09-03 2020-03-11 삼성전자주식회사 메모리 소자
KR102630957B1 (ko) * 2018-12-19 2024-01-31 에스케이하이닉스 주식회사 메모리 소자 및 이를 포함하는 전자장치
US20220085020A1 (en) * 2019-01-15 2022-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102617960B1 (ko) * 2019-08-12 2023-12-26 삼성전자주식회사 2-스텝 갭-필 공정을 이용하여 반도체 소자를 형성하는 방법
JP2021150390A (ja) * 2020-03-17 2021-09-27 キオクシア株式会社 記憶装置
JP2021150573A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099589A (ko) * 2004-04-10 2005-10-13 삼성전자주식회사 상변화 메모리 소자 제조 방법
US20080089104A1 (en) * 2006-09-28 2008-04-17 Hiroyasu Tanaka Semiconductor memory device and method for fabricating semiconductor memory device
CN102122700A (zh) * 2011-01-06 2011-07-13 上海新储集成电路有限公司 一种双轨相变存储器及其制备方法
US20140353569A1 (en) * 2013-05-30 2014-12-04 SK Hynix Inc. Variable resistance memory device and method of manufacturing the same
CN106298481A (zh) * 2015-05-25 2017-01-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060097341A1 (en) 2004-11-05 2006-05-11 Fabio Pellizzer Forming phase change memory cell with microtrenches
US7710770B2 (en) * 2006-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
US20080128675A1 (en) 2006-11-30 2008-06-05 Michele Magistretti Phase change memory cell having a tapered microtrench
KR100922392B1 (ko) * 2007-05-04 2009-10-19 삼성전자주식회사 상변화 메모리 소자 및 그 형성 방법
US20080272355A1 (en) 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
KR100985756B1 (ko) 2007-11-21 2010-10-06 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
WO2010019789A1 (en) 2008-08-13 2010-02-18 Sandisk 3D, Llc Methods and apparatus for increasing memory density using diode layer sharing
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
WO2010076825A1 (en) 2008-12-30 2010-07-08 Fabio Pellizer Double patterning method for creating a regular array of pillars with dual shallow trench isolation
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR101069701B1 (ko) 2009-09-30 2011-10-04 주식회사 하이닉스반도체 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
KR101077158B1 (ko) 2010-01-22 2011-10-27 주식회사 하이닉스반도체 상변화 메모리 장치의 제조 방법
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR101094985B1 (ko) * 2010-04-30 2011-12-20 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
US8507353B2 (en) 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
KR101802905B1 (ko) * 2011-05-31 2017-12-01 에스케이하이닉스 주식회사 쇼트키 다이오드, 그것을 포함하는 저항성 메모리 장치 및 제조방법
KR20120133676A (ko) 2011-05-31 2012-12-11 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
US20140301137A1 (en) 2011-10-20 2014-10-09 SK Hynix Inc. Phase-change memory device having phase-change region divided into multi layers and operating method thereof
KR20130131709A (ko) 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 고집적 가변 저항 메모리 장치 및 그 제조방법
KR101911361B1 (ko) 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8988926B2 (en) 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
KR20150021363A (ko) 2013-08-20 2015-03-02 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20160000294A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 메모리 장치 및 그 제조방법
KR102210329B1 (ko) * 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050099589A (ko) * 2004-04-10 2005-10-13 삼성전자주식회사 상변화 메모리 소자 제조 방법
US20080089104A1 (en) * 2006-09-28 2008-04-17 Hiroyasu Tanaka Semiconductor memory device and method for fabricating semiconductor memory device
CN102122700A (zh) * 2011-01-06 2011-07-13 上海新储集成电路有限公司 一种双轨相变存储器及其制备方法
US20140353569A1 (en) * 2013-05-30 2014-12-04 SK Hynix Inc. Variable resistance memory device and method of manufacturing the same
CN106298481A (zh) * 2015-05-25 2017-01-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447727A (zh) * 2019-08-29 2021-03-05 美光科技公司 半导体结构堆叠
CN112447727B (zh) * 2019-08-29 2022-02-11 美光科技公司 半导体结构堆叠

Also Published As

Publication number Publication date
DE102018103436A1 (de) 2018-12-27
US20180375023A1 (en) 2018-12-27
CN109148508B (zh) 2023-04-07
JP2019009415A (ja) 2019-01-17
KR102365684B1 (ko) 2022-02-21
US10403817B2 (en) 2019-09-03
US20190341547A1 (en) 2019-11-07
KR20190001422A (ko) 2019-01-04
US10916700B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
CN109148508A (zh) 存储器件及其制造方法
CN107104183B (zh) 存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
CN109216542B (zh) 可变电阻存储器件及其制造方法
US10608176B2 (en) Memory device and method of fabricating the same
US9041129B2 (en) Semiconductor memory storage array device and method for fabricating the same
US11296277B2 (en) Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
KR20150083104A (ko) 좁은 수직 필라들을 형성하는 방법들 및 이를 갖는 집적 회로 디바이스들
CN109786548A (zh) 交叉点阵列器件及其制造方法
CN109698214A (zh) 非易失性存储器件
KR101331859B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
CN109768159B (zh) 存储器件
US8835894B2 (en) Resistive memory structure and method for fabricating the same
CN116033758A (zh) 半导体器件及其制造方法
KR20200042837A (ko) 산화 방지층을 갖는 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant