CN112447727B - 半导体结构堆叠 - Google Patents

半导体结构堆叠 Download PDF

Info

Publication number
CN112447727B
CN112447727B CN202010743746.7A CN202010743746A CN112447727B CN 112447727 B CN112447727 B CN 112447727B CN 202010743746 A CN202010743746 A CN 202010743746A CN 112447727 B CN112447727 B CN 112447727B
Authority
CN
China
Prior art keywords
nitride
nitride material
silicate
angstroms
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010743746.7A
Other languages
English (en)
Other versions
CN112447727A (zh
Inventor
李哲奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112447727A publication Critical patent/CN112447727A/zh
Application granted granted Critical
Publication of CN112447727B publication Critical patent/CN112447727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及半导体结构堆叠。本文描述了涉及堆叠半导体结构的方法、设备和系统。实例方法包括在工作表面上具有第一硅酸盐材料的电极材料之间堆叠半导体结构。所述方法进一步包括在所述第一硅酸盐材料上形成第一氮化物材料。所述方法进一步包括在所述第一氮化物材料上形成第二硅酸盐材料。所述方法进一步包括在所述第二硅酸盐材料上形成第二氮化物材料。所述方法进一步包括在所述第二氮化物材料上形成第三硅酸盐材料。所述方法进一步包括在所述第三硅酸盐材料上形成第三氮化物材料。所述方法进一步包括使用湿法蚀刻工艺来增加电极材料之间的宽度。所述方法进一步包括使用干法蚀刻工艺来移除所述半导体结构内的一部分材料。

Description

半导体结构堆叠
技术领域
本公开大体上涉及半导体装置和方法，并且更具体地涉及半导体结构堆叠。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，其中包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻随机存取存储器(ReRAM)和快闪存储器等。某些类型的存储器装置可以是非易失性存储器(例如，ReRAM)并且可以用于需要高存储器密度、高可靠性和低功耗的广泛范围的电子应用。易失性存储器单元(例如，DRAM单元)需要电力来保持其存储的数据状态(例如，经由刷新过程)，这与缺失电力时也能保持其存储的数据状态的非易失性存储器单元(例如，快闪存储器单元)相反。然而，各种易失性存储器单元(例如DRAM单元)可以比各种非易失性存储器单元(例如快闪存储器单元)更快地操作(例如，编程、读取、擦除等)。
发明内容
在一个方面，本申请针对一种用于建立半导体堆叠的方法，其包含：在电极材料之间堆叠半导体结构，所述半导体结构具有：第一硅酸盐材料103、203、303，其在工作表面101、201、301、401上；第一氮化物材料105、205、305、405，其在第一硅酸盐材料103、203、303上；第二硅酸盐材料206、306，其在第一氮化物材料105、205、305、405上；第二氮化物材料208、308、408，其在第二硅酸盐材料206、306上；第三硅酸盐材料212，其在第二氮化物材料208、308、408上；以及第三氮化物材料213、313、413，其在第三硅酸盐材料212上；使用湿法蚀刻工艺来增加电极材料132、232、332、432之间的宽度；以及使用干法蚀刻工艺移除所述半导体结构内的一部分材料。
在另一个方面，本申请针对一种用于建立半导体堆叠的方法，其包含：图案化电极材料之间的半导体结构，所述半导体结构具有在工作表面(例如，氮化物工作表面)上的第一硅酸盐材料103、203、303和在第一硅酸盐材料103、203、303上的第一氮化物材料105、205、305、405；使用干法蚀刻工艺蚀刻第一氮化物材料105、205、305、405；图案化在第一氮化物材料105、205、305、405上的第二硅酸盐材料206、306、在第二硅酸盐材料206、306上的第二氮化物材料208、308、408、在第二氮化物材料208、308、408上的第三硅酸盐材料212、在第三硅酸盐材料212上的第三氮化物材料213、313、413；使用湿法蚀刻工艺来增加电极材料132、232、332、432之间的宽度；以及使用干法蚀刻工艺移除第三硅酸盐材料212和第三氮化物材料213、313、413的一部分。
在另一个方面，本申请针对一种用于建立半导体堆叠的方法，其包含：图案化电极材料之间的半导体结构，所述半导体结构具有：硼磷硅酸盐玻璃BPSG材料103、203、303，其在工作表面101、201、301、401上；第一氮化物材料105、205、305、405，其在所述BPSG材料103、203、303上；第二BPSG材料206、306，其在所述第一氮化物材料105、205、305、405上；第二氮化物材料208、308、408，其在所述第二BPSG材料206、306上；原硅酸四乙酯TEOS材料212，其在所述第二氮化物材料208、308、408上；以及第三氮化物材料213、313、413，其在所述TEOS材料212上；使用湿法蚀刻工艺来增加电极材料132、232、332、432之间的宽度；以及使用干法蚀刻工艺移除所述TEOS材料212和所述第三氮化物材料213、313、413的一部分。
附图说明
图1-4示出了根据本公开的多个实例的与用于堆叠半导体结构的半导体制造序列相关联的存储器装置的半导体结构的一部分的横截面图。
图5示出了根据本公开的多个实施例的实现实例半导体制造工艺的系统的功能框图。
图6示出了根据本公开的多个实例的包括存储器系统的半导体结构的实例计算系统的功能框图。
图7示出了根据本公开的多个实施例的可以耦合到具有电极的存储节点的存取装置的横截面图。
具体实施方式
存储器装置(例如，包括易失性或非易失性存储器单元的存储器装置)上的各种类型的半导体结构可以包括直线沟槽和/或圆形、正方形、椭圆形等空腔，所述空腔可形成于半导体材料中以在其上形成用于后续半导体处理步骤的开口。可以使用化学气相沉积(CVD)、等离子体沉积等来沉积各种材料并且使用光刻技术来图案化，使用气相、湿法和/或干法蚀刻工艺来掺杂和蚀刻以在工作表面上形成半导体结构。此类开口可含有或与有助于存储器装置上的数据存取、存储和/或处理，或有助于各种支撑结构的各种材料相关联。举例来说，可将电容器材料沉积到这些开口中以提供数据存取、存储和/或处理。
为了增加存储器装置的单元的电容，可通过增加开口内的电容器材料柱形物的高度来增加形成为柱形物的半导体工作表面的表面积。然而，随着具有较高纵横比的柱的电容器柱形物的高度增加，其会增加电容器柱形物弯曲和摆动的风险，并且可能导致短路。高纵横比引起柱形物高度的增加的同时还可能意味着电容器宽度的减小。电容器材料柱形物的小间距还可能在用电容器材料填充开口时产生困难。
为了减轻这个问题，下面进一步描述用于堆叠半导体结构的方法。例如，可以形成包括硅酸盐材料和氮化物材料的半导体结构。可以沉积电极材料。可以使用湿法蚀刻工艺来加宽电极材料之间的间隙。可以使用干法蚀刻工艺来蚀刻氮化物材料的一部分。第二硅酸盐材料和氮化物材料可以堆叠在初始半导体结构上。第三硅酸盐材料和氮化物材料可以堆叠在第二硅酸盐材料上。可以使用湿法蚀刻工艺来加宽电极材料之间的间隙。可以使用干法蚀刻工艺来蚀刻半导体结构内的部分材料，特别是氮化物材料。
本公开包含与堆叠半导体结构相关的方法、设备和系统，从而导致电容器的高度和宽度增加。例如，在先前的方法中，半导体结构可以具有在大约25：1到大约50：1范围内的高度与宽度的纵横比(AR)。这里，AR可以在大约25：1到大约75：1的范围内。自对准结构可以用于增加半导体结构宽度。
在一个实例中，可以通过加宽的半导体结构宽度来增加电容。实例方法包括在工作表面上具有第一硅酸盐材料的电极材料之间堆叠半导体结构。方法进一步包括在第一硅酸盐材料上形成第一氮化物材料。方法进一步包括在第一氮化物材料上形成第二硅酸盐材料。方法进一步包括在第二硅酸盐材料上形成第二氮化物材料，在第二氮化物材料上形成第三硅酸盐材料，并且在第三硅酸盐材料上形成第三氮化物材料。方法进一步包括使用湿法蚀刻工艺来增加电极材料之间的宽度。方法进一步包括使用干法蚀刻工艺来移除半导体结构内的一部分材料。
在本公开内容的以下详细描述中，参考形成本公开内容的一部分的附图，并且在附图中通过说明的方式示出了如何实施本公开内容的一或多个实例。对这些实例充分、详细地进行了描述以使得本领域的技术人员能够实践本发明的实例，并且应了解可利用其它实例并且可在不脱离本发明的范围的情况下做出过程、电和/或结构上的改变。如这里所使用的，“多个”某物可以指一或多个这样的事物。例如，多个电容器可以指至少一个电容器。
这里的附图遵循编号惯例，其中第一个数字或多个数字对应于附图的图号，其余数字标识附图中的元件或组件。不同附图之间的类似元件或组件可以通过使用类似的数字来标识。例如，附图标记103可以表示图1中的元件“03”，类似的元件可以表示为图2中的203。在一些实例中，相同附图或不同附图中的多个类似但功能上和/或结构上可区分的元件或组件可以用相同的元件编号(例如，图1中的124-1、124-2)按顺序地引用。
图1示出了根据本公开的多个示例的与用于堆叠半导体结构的半导体制造序列相关联的存储器装置的半导体结构的一部分的横截面图100。实例存储器装置可以包括多个柱109-1、109-2、…、109-N(以下统称为多个柱109)。多个柱109中的每一个可以包括第一硅酸盐材料103，其展示为已形成在工作表面101上。工作表面101可以由其上可制造存储器装置材料的各种未掺杂或掺杂的材料形成。相对惰性的未掺杂的工作表面101的例子可以包括单晶体硅(单晶硅)、多晶体硅(多晶硅)和非晶硅等。
在许多实例中，第一硅酸盐材料103可以由硼磷硅酸盐玻璃(BPSG)形成。BPSG可以包括掺杂有各种浓度和/或比例的硼化合物和磷化合物的硅化合物。硅化合物可以是二氧化硅(SiO2)，其可以通过硅烷(SiH4)的氧化而形成。硼化合物可以是三氧化二硼(B2O3)，其可以通过乙硼烷(B2H6)的氧化形成。磷化合物可以是五氧化二磷(P2O5)，其可以通过氧化膦(PH3)形成。若如本文所述，被确定为适合于第一硅酸盐材料103的功能性和/或形成，则BPSG的硅、硼和磷化合物可以包括硅、硼和磷的各种同位素。
第一硅酸盐材料103可以最初形成(例如沉积)在工作表面101的表面上。在许多实例中，第一硅酸盐材料103可沉积到约200纳米(nm)到约750nm范围内的厚度，其高于工作表面101的表面。然而，本公开的实施例不限于这个实例。
第一氮化物材料105可以形成在第一硅酸盐材料103的与工作表面101相对的表面上。第一氮化物材料105可以形成(例如，沉积)在第一硅酸盐材料103的上表面上。第一氮化物材料105可以由因介电性质而选择的氮化物材料形成。例如，一或多个介电和/或电阻器氮化物可能选自氮化硼(BN)、氮化硅(SiNx、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)和氮化钨(WN、W2N、WN2)等，用于形成第一氮化物材料105。在许多实例中，可将第一氮化物材料105沉积到第一硅酸盐材料103的表面上方，约5nm到约65nm范围内的厚度。然而，本公开的实施例不限于这个实例。
电容器材料，例如电极材料132(下文中单独或共同称为电极材料132)可形成(例如，沉积)在多个柱109之间。电极材料132，例如，底部电极，可通过例如化学气相沉积(CVD)的保形沉积工艺从工作表面101形成(例如，沉积)到第一氮化物材料105上方位于多个柱209的上表面处的一定高度。例如，多个柱109之间的空间可由电极材料132覆盖。为了在实例制造序列中清楚起见，附图示出了第一电极材料132-1和第二电极材料132-2，但是实例不限于两种电极材料并且可以包括各种数量的电极材料。
电极材料132可以由因导电特性而选择的金属材料形成。电极材料132可以由过渡金属形成，例如钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、钛(Ti)、锆(Zr)、铬(Cr)、钌(Ru)和钯(Pd)等。电极材料132也可由因导电特性而选择的氮化物化合物材料形成。例如，一或多种导电氮化物可能选自氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)、掺杂铝的氮化钛(TiAlN)、掺杂硅的氮化钛(TiSiN)、掺杂硼的氮化钛(TiBN)和氮化钨(WN、W2N、WN2)等。
为了增加存储器装置的单元的电容，电极材料132的表面积可通过增加电极材料132的高度来增加。然而，由于可能的间隙余量和较小的间距，增加电极材料132的高度可能减小可以用于电容器材料的空间并且导致较差的导电性。为了加宽电极材料132之间的间隔，可在半导体结构的上表面上沉积间隔氧化物材料114。间隔氧化物材料114可沉积在第一氮化物材料105的上表面和电极材料132的上表面上。也就是说，间隔氧化物材料114可沉积在第一氮化物材料105的上表面上并且在电极材料132之间。
每种材料可以为结构的总高度贡献特定的高度。如图1所示，第一硅酸盐材料103可以具有高度124-1并且第一氮化物材料105可以具有高度124-2。在一些实例中，第一硅酸盐材料103的高度124-1可以是约2000埃、约2400埃、约3600埃、约4000埃、约4500埃、约5300埃、约5800埃、约6200埃、约7000埃中的一个和/或在约2000埃到约7500埃的范围内。在一些实例中，第一氮化物材料105的高度124-2可以是约50埃、约100埃、约400埃、约600埃中的一个和/或在约50埃到约650埃的范围内。然而，本公开的实施例不限于这个实例。
湿法蚀刻可以用于增加电极材料132之间的空间。可使用湿法蚀刻来减小间隔氧化物材料114的宽度，借此增加电极材料132之间的宽度。可以使用稀释的氢氟酸(HF)组合进行湿法蚀刻。HF可以以500到2500份氢氟酸对1份水的比例用水稀释。HF可以选择性地以间隔氧化物材料114为目标，但不以电极材料132为目标。
随后可使用干法蚀刻来蚀刻多个柱109内的材料的一部分，尤其是第一氮化物材料105。干法蚀刻可蚀刻间隔氧化物材料114的一部分及第一氮化物材料105的一部分。可以使用磷酸进行干法蚀刻。执行干法蚀刻工艺可以允许形成从第一氮化物材料105的上表面延伸到第一硅酸盐材料103的表面的开口。通过干法蚀刻工艺形成的开口可以用于沉积硅酸盐材料和氮化物材料的新层。新层可以沉积在第一硅酸盐材料103上，使得第二硅酸盐材料无缝地沉积在第一硅酸盐材料103上。
图2示出了根据本公开的多个实例的与用于堆叠半导体结构的半导体制造序列相关联的存储器装置的半导体结构的一部分的横截面图211。图2示出了在完成结合图1描述的实例制造序列之后的特定阶段的实例半导体结构。
横截面图211可以包括与图1中参考的实例横截面图100相同或相似的元件。例如，工作表面201与工作表面101类似或相似。第一硅酸盐材料203与第一硅酸盐材料103类似或相似，第一氮化物材料205与第一氮化物材料105类似或相似，并且电极材料232与电极材料132类似或相似。
第二硅酸盐材料206被示为与工作表面201相对地形成在第一硅酸盐材料203上。图1中所描述的干法蚀刻工艺的执行可以蚀刻掉第一氮化物材料205的一部分。蚀刻工艺可允许形成从第一氮化物材料205的上表面延伸到第一硅酸盐材料203的表面的开口202。开口202可以允许第二硅酸盐材料206沉积到第一硅酸盐材料203上，使得它们看起来是无缝的整体。在许多实例中，第二硅酸盐材料206可以由原硅酸四乙酯(Si(OC2H5)4)形成，其也被称为TEOS。TEOS可以形成为原硅酸乙酯(Si(OH)4)等。在许多实例中，可将第二硅酸盐材料206沉积到第一氮化物材料205的表面上方，约250nm到约600nm范围内的厚度。然而，本公开的实施例不限于这个实例。
第二氮化物材料208被示为已形成在第二硅酸盐材料206的与第一硅酸盐材料203和第一氮化物材料205的一部分相对的表面上。第二氮化物材料208可形成(例如，沉积)在第二硅酸盐材料206的上表面上。
类似于第一氮化物材料205，第二氮化物材料208可由因介电性质而选择的氮化物材料形成。例如，第二氮化物材料208可以由与第一氮化物材料205相同的材料形成。在许多实例中，可将第二氮化物材料208沉积到第二硅酸盐材料206的表面上方，约50nm到约300nm范围内的厚度。
所示的第三硅酸盐材料212已形成在与第二硅酸盐材料206相对的第二氮化物材料208上。类似于第一硅酸盐材料203和第二硅酸盐材料206，第三硅酸盐材料212可以由硅化合物形成。例如，第三硅酸盐材料212可以由与第一硅酸盐材料203相同的材料形成。第三硅酸盐材料212也可以由与第二硅酸盐材料206相同的材料形成。即，第三硅酸盐材料212可以由BPSG或TEOS形成。在许多实例中，可将第三硅酸盐材料212沉积到第二硅酸盐材料206的表面上方，约100nm到约450nm范围内的厚度。
所示的第三氮化物材料213已形成在第三硅酸盐材料212的与第二氮化物材料208相对的表面上。第三氮化物材料213可以形成(例如，沉积)在第三硅酸盐材料212的上表面上。
类似于第一氮化物材料205和第二氮化物材料208，第三氮化物材料213可以由因介电性质而选择的氮化物材料形成。例如，第三氮化物材料213可以由与第一氮化物材料205和第二氮化物材料208相同的材料形成。在许多实例中，可将第三氮化物材料213沉积到第三硅酸盐材料212的表面上方，约70nm到约250nm范围内的厚度。
利用更高的高度，可以增加电容器结构的最终表面积，从而允许更大的存储电容值。在一些实施例中，间隔氧化物材料214可以用于增加电容器结构的表面积。为了加宽电极材料232之间的间隔，可在半导体结构的上表面上沉积间隔氧化物材料214。间隔氧化物材料214可以沉积在第三氮化物材料213的上表面和电极材料232的上表面上。也就是说，间隔氧化物材料214可以沉积在第三氮化物材料213的上表面上并且在电极材料232之间。
湿法蚀刻可以用于增加电极材料232之间的空间。可使用湿法蚀刻来减小间隔氧化物材料214的宽度，借此增加电极材料232之间的宽度。可以使用稀释的氢氟酸(HF)组合进行湿法蚀刻。HF可以以500到2500份氢氟酸对1份水的比例用水稀释。HF可以选择性地以间隔氧化物材料214为目标，但不以电极材料232为目标。湿法蚀刻可以用于将电极材料232之间的宽度增加1-10纳米(nm)的范围。在一些实施例中，电极材料232之间的加宽的宽度可产生1到10毫微微法拉(fF)之间的电容增益。
随后可以使用干法蚀刻来蚀刻多个柱209内的材料的一部分，尤其是第三氮化物材料213。干法蚀刻可以蚀刻间隔氧化物材料214的一部分和第三氮化物材料213的一部分。可以观察到先前由干法蚀刻工艺产生的开口202，其从第一氮化物材料205的上表面开始到第一硅酸盐材料203的表面。
在至少一个实例中，多个柱209之间的电极材料的宽度或直径可以在约100-500埃(或10到50nm)的范围内并且开口232的高度可以在约8,000-25,000埃(800-2,500nm)的范围内，并且可以导致高度与宽度的纵横比(AR)在约25：1到约75：1的范围内。
所得半导体结构的高度可以在约8,000埃(或800nm)到约25,000埃(或1,500nm)的范围内。每种材料可以为结构的总高度贡献特定的高度。如图2所示出的，第一硅酸盐材料203可具有高度224-1、第一氮化物材料205的剩余部分可具有高度224-2、第二硅酸盐材料206可具有高度224-3、第二氮化物材料208可具有高度224-4、第三硅酸盐材料212可具有高度224-5并且第三氮化物材料213可具有高度224-6，当加在一起时，得到总高度。总高度可以大于15,000埃。
在一些实例中，第一硅酸盐材料203的高度224-1可以是约2000埃、约2400埃、约3600埃、约4000埃、约4500埃、约5300埃、约5800埃、约6200埃、约7000埃中的一个和/或在约2000埃到约7500埃的范围内。在一些实例中，第一氮化物材料205的高度224-2可以是约50埃、约100埃、约400埃、约600埃中的一个和/或在约50埃到约650埃的范围内。在一些实例中，第二硅酸盐材料206的高度224-3可以是约2500埃、约3500埃、约5200埃中的一个，和/或在约2500埃到6000埃的范围内。在一些实例中，第二氮化物材料208的高度224-4可以是约50埃、约100埃、约175埃、约270埃中的一个和/或在约50埃到约300埃的范围内。在一些实例中，第三硅酸盐材料212的高度224-5可以是约1000埃、约2500埃、约4000埃中的一个和/或在约1000埃到4500埃的范围内。在一些实例中，第三氮化物材料213的高度224-6可以是约700埃、约950埃、约1200埃、约2500埃中的一个和/或在约700到约2500埃的范围内。然而，本公开的实施例不限于这个实例。
图3示出了根据本公开的多个实例的与用于堆叠半导体结构的半导体制造序列相关联的存储器装置的半导体结构的一部分的横截面图315。图3示出了在完成结合图2描述的实例制造序列之后的实例半导体结构。
横截面图315可以包括分别与图1和2中的参考的实例横截面图100和211相同或相似的元件。例如，工作表面301分别与图1和2中的工作表面101和201类似或相似。第一硅酸盐材料303分别与图1和2中的第一硅酸盐材料103和203类似或相似。第一氮化物材料305分别与图1和2中的第一氮化物材料105和205类似或相似。第二硅酸盐材料306分别与图1和2中的第二硅酸盐材料106和206类似或相似。第二氮化物材料308分别与图1和2中的第二氮化物材料108和208类似或相似。
可使用干法蚀刻来蚀刻掉第三硅酸盐材料(如图2中示出的212)。间隔氧化物材料的迹线也可在干法蚀刻工艺期间被蚀刻掉。然后，半导体结构可以由第一硅酸盐材料303、第一氮化物材料305的一部分、多个柱309内的开口302、第二硅酸盐材料306、第二氮化物材料308和第三氮化物材料313的一部分组成。
随后可以使用湿法蚀刻来增加电极材料332之间的间隔。湿法蚀刻可以用于加宽电极材料332之间的宽度。衬垫318可以沉积在半导体材料的暴露表面区域上。衬垫318可以沉积在第二氮化物材料308的上表面和电极材料332的上表面上。也就是说，衬垫318可以沉积在第二氮化物材料308的上表面上并且在电极材料332之间。衬垫318可以由因电阻特性而选择的氮化物材料形成。衬垫318可以抵抗湿法蚀刻工艺。衬垫318可以用于夹断第二氮化物材料308内的小间隙，使得湿法蚀刻不会渗入下方的多个柱309内的材料中。衬里318可以选自一或多种导电氮化物，例如氮化镓(GN)、氮化钽(TaN，Ta2N)、氮化钛(TiN，Ti2N)、掺杂铝的氮化钛(TiAlN)和掺杂硅的氮化钛(TiSiN)等。
随后使用脉冲等离子体掺杂(PLAD)319来改变填埋氮化物的成分。这里，填埋氮化物是第一氮化物材料305的剩余部分。PLAD 319用于改变第一氮化物材料305的成分以加速蚀刻工艺从而取出多个柱309内的剩余材料。多个柱309内的剩余材料包括第一硅酸盐材料303、第二硅酸盐材料306和第二氮化物材料308。PLAD 319将脉冲电压施加到浸没在掺杂离子的等离子体中的晶片。来自等离子体的离子被加速并注入晶片。重复脉冲直到实现所需的组成变化。也就是说，直到第一氮化物材料305的组成已经改变并且对蚀刻工艺更敏感。
图4示出了根据本公开的多个实例的与用于堆叠半导体结构的半导体制造序列相关联的存储器装置的半导体结构的一部分的横截面图417。图4示出了在完成结合图3描述的实例制造序列之后的实例半导体结构。
横截面图417可以包括分别与图1、2和3中的参考的实例横截面图100、211和315相同或相似的元件。例如，工作表面401分别与图1、2和3中的的工作表面101、201和301类似或相似。第一氮化物材料405分别与图1、2和3中的第一氮化物材料105、205和305类似或相似。第三氮化物材料412分别与图2和3中的第二氮化物材料212和312类似或相似。
可以使用湿法蚀刻来移除所述多个柱中的材料。也就是说湿法蚀刻可以用于移除电极材料432之间的材料。多个柱(如图3所示出的309)包含第一硅酸盐材料、第二硅酸盐材料和第二氮化物材料408的一部分。可以使用稀释的氢氟酸(HF)组合进行湿法蚀刻。
堆叠工艺可以产生高纵横比半导体结构。可以将半导体结构描述为自对准，因为多个柱不需要光辅助而对准以加宽相邻多个柱之间的空间。结构可以具有在大约25：1到大约75：1范围内的高宽比，并且由于电极材料432的较宽宽度而具有增加的电容。通过这种工艺，电极材料432的宽度增加了1-4纳米(nm)的范围。
图5示出了根据本公开的多个实施例的实现实例半导体制造工艺的系统560的功能框图。系统560可以包括处理设备561。处理设备561可以被配置成能够堆叠半导体结构。
处理设备561可以包括半导体处理室562以封闭被配置成堆叠半导体结构的组件。室562可以进一步封闭载体563以保持一批半导体晶片564(例如，工作表面101)。处理设备561可以包括工具和/或与工具相关联，所述工具包括例如泵565单元和被配置成引入和移除还原剂的吹扫单元566。处理设备561还可以包括被配置成将室562维持在如本文所述的适当温度的温度控制单元567。
系统560还可以包括控制器568。控制器568可以包括用于实现例如堆叠半导体结构的电路和/或程序，或者与之相关联。通过控制器568对这种沉积和清洗操作的调节可以控制本文所述材料(例如第一硅酸盐材料、第一氮化物材料、第一硅酸盐材料、第二氮化物材料、第三硅酸盐材料和第三氮化物材料)的厚度。
在多个实施例中，控制器568可以被配置成使用硬件作为控制电路。这种控制电路例如可以是具有逻辑的专用集成电路(ASIC)，所述逻辑经由相关的沉积和清除工艺来控制用于堆叠半导体结构的制造步骤。
图6是根据本公开的多个实例的包括存储器系统的半导体结构的实例计算系统的功能框图。存储器系统644可以是例如固态驱动器(SSD)。
在图1-4所示的实例中，存储器系统644包括存储器接口646、多个存储器装置640-1、…、640-N，并且控制器648可选择地耦合到存储器接口646和存储器装置640-1、…、640-N。存储器接口646可以用于在存储器系统644与另一装置，例如主机642，之间传送信息。主机642可以包括处理器(未示出)。如这里所使用的，“处理器”可以是多个处理器，例如并行处理系统、多个协处理器等。实例主机可以包括或实现在便携式计算机、个人计算机、数码相机、数字记录装置和回放装置、移动电话、PDA、存储卡读取器、接口集线器等中。此主机可以与在使用，例如，处理的半导体设备和/或SSD上执行的制造操作相关联。
在多个实例中，主机642可以与主机接口643相关联(例如，包括或耦合到)。主机接口643可以使经缩放的偏好的输入(例如，以数字和/或结构定义的梯度)定义例如要由处理设备实现的存储器装置(例如，如640所示)和/或在其上形成的存储器单元阵列(例如，如654所示)的最终结构或中间结构的临界尺寸(CD)。经缩放的偏好可以经由主机642存储的多个偏好的输入、来自另一存储系统(未示出)的偏好的输入和/或用户(例如，操作员)的偏好的输入而被提供给主机接口643。
存储器接口646可以是标准化物理接口的形式。例如，当存储器系统644用于计算系统680中的信息(例如，数据)存储时，存储器接口646可以是串行高级技术附件(SATA)接口、快速外围组件互连(PCIe)接口或通用串行总线(USB)接口以及其它物理连接器和/或接口等。然而，一般来说，存储器接口可以提供用于在存储器系统644的控制器648与主机642之间(例如，经由主机接口643)传递控制、地址、信息、经缩放的偏好和/或其它信号的接口。
控制器648可以包括例如固件和/或控制电路(例如硬件)。控制器648可以可操作地耦合到和/或包括在与存储器装置640-1、…、640-N中的一或多个相同的物理装置(例如，管芯)上。例如，控制器648可以是或可以包括ASIC作为可操作地耦合到包括存储器接口646和存储器装置640-1、…、640-N的电路(例如，印刷电路板)的硬件。或者，控制器648可以包括在通信地耦合到包括存储器装置640-1、…、640-N中的一或多个的物理装置(例如，管芯)的单独物理装置上。
控制器648可以与存储器装置640-1、…、640-N通信用于指导感测(例如，读取)、编程(例如，写入)和/或擦除信息的操作以及用于管理存储器单元的其它功能和/或操作。控制器648可以具有包括多个集成电路和/或分立组件的电路。在许多实例中，控制器648中的电路可以包含用于控制跨越存储器装置640-1、…、640-N的存取的控制电路和/或用于在主机642和存储器系统644之间提供转换层的电路。
存储器装置640-1、…、640-N可以包括例如多个存储器阵列654(例如易失性和/或非易失性存储器单元阵列)。例如，存储器装置640-1、…、640-N可以包括存储单元阵列，例如被构造成形成根据图1-4、结合图6进行描述的实施例而形成结构的实例存储器装置690的一部分。如将了解，存储器装置640-1、…、640-N中的存储器阵列654中的存储器单元可以是RAM体系结构(例如，DRAM、SRAM、SDRAM、FeRAM、MRAM、ReRAM等)、闪存体系结构(例如，NAND、NOR等)、三维(3D)RAM和/或闪存单元体系结构，或者包括柱和相邻沟槽的一些其它存储器阵列体系结构。
存储器装置640可以形成在同一管芯上。存储器装置(例如，存储器装置640-1)可以包含形成在管芯上的一或多个存储器单元阵列654。存储器装置可以包含感测电路655和与形成在管芯或其一部分上的一或多个阵列654相关联的控制电路656。感测电路655可以用于确定(感测)存储在阵列654的行中的特定存储器单元处的特定数据值(例如，0或1)。控制电路656可以用于引导感测电路655响应于来自主机642和/或主机接口643的命令来感测特定数据值，以及引导数据值的存储、擦除等。命令可以经由存储器接口646直接发送到控制电路656或者经由控制器648发送到控制电路656。
图6所示的实例可以包括为避免模糊本公开而未示出实例的附加电路。例如，存储器装置640可以包括地址电路以锁存通过I/O电路在I/O连接器上提供的地址信号。地址信号可由行解码器和列解码器接收并解码以存取存储器阵列654。应当了解地址输入连接器的数目可取决于存储器装置640和/或存储器阵列654的密度和/或体系结构。
图7示出了设备720的横截面图，其展示了共享源极/漏极区，例如，771-1和772-2，的一对相邻存储器单元，以及连接到通过的读出线752的读出线触点734。根据本公开的多个实施例，该对相邻存储器单元包括耦合到存储节点触点752和存储节点731的存取装置753。图7示出了栅极751-1、…、751-N(单独地或共同地称为栅极751)。栅极751也可以被称为栅电极。栅极751可以是通往嵌入式存取装置，例如，埋入嵌入式存取装置(BRAD)的栅极。在所示的实例中，栅极751可以包括第一部分726和第二部分786，所述第一部分726包括金属，例如氮化钛(TiN)，所述第二部分786包括掺杂多晶硅以形成混合金属栅极(HMG)751。栅极751可与沟道735分离，从而将第一源极/漏极区776-1和776-2(统称为第一源极/漏极区776)与第二源极/漏极区772-1和772-2(统称为第二源极/漏极区772)由栅极电介质737分离。在图1中的实例中，展示了两个邻近存取装置751和753在结处共享第二源极/漏极区772。相邻存取装置751和753可形成在工作表面材料754上的半导体材料的工作表面上。
在图7的实例中，存储节点(为了便于说明而示意性地示出)连接到根据本文描述的技术形成的存储节点触点752。存储节点触点752可以连接到有源区，例如，第一源极/漏极区776或存取器装置753。绝缘材料740(例如，介电材料)可形成在间隔物材料726和栅极掩模材料738上并且与金属材料734接触。在至少一个实施例中，金属材料734的第一部分728可形成为与间隔物材料726、源极/漏极区772和776以及结接触。绝缘材料740可形成在间隔物材料726和栅极掩模材料738上，并且与金属材料734接触。
在本公开的的以上详细描述中，参考形成本公开内容的一部分的附图，并且在附图中以说明的方式示出了如何实施本公开内容的一或多个实例。对这些实例充分、详细地进行了描述以使得本领域的技术人员能够实践本发明的实例，并且应了解可利用其它实例并且可在不脱离本发明的范围的情况下做出过程、电和/或结构上的改变。
应当理解本文所用的术语仅用于描述具体实例的目的，并不旨在限制。如本文所使用的，单数形式“一”、“一个”和“所述”包括单数和复数指示物，除非上下文另外清楚地指示，“多个”、“至少一个”和“一或多个”(例如，多个存储器阵列可以指一或多个存储器阵列)也是如此，其中“多个”旨在指多于一个这样的事物。此外，在本申请中通篇使用的词语“能够”和“可以”是许可意义上的(即，具有可能性、能够)，而不是强制意义上的(即，必须)。术语“包括”及其派生词是指“包括但不限于”。术语“耦合”和“耦合的”意味着直接或间接地物理连接，并且除非另外说明，可以包括用于访问和/或移动(传输)指令(例如，控制信号、地址信号等)和数据的无线连接，如适用于上下文。
尽管本文已示出和描述包含半导体材料、下伏材料、结构材料、介电材料、电容器材料、工作表面材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口和/或沟槽的侧壁以及与堆叠半导体结构相关的其它材料和/或组件的各种组合和配置的实例性实例，但本公开的实例不限于本文明确陈述的那些组合。除了半导体材料、下伏材料、结构材料、介电材料、电容器材料、衬底材料、工作表面、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、与堆叠半导体结构相关的开口和/或沟槽的侧壁等，非本文所揭示的那些的其它组合和配置明确地包括在本发明的范围内。
尽管在此已经示出和描述了特定实例，但是本领域的普通技术人员应当理解，经计算可获得相同结果的布置可以代替所示的特定实例。本公开旨在覆盖本公开的一或多个实例的修改或变化。应当理解，以上描述是以说明性的方式进行的，而不是限制性的。上述实例的组合以及本文未具体描述的其它实例在本领域的技术人员阅读上述描述后将是显而易见的。本公开的一或多个实例的范围包括其中使用上述结构和工艺的其它应用。因此，本公开的一或多个实例的范围应当参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定。
在前面的详细描述中，为了简化本公开的目的，在一个实例中将一些特征组合在一起。本公开的方法不应被解释为反映本公开的公开实例必须使用比每个权利要求中明确记载的特征更多的特征的意图。相反，如以下权利要求所反映的，本发明的主题在于少于所公开实例的所有特征。因此，所附权利要求由此结合到详细说明中，其中每个权利要求本身代表单独的实例。

Claims (24)

1.一种用于堆叠半导体结构的方法，其包含：
在电极材料之间堆叠半导体结构，所述半导体结构具有：
第一硅酸盐材料，其在工作表面上；
第一氮化物材料，其在所述第一硅酸盐材料上；
第二硅酸盐材料，其在所述第一氮化物材料上；
第二氮化物材料，其在所述第二硅酸盐材料上；
第三硅酸盐材料，其在所述第二氮化物材料上；以及
第三氮化物材料，其在所述第三硅酸盐材料上；
使用湿法蚀刻工艺来增加所述电极材料之间的宽度；以及
使用干法蚀刻工艺移除所述半导体结构内的一部分材料。
2.根据权利要求1所述的方法，其进一步包含将所述第一硅酸盐材料、所述第一氮化物材料、所述第二硅酸盐材料、所述第二氮化物材料、所述第三硅酸盐材料和所述第三氮化物材料的组合图案化到大于15,000埃的高度。
3.根据权利要求1所述的方法，其进一步包含在沉积所述第二硅酸盐材料之前蚀刻所述第一氮化物材料。
4.根据权利要求1所述的方法，其进一步包含使用湿法蚀刻加宽所述半导体结构的所述宽度。
5.根据权利要求4所述的方法，其进一步包含将所述半导体结构的所述宽度加宽1-10纳米nm的范围。
6.根据权利要求1所述的方法，其进一步包含使用磷酸蚀刻所述第一氮化物材料。
7.一种用于堆叠半导体结构的方法，其包含：
图案化电极材料之间的半导体结构，所述半导体结构具有在氮化物工作表面上的第一硅酸盐材料和在所述第一硅酸盐材料上的第一氮化物材料；
使用干法蚀刻工艺蚀刻所述第一氮化物材料；
图案化在所述第一氮化物材料上的第二硅酸盐材料、在所述第二硅酸盐材料上的第二氮化物材料、在所述第二氮化物材料上的第三硅酸盐材料、在所述第三硅酸盐材料上的第三氮化物材料；
使用湿法蚀刻工艺来增加所述电极材料之间的宽度；以及
使用干法蚀刻工艺移除所述第三硅酸盐材料和所述第三氮化物材料的一部分。
8.根据权利要求7所述的方法，其进一步包含将所述第一硅酸盐材料图案化到2,000埃与7,500埃之间的高度。
9.根据权利要求7所述的方法，其进一步包含将所述第二硅酸盐材料图案化到2,500埃与6,000埃之间的高度。
10.根据权利要求7所述的方法，其进一步包含沉积衬垫以保护所述第二氮化物材料免受湿法蚀刻工艺的影响。
11.根据权利要求10所述的方法，其进一步包含沉积掺杂氮化物衬垫以保护所述第二氮化物材料免受湿法蚀刻工艺的影响。
12.根据权利要求7所述的方法，其进一步包含将所述第三硅酸盐材料图案化到1,000埃与4,500埃之间的高度。
13.根据权利要求7所述的方法，其进一步包含在图案化所述第二硅酸盐材料之前将间隔氧化物沉积到所述第一氮化物材料上。
14.根据权利要求13所述的方法，其进一步包含使用湿法蚀刻工艺蚀刻所述间隔氧化物以加宽所述半导体结构的所述宽度。
15.一种用于堆叠半导体堆叠的方法，其包含：
图案化电极材料之间的半导体结构，所述半导体结构具有：
硼磷硅酸盐玻璃BPSG材料，其在氮化物工作表面上；
第一氮化物材料，其在所述BPSG材料上；
第二BPSG材料，其在所述第一氮化物材料上；
第二氮化物材料，其在所述第二BPSG材料上；
原硅酸四乙酯TEOS材料，其在所述第二氮化物材料上；以及
第三氮化物材料，其在所述TEOS材料上；
使用湿法蚀刻工艺来增加所述电极材料之间的宽度；以及
使用干法蚀刻工艺移除所述TEOS材料和所述第三氮化物材料的一部分。
16.根据权利要求15所述的方法，其进一步包含将所述第一氮化物材料图案化到50埃与650埃之间的高度。
17.根据权利要求15所述的方法，其进一步包含沉积衬垫以保护所述第一氮化物材料和所述第二氮化物材料免受脉冲等离子体掺杂PLAD工艺的影响。
18.根据权利要求17所述的方法，其进一步包含沉积掺杂氮化物材料衬垫以保护所述第一氮化物材料和所述第二氮化物材料免受所述PLAD工艺的影响。
19.根据权利要求15所述的方法，其进一步包含将所述半导体结构的电容增加1到9毫微微法拉fF之间的范围。
20.根据权利要求15所述的方法，其进一步包含将所述第二氮化物材料图案化到50埃与300埃之间的高度。
21.根据权利要求15所述的方法，其进一步包含图案化所述第一氮化物材料、所述第二氮化物材料和所述第三氮化物材料以包括氮化硅SiN和氮化钛TiN中的一个。
22.根据权利要求15所述的方法，其进一步包含将所述第三氮化物材料图案化到700与2,500埃之间的高度。
23.根据权利要求15所述的方法，其进一步包含使用稀释的氢氟酸HF组合执行所述湿法蚀刻工艺。
24.根据权利要求23所述的方法，其进一步包含用水对HF的稀释溶液执行所述湿法蚀刻工艺，所述稀释溶液的范围为500-2500份HF对1份水。
CN202010743746.7A 2019-08-29 2020-07-29 半导体结构堆叠 Active CN112447727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/555,470 US10825691B1 (en) 2019-08-29 2019-08-29 Semiconductor structure stack
US16/555,470 2019-08-29

Publications (2)

Publication Number Publication Date
CN112447727A CN112447727A (zh) 2021-03-05
CN112447727B true CN112447727B (zh) 2022-02-11

Family

ID=73019675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010743746.7A Active CN112447727B (zh) 2019-08-29 2020-07-29 半导体结构堆叠

Country Status (2)

Country Link
US (1) US10825691B1 (zh)
CN (1) CN112447727B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230343815A1 (en) * 2022-04-22 2023-10-26 Micron Technology, Inc. Depositing a storage node

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013431A (zh) * 2008-07-22 2011-04-13 旺宏电子股份有限公司 具有自动对准底电极和二极管存取装置的伞状存储单元
CN102089877A (zh) * 2008-07-09 2011-06-08 美光科技公司 形成多个电容器的方法
US7985999B2 (en) * 2005-11-14 2011-07-26 Samsung Electronics Co., Ltd. Semiconductor device having capacitor
CN103400794A (zh) * 2008-09-11 2013-11-20 美光科技公司 自对准沟槽的形成方法
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法
CN109148508A (zh) * 2017-06-27 2019-01-04 三星电子株式会社 存储器件及其制造方法
CN208738232U (zh) * 2018-09-27 2019-04-12 长鑫存储技术有限公司 一种电容器结构
CN208835056U (zh) * 2018-10-29 2019-05-07 长鑫存储技术有限公司 一种半导体结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US8946043B2 (en) * 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
KR102324819B1 (ko) * 2014-12-12 2021-11-11 삼성전자주식회사 포토레지스트용 고분자, 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법
US9812463B2 (en) * 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US20190189631A1 (en) * 2017-12-15 2019-06-20 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985999B2 (en) * 2005-11-14 2011-07-26 Samsung Electronics Co., Ltd. Semiconductor device having capacitor
CN102089877A (zh) * 2008-07-09 2011-06-08 美光科技公司 形成多个电容器的方法
CN102013431A (zh) * 2008-07-22 2011-04-13 旺宏电子股份有限公司 具有自动对准底电极和二极管存取装置的伞状存储单元
CN103400794A (zh) * 2008-09-11 2013-11-20 美光科技公司 自对准沟槽的形成方法
CN109148508A (zh) * 2017-06-27 2019-01-04 三星电子株式会社 存储器件及其制造方法
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法
CN208738232U (zh) * 2018-09-27 2019-04-12 长鑫存储技术有限公司 一种电容器结构
CN208835056U (zh) * 2018-10-29 2019-05-07 长鑫存储技术有限公司 一种半导体结构

Also Published As

Publication number Publication date
US10825691B1 (en) 2020-11-03
CN112447727A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
US11127588B2 (en) Semiconductor processing applying supercritical drying
US20200243537A1 (en) Formation of a trench using a polymerizing radical material
CN112397513B (zh) 氧化修整
CN112447727B (zh) 半导体结构堆叠
US10978553B2 (en) Formation of a capacitor using a hard mask
US11011378B2 (en) Atom implantation for reduction of compressive stress
US10811419B1 (en) Storage node shaping
US11469103B2 (en) Semiconductor structure formation
US11011523B2 (en) Column formation using sacrificial material
CN112018116B (zh) 用于半导体结构图案化的方法
US20240179894A1 (en) Metal sense line contact
US11189484B2 (en) Semiconductor nitridation passivation
US10978306B2 (en) Semiconductor recess formation
US11152375B2 (en) Contact patterning
US11690216B2 (en) Structure to reduce bending in semiconductor devices
US20230343815A1 (en) Depositing a storage node
US20240178272A1 (en) Semiconductor structure with curved surfaces
US11164876B2 (en) Atom implantation for passivation of pillar material
US20240088211A1 (en) Over-sculpted storage node
CN111490035A (zh) 使用牺牲层形成电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant