CN112018116B - 用于半导体结构图案化的方法 - Google Patents

用于半导体结构图案化的方法 Download PDF

Info

Publication number
CN112018116B
CN112018116B CN202010264585.3A CN202010264585A CN112018116B CN 112018116 B CN112018116 B CN 112018116B CN 202010264585 A CN202010264585 A CN 202010264585A CN 112018116 B CN112018116 B CN 112018116B
Authority
CN
China
Prior art keywords
nitride
hard mask
silicon
silicate
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010264585.3A
Other languages
English (en)
Other versions
CN112018116A (zh
Inventor
S·科尔克马兹
D·D·史莱伦
S·巴拉克里希南
D·拉伊
S·萨帕
P·A·帕杜阿诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112018116A publication Critical patent/CN112018116A/zh
Application granted granted Critical
Publication of CN112018116B publication Critical patent/CN112018116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开涉及用于半导体结构图案化的方法。描述了与去除硬掩模有关的方法、设备和系统。示例方法包含在具有在工作表面上的第一硅酸盐材料的半导体结构上图案化硅硬掩模。所述方法进一步包含在所述第一硅酸盐材料上形成第一氮化物材料。所述方法进一步包含在所述第一氮化物材料上形成第二硅酸盐材料。所述方法进一步包含在所述第二硅酸盐材料上形成第二氮化物材料。所述方法进一步包含使用经过图案化的硬掩模形成穿过所述半导体结构的开口，以形成支撑支柱。所述方法进一步包含在所述半导体结构上形成硅内衬材料。所述方法进一步包含使用湿法蚀刻工艺去除所述硅内衬材料。

Description

用于半导体结构图案化的方法
技术领域
本公开总体上涉及半导体装置和方法，并且更具体地说，涉及图案化半导体结构。
背景技术
存储器装置通常以内部半导体集成电路的形式设置于计算机或其它电子装置中。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)和闪速存储器，等等。一些类型的存储器装置可以是非易失性存储器(例如，ReRAM)，并且可以用于需要高存储密度、高可靠性和低功耗的各种电子应用。与非易失性存储器单元(例如，闪速存储器单元)在没有电源的情况下保留其存储的状态相反，易失性存储器单元(例如，DRAM单元)需要电源(例如，通过刷新过程)来保留其存储的数据状态。然而，与各种非易失性存储器单元，如闪速存储器单元相比，各种易失性存储器单元，如DRAM单元可以更快地操作(例如，编程、读取、擦除等)。
发明内容
本公开的一个实施例涉及一种方法，所述方法包括在半导体结构上图案化硅硬掩模材料(110，410，510)，所述半导体结构具有：工作表面(101，201，301，401，501，601，701)上的第一硅酸盐材料(103，203，303，403，503)；所述第一硅酸盐材料(103，203，303，403，503)上的第一氮化物材料(105，205，305，405，505，605，705)；所述第一氮化物材料(105，205，305，405，505，605，705)上的第二硅酸盐材料(106，206，306，406，506，606)；以及所述第二硅酸盐材料(106，206，306，406，506，606)上的第二氮化物材料(108，208，308，408，508，608，708)；使用经过图案化的硬掩模(110，410，510)形成穿过所述半导体结构的开口(132，232，332，432，532，632，732)以形成支撑支柱；使用湿法蚀刻工艺去除所述硅内衬材料(316，516，616)。
另一个实施例涉及一种方法，所述方法包括图案化半导体结构，所述半导体结构具有：工作表面(101，201，301，401，501，601，701)上的第一硅酸盐材料(103，203，303，403，503)；所述第一硅酸盐材料(103，203，303，403，503)上的第一氮化物材料(105，205，305，405，505，605，705)；所述第一氮化物材料(105，205，305，405，505，605，705)上的第二硅酸盐材料(106，206，306，406，506，606)；以及所述第二硅酸盐材料(106，206，306，406，506，606)上的第二氮化物材料(108，208，308，408，508，608，708)；所述第二氮化物材料(108，208，308，408，508，608，708)的顶部上形成硅硬掩模材料(110，410，510)；以及去除所述硅硬掩模材料(110，410，510)的一部分。
另一个实施例涉及一种方法，所述方法包括图案化半导体结构，所述半导体结构具有：工作表面(101，201，301，401，501，601，701)上的硼磷硅酸盐玻璃(BPSG)(103，203，303，403，503)材料；所述BPSG材料(103，203，303，403，503)上的第一氮化物材料(105，205，305，405，505，605，705)；所述第一氮化物材料(105，205，305，405，505，605，705)上的原硅酸四乙酯(TEOS)材料(106，206，306，406，506，606)；以及TEOS材料(106，206，306，406，506，606)上的第二氮化物材料(108，208，308，408，508，608，708)；在所述第二氮化物材料(108，208，308，408，508，608，708)的顶部上形成硅硬掩模材料；以及使用湿法蚀刻工艺去除所述硅硬掩模材料(110，410，510)的一部分。
附图说明
图1-6展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图。
图7展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的示例半导体结构的一部分的横截面视图。
图8是根据本公开的多个实施例的用于实施示例半导体制造工艺的系统的功能框图。
图9展示了根据本公开的多个实例的包含存储器系统的半导体结构的示例计算系统的功能框图。
图10展示了根据本公开的多个实施例的可以耦接到具有电极的存储节点的存取装置的横截面视图。
具体实施方式
存储器装置(例如，包含易失性或非易失性存储器单元的那些存储器装置)上的各种类型的半导体结构可以包含可以形成半导体材料的直线沟槽和/或圆形、正方形、长椭圆形等空腔，以在其上产生开口以用于随后的半导体处理步骤。可以使用化学气相沉积(CVD)、等离子体沉积等来沉积各种材料，并使用光刻技术进行图案化，使用蒸气、湿法和/或干法蚀刻工艺来掺杂和蚀刻各种材料，以在工作表面上形成半导体结构。此类开口可以含有有助于存储器装置上的数据存取、存储和/或处理或有助于存储器装置上的各种支撑结构的各种材料，或与所述各种材料相关联。作为实例，可以将电容器材料沉积到这些开口中以提供数据存取、存储和/或处理。
为了增加存储器装置的单元的电容，可以通过增加开口内的电容器材料柱的高度来增加形成柱的半导体工作表面的表面积。然而，随着电容器柱的高度随着支柱的高宽比的提高而增加，这可能增加硬掩模材料的厚度。用于拉直电容器柱并蚀刻掉半导体结构内的硅硬掩模材料和硅内衬材料的随后的干法蚀刻可能导致半导体支撑结构支柱材料特别是氮化物晶格的损耗。
为了减轻这个问题，下文进一步描述了一种用于图案化半导体结构的方法。作为实例，可以使用湿法蚀刻来去除硅。在最初的干法蚀刻之后，可以保留硬掩模的一部分。随后可以执行湿法蚀刻以去除半导体支撑结构支柱内的硬掩模材料和内衬材料。在湿法蚀刻期间，剩余的硬掩模材料可以充当对半导体支撑结构支柱的保护。使用湿法蚀刻可以保护半导体支撑结构支柱内的内衬材料凹陷。在湿法蚀刻期间将硬掩模材料定位在半导体支撑结构支柱(例如，氮化物晶格)上方可以防止氮化物晶格材料的损耗。
本公开包含与图案化半导体结构有关的方法、设备和系统，从而减少内衬损耗和半导体支撑结构支柱损耗。例如，在先前的方法中，干法蚀刻可以去除半导体支撑结构支柱的一部分。如此，可以以缓冲形式添加一些另外的材料以考虑蚀刻工艺中潜在的半导体支撑结构支柱损耗。
在一个实例中，在不考虑或提供潜在损耗的情况下，可以在半导体支撑结构支柱内形成准确的氮化物材料。本文描述的方法的实例包含在具有工作表面上的第一硅酸盐材料的半导体结构上图案化硅硬掩模。所述方法进一步包含在所述第一硅酸盐材料上形成第一氮化物材料。所述方法进一步包含在所述第一氮化物材料上形成第二硅酸盐材料。所述方法进一步包含在所述第二硅酸盐材料上形成第二氮化物材料。所述方法进一步包含在所述第二氮化物材料上形成牺牲材料。所述方法进一步包含使用经过图案化的硬掩模穿过所述半导体结构的开口，以形成半导体支撑结构支柱。所述方法进一步包含在所述半导体结构上形成硅内衬材料。所述方法进一步包含去除所述硅内衬材料。
在本公开的以下详细说明中，参考了形成所述详细说明的一部分的附图，并且在所述附图中通过图解方式示出了可以如何实践本公开的一或多个实例。足够详细地对这些实例进行说明以使得本领域的普通技术人员能够实践本公开的实例，并且应理解的是，可以利用其它实例并且可以在不脱离本公开的范围的情况下做出工艺改变、电气改变和/或结构改变。如本文所使用的，“多个”某物可以指一或多个此类事物。例如，多个电容器可以指至少一个电容器。
本文中的附图遵循编号惯例，其中一或多个第一数字与图的附图编号相对应，并且剩余数字标识图中的元件或组件。可以通过使用类似的数字来标识不同附图之间类似的元件或组件。例如，附图标记108可以引用图1中的元件“08”，并且类似的元件可以引用为图2中的208。在一些情况下，可以利用同一元件编号(例如，图1中的124-1、124-2、124-3、124-4)顺序地引用同一附图或不同附图中的多个类似的但功能上和/或结构上可区分的元件或组件。
图1展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图190。示例半导体支撑结构可以包含多个支柱109-1、109-2、...、109-N(以下统称为多个支柱109)。所述多个支柱109中的每个支柱可以包含第一硅酸盐材料103，所述第一硅酸盐材料示出为已经在底层工作表面101上方形成。工作表面101可以由可以在其上制造存储器装置材料的各种未掺杂或掺杂的材料形成。相对惰性的未掺杂的工作表面101的实例可以包含单晶硅(单晶硅(monosilicon))、多晶硅(多晶硅(polysilicon))和非晶硅，以及其它可能性。
在多个实例中，第一硅酸盐材料103可以由硼磷硅酸盐玻璃(BPSG)形成。BPSG可以包含掺杂有各种浓度和/或比例的硼化合物和磷化合物的硅化合物。硅化合物可以是二氧化硅(SiO2)，所述二氧化硅可以通过硅烷(SiH4)的氧化以及其它可能性来形成。硼化合物可以是三氧化二硼(B2O3)，所述三氧化二硼可以通过乙硼烷(B2H6)的氧化以及其它可能性来形成。磷化合物可以是五氧化二磷(P2O5)，所述五氧化二磷可以通过膦(PH3)的氧化以及其它可能性来形成。BPSG的硅化合物、硼化合物和磷化合物可以包含如本文所描述的确定适合于第一硅酸盐材料103的功能性和/或形成的硅、硼和磷的各种同位素。
第一硅酸盐材料103可以最初在底层工作表面101的表面上方形成(例如，沉积)。例如，第一硅酸盐材料103可以在没有在其中形成从第一硅酸盐材料103的上表面到底层工作表面101的表面的开口的情况下形成。在多个实例中，第一硅酸盐材料103可以在底层工作表面101的表面上方沉积的厚度在大约200纳米(nm)到大约600nm的范围内。然而，本公开的实施例不限于此实例。
可以在第一硅酸盐材料103的与底层工作表面101相对的表面上方形成第一氮化物材料105。第一氮化物材料105可以在第一硅酸盐材料103的上表面上方形成(例如，沉积)。第一氮化物材料105可以由针对介电性质选择的氮化物材料形成。例如，可以从氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)、氮化钛硅(TiSiN)和氮化钨(WN、W2N、WN2)以及其它可能性中选择一或多种介电氮化物，以形成第一氮化物材料105。在多个实例中，第一氮化物材料105可以在第一硅酸盐材料103的表面上方沉积的厚度在大约5nm到大约60nm的范围内。然而，本公开的实施例不限于此实例。
示出了第二硅酸盐材料106已经在第一氮化物材料105的与第一硅酸盐材料103相对的表面上方形成。在多个实例中，第二硅酸盐材料106可以由原硅酸四乙酯(Si(OC2H5)4)形成，所述原硅酸四乙酯也被称为TEOS。TEOS可以形成为原硅酸(Si(OH)4)的乙酯，以及其它可能性。在多个实例中，第二硅酸盐材料106可以在第一氮化物材料105的表面上方沉积的厚度在大约250nm到450nm范围内。然而，本公开的实施例不限于此实例。
示出了第二氮化物材料108已经在第二硅酸盐材料106的与第一氮化物材料105相对的表面上方形成。第二氮化物材料108可以在第二硅酸盐材料106的上表面上方形成(例如，沉积)。
类似于第一氮化物材料105，第二氮化物材料108可以由针对介电性质选择的氮化物材料形成。例如，第二氮化物材料108可以由与第一氮化物材料105相同的材料形成。在多个实例中，第二氮化物材料108可以在第二硅酸盐材料106的表面上方沉积的厚度在大约20nm到大约100nm范围内。
示出了硬掩模材料110已经在第二氮化物材料108的与第二硅酸盐材料106相对的表面上方形成。在多个实例中，硬掩模材料110可以由硅材料形成并且可以称为硅硬掩模材料110。在多个实例中，硬掩模材料110可以由多晶硅(多晶硅)以及其它可能性形成。在多个实例中，硬掩模材料110可以在第二氮化物材料108的表面上方沉积的厚度在大约50nm到400nm范围内。然而，本公开的实施例不限于此实例。硬掩模材料110可以例如使用反应离子蚀刻(RIE)工艺来图案化和蚀刻，以形成多个支柱109。
可以在所述多个支柱109的侧壁上以及在工作表面101的表面上形成(例如，沉积)电极材料114，例如，底部电极。电极材料114可以通过保形沉积工艺，如化学气相沉积(CVD)从工作表面101形成(例如，沉积)，到所述多个支柱109的上表面处的开口132的高度122。电极材料114可以在所述多个支柱109的上表面上形成(例如，沉积)。例如，所述多个支柱109的内表面和上表面可以由电极材料114覆盖。
电极材料114可以由针对导电性质选择的氮化合物材料形成。例如，可以从氮化硅(SiNX、Si3N4)、氮化铝(AlN)、氮化镓(GN)、氮化钽(TaN、Ta2N)、氮化钛(TiN、Ti2N)和氮化钨(WN、W2N、WN2)以及其它可能性中选择一或多种导电氮化物。电极材料114可以形成为各种宽度(例如，厚度)124-6，以适于用于形成半导体装置的可操作电容器的特定设计规则。
在至少一个实例中，多个支柱109-1与109-2之间的相应开口132-1、132-2(以下统称为开口132)的宽度或直径可以在大约200-600埃(或20nm到60nm)的范围内，并且开口132的高度可以在大约8,000-15,000埃(800-1,500nm)的范围内并且可以导致高度与宽度的高宽比(AR)在大约25:1到大约50:1的范围内。为了使示例制造顺序清楚，附图示出了第一开口132-1和第二开口132-2，但是实例不限于两个开口并且可以包含各种数量的开口。
随着所述多个支柱109-1到109-N的高度122的增加，硬掩模材料110的厚度也可以增加。用于拉直电容器柱并蚀刻掉硬掩模材料110和随后的内衬材料的随后的干法蚀刻可能导致支柱材料特别是第二氮化物材料108的损耗。可以使用材料图案形成所述多个支柱109。在多个实例中，所述多个支柱109可以通过图案化(例如，沉积)第一硅酸盐材料103、第一氮化物材料105、第二硅酸盐材料106、第二氮化物材料108、硬掩模材料110和电极材料114形成。如此形成的支撑结构可以使第一硅酸盐材料103和第二硅酸盐材料106的堆叠相对于彼此和底层工作表面101能够保持在比由第一硅酸盐材料103和第二硅酸盐材料106本身提供的堆叠更加静态的配置中。
可以利用蚀刻工艺(例如，第一湿法蚀刻工艺或干法蚀刻工艺)来蚀刻到(例如，穿过)硬掩模材料110、第二氮化物材料108、第二硅酸盐材料106、第一氮化物材料105和/或第一硅酸盐材料103以在先前列出的材料内形成开口(如已经展示为多个支柱109-1与109-2之间的开口132-1)。蚀刻工艺的执行可以实现形成从硬掩模材料110的上表面延伸到工作表面101的表面的开口(在其内可以沉积硅内衬材料柱)。
所得的开口132可以具有在大约8,000埃(或800nm)到大约15,000埃(或1,500nm)的范围内的高度122。材料中的每种材料可以为结构的总体高度122贡献特定高度。如图1所展示的，第一硅酸盐材料103可以具有高度124-1，第一氮化物材料105可以具有高度124-2，第二硅酸盐材料106可以具有高度124-3，第二氮化物材料108可以具有高度124-4，硬掩模材料110可以具有高度124-5，并且电极材料114可以具有高度/厚度124-6，当将所述高度/厚度高度加在一起时，会产生总体高度122。
在一些实例中，第一硅酸盐材料103的高度124-1可以是大约2000埃、大约2400埃、大约3600埃、大约4000埃、大约4200埃、大约4500埃、大约4900埃、大约5300埃、大约5700埃和/或在大约2000埃到大约6000埃的范围内之一。在一些实例中，第一氮化物材料105的高度124-2可以是大约50埃、大约100埃、大约400埃、大约550埃和/或在大约50埃到大约600埃的范围内之一。在一些实例中，第二硅酸盐材料108的高度124-3可以是大约2500埃、大约3500埃、大约4200埃和/或在大约2500埃到4500埃的范围内之一。在一些实例中，第二氮化物材料108的高度124-4可以是大约200埃、大约750埃、大约970埃和/或在大约200埃到大约1000埃的范围内之一。然而，本公开的实施例不限于此实例。
图2展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图291。图2展示了在完成结合图1描述的示例制造顺序之后在特定阶段的示例半导体结构。
横截面视图291可以包含与如图1中所引用的示例横截面视图190相同或类似的元件。例如，工作表面201相似于或类似于工作表面101。第一硅酸盐材料203相似于或类似于第一硅酸盐材料103，第一氮化物材料205相似于或类似于第一氮化物材料105，第二硅酸盐材料206相似于或类似于第二硅酸盐材料106，第二氮化物材料208相似于或类似于第二氮化物材料108，并且电极材料214相似于或类似于电极材料114。
如图2所展示的，已经将硬掩模材料(如图1所展示的110)从图1所示的示例存储器装置的一部分中去除。随着多个支柱209的高度222的增加，硬掩模材料的厚度可以增加。可以使用随后的干法蚀刻来拉直电容器柱并蚀刻掉电极材料214和硬掩模材料。硬掩模材料可以通过(通过应用)干法蚀刻去除。
干法蚀刻可以是可以选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、如正丙醇和异丙醇等异丙醇(C3H7OH)、正丁醇(C4H9OH)和其它可能的醇的异构体以及硫酸(H2SO4)的选择性溶剂、氢氟酸(HF)、磷酸(H3PO4)、盐酸(HCl)、氢氧化铵(NH4OH)和其组合以及其它可能性的混合物。干法蚀刻可以用于蚀刻掉第二氮化物材料208顶部上的硬掩模材料。干法蚀刻可以用于蚀刻掉整个硬掩模材料。例如，干法蚀刻可以去除第二氮化物材料208的表面上方大约50nm到400nm的硬掩模材料。硬掩模材料的去除使得第二氮化物材料208暴露在多个支柱209的顶部。
图3A展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图392。图3展示了在完成结合图2描述的示例制造顺序之后在特定阶段的示例半导体结构。
横截面视图392可以包含与如分别在图1和2中所引用的示例横截面视图190和291相同或类似的元件。例如，工作表面301分别相似于或类似于图1的工作表面101和图2的工作表面201。第一硅酸盐材料303分别相似于或类似于图1的第一硅酸盐材料103和图2的第一硅酸盐材料203。第一氮化物材料305分别相似于或类似于图1的第一氮化物材料105和图2的第一氮化物材料205。第二硅酸盐材料306分别相似于或类似于图1的第二硅酸盐材料106和图2的第二硅酸盐材料206。第二氮化物材料308分别相似于或类似于图1的第二氮化物材料108和图2的第二氮化物材料208。电极材料314分别相似于或类似于图1的电极材料114和图2的电极材料214。
在一个实例中，可以在开口332内沉积内衬材料316，以在半导体结构内产生更大的稳定性。内衬材料316可以填充开口332，使得所述开口在多个支柱309的上表面上沉积。内衬材料316可以从工作表面的表面填充开口332，到在多个支柱309的上表面处的开口332的高度322。在多个实例中，内衬材料316可以由硅材料形成并且可以称为硅内衬材料316。在多个实例中，内衬材料316可以由单晶硅(单晶硅)、多晶硅(多晶硅)和非晶硅以及其它可能性形成。
在蚀刻硬掩模材料(如图1所展示的110)之后，内衬材料316可以在暴露的第二氮化物材料308上沉积。在多个实例中，内衬材料316可以在第二氮化物材料108的表面上方沉积的厚度在大约50nm到500nm范围内。所得的结构可以具有在大约8,000埃(或800nm)到大约15,000埃(或1,500nm)的范围内的高度322。材料中的每种材料可以为结构的总体高度322贡献特定高度。如图3所展示的，第一硅酸盐材料303可以具有高度324-1，第一氮化物材料305可以具有高度324-2，第二硅酸盐材料306可以具有高度324-3，第二氮化物材料308可以具有高度324-4，并且内衬材料316可以具有高度324-8，当将所述高度加在一起时，会产生总体高度322。
图3B展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图382。图3展示了在完成结合图3A描述的示例制造顺序之后在特定阶段的示例半导体结构。
横截面视图382可以包含与如分别在图1、2和3A中所引用的示例横截面视图190、291和392相同或类似的元件。例如，工作表面301分别相似于或类似于图1的工作表面101和图2的工作表面201。第一硅酸盐材料303分别相似于或类似于图1的第一硅酸盐材料103和图2的第一硅酸盐材料203。第一氮化物材料305分别相似于或类似于图1的第一氮化物材料105和图2的第一氮化物材料205。第二硅酸盐材料306分别相似于或类似于图1的第二硅酸盐材料106和图2的第二硅酸盐材料206。第二氮化物材料308分别相似于或类似于图1的第二氮化物材料108和图2的第二氮化物材料208。电极材料314分别相似于或类似于图1的电极材料114和图2的电极材料214。内衬材料316相似于或类似于图3A的内衬材料316。
如图3B所展示的，已经将内衬材料316的顶部从图3A所示的示例半导体结构的一部分中去除。内衬材料316的顶部可以通过(通过应用)湿法蚀刻去除。内衬材料316的顶部的去除使得第二氮化物材料308暴露在多个支柱309的顶部。
湿法蚀刻可以是由铵和其组合以及其它可能性形成的溶剂。湿法蚀刻可以用于蚀刻掉内衬材料316的顶部。内衬材料316可以在开口332内沉积，以在半导体结构内产生更大的稳定性。在用于去除内衬材料316的顶部的湿法蚀刻之后，内衬材料316可以从工作表面的表面填充开口332，到第二氮化物材料308的表面附近的高度。
内衬材料616的顶部的蚀刻可以使内衬材料316凹陷电极614的壁之间的深度(D)313。随着内衬材料316被去除，其可以使用湿法蚀刻工艺以本文所描述的较小程度凹陷到第二氮化物材料308下方。这种结果可能是有利的，因为凹陷可以使支柱309在随后的处理步骤中的稳定性降低，并且在所得的半导体结构内允许短路或其它缺陷。有利地，在根据特定的设计规则和/或大于25:1的高宽比(A/R)的一些示例实施例中，使用湿法蚀刻可以导致内衬材料316凹陷2nm到20nm的范围。如此，与使用干法蚀刻工艺相比，使用湿法蚀刻可以将内衬材料316的凹陷减少10％到20％的范围。
图4展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图493。图4展示了在完成结合图1描述的示例制造顺序之后的示例半导体结构。
横截面视图493可以包含与如分别在图1、2、3A和3B中所引用的示例横截面视图190、291、392和382相同或类似的元件。例如，工作表面401分别相似于或类似于图1的工作表面101、图2的工作表面201以及图3A和3B的工作表面301。第一硅酸盐材料403分别相似于或类似于图1的第一硅酸盐材料103、图2的第一硅酸盐材料203以及图3A和3B的第一硅酸盐材料303。第一氮化物材料405分别相似于或类似于图1的第一氮化物材料105、图2的第一氮化物材料205以及图3A和3B的第一氮化物材料305。第二硅酸盐材料406分别相似于或类似于图1的第一硅酸盐材料106、图2的第二硅酸盐材料206以及图3A和3B的第一硅酸盐材料306。第二氮化物材料408分别相似于或类似于图1的第二氮化物材料108、图2的第二氮化物材料208以及图3A和3B的第二氮化物材料308。电极材料414分别相似于或类似于图1的电极材料114、图2的电极材料214以及图3A和3B的电极材料314。硬掩模材料410相似于或类似于图1的硬掩模材料110。
如图4所展示的，已经使用受控的干法蚀刻将硬掩模材料410的一部分从图1所示的示例存储器装置的一部分中去除。随着多个支柱409的高度422的增加，硬掩模材料410的厚度可以增加。随后的干法蚀刻可以用于拉直电容器柱并蚀刻掉硬掩模材料410。如此，可以通过(通过应用)干法蚀刻去除硬掩模材料410。
干法蚀刻可以是可以选自水(H2O)、甲醇(CH3OH)、乙醇(C2H5OH)、如正丙醇和异丙醇等异丙醇(C3H7OH)、正丁醇(C4H9OH)和其它可能的醇的异构体以及硫酸(H2SO4)的选择性溶剂、氢氟酸(HF)、磷酸(H3PO4)、盐酸(HCl)、氢氧化铵(NH4OH)和其组合以及其它可能性的混合物。
在此示例实施例中，受控的干法蚀刻可以用于蚀刻掉硬掩模材料的一部分，但是保留硬掩模材料410的剩余部分作为缓冲。在一些实施例中，干法蚀刻可以用于蚀刻掉第二氮化物材料408上方大约60％的硬掩模材料(如图1中展示为110)。在一个实例中，在受控的干法蚀刻去除工艺之后，可以保留硬掩模材料410的原始厚度的至多大约40％，以保护第二氮化物材料408在随后的处理步骤中不被去除。在此实例中，可以将硬掩模材料410的高度(图1中的124-5)减小到高度424-7。
在先前的方法中，由于包含第二氮化物材料408的牺牲部分，因此第二氮化物材料408的高度可以比结合本申请描述的高度高。同样，在先前的方法中，干法蚀刻用于蚀刻掉内衬材料(如图3所展示的316)。并且，因此，将使用第二氮化物的牺牲部分，因为干法蚀刻将侵蚀并去除第二氮化物材料408的一部分。
可能的是，由于在本说明书和图1-3B的说明中使用了湿法蚀刻，所以湿法蚀刻还可以去除填充在开口432-1和432-2中的内衬材料的一部分，并且在没有剩余的硬掩模材料410充当缓冲的情况下，湿法蚀刻还可以蚀刻掉图2所示的第二氮化物材料208的一部分。
然而，在本示例实施例中，具有剩余的硬掩模材料410作为对第二氮化物材料408的保护意味着可以使用更薄的氮化物材料。在湿法蚀刻工艺期间，湿法蚀刻可以去除剩余的硬掩模材料410，而不是或以较小的程度去除第二氮化物材料408。如此，根据此示例实施例，因为第二氮化物材料408由剩余的硬掩模材料410保护，所以第二氮化物材料408可能不再需要牺牲部分。在一些实施例中，在某些设计规则中，较薄的第二氮化物材料408可以在电容上产生介于0.1％到2％之间或介于0.1毫微微法拉(fF)到0.5毫微微法拉之间的电容增益。例如，可以在可接受的稳定性内将更多的第二硅酸盐材料406沉积到较高支柱409的更高的高度，并且可以实现到存储节点结构的总体更高的高度。随着高度的增加，可以增加电容器结构的所得的表面积，从而实现更大的存储电容值。接下来结合本实施例的图5和6对此进行进一步描述。
图5展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图594。图5展示了在完成结合图4描述的示例制造顺序之后的示例半导体结构。
横截面视图594可以包含与如分别在图1、2、3A、3B和4中所引用的示例横截面视图190、291、392、382和493相同或类似的元件。例如，工作表面501分别相似于或类似于图1的工作表面101、图2的工作表面201、图3的工作表面301以及图4的工作表面401。第一硅酸盐材料503分别相似于或类似于图1的第一硅酸盐材料103、图2的第一硅酸盐材料203、图3的第一硅酸盐材料303以及图4的第一硅酸盐材料403。第一氮化物材料505分别相似于或类似于图1的第一氮化物材料105、图2的第一氮化物材料205、图3的第一氮化物材料305以及图4的第一氮化物材料405。第二硅酸盐材料506分别相似于或类似于图1的第一硅酸盐材料106、图2的第二硅酸盐材料206、图3的第一硅酸盐材料306以及图4的第一硅酸盐材料406。第二氮化物材料508分别相似于或类似于图1的第二氮化物材料108、图2的第二氮化物材料208、图3的第二氮化物材料308以及图4的第二氮化物材料408。电极材料514分别相似于或类似于图1的电极材料114、图2的电极材料214、图3的电极材料314以及图4的电极材料414。硬掩模材料510分别相似于或类似于图1的硬掩模材料110和图4的硬掩模材料410。
在一个实例中，可以在开口532内沉积内衬材料516以在半导体结构内产生更大的稳定性。内衬材料516可以填充开口532，使得所述内衬材料沉积在多个支柱509的上表面上。内衬材料516可以从工作表面501的表面填充开口532，到在多个支柱509的上表面处的开口532的高度522。
在蚀刻掉硬掩模材料510的一部分之后，内衬材料516可以沉积在硬掩模材料510的与第二氮化物材料508相对的剩余部分上。在多个实例中，内衬材料516可以在硬掩模材料510的剩余部分的表面上方沉积的厚度在大约50nm到500nm范围内。
所得的半导体结构可以具有在大约8,000埃(或800nm)到大约15,000埃(或1,500nm)的范围内的高度522。材料中的每种材料可以为结构的总体高度522贡献特定高度。如图5所展示的，第一硅酸盐材料503可以具有高度524-1，第一氮化物材料505可以具有高度524-2，第二硅酸盐材料506可以具有高度524-3，第二氮化物材料508可以具有高度524-4，硬掩模材料510的剩余部分可以具有高度524-7，并且内衬材料516可以具有高度524-8，当将所述高度加在一起时，会产生总体高度522。
图6展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的半导体结构的一部分的横截面视图695。图6展示了在完成结合图5描述的示例制造顺序之后在特定阶段的示例半导体结构。
横截面视图695可以包含与如分别在图1、2、3A、3B、4和5中所引用的示例横截面视图190、291、392、382、493和594相同或类似的元件。例如，工作表面601分别相似于或类似于图1的工作表面101、图2的工作表面201、图3的工作表面301、图4的工作表面401以及图5的工作表面501。第一硅酸盐材料603分别相似于或类似于图1的第一硅酸盐材料103和图2的第一硅酸盐材料203。第一氮化物材料605分别相似于或类似于图1的第一氮化物材料105、图2的第一氮化物材料205、图3的第一氮化物材料305、图4的第一氮化物材料405以及图5的第一氮化物材料505。第二硅酸盐材料606分别相似于或类似于图1的第二氮化物材料106、图2的第二氮化物材料206、图3的第二氮化物材料306、图4的第二氮化物材料406以及图5的第二氮化物材料506。第二氮化物材料608分别相似于或类似于图1的第二氮化物材料108、图2的第二氮化物材料208、图3的第二氮化物材料308、图4的第二氮化物材料408以及图5的第二氮化物材料508。电极材料614分别相似于或类似于图1的电极材料114、图2的电极材料214、图3的电极材料314、图4的电极材料414以及图5的电极材料514。
如图6所展示的，已经将硬掩模材料的剩余部分和内衬材料616的顶部从图5所示的示例半导体结构的一部分中去除。硬掩模材料的剩余部分和内衬材料616的顶部可以通过(通过应用)湿法蚀刻去除。硬掩模材料的剩余部分的去除使得第二氮化物材料608在多个支柱609的顶部处暴露，并且维持到电极614例如，底部电极的壁的预期高度(H)622。
湿法蚀刻可以是由铵和其组合以及其它可能性形成的溶剂。湿法蚀刻可以用于蚀刻掉内衬材料616的顶部和硬掩模材料。可以通过硬掩模材料保护第二氮化物材料608免受湿法蚀刻。可以在开口632内沉积内衬材料616，以在半导体结构内产生更大的稳定性。在用于去除内衬材料616的顶部的湿法蚀刻之后，内衬材料616可以从工作表面的表面填充开口632，到第二氮化物材料608的表面附近的高度。
内衬材料616的顶部和硬掩模材料的蚀刻可以使内衬材料616凹陷电极614的壁之间的深度(D)613。随着内衬材料616被去除，其可以使用湿法蚀刻工艺以本文所描述的较小程度，和/或由于剩余硬掩模材料(图5中的510)的缓冲而在第二氮化物材料608下方凹陷。这种情况的结果可能是有利的，因为凹陷可能使支柱609在随后的处理步骤中的稳定性降低，并且在所得的半导体结构内允许短路或其它缺陷。有利地，在根据特定的设计规则和/或大于25:1的高宽比(A/R)的一些示例实施例中，使用湿法蚀刻可以导致内衬材料616凹陷2nm到20nm的范围。如此，与使用干法蚀刻工艺和/或不保持剩余硬掩模材料(图5中的510)的缓冲相比，使用湿法蚀刻可以将内衬材料616的凹陷减少10％到20％的范围。
图7展示了根据本公开的多个实例的与用于图案化半导体结构的半导体制造顺序相关联的存储器装置的示例半导体结构的一部分的横截面视图730。图7展示了在完成结合图6描述的示例制造顺序之后的示例半导体结构。
横截面视图730可以包含与如分别在图1、2、3、4、5和6中所引用的示例横截面视图190、291、392、493和594相同或类似的元件。例如，工作表面701分别相似于或类似于图1的工作表面101、图2的工作表面201、图3的工作表面301、图4的工作表面401、图5的工作表面501以及图6的工作表面601。第一氮化物材料705分别相似于或类似于图1的第一氮化物材料105、图2的第一氮化物材料205、图3的第一氮化物材料305、图4的第一氮化物材料405、图5的第一氮化物材料505以及图6的第一氮化物材料605。第二氮化物材料708分别相似于或类似于图1的第二氮化物材料108、图2的第二氮化物材料208、图3的第二氮化物材料308、图4的第二氮化物材料408、图5的第二氮化物材料508以及图6的第二氮化物材料608。电极材料714分别相似于或类似于图1的电极材料114、图2的电极材料214、图3的电极材料314、图4的电极材料414、图5的电极材料514以及图6的电极材料614。
使用本文描述的技术和方法实施例可以保持高度(H)722，以实现存储节点结构(例如，电容器单元)的更大表面积，从而允许根据特定设计规则将电容增加百分之一(1)到百分之五(5)(1-5％)。如所示出的，已经在电极材料714的外表面上形成(例如，沉积)介电材料723。在多个实例中，介电材料723可以由工作表面701的表面形成以覆盖电极材料714的外表面，包含上表面。随后可以至少部分地通过在电介质材料723的外表面上形成(例如，沉积)顶部电极材料747来形成电容器。
如图7中所展示的，半导体支撑结构的高度722可以包含第一氮化物材料705的高度724-2和第二氮化物材料708的高度724-4，以及已去除的第一硅酸盐材料的高度724-1和已去除的第二硅酸盐材料的高度724-3。
由于第二氮化物材料708以及所得的电极材料714的所保持的高度，电介质材料723以及形成在电极材料714上方的顶部电极材料747的增加高度，电容器的高度722可以高于原始开口(H 622)的高度。介电材料723和顶部电极材料747可以由各种相应的介电材料、导电材料和电阻材料形成，并且形成可与形成半导体装置的可操作硅填充材料721关联使用的各种宽度(例如，厚度)。
除了底层工作表面701之外，支撑结构还由第一氮化物材料705和第二氮化物材料708形成。在第一硅酸盐材料和第二硅酸盐材料的去除使在半导体结构中留下了空隙之后，并且甚至在此类空隙可能已经由缓冲材料至少部分地填充之后，支撑结构可以向硅填充材料721提供支撑。为了便于说明，在可以是在硅填充材料721的后方和电极材料714的右侧进行支撑的3D横截面视图中示出了由第一氮化物材料705和第二氮化物材料708形成的支撑结构。然而，由第一氮化物材料705和第二氮化物材料708形成的支撑结构也可以位于相对侧，或者可以附接在硅填充材料721的四个位置处或者甚至将其包围。在多个实例中，介电材料723和/或顶部电极材料747可以包围电极材料714，除了在将支撑结构的第一氮化物材料705和第二氮化物材料708附接到电极材料714的限定位置之外。
如刚刚描述的电容器和电容器支撑结构的形成可以使电容器中的每个电容器能够(例如，相对于彼此和底层材料)保持在静态配置中。例如，电容器支撑结构可以减少(例如，防止)在制造或使用期间电容器弯曲和/或扭曲的可能性。如本文所描述的，通过包含牺牲的存储节点，可以将开口732的宽度加大，从而增加了电容器要填充的空间。可以将电容器填充到开口732中，从而在两种电容器材料不接触的情况下，为另一种要填充的电容器材料留出空间来。例如，将开口732加宽。
如刚刚描述的电容器和电容器支撑结构的形成可以用于制造包含至少一个存储器单元的存储器装置。此类存储器单元可以以数据存储元件的形式包含由电容器支撑结构支撑的至少一个此类电容器。存储器单元还可以包含耦接或可以耦接到至少一个电容器的至少一个存取装置(例如，晶体管)(未示出)。
图8是根据本公开的多个实施例的用于实施示例半导体制造工艺的系统860的功能框图。系统860可以包含处理设备861。处理设备861可以被配置成实现图案化半导体结构。
处理设备861可以包含半导体处理室862以围绕被配置成图案化半导体结构的组件。室862可以进一步围绕载体863以保持一批半导体晶圆864(例如，工作表面101)。处理设备861可以包含包括例如被配置成引入和去除反应物的泵865单元和吹扫866单元的工具和/或与所述工具相关联。在一个实例中，反应物可以包含前体/还原剂。如本文所描述的，处理设备861可以进一步包含被配置成将室862保持在适当温度的温度控制867单元。
系统860可以进一步包含控制器868。控制器868可以包含用于实施例如沉积存储节点材料的电路系统和/或编程，或者与所述电路系统和/或编程相关联。由控制器868对此类沉积和吹扫操作的调整可以控制本文所描述的材料(第一硅酸盐材料、第一氮化物材料、第二硅酸盐材料和第二氮化物材料)的厚度。
在多个实施例中，控制器868可以被配置成使用硬件作为控制电路系统。此类控制电路系统可以是例如具有用于通过相关联的沉积工艺和吹扫工艺来控制制造步骤以图案化半导体结构的逻辑的专用集成电路(ASIC)。
图9是根据本公开的一或多个实例的包含存储器系统944的半导体结构的至少一个实例的计算系统980的功能框图。存储器系统944可以是例如固态驱动器(SSD)。
在图9所展示的实例中，存储器系统944包含存储器接口946、多个存储器装置940-1、...、940-N以及可选择地耦接到存储器接口946和存储器装置940-1、...、940-N的控制器948。存储器接口946可以用于在存储器系统944与另一个装置，如主机942之间传送信息。主机942可以包含处理器(未示出)。如本文所使用的，“处理器”可以是如并行处理系统等多个处理器、多个协处理器等。示例主机可以包含膝上型计算机、个人计算机、数码相机、数字记录装置和播放装置、移动电话、PDA、存储卡读取器、接口集线器等或可以在其中实施。此类主机可以与使用例如处理在半导体装置和/或SSD上执行的制造操作相关联。
在多个实例中，主机942可以与主机接口943相关联(例如，包含或耦接到所述主机接口)。主机接口943可以使(例如，按数字上和/或结构上限定的梯度)经过缩放的偏好的输入能够限定例如由处理设备实施的存储器装置(例如，如940所示)和/或在所述存储器装置上形成的存储器单元阵列(例如，如954所示)的最终结构或中间结构的临界尺寸(CD)。经过缩放的偏好可以通过由主机942存储的多个偏好的输入、来自另一个存储系统(未示出)的偏好的输入和/或用户(例如，人工操作员)的偏好的输入提供给主机接口943。
存储器接口946可以呈标准化物理接口的形式。例如，当将存储器系统944用于计算系统980中的信息(例如，数据)存储时，存储器接口946可以是串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口或通用串行总线(USB)接口以及其它物理连接器和/或接口。然而，通常，存储器接口可以提供用于在存储器系统944的控制器948与主机942之间(例如，通过主机接口943)传递控制、地址、信息、经过缩放的偏好和/或其它信号的接口。
控制器948可以包含例如固件和/或控制电路系统(例如，硬件)。控制器948可以可操作耦接到和/或包含在与一或多个存储器装置940-1、...、940-N相同的物理装置(例如，管芯)上。例如，控制器948可以是或可以包含作为可操作耦接到包含存储器接口946和存储器装置940-1、...、940-N的电路系统(例如，印刷电路板)的硬件的ASIC。可替代地，控制器948可以包含在通信耦接到包含存储器装置940-1、...、940-N中的一或多个存储器装置的物理装置(例如，管芯)的单独的物理装置上。
控制器948可以与存储器装置940-1、...、940-N通信以指示用于感测(例如，读取)、编程(例如，写入)和/或擦除信息的操作，以及用于管理存储器单元的其它功能和/或操作。控制器948可以具有可以包含多个集成电路和/或分立组件的电路系统。在多个实例中，控制器948中的电路系统可以包含用于控制跨存储器装置940-1、...、940-N存取的控制电路系统和/或用于在主机942与存储器系统944之间提供转换层的电路系统。
存储器装置940-1、...、940-N可以包含例如多个存储器阵列954(例如，瞬时性和/或非瞬时性存储器单元的阵列)。例如，存储器装置940-1、...、940-N可以包含存储器单元的阵列，如结合图9描述的构造为形成根据图1-7中描述的实施例形成的结构的示例存储器装置990的一部分。如应理解的，存储器装置940-1、...、940-N的存储器阵列954中的存储器单元可以呈RAM架构(例如，DRAM、SRAM、SDRAM、FeRAM、MRAM、ReRAM等)、闪存架构(例如，与非、或非等)、三维(3D)RAM和/或闪速存储器单元架构或包含支柱和相邻沟槽的其它某种存储器阵列架构。
存储器装置940可以在同一管芯上形成。存储器装置(例如，存储器装置940-1)可以包含形成在管芯上的存储器单元的一或多个阵列954。存储器装置可以包含与形成在管芯上的一或多个阵列954相关联的感测电路系统955和控制电路系统956或其部分。感测电路系统955可以用于确定(感测)在阵列954的一行中存储特定存储器单元处的特定数据值(例如，0或1)。除了响应于来自主机942和/或主机接口943的命令而指示数据值的存储、擦除等之外，控制电路系统956还可以用于指示感测电路系统955感测特定的数据值。所述命令可以通过存储器接口946直接发送到控制电路系统956或者通过控制器948发送到控制电路系统956。
图9所展示的实例可以包含未展示的另外的电路系统，以免模糊本公开的实例。例如，存储器装置940可以包含用于锁存通过I/O电路系统在I/O连接器上提供的地址信号的地址电路系统。地址信号可以通过行解码器和列解码器接收和解码，以存取存储器阵列954。应理解的是，地址输入连接器的数量可以取决于存储器装置940和/或存储器阵列954的密度和/或架构。
图10展示了根据本公开的多个实施例的晶体管的横截面视图。图10展示了在制造工艺期间的栅极1021-1、...、1021-N(单独称为或统称为栅极1021)。栅极1021也可以称为栅极电极。栅极1021可以是通向凹入式存取装置，例如，埋入式凹入式存取装置(BRAD)的栅极。在所示的实例中，栅极1021可以包含包括金属(例如，氮化钛(TiN))的第一部分1026，以及包含掺杂的多晶硅的第二部分1036，以形成混合金属栅极(HMG)1021。栅极1021可以与通道1035分离，从而通过栅极电介质1037将第一源极/漏极区域1076-1和1076-2(统称为第一源极/漏极区域1076)以及第二源极/漏极区域1072-1和1072-2(统称为第二源极/漏极区域1072)分离。在图1的实例中，示出了两个相邻的存取装置1021和1023在结点处共享第二源极/漏极区域1072。
在图10的实例中，存储节点1031可以耦接到第二源极/漏极区域1072。可以在间隔材料1026和栅极掩模材料1038上形成绝缘材料1040(例如，介电材料)，并且所述绝缘材料与金属材料1034接触。在至少一个实施例中，金属材料1034的第一部分1028可以形成为与间隔材料1026、源极/漏极区域1072和1076以及结点接触。绝缘材料1040可以在间隔材料1026和栅极掩模材料1038上形成，并且与金属材料1034接触。
在本公开的以上详细说明中，参考了附图，所述附图形成所述详细说明的一部分，并且在所述附图中，通过图解的方式示出了可以如何实践本公开的一或多个实施例实例。足够详细地对这些实例进行说明以使得本领域的普通技术人员能够实践本公开的实例，并且应理解的是，可以利用其它实例并且可以在不脱离本公开的范围的情况下做出工艺改变、电气改变和/或结构改变。
应理解，本文使用的术语仅用于描述特定实例的目的，而不旨在是限制性的。如本文所使用的，除非上下文另有明确指示，否则单数形式“一个/种(a/an)”和“所述(the)”包含单数和复数指代物，“多个(a number of)”、“至少一个”和“一或多个”也一样(例如，多个存储器阵列可以指一或多个存储器阵列)，而“多个(plurality of)”意指一个以上此类事物。此外，贯穿本申请，词语“可以(can)”和“可以(may)”以允许的意义(即，有可能、能够)而非强制性的意义(即，必须)使用。术语“包含(include)”和其派生词意味着“包含但不限于”。术语“耦接(coupled)”和“耦接(coupling)”是指物理上直接或间接连接，并且除非另有说明，否则可以包含用于根据上下文存取和/或用于移动(传输)指令(例如，控制信号、地址信号等)和数据的无线连接。
虽然在本文已经说明和描述了包含与图案化半导体结构相关的半导体材料、底层材料、结构材料、介电材料、电容器材料、工作表面材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口和/或沟槽的侧壁以及其它材料和/或组件的各种组合和配置的示例实例，但本公开的实例不限于本文明确列举的那些组合。除本文公开的与图案化半导体结构相关的半导体材料、底层材料、结构材料、介电材料、电容器材料、衬底材料、硅酸盐材料、氮化物材料、缓冲材料、蚀刻化学物质、蚀刻工艺、溶剂、存储器装置、存储器单元、开口和/或沟槽的侧壁的组合和配置之外的其它组合和配置明确地包含在本公开的范围内。
虽然已经在说明和描述了具体实例，但是本领域的普通技术人员应理解，旨在实现相同结果的布置可以替代所示的具体实例。本公开旨在覆盖本公开的一或多个实例的改编形式或变化形式。应理解的是，以上描述是以说明性的方式而非限制性方式进行。在阅读以上描述后，上述实例的组合以及本文中未具体描述的其它实例对于本领域技术人员而言将是显而易见的。本公开的一或多个实例的范围包含以上结构和工艺被使用的其它应用。因此，本公开的一或多个实例的范围应参考所附权利要求连同此类权利要求被赋予的等效物的全部范围来确定。
在前述具体实施方式中，出于简化本公开的目的，在实例中将一些特征聚集在一起。本公开的这种方法并不被解释为反映本公开的所公开的实例必须使用比每项权利要求中明确引用的特征更多特征。相反，如以下的权利要求所反映的，本发明主题在于少于所公开实例的全部特征。因此，以下权利要求书据此结合到具体实施方式中，其中每项权利要求作为单独的实例而独立存在。

Claims (21)

1.一种方法，其包括：
在半导体结构上图案化硅硬掩模材料，所述半导体结构具有：
工作表面上的第一硅酸盐材料；
所述第一硅酸盐材料上的第一氮化物材料；
所述第一氮化物材料上的第二硅酸盐材料；以及
所述第二硅酸盐材料上的第二氮化物材料；
使用经过图案化的硬掩模形成穿过所述半导体结构的开口以形成支撑支柱；
在经过图案化的硬掩模材料上沉积底部电极；
在沉积所述底部电极之后，在所述半导体结构上形成硅内衬材料；以及
使用湿法蚀刻工艺去除所述硅内衬材料。
2.根据权利要求1所述的方法，其进一步包括在所述硅硬掩模材料上沉积所述底部电极，其中所述底部电极包括沉积氮化钛材料。
3.根据权利要求1所述的方法，其中形成所述硅硬掩模材料包括形成多晶硅材料。
4.根据权利要求1所述的方法，其进一步包括在去除所述硅硬掩模材料之后，在所述第二氮化物材料上形成所述硅内衬材料。
5.根据权利要求1所述的方法，其进一步包括图案化所述第一硅酸盐材料、所述第一氮化物材料、所述第二硅酸盐材料和所述第二氮化物材料的组合，到大于10,000埃的高度。
6.根据权利要求1所述的方法，其进一步包括将硅硬掩模材料形成到范围介于500埃到5,000埃之间的高度。
7.一种方法，其包括：
图案化半导体结构，所述半导体结构具有：
工作表面上的第一硅酸盐材料；
所述第一硅酸盐材料上的第一氮化物材料；
所述第一氮化物材料上的第二硅酸盐；以及
所述第二硅酸盐材料上的第二氮化物材料；
在所述半导体结构上沉积底部电极；
在沉积所述底部电极之后，在所述第二硅酸盐材料的顶部上形成硅硬掩模材料；以及
去除所述硅硬掩模材料的一部分。
8.根据权利要求7所述的方法，其进一步包括使用湿法蚀刻工艺去除所述硅硬掩模材料的高度的60％。
9.根据权利要求7所述的方法，其进一步包括图案化所述第一硅酸盐材料到介于2,000埃与6,000埃之间的高度。
10.根据权利要求7所述的方法，其进一步包括去除所述硅硬掩模材料的一部分，到介于50埃与400埃之间的高度。
11.根据权利要求7所述的方法，其进一步包括图案化所述第二硅酸盐材料到介于2,500埃与4,500埃之间的高度。
12.根据权利要求7所述的方法，其进一步包括图案化所述第一氮化物材料到介于50埃与600埃之间的高度。
13.一种方法，其包括：
图案化半导体结构，所述半导体结构具有：
工作表面上的硼磷硅酸盐玻璃材料；
所述硼磷硅酸盐玻璃材料上的第一氮化物材料；
所述第一氮化物材料上的原硅酸四乙酯材料；以及
所述原硅酸四乙酯材料上的第二氮化物材料；
在沉积底部电极之后，在所述第二氮化物材料的顶部上形成硅硬掩模材料；
使用湿法蚀刻工艺去除所述硅硬掩模材料的一部分，以及
通过保留所述硅硬掩模材料的剩余部分获得介于0.1到2％毫微微法拉之间的电容增益。
14.根据权利要求13所述的方法，其进一步包括在所述硅硬掩模材料的剩余部分上方图案化硅内衬材料，到范围介于50埃到500埃之间的高度。
15.根据权利要求13所述的方法，其进一步包括图案化所述第二氮化物材料，到介于200埃与1,000埃之间的高度。
16.根据权利要求13所述的方法，其进一步包括使用所述硅硬掩模材料的1/3层保护所述第二氮化物材料。
17.根据权利要求13所述的方法，其中去除所述硅硬掩模材料的所述剩余部分使硅内衬材料凹陷到所述第二氮化物材料下方。
18.根据权利要求17所述的方法，其中去除所述硅硬掩模材料的所述部分使所述硅内衬材料在所述半导体结构内凹陷2nm与20nm之间。
19.根据权利要求17所述的方法，其中与干法蚀刻工艺相比，以所述湿法蚀刻工艺去除所述硅硬掩模材料的所述剩余部分使硅内衬材料凹陷改善10％到20％的范围。
20.根据权利要求13所述的方法，其进一步包括使用包含铵的溶剂执行所述湿法蚀刻工艺。
21.根据权利要求13所述的方法，其进一步包括图案化所述第一氮化物材料和所述第二氮化物材料以包含硅掺杂的氮化钛硅和氮化钛之一。
CN202010264585.3A 2019-05-28 2020-04-07 用于半导体结构图案化的方法 Active CN112018116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/423,684 US11011521B2 (en) 2019-05-28 2019-05-28 Semiconductor structure patterning
US16/423,684 2019-05-28

Publications (2)

Publication Number Publication Date
CN112018116A CN112018116A (zh) 2020-12-01
CN112018116B true CN112018116B (zh) 2022-08-02

Family

ID=73506987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010264585.3A Active CN112018116B (zh) 2019-05-28 2020-04-07 用于半导体结构图案化的方法

Country Status (2)

Country Link
US (1) US11011521B2 (zh)
CN (1) CN112018116B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346661A (zh) * 2017-01-24 2018-07-31 三星电子株式会社 半导体器件
US10056399B2 (en) * 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815331B2 (en) * 2001-05-17 2004-11-09 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
US6690040B2 (en) * 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US6962846B2 (en) * 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7875529B2 (en) 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US9224750B1 (en) * 2014-06-04 2015-12-29 Macronix International Co., Ltd. Multi-layer memory array and manufacturing method of the same
KR102298603B1 (ko) * 2015-05-19 2021-09-06 삼성전자주식회사 산화막 및 집적회로 소자와 이들의 제조 방법
KR20170011218A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법, 및 상기 커패시터 구조물을 포함하는 반도체 장치
KR102462439B1 (ko) * 2016-10-18 2022-11-01 삼성전자주식회사 반도체 소자의 제조 방법
KR102406719B1 (ko) * 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10115679B1 (en) * 2017-06-19 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench structure and method
KR102336105B1 (ko) * 2017-07-19 2021-12-06 삼성전자주식회사 반도체 장치의 제조 방법
US10354859B1 (en) * 2018-03-14 2019-07-16 Sandisk Technologies Llc Three-dimensional resistive random access memory device containing selectively grown amorphous silicon-containing barrier and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056399B2 (en) * 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
CN108346661A (zh) * 2017-01-24 2018-07-31 三星电子株式会社 半导体器件
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法

Also Published As

Publication number Publication date
US20200381437A1 (en) 2020-12-03
US11011521B2 (en) 2021-05-18
CN112018116A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US11127588B2 (en) Semiconductor processing applying supercritical drying
WO2011156695A1 (en) Air gap isolation between the bit lines of a non-volatile memory and methods of manufacturing the same
JP2013530538A (ja) ビットライン空隙及びワードライン空隙を備える不揮発性メモリ、および、対応する製造方法
WO2011160011A1 (en) Isolation between nonvolatile memory cells by means of low- dielectric- constant dielectrics and air gaps and corresponding manufacturing method
JP2022070982A (ja) 埋め込み不揮発性メモリデバイス、およびその製造方法
CN112397513B (zh) 氧化修整
US20200243537A1 (en) Formation of a trench using a polymerizing radical material
CN112018116B (zh) 用于半导体结构图案化的方法
US10978553B2 (en) Formation of a capacitor using a hard mask
US11469103B2 (en) Semiconductor structure formation
US10811419B1 (en) Storage node shaping
US11011523B2 (en) Column formation using sacrificial material
CN112447727B (zh) 半导体结构堆叠
US11189484B2 (en) Semiconductor nitridation passivation
US20240179894A1 (en) Metal sense line contact
US10978306B2 (en) Semiconductor recess formation
US20230343815A1 (en) Depositing a storage node
US20240088211A1 (en) Over-sculpted storage node
US20240178272A1 (en) Semiconductor structure with curved surfaces
US11849573B2 (en) Bottom electrode contact for a vertical three-dimensional memory
US11152375B2 (en) Contact patterning
US11114443B2 (en) Semiconductor structure formation
CN111490035A (zh) 使用牺牲层形成电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant