CN108122923A - 存储器件及制造其的方法 - Google Patents

存储器件及制造其的方法 Download PDF

Info

Publication number
CN108122923A
CN108122923A CN201710946253.1A CN201710946253A CN108122923A CN 108122923 A CN108122923 A CN 108122923A CN 201710946253 A CN201710946253 A CN 201710946253A CN 108122923 A CN108122923 A CN 108122923A
Authority
CN
China
Prior art keywords
layer
electrode layer
memory device
initial
memister
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710946253.1A
Other languages
English (en)
Other versions
CN108122923B (zh
Inventor
寺井真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108122923A publication Critical patent/CN108122923A/zh
Application granted granted Critical
Publication of CN108122923B publication Critical patent/CN108122923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件的存储单元柱包括具有基部(腿)和鳍部(出头部分)的加热电极、以及在第一导电线与加热电极之间的选择器件。选择器件的侧表面和鳍部的侧表面沿第一直线延伸。一种制造存储器件的方法包括形成穿过包括初始选择器件层和初始电极层的堆叠结构的多个第一绝缘壁、形成多个自对准的初始加热电极层、形成每个在所述多个第一绝缘壁中的两个之间的多个第二绝缘壁、以及在沿着交叉所述多个第一绝缘壁的方向延伸的多个孔中形成多个第三绝缘壁。

Description

存储器件及制造其的方法
技术领域
本发明构思涉及存储器件以及涉及制造其的方法。更具体地，本发明构 思涉及具有交叉点阵列结构的存储器件以及制造其的方法。
背景技术
已经提出的下一代集成非易失性存储器件是三维交叉点堆叠结构的存 储器件，其中存储单元布置在彼此交叉的两个电极之间的交叉点处。此外， 随着更轻、更薄且更小的电子设备的趋势，半导体器件产业中对更高度集成 的半导体器件存在逐渐增大的需求。因此，存在增加集成并按比例缩小交叉 点堆叠结构的存储器件的持续的要求。然而，减小构成存储器件(诸如三维 交叉点堆叠结构的存储器件)的部件的尺寸对保持存储器件所需的可靠性带 来了挑战。
发明内容
根据本发明构思的一方面，提供了一种存储器件，其包括：第一导电线， 其在第一方向上在衬底之上延伸；第二导电线，其在交叉第一方向的第二方 向上在第一导电线之上延伸；存储单元柱，其在第一导电线与第二导电线之 间；以及在衬底之上的绝缘壁，该绝缘壁面对存储单元柱的侧表面，其中存 储单元柱包括：加热电极层，其具有L形剖面并包括平行于第一导电线延伸 的基部和在远离第一导电线的方向上从基部的端部延伸的鳍部；以及选择器 件层，其在第一导电线与加热电极层之间，选择器件层的面对绝缘壁的侧表 面和鳍部的面对绝缘壁的侧表面沿第一直线延伸。
根据本发明构思的另一方面，提供了一种制造存储器件的方法，该方法 包括：在衬底之上形成堆叠结构，堆叠结构包括初始选择器件层和初始电极 层；形成延伸穿过堆叠结构的多个第一线空间；在所述多个第一线空间中形 成多个第一绝缘壁，所述多个第一绝缘壁包括每个从堆叠结构向上凸出的凸 起；形成覆盖所述多个第一绝缘壁的凸起的侧表面的多个初始加热电极层； 形成多个第二线空间，所述多个第二线空间的每个位于所述多个第一绝缘壁 中的两个之间，所述多个第二线空间延伸穿过堆叠结构；在所述多个第二线空间中形成多个第二绝缘壁，所述多个第二绝缘壁平行于所述多个第一绝缘 壁延伸；通过去除所述多个初始加热电极层和堆叠结构的沿交叉所述多个第 一绝缘壁的方向延伸的部分而形成多个孔，该孔暴露初始选择器件层的部分 从而形成多个选择器件层，该孔暴露初始电极层的部分从而形成多个电极 层；以及在所述多个孔中形成多个第三绝缘壁，所述多个第三绝缘壁覆盖所 述多个选择器件层的侧表面和所述多个电极层的侧表面。
根据本发明构思的再一个方面，提供了一种制造存储器件的方法，该方 法包括：在衬底上按此陈述次序一个在另一个上地形成初始底电极层、初始 选择器件层和初始中间电极层；形成延伸穿过初始中间电极层、初始选择器 件层和初始底电极层的多个第一线空间；在所述多个第一线空间中形成多个 第一绝缘壁，所述多个第一绝缘壁包括每个从初始中间电极层向上凸出的凸 起；在初始中间电极层上形成多个初始加热电极层和多个初始第一绝缘间隔 物，所述多个初始加热电极层和所述多个初始第一绝缘间隔物覆盖所述多个 第一绝缘壁的侧表面；形成每个在所述多个第一绝缘壁中的两个之间的多个 第二线空间，所述多个第二线空间延伸穿过初始中间电极层、初始选择器件 层和初始底电极层；在所述多个第二线空间中形成多个第二绝缘壁，所述多 个第二绝缘壁平行于所述多个第一绝缘壁延伸；通过部分地去除所述多个初 始加热电极层、所述多个初始第一绝缘间隔物、初始中间电极层、初始选择 器件层和初始底电极层的沿交叉所述多个第一绝缘壁的方向延伸的部分而 形成多个孔；以及在所述多个孔中形成多个第三绝缘壁。
根据本发明构思的再一方面，提供了一种制造存储器件的方法，该方法 包括：在衬底上形成平行的第一导电线的集合，第一导电线的每个在平行于 衬底的上表面的第一方向上纵长地延伸；形成存储单元柱的阵列，存储单元 柱的每个在垂直于衬底的上表面的方向上在第一导电线中的相应一个上竖 直地延伸；以及形成平行的第二导电线的集合，第二导电线的每个在平行于 衬底的上表面的第二方向上纵长地延伸并跨过多个第一导电线，存储单元柱 的每个在所述多个第一导电线上竖直地延伸，使得存储单元柱位于第二导电 线和第一导电线在此交叉的点处，如在导电线和存储单元柱的俯视图中所 见。存储单元柱的阵列的形成包括形成：电阻存储器元件，其每个具有能被 改变的电阻状态并存储对应于电阻状态的信息；选择器件，其用于允许存储 元件被选择性地存取；加热电极，其每个在垂直平面中具有L形剖面以致每 个具有腿和出头部分；以及第一绝缘间隔物，其每个设置在加热电极的相应 一个的腿上。存储单元柱的阵列的形成包括：形成与该柱的相反侧自对准的 加热电极；以及形成电阻存储元件，其每个直接在加热电极的相应一个的出 头部分和第一绝缘间隔物的相应一个两者上。
附图说明
本发明构思将由以下结合附图的对其示例的详细说明被更清楚地理解， 附图中：
图1是根据本发明构思的存储器件的一示例的等效电路图；
图2是示出根据本发明构思的存储器件的一示例的主要部件的示意平面 布局图；
图3A是示出根据本发明构思的存储器件的一示例的主要部件的透视 图，图3B示出主要部件分别沿图3A的线A-A'、B1-B1'和B2-B2'截取的剖 视图；
图4A是根据本发明构思的存储器件的一示例的存储单元柱的剖视图， 图4B是根据本发明构思的存储器件的加热电极层的放大透视图；
图5、6、7、8和9是分别示出根据本发明构思的存储器件的另一些示 例的剖视图；
图10A是示出根据本发明构思的存储器件的另一示例的主要部件的透 视图，图10B示出主要部件分别沿图10A的线A-A'、B1-B1'和B2-B2'截取 的剖视图；
图11是示出根据本发明构思的存储器件的再一示例的透视图；
图12A是示出根据本发明构思的存储器件的又一示例的主要部件的透 视图，图12B示出主要部件沿图12A的线A-A'截取的剖视图；以及
图13A、13B、13C、13D、13E、13F、13G、13H、13I、13J、13K、13L、 13M、13N、13O、13P、13Q和13R是根据本发明构思的存储器件在其制造 的过程期间的剖视图并一起示出制造存储器件的方法的一示例。
具体实施方式
在下文，将参照附图详细描述本发明构思。同样的部件将在说明书通篇 由同样的附图标记表示，并将省略其重复描述。
图1是根据本发明构思的存储器件10的一示例的等效电路图。
参照图1，存储器件10包括沿第一方向(X方向)延伸并在垂直于第一 方向的第二方向(Y方向)上分隔开的字线WL1和WL2、以及在第三方向 (Z方向)上与字线WL1和WL2分隔开并沿第二方向延伸的位线BL1、BL2、 BL3和BL4。
存储器件10包括分别布置在字线WL1和WL2与位线BL1、BL2、BL3 和BL4之间的交叉点处(在该器件的俯视图中)的多个存储单元MC。所述 多个存储单元MC的每个可以包括用于存储信息的电阻存储器层RM和用于 选择存储单元的选择器件层SW。
对于所述多个存储单元MC的每个，选择器件层SW可以电连接到字线 WL1和WL2中的一个，电阻存储器层RM可以电连接到位线BL1、BL2、 BL3和BL4中的一个，电阻存储器层RM和选择器件层SW可以彼此串联 连接。然而，本发明构思不限于此；更确切地，电阻存储器层RM可以连接 到字线，选择器件层SW可以连接到位线。
为了驱动存储器件，电压可以通过字线WL1和WL2以及位线BL1、 BL2、BL3和BL4施加到每个存储单元MC的电阻存储器层RM，由此电流 可以流过电阻存储器层RM。任意的存储单元MC可以通过从字线WL1和 WL2以及位线BL1、BL2、BL3和BL4执行选择而被寻址，存储单元MC 可以通过在字线WL1和WL2与位线BL1、BL2、BL3和BL4之间施加一定 的信号而被编程。此外，电流的值可以通过位线BL1、BL2、BL3和BL4而 被测量，由此与相应存储单元MC的电阻存储器层RM的电阻的值对应的信 息(即编程的信息)可以被读取。
图2至3B是示出根据本发明构思的存储器件的一示例的图，具体地， 图2是示出存储器件100的主要部件的示意平面布局图，图3A是示出存储 器件100的主要部件的透视图，图3B示出主要部件分别沿图3A的线A-A'、 B1-B1'和B2-B2'截取的剖视图。图2至3B中所示的存储器件100可以具有 与图1中所示的存储器件10相同的等效电路配置。
参照图2至3B，存储器件100包括在第一方向(X方向)上在衬底102 之上彼此平行延伸的多个第一导电线110、以及在交叉第一方向的第二方向(Y方向)上彼此平行延伸的多个第二导电线120。虽然附图示出其中第一 方向对应于X方向、第二方向对应于Y方向并且第一方向和第二方向彼此 正交的示例，但本发明构思不限于此。更确切地，在另一些示例中，第一方 向和第二方向交叉并且是倾斜的。
所述多个第一导电线110可以构成图1中所示的多个字线WL1和WL2， 所述多个第二导电线120可以构成位线BL1、BL2、BL3和BL4。第一绝缘 图案112可以插设在第一导电线110之间，第二绝缘图案122可以插设在第 二导电线120之间。
所述多个第一导电线110和所述多个第二导电线120的每个可以包括金 属、导电的金属氮化物、导电的金属氧化物或其组合。在本发明构思的示例 中，所述多个第一导电线110和所述多个第二导电线120的每个可以包括W、 WN、Au、Ag、Cu、Al、TiAlN、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、 Sn、Zn、ITO、其合金或其组合。在本发明构思的另一些示例中，所述多个 第一导电线110和所述多个第二导电线120的每个可以包括金属膜和覆盖金 属膜的至少一部分的导电阻挡膜。导电阻挡膜可以包括例如Ti、TiN、Ta、 TaN或其组合。
多个存储单元MC可以形成在所述多个第一导电线110与所述多个第二 导电线120之间的多个交点处。所述多个存储单元MC可以通过包括高电阻 状态和低电阻状态的各种电阻状态之间的电阻变化而存储数字信息。
所述多个存储单元MC可以包括多个存储单元柱140。绝缘壁150可以 每个布置在存储单元柱140之间。多个绝缘壁150包括在沿第一方向(X方 向)的行中交替地布置在多个存储单元柱140之间的多个第一绝缘壁150A 和多个第二绝缘壁150B、以及在沿第二方向(Y方向)的行中布置在多个 存储单元柱140之间的多个第三绝缘壁150C。所述多个绝缘壁150的每个 沿垂直于第一方向和第二方向的每个的方向(Z方向)在所述多个存储单元 柱140中的相邻存储单元柱之间延伸。
如图3A和3B中所示，层间电介质104可以设置在衬底102上。层间 电介质104可以使所述多个第一导电线110与衬底102电隔离。层间电介质 104可以包括氧化物膜、氮化物膜或其组合。
所述多个存储单元柱140的每个包括按此陈述次序堆叠在第一导电线 110上的底电极层BE、选择器件层142、界面层144、中间电极层ME、加 热电极层146、电阻存储器层148和顶电极层TE。
底电极层BE、中间电极层ME和顶电极层TE的每个可以包括金属、导 电的金属氮化物、导电的金属氧化物或其组合。例如，底电极层BE、中间 电极层ME和顶电极层TE的每个可以包括TiN、TiSiN、TiCN、TiCSiN、 TiAlN、Ta、TaN、W、WN或其组合。在本发明构思的一些示例中，底电极 层BE和顶电极层TE被省略。中间电极层ME可以防止热从加热电极层146 传输到选择器件层142。
选择器件层142可以对应于图1中所示的选择器件层SW。选择器件层 142可以包括非晶硫族化合物开关材料。选择器件层142可以包括能够具有 取决于施加到选择器件层142的两端的电压的幅度而变化的电阻的材料层。 例如，选择器件层142可以包括双向阈值开关(OTS)材料。
选择器件层142可以包括硫族化合物开关材料作为OTS材料。在本发 明构思的示例中，选择器件层142可以包括Si、Te、As、Ge、In或其组合。 选择器件层142还可以包括氮(N)。根据本发明构思，构成选择器件层142 的材料不限于OTS材料，选择器件层142可以包括能够用于选择器件的各 种材料层。
界面层144可以插设在选择器件层142与中间电极层ME之间并保护选 择器件层142。例如，界面层144可以在制造存储器件100的工艺中的用于 形成中间电极层ME的金属蚀刻工艺时用作蚀刻停止层，从而防止选择器件 层142被不希望的金属污染。界面层144可以包括例如碳(C)的非金属材 料，但不限于此。在本发明构思的一些示例中，界面层144被省略。
虽然未示出，但是额外的初始界面层可以进一步插入在所述多个第一导 电线110与底电极层BE之间和/或在底电极层BE与选择器件层142之间。 额外的初始界面层可以包括与界面层144相同的材料。
在取向在一个方向上的垂直平面中，例如在X-Z平面中，加热电极层 146可以具有L形剖面。加热电极层146包括平行于所述多个第一导电线110 延伸的基部146A(或相对于其L形状的腿)、以及在远离所述多个第一导电 线110的方向上从基部146A的一端延伸的鳍部146B(或相对于其L形状的 出头部分)。
加热电极层146可以在设定或复位操作中加热电阻存储器层148。加热 电极层146可以包括能够产生足够的热用于电阻存储器层148的相变、同时 不与电阻存储器层148反应的材料。在本发明构思的示例中，加热电极层146 可以包括金属、金属氮化物、合金、或碳基导电材料。例如，加热电极层146 可以包括TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、 MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、 TiAlON、WON、TaON、C、SiC、SiCN、CN、TiCN、TaCN、或其组合。
在所述多个存储单元柱140的每个中，选择器件层142的面对第一绝缘 壁150A的侧表面以及加热电极层146的鳍部146B的面对第一绝缘壁150A 的侧表面可以平行于第一平面，例如平行于图3A和3B中的Y-Z平面。此 外，选择器件层142的面对第一绝缘壁150A的侧表面以及鳍部146B的面 对第一绝缘壁150A的侧表面可以沿着与第一平面重合的第一直线L1对准， 即可以垂直地共平面。
在本发明构思的示例中，所述多个存储单元柱140的每个的中间电极层 ME可以具有面对第一绝缘壁150A并平行于第一平面延伸的侧表面。中间 电极层ME的面对第一绝缘壁150A的侧表面可以与选择器件层142的面对 第一绝缘壁150A的侧表面和鳍部146B的面对第一绝缘壁150A的侧表面一 起沿第一直线L1延伸。
在本发明构思的示例中，界面层144和底电极层BE中的至少一个可以 具有面对第一绝缘壁150A并沿第一直线L1延伸的侧表面。
电阻存储器层148具有接触顶表面146T的底表面，顶表面146T在加热 电极层146的鳍部146B中离第一导电线110最远。电阻存储器层148可以 对应于图1中所示的电阻存储器层RM。
电阻存储器层148可以包括取决于加热时间而在非晶态和结晶态之间可 逆地改变的相变材料。例如，电阻存储器层148可以包括能够具有归因于通 过施加到电阻存储器层148的两端的电压产生的焦耳热的可逆的相变并具有 归因于这样的相变的电阻变化的材料。
在本发明构思的示例中，电阻存储器层148可以包括硫族化合物材料作 为相变材料。在本发明构思的示例中，电阻存储器层148可以包括Ge-Sb-Te (GST)。例如，电阻存储器层148可以包括诸如Ge2Sb2Te5、Ge2Sb2Te7、 Ge1Sb2Te4或Ge1Sb4Te7的材料。电阻存储器层148可以包括除以上阐述的 Ge-Sb-Te之外的各种硫族化合物材料。例如，电阻存储器层148可以包括含 从Si、Ge、Sb、Te、Bi、In、Sn和Se当中选择的至少两种元素的材料作为 硫族化合物材料。在本发明构思的示例中，电阻存储器层148还可以包括从 B、C、N、O、P和S当中选择的至少一种杂质。所述至少一种杂质可以改 变存储器件100的驱动电流。此外，电阻存储器层148还可以包括金属。例 如，电阻存储器层148可以包括从Al、Ga、Zn、Ti、Cr、Mn、Fe、Co、Ni、 Mo、Ru、Pd、Hf、Ta、Ir、Pt、Zr、Tl、Pd和Po当中选择的至少一种金属。
电阻存储器层148可以具有其中具有不同性质的两个或更多个层被堆叠 的多层结构。构成该多层结构的多个层的数量或厚度可以自由地选择。在本 发明构思的示例中，电阻存储器层148可以具有其中不同材料的层被交替地 堆叠的超晶格结构。
构成电阻存储器层148的材料不限于相变材料。电阻存储器层148可以 包括具有电阻变化性质的各种材料。在本发明构思的示例中，电阻存储器层 148可以包括过渡金属氧化物，在这种情况下，存储器件100可以构成电阻 RAM(ReRAM)器件。在本发明构思的另一些示例中，电阻存储器层148 可以具有磁隧道结(MJT)结构，其包括含磁性物质的两个电极以及在该两 个磁性物质电极之间的电介质，在这种情况下，存储器件100可以构成磁 RAM(MRAM)器件。
图4A是由图3B的虚线PX标记的区域的放大剖视图。图4B是加热电 极层146的放大透视图。
参照图4A和4B，所述多个存储单元柱140的每个还包括填充凹陷拐角 部CN的第一绝缘间隔物SPA1，凹陷拐角部CN由加热电极层146的基部 146A和鳍部146B限定。第一绝缘间隔物SPA1接触电阻存储器层148的底 表面。电阻存储器层148的底表面的与加热电极层146的鳍部146B的顶表 面146T接触的第一部分的面积可以小于电阻存储器层148的底表面的与第 一绝缘间隔物SPA1接触的第二部分的面积。
电阻存储器层148可以具有面对第一绝缘壁150A并在平行于第一直线 L1的方向上从鳍部146B朝第二导电线120延伸的侧表面。鳍部146B的顶 表面146T和第一绝缘间隔物SPA1的面对电阻存储器层148的顶表面T1可 以共平面。因此，从第一导电线110到鳍部146B的顶表面146T的距离P1 可以与从第一导电线110到第一绝缘间隔物SPA1的顶表面T1的距离S1基 本上相同。电阻存储器层148的底表面可以是平坦的，即可以是平面的，并 且可以接触鳍部146B和第一绝缘间隔物SPA1的顶表面146T/T1。就是说， 电阻存储器层148和加热电极层146/第一绝缘间隔物SPA1可以具有在电阻 存储器层148的底部与加热电极层146和第一绝缘间隔物SPA1的顶部处的 界面。
根据本发明构思的存储器件100的已经参照图2至4B被描述的示例包 括具有L形剖面的加热电极层146。加热电极层146的鳍部146B可以接触 电阻存储器层148的底表面并具有比电阻存储器层148的底表面的面积小得 多的接触面积。因此，当电流通过加热电极层146从中间电极层ME施加到 顶电极层TE时，加热电极层146的鳍部146B与电阻存储器层148之间的 接触面积可以是最小的，从而提高加热效率。因此，即使根据本发明构思的 具有交叉点堆叠结构的存储器件的部件由于对高集成的需求而按比例缩小/ 已经按比例缩小，该存储器件在开关操作时仍提供高的加热效率并因而是高 可靠的。
图5至9是分别示出根据本发明构思的存储器件的另一些示例的剖视 图。在图5至9中，与图1至4B中相同的附图标记表示相同的构件，并将 省略其描述。
图5中所示的存储器件200具有与参照图2至4B描述的存储器件100 基本上相同的配置。然而，存储器件200的存储单元柱240包括加热电极层 246，加热电极层246包括基部246A和鳍部246B并具有L形剖面。
在存储单元柱240中，从第一导电线110到加热电极层246的鳍部246B 的顶表面246T的距离P2小于从第一导电线110到第一绝缘间隔物SPA2的 顶表面T2的距离S2。存储器件200的存储单元柱240包括在其底表面处具 有凸起248P的电阻存储器层248。在电阻存储器层248的底部中，由凸起 248P的侧表面提供的台阶STA形成在该底表面的面对顶表面246T的第一部 分与该底表面的面对第一绝缘间隔物SPA2的第二部分之间。电阻存储器层248的凸起248P在第一绝缘壁150A与第一绝缘间隔物SPA2之间，并朝第 一导电线110凸出以接触鳍部246B的顶表面246T。
加热电极层246、第一绝缘间隔物SPA2和电阻存储器层248与参照图2 至4B描述的加热电极层146、第一绝缘间隔物SPA1和电阻存储器层148基 本上相同。
图6中所示的存储器件300具有与参照图2至4B描述的存储器件100 基本上相同的配置。然而，存储器件300的存储单元柱340包括加热电极层346，加热电极层346包括基部346A和鳍部346B并具有L形剖面。
在存储器件300中，从第一导电线110到鳍部346B的顶表面346T的距 离P3大于从第一导电线110到第一绝缘间隔物SPA3的顶表面T3的距离S3。 电阻存储器层348的底表面包括在该底表面的面对顶表面346T的第一部分 与该底表面的面对第一绝缘间隔物SPA3的第二部分之间的台阶STB。电阻 存储器层348包括凸起348P，凸起348P在第二绝缘壁150B与鳍部346B之 间并朝第一导电线110凸出以接触第一绝缘间隔物SPA3的顶表面T3。
加热电极层346、第一绝缘间隔物SPA3和电阻存储器层348与参照图2 至4B描述的加热电极层146、第一绝缘间隔物SPA1和电阻存储器层148基 本上相同。
图7中所示的存储器件400具有与参照图2至4B描述的存储器件100 基本上相同的配置。然而，存储器件400的存储单元柱440包括具有倾斜侧 表面的电阻存储器层448和具有倾斜侧表面的顶电极层TE4。
更详细地，在存储器件400中，电阻存储器层448和顶电极层TE4的每 个具有分别面对第一绝缘壁150A和第二绝缘壁150B的倾斜侧表面。电阻 存储器层448的倾斜侧表面可以沿着不平行于第一直线L1的第二直线L2 从加热电极层146的鳍部146B朝顶电极层TE4延伸。顶电极层TE4的倾斜 侧表面可以沿着第二直线L2从电阻存储器层448朝第二导电线120延伸。 电阻存储器层448和顶电极层TE4的每个可以随着离第二导电线120的逐渐 减小的距离而具有在第一方向(X方向)上和/或在第二方向(Y方向)上的 逐渐增大的宽度。在本发明构思的示例中，电阻存储器层448和顶电极层 TE4的每个可以具有倒置的截顶金字塔形状。
注意，在本公开中，电阻存储器层148、248、348、448的“底表面” 例如可以因此指的是任何面向下的表面或者表面的面向下的部分。
对电阻存储器层448和顶电极层TE4的描述与参照图2至4B关于电阻 存储器层148和顶电极层TE所描述的基本上相同。
图8中所示的存储器件500具有与参照图2至4B描述的存储器件100 基本上相同的配置。然而，存储器件500的存储单元柱540包括在加热电极 层146的鳍部146B的顶表面146T与第二导电线120之间的第二绝缘间隔物 SPB，第二绝缘间隔物SPB具有围绕电阻存储器层148和顶电极层TE5的环 形状。顶电极层TE5可以随着离第二导电线120的逐渐减小的距离而具有在 第一方向(X方向)上和在第二方向(Y方向)上逐渐增大的宽度。
在存储器件500中，第一绝缘壁550A包括接触加热电极层146的鳍部 146B并沿第一直线L1延伸的平坦侧表面AS1、以及面对电阻存储器层148 和顶电极层TE5并在远离电阻存储器层148和顶电极层TE5的方向上凹入 的凹陷侧表面AS2。类似于第一绝缘壁550A，第二绝缘壁550B可以包括接 触第一绝缘间隔物SPA1并沿平行于第一直线L1的直线延伸的平坦侧表面 AS3、以及面对电阻存储器层148和顶电极层TE5并在远离电阻存储器层148 和顶电极层TE5的方向上凹入的凹陷侧表面AS4。
第二绝缘间隔物SPB可以覆盖电阻存储器层148及凹陷侧表面AS2和 AS4。在本发明构思的示例中，第二绝缘间隔物SPB可以包括氧化物膜、氮 化物膜、氮氧化物膜、或其组合。
第一绝缘壁550A、第二绝缘壁550B和顶电极层TE5与参照图2至4B 描述的第一绝缘壁150A、第二绝缘壁150B和顶电极层TE基本上相同。
图9中所示的存储器件600具有与参照图2至4B描述的存储器件100 基本上相同的配置。然而，存储器件600包括具有倾斜侧表面的多个存储单 元柱640和具有倾斜侧表面的第三绝缘壁650C。
在存储器件600中，在包括第一绝缘壁650A、第二绝缘壁650B和第三 绝缘壁650C的多个绝缘壁650当中，多个第三绝缘壁650C可以具有倾斜 侧表面。更详细地，每个第三绝缘壁650C的两个侧表面可以相对于沿垂直 于第一方向(X方向)和第二方向(Y方向)的每个的第三方向(Z方向) 延伸的直线倾斜。存储单元柱640具有面对第三绝缘壁650C的倾斜侧表面。 因此，加热电极层646的面对每个第三绝缘壁650C的侧表面以及第一绝缘 间隔物SPA6的面对第三绝缘壁650C的侧表面可以平行于第三绝缘壁650C 的倾斜侧表面延伸。在本发明构思的示例中，每个第三绝缘壁650C可以随 着第三绝缘壁650C从第一导电线110越靠近第二导电线120而具有在第二 方向(Y方向)上逐渐增大的宽度。
加热电极层646可以包括基部646A(或参照其L形剖面的腿)和鳍部 646B(或出头部分)。如沿着图9的线B2-B2'截取的剖视图中所示，加热电 极层646的鳍部646B可以随着鳍部646B从第一导电线110越靠近第二导电 线120而具有在第二方向(Y方向)上逐渐减小的宽度。
加热电极层646、第一绝缘间隔物SPA6和第三绝缘壁650C与参照图2 至4B描述的加热电极层146、第一绝缘间隔物SPA1和第三绝缘壁150C基 本上相同。
图10A和10B是示出根据本发明构思的存储器件的另一示例的图，具 体地，图10A是示出存储器件700的主要部件的透视图，图10B示出主要 部件分别沿图10A的线A-A'、B1-B1'和B2-B2'截取的剖视图。在图10A和 10B中，与图3A和3B中相同的附图标记表示相同的构件，并将省略其描 述。
参照图10A和10B，存储器件700可以包括在第一方向(X方向)上在 衬底102之上彼此平行延伸的多个底字线710、在第二方向(Y方向)上彼 此平行延伸的多个公共位线720、以及在第一方向(X方向)上彼此平行延 伸的多个顶字线730。所述多个底字线710和所述多个公共位线720可以对 应于图3A和3B中所示的所述多个第一导电线110和所述多个第二导电线 120。底绝缘图案712可以插设在底字线710之间，公共绝缘图案722可以 插设在公共位线720之间，顶绝缘图案732可以插设在顶字线730之间。
第一存储单元MC1可以分别布置在所述多个底字线710与所述多个公 共位线720之间的多个交叉点处。第二存储单元MC2可以分别布置在所述 多个公共位线720与所述多个顶字线730之间的多个交叉点处。
类似于参照图3A和3B描述的存储单元MC，多个第一存储单元MC1 和多个第二存储单元MC2的每个可以包括存储单元柱140。所述多个第一 存储单元MC1和所述多个第二存储单元MC2可以通过多个绝缘壁150彼此 绝缘。
图11是示出根据本发明构思的存储器件的再一示例的透视图。
参照图11，存储器件800具有与参照图10A至10B描述的存储器件700 基本上相同的配置。然而，在存储器件800中，构成所述多个第一存储单元 MC1的存储单元柱140和构成所述多个第二存储单元MC2的存储单元柱 140可以彼此叠合成整体，即可以相对于彼此旋转90°。
构成所述多个第二存储单元MC2的存储单元柱140相对于构成所述多 个第一存储单元MC1的存储单元柱140的偏移的角度不限于图11中所示的 示例，并且可以视需要而不同于90°。
虽然图10A、10B和11示出所述多个第一存储单元MC1和所述多个第 二存储单元MC2的每个包括图3A和3B中所示的类型的存储单元柱140， 但本发明构思不限于此。例如，所述多个第一存储单元MC1和所述多个第 二存储单元MC2的每个可以具有从存储单元柱240、340、440、540和640 当中选择的存储单元柱结构以及从其修改和改变的结构，而没有脱离本发明 构思的精神和范围。
图12A和12B是示出根据本发明构思的存储器件的又一示例的图，具 体地，图12A是示出存储器件900的主要部件的透视图，图12B示出主要 部件沿图12A的线A-A'截取的剖视图。在图12A和12B中，与图3A和3B 中相同的附图标记表示相同的构件，并将省略其描述。
参照图12A和12B，存储器件900包括在衬底102上的驱动电路区910 并具有其中存储单元布置在驱动电路区910之上的外围上单元(COP)结构。
更详细地，存储器件900包括在衬底102之上的第一水平处的驱动电路 区910、以及在衬底102之上的比第一水平更高的水平处的多个第一存储单 元MC1和多个第二存储单元MC2。当在此使用时，术语“水平”指的是沿 着自衬底102的垂直方向(Z方向)的位置。
驱动电路区910可以是其中布置用于驱动所述多个第一存储单元MC1 和所述多个第二存储单元MC2的外围电路或驱动电路的区域。布置在驱动 电路区910中的外围电路可以是能够以高速处理数据的电路，该数据被输入 /输出以驱动所述多个第一存储单元MC1和所述多个第二存储单元MC2。在 本发明构思的示例中，外围电路可以包括页缓冲器、闩锁电路、高速缓冲存 储器电路、列解码器、感测放大器、数据输入/输出电路、行解码器等。
如图12B中所示，有源区AC可以由器件隔离膜103限定在衬底102中。 构成驱动电路区910的多个晶体管TR可以形成在衬底102的有源区AC上。 所述多个晶体管TR的每个可以包括栅极G、栅极绝缘膜GD和源极/漏极区 SD。绝缘间隔物906可以覆盖栅极G的两个侧表面，蚀刻停止膜908可以 形成在栅极G和绝缘间隔物906上。蚀刻停止膜908可以包括诸如硅氮化物、 硅氮氧化物等的绝缘材料。层间电介质912A、912B和912C可以按此陈述 次序堆叠在蚀刻停止膜908上。层间电介质912A、912B和912C可以包括 硅氧化物、硅氮氧化物等。
驱动电路区910包括电连接到所述多个晶体管TR的多层布线结构914。 多层布线结构914的元件可以通过多个层间电介质912A、912B和912C彼 此绝缘。多层布线结构914可以包括按此陈述次序堆叠在衬底102之上并彼 此电连接的第一接触916A、第一布线层918A、第二接触916B和第二布线 层918B。第一布线层918A和第二布线层918B的每个可以包括金属、导电 的金属氮化物、金属硅化物、或其组合。虽然多层布线结构914在图12B中 被示出为包括第一布线层918A和第二布线层918B的双层布线结构，但本 发明构思不限于此。例如，多层布线结构914可以取决于驱动电路区910的 布局及栅极G的种类和布置而包括三个或更多个层。
层间电介质104可以形成在所述多个层间电介质912A、912B和912C 上。虽然未示出，但是将所述多个第一存储单元MC1和所述多个第二存储 单元MC2连接到驱动电路区910的布线结构可以延伸穿过层间电介质104。
在存储器件900中，因为所述多个第一存储单元MC1和所述多个第二 存储单元MC2布置在驱动电路区910之上，所以存储器件900的集成度可 以相对大。
接着，将详细描述根据本发明构思的制造存储器件的方法的一示例。
图13A至13R是示出根据本发明构思的制造存储器件的一示例性方法 的依次的工艺的剖视图。将关于图3A和3B中所示的类型的存储器件的制 造描述该方法。如在图3B中，图13A至13R是主要部件的与分别沿图3A 的线A-A'、B1-B1'和B2-B2'截取的剖面对应的剖视图。在图13A至13R中， 与图3A和3B中相同的附图标记表示相同的构件，并将省略其描述。
参照图13A，层间电介质104在衬底102上形成，多个第一导电线110 和多个第一绝缘图案112在层间电介质104上形成，所述多个第一绝缘图案 112使第一导电线110彼此绝缘。
参照图13B，初始底电极层PBE、初始选择器件层P142、初始界面层 P144和初始中间电极层PME按此陈述次序在所述多个第一导电线110和所 述多个第一绝缘图案112上形成，保护绝缘膜172和第一掩模图案174在初 始中间电极层PME上形成。
第一掩模图案174可以包括每个具有在第一方向(X方向)上的第一宽 度W1并通过第一间隙G1彼此分隔开的多个线图案。在本发明构思的示例 中，第一宽度W1可以在尺寸上等于第一间隙G1，而不限于此。
初始底电极层PBE、初始选择器件层P142、初始界面层P144和初始中 间电极层PME可以分别包括构成图3A和3B中所示的底电极层BE、选择 器件层142、界面层144和中间电极层ME的材料。
在本发明构思的示例中，保护绝缘膜172和第一掩模图案174可以包括 从氧化物膜、氮化物膜、多晶硅膜和含碳膜当中选择的不同的材料膜。例如， 保护绝缘膜172可以包括硅氮化物膜，第一掩模图案174可以包括硅氧化物 膜。
虽然未示出，但是额外的初始界面层可以被形成以致插设在所述多个第 一导电线110和所述多个第一绝缘图案112与初始底电极层PBE之间和/或 在初始底电极层PBE与初始选择器件层P142之间。额外的初始界面层可以 为与初始界面层P144相同的材料。
参照图13C，间隔物层176被形成并共形地覆盖保护绝缘膜172和第一 掩模图案174的暴露表面。间隔物层176可以包括与第一掩模图案174的材 料相同的材料或者包括具有与第一掩模图案174的材料相似的蚀刻性质的材 料。例如，间隔物层176可以包括硅氧化物膜。
参照图13D，多个间隔物176A通过执行间隔物层176的回蚀刻而形成， 所述多个间隔物176A覆盖第一掩模图案174的两个侧表面。保护绝缘膜172 可以被所述多个间隔物176A暴露。
参照图13E，保护绝缘膜172、初始中间电极层PME、初始界面层P144、 初始选择器件层P142和初始底电极层PBE通过利用第一掩模图案174和所 述多个间隔物176A作为蚀刻掩模而被蚀刻，从而形成暴露所述多个第一导 电线110和所述多个第一绝缘图案112的多个第一线空间LS1。
所述多个第一线空间LS1可以延伸穿过保护绝缘膜172、初始中间电极 层PME、初始界面层P144、初始选择器件层P142和初始底电极层PBE。所 述多个第一线空间LS1可以每个具有在第一方向(X方向)上小于第一间隙 G1(见图13B)的第二宽度G2。
在通过利用第一掩模图案174和所述多个间隔物176A作为蚀刻掩模蚀 刻初始中间电极层PME的工艺中，初始界面层P144可以用作蚀刻停止层。 在初始中间电极层PME的蚀刻期间，初始选择器件层P142被初始界面层 P144覆盖并因而可以不暴露于其外部。因此，在初始中间电极层PME的蚀 刻期间，初始界面层P144可以保护初始选择器件层P142免于被来源于初始 中间电极层PME的金属污染。
参照图13F，第一绝缘壁150A在由图13E示出的所得产物上形成。多 个第一绝缘壁150A填充所述多个第一线空间LS1。
所述多个第一绝缘壁150A的每个可以具有在第二方向(Y方向)上延 伸穿过初始中间电极层PME、初始界面层P144、初始选择器件层P142和初 始底电极层PBE的线形。所述多个第一绝缘壁150A可以具有在与第一掩模 图案174的顶表面相同的水平处延伸的平坦化的顶表面。在本发明构思的示 例中，所述多个第一绝缘壁150A可以包括与保护绝缘膜172的材料相同的 材料或者包括具有与保护绝缘膜172的材料相似的蚀刻性质的材料。例如， 所述多个第一绝缘壁150A可以包括硅氮化物膜。
参照图13G，保护绝缘膜172通过去除第一掩模图案174和所述多个间 隔物176A而被所述多个第一绝缘壁150A暴露，接着通过去除保护绝缘膜 172而暴露初始中间电极层PME。在保护绝缘膜172的去除期间，所述多个 第一绝缘壁150A的高度可以降低。所述多个第一绝缘壁150A的每个可以 包括从初始中间电极层PME向上凸出的凸起。
参照图13H，初始加热电极层P146和初始第一绝缘间隔物PSPA1被形 成并覆盖初始中间电极层PME的暴露表面和所述多个第一绝缘壁150A的暴 露表面。
初始加热电极层P146和初始第一绝缘间隔物PSPA1的每个可以形成为 共形地覆盖初始中间电极层PME的暴露表面和所述多个第一绝缘壁150A的 暴露表面的衬垫形状。在初始第一绝缘间隔物PSPA1被形成之后，每个凹陷 RS可以在所述多个第一绝缘壁150A中的两个之间的初始第一绝缘间隔物 PSPA1的顶表面之上形成。初始加热电极层P146和初始第一绝缘间隔物 PSPA1可以分别包括构成图3A和3B中所示的加热电极层146和第一绝缘 间隔物SPA1的材料。
参照图13I，初始第一绝缘间隔物PSPA1和初始加热电极层P146经受 回蚀刻，从而仅留下初始加热电极层P146和初始第一绝缘间隔物PSPA1的 与相应第一绝缘壁150A的两个侧表面自对准并覆盖该相应第一绝缘壁 150A的两个侧表面的部分。
参照图13J，初始中间电极层PME、初始界面层P144、初始选择器件层 P142和初始底电极层PBE通过利用所述多个第一绝缘壁150A、初始第一绝 缘间隔物PSPA1和初始加热电极层P146作为蚀刻掩模而被蚀刻，从而将暴 露所述多个第一导电线110和所述多个第一绝缘图案112的多个第二线空间 LS2形成为向凹陷RS敞开。
所述多个第二线空间LS2可以延伸穿过初始中间电极层PME、初始界 面层P144、初始选择器件层P142和初始底电极层PBE。第二线空间LS2可 以每个具有在第一方向(X方向)上的第三宽度G3。第三宽度G3可以大致 等于第二宽度G2(见图13E)。
在通过利用所述多个第一绝缘壁150A、初始第一绝缘间隔物PSPA1和 初始加热电极层P146作为蚀刻掩模蚀刻初始中间电极层PME的工艺中，初 始界面层P144可以用作蚀刻停止层。在初始中间电极层PME的蚀刻期间， 初始选择器件层P142被初始界面层P144覆盖并因而可以不被暴露。因此， 在初始中间电极层PME的蚀刻期间，初始界面层P144可以保护初始选择器 件层P142免于被来源于初始中间电极层PME的金属污染。
参照图13K，多个第二绝缘壁150B在由图13J示出的所得产物上形成 并填充所述多个第二线空间LS2和多个凹陷RS。
所述多个第二绝缘壁150B可以平行于所述多个第一绝缘壁150A延伸 并具有在与所述多个第一绝缘壁150A的顶表面相同的水平处延伸的平坦化 的顶表面。第二绝缘壁150B和第一绝缘壁150A可以沿着第一方向(X方 向)交替地布置。在本发明构思的示例中，所述多个第二绝缘壁150B可以 包括与所述多个第一绝缘壁150A相同的材料。例如，所述多个第二绝缘壁 150B可以包括硅氮化物膜。
参照图13L，第二掩模图案180在初始加热电极层P146、初始第一绝缘 间隔物PSPA1、所述多个第一绝缘壁150A和所述多个第二绝缘壁150B上 形成。第二掩模图案180可以包括在第一方向(X方向)上延伸的多个线图 案。第二掩模图案180可以包括与所述多个第一绝缘壁150A和所述多个第 二绝缘壁150B的材料相同的材料或者包括具有与所述多个第一绝缘壁150A 和所述多个第二绝缘壁150B的材料相似的蚀刻性质的材料。例如，第二掩模图案180可以包括硅氮化物膜。
参照图13M，初始第一绝缘间隔物PSPA1、初始加热电极层P146、初 始中间电极层PME、初始界面层P144、初始选择器件层P142和初始底电极 层PBE通过利用第二掩模图案180作为蚀刻掩模被蚀刻，从而形成每个包 括底电极层BE、选择器件层142、界面层144和中间电极层ME的多个堆叠 结构。多个孔HS被限定在堆叠结构之间并暴露所述多个第一绝缘图案112。
在通过利用第二掩模图案180作为蚀刻掩模蚀刻初始中间电极层PME 的工艺中，初始界面层P144可以用作蚀刻停止层。在初始中间电极层PME 的蚀刻期间，初始选择器件层P142被初始界面层P144覆盖并因而可以不被 暴露。因此，在初始中间电极层PME的蚀刻期间，初始界面层P144可以保 护初始选择器件层P142免于被来源于初始中间电极层PME的金属污染。
参照图13N，填充绝缘膜被形成至大到足以填充由图13M示出的所得 产物中的所述多个孔HS的厚度，接着平坦化由图13M示出的所得产物使得 填充绝缘膜的顶部和第二掩模图案180被去除，从而留下具有平坦化的顶表 面的多个第一绝缘壁至第三绝缘壁150A、150B和150C。在由图13M示出 的所得产物的平坦化期间，初始加热电极层P146和初始第一绝缘间隔物 PSPA1的高度可以降低。多个第三绝缘壁150C留在所述多个孔HS中，所 述多个第三绝缘壁150C是填充绝缘膜的部分。所述多个第一绝缘壁至第三 绝缘壁150A、150B和150C、多个初始加热电极层P146和多个初始第一绝 缘间隔物PSPA1可以具有在大致相等的水平处的顶表面。
参照图13O，在由图13N示出的所得产物中，所述多个初始加热电极层 P146和所述多个初始第一绝缘间隔物PSPA1在其暴露表面处开始、通过利 用初始加热电极层P146和所述多个初始第一绝缘间隔物PSPA1相对于所述 多个第一绝缘壁至第三绝缘壁150A、150B和150C的蚀刻选择性而被去除 直至一定的厚度，从而形成多个加热电极层146和多个第一绝缘间隔物SPA1 同时形成暴露所述多个加热电极层146和所述多个第一绝缘间隔物SPA1的多个镶嵌孔DH。(所述多个)镶嵌孔DH(的第一方向(X方向)宽度和第 二方向(Y方向)宽度)可以由第一绝缘壁至第三绝缘壁150A、150B和150C 限定。
在本发明构思的示例中，湿蚀刻工艺可以用于去除所述多个初始加热电 极层P146和所述多个初始第一绝缘间隔物PSPA1的一定厚度。例如，当初 始加热电极层P146包括TiSiN时，诸如SPM(硫过氧化物混合物)、SC1 (NH4OH、H2O2和H2O的混合物)或H2O2的蚀刻溶液可以用于去除所述多 个初始加热电极层P146的部分。当所述多个初始第一绝缘间隔物PSPA1由 硅氧化物膜构成时，HF蚀刻溶液可以用于去除所述多个初始第一绝缘间隔 物PSPA1的部分。然而，本发明构思不限于此；更确切地，所述多个初始加 热电极层P146和所述多个初始第一绝缘间隔物PSPA1的一定厚度可以通过 各种湿蚀刻工艺、各种干蚀刻工艺或其组合被去除，其可以个别地或共同地 被称为“蚀刻工艺”或被简单地称为“蚀刻”。
在根据本发明构思的制造存储器件100的方法中，为了形成所述多个加 热电极层146，采用了利用所述多个第一绝缘壁150A的侧表面的自对准， 如参照图13H至13O所述。因此，虽然构成存储器件100的像所述多个加 热电极层146那样的部件按比例缩小以满足对高集成的需求，但是该部件可 以通过简化的工艺以相对低的成本被形成，并且可以容易地获得其中所述多 个加热电极层146具有小的临界尺寸(CD)以提供期望的加热效率的结构。
参照图13P，电阻存储器层148被形成并分别部分地填充镶嵌孔DH。
为了形成多个电阻存储器层148，镶嵌工艺可以被使用。例如，厚到足 以填充所述多个镶嵌孔DH的电阻材料层可以被形成，接着执行电阻材料层 的回蚀刻，从而仅在所述多个镶嵌孔DH中的下部分空间中留下所述多个电 阻存储器层148。在电阻存储器层148被形成之后，所述多个镶嵌孔DH中 的上部分空间可以保留。
因为电阻存储器层148通过镶嵌工艺被形成，所以不担心所述多个电阻 存储器层148的每个的侧表面在形成所述多个电阻存储器层148的工艺期间 被蚀刻工艺损伤。因此，可以防止所述多个电阻存储器层148的劣化。
参照图13Q，顶电极层TE被形成，多个顶电极层TE填充所述多个镶 嵌孔DH中的上部分空间并覆盖所述多个电阻存储器层148。
为了形成所述多个顶电极层TE，镶嵌工艺可以被使用。例如，厚到足 以填充所述多个镶嵌孔DH的导电材料层可以在所述多个电阻存储器层148 上形成，接着执行导电材料层的回蚀刻，从而仅在所述多个镶嵌孔DH的上 部分空间中留下所述多个顶电极层TE。顶电极层TE可以具有在与第一绝缘 壁至第三绝缘壁150A、150B和150C的顶表面大致相等的水平处的顶表面。
参照图13R，多个第二导电线120和多个第二绝缘图案122可以在包括 所述多个顶电极层TE的所得产物上形成，从而完成存储器件100的形成。
根据已经参照图13A至13R描述的制造存储器件100的方法，为了形 成构成所述多个存储单元MC的所述多个存储单元柱140，采用了利用所述 多个第一绝缘壁150A的侧表面执行自对准的工艺。因此，具有精细CD的 存储单元柱140可以通过简化的工艺以相对低的成本被形成，以满足对高集 成的需求而不牺牲可靠性或招致过多的制造成本。
至此，虽然已经参照图13A至13R描述了制造图3A和3B中所示的存 储器件100的方法，但是图5至12B中所示的存储器件200、300、400、500、 600、700、800和900或具有与其相似的各种结构的存储器件可以通过利用 参照图13A至13R描述的工艺或利用从其修改和改变的各种方法被制造， 而不背离本发明构思的精神和范围。
为了制造图5和6中所示的存储器件200，在如参照图13O所述地通过 部分地去除所述多个初始加热电极层P146和所述多个初始第一绝缘间隔物 PSPA1而形成多个镶嵌孔DH的工艺中，所述多个初始加热电极层P146和 所述多个初始第一绝缘间隔物PSPA1的必要的量可以被蚀刻掉，从而形成具 有期望的剖面形状的镶嵌孔DH。然后，参照图13P至13R描述的工艺可以 被执行。
为了制造图7中所示的存储器件400，多个镶嵌孔DH可以如参照图13O 所述地被形成，接着去除所述多个第一绝缘壁至第三绝缘壁150A、150B和 150C的限定所述多个镶嵌孔DH的侧表面的上部，从而形成具有图7中所 示的沿着第二直线L2的倾斜内侧表面的多个镶嵌孔DH。然后，具有倾斜 侧表面的电阻存储器层448和顶电极层TE4可以在所述多个镶嵌孔DH的每 个中形成。
为了制造图8中所示的存储器件500，多个镶嵌孔DH可以如参照图13O 所述地被形成，接着通过利用湿蚀刻工艺去除所述多个第一绝缘壁至第三绝 缘壁150A、150B和150C的限定所述多个镶嵌孔DH的侧表面的上部，从 而形成包括凹陷侧表面AS2的第一绝缘壁550A和包括凹陷侧表面AS4的第 二绝缘壁550B。然后，第二绝缘间隔物SPB可以被形成并覆盖所述多个镶 嵌孔DH的每个中的凹陷侧表面AS2和AS4，电阻存储器层148和顶电极层 TE5可以通过与参照图13P和13Q描述的方法相似的方法在所述多个镶嵌孔 DH的每个中形成。
为了制造图9中所示的存储器件600，在参照图13M描述的工艺中，当 每个包括底电极层BE、选择器件层142、界面层144和中间电极层ME的所 述多个堆叠结构通过利用第二掩模图案180作为蚀刻掩模蚀刻初始第一绝缘 间隔物PSPA1、初始加热电极层P146、初始中间电极层PME、初始界面层 P144、初始选择器件层P142和初始底电极层PBE而形成时，所述多个孔 HS可以形成为使得孔HS的每个随着离衬底102的逐渐减小的距离而具有 在第二方向(Y方向)上逐渐减小的宽度。然后，填充绝缘膜通过与参照图13N描述的方法相似的方法在所述多个孔HS中形成，接着平坦化由图13M 示出的所得产物使得填充绝缘膜的顶部和第二掩模图案180被去除，从而形 成具有倾斜侧表面的多个存储单元柱640和具有倾斜侧表面的第三绝缘壁 650C，如图9中所示。
虽然已经参照本发明构思的示例具体显示和描述了本发明构思，但是将 理解，可以对其作出形式和细节上的各种变化，而不背离本发明构思的由所 附权利要求限定的精神和范围。
本申请要求于2016年11月30日在韩国知识产权局提交的韩国专利申 请第10-2016-0162303号的权益，其公开内容通过引用整体地结合于此。

Claims (25)

1.一种存储器件，包括：
第一导电线，其在第一方向上在衬底之上延伸；
第二导电线，其在交叉所述第一方向的第二方向上在所述第一导电线之上延伸；
存储单元柱，其插设在所述第一导电线与所述第二导电线之间；以及
绝缘壁，其竖直地设置在所述衬底上，所述绝缘壁面对所述存储单元柱的侧表面，
其中所述存储单元柱包括：加热电极层，其具有L形剖面并包括平行于所述第一导电线延伸的基部和在远离所述第一导电线的方向上从所述基部的端部延伸的鳍部；以及选择器件层，其在所述第一导电线与所述加热电极层之间，以及
所述选择器件层的面对所述绝缘壁的侧表面和所述鳍部的面对所述绝缘壁的侧表面沿第一直线延伸。
2.根据权利要求1所述的存储器件，其中所述存储单元柱还包括在所述选择器件层与所述加热电极层之间的中间电极层，以及
所述中间电极层具有面对所述绝缘壁并沿所述第一直线延伸的侧表面。
3.根据权利要求2所述的存储器件，其中所述存储单元柱还包括在所述选择器件层与所述中间电极层之间并包括非金属材料的界面层，以及
所述界面层具有面对所述绝缘壁并沿所述第一直线延伸的侧表面。
4.根据权利要求1所述的存储器件，其中所述存储单元柱还包括在所述第一导电线与所述选择器件层之间的底电极层，以及
所述底电极层具有面对所述绝缘壁并沿所述第一直线延伸的侧表面。
5.根据权利要求1所述的存储器件，其中所述存储单元柱还包括：
电阻存储器层，其具有接触所述加热电极层的所述鳍部的顶表面的底表面，所述顶表面在所述鳍部中离所述第一导电线最远；以及
第一绝缘间隔物，其填充凹陷拐角部并接触所述电阻存储器层的所述底表面，所述凹陷拐角部由所述加热电极层的所述基部和所述鳍部限定，以及
所述电阻存储器层的所述底表面的接触所述鳍部的所述顶表面的第一底表面的面积小于所述电阻存储器层的所述底表面的接触所述第一绝缘间隔物的第二底表面的面积。
6.根据权利要求5所述的存储器件，其中所述电阻存储器层具有面对所述绝缘壁并在平行于所述第一直线的方向上从所述鳍部朝所述第二导电线延伸的侧表面。
7.根据权利要求5所述的存储器件，其中所述鳍部的所述顶表面和所述第一绝缘间隔物的面对所述电阻存储器层的顶表面在一个平面上延伸，以及
所述电阻存储器层的所述底表面沿着所述一个平面平坦地延伸。
8.根据权利要求5所述的存储器件，其中从所述第一导电线到所述鳍部的所述顶表面的第一距离不同于从所述第一导电线到所述第一绝缘间隔物的面对所述电阻存储器层的顶表面的第二距离，以及
所述电阻存储器层的所述底表面包括面对所述鳍部的所述顶表面的所述第一底表面、面对所述第一绝缘间隔物的所述第二底表面、以及在所述第一底表面与所述第二底表面之间的台阶。
9.根据权利要求5所述的存储器件，其中从所述第一导电线到所述鳍部的所述顶表面的第一距离小于从所述第一导电线到所述第一绝缘间隔物的面对所述电阻存储器层的顶表面的第二距离。
10.根据权利要求5所述的存储器件，其中从所述第一导电线到所述鳍部的所述顶表面的第一距离大于从所述第一导电线到所述第一绝缘间隔物的面对所述电阻存储器层的顶表面的第二距离。
11.根据权利要求5所述的存储器件，其中所述电阻存储器层具有面对所述绝缘壁并在不平行于所述第一直线的方向上从所述鳍部朝所述第二导电线延伸的侧表面。
12.根据权利要求5所述的存储器件，其中所述电阻存储器层随着离所述第二导电线的逐渐减小的距离而具有在所述第一方向和所述第二方向上的逐渐增大的宽度。
13.根据权利要求5所述的存储器件，其中所述电阻存储器层具有倒置的截顶金字塔形状。
14.根据权利要求5所述的存储器件，其中所述存储单元柱还包括在所述电阻存储器层与所述第二导电线之间的顶电极层，以及
所述顶电极层具有倒置的截顶金字塔形状。
15.根据权利要求5所述的存储器件，其中所述存储单元柱还包括在所述电阻存储器层与所述第二导电线之间的顶电极层，以及
所述电阻存储器层和所述顶电极层形成一个倒置的截顶金字塔形状。
16.根据权利要求5所述的存储器件，还包括：
第二绝缘间隔物，其在所述鳍部的所述顶表面与所述第二导电线之间，所述第二绝缘间隔物具有围绕所述电阻存储器层的环形状。
17.根据权利要求16的存储器件，其中所述绝缘壁包括接触所述鳍部的平坦侧表面、以及面对所述电阻存储器层并在远离所述电阻存储器层的方向上凹入的凹陷侧表面，以及
所述第二绝缘间隔物覆盖所述凹陷侧表面。
18.根据权利要求1所述的存储器件，其中所述绝缘壁具有相对于沿着垂直于所述第一方向和所述第二方向的每个的第三方向的垂直线倾斜的侧表面，以及
所述选择器件层随着离所述第一导电线的逐渐增大的距离而具有在所述第二方向上的逐渐减小的宽度。
19.一种制造存储器件的方法，所述方法包括：
在衬底之上形成堆叠结构，所述堆叠结构包括初始选择器件层和初始电极层；
形成延伸穿过所述堆叠结构的多个第一线空间；
在所述多个第一线空间中形成多个第一绝缘壁，所述多个第一绝缘壁包括每个从所述堆叠结构向上凸出的凸起；
形成覆盖所述多个第一绝缘壁的所述凸起的侧表面的多个初始加热电极层；
形成多个第二线空间，所述多个第二线空间的每个位于所述多个第一绝缘壁中的两个之间，所述多个第二线空间延伸穿过所述堆叠结构；
在所述多个第二线空间中形成多个第二绝缘壁，所述多个第二绝缘壁平行于所述多个第一绝缘壁延伸；
通过去除所述多个初始加热电极层和所述堆叠结构的沿交叉所述多个第一绝缘壁的方向延伸的部分而形成多个孔，所述多个孔暴露所述初始选择器件层的部分从而形成多个选择器件层，所述多个孔暴露所述初始电极层的部分从而形成多个电极层；以及
在所述多个孔中形成多个第三绝缘壁，所述多个第三绝缘壁覆盖所述多个选择器件层的侧表面和所述多个电极层的侧表面。
20.根据权利要求19所述的制造存储器件的方法，其中所述堆叠结构的形成包括在所述衬底上按此陈述次序一个在另一个上地形成初始底电极层、所述初始选择器件层和初始中间电极层。
21.根据权利要求19所述的制造存储器件的方法，其中所述堆叠结构的形成包括在所述衬底上按此陈述次序一个在另一个上地形成初始底电极层、所述初始选择器件层、初始界面层和初始中间电极层。
22.根据权利要求21所述的制造存储器件的方法，其中所述初始选择器件层包括具有双向阈值开关性质的材料。
23.根据权利要求21所述的制造存储器件的方法，其中所述初始界面层包括非金属材料。
24.根据权利要求19所述的制造存储器件的方法，其中所述多个第一线空间的形成包括：
在所述堆叠结构上形成第一掩模图案，所述第一掩模图案包括多个线图案；
形成覆盖所述多个线图案的侧表面的多个间隔物；以及
通过利用所述第一掩模图案和所述多个间隔物作为蚀刻掩模蚀刻所述堆叠结构。
25.根据权利要求24所述的制造存储器件的方法，其中所述堆叠结构的形成包括按此陈述次序在所述衬底上一个在另一个上地形成初始底电极层、所述初始选择器件层、初始界面层和初始中间电极层，以及
所述堆叠结构的蚀刻包括在利用所述初始界面层作为蚀刻停止层的同时蚀刻所述初始中间电极层。
CN201710946253.1A 2016-11-30 2017-10-12 存储器件及制造其的方法 Active CN108122923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0162303 2016-11-30
KR1020160162303A KR20180062245A (ko) 2016-11-30 2016-11-30 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN108122923A true CN108122923A (zh) 2018-06-05
CN108122923B CN108122923B (zh) 2021-12-21

Family

ID=62190506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710946253.1A Active CN108122923B (zh) 2016-11-30 2017-10-12 存储器件及制造其的方法

Country Status (3)

Country Link
US (2) US10305032B2 (zh)
KR (1) KR20180062245A (zh)
CN (1) CN108122923B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020161562A1 (en) * 2019-02-08 2020-08-13 International Business Machines Corporation Vertical transport fin field effect transistors combined with resistive memory structures
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180062245A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102593112B1 (ko) * 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
FR3073319A1 (fr) * 2017-11-09 2019-05-10 Stmicroelectronics (Grenoble 2) Sas Puce a memoire non volatile embarquee a materiau a changement de phase
FR3076081B1 (fr) * 2017-12-26 2022-06-24 Commissariat Energie Atomique Cellule elementaire comportant une memoire resistive et un selecteur, etage et matrice d'etages comportant une pluralite de ces cellules et procede de fabrication associe
FR3086452B1 (fr) 2018-09-21 2021-05-21 St Microelectronics Rousset Cellule a memoire resistive
KR102139870B1 (ko) * 2018-11-26 2020-07-30 국민대학교산학협력단 저항 메모리 디바이스 및 그 제조방법
KR20200089775A (ko) * 2019-01-17 2020-07-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20200131069A (ko) 2019-05-13 2020-11-23 삼성전자주식회사 메모리 소자 제조 방법
US11271040B1 (en) * 2020-10-21 2022-03-08 Western Digital Technologies, Inc. Memory device containing selector with current focusing layer and methods of making the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US20110266516A1 (en) * 2010-04-30 2011-11-03 Hynix Semiconductor Inc. Phase change memory device capable of reducing disturbance and method of manufacturing the same
CN102832342A (zh) * 2012-09-14 2012-12-19 中国科学院上海微系统与信息技术研究所 含有TiSiN材料层的相变存储单元及其制备方法
US20130284998A1 (en) * 2010-11-11 2013-10-31 Micron Technology, Inc. Forming heaters for phase change memories
US20150325627A1 (en) * 2013-07-23 2015-11-12 Micron Technology, Inc. Memory Cells, Memory Arrays, and Methods of Forming Memory Cells and Arrays

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501523B2 (en) 2004-10-28 2013-08-06 Micron Technology, Inc. Depositing titanium silicon nitride films for forming phase change memories
US8030128B1 (en) 2007-04-23 2011-10-04 Marvell International Ltd. Method to form high density phase change memory (PCM) top contact every two bits
DE102008032067A1 (de) 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
US20090196091A1 (en) 2008-01-31 2009-08-06 Kau Derchang Self-aligned phase change memory
US8030734B2 (en) 2008-12-30 2011-10-04 Stmicroelectronics S.R.L. Forming phase change memories with a breakdown layer sandwiched by phase change memory material
US20100327251A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
US9331272B2 (en) * 2011-06-10 2016-05-03 Seoul National University R&Db Foundation 3-dimensional (3D) non-volatile memory device and method of fabricating the same
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
KR20180062245A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 메모리 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US20110266516A1 (en) * 2010-04-30 2011-11-03 Hynix Semiconductor Inc. Phase change memory device capable of reducing disturbance and method of manufacturing the same
US20130284998A1 (en) * 2010-11-11 2013-10-31 Micron Technology, Inc. Forming heaters for phase change memories
CN102832342A (zh) * 2012-09-14 2012-12-19 中国科学院上海微系统与信息技术研究所 含有TiSiN材料层的相变存储单元及其制备方法
US20150325627A1 (en) * 2013-07-23 2015-11-12 Micron Technology, Inc. Memory Cells, Memory Arrays, and Methods of Forming Memory Cells and Arrays

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020161562A1 (en) * 2019-02-08 2020-08-13 International Business Machines Corporation Vertical transport fin field effect transistors combined with resistive memory structures
CN113228322A (zh) * 2019-02-08 2021-08-06 国际商业机器公司 与电阻式存储器结构组合的垂直传输鳍式场效应晶体管
GB2594428A (en) * 2019-02-08 2021-10-27 Ibm Vertical transport fin field effect transistors combined with resistive memory structures
GB2594428B (en) * 2019-02-08 2022-03-16 Ibm Vertical transport fin field effect transistors combined with resistive memory structures
CN111969106A (zh) * 2020-08-17 2020-11-20 长江存储科技有限责任公司 一种相变存储器件及其制造方法

Also Published As

Publication number Publication date
US20180151623A1 (en) 2018-05-31
US20190245142A1 (en) 2019-08-08
US10305032B2 (en) 2019-05-28
US10608176B2 (en) 2020-03-31
KR20180062245A (ko) 2018-06-08
CN108122923B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN108122923A (zh) 存储器件及制造其的方法
US11349074B2 (en) Memory cell and memory device comprising selection device layer, middle electrode layer and variable resistance layer
US10580979B2 (en) Memory device and method of manufacturing the same
US10403681B2 (en) Memory device including a variable resistance material layer
US10734450B2 (en) Memory device and electronic apparatus including the same
US11770938B2 (en) Memory device and method of manufacturing the same
CN107104183B (zh) 存储器件
US9129830B2 (en) Three-dimensional semiconductor memory devices having double cross point array and methods of fabricating the same
US10468594B2 (en) Variable resistance memory devices
KR102641744B1 (ko) 가변 저항 메모리 소자
KR20200018133A (ko) 가변 저항 메모리 소자
CN109698214A (zh) 非易失性存储器件
CN109768159B (zh) 存储器件
US11651995B2 (en) Memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant