CN109768158B - 具有交叉点存储阵列的存储器件 - Google Patents

具有交叉点存储阵列的存储器件 Download PDF

Info

Publication number
CN109768158B
CN109768158B CN201810921238.6A CN201810921238A CN109768158B CN 109768158 B CN109768158 B CN 109768158B CN 201810921238 A CN201810921238 A CN 201810921238A CN 109768158 B CN109768158 B CN 109768158B
Authority
CN
China
Prior art keywords
bit line
bit
memory
lines
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810921238.6A
Other languages
English (en)
Other versions
CN109768158A (zh
Inventor
郑智贤
姜大焕
金杜应
李光振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109768158A publication Critical patent/CN109768158A/zh
Application granted granted Critical
Publication of CN109768158B publication Critical patent/CN109768158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器件包括在衬底上沿第一方向延伸的第一字线、在第一字线上沿第二方向延伸的第一位线、设置在第一字线与第一位线之间的第一存储单元、在第一位线上沿第一方向延伸的第二字线、在第二字线上沿第二方向延伸的第二位线、设置在第二字线与第二位线之间的第二存储单元、以及连接到第一位线和第二位线的第一位线连接结构。第一位线连接结构包括连接到第一位线的第一位线接触以及连接到第二位线并垂直地重叠第一位线接触的第二位线接触。

Description

具有交叉点存储阵列的存储器件
技术领域
本发明构思涉及存储器件，更具体地，涉及具有交叉点阵列结构的存储器件。
背景技术
随着电子产品的减轻、纤薄、缩短和小型化趋势，对高度集成的存储器件的需求正在增加。此外，已经提出了其中存储单元位于两个相交电极之间的交叉点处的具有三维(3D)交叉点结构的存储器件。然而，随着具有交叉点结构的存储器件的集成度持续增加，可能发生由构造每个存储器件的各存储单位的位置造成的电特性差异。
发明内容
本发明构思提供了在其中的存储单位之间具有高度均匀的操作特性的交叉点阵列类型的存储器件。
根据本发明构思的一实施方式，提供了一种存储器件，其包括：在衬底上沿第一方向延伸的第一字线；在第一字线上的第一位线，第一位线在垂直于第一方向的第二方向上延伸；以及在第一字线与第一位线之间的第一存储单元。第一存储单元包括第一存储单位和第一开关单位。还提供了在第一位线上的第二字线(第二字线在第一方向上延伸)、在第二字线上的第二位线(第二位线在第二方向上延伸)、以及在第二字线与第二位线之间延伸的第二存储单元。第二存储单元包括第二存储单位和第二开关单位。提供了第一位线连接结构，其连接到第一位线和第二位线。第一位线连接结构包括连接到第一位线的第一位线接触以及连接到第二位线并设置为至少部分垂直地重叠第一位线接触的第二位线接触。
根据本发明构思的另一实施方式，提供了一种存储器件，其包括：在衬底上沿第一方向延伸的多个第一字线；在所述多个第一字线上的多个第一位线，所述多个第一位线在垂直于第一方向的第二方向上延伸；以及在所述多个第一字线与所述多个第一位线之间的多个第一存储单元。所述多个第一存储单元的每个包括第一存储单位和第一开关单位。(在第一方向上延伸的)多个第二字线提供在所述多个第一位线上，(在第二方向上延伸的)多个第二位线提供在所述多个第二字线上。多个第二存储单元提供在所述多个第二字线与所述多个第二位线之间。所述多个第二存储单元的每个包括第二存储单位和第二开关单位。提供了电连接到所述多个第一位线和所述多个第二位线的多个第一位线连接结构。所述多个第一位线连接结构的每个的至少一部分设置在所述多个第一位线中的对应第一位线与所述多个第二位线中的对应第二位线之间。
根据本发明构思的另一实施方式，提供了一种存储器件，其包括：在衬底上沿第一方向延伸的第一字线；在第一字线上的第一位线，第一位线在垂直于第一方向的第二方向上延伸；以及在第一字线与第一位线之间的第一存储单元。第一存储单元包括第一存储单位和第一开关单位。(在第一方向上延伸的)第二字线提供在第一位线上，(在第二方向上延伸的)第二位线提供在第二字线上。第二存储单元提供在第二字线与第二位线之间。第二存储单元包括第二存储单位和第二开关单位。提供了第一位线连接结构，其包括设置在第一位线之下的第一位线接触以及设置在第一位线与第二位线之间并垂直地重叠第一位线接触的第二位线接触。
附图说明
本发明构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1是根据示例性实施方式的存储器件的等效电路图；
图2是示出根据示例性实施方式的存储器件的代表性构造的布局图；
图3是沿图2的线A1-A1'截取的剖视图；
图4是沿图2的线B1-B1'截取的剖视图；
图5是示出根据示例性实施方式的存储器件的剖视图；
图6是示出根据示例性实施方式的存储器件的剖视图；
图7是示出根据示例性实施方式的存储器件的剖视图；
图8是示出根据示例性实施方式的存储器件的剖视图；
图9是示出根据示例性实施方式的存储器件的剖视图；
图10是示出根据示例性实施方式的存储器件的剖视图；
图11是示出根据示例性实施方式的存储器件的代表性构造的布局图；
图12是沿图11的线A2-A2'截取的剖视图；
图13是沿图11的线B2-B2'和B3-B3'截取的剖视图；
图14是示出根据示例性实施方式的存储器件的代表性构造的布局图；
图15是沿图14的线A4-A4'截取的剖视图；
图16是示出根据示例性实施方式的存储器件的代表性构造的布局图；
图17是沿图16的线A5-A5'截取的剖视图；
图18是示出根据示例性实施方式的存储器件的剖视图；
图19是示出根据示例性实施方式的存储器件的代表性构造的布局图；
图20是沿图19的线A6-A6'和A7-A7'截取的剖视图；
图21是沿图19的线B6-B6'和B7-B7'截取的剖视图；以及
图22至26是示出根据示例性实施方式的制造存储器件的方法的剖视图。
具体实施方式
在下文中，将参照附图详细描述示例性实施方式。
图1是根据示例性实施方式的存储器件10的等效电路图。参照图1，存储器件10可以包括多个底部字线WL11和WL12以及多个顶部字线WL21和WL22，多个底部字线WL11和WL12沿第一方向(即图1的X方向)延伸并在垂直于第一方向的第二方向(即图1的Y方向)上彼此间隔开，多个顶部字线WL21和WL22在底部字线WL11和WL12之上沿第一方向延伸并在第二方向上彼此间隔开。此外，存储器件10可以包括多个底部位线BL11和BL12以及多个顶部位线BL21和BL22，多个底部位线BL11和BL12沿第二方向延伸并在垂直于第一方向和第二方向的第三方向(即图1的Z方向)上与顶部字线WL21和WL22间隔开，多个顶部位线BL21和BL22在底部位线BL11和BL12之上沿第二方向延伸并在第一方向上彼此间隔开。
第一存储单元MC1可以设置在底部位线BL11和BL12与底部字线WL11和WL12之间，第二存储单元MC2可以设置在顶部位线BL21和BL22与顶部字线WL21和WL22之间。详细地，第一存储单元MC1和第二存储单元MC2可以每个包括用于存储信息的可变电阻材料层RM和用于选择存储单元的开关器件SW。此外，开关器件SW可以被称为选择器件或存取器件。
底部位线BL11和BL12与底部字线WL11和WL12之间的第一存储单元MC1以及顶部位线BL21和BL22与顶部字线WL21和WL22之间的第二存储单元MC2可以设置为在第三方向上具有相同的结构。如图1示例性地所示，在第一存储单元MC1中，可变电阻材料层RM可以连接到底部位线BL11和BL12，开关器件SW可以连接到底部字线WL11和WL12，并且可变电阻材料层RM和开关器件SW可以彼此串联连接。此外，在第二存储单元MC2中，可变电阻材料层RM可以连接到顶部位线BL21和BL22，开关器件SW可以连接到顶部字线WL21和WL22，并且可变电阻材料层RM和开关器件SW可以彼此串联连接。
然而，本发明构思不限于此。在另外的实施方式中，不同于图1的图示，在第一存储单元MC1和第二存储单元MC2的每个中，开关器件SW和可变电阻材料层RM可以调换它们的设置位置。例如，在第一存储单元MC1中，可变电阻材料层RM可以连接到底部字线WL11和WL12，并且开关器件SW可以连接到底部位线BL11和BL12。此外，在第二存储单元MC2中，可变电阻材料层RM可以连接到顶部字线WL21和WL22，并且开关器件SW可以连接到顶部位线BL21和BL22。
在下文中，将描述存储器件10的驱动方法。例如，电压可以通过字线WL11、WL12、WL21和WL22以及位线BL11、BL12、BL21和BL22施加到第一存储单元MC1或第二存储单元MC2的可变电阻材料层RM，因而电流可以流入可变电阻材料层RM。例如，可变电阻材料层RM可以包括在第一状态与第二状态之间可逆地转换的“非易失性”相变材料层。然而，可变电阻材料层RM不限于此。在另外的实施方式中，可变电阻材料层RM可以包括具有根据施加于其的电压而变化的电阻值的任意可变电阻器。例如，在被选择的第一存储单元MC1和第二存储单元MC2中，可变电阻材料层RM的电阻可以根据施加到可变电阻材料层RM的电压而在第一状态与第二状态之间可逆地转换。
基于可变电阻材料层RM的电阻变化，第一存储单元MC1和第二存储单元MC2可以存储诸如0或1的数字信息，并且数字信息可以从第一存储单元MC1和第二存储单元MC2擦除。例如，数据可以在第一存储单元MC1和第二存储单元MC2中被写入为高电阻状态“0”和低电阻状态“1”。这里，从高电阻状态“0”到低电阻状态“1”的写入可以被称为设置操作，从低电阻状态“1”到高电阻状态“0”的写入可以被称为重置操作。然而，根据一实施方式的第一存储单元MC1和第二存储单元MC2中存储的数字数据不限于高电阻状态“0”和低电阻状态“1”，而是各种电阻状态可以存储在第一存储单元MC1和第二存储单元MC2中。
任意存储单元MC1和MC2可以通过选择字线WL11、WL12、WL21和WL22以及位线BL11、BL12、BL21和BL22被寻址，可以通过在字线WL11、WL12、WL21和WL22与位线BL11、BL12、BL21和BL22之间施加一定的信号而被编程，并且基于构造任意存储单元MC1和MC2的每个的可变电阻器的电阻值的信息可以通过测量经过位线BL11、BL12、BL21和BL22的电流值而被读出。
根据示例性实施方式，设置在底部位线BL11和BL12与底部字线WL11和WL12之间的第一存储单元MC1可以被提供为具有与设置在顶部位线BL21和BL22与顶部字线WL21和WL22之间的第二存储单元MC2的结构相同的结构。因此，第一存储单元MC1可以具有与第二存储单元MC2的电特性相同的电特性(例如读出电流、写入电流或阈值电压)，因而第一存储单元MC1与第二存储单元MC2之间不会发生电特性差异。
图2是示出根据示例性实施方式的存储器件100的代表性构造的布局图，图3是沿图2的线A1-A1'截取的剖视图，图4是沿图2的线B1-B1'截取的剖视图。参照图2至4，存储器件100可以包括：设置在衬底110上的多个第一字线130-1、多个第一位线160-1、多个第二字线130-2、多个第二位线160-2、多个第一存储单元MC1和多个第二存储单元MC2，第一字线接触134-1和第二字线接触134-2，以及第一位线连接结构170-1。
衬底110可以包括存储单元阵列区域CA和布线连接区域PA。例如，如在俯视图中所看到的，存储单元阵列区域CA可以设置在衬底110的中央，布线连接区域PA可以设置在存储单元阵列区域CA外侧。多个第一存储单元MC1和多个第二存储单元MC2可以设置在存储单元阵列区域CA中。第一字线接触134-1和第二字线接触134-2以及第一位线连接结构170-1可以设置在布线连接区域PA中。
第一绝缘夹层120可以设置在衬底110上。第一绝缘夹层120可以包括诸如硅氧化物等的氧化物、或诸如硅氮化物等的氮化物。下布线层122可以提供在衬底110上，第一绝缘夹层120可以覆盖下布线层122。在图3中，下布线层122被示为直接设置在衬底110上，但不限于此。在另外的实施方式中，第一绝缘夹层120的一部分可以设置在衬底110与下布线层122之间，因而下布线层122可以不直接接触衬底110。
多个第一字线130-1可以在第一绝缘夹层120上沿第一方向(X方向)延伸。多个第一位线160-1可以在多个第一字线130-1上沿第二方向(Y方向)延伸。多个第二字线130-2可以在比多个第一位线160-1高的水平处沿第一方向(X方向)延伸。多个第二位线160-2可以在多个第二字线130-2上沿第二方向(Y方向)延伸。
多个第一字线130-1、多个第一位线160-1、多个第二字线130-2和多个第二位线160-2可以每个包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，多个第一字线130-1、多个第一位线160-1、多个第二字线130-2和多个第二位线160-2可以每个包括钨(W)、钨氮化物(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、钛铝氮化物(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、铟锡氧化物(ITO)、其合金或其任何组合。此外，多个第一字线130-1、多个第一位线160-1、多个第二字线130-2和多个第二位线160-2可以每个包括金属层和覆盖金属层的至少一部分的导电阻挡层。导电阻挡层可以由例如钛(Ti)、钛氮化物(TiN)、钽(Ta)、钽氮化物(TaN)或其组合形成。
多个第一存储单元MC1可以每个设置在多个第一字线130-1中的对应第一字线与多个第一位线160-1中的对应第一位线之间。类似地，多个第二存储单元MC2可以每个设置在多个第二字线130-2中的对应第二字线与多个第二位线160-2中的对应第二位线之间。在示例性实施方式中，多个第一存储单元MC1和多个第二存储单元MC2可以被提供成具有四边形(例如正方形、矩形)柱形状的柱结构。或者，多个第一存储单元MC1和多个第二存储单元MC2可以具有各种各样的柱形状，诸如圆柱、椭圆柱、多边形柱、六边形柱等。此外，多个第一存储单元MC1的每个可以包括设置在多个第一字线130-1中的对应第一字线上的第一开关单位140-1和设置在第一开关单位140-1上的第一存储单位150-1。多个第二存储单元MC2的每个可以包括设置在多个第二字线130-2中的对应第二字线上的第二开关单位140-2和设置在第二开关单位140-2上的第二存储单位150-2。
第一开关单位140-1可以包括顺序地堆叠在多个第一字线130-1的每个上的第一电极层142-1、第一开关材料层144-1和第二电极层146-1。第一开关材料层144-1可以是用于控制电流的流动的电流控制层。第一开关材料层144-1可以包括这样的材料层，其具有根据跨第一开关材料层144-1的两端施加的电压的大小而变化的电阻。例如，第一开关材料层144-1可以包括具有双向阈值开关(OTS)特性的材料层。基于OTS材料层简要描述第一开关材料层144-1的功能，当低于阈值电压的电压施加到第一开关材料层144-1时，第一开关材料层144-1可以处于电流几乎不流动的高电阻状态，当高于阈值电压的电压施加到第一开关材料层144-1时，第一开关材料层144-1可以处于低电阻状态因而电流可以开始流动。此外，当流过第一开关材料层144-1的电流变为低于保持电流时，第一开关材料层144-1可以改变到高电阻状态。
第一开关材料层144-1可以包括硫族化物材料作为OTS材料层。在示例性实施方式中，第一开关材料层144-1可以包括Si、Te、As、Ge、In或其组合。例如，第一开关材料层144-1的组成可以包括约14％的Si、约39％的Te、约37％的As、约9％的Ge和约1％的In。这里，百分比率表示原子元素总共为100％的原子百分比率，并且在下文中同样如此。在另外的实施方式中，第一开关材料层144-1可以包括Si、Te、As、Ge、S、Se或其组合。例如，第一开关材料层144-1可以包括约5％的Si、约34％的Te、约28％的As、约11％的Ge、约21％的S和约1％的Se。在另外的实施方式中，第一开关材料层144-1可以包括Si、Te、As、Ge、S、Se、Sb或其组合。例如，第一开关材料层144-1可以包括约21％的Te、约10％的As、约15％的Ge、约2％的S、约50％的Se和约2％的Sb。
在根据本实施方式的存储器件100中，第一开关材料层144-1不限于OTS材料层。例如，第一开关材料层144-1可以包括具有选择器件的功能的各种材料层，而不限于OTS材料层。例如，第一开关材料层144-1可以包括二极管、隧道结，PNP二极管或双极结晶体管(BJT)、混合离子电子导体(MIEC)等。
第一电极层142-1和第二电极层146-1可以每个是用作电流路径的层，并且可以每个包括导电材料。例如，第一电极层142-1和第二电极层146-1的每个可以包括金属、导电金属氮化物、导电金属氧化物或其组合。例如，第一电极层142-1和第二电极层146-1的每个可以包括TiN层，但不限于此。
第一存储单位150-1可以包括顺序地堆叠在第一开关单位140-1上的第三电极层152-1、第一可变电阻层154-1和第四电极层156-1。
在示例性实施方式中，第一可变电阻层154-1可以包括根据加热时间在结晶态与非晶态之间可逆地改变的相变材料。例如，第一可变电阻层154-1可以包括这样的材料，其具有通过跨第一可变电阻层154-1的两端施加的电压所产生的焦耳热而可逆地改变的相、以及通过相变而改变的电阻。详细地，相变材料可以被置于非晶相下的高电阻状态，并且可以被置于结晶相下的低电阻状态。高电阻状态可以被定义为0，低电阻状态可以被定义为1，由此数据可以被存储在第一可变电阻层154-1中。
在实施方式中，第一可变电阻层154-1可以包括来自周期表中VI族的一种或更多种元素(硫族元素)，并且可以可选择地包括来自III族、IV族或V族的一种或更多种化学改性剂。例如，第一可变电阻层154-1可以包括Ge-Sb-Te。这里，含连字符(-)的化学成分标记可以表示某种化合物或化合物中包括的元素，并且可以表示包括所表示出的元素的所有化学式结构。例如，Ge-Sb-Te可以是诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等的材料。
除Ge-Sb-Te之外，第一可变电阻层154-1可以包括各种相变材料。例如，第一可变电阻层154-1可以包括Ge-Te、Sb-Te、In-Se、Ga-Sb、In-Sb、As-Te、Al-Te、Bi-Sb-Te(BST)、In-Sb-Te(IST)、Ge-Sb-Te、Te-Ge-As、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、In-Ge-Te、Ge-Sn-Te、Ge-Bi-Te、Ge-Te-Se、As-Sb-Te、Sn-Sb-Bi、Ge-Te-O、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、Ge-Te-Sn-Pt、In-Sn-Sb-Te和As-Ge-Sb-Te中的至少一种或其组合。
第一可变电阻层154-1中包括的每种元素可以具有各种化学计量比。第一可变电阻层154-1的结晶温度、熔化温度、基于结晶能的相变速度、以及数据保持特性可以基于每种元素的化学计量比来调节。
第一可变电阻层154-1还可以包括碳(C)、氮(N)、硅(Si)、氧(O)、铋(Bi)和锡(Sn)中的至少一种杂质。存储器件100的驱动电流可以通过该至少一种杂质而改变。此外，第一可变电阻层154-1还可以包括金属。例如，第一可变电阻层154-1可以包括铝(Al)、镓(Ga)、锡(Sn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、铅(Pb)和钋(Po)中的至少一种。这样的金属材料增大第一可变电阻层154-1的电导率和热导率以提高结晶速度，从而提高设置速度。此外，金属材料提高第一可变电阻层154-1的数据保持特性。
第一可变电阻层154-1可以具有其中堆叠拥有不同物理性质的两个或更多个层的多层结构。层的数量或厚度可以自由地选择。用于防止材料扩散的阻挡层可以进一步提供在层之间。此外，第一可变电阻层154-1可以具有其中交替地堆叠包括不同材料的多个层的超晶格结构。例如，第一可变电阻层154-1可以包括其中交替地堆叠包含Ge-Te的第一层和包含Sb-Te的第二层的结构。然而，第一层的材料不限于Ge-Te，并且第二层的材料不限于Sb-Te。第一层和第二层可以每个包括上述各种材料。
上文中，第一可变电阻层154-1以上已被描述为包括相变材料，但本发明构思的技术精神不限于此。在另外的实施方式中，存储器件100的第一可变电阻层154-1可以包括具有电阻变化特性的各种材料。
在一些实施方式中，当第一可变电阻层154-1包括过渡金属氧化物时，存储器件100可以是电阻式随机存取存储器(ReRAM)。在包括过渡金属氧化物的第一可变电阻层154-1中，至少一个电路径可以通过编程操作而在第一可变电阻层154-1中形成或消失。当电路径形成时，第一可变电阻层154-1可以具有低电阻值，当电路径消失时，第一可变电阻层154-1可以具有高电阻值。存储器件100可以通过利用第一可变电阻层154-1的电阻值差异而存储数据。
当第一可变电阻层154-1包括过渡金属氧化物时，该过渡金属氧化物可以包括从Ta、Zr、Ti、Hf、Mn、Y、Ni、Co、Zn、Nb、Cu、Fe和Cr当中选择的至少一种金属。例如，该过渡金属氧化物可以形成为包括从Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y和Fe2O3-x当中选择的至少一种材料的单层或多层。在上述材料中，x可以在0≤x≤1.5的范围内选择，y可以在0≤y≤0.5的范围内选择。然而，本实施方式不限于此。
在另外的实施方式中，当第一可变电阻层154-1具有包括含磁性材料的两个电极、以及设置在这两个磁性电极之间的电介质的磁隧道结(MJT)结构时，存储器件100可以是磁性随机存取存储器(MRAM)。
这两个电极可以分别是磁化固定层(例如磁化钉扎层)和磁化自由层，设置在其间的电介质可以是隧道势垒层。磁化固定层可以具有固定在一个方向上的磁化方向，磁化自由层可以具有可改变为与磁化固定层的磁化方向平行或反平行的磁化方向。磁化固定层和磁化自由层的磁化方向可以平行于隧道势垒层的一个表面，但不限于此。在另外的实施方式中，磁化固定层和磁化自由层的磁化方向可以垂直于隧道势垒层的该一个表面。
当磁化自由层的磁化方向平行于磁化固定层的磁化方向时，第一可变电阻层154-1可以具有第一电阻值。当磁化自由层的磁化方向与磁化固定层的磁化方向反平行时，第一可变电阻层154-1可以具有第二电阻值。通过利用这样的电阻值差异，存储器件100可以存储数据。磁化自由层的磁化方向可以通过编程电流中包括的电子的自旋转矩而改变。
磁化固定层和磁化自由层可以每个包括磁性材料。在这种情况下，磁化固定层还可以包括固定磁化固定层中包括的铁磁材料的磁化方向的反铁磁材料。隧道势垒层可以由从Mg、Ti、Al、MgZn和MgB当中选择的至少一种材料的氧化物形成，但不限于上述示例。
第三电极层152-1和第四电极层156-1可以每个是用作电流路径的层，并且可以每个包括导电材料。例如，第三电极层152-1和第四电极层156-1的每个可以包括金属、导电金属氮化物、导电金属氧化物或其组合。在示例性实施方式中，第三电极层152-1和第四电极层156-1中的至少一个可以包括充分地产生热以使第一可变电阻层154-1发生相变的导电材料。例如，第三电极层152-1和第四电极层156-1的每个可以包括TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、硅碳化物(SiC)、硅碳氮化物(SiCN)、碳氮化物(CN)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)、或包含其组合的高熔点金属、或其氮化物、或碳基导电材料。然而，第三电极层152-1和第四电极层156-1的每个的材料不限于这些材料。在另外的实施方式中，第三电极层152-1和第四电极层156-1的每个可以包括含金属或导电金属氮化物的导电层、以及覆盖导电层的至少一部分的至少一个导电阻挡层。导电阻挡层可以包括金属氧化物、金属氮化物或其组合，但不限于此。
与图3的示例性图示不同，第一至第四电极层142-1、146-1、152-1和156-1中的至少一个可以被省略。第二电极层146-1和第三电极层152-1中的至少一个可以不被省略以防止由第一开关材料层144-1与第一可变电阻层154-1之间的直接接触造成的污染或不良接触。此外，与图3的示例性图示不同，第二电极层146-1和第三电极层152-1中的一个可以形成为具有更大的厚度。因此，即使当第三电极层152-1或第四电极层156-1产生热以使第一可变电阻层154-1发生相变时，第一开关材料层144-1也被防止受所产生的热影响(例如，防止第一开关材料层144-1由于来自第三电极层152-1或第四电极层156-1的热而劣化或损坏诸如第一开关材料层144-1部分地结晶)。
第二开关单位140-2可以包括顺序地堆叠在多个第二字线130-2的每个上的第五电极层142-2、第二开关材料层144-2和第六电极层146-2。第二存储单位150-2可以包括顺序地堆叠在第二开关单位140-2上的第七电极层152-2、第二可变电阻层154-2和第八电极层156-2。这里，第二开关材料层144-2、第二可变电阻层154-2以及第五至第八电极层142-2、146-2、152-2和156-2的详细描述可以参照第一开关材料层144-1、第一可变电阻层154-1以及第一至第四电极层142-1、146-1、152-1和156-1的以上描述。
第一绝缘层132-1可以设置在多个第一字线130-1之间。第二绝缘层148-1可以设置在多个第一存储单元MC1之间。例如，第二绝缘层148-1可以围绕第一开关单位140-1的侧壁和第一存储单位150-1的侧壁。第三绝缘层162-1可以设置在多个第一位线160-1之间和在第二绝缘层148-1上。第二绝缘夹层164可以设置在多个第一位线160-1和第三绝缘层162-1上。第四绝缘层132-2可以设置在多个第二字线130-2之间和在第二绝缘夹层164上。第五绝缘层148-2可以设置在多个第二存储单元MC2之间。例如，第五绝缘层148-2可以围绕第二开关单位140-2的侧壁和第二存储单位150-2的侧壁。第六绝缘层162-2可以设置在多个第二位线160-2之间和在第五绝缘层148-2上。
第一至第六绝缘层132-1、148-1、162-1、132-2、148-2和162-2可以被提供成包括相同材料的绝缘层，或者其中至少一个可以被提供成包括不同材料的绝缘层。例如，第一至第六绝缘层132-1、148-1、162-1、132-2、148-2和162-2可以每个包括硅氧化物、硅氮化物、硅氮氧化物等。可以提供多个空气空间(未示出)代替第一至第六绝缘层132-1、148-1、162-1、132-2、148-2和162-2中的至少一个，在这种情况下，具有一定厚度的绝缘衬垫(未示出)可以提供在空气空间与第一存储单元MC1和/或空气空间与第二存储单元MC2之间。
如图4所示，多个第一字线130-1的每个可以通过多个第一字线接触134-1中的对应第一字线接触连接到下布线层122的一部分，下布线层122的该部分可以电连接到第一字线驱动电路(未示出)。多个第二字线130-2的每个可以通过多个第二字线接触134-2中的对应第二字线接触连接到下布线层122的一部分，下布线层122的该部分可以电连接到第二字线驱动电路(未示出)。第一字线接触134-1可以由第一绝缘夹层120围绕，第二字线接触134-2可以由第一绝缘夹层120、第一至第三绝缘层132-1、148-1和162-1以及第二绝缘夹层164围绕。
如图3所示，多个第一位线160-1和多个第二位线160-2可以连接到多个第一位线连接结构170-1。多个第一位线连接结构170-1的每个可以包括第一位线接触164-1和第二位线接触164-2。
第一位线接触164-1可以设置在多个第一位线160-1的每个与衬底110之间并且可以连接到下布线层122的一部分，下布线层122的该部分可以电连接到公共位线驱动电路(未示出)。第二位线接触164-2可以设置在多个第一位线160-1中的对应第一位线与多个第二位线160-2中的对应第二位线之间。多个第二位线160-2可以通过第二位线接触164-2电连接到公共位线驱动电路。
如图3示例性地所示，第二位线接触164-2可以设置为垂直地重叠第一位线接触164-1。例如，第二位线接触164-2可以部分垂直地重叠第一位线接触164-1，或者可以与第一位线接触164-1垂直地对准。第一位线接触164-1可以由第一绝缘夹层120以及第一绝缘层132-1和第二绝缘层148-1围绕，第二位线接触164-2可以由第二绝缘夹层164以及第四绝缘层132-2和第五绝缘层148-2围绕。
在一些实施方式中，第一字线接触134-1和第二字线接触134-2以及第一位线接触164-1和第二位线接触164-2的每个可以包括含金属或导电金属氮化物的导电层、以及覆盖导电层的至少一部分的至少一个导电阻挡层。导电阻挡层可以包括金属氧化物、金属氮化物或其组合，但不限于此。
根据示例性实施方式，多个第一存储单元MC1可以被提供为具有与多个第二存储单元MC2的结构和/或形状相同的结构和/或形状(例如相同的尺寸)。例如，如图3示例性地所示，第一可变电阻层154-1的上表面在第二方向(Y方向)上的第一宽度W11可以与第二可变电阻层154-2的上表面在第二方向上的第二宽度W21基本相同。此外，在多个第一字线130-1与多个第一位线160-1之间的多个第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。
通常，在交叉点类型的存储器件被堆叠成两层或更多层的情况下，公共位线可以设置在第一字线与第二字线之间，第一存储单元可以设置在第一字线与公共位线之间，第二存储单元可以设置在第二字线与公共位线之间。然而，在第一字线与公共位线之间的第一存储单元中流动的电流的方向可不同于在第二字线与公共位线之间的第二存储单元中流动的电流的方向。在这种情况下，选择器件的阈值电压可基于施加到具有OTS特性的选择器件的电场的方向而变化，因而第一存储单元的电特性可不同于第二存储单元的电特性。
相反，为了使在第一存储单元中流动的电流的方向与在第二存储单元中流动的电流的方向相同，第一存储单元和第二存储单元可以关于公共位线彼此对称。然而，难以精确地控制制造工艺使得第一存储单元的可变电阻层和第二存储单元的可变电阻层具有相同的尺寸和形状。由于这个原因，发生第一存储单元与第二存储单元之间的电特性差异，造成存储器件的可靠性劣化。
然而，根据上述实施方式，多个第一存储单元MC1和多个第二存储单元MC2可以被提供为具有相同的结构和/或相同的形状(例如相同的尺寸)，并且在多个第一字线130-1与多个第一位线160-1之间的多个第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。因此，不发生第一存储单元与第二存储单元之间的电特性差异，从而提高存储器件的可靠性。
而且，多个第一位线160-1和多个第二位线160-2可以通过多个第一位线连接结构170-1电连接到公共位线驱动电路，因而与每个位线连接到单独驱动电路的情况相比，布线连接区域PA的面积和驱动电路的面积减小，从而获得紧凑的存储器件100。
图5是示出根据示例性实施方式的存储器件100A的剖视图。图5示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图5中，如图1至4中同样的附图标记指同样的元件。
参照图5，多个第一位线连接结构170-1可以每个包括第一位线接触164-1和设置为垂直地重叠第一位线接触164-1的第二位线接触164-2。
第一位线接触164-1可以设置在多个第一位线160-1中的对应第一位线与多个第二位线160-2中的对应第二位线之间，第二位线接触164-2可以设置在多个第二位线160-2的每个上。第三绝缘夹层166可以设置在多个第二位线160-2和第六绝缘层162-2上，并且可以围绕第二位线接触164-2的侧壁。上布线层168可以设置在第三绝缘夹层166上，并且第二位线接触164-2可以连接到上布线层168。上布线层168可以电连接到公共位线驱动电路(未示出)。
图6是示出根据示例性实施方式的存储器件100B的剖视图。图6示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图6中，如图1至5中同样的附图标记指同样的元件。
参照图6，多个第一存储单元MC1可以每个包括第一开关单位140-1和第一存储单位150-1。第一存储单位150-1可以设置在多个第一字线130-1的每个上，第一开关单位140-1可以设置在第一存储单位150-1上。多个第二存储单元MC2可以每个包括第二开关单位140-2和第二存储单位150-2。第二存储单位150-2可以设置在多个第二字线130-2的每个上，第二开关单位140-2可以设置在第二存储单位150-2上。
根据上述实施方式，多个第一存储单元MC1可以被提供为具有与多个第二存储单元MC2的结构和/或形状相同的结构和/或形状(例如相同的尺寸)，并且在多个第一字线130-1与多个第一位线160-1之间的多个第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。因此，多个第一存储单元MC1与多个第二存储单元MC2之间的电特性差异的发生被防止。
图7是示出根据示例性实施方式的存储器件100C的剖视图。图7示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图7中，如图1至6中同样的附图标记指同样的元件。
参照图7，多个第一存储单元MC1可以每个包括倾斜侧壁MC1S，并且第一可变电阻层154-1的上表面在第二方向(Y方向)上的第一宽度W11可以小于第一开关材料层144-1的上表面在第二方向上的第三宽度W12。多个第二存储单元MC2可以每个包括倾斜侧壁MC2S，并且第二可变电阻层154-2的上表面在第二方向上的第二宽度W21可以小于第二开关材料层144-2的上表面在第二方向上的第四宽度W22。此外，第一可变电阻层154-1的上表面在第二方向上的第一宽度W11可以与第二可变电阻层154-2的上表面在第二方向上的第二宽度W21基本相同，并且第一开关材料层144-1的上表面在第二方向上的第三宽度W12可以与第二开关材料层144-2的上表面在第二方向上的第四宽度W22基本相同。
在示例性实施方式中，第一存储堆叠M1(见图23)可以在多个第一字线130-1和第一绝缘层132-1上提供，并且掩模图案(未示出)可以在第一存储堆叠M1上提供。随后，可以通过使用该掩模图案作为蚀刻掩模对第一存储堆叠M1执行各向异性蚀刻工艺，从而形成多个第一存储单元MC1。在各向异性蚀刻工艺期间，多个第一存储单元MC1的每个的上部可以暴露于蚀刻气氛更久，因而多个第一存储单元MC1可以每个包括倾斜侧壁MC1S。
根据示例性实施方式，虽然多个第一存储单元MC1每个包括倾斜侧壁MC1S并且多个第二存储单元MC2每个包括倾斜侧壁MC2S，但是多个第一存储单元MC1可以具有与多个第二存储单元MC2的形状和尺寸相同的形状和尺寸。此外，在多个第一字线130-1与多个第一位线160-1之间的多个第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。因此，多个第一存储单元MC1与多个第二存储单元MC2之间的电特性差异的发生被防止。
图8是示出根据示例性实施方式的存储器件100D的剖视图。图8示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图8中，如图1至7中同样的附图标记指同样的元件。
参照图8，第一间隔物182-1可以提供在第一可变电阻层154-1的两个侧壁上，第二间隔物182-2可以提供在第二可变电阻层154-2的两个侧壁上。
在示例性实施方式中，绝缘层(未示出)可以在第三电极层152-1上形成，沟槽可以在该绝缘层上形成，并且第一间隔物182-1可以在该沟槽的侧壁上形成。随后，填充该沟槽的第一可变电阻层154-1可以在第一间隔物182-1上形成。第一间隔物182-1可以形成为第一间隔物182-1的下宽度大于上宽度的形状。上述制造工艺可以被称为镶嵌工艺。
如图8示例性地所示，第一可变电阻层154-1的上表面在第二方向(Y方向)上的第一宽度W11可以大于第一可变电阻层154-1的底表面在第二方向上的宽度W13。第二可变电阻层154-2的上表面在第二方向上的第二宽度W21可以大于第二可变电阻层154-2的底表面在第二方向上的宽度W23。
根据示例性实施方式，第一可变电阻层154-1的上表面在第二方向(Y方向)上的第一宽度W11可以与第二可变电阻层154-2的上表面在第二方向上的第二宽度W21基本相同，并且第一可变电阻层154-1的底表面在第二方向上的宽度W13可以与第二可变电阻层154-2的底表面在第二方向上的宽度W23基本相同。
在根据比较示例的交叉点型存储器件中，为了使在第一存储单元中流动的电流的方向与在第二存储单元中流动的电流的方向相同，第一存储单元和第二存储单元可以关于公共位线彼此对称。然而，因为通过镶嵌工艺形成的可变电阻层具有彼此不同的上宽度和下宽度，所以第一存储单元的可变电阻层中相变发生区域的体积可不同于第二存储单元的可变电阻层中相变发生区域的体积。由于这个原因，发生第一存储单元与第二存储单元之间的电特性差异。
然而，根据上述实施方式，第一可变电阻层154-1和第二可变电阻层154-2可以具有相同的形状和尺寸，并且在多个第一字线130-1与多个第一位线160-1之间的第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。因此，多个第一存储单元MC1与多个第二存储单元MC2之间的电特性差异的发生被防止。
图9是示出根据示例性实施方式的存储器件100E的剖视图。图9示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图9中，如图1至8中同样的附图标记指同样的元件。
参照图9，第三电极层152A-1和第七电极层152A-2可以每个具有L形。第一间隔物152B-1可以提供在第三电极层152A-1的两个侧壁上，第二间隔物152B-2可以提供在第七电极层152A-2的两个侧壁上。第三电极层152A-1的上表面在第二方向(Y方向)上的宽度W14可以与第七电极层152A-2的上表面在第二方向上的宽度W24基本相同。
第三电极层152A-1和第七电极层152A-2可以每个包括充分地产生热以使第一可变电阻层154-1和第二可变电阻层154-2发生相变的导电材料。这里，第三电极层152A-1可以被称为第一加热电极，第七电极层152A-2可以被称为第二加热电极。由于第三电极层152A-1与第一可变电阻层154-1之间相对小的接触面积以及第七电极层152A-2与第二可变电阻层154-2之间相对小的接触面积，第一存储单位150-1和第二存储单位150-2的可靠性提高。
在根据比较示例的交叉点型存储器件中，为了使在第一存储单元中流动的电流的方向与在第二存储单元中流动的电流的方向相同，第一存储单元和第二存储单元可以关于公共位线彼此对称。为了使第一存储单元与第二存储单元对称，第三电极层152A-1和第七电极层152A-2可以分别形成为L形和倒L形，但是形成分别具有这样形状的第三电极层152A-1和第七电极层152A-2的工艺会很困难。
然而，根据上述实施方式，第三电极层152A-1和第七电极层152A-2可以具有相同的L形和尺寸，并且在多个第一字线130-1与多个第一位线160-1之间的第一存储单元MC1中流动的电流的方向可以与在多个第二字线130-2与多个第二位线160-2之间的多个第二存储单元MC2中流动的电流的方向基本相同。因此，多个第一存储单元MC1与多个第二存储单元MC2之间的电特性差异的发生被防止。
图10是示出根据示例性实施方式的存储器件100F的剖视图。图10示出与沿图2的线A1-A1'截取的剖面对应的剖面。在图10中，如图1至9中同样的附图标记指同样的元件。
参照图10，配置驱动电路的多个晶体管TR可以提供在衬底110上，并且第一存储单元MC1和第二存储单元MC2可以设置在比多个晶体管TR高的水平处。
例如，驱动电路可以是用于驱动第一存储单元MC1和第二存储单元MC2的周边电路。例如，驱动电路可以包括用于高速处理输入到第一存储单元MC1和第二存储单元MC2/从第一存储单元MC1和第二存储单元MC2输出的数据的周边电路。例如，周边电路可以是页缓冲器、锁存电路、缓存电路、列解码器、读出放大器、数据输入/输出电路、行解码器等。
用于驱动电路的有源区域(未示出)可以由隔离层112限定在衬底110上，并且多个晶体管TR可以提供在有源区域中。多个晶体管TR可以每个包括栅极GL、栅极绝缘层GI和源极/漏极区域SD。栅极GL的两个侧壁可以由栅极间隔物GS覆盖，覆盖栅极GL和栅极间隔物GS的蚀刻停止层114可以形成在衬底110的顶表面110T上。蚀刻停止层114可以包括诸如硅氮化物、硅氮氧化物等的绝缘材料。
包括第一下绝缘层120A-1、第二下绝缘层120A-2和第三下绝缘层120A-3的第一绝缘夹层120A可以形成在蚀刻停止层114上。多层布线结构124可以电连接到多个晶体管TR。多层布线结构124可以包括顺序地堆叠在衬底110上并彼此电连接的第一通路126-1、第一布线层128-1、第二通路126-2和第二布线层128-2，并且可以由第一绝缘夹层120A围绕。多个第一字线130-1和第一绝缘层132-1可以设置在第一绝缘夹层120A上，第一位线接触164-1可以连接到多层布线结构124。
在根据示例性实施方式的存储器件100F中，因为第一存储单元MC1和第二存储单元MC2设置在配置驱动电路的多个晶体管TR上，所以存储器件100F的集成度更加提高。
图11是示出根据示例性实施方式的存储器件100G的代表性构造的布局图。图12是沿图11的线A2-A2'截取的剖视图。图13是沿图11的线B2-B2'和B3-B3'截取的剖视图。
参照图11至13，衬底110的存储单元阵列区域CA可以包括第一子单元阵列区域SCA1、第二子单元阵列区域SCA2和第一隔离区域IA1。例如，如在俯视图中所看到的，第一子单元阵列区域SCA1和第二子单元阵列区域SCA2可以设置在衬底110的中央，并且可以彼此间隔开且第一隔离区域IA1在它们之间，布线连接区域PA可以设置为围绕第一子单元阵列区域SCA1、第二子单元阵列区域SCA2和第一隔离区域IA1。多个第一存储单元MC1和多个第二存储单元MC2可以设置在第一子单元阵列区域SCA1和第二子单元阵列区域SCA2中。第一字线接触134-1和第二字线接触134-2可以设置在布线连接区域PA中，第一位线连接结构170-1可以设置在第一隔离区域IA1中。例如，多个第一存储单元MC1和多个第二存储单元MC2设置在存储单元阵列区域CA中，并且第一位线连接结构170-1可以设置在单元阵列区域CA中。
根据示例性实施方式，与第一位线连接结构170-1设置在存储单元阵列区域CA外侧的情况相比，因为第一位线连接结构170-1设置在第一子单元阵列区域SCA1与第二子单元阵列区域SCA2之间，所以多个第一存储单元MC1的每个与第一位线连接结构170-1之间的距离减小，因而所施加的电压的下降(或IR降)通过多个第一存储单元MC1减小，并且多个第一存储单元MC1之间的电特性差异减小。类似地，所施加的电压的下降(或IR降)通过多个第二存储单元MC2减小，多个第二存储单元MC2之间的电特性差异从而有利地减小。
图14是示出根据示例性实施方式的存储器件100H的代表性构造的布局图。图15是沿图14的线A4-A4'截取的剖视图。
参照图14和15，第一子存储单元SMC1可以设置在第一子单元阵列区域SCA1中，第二子存储单元SMC2可以设置在第二子单元阵列区域SCA2中。多个第一位线160-1可以设置在第一子存储单元SMC1和第二子存储单元SMC2上，并且可以连接到设置在布线连接区域PA中的第一位线接触164-1。第一子存储单元SMC1和第二子存储单元SMC2可以电连接到公共位线驱动电路(未示出)，并且可以电连接到不同的位线驱动电路(未示出)。
第二存储单元MC2可以设置在第一子单元阵列区域SCA1和第二子单元阵列区域SCA2中。多个第二位线160-2可以设置在第二存储单元MC2上，并且可以连接到设置在第一隔离区域IA1中的第二位线接触164-2。
图16是示出根据示例性实施方式的存储器件100I的代表性构造的布局图。图17是沿图16的线A5-A5'截取的剖视图。
参照图16和17，衬底110可以包括连续设置的第一子单元阵列区域SCA1、第一隔离区域IA1、第二子单元阵列区域SCA2、第二隔离区域IA2、第三子单元阵列区域SCA3、第三隔离区域IA3和第四子单元阵列区域SCA4，并且还可以包括围绕这些区域的布线连接区域PA。电连接到第一子存储单元SMC1的第一位线接触164-1可以设置在第一隔离区域IA1中，电连接到第二子存储单元SMC2的另外的第一位线接触164-1可以设置在第三隔离区域IA3中。
根据上述实施方式，施加到第一子存储单元SMC1、第二子存储单元SMC2和第二存储单元MC2的电压的下降(或IR降)减小。
图18是示出根据示例性实施方式的存储器件100J的剖视图。图18示出与沿图16的线A5-A5'截取的剖面对应的剖面。
参照图18，包括导电材料的柱销(stud)164U-1可以设置在第二位线接触164-2下方，并且可以连接到下布线层122。例如，在形成第一位线接触164-1的工艺中，柱销164U-1可以首先被形成，然后，连接到柱销164U-1的上表面的第二位线接触164-2可以被形成。根据上述实施方式，即使当存储器件100J的高度大时，也可以精确地控制蚀刻和掩埋接触孔以形成第二位线接触164-2的工艺。
图19是示出根据示例性实施方式的存储器件100K的代表性构造的布局图。图20是沿图19的线A6-A6'和A7-A7'截取的剖视图。图21是沿图19的线B6-B6'和B7-B7'截取的剖视图。
参照图19至21，存储器件100K可以包括顺序地设置在第三绝缘夹层166上的多个第三字线130-3、多个第三存储单元MC3、多个第三位线160-3、多个第四字线130-4、多个第四存储单元MC4和多个第四位线160-4。多个第三存储单元MC3和多个第四存储单元MC4的每个的结构可以参照对多个第一存储单元MC1和多个第二存储单元MC2的描述。
多个第三位线160-3可以通过多个第二位线连接结构170-2电连接到多个第四位线160-4，多个第一字线130-1可以通过多个第一字线连接结构172-1电连接到多个第四字线130-4，多个第二字线130-2可以通过多个第二字线连接结构172-2电连接到多个第三字线130-3。多个第二位线连接结构170-2可以每个包括连接到多个第三位线160-3中的对应第三位线的第三位线接触164-3、以及连接到多个第四位线160-4中的对应第四位线并设置为垂直地重叠第三位线接触164-3的第四位线接触164-4。多个第一字线连接结构172-1可以每个包括设置在多个第一字线130-1中的对应第一字线与衬底110之间的第一字线接触134-1、以及设置在多个第四字线130-4中的对应第四字线与多个第一字线130-1中的对应第一字线之间的第四字线接触134-4和柱销164U-1。多个第二字线连接结构172-2可以每个包括设置在多个第二字线130-2中的对应第二字线与衬底110之间的第二字线接触134-2、以及设置在多个第三字线130-3中的对应第三字线与多个第二字线130-2中的对应第二字线之间的第三字线接触134-3。
图22至26是示出根据示例性实施方式的制造存储器件的方法的剖视图。在图22至26中，按工艺顺序示出了与沿图2的线A1-A1'和B1-B1'截取的剖面对应的剖面。
参照图22，导电层(未示出)可以在衬底110上形成，下布线层122可以通过图案化该导电层而形成。随后，覆盖下布线层122的第一绝缘夹层120可以在衬底110上形成。
掩模图案(未示出)可以在第一绝缘夹层120上形成，暴露下布线层122的上表面的接触孔134-1H可以通过使用该掩模图案作为蚀刻掩模而形成，并且填充接触孔134-1H的第一字线接触134-1可以被形成。
随后，导电层(未示出)可以在第一绝缘夹层120上形成，多个第一字线130-1可以通过图案化该导电层而形成。
参照图23，绝缘层(未示出)可以在多个第一字线130-1和第一绝缘夹层120上形成，第一绝缘层132-1可以通过平坦化该绝缘层的上表面直到多个第一字线130-1的上表面被暴露而形成。
第一存储堆叠M1可以通过在多个第一字线130-1和第一绝缘层132-1上形成第一电极层142-1、第一开关材料层144-1、第二电极层146-1、第三电极层152-1、第一可变电阻层154-1和第四电极层156-1而形成。
参照图24，掩模图案(未示出)可以在第一存储堆叠M1(见图23)上形成，多个第一存储单元MC1可以通过使用该掩模图案作为蚀刻掩模图案化第一存储堆叠M1而形成。随后，填充多个第一存储单元MC1之间的空间的绝缘层(未示出)可以被形成，然后，第二绝缘层148-1可以通过平坦化该绝缘层的上表面直到多个第一存储单元MC1的上表面被暴露而形成。
在一示例性工艺中，图案化工艺可以通过使用布置在第一方向(X方向)和第二方向(Y方向)上并彼此间隔开的多个岛图案作为蚀刻掩模而执行。在另一示例性工艺中，图案化工艺可以包括其中使用沿第一方向延伸的多个线图案作为蚀刻掩模的第一图案化工艺、以及在第一图案化工艺之后并使用沿第二方向延伸并彼此间隔开的多个线图案作为蚀刻掩模的第二图案化工艺。
参照图25，穿过第二绝缘层148-1、第一绝缘层132-1和第一绝缘夹层120以暴露下布线层122的上表面的接触孔(未示出)可以被形成，并且填充该接触孔的第一位线接触164-1可以被形成。
随后，导电层(未示出)可以在第二绝缘层148-1和第一存储单元MC1上形成，多个第一位线160-1可以通过图案化该导电层而形成。绝缘层(未示出)可以在多个第一位线160-1和第二绝缘层148-1上形成，第三绝缘层162-1可以通过平坦化该绝缘层的上表面直到多个第一位线160-1的上表面被暴露而形成。
参照图26，第二绝缘夹层164可以在多个第一位线160-1和第三绝缘层162-1上形成。随后，穿过第二绝缘夹层164、第三绝缘层162-1、第二绝缘层148-1、第一绝缘层132-1和第一绝缘夹层120以暴露下布线层122的上表面的接触孔(未示出)可以被形成，并且填充该接触孔的第二字线接触134-2可以被形成。
随后，多个第二字线130-2、第四绝缘层132-2、多个第二存储单元MC2和第五绝缘层148-2可以通过执行与以上参照图22至24描述的工艺相似的工艺而形成。
随后，穿过第五绝缘层148-2、第四绝缘层132-2和第二绝缘夹层164以暴露多个第一位线160-1的上表面的接触孔(未示出)可以被形成，并且填充该接触孔的第二位线接触164-2可以被形成。
导电层(未示出)可以在第五绝缘层148-2和第二存储单元MC2上形成，多个第二位线160-2可以通过图案化该导电层而形成。绝缘层(未示出)可以在多个第二位线160-2和第五绝缘层148-2上形成，第六绝缘层162-2可以通过平坦化该绝缘层的上表面直到多个第二位线160-2的上表面被暴露而形成。
存储器件100C可以通过上述工艺完成。
在根据示例性实施方式的制造存储器件100C的方法中，第二存储单元MC2可以通过使用与形成第一存储单元MC1的工艺的工艺条件基本相同的工艺条件而形成。因此，第一存储单元MC1的结构或剖面形状可以与第二存储单元MC2的结构或剖面形状基本相同并且第一存储单元MC1的第一开关单位140-1的剖面形状可以与第二存储单元MC2的第二开关单位140-2的剖面形状基本相同，第一存储单元MC1与第二存储单元MC2之间的电特性差异的发生被防止。
虽然已经参照本发明构思的实施方式具体显示和描述了本发明构思，但是将理解，可以在其中进行形式和细节上的各种改变而不背离所附权利要求的精神和范围。
本申请要求享有2017年11月9日在韩国知识产权局提交的韩国专利申请第10-2017-0148719号的权益，其公开通过引用全文合并于此。

Claims (22)

1.一种存储器件，包括：
在衬底上的第一字线，所述衬底包括第一子单元阵列区、第二子单元阵列区、以及在所述第一子单元阵列区和所述第二子单元阵列区之间的隔离区；
在所述第一字线上的第一位线，所述第一位线的中央部分垂直地重叠所述隔离区；
在所述第一位线上的第二字线；
在所述第二字线上的第二位线，所述第二位线的中央部分垂直地重叠所述隔离区；
第一存储单元，其在所述第一字线与所述第一位线之间延伸；
第二存储单元，其在所述第二字线与所述第二位线之间延伸；以及
第一位线连接结构，其设置在所述隔离区中，并且包括连接到所述第一位线的所述中央部分的第一位线接触以及连接到所述第二位线的所述中央部分并且至少部分垂直地重叠所述第一位线接触的第二位线接触。
2.根据权利要求1所述的存储器件，其中所述第一存储单元包括第一存储单位和第一开关单位，所述第二存储单元包括第二存储单位和第二开关单位。
3.根据权利要求2所述的存储器件，其中所述第一存储单元和所述第二存储单元分别是第一非易失性存储单元和第二非易失性存储单元。
4.根据权利要求2所述的存储器件，其中所述第一字线和所述第二字线在跨越所述衬底的第一方向上延伸；以及其中所述第一位线和所述第二位线在跨越所述衬底的第二方向上延伸，所述第二方向大体垂直于所述第一方向。
5.根据权利要求4所述的存储器件，其中所述第一位线接触和所述第二位线接触彼此垂直地对准。
6.根据权利要求1所述的存储器件，其中所述第一位线接触在所述衬底与所述第一位线之间延伸，所述第二位线接触在所述第一位线与所述第二位线之间延伸。
7.根据权利要求1所述的存储器件，其中所述第一位线接触在所述第一位线与所述第二位线之间延伸，所述第二位线接触设置在所述第二位线上。
8.根据权利要求2所述的存储器件，其中所述第一开关单位设置在所述第一字线上，并且所述第一存储单位在所述第一开关单位与所述第一位线之间延伸；以及其中所述第二开关单位设置在所述第二字线上，并且所述第二存储单位在所述第二开关单位与所述第二位线之间延伸。
9.根据权利要求2所述的存储器件，其中所述第一存储单位设置在所述第一字线上，并且所述第一开关单位在所述第一存储单位与所述第一位线之间延伸；以及其中所述第二存储单位设置在所述第二字线上，并且所述第二开关单位在所述第二存储单位与所述第二位线之间延伸。
10.根据权利要求2所述的存储器件，其中所述第一存储单位包括具有L形剖面的第一加热电极和设置在所述第一加热电极上的第一可变电阻层；其中所述第二存储单位包括具有L形剖面的第二加热电极和设置在所述第二加热电极上的第二可变电阻层。
11.根据权利要求2所述的存储器件，其中所述第一存储单位包括第一可变电阻层和设置在所述第一可变电阻层的侧壁上的第一间隔物；其中所述第二存储单位包括第二可变电阻层和设置在所述第二可变电阻层的侧壁上的第二间隔物；以及其中所述第一可变电阻层的上表面的宽度与所述第二可变电阻层的上表面的宽度基本相同。
12.一种存储器件，包括：
在衬底上沿第一方向延伸的多个第一字线，所述衬底包括第一子单元阵列区、第二子单元阵列区、以及在所述第一子单元阵列区和所述第二子单元阵列区之间的隔离区；
在所述多个第一字线上的多个第一位线，所述多个第一位线在垂直于所述第一方向的第二方向上延伸，所述多个第一位线的每个的中央部分垂直地重叠所述隔离区；
在所述多个第一字线与所述多个第一位线之间延伸的多个第一存储单元，所述多个第一存储单元每个包括第一存储单位和第一开关单位；
在所述多个第一位线上的多个第二字线，所述多个第二字线在所述第一方向上延伸；
在所述多个第二字线上的多个第二位线，所述多个第二位线在所述第二方向上延伸，所述多个第二位线的每个的中央部分垂直地重叠所述隔离区；
在所述多个第二字线与所述多个第二位线之间延伸的多个第二存储单元，所述多个第二存储单元每个包括第二存储单位和第二开关单位；以及
电连接到所述多个第一位线和所述多个第二位线的多个第一位线连接结构，所述多个第一位线连接结构设置在所述隔离区中，并且被构造为使得所述多个第一位线连接结构的每个的至少一部分在所述多个第一位线中的对应第一位线的所述中央部分与所述多个第二位线中的对应第二位线的所述中央部分之间延伸。
13.根据权利要求12所述的存储器件，其中所述多个第一位线连接结构的每个包括：
第一位线接触，其连接到所述多个第一位线中的对应第一位线；以及
第二位线接触，其连接到所述多个第二位线中的对应第二位线并且垂直地重叠所述第一位线接触。
14.根据权利要求13所述的存储器件，其中每个第一位线接触设置在所述多个第一位线中的对应第一位线与所述衬底之间；以及其中所述第二位线接触设置在所述多个第一位线与所述多个第二位线之间。
15.根据权利要求13所述的存储器件，其中所述第一位线接触设置在所述多个第一位线与所述多个第二位线之间，所述第二位线接触设置在所述多个第二位线上。
16.根据权利要求12所述的存储器件，其中所述衬底还包括围绕所述第一子单元阵列区、所述第二子单元阵列区和所述隔离区的周边的布线连接区；其中所述多个第一存储单元和所述多个第二存储单元设置在所述第一子单元阵列区和所述第二子单元阵列区中。
17.根据权利要求12所述的存储器件，还包括：
在所述多个第二位线上的多个第三字线，所述多个第三字线在所述第一方向上延伸；
在所述多个第三字线上的多个第三位线，所述多个第三位线在所述第二方向上延伸；
在所述多个第三字线与所述多个第三位线之间的多个第三存储单元，所述多个第三存储单元每个包括第三存储单位和第三开关单位；
在所述多个第三位线上的多个第四字线，所述多个第四字线在所述第一方向上延伸；
在所述多个第四字线上的多个第四位线，所述多个第四位线在所述第二方向上延伸；
在所述多个第四字线与所述多个第四位线之间的多个第四存储单元，所述多个第四存储单元每个包括第四存储单位和第四开关单位；以及
电连接到所述多个第三位线和所述多个第四位线的多个第二位线连接结构，所述多个第二位线连接结构的每个的至少一部分设置在所述多个第三位线中的对应第三位线与所述多个第四位线中的对应第四位线之间。
18.根据权利要求17所述的存储器件，其中所述多个第二位线连接结构每个包括：
第三位线接触，其连接到所述多个第三位线中的对应第三位线；以及
第四位线接触，其连接到所述多个第四位线中的对应第四位线并且设置为垂直地重叠所述第三位线接触。
19.一种存储器件，包括：
在衬底上沿第一方向延伸的第一字线，所述衬底包括第一子单元阵列区、第二子单元阵列区、以及在所述第一子单元阵列区和所述第二子单元阵列区之间的隔离区；
在所述第一字线上的第一位线，所述第一位线在垂直于所述第一方向的第二方向上延伸，所述第一位线的中央部分垂直地重叠所述隔离区；
在所述第一字线与所述第一位线之间的第一存储单元，所述第一存储单元包括第一存储单位和第一开关单位；
在所述第一位线上的第二字线，所述第二字线在所述第一方向上延伸；
在所述第二字线上的第二位线，所述第二位线在所述第二方向上延伸，所述第二位线的中央部分垂直地重叠所述隔离区；
在所述第二字线与所述第二位线之间的第二存储单元，所述第二存储单元包括第二存储单位和第二开关单位；以及
第一位线连接结构，其设置在所述隔离区中，并且包括在所述衬底与所述第一位线的所述中央部分之间延伸的第一位线接触以及设置在所述第一位线的所述中央部分与所述第二位线的所述中央部分之间并且垂直地重叠所述第一位线接触的第二位线接触。
20.根据权利要求19所述的存储器件，其中所述第一存储单位在所述第二方向上的第一宽度与所述第二存储单位在所述第二方向上的第二宽度基本相同。
21.根据权利要求19所述的存储器件，其中所述第一存储单位的剖面形状与所述第二存储单位的剖面形状基本相同，以及其中所述第一开关单位的剖面形状与所述第二开关单位的剖面形状基本相同。
22.根据权利要求19所述的存储器件，其中所述衬底还包括围绕所述第一子单元阵列区、所述第二子单元阵列区和所述隔离区的周边的布线连接区；其中所述第一存储单元和所述第二存储单元设置在所述第一子单元阵列区和所述第二子单元阵列区中。
CN201810921238.6A 2017-11-09 2018-08-14 具有交叉点存储阵列的存储器件 Active CN109768158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170148719A KR102471157B1 (ko) 2017-11-09 2017-11-09 메모리 소자
KR10-2017-0148719 2017-11-09

Publications (2)

Publication Number Publication Date
CN109768158A CN109768158A (zh) 2019-05-17
CN109768158B true CN109768158B (zh) 2024-02-27

Family

ID=66327598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810921238.6A Active CN109768158B (zh) 2017-11-09 2018-08-14 具有交叉点存储阵列的存储器件

Country Status (3)

Country Link
US (1) US10644069B2 (zh)
KR (1) KR102471157B1 (zh)
CN (1) CN109768158B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600844B2 (en) * 2018-09-28 2020-03-24 Intel Corporation Memory structures having reduced via resistance
US11171177B2 (en) * 2019-01-09 2021-11-09 Intel Corporation Phase change memory devices with enhanced vias
US11349068B2 (en) * 2019-03-04 2022-05-31 Intel Corporation Memory cells
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
KR20210001262A (ko) * 2019-06-27 2021-01-06 에스케이하이닉스 주식회사 전자 장치
JP2021027205A (ja) * 2019-08-06 2021-02-22 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021044429A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置
KR20210039522A (ko) 2019-10-01 2021-04-12 삼성전자주식회사 메모리 장치
KR102651904B1 (ko) 2019-10-14 2024-03-28 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들을 형성하는 방법들
KR102659033B1 (ko) * 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들
US11211120B2 (en) 2020-03-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bit line and word line connection for memory array
WO2022032490A1 (en) * 2020-08-11 2022-02-17 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd New cell stack with reduced wl and bl resistance for 3d x-point memory to improve program and increase array size
WO2022032512A1 (en) * 2020-08-12 2022-02-17 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Novel array and contact architecture for 4 stack 3d crosspoint memory
CN112119493B (zh) * 2020-08-18 2024-04-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案
WO2022077167A1 (en) * 2020-10-12 2022-04-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm
CN111933797B (zh) * 2020-10-14 2020-12-25 长江先进存储产业创新中心有限责任公司 三维存储器
CN112271191A (zh) * 2020-10-14 2021-01-26 长江先进存储产业创新中心有限责任公司 具有四层堆叠的三维存储器
KR102580381B1 (ko) * 2021-11-30 2023-09-18 연세대학교 산학협력단 뉴로모픽 소자 및 이의 제조 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380697A (zh) * 2001-04-11 2002-11-20 三菱电机株式会社 非易失性半导体存储器
CN1759482A (zh) * 2003-04-03 2006-04-12 株式会社东芝 相变存储装置
KR20100129812A (ko) * 2009-06-02 2010-12-10 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
KR20110001409A (ko) * 2009-06-30 2011-01-06 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
JP2011114011A (ja) * 2009-11-24 2011-06-09 Hitachi Ltd 不揮発性記憶装置およびその製造方法
CN102254570A (zh) * 2004-05-25 2011-11-23 瑞萨电子株式会社 半导体器件
TW201423913A (zh) * 2012-09-07 2014-06-16 Toshiba Kk 非揮發性半導體記憶體裝置
CN104465694A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 电子设备
KR20160074825A (ko) * 2014-12-18 2016-06-29 삼성전자주식회사 가변 저항 메모리 소자
KR20170048968A (ko) * 2015-10-27 2017-05-10 삼성전자주식회사 메모리 소자 및 그 제조 방법
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772116B1 (ko) * 2006-10-31 2007-11-01 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
JP5362198B2 (ja) * 2007-08-31 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置
WO2009075073A1 (ja) * 2007-12-10 2009-06-18 Panasonic Corporation 不揮発性記憶装置およびその製造方法
US7943515B2 (en) 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
US7858468B2 (en) * 2008-10-30 2010-12-28 Micron Technology, Inc. Memory devices and formation methods
JP4945609B2 (ja) * 2009-09-02 2012-06-06 株式会社東芝 半導体集積回路装置
KR101069724B1 (ko) 2009-12-22 2011-10-04 주식회사 하이닉스반도체 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
KR20110096975A (ko) 2010-02-24 2011-08-31 주식회사 하이닉스반도체 상변화 메모리 장치의 레이아웃 구조
JP5621541B2 (ja) * 2010-11-19 2014-11-12 ソニー株式会社 記憶装置
KR20130068144A (ko) * 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 적층형 메모리 장치
KR20130131709A (ko) * 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 고집적 가변 저항 메모리 장치 및 그 제조방법
US8735861B2 (en) * 2012-08-31 2014-05-27 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing same
US8891280B2 (en) 2012-10-12 2014-11-18 Micron Technology, Inc. Interconnection for memory electrodes
US9564199B2 (en) * 2014-09-25 2017-02-07 Kilopass Technology, Inc. Methods of reading and writing data in a thyristor random access memory
KR102551350B1 (ko) * 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
KR102507303B1 (ko) * 2016-02-22 2023-03-08 삼성전자주식회사 메모리 소자
KR102473660B1 (ko) * 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1380697A (zh) * 2001-04-11 2002-11-20 三菱电机株式会社 非易失性半导体存储器
CN1759482A (zh) * 2003-04-03 2006-04-12 株式会社东芝 相变存储装置
CN102254570A (zh) * 2004-05-25 2011-11-23 瑞萨电子株式会社 半导体器件
KR20100129812A (ko) * 2009-06-02 2010-12-10 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조 방법
KR20110001409A (ko) * 2009-06-30 2011-01-06 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
JP2011114011A (ja) * 2009-11-24 2011-06-09 Hitachi Ltd 不揮発性記憶装置およびその製造方法
TW201423913A (zh) * 2012-09-07 2014-06-16 Toshiba Kk 非揮發性半導體記憶體裝置
CN104465694A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 电子设备
KR20160074825A (ko) * 2014-12-18 2016-06-29 삼성전자주식회사 가변 저항 메모리 소자
KR20170048968A (ko) * 2015-10-27 2017-05-10 삼성전자주식회사 메모리 소자 및 그 제조 방법
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
CN107104183A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件

Also Published As

Publication number Publication date
CN109768158A (zh) 2019-05-17
US20190140022A1 (en) 2019-05-09
KR20190052889A (ko) 2019-05-17
KR102471157B1 (ko) 2022-11-25
US10644069B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN109768158B (zh) 具有交叉点存储阵列的存储器件
CN109872995B (zh) 存储器件
US10403681B2 (en) Memory device including a variable resistance material layer
CN107665947B (zh) 可变电阻存储器件
US9991315B2 (en) Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10546894B2 (en) Memory device
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
CN107104122B (zh) 存储器件
US10720470B2 (en) Variable resistance memory devices
KR102507303B1 (ko) 메모리 소자
US11765913B2 (en) Memory devices
US11444127B2 (en) Memory devices
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US11205682B2 (en) Memory devices
US20220384524A1 (en) Three-dimensional memory device including a variable resistance memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant