CN106030780A - 建立用于三维电路装置的堆叠中空通道 - Google Patents

建立用于三维电路装置的堆叠中空通道 Download PDF

Info

Publication number
CN106030780A
CN106030780A CN201580010807.6A CN201580010807A CN106030780A CN 106030780 A CN106030780 A CN 106030780A CN 201580010807 A CN201580010807 A CN 201580010807A CN 106030780 A CN106030780 A CN 106030780A
Authority
CN
China
Prior art keywords
layer
hollow channel
stop
level
hollow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580010807.6A
Other languages
English (en)
Other versions
CN106030780B (zh
Inventor
Z.卢
R.林赛
S.科夫什尼科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106030780A publication Critical patent/CN106030780A/zh
Application granted granted Critical
Publication of CN106030780B publication Critical patent/CN106030780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种三维堆叠电路装置包括多层面电路元件，每一层面包括多级电路元件。每一层面包括贯穿层面延伸的高掺杂中空通道。在第一层面下面是用以驱动电路元件的活动的源极导体。在每一层面之间是导电停止层，其互连来自一个层面的中空通道和与其相邻的该层面的中空通道。由此，所有层面的所有中空通道电耦合到源极导体。

Description

建立用于三维电路装置的堆叠中空通道
技术领域
本发明的实施例总体上涉及堆叠电路装置，更具体地涉及创建用于三维电路装置的堆叠中空通道。
背景技术
计算装置和电子装置在尺寸上持续缩小，即使随着从这些装置预期较高的性能和储存容量。另外，使用的部件越多并且使用的面积（real estate）越大，装置消耗的功率越多。尺寸和功率消耗是电子装置中的重要因素，尤其是手持式装置和移动装置。电子装置制造方面的最新发展提供了创建具有较高密度的电子装置的可能性。然而，对特定处理技术的实际限制制约了实现进一步密度增加的可能性。
附图说明
下面的描述包括具有作为本发明的实施例的实施方式的实例给出的说明的各图的讨论。附图应当作为实例并且不应当作为限制性来理解。如本文所使用的，对一个或多个“实施例”的引用将被理解为描述本发明的至少一个实施方式中所包括的特定特征、结构和/或特性。由此，诸如出现在本文中的“在一个实施例中”或“在替换实施例中”的短语描述了本发明的各种实施例和实施方式，并且不一定全部指的是同一实施例。然而，它们也不一定是互相排斥的。
图1是具有中空通道的堆叠电路的实施例的框图。
图2A-2I是堆叠电路的实施例的框图。
图3是用于创建堆叠中空通道电路的过程的实施例的流程图。
图4是其中可以实施堆叠中空通道电路的计算系统的实施例的框图。
图5是其中可以实施堆叠中空通道电路的移动装置的实施例的框图。
特定细节和实施方式的描述如下，包括各图的描述，其可以描绘下面描述的实施例中的一些或全部，以及讨论本文提出的发明构思的其他潜在实施例或实施方式。
具体实施方式
如本文描述的，可以利用三维堆叠实现电路部件的增高的密度。更具体地，三维堆叠电路装置包括多层面（deck）电路元件，所述多层面电路元件通过高掺杂的中空通道和导电停止层电连接。中空通道和停止层使能堆叠多个层面。每一层面包括多级（tier）电路元件，允许电路元件的堆叠（例如垂直堆叠）。第一层面与源极导体直接相邻，包括电耦合到源极导体的高掺杂中空通道，其驱动电路元件的活动。每一层面的高掺杂中空通道从该层面的一端延伸到该层面的另一端（例如沿垂直堆叠从顶部到底部，或沿水平堆叠/行从一侧到一侧）。每一层面之间是导电停止层，其互连一个层面的中空通道和与其相邻的该层面的中空通道。由此，所有层面的所有中空通道电耦合到源极导体。
在一个实施例中，电路元件是NAND存储单元。由此，电路装置是三维（3D）存储装置。在一个实施例中，中空通道是通过贯穿每一层面的多级创建直柱来建立的。在创建直柱中传统使用的化学过程在直柱轮廓和均匀刻蚀停止（即，所有柱具有相同的深度）的情况下对柱体可以多深有限制（例如，可以刻蚀贯穿多少级）。例如，在多级字线堆叠在一起（例如，36级）的情况下，将呈现极高的纵横比，其限制了当前技术实现期望的处理的能力。如本文描述的，可以分别创建多个层面，一次在每一层面中创建分开的柱体。由此，一次需要被刻蚀的级数是有限的，但是总级数可以大于利用传统技术的级数，因为可以堆叠多个层面。
将理解的是，为了堆叠多层面电路元件级，该电路将需要导电停止层。导电停止层提供将上部（多个）层面电耦合到第一层面下面的源极导体所需的导电性。为了导电，停止层可以是金属合金或高掺杂材料。然而，将理解利用高导电停止层可能导致载流子扩散到中空通道中。电载流子扩散到传统中空通道中将导致中空通道的性能轮廓中不规则性增加。通过重掺杂中空通道，载流子从导电停止层的扩散将对中空通道的性能轮廓不具有负面影响。
中空通道的高掺杂将显著提高串电流（string current）并且将最小化源-漏梯度差。由此，高掺杂可以最小化不同电路元件的性能或操作方面的差异。然而，高掺杂可能限制对电路元件中关断行为的控制，尤其是当该层面具有多个电路元件时。在一个实施例中，高掺杂中空通道保持是薄的。最小化该通道的厚度可以允许更多控制电路元件的关断行为。例如，可以通过针对特定电路元件的电路架构的完全耗尽层的空间电荷区宽度在厚度方面限制该通道。在一个实施例中，通道厚度被约束为比柱半径或宽度小得多。例如，通道厚度可以是柱宽度或整个通道宽度（宽度是如从中空通道的截面看到的跨越该通道的测量值）的五分之一或更小。较薄的通道可以改善装置间的均匀性。在一个实施例中，氧化的使用可以调整通道的厚度并且进一步改善电路元件的截止电流性能。
下面的描述涉及附图。将理解，附图不一定按比例绘制元件或部件。为了说明和讨论的目的，某些元件故意不按比例绘制。还将理解，具体实例涉及垂直层面堆叠，一个在另一个的顶部上。在一个实施例中，电路可以被水平配置。
图1是具有中空通道的堆叠电路的实施例的框图。系统100代表使用多层面电路元件的电子电路装置。代替处理单个堆叠中的所有电路元件并试图创建通道来操作所有电路元件，在多层面电路元件的情况下逐层处理系统100。
衬底110代表其上处理电子电路的衬底或半导体平台。系统100代表电子电路的截面，并且将理解，一般多个这种电路将在半导体晶片上被同时处理。该处理在衬底110中创建（例如沉积）源极导体112。源极导体112可以激活或控制系统100的电路元件的电路操作。源极导体112是高导电材料，比如金属材料（例如硅化钨（WSix））或具有多个高迁移率载流子的其他材料。将理解，并不是所有用于功能电路的电路元件都在系统100中被示出。
绝缘体114（元件114-A和114-B）可以在源极112和第一层面（层面120）之间提供阻挡层。层面120包括电路元件122（元件122-A和122-B）。电路元件122在层面120内按级创建。由此，多个电路元件122在层面120内彼此相邻地垂直堆叠。层面120可以包括从几个电路元件122到30个以上的电路元件（例如36或38个存储单元）的任何数量。中空通道124将层面120的整个长度/高度长度延伸到源极112，由此提供从源极112到电路元件122的电连接性。
层面140是系统100的第二层面，并且被建立或处理成与层面120相邻。层面140包括电路元件142（元件142-A和142-B）。将理解，多级电路元件122和142可以逐步或逐层来处理。由此，期望的级数可以确定执行多少层的处理。在一个实施例中，电路元件122和142均被垂直堆叠为它们的相应层面内的电路元件级。在一个实施例中，创建电路元件142的处理与创建电路元件122的处理相同，但是在通过特定层面处理操作分开的不同层面中来执行。
在一个实施例中，该处理在层面120上创建绝缘体126（元件126-A和126-B）以提供其上可以处理层面140的分离物。停止层130在中空通道124的末端被处理，并且允许层面140的中空通道144到层面120的中空通道124、并由此到源极112的电连接性。将理解，绝缘体126可以是围绕停止层130的单个绝缘体层。类似地，中空通道124和144可以分别由电路元件122和142围绕。由此，‘A’和‘B’元件的标示仅用于说明目的，用以说明如从贯穿中空通道的截面看到的电路的不同侧。
在一个实施例中，中空通道124和144在材料中被创建为深的窄孔或柱体。将理解，当源极112是金属层时，该处理可以包括刻蚀工艺，其将制造具有均匀特性的良好柱体以便能够产生中空通道124。为了能够在层面120上建立层面140，停止层也可以是高导电材料或金属材料，其将允许刻蚀工艺的确定性停止。由此，中空通道可以同样被确定地产生为具有如同其他柱体（未具体示出，其也将在层面140中）的均匀深度和特性。在一个实施例中，与分离各级电路元件所需的厚度相比，绝缘体126被制作得相对厚。绝缘体126的厚度可以允许使用两步刻蚀工艺（更多细节参见图2G）以便为层面140提供更均匀的中空通道特性。
中空通道124和144被重掺杂，并且由此具有相对高的载流子迁移率。中空通道的重掺杂性质消除了对载流子从停止层130扩散的顾虑。在一个实施例中，中空通道124和144包括围绕绝缘体的薄导体区域（更具体的细节参见图2A-2I）。薄中空通道导体可以约束重掺杂载流子的晶粒尺寸，其可以进一步降低载流子扩散效应。
系统100明确示出两个层面，层面120和层面140。将理解，在不同层面中的元件的分离以及连接层面的中空通道和停止层的高导电性理论上允许任何数目的层面堆叠在系统100中。在一个实施例中，垂直堆叠的数目理论上不受限制，其允许更有效得多地使用半导体管芯面积（real estate）。由此，基于堆叠，系统100中的电路元件的总数相对于所述面积传统上所允许的总数可以是两倍、三倍或更多倍。参考上面的实例，传统电路处理可以允许在由系统100使用的面积上使用36级存储单元。然而，系统100可以允许在相同面积上使用72级、108级或甚至更多级。对电路元件级数的限制可能由此是处理附加层面的成本，而不是对处理本身的传统限制。
由此，该处理可以创建与层面140直接相邻的另一绝缘体层（类似于绝缘体126）和另一停止层（类似于停止层130）。第二停止层将与中空通道144相邻，并且将允许第三层面的中空通道与源极112电耦合。由此，在一个实施例中，系统100可以包括通过停止层与垂直地在其下面的中空通道耦合到源极112的第三层面电路元件。
图2A-2I是堆叠电路的实施例的框图。为了实例目的，图2A-2I示出三维堆叠存储装置，每一层面具有多级存储单元。具体地，图2A-21中的实例提供垂直堆叠存储装置的一个实例实施例，其中一个层面在另一个层面的顶部上被处理，每个层面包括多级垂直存储单元。在一个实施例中，这种处理可以以“水平”方式发生，但用于从半导体衬底或晶片堆叠出的装置。由此，在一个实施例中，“垂直”堆叠可以指的是将电路元件向外或向上延伸并且远离其上处理所述装置和/或放置所述装置用于操作的半导体衬底延伸的任何处理。这种处理允许所述装置所连接到的半导体衬底平面内的面积减小，同时增加从半导体衬底堆叠出的装置数目。
图2A示出其中已经在源极222上方处理了多级或单元232的电路状态202。绝缘体224是级间绝缘体，其隔离一级单元232与另一级单元。绝缘体224可以例如是基于氧化物的绝缘体材料。在一个实施例中，电路包括在一层绝缘体224上方并且在各级单元232下面被处理的选择栅226。选择栅226可以用于激活单元232。绝缘体234可以是掩模绝缘体或其他绝缘体，其允许在单元232上方的进一步处理。可以利用发生在状态202之前的针对每一级或每一层的一个或多个处理操作来创建每个单元232以及选择栅226。
在一个实施例中，通过冲孔刻蚀（punch etch）创建柱体240，其去除了绝缘体124的衬里并暴露源极222。源极222是在半导体衬底上的源极导体层。在一个实施例中，使用刻蚀来创建柱体240，并且沿柱体240的壁或侧面创建衬里（该衬里没有被具体示出）。可以在进一步处理中空通道柱体之前去除该衬里。
图2B示出电路状态204，其中所述处理创建中空通道导体。在一个实施例中，该处理在电路上方沉积多晶体（poly）250。在一个实施例中，多晶体250被保持为薄的，具有高浓度的原位掺杂。多晶体250是多晶材料，例如多晶硅。多晶硅易于导致引起多个缺陷的多个晶粒。颗粒度传统上在单元232的性能方面引起显著的变化性量。通过减小高掺杂多晶体250的厚度，与通道长度相比，该处理可以约束晶粒尺寸。
将理解，限制多晶体通道的厚度可以约束晶粒尺寸，假定它不能生长超过通道的厚度。保持多晶体250为薄可以制造较小的晶粒尺寸，导致均匀的材料和更好的性能。将理解，多晶体250还可以形成在电路上，如由在电路上方的多晶体层示出的。
图2C示出电路状态206，其中所述处理利用绝缘体填充中空通道。在一个实施例中，该处理在多晶体250上（包括在中空通道内）生长氧化物252。氧化物252可以有助于中空通道的性能特性。将理解，除了形成在多晶体250上中空通道内的氧化物之外，氧化物还将形成在沉积于电路上的多晶体上。在填充通道之后，该处理可以包括例如通过CMP（化学机械抛光）去除氧化物和多晶体层的操作。由此，状态206示出在柱体240中的已完成的通道，其中绝缘体234（例如氮化物层）在电路上方。
如本文描述的通道被称为“中空通道”。在一个实施例中，该处理利用氧化物252或其他绝缘体填充中空通道。柱体可以在这种处理之后仍被认为是中空通道。通道本身是导电材料（多晶体250）的薄层。氧化物在技术上不是通道的一部分，因为它不导电。由此，在壁上具有围绕氧化物层的多晶体导体薄层的柱体被认为是“中空通道”。
中空通道可以包括围绕通道绝缘体的重掺杂多晶体材料，其中通道导体（多晶体250）与单元232相邻。由此，通过多晶体250传导的信号可以在单元232中感应出电荷。中空通道多晶体250贯穿整个电路延伸到源极222。
图2D示出电路状态208，其中所述处理准备用于停止层的电路。在一个实施例中，该处理引起导电通道凹进和变圆。在一个实施例中，该处理包括湿法刻蚀和干法刻蚀的组合以使通道的一部分凹进并且使绝缘体234的对应拐角（例如顶部拐角）变圆以允许填充在停止层中。在一个实施例中，利用另外的处理进一步调整所述凹进和变圆。例如，该处理可以以梯度浓度沉积氮氧化物以调整凹进宽度和变圆轮廓。梯度浓度可能导致绝缘体234中离子（例如N+离子）减少。
图2E示出电路状态210，其中所述处理创建停止层。停止层254可以是金属材料或其他高导电材料。在一个实施例中，停止层254具有允许冲孔刻蚀工艺的良好停止的化学特性。例如，停止层254可以是不与用于增加柱体深度的刻蚀化学品反应的材料，所述柱体深度用于确保柱体暴露停止层254以便另一通道连接到它。停止层254被创建在相邻层面之间，并且特别是被创建在两个相邻层面的中空通道之间。将理解，在一个实施例中，每个层面可以具有水平上彼此分离的多个单元，以及具有垂直单元堆叠。在一个实施例中，处理停止层254包括沉积WSix和抛光电路（其中将理解该抛光将有可能去除绝缘体234中的一些）。
图2F示出电路状态212，其中所述处理执行在停止层254中的离子注入。在一个实施例中，应当利用正离子注入停止层254以形成与通道的欧姆接触以提供电气连续性。如所示，N+注入可以用作停止层中的掺杂剂。将理解，绝缘体234可以具有如在图2E中引入的梯度，其于是可以与所述离子注入相反。由此，在状态210中产生的梯度量可以对应于在状态212中预期的相反的掺杂剂注入量。在一个实施例中，停止层254的金属性质可能要求停止层上的薄氧化物层以避免将金属暴露于注入室。由此，对于状态212，盖层262（其可以与级间绝缘体224相同或类似）被示为覆盖绝缘体234和停止层254。
图2G示出其中另一层面被建立在第一层面（其可以是垂直实施方式中的最底部层面）上的电路状态214。如状态212中所示的电路代表最靠近源极导体222的电路层或层面。可以执行类似的或相同的处理操作来创建级间绝缘体264、各级单元272、绝缘体274以及柱体242和244。在一个实施例中，层面之间的绝缘体264是缓冲氧化物，并且明显比其他绝缘体层厚。制作厚缓冲氧化物绝缘体可以允许更好地处理柱体。
将观察到柱体242被示为向下到达停止层254，而柱体244停止在较浅的深度处，在柱体深度之间给出差246。绝缘体264的厚度可以被选择成确保所有柱体应当具有一些刻蚀到绝缘体中，即使其他可能一直到达暴露下面的层面的停止层。在一个实施例中，该处理执行两步冲孔刻蚀以获得均匀深度的柱体。状态214可以代表贯穿各级单元272的非选择性刻蚀。
图2H示出电路状态216，其中所述处理提供均匀柱体。状态216可以代表选择性刻蚀（例如，高选择性氧化物刻蚀）以创建均匀柱体248。在一个实施例中，该处理使用端点来检测停止层254处的信号，并且使状态214的刻蚀停止。该处理然后可以切换化学过程以非常干净地（cleanly）停止在停止层254上，并且允许还没有被刻蚀到停止层的柱体到达停止层。
图2l示出电路状态218，其中所述处理创建上部层面的中空通道。将理解，尽管在第二层面中被标为单元272，但是单元272本质上与单元232相同。它们可以通过相同的处理形成并且由此当完成时具有相同的特征行为。它们被不同地标记仅用于标识哪些部件形成在哪个层面处的目的。上述同样可以适用于绝缘体264和224以及绝缘体274和234。
在一个实施例中，该处理还形成中空通道，该中空通道具有作为通道导体的多晶体280和用于绝缘中空通道的氧化物282。第二层面的中空通道有效地与第一层面的中空通道相同，但是第二中空通道在一端与停止层254直接耦合，并且第一中空通道在一端与停止层254直接耦合并且在另一端与源极222直接耦合。将理解，由于多晶体280被高掺杂，因此制作绝缘体264为厚将对第二中空通道在源极222和单元272之间形成电连接的能力不具有影响。
将理解，尽管两个层面被示出，但是相同的技术可以适用于在所示的两个层面上创建更多层面。在一个实施例中，选择栅226是用于垂直堆叠在该栅上的所有单元级（单元232和272两者）的选择栅。在一个实施例中，选择栅226被认为是第一层面的部分，但是还可以被认为是在第一层面“下面”。在选择栅被认为是在第一层面下面的情况下，将理解第一中空通道将贯穿整个第一层面延伸到第一层面下面直到与源极导体形成电接触为止。
在一个实施例中，电路处理的部分包括将装置的各层一起加热或退火以形成更好的接触。例如，该处理可以包括在沉积多晶体280之后的退火操作，其可以在多晶体280和停止层254之间创建较低的在接触中的电阻。在传统方法中，通道导体将不被高掺杂，并且将停止层退火到通道将引起会引起电路装置中的不均匀性能的导电梯度。由于多晶体280被高掺杂，因此从停止层254到中空通道中的扩散对装置性能不具有负面影响。
图3是用于创建堆叠中空通道电路的过程的实施例的流程图。过程300可以是制造图2A-2I的电路和电路状态的过程的一个实例。过程300可以由制造实体的处理设备来执行。制造商配置处理设备并对半导体晶片执行一系列处理步骤或操作以创建电子电路。处理设备可以包括用以执行任何类型的材料处理操作（沉积、CMP、刻蚀、离子注入、退火、其他操作）的工具。这种处理设备包括执行该处理的计算机设备以及机械和电气工具。处理设备由一个或多个处理操作控制来控制，所述一个或多个处理操作控制可以包括硬件逻辑和/或软件/固件逻辑以控制该处理。该设备可以被编程或配置用以按特定次序执行特定操作。该设备和处理或配置可以统称为处理系统。为了过程300的目的，所述操作被描述为由“该处理”执行，其间接地指的是制造商和由制造商使用的处理系统。
该处理在半导体衬底（例如硅晶片302）上创建源区。电子电路将被制造在源极上。该源极是可以被激活以在电路元件中创建电活动的导体。在一个实施例中，该处理在源极304上方沉积缓冲氧化物。该缓冲氧化物是绝缘体。该处理创建用于电子电路306的选择栅。在一个实施例中，选择栅是用于垂直堆叠在其上的所有电路元件的栅极。
该处理创建各级电路元件308的层面。在一个实施例中，该处理沉积各层或各级单元或其他电路元件310。各级电路元件被创建成垂直堆叠在彼此之上，并且可以在多个循环操作中被处理，其中材料可以被选择性地沉积并且被去除以创建期望的电路元件，例如存储单元。各级电路元件可以由作为级间绝缘体的氧化物材料分离。该处理还可以在层面上沉积绝缘体（例如氮化物材料）作为硬掩模绝缘体。在一个实施例中，该处理执行冲孔刻蚀以创建用于通道的柱体，该柱体暴露在单元312的层面下面的导体层。对于第一层面，被暴露的导体是源极导体。对于其他层面，源极导体可以被认为是直接在下面的层面的停止层。在一个实施例中，冲孔刻蚀被执行为两部分刻蚀过程，其中第一刻蚀用以去除一些材料，并且第二刻蚀用以干净地停止在导体上。
该处理沉积薄的高掺杂多晶材料，以创建高掺杂中空导电通道314。多晶体材料可以被沉积在柱体中，其中氧化物薄层作为高掺杂通道和电路元件之间的隧道氧化物。在一个实施例中，该处理利用作为绝缘体316的氧化物填充中空通道。该处理可以例如通过CMP318去除氧化物和多晶体层。在一个实施例中，该处理系统确定刚刚被处理的单元层的层面是否是最后一层320。例如，该处理系统可以被配置为创建特定数目的层面，并且该处理系统追踪已经创建了多少层面。在一个实施例中，该处理系统允许输入以控制是否对相同的（多个）晶片执行另外的处理以创建另外的层面。如果刚刚完成的层面是顶部层面322，是（YES）分支，那么该处理利用结束处理336来完成电子装置。
如果刚刚处理的层面不是最后一个层面322，否（NO）分支，那么该处理在刚刚处理的层面上创建另一层面。这些层面借助导电停止层互连。在一个实施例中，该处理例如通过刻蚀出或处理出在先前完成的层面324中创建的中空通道的部分来创建停止层凹进。在一个实施例中，该处理针对停止层326调整凹进深度和/或宽度和/或变圆轮廓。这种调整可以细化该凹进以准备用于将用于创建停止层并获得期望的停止层轮廓的处理。
该处理可以在凹进328中沉积导电停止层。通过利用N+掺杂剂离子注入停止层材料，所沉积的材料可以被提供有更好的性能轮廓。由此，在一个实施例中，该处理创建薄氧化物层以防止将停止层材料直接暴露于注入室330，并且将N+掺杂剂离子注入到停止层332中。这种注入还将会自然注入到绝缘体（例如，覆盖层面的绝缘体）中，并且由此该处理可能另外在绝缘体中创建梯度轮廓以补偿离子注入。该离子注入也可以在停止层中创建梯度，其可以在退火操作期间通过停止层被标准化。在一个实施例中，该处理在绝缘体和停止层上沉积厚缓冲氧化物以准备用于各级单元或电路元件334。厚缓冲氧化物可以被沉积为刻蚀缓冲绝缘体。该处理然后可以通过沉积各级单元308并且执行类似的处理以创建另一层面而继续。
图4是其中可以实施堆叠中空通道电路的计算系统的实施例的框图。系统400代表根据本文描述的任何实施例的计算装置，并且可以是膝上型计算机、桌上型计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换装置、或其他电子装置。系统400包括处理器420，其为系统400提供处理、操作管理和命令执行。处理器420可以包括任何类型的微处理器、中央处理单元（CPU）、处理核或其他处理硬件以便为系统400提供处理。处理器420控制系统400的整体操作，并且可以是或可以包括一个或多个可编程通用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑器件（PLD）等等，或这类装置的组合。
存储子系统430代表系统400的主存储器，并且为将由处理器420执行的代码或将在执行例程中使用的数据值提供临时储存。存储子系统430可以包括一个或多个存储装置，例如只读存储器（ROM）、快闪存储器、一种或多种随机存取存储器（RAM）或其他存储装置，或这类装置的组合。存储子系统430除了别的以外还储存并且托管操作系统（OS）436以提供软件平台用于执行系统400中的命令。另外，其他命令438被储存并由存储子系统430执行以提供系统400的逻辑和处理。OS 436和指令438由处理器420执行。存储子系统430包括存储装置432，其中它储存数据、指令、程序或其他项。在一个实施例中，存储子系统包括存储控制器434，其是用于产生和发出命令到存储装置432的存储控制器。将理解，存储控制器434可以是处理器420的物理部分。
处理器420和存储子系统430耦合到总线/总线系统410。总线410是抽象概念，其代表由合适的桥、适配器和/或控制器连接的任何一个或多个分离的物理总线、通信线/接口、和/或点对点连接。因此，总线410可以包括例如下述中的一个或多个：系统总线、外围部件互连（PCI）总线、超传输或工业标准体系结构（ISA）总线、小型计算机系统接口（SCSI）总线、通用串行总线(USB)或电气与电子工程师协会(IEEE)标准1394总线(俗称“火线”)。总线410的各总线还可以对应于网络接口450中的接口。
系统400还包括耦合到总线410的一个或多个输入/输出（I/O）接口440、网络接口450、一个或多个内部大容量储存装置460、和外围接口470。I/O接口440可以包括一个或多个接口部件，用户通过该一个或多个接口部件与系统400交互（例如，视频、音频和/或文字数字对接）。网络接口450为系统400提供经由一个或多个网络与远程装置（例如，服务器、其他计算装置）通信的能力。网络接口450可以包括以太网适配器、无线互联部件、USB（通用串行总线）或者其他基于有线或无线标准的接口或专用接口。
储存装置460可以是或可以包括用于以非易失性方式储存大量数据的任何常规介质，例如一个或多个磁盘、固态盘或基于光学的盘，或组合。储存装置460以持久状态保存代码或指令和数据462（即不管系统400断电仍保留该值）。储存装置460可以一般被认为是“存储器”，尽管存储器430是用以对处理器420提供指令的执行和操作存储器。储存装置460是非易失性的，而存储器430可以包括易失性存储器（即，如果系统400断电的话则数据的值或状态是不确定的）。
外围接口470可以包括上面没有具体提到的任何硬件接口。外围装置通常指的是依赖性地连接到系统400的装置。依赖性连接是其中系统400提供其上操作执行并且用户与其交互的软件和/或硬件平台的一种连接。
在一个实施例中，存储子系统430（例如存储装置432）和/或系统400的其他部件包括被创建为堆叠中空通道电路的元件。通过以垂直级创建电路元件，系统400的硬件部件可以被实施在比传统上已经可能的面积更少的面积上。为了能够创建垂直级，可以利用多层面电路元件创建各部件。通过借助导电停止层耦合的高掺杂中空通道互连各层面。可以利用两个或更多层面创建堆叠电路装置。
图5是其中可以实施堆叠中空通道电路的移动装置的实施例的框图。装置500代表移动计算装置，例如计算平板电脑、移动电话或智能电话、无线使能的电子阅读器、可穿戴计算装置或其他移动装置。将理解，通常示出了某些部件，并且并非这种装置的所有部件都被示出在装置500中。
装置500包括处理器510，其执行装置500的主要处理操作。处理器510可以包括一个或多个物理装置，例如微处理器、应用处理器、微控制器、可编程逻辑装置或其他处理装置。由处理器510执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用和/或装置功能。处理操作包括与人类用户或其他装置的I/O（输入/输出）相关的操作、与功率管理相关的操作和/或与将装置500连接到另一装置相关的操作。处理操作还可以包括与音频I/O和/或显示器I/O相关的操作。
在一个实施例中，装置500包括音频子系统520，其代表与给计算装置提供音频功能相关联的硬件（例如音频硬件和音频电路）和软件（例如驱动程序、编解码器）部件。音频功能可以包括扬声器和/或耳机输出以及扩音器输入。用于这类功能的装置可以被集成在装置500中，或者连接到装置500。在一个实施例中，用户通过提供由处理器510接收和处理的音频命令与装置500交互。
显示子系统530代表为用户提供视觉和/或触觉显示以与计算装置交互的硬件（例如显示装置）和软件（例如驱动程序）部件。显示子系统530包括显示接口532，其包括用于给用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口532包括与处理器510分离以执行与所述显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统530包括给用户既提供输出又提供输入的触摸屏装置。
I/O控制器540代表与和用户的交互相关的硬件装置和软件部件。I/O控制器540可以操作用以管理作为音频子系统520和/或显示子系统530的一部分的硬件。另外，I/O控制器540示出用于连接到装置500的附加装置的连接点，通过该连接点用户可以与系统交互。例如，可以附着于装置500的装置可以包括扩音器装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或小键盘装置、或其他I/O装置，用于供专门应用（例如读卡器或其他装置）使用。
如上面提到的，I/O控制器540可以与音频子系统520和/或显示子系统530交互。例如，通过扩音器或其他音频装置的输入可以为装置500的一个或多个应用或功能提供输入或命令。另外，音频输出可以代替显示输出被提供或者除了显示输出之外还可以提供音频输出。在另一个实例中，如果显示子系统包括触摸屏，则显示装置还用作输入装置，其可以至少部分地由I/O控制器540管理。在装置500上还可以存在附加按钮或开关以提供由I/O控制器540管理的I/O功能。
在一个实施例中，I/O控制器540管理诸如下述的装置：加速度计、照相机、光传感器或其它环境传感器、陀螺仪、全球定位系统(GPS)、或其他可以被包括在装置500中的硬件。该输入可以是直接用户交互的一部分，以及给系统提供常规输入以影响其操作（例如过滤噪声、针对亮度检测调整显示、为照相机应用闪光或其他特征）。在一个实施例中，装置500包括电源管理550，其管理电池电量使用、电池的充电以及与省电操作相关的特征。
存储子系统560包括用于将信息储存在装置500中的（多个）存储装置562。存储子系统560可以包括非易失性（如果存储装置断电，状态不改变）和/或易失性（如果存储装置断电，状态是不确定的）存储装置。存储器560可以储存应用数据、用户数据、音乐、照片、文档或其他数据，以及与系统500的应用和功能的执行相关的系统数据（不管是长期的还是临时的）。在一个实施例中，存储子系统560包括存储控制器564（其还可以被认为是系统500的控制的一部分，并且可以潜在地被认为是处理器510的一部分）。存储控制器564包括用以产生和发出命令给存储装置562的调度器。
连接体（Connectivity）570包括硬件装置（例如，无线和/或有线连接器和通信硬件）和软件部件（例如，驱动程序、协议栈），用以使装置500能够与外部装置通信。外部装置可以是分开的装置，例如其他计算装置、无线存取点或基站，以及外围装置，例如耳机、打印机、或其他装置。
连接体570可以包括多个不同类型的连接体。概括地说，装置500被示为具有蜂窝连接体572和无线连接体574。蜂窝连接体572通常指的是由无线载体提供的蜂窝网络连接体，例如通过GSM（全球移动通信系统）或变型或衍生物、CDMA（码分多址）或变型或衍生物、TDM（分时多工）或变型或衍生物、LTE（长期演进-也称为“4G”）或其他蜂窝服务标准提供的。无线连接体574指的是非蜂窝的无线连接体，并且可以包括个人区域网(诸如蓝牙)、局域网(诸如WiFi)、和/或广域网(诸如WiMax)、或其它无线通信。无线通信是指通过经由非固体介质使用调制的电磁辐射的数据传递。有线通信通过固体通信介质发生。
外围连接580包括硬件接口和连接器，以及软件部件（例如驱动程序、协议栈）以创建外围连接。应理解，装置500既可以是至其他计算装置的外围装置（“至”582），也可以具有与其连接的外围装置（“从”584）。装置500通常具有用以连接到其他计算装置的“对接”连接器，用于诸如管理（例如，下载和/或上传、改变、同步）装置500上的内容的目的。另外，对接连接器可以允许装置500连接到特定外围装置，其允许装置500控制内容输出到例如视听系统或其他系统。
除了专有对接连接器或其他专有连接硬件之外，装置500还可以通过公共的或基于标准的连接器形成外围连接580。公共类型可以包括通用串行总线（USB）连接器（其可以包括任何数目的不同硬件接口）、包括微型显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线、或其它类型。
在一个实施例中，存储子系统560（例如存储装置562）和/或系统500的其他部件包括被创建为堆叠中空通道电路的元件。通过以垂直级创建电路元件，系统400的硬件部件可以被实施在比传统上已经可能的面积更少的面积上。为了能够创建垂直级，可以利用多层面电路元件创建各部件。通过借助导电停止层耦合的高掺杂中空通道互连各层面。可以利用两个或更多层面创建堆叠电路装置。
在一个方面中，一种电路装置包括：在半导体衬底上的源极导体层；多层面存储单元，所述层面堆叠在彼此之上，每一层面包括堆叠在彼此之上的多级存储单元，每一级包括一个存储单元；以及贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶体材料；和在每一对相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；其中第一层面的中空通道从所述源极导体延伸到所述第一层面和相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸穿过所述层面。
在一个实施例中，所述多层面包括两个以上层面的存储单元。在一个实施例中，每一层面包括30级以上的存储单元。在一个实施例中，所述重掺杂多晶材料包括重掺杂多晶硅。在一个实施例中，所述重掺杂多晶材料包括多晶材料的薄通道，其具有约为中空通道的宽度的五分之一或更小的厚度。在一个实施例中，所述导电停止层包括高导电材料。在一个实施例中，所述高导电材料包括金属合金。在一个实施例中，所述电路装置进一步包括在所述第一层面中的选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种电子装置包括：用于储存数据的三维堆叠存储装置，所述存储装置包括：在半导体衬底上的源极导体层；多层面存储单元，所述层面堆叠在彼此之上，每一层面包括堆叠在彼此之上的多级存储单元，每一级包括一个存储单元；以及贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和在每一对相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；其中第一层面的中空通道从所述源极导体延伸到所述第一层面和相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸穿过所述层面；以及被耦合用于基于从所述存储装置存取的数据产生显示的触摸屏显示器。
在一个实施例中，所述多层面包括两个以上层面的存储单元。在一个实施例中，所述重掺杂多晶材料包括重掺杂多晶硅。在一个实施例中，所述重掺杂多晶材料包括多晶材料的薄通道，其具有约为中空通道的宽度的五分之一或更小的厚度。在一个实施例中，所述停止层包括高导电材料。在一个实施例中，所述高导电材料包括金属合金。在一个实施例中，所述电子装置进一步包括在所述第一层面中的选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种方法包括：产生第一层面的电路元件，所述第一层面具有堆叠在源极导体上面的多级电路元件；在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体；在所述第一层面的所述第一中空通道中创建导电停止层，所述停止层经由所述第一中空通道电耦合到所述源极导体；产生第二层面的电路元件，所述第二层面具有堆叠在所述源极导体上面的多级电路元件；以及在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层。
在一个实施例中，创建所述第一中空通道进一步包括：创建贯穿所述第一层面至所述源极导体的中空柱体；以及沿所述中空柱体的各侧沉积高掺杂多晶材料。在一个实施例中，创建所述第一中空通道进一步包括：沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及利用绝缘体填充所述中空柱体。在一个实施例中，创建所述中空柱体进一步包括：利用非选择性刻蚀材料刻蚀所述中空柱体以创建所述中空柱体的初始深度；以及利用选择性刻蚀材料刻蚀所述中空柱体以在所述源极导体处创建所述中空柱体的干净停止。在一个实施例中，创建所述导电停止层进一步包括：沉积金属合金。在一个实施例中，创建所述导电停止层进一步包括：使所述停止层退火至所述第一中空通道。在一个实施例中，所述导电停止层包括第一导电停止层，所述方法进一步包括：在所述第二层面的第二中空通道中创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；产生第三层面的电路元件，所述第三层面具有堆叠在所述源极导体上面的多级电路元件；以及在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。在一个实施例中，所述方法进一步包括：在所述第一层面的所述多级和所述源极导体之间创建选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种制造品包括具有储存于其上的内容的计算机可读储存介质，其当被实施时执行包括下述的操作：产生第一层面的电路元件，所述第一层面具有堆叠在源极导体上面的多级电路元件；在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体；在所述第一层面的所述第一中空通道中创建导电停止层，所述停止层经由所述第一中空通道电耦合到所述源极导体；产生第二层面的电路元件，所述第二层面具有堆叠在所述源极导体上面的多级电路元件；以及在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层。
在一个实施例中，所述用于创建所述第一中空通道的内容进一步包括用于下述的内容：创建贯穿所述第一层面至所述源极导体的中空柱体；以及沿所述中空柱体的各侧沉积高掺杂多晶材料。在一个实施例中，所述用于创建所述第一中空通道的内容进一步包括用于下述的内容：沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及利用绝缘体填充所述中空柱体。在一个实施例中，所述用于创建所述中空柱体的内容进一步包括用于下述的内容：利用非选择性刻蚀材料刻蚀所述中空柱体以创建所述中空柱体的初始深度；以及利用选择性刻蚀材料刻蚀所述中空柱体以在所述源极导体处创建所述中空柱体的干净停止。在一个实施例中，所述用于创建所述导电停止层的内容进一步包括用于沉积金属合金的内容。在一个实施例中，所述用于创建所述导电停止层的内容进一步包括用于使所述停止层退火至所述第一中空通道的内容。在一个实施例中，所述导电停止层包括第一导电停止层，并且进一步包括用于下述的内容：在所述第二层面的第二中空通道中创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；产生第三层面的电路元件，所述第三层面具有堆叠在所述源极导体上面的多级电路元件；以及在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。在一个实施例中，所述制造品进一步包括用于在所述第一层面的所述多级和所述源极导体之间创建选择栅的内容，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种设备包括：用于产生第一层面的电路元件的装置，所述第一层面具有堆叠在源极导体上面的多级电路元件；用于在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体的装置；用于在所述第一层面的所述第一中空通道中创建导电停止层的装置，所述停止层经由所述第一中空通道电耦合到所述源极导体；用于产生第二层面的电路元件的装置，所述第二层面具有堆叠在所述源极导体上面的多级电路元件；以及用于在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层的装置。
在一个实施例中，所述用于创建所述第一中空通道的装置进一步包括用于下述的装置：创建贯穿所述第一层面至所述源极导体的中空柱体；以及沿所述中空柱体的各侧沉积高掺杂多晶材料。在一个实施例中，所述用于创建所述第一中空通道的装置进一步包括用于下述的装置：沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及利用绝缘体填充所述中空柱体。在一个实施例中，所述用于创建所述中空柱体的装置进一步包括用于下述的装置：利用非选择性刻蚀材料刻蚀所述中空柱体以创建所述中空柱体的初始深度；以及利用选择性刻蚀材料刻蚀所述中空柱体以在所述源极导体处创建所述中空柱体的干净停止。在一个实施例中，所述用于创建所述导电停止层的装置进一步包括用于沉积金属合金的装置。在一个实施例中，所述用于创建所述导电停止层的装置进一步包括用于使所述停止层退火至所述第一中空通道的装置。在一个实施例中，所述导电停止层包括第一导电停止层，并且进一步包括用于下述的装置：在所述第二层面的第二中空通道中创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；产生第三层面的电路元件，所述第三层面具有堆叠在所述源极导体上面的多级电路元件；以及在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。在一个实施例中，所述设备进一步包括用于在所述第一层面的所述多级和所述源极导体之间创建选择栅的装置，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种电路装置包括：在半导体衬底上的源极导体层；多层面存储单元，所述层面垂直堆叠在彼此顶部上，每一层面包括垂直堆叠在彼此顶部上的多级存储单元，每一级包括一个存储单元；以及垂直贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和在每一对垂直相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；其中最底部层面的中空通道从所述源极导体延伸到所述最底部层面和垂直相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸到所述层面的顶部。
在一个实施例中，所述多层面包括两个以上层面的存储单元。在一个实施例中，每一层面包括30级以上的存储单元。在一个实施例中，所述重掺杂多晶材料包括重掺杂多晶硅。在一个实施例中，所述重掺杂多晶材料包括多晶材料的薄通道，其具有约为中空通道的宽度的五分之一或更小的厚度。在一个实施例中，所述停止层包括高导电材料。在一个实施例中，所述高导电材料包括金属合金。在一个实施例中，所述电路装置进一步包括在所述最底部层面中的选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种电子装置包括：用于储存数据的三维堆叠存储装置，所述存储装置包括：在半导体衬底上的源极导体层；多层面存储单元，所述层面垂直堆叠在彼此顶部上，每一层面包括垂直堆叠在彼此顶部上的多级存储单元，每一级包括一个存储单元；以及垂直贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和在每一对垂直相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；其中最底部层面的中空通道从所述源极导体延伸到所述最底部层面和垂直相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸到所述层面顶部；以及被耦合用于基于从所述存储装置存取的数据产生显示的触摸屏显示器。
在一个实施例中，所述多层面包括两个以上层面的存储单元。在一个实施例中，所述重掺杂多晶材料包括重掺杂多晶硅。在一个实施例中，所述重掺杂多晶材料包括多晶材料的薄通道，其具有约为中空通道的宽度的五分之一或更小的厚度。在一个实施例中，所述停止层包括高导电材料。在一个实施例中，所述高导电材料包括金属合金。在一个实施例中，所述电子装置进一步包括在所述最底部层面中的选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
在一个方面中，一种方法包括：产生第一层面的电路元件，所述第一层面具有垂直堆叠在源极导体上面的多级电路元件；在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体；在所述第一层面的所述第一中空通道的顶部处创建导电停止层，所述停止层经由所述第一中空通道电耦合到所述源极导体；产生第二层面的电路元件，所述第二层面具有垂直堆叠在所述源极导体上面的多级电路元件；以及在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层。
在一个实施例中，创建所述第一中空通道进一步包括：创建从所述第一层面的顶部到所述源极导体的中空柱体；沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及利用绝缘体填充所述中空柱体。在一个实施例中，创建所述中空柱体进一步包括：利用非选择性刻蚀材料刻蚀所述中空柱体以创建所述中空柱体的初始深度；以及利用选择性刻蚀材料刻蚀所述中空柱体以在所述源极导体处创建所述中空柱体的干净停止。在一个实施例中，创建所述导电停止层进一步包括：使所述停止层退火至所述第一中空通道。在一个实施例中，所述导电停止层包括第一导电停止层，并且进一步包括：在所述第二层面的第二中空通道的顶部处创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；产生第三层面的电路元件，所述第三层面具有垂直堆叠在所述源极导体上面的多级电路元件；以及在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。
如本文所示的流程图提供各种过程动作顺序的实例。所述流程图可以指示将由软件或固件例程执行的操作以及物理操作。在一个实施例中，流程图可以示出有限状态机（FSM）的状态，其可以以硬件和/或软件来实施。尽管以特定顺序或次序示出，但是除非另外规定，所述动作的次序可以修改。由此，所示实施例应当被理解成仅作为实例，并且所述过程可以以不同次序来执行，以及一些动作可以并行执行。另外，在不同实施例中可以省略一个或多个动作；由此，在每个实施例中并非需要所有动作。其他过程流程是可以的。
在各种操作或功能在本文被描述的程度上，它们可以被描述或限定为软件代码、指令、配置和/或数据。所述内容可以是直接可执行的（“对象”或“可执行”形式）源代码或差值码（“德尔塔（delta）”或“补丁”码）。本文描述的实施例的软件内容可以通过具有储存于其上的内容的制造品来提供，或者通过操作通信接口以经由该通信接口发送数据的方法来提供。一种机器可读储存介质可以使机器执行所描述的功能或操作，并且包括以可由机器（诸如计算装置、电子系统等）存取的形式储存信息的任何机构，例如可记录/不可记录介质（例如只读存储器（ROM）、随机存取存储器（RAM）、磁盘储存介质、光储存介质、快速存储器件等）。通信接口包括对接下述中的任何一个的任何机构：硬连线、无线、光学等介质，用以与另一装置通信，例如存储器总线接口、处理器总线接口、互联网连接、盘控制器等。可以通过提供配置参数和/或发送信号以准备通信接口来提供描述软件内容的数据信号来配置该通信接口。该通信接口可以通过被发送给通信接口的一个或多个命令或信号被存取。
本文描述的各种部件可以是用于执行所描述的操作或功能的装置。本文描述的每个部件包括软件、硬件或这些的组合。所述部件可以被实施为软件模块、硬件模块、专用硬件（例如，专用硬件、专用集成电路（ASIC）、数字信号处理器（DSP）等）、嵌入式控制器、硬连线电路等。
除了本文所描述的之外，在不脱离其范围的情况下可以对本发明的公开的实施例和实施方式进行各种修改。因此，本文的图示和实例应当以说明性、而非限制性的意义来解释。本发明的范围应当仅参考下面的权利要求来衡量。

Claims (24)

1.一种用于建立三维电路的方法，包括：
产生第一层面的电路元件，所述第一层面具有堆叠在源极导体上面的多级电路元件；
在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体；
在所述第一层面的所述第一中空通道中创建导电停止层，所述停止层经由所述第一中空通道电耦合到所述源极导体；
产生第二层面的电路元件，所述第二层面具有堆叠在所述源极导体上面的多级电路元件；以及
在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层。
2.根据权利要求1所述的方法，其中创建所述第一中空通道进一步包括：
创建贯穿所述第一层面至所述源极导体的中空柱体；以及
沿所述中空柱体的各侧沉积高掺杂多晶材料。
3.根据权利要求2所述的方法，其中创建所述第一中空通道进一步包括：
沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及
利用绝缘体填充所述中空柱体。
4.根据权利要求2所述的方法，其中创建所述中空柱体进一步包括：
利用非选择性刻蚀材料刻蚀所述中空柱体以创建所述中空柱体的初始深度；以及
利用选择性刻蚀材料刻蚀所述中空柱体以在所述源极导体处创建所述中空柱体的干净停止。
5.根据权利要求1所述的方法，其中创建所述导电停止层进一步包括：
沉积金属合金。
6.根据权利要求1所述的方法，其中创建所述导电停止层进一步包括：
使所述停止层退火至所述第一中空通道。
7.根据权利要求1所述的方法，其中所述导电停止层包括第一导电停止层，并且进一步包括：
在所述第二层面的第二中空通道中创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；
产生第三层面的电路元件，所述第三层面具有堆叠在所述源极导体上面的多级电路元件；以及
在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。
8.根据权利要求1所述的方法，进一步包括：
在所述第一层面的所述多级和所述源极导体之间创建选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
9.一种用于建立三维电路的电路装置，包括：
在半导体衬底上的源极导体层；
多层面存储单元，所述层面堆叠在彼此之上，每一层面包括
堆叠在彼此之上的多级存储单元，每一级包括一个存储单元；以及
贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和
在每一对相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；
其中第一层面的中空通道从所述源极导体延伸到所述第一层面和相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸穿过所述层面。
10.根据权利要求9所述的电路装置，其中所述多层面包括两个以上层面的存储单元。
11.根据权利要求9所述的电路装置，其中每一层面包括30级以上的存储单元。
12.根据权利要求9所述的电路装置，所述重掺杂多晶材料包括重掺杂多晶硅。
13.根据权利要求9所述的电路装置，其中所述重掺杂多晶材料包括多晶材料的薄通道，其具有约为中空通道的宽度的五分之一或更小的厚度。
14.根据权利要求9所述的电路装置，其中所述导电停止层包括高导电材料。
15.根据权利要求14所述的电路装置，其中所述高导电材料包括金属合金。
16.根据权利要求9所述的电路装置，进一步包括在所述第一层面中的选择栅，其中所述选择栅是用于所述多层面的所有存储单元的选择栅。
17.一种具有三维电路的电子装置，包括：
用于储存数据的三维堆叠存储装置，所述存储装置包括：
在半导体衬底上的源极导体层；
多层面存储单元，所述层面堆叠在彼此之上，每一层面包括
堆叠在彼此之上的多级存储单元，每一级包括一个存储单元；以及
贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和
在每一对相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；
其中第一层面的中空通道从所述源极导体延伸到所述第一层面和相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸穿过所述层面；以及
被耦合用于基于从所述存储装置存取的数据产生显示的触摸屏显示器。
18.一种用于建立三维电路的制造品，包括具有储存于其上的内容的计算机可读储存介质，其当由计算装置实施时执行操作以实施根据权利要求1-8中的任一项所述的方法。
19.一种用于建立三维电路的设备，包括用于执行操作以实施根据权利要求1-8中的任一项所述的方法的装置。
20.一种用于建立三维电路的电路装置，包括：
在半导体衬底上的源极导体层；
多层面存储单元，所述层面垂直堆叠在彼此顶部上，每一层面包括
垂直堆叠在彼此顶部上的多级存储单元，每一级包括一个存储单元；以及
垂直贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和
在每一对垂直相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；
其中最底部层面的中空通道从所述源极导体延伸到所述最底部层面和垂直相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸到所述层面的顶部。
21.一种具有三维电路的电子装置，包括：
用于储存数据的三维堆叠存储装置，所述存储装置包括：
在半导体衬底上的源极导体层；
多层面存储单元，所述层面垂直堆叠在彼此顶部上，每一层面包括
垂直堆叠在彼此顶部上的多级存储单元，每一级包括一个存储单元；以及
垂直贯穿所述层面延伸的至少一个中空通道，所述中空通道包括通道绝缘体，和围绕所述通道绝缘体并定位成与所述多级存储单元相邻的重掺杂多晶材料；和
在每一对垂直相邻层面之间的导电停止层，其中所述停止层互连一个层面的中空通道与另一个层面的中空通道；
其中最底部层面的中空通道从所述源极导体延伸到所述最底部层面和垂直相邻层面之间的所述停止层，并且每个其他层面的中空通道从所述停止层延伸到所述层面的顶部；以及
被耦合用于基于从所述存储装置存取的数据产生显示的触摸屏显示器。
22.一种用于建立三维电路的方法，包括：
产生第一层面的电路元件，所述第一层面具有垂直堆叠在源极导体上面的多级电路元件；
在所述第一层面中创建第一高掺杂中空通道以电耦合到所述源极导体；
在所述第一层面的所述第一中空通道的顶部处创建导电停止层，所述停止层经由所述第一中空通道电耦合到所述源极导体；
产生第二层面的电路元件，所述第二层面具有垂直堆叠在所述源极导体上面的多级电路元件；以及
在所述第二层面中创建第二高掺杂中空通道以电耦合到所述停止层。
23.根据权利要求22所述的方法，其中创建所述第一中空通道进一步包括：
创建从所述第一层面的顶部到所述源极导体的中空柱体；以及
沿所述中空柱体的各侧沉积高掺杂多晶材料，所述多晶材料的厚度比所述中空柱体的宽度小得多；以及
利用绝缘体填充所述中空柱体。
24.根据权利要求22所述的方法，其中所述导电停止层包括第一导电停止层，并且进一步包括：
在所述第二层面的第二中空通道的顶部处创建第二导电停止层，所述第二停止层经由所述第二中空通道电耦合到所述第一停止层；
产生第三层面的电路元件，所述第三层面具有垂直堆叠在所述源极导体上面的多级电路元件；以及
在所述第三层面中创建第三高掺杂中空通道以电耦合到所述第二停止层。
CN201580010807.6A 2014-03-27 2015-03-27 建立用于三维电路装置的堆叠中空通道 Active CN106030780B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/228,247 US11018149B2 (en) 2014-03-27 2014-03-27 Building stacked hollow channels for a three dimensional circuit device
US14/228247 2014-03-27
PCT/US2015/023179 WO2015149024A1 (en) 2014-03-27 2015-03-27 Building stacked hollow channels for a three dimensional circuit device

Publications (2)

Publication Number Publication Date
CN106030780A true CN106030780A (zh) 2016-10-12
CN106030780B CN106030780B (zh) 2019-08-16

Family

ID=54191488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580010807.6A Active CN106030780B (zh) 2014-03-27 2015-03-27 建立用于三维电路装置的堆叠中空通道

Country Status (8)

Country Link
US (1) US11018149B2 (zh)
EP (1) EP3127157A4 (zh)
JP (1) JP6374015B2 (zh)
KR (1) KR101966715B1 (zh)
CN (1) CN106030780B (zh)
DE (1) DE112015000524T5 (zh)
TW (1) TWI619233B (zh)
WO (1) WO2015149024A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878441A (zh) * 2018-07-12 2018-11-23 长江存储科技有限责任公司 一种三维半导体存储器及其制备方法
CN109037228A (zh) * 2018-07-27 2018-12-18 中国科学院微电子研究所 一种三维计算机闪存设备及其制作方法
CN110890374A (zh) * 2018-09-11 2020-03-17 美光科技公司 竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9595531B2 (en) 2014-07-11 2017-03-14 Intel Corporation Aluminum oxide landing layer for conductive channels for a three dimensional circuit device
US9299767B1 (en) * 2014-09-26 2016-03-29 Intel Corporation Source-channel interaction in 3D circuit
US9853037B2 (en) 2015-11-23 2017-12-26 Micron Technology, Inc. Integrated assemblies
US9780034B1 (en) * 2016-03-16 2017-10-03 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
TWI624007B (zh) * 2016-04-25 2018-05-11 東芝記憶體股份有限公司 半導體記憶裝置及製造其之方法
KR20170134039A (ko) 2016-05-27 2017-12-06 삼성전자주식회사 수직형 메모리 장치
US10446571B2 (en) 2016-06-01 2019-10-15 Micron Technology, Inc. Memory circuitry comprising a vertical string of memory cells and a conductive via and method used in forming a vertical string of memory cells and a conductive via
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10074430B2 (en) * 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10256272B2 (en) * 2017-06-26 2019-04-09 Sandisk Technologies Llc Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof
CN110603640B (zh) 2017-07-17 2023-06-27 美光科技公司 存储器电路系统
EP3580782A4 (en) 2017-08-21 2020-12-02 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY COMPONENTS AND METHOD FOR SHAPING THEM
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
KR102576211B1 (ko) 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
CN113345910B (zh) * 2018-08-14 2024-02-27 长江存储科技有限责任公司 3d存储器中的堆叠连接件及其制造方法
KR102143519B1 (ko) * 2018-12-04 2020-08-12 삼성전자 주식회사 후단 공정을 이용한 3차원 플래시 메모리 제조 방법
WO2020050491A1 (ko) 2018-09-05 2020-03-12 한양대학교 산학협력단 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
JP2020047848A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体メモリ
US10748921B2 (en) 2018-10-25 2020-08-18 Micron Technology, Inc. Integrated assemblies which include stacked memory decks, and methods of forming integrated assemblies
SG11202111703YA (en) * 2019-06-28 2021-11-29 Yangtze Memory Technologies Co Ltd Methods of semiconductor device fabrication
JP7326061B2 (ja) 2019-08-06 2023-08-15 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
TWI805947B (zh) * 2019-10-21 2023-06-21 美商應用材料股份有限公司 水平gaa奈米線及奈米平板電晶體
JP2021129044A (ja) 2020-02-14 2021-09-02 キオクシア株式会社 半導体記憶装置
US11187532B2 (en) 2020-03-06 2021-11-30 Anello Photonics, Inc. Process flow for fabricating integrated photonics optical gyroscopes
KR102396928B1 (ko) * 2020-06-05 2022-05-12 한양대학교 산학협력단 산화물 반도체 채널 물질 기반 3차원 플래시 메모리
US11552100B2 (en) 2020-08-05 2023-01-10 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US11600634B2 (en) * 2020-08-05 2023-03-07 Sandisk Technologies Llc Three-dimensional memory device including a composite semiconductor channel and a horizontal source contact layer and method of making the same
US11563027B2 (en) * 2020-09-09 2023-01-24 Micron Technology, Inc. Microelectronic devices with tiered decks of differing pillar density and related methods and systems
KR20220035745A (ko) 2020-09-14 2022-03-22 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US20110151667A1 (en) * 2009-12-18 2011-06-23 Sung-Min Hwang Methods of Manufacturing Three-Dimensional Semiconductor Devices and Related Devices
US20130044531A1 (en) * 2011-08-17 2013-02-21 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20140024189A1 (en) * 2012-07-20 2014-01-23 Bi-O KIM Vertical Memory Devices and Methods of Manufacturing the Same

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920065A (en) 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US5479197A (en) 1991-07-11 1995-12-26 Canon Kabushiki Kaisha Head for recording apparatus
JP3568385B2 (ja) 1998-03-16 2004-09-22 沖電気工業株式会社 半導体装置の製造方法
US20060062897A1 (en) 2004-09-17 2006-03-23 Applied Materials, Inc Patterned wafer thickness detection system
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP5376789B2 (ja) 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2009135328A (ja) 2007-11-30 2009-06-18 Toshiba Corp 不揮発性半導体記憶装置
US7935598B2 (en) 2007-12-24 2011-05-03 Hynix Semiconductor Inc. Vertical channel transistor and method of fabricating the same
KR101559868B1 (ko) 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
JP2010027870A (ja) 2008-07-18 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
US7786481B2 (en) * 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR101503876B1 (ko) 2009-03-06 2015-03-20 삼성전자주식회사 비휘발성 메모리 소자
KR101495803B1 (ko) 2008-11-12 2015-02-26 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법 및 이에 따라 제조된 비휘발성 메모리 장치
KR101589275B1 (ko) 2009-02-26 2016-01-27 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US8541831B2 (en) 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
KR101482639B1 (ko) 2009-03-06 2015-01-22 삼성전자주식회사 비휘발성 메모리 소자
JP2010219409A (ja) 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP4897009B2 (ja) * 2009-03-24 2012-03-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
KR101102506B1 (ko) 2009-06-12 2012-01-04 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
KR101543331B1 (ko) 2009-07-06 2015-08-10 삼성전자주식회사 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
US8021941B2 (en) 2009-07-21 2011-09-20 International Business Machines Corporation Bias-controlled deep trench substrate noise isolation integrated circuit device structures
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
JP5502629B2 (ja) 2010-07-12 2014-05-28 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR20120029291A (ko) 2010-09-16 2012-03-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101792778B1 (ko) 2010-10-26 2017-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR101762823B1 (ko) 2010-10-29 2017-07-31 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 제조 방법
JP5421317B2 (ja) 2011-03-24 2014-02-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8860117B2 (en) * 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US9048415B2 (en) 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
KR101903440B1 (ko) * 2012-02-21 2018-10-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
US10504596B2 (en) * 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US8797804B2 (en) 2012-07-30 2014-08-05 Micron Technology, Inc. Vertical memory with body connection
KR20140029927A (ko) 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 및 그 제조방법
US10651315B2 (en) 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
US8963156B2 (en) 2013-02-22 2015-02-24 Micron Technology, Inc. Semiconductor devices including WiSX
US9129859B2 (en) 2013-03-06 2015-09-08 Intel Corporation Three dimensional memory structure
US9515080B2 (en) * 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9230973B2 (en) 2013-09-17 2016-01-05 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
US9032353B2 (en) 2013-10-10 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for three-dimensional layout design of integrated circuit elements in stacked CMOS

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US20110151667A1 (en) * 2009-12-18 2011-06-23 Sung-Min Hwang Methods of Manufacturing Three-Dimensional Semiconductor Devices and Related Devices
US20130044531A1 (en) * 2011-08-17 2013-02-21 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20140024189A1 (en) * 2012-07-20 2014-01-23 Bi-O KIM Vertical Memory Devices and Methods of Manufacturing the Same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878441A (zh) * 2018-07-12 2018-11-23 长江存储科技有限责任公司 一种三维半导体存储器及其制备方法
CN108878441B (zh) * 2018-07-12 2020-10-09 长江存储科技有限责任公司 一种三维半导体存储器及其制备方法
CN109037228A (zh) * 2018-07-27 2018-12-18 中国科学院微电子研究所 一种三维计算机闪存设备及其制作方法
CN110890374A (zh) * 2018-09-11 2020-03-17 美光科技公司 竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法
CN110890374B (zh) * 2018-09-11 2023-09-19 美光科技公司 竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法

Also Published As

Publication number Publication date
KR20160111972A (ko) 2016-09-27
TWI619233B (zh) 2018-03-21
WO2015149024A1 (en) 2015-10-01
JP2017508289A (ja) 2017-03-23
DE112015000524T5 (de) 2017-01-05
EP3127157A4 (en) 2017-11-22
US11018149B2 (en) 2021-05-25
CN106030780B (zh) 2019-08-16
TW201603245A (zh) 2016-01-16
US20150279855A1 (en) 2015-10-01
JP6374015B2 (ja) 2018-08-15
EP3127157A1 (en) 2017-02-08
KR101966715B1 (ko) 2019-04-09

Similar Documents

Publication Publication Date Title
CN106030780B (zh) 建立用于三维电路装置的堆叠中空通道
CN106537591B (zh) 用于三维电路器件的导电沟道的氧化铝着陆层
CN104969351B (zh) 三维存储器结构
CN108292660B (zh) 具有减少的位线到漏极选择栅极短路的存储器装置和系统及相关联的方法
JP6507229B2 (ja) ３ｄ回路におけるソース・チャネルの相互作用の改善
KR20160110482A (ko) 부스트 및 누설 개선을 위한 스택형 얇은 채널들
KR102240194B1 (ko) 적층된 회로들에서의 폴리 채널 필러들의 캡핑
JP2022095535A (ja) ストリング電流を改善する導電性構造を備えた垂直チャネル
TW202401743A (zh) 三維記憶體裝置及其形成方法，以及系統
CN101800199A (zh) 一种闪存制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant