CN104640377A - 配线基板及其制造方法、封装、电子装置及设备、移动体 - Google Patents

配线基板及其制造方法、封装、电子装置及设备、移动体 Download PDF

Info

Publication number
CN104640377A
CN104640377A CN201410643885.7A CN201410643885A CN104640377A CN 104640377 A CN104640377 A CN 104640377A CN 201410643885 A CN201410643885 A CN 201410643885A CN 104640377 A CN104640377 A CN 104640377A
Authority
CN
China
Prior art keywords
hole
conductive body
particulate conductive
wiring substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410643885.7A
Other languages
English (en)
Other versions
CN104640377B (zh
Inventor
石上秀树
中村英文
塩原幸彦
大槻哲也
宫尾哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104640377A publication Critical patent/CN104640377A/zh
Application granted granted Critical
Publication of CN104640377B publication Critical patent/CN104640377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)

Abstract

本发明提供一种具有低电阻的贯通配线并且具有气密性的配线基板、能够容易地制造这种配线基板的制造方法、具备所述配线基板的元件收纳用封装、具备所述元件收纳用封装的电子装置、以及具备所述电子装置的电子设备及移动体。包括本发明的配线基板的制造方法的振子的制造方法具有：在形成有贯通孔121、122的陶瓷基板125的贯通孔121、122内，各配置一个粒状导电体145的工序；将玻璃浆料146供给至贯通孔121、122内的工序；煅烧玻璃浆料146的工序；形成电极的工序；以及配置振动片、配置盖的工序。当将粒状导电体145的最大直径设为d1、将贯通孔121、122的最小直径设为d2时，d1/d2为0.8以上1以下。

Description

配线基板及其制造方法、封装、电子装置及设备、移动体
技术领域
本发明涉及配线基板的制造方法、配线基板、元件收纳用封装(package)、电子装置、电子设备及移动体。
背景技术
陶瓷配线基板，从热传导性、耐热性、化学稳定性等观点来看，优于有机配线基板，因此，能够实现配线基板的高密度化，有利于电子设备的小型化。
这种陶瓷配线基板，通过形成厚度方向上贯通的贯通配线，能够作为插入(interposer)基板使用。
例如，专利文献1中公开了一种层叠安装构造体，具有第一基板、第二基板、以及设置于第一基板和第二基板之间的中间基板。厚度方向上贯通的贯通孔，形成于中间基板，进一步，比贯通孔的深度及内径大的尺寸的弹性导电球，压入该贯通孔内。由此，设置于第一基板的电极和设置于第二基板的电极，经由弹性导电球而被电连接。
另一方面，陶瓷配线基板，基于由来于陶瓷的优良的不透气性，可以作为各种装置的封装用基板使用。
例如，使用水晶等的压电材料的压电装置，可以作为压电振子、共振器、滤波器等振动装置在很多领域使用，其中，压电振子(振动装置)作为时刻源或控制信号等的定时源、参考信号源等在电子装置领域广泛使用。压电振子具备压电振动片和设置于压电振动片的振动区域的两主面的激振电极，为了将压电振子作为前述的时刻源等使用，需要使压电振子正确地以作为目的的共振频率振动。
但是，压电振动片由于材料随时间推移而老化、或者杂质附着，其频率特性会意外地发生变化。因此，采取了如下的措施：将压电振动片收纳于封装内，进一步通过气密密封封装，而长期地抑制压电振动片的材料老 化或杂质的附着，抑制频率特性的变化。另一方面，压电振动片的驱动需要连接封装的内外的电配线，因此，贯通配线形成于封装。
将陶瓷配线基板作为构成如上的压电振子用的封装的一部分的基板使用。
因此，对于压电振子用的陶瓷配线基板使用专利文献1公开的陶瓷配线基板的情况下，可以通过弹性导电球形成贯通陶瓷配线基板的贯通配线。
但是，正是因为弹性导电球被压入贯通孔内，因此，气密密封贯通孔是困难的。
现有技术文献 
专利文献
专利文献1：日本特开2008-004927号公报
发明内容
本发明的目的在于提供一种具有低电阻的贯通配线并且具有气密性的配线基板、能够容易地制造这种配线基板的配线基板的制造方法、具备所述配线基板的元件收纳用封装、具备所述元件收纳用封装的电子装置以及具备所述电子装置的电子设备及移动体。
上述目的通过下述的本发明达成。
本发明的配线基板的制造方法，其为制造具备贯通电极的配线基板的方法，其特征在于，具有：在形成有贯通孔的陶瓷基板的所述贯通孔内配置一个粒状导电体的工序；将含有玻璃粉末的组合物供给至所述贯通孔内的工序；以及加热所述组合物的工序。
由此，由于形成具备内部电阻小并且导电性高的粒状导电体及通气性低的玻璃制的密封部的导电路，因此，能够得到具有低电阻的贯通配线并且具有气密性的配线基板。
在本发明的配线基板的制造方法中，优选地，当将所述粒状导电体的最大直径设为d1、将所述贯通孔的最小直径设为d2时，d1/d2为0.8以上1以下。
由此，仅将一个粒状导电体配置于贯通孔内变得容易，同时，粒状导电体的上端部及下端部容易从所述密封部露出，因此，能够进一步提高贯通电极的导电性。并且，由于能够使粒状导电体和贯通孔的间隙的大小最佳化，因此，密封部的体积适于兼顾其机械强度和气密性。因此，能够进一步提高贯通孔的气密性。进一步，由于导电体和贯通孔的间隙被最佳化，密封部的制造过程中的毛细管现象的程度特别地增大，因此，能够更为确实地堵塞残留于贯通孔内的通气路径，能够特别地提高贯通孔的气密性。
在本发明的配线基板的制造方法中，优选地，当将所述粒状导电体的最大直径设为d1、将所述贯通孔的最小长度设为L时，d1/L为0.8以上1以下。
由此，粒状导电体从陶瓷基板的上面或下面突出的概率降低，因此，配线基板表面的平坦性变高，以例如与贯通电极连续的方式形成其他的电极变得容易。
在本发明的配线基板的制造方法中，优选地，当将所述贯通孔的体积设为V1、将所述粒状导电体的体积设为V2时，供给至所述贯通孔内的所述组合物的体积小于V1﹣V2。
由此，粒状导电体的上端部及下端部易于从密封部露出，以例如与贯通电极连续的方式形成其他的电极时，能够进一步提高贯通电极和其他电极的导电性。
在本发明的配线基板的制造方法中，优选地，所述玻璃粉末的构成材料为包含B2O3及SiO2的玻璃材料。
由此，这种玻璃材料是与金属材料或陶瓷材料的密接性比较高并且通气性低的材料。因此，通过使用含有这种玻璃材料的组合物，能够得到气密性高的配线基板。并且，由于熔融时具有充分的流动性，因此，容易产 生毛细管现象带来的足够的驱动力，能够确实地闭塞残留于贯通孔内的通气路径，有利于气密性的提升。
在本发明的配线基板的制造方法中，优选地，当将所述玻璃粉末的平均粒径设为d3、将所述贯通孔的最小直径设为d2时，d3/d2为0.005以上0.02以下。
由此，适当数量的玻璃粉末能够进入贯通孔内。因此，当含有玻璃粉末的组合物被加热时，该组合物和玻璃粉末的熔融物通过粒状导电体和贯通孔的间隙而容易渗透，以毛细管现象为驱动力的通气路径的闭塞更为显著。
在本发明的配线基板的制造方法中，优选：所述玻璃粉末的热膨胀系数为2×10-6/℃以上15×10-6/℃以下，所述粒状导电体的热膨胀系数为4×10-6/℃以上20×10-6/℃以下。
由此，即使在配线基板上产生温度变化，在粒状导电体和贯通孔之间也难以产生间隙。因此，能够抑制温度变化导致的配线基板的气密性的下降。
在本发明的配线基板的制造方法中，优选地，所述粒状导电体的构成材料为Fe-Ni-Co合金或者Fe-Ni合金。
由于这些合金的热膨胀系数与陶瓷材料特别接近，因此，在粒状导电体和贯通孔之间特别地难以产生间隙。
本发明的配线基板，其特征在于，具有：陶瓷基板、贯通所述陶瓷基板的贯通孔、设置于所述贯通孔内的一个粒状导电体以及密封所述贯通孔的密封部，所述密封部为由玻璃材料构成的环状的部位，以所述粒状导电体的一部分露出的方式设置于所述粒状导电体和所述贯通孔的内表面之间。
由此，能够得到具有低电阻的贯通配线并且具有气密性的配线基板。
在本发明的配线基板中，优选地，进一步具有环状的凹部，所述环状的凹部包围所述粒状导电体的所述一部分，并且在所述陶瓷基板的厚度方向上与所述粒状导电体的一部分相比更为凹陷。
由此，以与粒状导电体电连接的方式形成连接电极时，连接电极以进入以包围粒状导电体的一部分的周围的方式而设置的环状的凹部之中，从而，发挥连接电极抓握粒状导电体的一部分的作用，能够进一步提高粒状导电体和连接电极的密接性。
在本发明的配线基板中，优选地，所述密封部及所述粒状导电体分别在所述凹部的内表面露出。
由此，以进入凹部的方式而形成连接电极时，连接电极与密封部和粒状导电体的双方接触，因此，即使例如粒状导电体由于温度等的影响而膨胀或收缩，应力也难以集中于特定的地方，能够抑制粒状导电体和连接电极的连接状态被解除的情况。
本发明的元件收纳用封装，其特征在于，具备本发明的配线基板。
由此，能够得到具有低电阻的贯通配线并且具有气密性的可靠性高的元件收纳用封装。
本发明的电子设备，其特征在于，具备：本发明的元件收纳用封装、收纳于所述元件收纳用封装内的元件、对所述元件收纳用封装所具备的配线基板和所述元件进行电连接的电配线。
由此，能够得到具有低电阻的贯通配线并且在具有气密性的空间内收纳元件的可靠性高的电子设备。
在本发明的电子设备中，所述元件优选为振动片。
由此，能够得到具有低电阻的贯通配线并且具备具有气密性的配线基板的可靠性高的振子。
本发明的电子设备，其特征在于，具备本发明的电子装置。
由此，能够得到可靠性高的电子设备。
本发明的移动体，其特征在于，具备本发明的电子装置。
由此，能够得到可靠性高的移动体。
附图说明
图1为示出使用本发明的电子装置的实施方式的振子的俯视图。
图2为图1中的A-A线截面图。
图3的(a)、图3的(b)为图1所示的振子所具有的振动片的俯视图。
图4为图2所示的振子所包括的本发明的配线基板的实施方式的部分放大图。
图5的(a)、图5的(b)、图5的(c)为用于说明包括本发明的配线基板的制造方法的实施方式的振子的制造方法的图(截面图)。
图6的(d)、图6的(e)、图6的(f)为用于说明包括本发明的配线基板的制造方法的实施方式的振子的制造方法的图(截面图)。
图7的(g)、图7的(h)、图7的(i)为用于说明包括本发明的配线基板的制造方法的实施方式的振子的制造方法的图(截面图)。
图8的(j)、图8的(k)、图8的(m)为用于说明包括本发明的配线基板的制造方法的实施方式的振子的制造方法的图(截面图)。
图9的(a)为用扫描型电子显微镜观察图2所示的振子所包括的基底(相当于本发明的配线基板的第一实施方式)的样品截面的观察图像的一例，图9的(b)为示意性示出从图9的(a)所示的观察图像读取的各部的图。
图10为示出使用本发明的电子设备的第二实施方式的半导体装置的截面图。
图11为示出使用具备本发明的电子装置的电子设备的便携型(或者笔记本型)的个人电脑的构成的立体图。
图12为示出使用具备本发明的电子装置的电子设备的移动电话(也包括PHS)的构成的立体图。
图13为示出使用具备本发明的电子装置的电子设备的数字照相机的构成的立体图。
图14为概略性示出作为本发明的移动体的一例的汽车的立体图。
符号说明
1、振子                3、半导体装置
100、显示部            11、封装
120、基底              121、贯通孔
122、贯通孔            125、陶瓷基板
130、盖                131、凹部
133、基部              134、侧壁
141、连接电极          142、外部安装电极
143、贯通电极          143a、上端部
143b、下端部           144、密封部
1441、倾斜面           145、粒状导电体
1451、上端部           146、玻璃浆料
147、刮板              148、导电浆料
149、凹部              151、连接电极
152、外部安装电极      153、贯通电极
161、导电性粘接剂      162、导电性粘接剂
180、焊料              190、振动片
191、压电基板          193、电极层
193a、激振电极         193b、焊盘
193c、配线             195、电极层
195a、激振电极         195b、焊盘
195c、配线             21、掩模
22、掩模               390、半导体元件
391、元件主体          392、衬垫
395、焊线              1100、个人电脑
1102、键盘             1104、主体部
1106、显示单元         1200、移动电话
1202、操作按钮         1204、听筒口
1206、话筒口           1300、数字照相机
1302、外壳             1304、光接收单元
1306、快门按钮         1308、存储器
1312、影像信号输出端子 1314、输入输出端子
1430、电视监视器       144、个人电脑
1500、汽车             S、收纳空间。
具体实施方式
以下，基于附图所示的优选实施方式，对于本发明的配线基板的制造方法、配线基板、元件收纳用封装、电子装置、电子设备及移动体进行详细说明。
[电子装置、元件收纳用封装及配线基板]
〈第一实施方式〉
首先，对于本发明的电子装置的第一实施方式、本发明的元件收纳用封装的第一实施方式及本发明的配线基板的第一实施方式进行说明。
图1为示出使用本发明的电子设备的第一实施方式的振子的俯视图，图2为图1中的A-A线截面图，图3的(a)、图3的(b)为图1所示的振子所具有的振动片的俯视图。此外，在以下的说明中，以图2中的上侧为“上”、以下侧为“下”进行说明。
如图1、2所示，振子1，具有：封装110(本发明的元件收纳用封装的第一实施方式)、收容于封装110内的振动片190。
(振动片)
如图3的(a)、图3的(b)所示，振动片190具有：形成俯视形状为长方形(矩形)的板状的压电基板(振动基板)191、形成于压电基板191的表面的具有导电性的一对电极层193、195。此外，图3的(a)为从上方观察振动片190的上面的俯视图，图3的(b)为从上方透视振动片190的下面时的透过图(俯视图)。
压电基板191为主要进行厚度滑移振动的水晶坯。
在本实施方式中，使用通过被称为AT切割的切割角切出的水晶坯作为压电基板191。此外，所谓AT切割是指：使包括作为水晶的结晶轴的x轴和z轴的平面(Y平面)围绕x轴从z轴开始沿逆时针方向旋转约35度15分而得到主平面(包含x轴和Z’轴的主平面)，以具有上述主平面的方式而进行的切割。
此外，压电基板191，其长度方向与作为水晶的结晶轴的x轴一致。
电极层193具有：形成于压电基板191的上表面的激振电极193a、形成于压电基板191的下表面的焊盘193b、电连接激振电极193a和焊盘193b的配线193c。
另一方面，电极层195具有：形成于压电基板191的下表面的激振电极195a、形成于压电基板191的下表面的焊盘195b、电连接激振电极195a和焊盘195b的配线195c。
激振电极193a及激振电极195a，经由压电基板191而彼此对向地设置，形成彼此几乎相同的形状。也就是说，当俯视压电基板191时，激振电极193a及激振电极195a形成为：位于相互重合的位置，并且，彼此的轮廓几乎一致。
此外，焊盘193b、195b，彼此分离地形成于压电基板191的下表面的图3的(b)中右侧的端部。
此外，在上述说明中，以AT切割的水晶坯为例进行了说明，但该切割角没有特别的限定，可以为Z切割或BT切割等。此外，压电基板191的形状也没有特别的限定，可以为二脚音叉、H型音叉、三脚音叉、梳齿型、正交型、角柱型等的形状。
此外，压电基板191的构成材料，也不限于水晶，可以为其他的压电材料或硅等。
此外，振子1除了作为定时源使用之外，也可以作为检测压力、加速度、角速度等的物理量的传感器使用。
(封装)
如图1及图2所示，封装110具有：板状的基底120、具有向下方开口的凹部131的盖130(盖体)。在这样的封装110中，凹部131被基底120闭塞，由此划分的凹部131的内侧空间，可以作为收纳前述振动片190的收纳空间S使用。此外，在图1中，切缺盖130的一部分而图示。
基底120具有：形成有在厚度方向上贯通的一对贯通孔121、122的陶瓷基板125、设置于贯通孔121、122内的贯通电极143、153。该基底120为本发明的配线基板的实施方式的一例。
作为陶瓷基板125的构成材料，例如可以例举：铝、二氧化硅、二氧化钛、二氧化锆等的氧化物类陶瓷；氮化硅、氮化铝、氮化钛等的氮化物类陶瓷；碳化硅等的碳化物类陶瓷等的各种陶瓷等。
此外，一对连接电极141、151设置于基底120的上表面。另一方面，一对外部安装电极142、152形成于基底120的下表面。
如前所述，贯通电极(贯通配线)143设置于贯通孔121内，并且，贯通电极(贯通配线)153设置于贯通孔122内。连接电极141和外部安装电极142经由贯通电极143而电连接，连接电极151和外部安装电极152经由贯通电极153而电连接。 
作为连接电极141、151、外部安装电极142、152及贯通电极143、153的构成材料，没有特别的限定，例如可以例举：金(Au)、铂(Pt)、铝(Al)、银(Ag)、铬(Cr)、镍(Ni)、铜(Cu)、钼(Mo)、铌(Nb)、钨(W)、铁(Fe)、钛(Ti)、钴(Co)、锌(Zn)、锆(Zr)等的金属元素的单体或者包含这些金属元素的合金或复合体等。
此外，有关贯通电极143、153将于后详述。
此外，未图示的框状的金属层(metalized layer)设置于基底120的上表面的外缘部。该金属层提高了基底120和后述的焊料180的密接性。由此，能够提高通过焊料180的基底120和盖130的接合强度。
作为金属层的构成材料，只要是能够提高与焊料180的密接性的材料，没有特别的限定，例如可以例举作为连接电极141、151等的构成材料而例举的金属材料。
盖130具有：板状的基部133、设置于基部133的下表面的框状的侧壁134，由此，形成前述的凹部131。该盖130例如通过将金属平板加工为箱状而构成。
作为盖130的构成材料，没有特别的限定，可以为陶瓷材料或玻璃材料，优选为与基底120的构成材料的线膨胀系数近似的金属材料。因此，在基底120为陶瓷基板的情况下，作为盖130的构成材料，优选使用科伐合金(kovar)等的Fe-Ni-Co合金、镍基合金(Alloy42)等的Fe-Ni合金等的合金。
此外，在盖130的侧壁134的下表面，根据需要也可以设置未图示的框状的金属层。该金属层用于提高盖130和后述的焊料180的密接性，作为其构成材料，例如可以例举作为连接电极141、151等的构成材料而例举的金属材料。
作为将盖130接合于基底120的方法，没有特别的限定，例如，可以例举如下方法：在将盖130载置于基底120上的状态下，使激光照射于盖130的缘部，通过加热、熔融焊料180而使焊料180浸透于盖130和基底120之间。
作为焊料180，没有特别的限定，例如可以使用金焊料、银焊料等，优选使用银焊料。此外，焊料180的熔点没有特别的限定，例如优选800℃以上1000℃以下的程度。
前述的振动片190收纳于上述的封装110的收纳空间S。收纳于收纳空间S的振动片190，经由一对导电性粘接剂161、162而单侧支撑于基底120。
导电性粘接剂161以与连接电极141和焊盘193b接触的方式而设置，由此，电连接连接电极141和焊盘193b。同样地，导电性粘接剂162以与连接电极151和焊盘195b接触的方式而设置，由此，电连接连接电极151和焊盘195b。也就是说，这些导电性粘接剂161、162承担形成于封装110内的电配线的一部分。
此外，导电性粘接剂161、162也可以分别通过导电性金属材料代替。作为导电性金属材料，没有特别的限定，例如可以例举作为连接电极141、151等的构成材料而例举的金属材料。
此外，导电性粘接剂161、162，例如也可以由焊线等代替。
在此，对于贯通电极143、153进行详述。此外，由于贯通电极143和贯通电极153的构成彼此相同，因此，在以下的说明中对于贯通电极143进行说明，省略对于贯通电极153的说明。
图4为图2所示的振子所包括的基底(本发明的配线基板的第一实施方式)的部分放大图。此外，在图4中，省略连接电极141或外部安装电极142等的图示。此外，在以下的说明中，以图4中的上侧为“上”、以下侧为“下”进行说明。
贯通电极143通过粒状的导电体构成。并且，密封部144填充于贯通电极143和贯通孔121的内表面的间隙(粒状的导电体和基底120之间)。构成贯通电极143的粒状的导电体，通过密封部144而固定于贯通孔121，同时，贯通孔121的两个开口间被气密密封。
另一方面，密封部144并非覆盖构成贯通电极143的粒状的导电体的整面，而是以贯通电极143的上端部143a和下端部143b分别露出的方式构成。因此，在贯通电极143的上端部143a和下端部143b之间，能够实现导通。
此外，贯通电极143、153分别通过一个粒状的导电体构成。粒状的导电体，由于为通过前述的金属材料构成的块(bulk)体，因此，内部电阻小，导电性非常高。通过这样的块状的金属构成贯通电极143、153，其结果是，贯通电极143、153成为电阻非常低的电极。其结果是，振子1兼顾了优异的频率特性和低耗电。
以上，对于使用本发明的配线基板的第一实施方式的基底120、及包括其的封装110进行了说明，本发明的配线基板的实施方式不限于上述，例如也能够适用于形成有电路的电路基板、插入式基板等。
[振子的制造方法]
下面，对于振子1的制造方法进行说明。对于作为本发明的配线基板的制造方法的第一实施方式的基底120的制造方法一并进行说明。
图5～8为分别用于说明包括本发明的配线基板的制造方法的第一实施方式的振子的制造方法的图(截面图)。
振子1的制造方法具有：在形成有贯通孔121、122的陶瓷基板125的贯通孔121、122内，配置一个粒状导电体145的工序；将玻璃浆料146供给至贯通孔121、122内的工序；煅烧(加热)玻璃浆料146的工序；形成电极的工序；配置振动片190、配置盖130的工序。以下，依次对各工序进行说明。
[1]
首先，准备形成有贯通孔121、122的陶瓷基板125(参照图5的(a))。
贯通孔121、122，例如能够通过冲压加工或切削加工等的机械加工、激光加工、水喷流加工等而形成。
然后，如图5的(b)所示，在贯通孔121、122内各配置一个粒状导电体145。
配置粒状导电体145的方法没有特别的限定，例如可以采用如下的方法等：逐个把持粒状导电体145并放入贯通孔121、122内的方法；通过使多个粒状导电体145在陶瓷基板125上滚动而使粒状导电体145下落至贯通孔121、122的方法；从下方吸引贯通孔121、122而形成空气的流动，从而吸引放置于陶瓷基板125上的粒状导电体145的方法等。
[2]
下面，如图5的(c)所示，将掩模21配置于陶瓷基板125的上面。掩模21为具有与在后述的工序中涂布玻璃浆料146的区域对应的窗部的漏版掩模(stencil mask)。在这里，使用在对应于贯通孔121、122的位置具有窗部的掩模21。
下面，如图6的(d)所示，将玻璃浆料146置于掩模21上，通过刮板147将玻璃浆料146涂布开来。由此，玻璃浆料146进入贯通孔121、122内。此外，由于粒状导电体145被放入贯通孔121、122内，因此，玻 璃浆料146停留于贯通孔121、122内的粒状导电体145的上方。如此涂布的玻璃浆料146，其后由于煅烧而收缩。因此，本工序涂布的玻璃浆料146的涂布面积，根据最终的收缩率而适当设定。
玻璃浆料146的粘度没有特别的限定，优选在23℃时为10mPa·s以上10000mPa·s以下，更优选100mPa·s以上8000mPa·s以下。通过将玻璃浆料146的粘度设定于所述范围内，玻璃浆料146的润展性提高，能够使玻璃浆料146更确实地进入贯通孔121、122内。并且，由于确保了玻璃浆料146的流动性，因此，进入贯通孔121、122内的玻璃浆料146能够填充于一定大小的间隙。
此外，玻璃浆料146的粘度，根据JIS K 7117规定的布氏旋转粘度计(Brookfield rotating viscometer)的表观粘度的测量方法进行测量，使用A形粘度计，测量时的轴的旋转数为20次/分钟。
这种玻璃浆料146为含有玻璃粉末和有机粘合剂和使玻璃粉末和有机粘合剂溶解或者分散的分散剂的液状组合物。玻璃浆料146通过后续的烧成工序，分散剂挥发的同时有机粘合剂被除去，形成密封部144。
此外，作为玻璃浆料146(液状组合物)，除了上述物质，可以省略例如分散剂。这种情况下，通过适宜选择有机粘合剂的组成，能够使玻璃粉末分散于有机粘合剂中，因此，能够通过玻璃粉末和有机粘合剂调配玻璃浆料146。
此外，添加于玻璃浆料146中的玻璃粉末，不限于一种，可以为两种以上的混合。
作为有机粘合剂，例如可以使用乙基纤维素系树脂、丙烯酸系树脂、硝化纤维素系树脂。
此外，作为分散剂，例如可以例举二乙二醇丁醚醋酸酯(butyl carbitol acetate)、松油醇(terpineol)、丁基卡必醇(butyl carbitol)、甲苯(toluene)、二甲苯(xylene)等。
此外，代替玻璃浆料146，也可以直接使用玻璃粉末。虽然玻璃粉末本身不具有像玻璃浆料146那样的高流动性，但是具有源于粉末形状的一 定的流动性。因此，能够使玻璃粉末进入贯通孔121、122内。并且，通过后述的烧成，与玻璃浆料146同样地，能够产生玻璃粉末的熔融、固化，能够形成密封部144。
然后，使陶瓷基板125内外翻转，如图6的(e)所示，再次配置掩模21并将玻璃浆料146涂布开来。由此，玻璃浆料146停留于贯通孔121、122中的粒状导电体145的上方。其结果是，如图6的(f)所示，在粒状导电体145的上方和下方的双方，形成由玻璃浆料146构成的膜。
[3]
然后，烧成(加热)涂布有玻璃浆料146的陶瓷基板125。由此，玻璃浆料146中的有机粘合剂及分散剂被除去的同时，玻璃粒子彼此烧结，形成如图7的(g)所示的密封部144。此外，该“烧结”可以为固相烧结也可以为液相烧结。此外，也可以不为“烧结”，而为“熔融固化”，即，通过加热使玻璃粉末熔融，之后，熔融物固化，从而形成密封部144。
加热方法没有特别的限定，例如，除了通过加热器加热以外，也可以为利用激光等的加热。
此外，伴随着玻璃浆料146的烧成，产生体积收缩。因此，如图6的(f)所示，从贯通孔121、122露出的玻璃浆料146收纳于贯通孔121、122内的同时，粒状导电体145的上方及下方露出。此外，在烧成中，当玻璃浆料146被加热时，由于玻璃浆料146相对于贯通孔121、122的润湿性提高，因此，玻璃浆料146或者玻璃粉末的熔融物渗透于粒状导电体145和贯通孔121、122的间隙。该渗透现象以毛细管现象为驱动力而积极地进行。
进一步，粒状导电体145和贯通孔121、122的间隙，在图6的(f)中，越接近贯通孔121、122的长度方向的中点就变得越小(粒状导电体145为正圆球状，并且，粒状导电体145的直径和贯通孔121、122的长度相等的情况)，与此呼应，毛细管现象也越接近贯通孔121、122的长度方向的中点就变得越强。因此，当烧成玻璃浆料146时，玻璃浆料146或玻璃粉末的熔融物，以该贯通孔121、122的长度方向的中点为中心而聚 集。从而，随着烧成的进行，最初被玻璃浆料146的膜覆盖的粒状导电体145慢慢露出。其结果是，如图7的(g)所示，粒状导电体145的上端部和下端部露出的同时，其以外的部位被密封部144覆盖。
粒状导电体145如上所示被固定于贯通孔121、122，其结果是，粒状导电体145成为贯通电极143、153。从而，能够得到基底120(本发明的配线基板的第一实施方式)。此外，在基底120中，通过贯通电极143、153而能够实现厚度方向的通电，并且，通过密封部144而能够实现贯通孔121、122的气密密封。
[4]
然后，如图7的(h)所示，将掩模22配置于基底120的上面。掩模22为具有与在后述的工序中形成连接电极141、151的区域对应的窗部的漏版掩模。
下面，如图7的(h)所示，将导电浆料148置于掩模22上，通过刮板147将导电浆料148涂布开来。由此，导电浆料148的膜形成于贯通电极143、153的上方。此时，如前所述，贯通电极143、153的上端部及下端部分别从密封部144露出，因此，所形成的导电浆料148与贯通电极143、153接触。
这种导电浆料148为含有导电性材料的粉末和有机粘合剂和使导电性材料的粉末和有机粘合剂溶解或者分散的分散剂的液状组合物。导电浆料148，通过后续的烧成工序，分散剂挥发的同时有机粘合剂被除去，形成导电膜。
然后，使基底120内外翻转，如图7的(i)所示，再次配置掩模22并将导电浆料148涂布开来。由此，导电浆料148的膜形成于贯通电极143、153的上方。
然后，烧成(加热)形成有导电浆料148的膜的陶瓷基板125。由此，导电浆料148中的有机粘合剂及分散剂被除去的同时，玻璃粒子彼此烧结，如图8的(j)所示，形成连接电极141、151以及外部安装电极142、152。
此外，连接电极141、151及外部安装电极142、152的形成方法，不限于上述的方法。例如，也可以通过电解电镀法、无电解电镀法等各种电镀法、真空蒸镀法、溅射法等各种蒸镀法形成。
[5]
将导电性粘接剂161、162载置于连接电极141、151上。接着，如图8的(k)所示，将振动片190载置于导电性粘接剂161、162上。
然后，在基底120上形成未图示的金属层。同样地，在盖130的侧壁134的下端面也形成未图示的金属层。此外，这些金属层也可以在本工序之前形成。此外，金属层可以根据需要设置，在盖130的构成材料为金属材料的情况下，也可以省略。
然后，将盖130配置与基底120上，通过焊料180将基底120和盖130焊接。由此，盖130的凹部131内被密封，与外部隔离。由此，得到振子1。此外，这时通过使惰性气体充满作业环境或将作业环境置于减压下，能够将收纳空间S保持为惰性气体填充状态或减压状态。其结果是，能够抑制振动片190的老化劣化。
如此制造的振子1，如前所述，由于通过块状的金属构成贯通电极143、153，因此，能够充分地降低贯通电极143、153的电阻。因此，在振子1中，能够兼顾优异的频率特性和低耗电。
此外，密封部144，由于在其制造过程中利用毛细管现象，因此，能够自然地渗透至细小的间隙。因此，成为通气路径的间隙被密封部144确实地闭塞，能够特别地提高封装110的气密性。并且，由于密封部144通过通气性比有机材料低的玻璃材料构成，因此，封装110的气密性进一步提高。
进一步，通过利用毛细管现象，玻璃浆料146的膜在烧成前和烧成后的体积变化变大。因此，在涂布玻璃浆料146时，即使以覆盖粒状导电体145的方式大概地涂布，其后，通过烧成也能够使玻璃浆料146确实地收缩，因此，能够使粒状导电体145的上端部和下端部易于露出。因此，无需经过追加的工序等而能够形成作为粒状导电体145的接点的部位。
从而，本实施方式涉及的振子1，频率特性难以发生经时性的变化，能够实现稳定的输出。并且，通过本发明的配线基板的制造方法，能够高效地制造振子1。
在此，在振子1中为了兼顾上述的厚度方向的导电性和气密性，优选在基底120中使粒状导电体145的外径和贯通孔121、122的内径等最佳化。
具体而言，如图4所示，当将粒状导电体145的最大直径设为d1、将贯通孔121、122的最小直径设为d2时，优选d1/d2为0.8以上1以下，更优选为0.85以上0.97以下。通过将d1/d2设定于所述范围内，仅将一个粒状导电体145配置于贯通孔121、122内变得容易，同时，由于粒状导电体145的上端部及下端部易于从密封部144露出，因此，能够进一步提高贯通电极143、153的导电性。并且，由于能够使粒状导电体145和贯通孔121、122的间隙的大小最佳化，因此，密封部144的体积适于兼顾其机械强度和气密性。因此，能够进一步提高贯通孔121、122的气密性。进一步，由于粒状导电体145和贯通孔121、122的间隙被最佳化，密封部144的制造过程中的毛细管现象的程度特别地增大，因此，能够更为确实地堵塞残留于贯通孔121、122内的通气路径，能够特别地提高贯通孔121、122的气密性。
此外，当d1/d2低于所述下限值时，与贯通孔121、122的内径相比，粒状导电体145的外径变得过小，因此，粒状导电体145的上端部及下端部难以从密封部144露出，连接电极141、151和粒状导电体145的导电性或外部安装电极142、152和粒状导电体145的导电性有可能下降。另一方面，当d1/d2高于所述上限值时，与贯通孔121、122的内径相比，粒状导电体145的外径变得过大，粒状导电体145有可能不能进入贯通孔121、122内。
此外，所谓粒状导电体145的最大直径，是指一个粒状导电体145中能够取得的最大的直径，作为投影像中的最大长度而求得。
此外，所谓贯通孔121、122的最小直径，是指将各贯通孔121、122以正交于其轴线的面截断时，在截面中能够取得的最小的内径。
当将粒状导电体145的最大直径设为d1、将贯通孔121、122的最小长度设为L时，d1/L优选为0.8以上1以下，更优选为0.85以上0.97以下。通过将d1/L设定于上述范围内，粒状导电体145从陶瓷基板125的上面或下面突出的概率变低，因此，基板的表面的平坦性变高，易于形成连接电极141、151和外部安装电极142、152。
当d1/L低于上述下限值时，与贯通孔121、122的长度相比，粒状导电体145的外径变得过小，粒状导电体145的上端部及下端部难以从密封部144露出，连接电极141、151和粒状导电体145的导电性或外部安装电极142、152和粒状导电体145的导电性有可能下降。另一方面，当d1/L高于上述上限值时，与贯通孔121、122的长度相比，粒状导电体145的外径变得过大，粒状导电体145有可能从贯通孔121、122露出。
此外，所谓贯通孔121、122的最小长度，是指各贯通孔121、122能够取得的最小的长度。
并且，粒状导电体145的最大直径d1，当然地根据贯通孔121、122的最小直径d2设定，还根据最小长度L而适当设定，优选20μm以上2000μm以下，更优选50μm以上1000μm以下。
当将贯通孔121、122的体积设为V1、将粒状导电体145的体积设为V2时，供给至贯通孔121、122内的玻璃浆料146的体积，优选小于V1﹣V2，更优选小于0.9×(V1﹣V2)。通过将玻璃浆料146的体积设定与前述范围内，粒状导电体145的上端部及下端部易于从密封部144露出，能够更加提高连接电极141、151和粒状导电体145的导电性或外部安装电极142、152和粒状导电体145的导电性。
此外，玻璃浆料146所包含的玻璃粉末，其构成材料只要为作为玻璃材料的粉末，可以为任何物质，优选为包含B2O3及SiO2的玻璃材料，特别是二氧化硅玻璃、硼硅酸盐玻璃及磷酸锌玻璃中的任一种更为优选，硼硅酸盐玻璃更进一步优选。这种玻璃材料，与金属材料或陶瓷材料的密接 性比较高，并且，通气性低。因此，通过使用包含这种玻璃材料的玻璃浆料146，能够得到气密性高的封装110。此外，由于熔融时具有流动性，易于产生毛细管现象带来的充分的驱动力，能够更为确实地闭塞残留于贯通孔121、122内的通气路径。
此外，玻璃粉末中可以包含ZnO、PbO、Li2O、Na2O、K2O、MgO、CaO、SrO、BaO、Bi2O3、Al2O3、Gd2O3、Y2O3、La2O3、Yb2O3等。
当将玻璃基底146所包含的玻璃粉末的平均粒径设为d3、将贯通孔121、122的最小直径设为d2时，d3/d2为0.005以上0.02以下，更优选为0.007以上0.015以下。通过将d3/d2设定于上述范围内，适当数量的玻璃粉末能够进入贯通孔121、122内。因此，当煅烧玻璃浆料146时，玻璃浆料146和玻璃粉末的熔融物通过粒状导电体145和贯通孔121、122的间隙而容易渗透，以毛细管现象为驱动力的通气路径的闭塞更为显著。
此外，玻璃粉末的平均粒径，通过观察100个玻璃粒子的投影像，通过与该投影像具有相同面积的圆的直径(相当于投影面积圆的直径)的平均值而求得。
此外，玻璃浆料146所包含的玻璃粉末(密封部144)的热膨胀系数优选为2×10-6/℃以上15×10-6/℃以下，粒状导电体145(贯通电极143、153)的热膨胀系数优选为4×10-6/℃以上20×10-6/℃以下。通过将玻璃粉末或粒状导电体145的热膨胀系数分别设定于上述范围内，即使在基底120上产生温度变化，在粒状导电体145和贯通孔121、122之间也难以产生间隙。由此，能够抑制温度变化导致的封装110的气密性的下降。
此外，该热膨胀系数为温度从30℃至300℃的范围内的数值。
此外，玻璃粉末的平均粒径d3优选为0.1μm以上20μm以下，更优选为0.3μm以上10μm以下。当玻璃粉末的平均粒径d3低于上述下限值时，玻璃粉末易于凝集而难以进入细小的间隙，当然情况也根据玻璃粉末的构成材料或间隙的大小的不同而不同。另一方面，当玻璃粉末的平均粒径d3高于上述上限值时，玻璃粉末难以进入间隙，当然情况也根据玻璃粉末的构成材料或间隙的大小的不同而不同。
此外，玻璃粉末的玻璃转移点，没有特别的限定，优选为250℃以上570℃以下，更优选为300℃以上500℃以下。
进一步，玻璃粉末的软化点也没有特别的限定，优选为300℃以上650℃以下，更优选为330℃以上600℃以下。
玻璃粉末的热特性在上述范围的话，玻璃熔融时具有充分的流动性，同时，在加热时能够抑制对于粒状导电体145或陶瓷材料的热影响，因此，从兼顾贯通电极143、153的导电性和气密性的观点来看是有效的。
此外，优先考虑导电性的情况下，例如将前述的连接电极141、151等的构成材料用于粒状导电体145的构成材料，另一方面，考虑与陶瓷基板125的热膨胀差的情况下，优选使用Fe-Ni-Co系合金或者Fe-Ni系合金。由于这些合金的热膨胀系数与陶瓷材料特别接近，因此，在粒状导电体145和贯通孔121、122之间特别地难以产生间隙。因此，例如即使在热冲击施加于振子1的情况下，也能够继续维持贯通电极143、153的导电性和气密性。其结果是，能够得到即使在严苛的环境下也具有高可靠性的振子1。
此外，可以由非导电性的材料构成粒状导电体145的内部的一部分。作为非导电性的材料，可以例举陶瓷材料、玻璃材料、有机材料、非导电性金属材料等。
此外，可以通过导电性的材料覆盖粒状导电体145的表面。作为该导电性的材料，可以例举前述的连接电极141、151等的构成材料。此外，作为该导电性的材料，通过使用耐候性优异的材料，能够几乎不降低粒状导电体145的导电性而提高耐候性。作为耐候性优异的材料，例如可以例举金、铂、钛、铝、镁等的单体或者包含其的化合物或混合物。
此外，粒状导电体145的形状，只要为粒状，不一定为正圆球状。例如，可以为旋转椭圆体那样的球状，或者为将梯形绕将其上底及下底垂直二等分的轴线旋转而成的梯形旋转体，或者为圆柱、角柱那样的柱状体，或者为圆锥、角锥那样的锥体，或者为各种多面体，可以为任意的异形体。但是，考虑到毛细管现象发生的容易性、依存于粒状导电体145的形状的 密封部144的形状、向贯通孔121、122配置粒状导电体145的容易性等，优选为球状，更优选为近似正圆球状的形状。特别是，当玻璃粉末烧结或熔融固化时会伴随体积收缩，此时，以向发生毛细管现象的区域聚集的方式而收缩。并且，由于粒状导电体145形成球状，因此，填充有玻璃粉末的粒状导电体145和贯通孔121、122的内壁的间隙的横截面积，必然地朝向发生该毛细管现象的区域逐渐变小。因此，熔融的玻璃粉末容易从间隙的内部顺次地被填充，能够形成气密性特别优异的密封部144。
此外，密封部144根据贯通孔121、122或粒状导电体145的形状而适宜设定，没有特别的限定，优选形成环状，更优选形成圆环状。当密封部144形成上述形状时，在填埋贯通孔121、122和粒状导电体145的间隙的同时，使粒状导电体145的上端部和下端部易于露出。因此，贯通电极143、153能够更加确实地兼顾导电性和气密性。
此外，在密封部144形成环状的情况下，其轴方向的两端位于贯通孔121、122的两开口部。
图9的(a)为用扫描型电子显微镜观察图2所示的振子所包括的基底(相当于本发明的配线基板的第一实施方式)的样品截面的观察图像的一例，图9的(b)为示意性示出从图9的(a)所示的观察图像读取的各部的图。
如图9的(a)、图9的(b)所示，密封部144以填埋贯通孔121和粒状导电体145的间隙的方式而设置，形成轴方向(图9的(a)、图9的(b)的上下方向)长的环状(筒状)。
此外，粒状导电体145被密封部144包围的同时，其上端部(一部分)1451从密封部144露出。
进一步，在图9的(a)、图9的(b)的密封部144中，其上端成为连接陶瓷基板125的上面和粒状导电体145的表面的倾斜面1441。并且，该倾斜面1441和粒状导电体145的表面的连接处，相比粒状导电体145的上端，位于其下方。粒状导电体145中的位于该连接处上方的部分，相当于前述的从密封部144露出的上端部1451。
在此，图9的(a)、图9的(b)所示的密封部144的倾斜面1441，以从陶瓷基板125的上面朝向粒状导电体145的上端部1451下降的方式而构成。因此，在贯通孔121的内表面和粒状导电体145的间隙，形成有通过倾斜面1441和上端部1451而成形的环状的凹部149。换言之，该环状的凹部149以包围粒状导电体145的上端部1451的方式而设置，在陶瓷基板125的厚度方向上与粒状导电体145的上端部1451相比更为凹陷。
通过设置这样的环状的凹部149，例如，如图2所示，以与贯通电极143(粒状导电体145)电连接的方式而形成连接电极141或外部安装电极142时，能够进一步提高贯通电极143和连接电极141及外部安装电极142的密接性。由此，能够实现贯通电极143和连接电极141及外部安装电极142的连接电阻的减少，能够进一步提高基底120的导电性。此外，考虑这种效果的原因在于，以包围粒状导电体145的上端部1451的周围的方式设置环状的凹部149，连接电极141或外部安装电极142进入其中，从而，连接电极141或外部安装电极142发挥抓握粒状导电体145的上端部1451的作用。特别是在形成连接电极141或外部安装电极142时伴随材料的体积收缩的情况下，该抓握作用更强地发挥，有利于密接性的提升。并且，在环状的凹部149和连接电极141或外部安装电极142之间，产生所谓的锚栓效果，密接力增加。
进一步，密封部144的倾斜面1441和粒状导电体145的上端部1451露出环状的凹部149。因此，当连接电极141和外部安装电极142进入凹部149时，连接电极141或外部安装电极142与倾斜面1441和上端部1451的双方接触。因此，例如即使粒状导电体145由于温度等的影响而膨胀或收缩，应力也难以集中于特定的地方，能够抑制粒状导电体145和连接电极141及外部安装电极142的接触状态被解除。
此外，倾斜面1441在形成密封部144时，如果利用构成材料的收缩则能够容易地形成。在通过这样的工序形成的情况下，倾斜面1441易于成为所谓倒角面的向图9的(a)、图9的(b)的下方凸出的弯曲曲面。具有这样的曲面的倾斜面1441，与向图9的(a)、图9的(b)的上方凸出的弯曲曲面相比，能够增大凹部149的底部的体积。因此，能够增大进 入凹部149的连接电极141或外部安装电极142的体积，能够进一步增强通过连接电极141或外部安装电极142抓握粒状导电体145的上端部1451的作用。
该凹部149的深度，没有特别的限定，当将从粒状导电体145的上端部1451的顶部至凹部149的最深部的距离设为D时，D/d1优选为0.02以上0.3以下，更优选为0.05以上0.25以下。通过将凹部149的深度设定为上述范围内，连接电极141或外部安装电极142抓握粒状导电体145的上端部1451所需要的足够的深度得以确保，同时，密封部144的厚度也得以确保，能够确保足够的气密性。因此，当凹部149的深度低于上述下限值时，由于无法充分宽裕地确保连接电极141或外部安装电极142与粒状导电体145的上端部1451的接触范围，因此，密接力会由于粒状导电体145的大小情况的不同而下降，有可能不能充分地提高导电性。另一方面，当凹部149的深度高于上述上限值时，由于密封部144的厚度相应地变薄，因此，根据贯通孔121的内表面和粒状导电体145的间隙的大小情况的不同，有可能不能充分地提高基底120的气密性。
〈第二实施方式〉
下面，对于本发明的电子设备的第二实施方式、本发明的元件收纳用封装的第二实施方式及本发明的配线基板的第二实施方式进行说明。
图10为示出使用本发明的电子设备的第二实施方式的半导体装置的截面图。此外，在以下的说明中，以图10的上方为“上”，以图10的下方为“下”。
以下，对于第二实施方式进行说明，在以下的说明中，以与第一实施方式的不同点为中心进行说明，对于同样的事项省略其说明。并且，在图中，对于与前述实施方式相同的事项，赋予相同符号。
如图10所示，半导体装置3具有：封装110(本发明的元件收纳用封装的第二实施方式)、收容于封装110内的半导体元件390。
半导体元件390为例如由硅、碳化硅、氮化镓、砷化镓等各种半导体材料构成的元件，可以为任意的元件。例如，既可以为集成电路元件(IC)、 大规模集成电路元件(LSI)、电荷耦合器件(CCD)等有源元件，也可以为电阻或电容器等的无源元件。此外，在一个封装110内可以混载多个半导体元件390或一个半导体元件390和其他元件。
这种半导体元件390，特别在组装入高频电路时，具有容易受到水分或异物等的影响的倾向。因此，通过将半导体元件390收容于气密性高的封装110内，能够实现半导体装置3的可靠性的提高。
这样的半导体元件390具备：元件主体391、设置于元件主体391的上面的两个衬垫392、392。
封装110与第一实施方式同样地，具有基底120和盖130。并且，基底120具有：陶瓷基板125、贯通电极143、153、连接电极141、151、外部安装电极142、152。
并且，半导体元件390的两个衬垫392、392和连接电极141、151分别经由焊线395而电连接。
通过这样的半导体元件390，也能够取得与第一实施方式涉及的振子1同样的作用、效果。也就是说，基底120的贯通配线的导电性高，并且气密性高。因此，根据本发明的配线基板的制造方法，能够得到可靠性高的封装110及半导体装置3。
[电子装置]
下面，基于附图11～13，详细说明具备本发明的电子装置的电子设备(本发明的电子设备)。
图11为示出使用具备本发明的电子装置的电子设备的便携型(或者笔记本型)的个人电脑的构成的立体图。在该图中，个人电脑1100由具备键盘1102的主体部1104、具备显示部100的显示单元1106构成，显示单元1106经由铰链构造部而能够旋转地支撑于主体部1104。在这种个人电脑1100中，内置有作为滤波器、共振器、基准时钟等而发挥功能的振子1。
图12为示出使用具备本发明的电子装置的电子设备的移动电话(也包含PHS)的构成的立体图。在该图中，移动电话1200具备多个操作按 钮1202、听筒口1204及话筒口1206，在操作按钮1202和听筒口1204之间配置有显示部100。在这种移动电话1200中内置有作为滤波器、共振器等而发挥功能的振子1。
图13为示出使用具备本发明的电子装置的电子设备的数字照相机的构成的立体图。此外，在该图中，简易地示出与外部设备的连接。这里，通常的照相机通过被拍摄体的光像使银盐照片胶片感光，与此对比，数字照相机1300，通过CCD(电荷耦合设备(Charge Coupled Device))等的拍摄元件对被拍摄体的光像进行光电转换而生成拍摄信号(图像信号)。
数字照相机1300的构成为，在数字照相机1300中的外壳(机身)1302的背面设置有显示部，基于CCD生成的拍摄信号进行显示。显示部作为将被拍摄体作为电子图像显示的取景器而发挥作用。此外，在外壳1302的正面侧(图中里面侧)，设置有包括光学透镜(拍摄光学系统)或CCD等的光接收单元1304。
拍摄者确认显示部所显示的被拍摄体图像，当按下快门按钮1306时，该时刻的CCD的拍摄信号，被传送/容纳于存储器1308。并且，在该数字照相机1300中，影像信号输出端子1312、数据通信用的输入输出端子1314，设置于外壳1302的侧面。此外，如图所示，电视监视器1430、个人电脑1440分别根据需要而连接于影像信号输出端子1312、数据通信用的输入输出端子1314。进一步，通过规定的操作，容纳于存储器1308的拍摄信号输出至电视监视器1430或个人电脑1440。作为滤波器、共振器等发挥作用的振子1内置于该数字照相机1300。
此外，具备本发明的电子装置的电子设备，除了图11的个人电脑(便携型个人电脑)、图12的移动电话、图13的数字照相机之外，还可以适用于例如喷墨式排出装置(例如，喷墨打印机)、手提型个人电脑、电视、摄像机、磁带录像机、汽车导航系统、寻呼机、电子记事本(也包含带有通信功能的)、电子词典、计算器、电子游戏机、文字处理器、工作站、可视电话、防盗用电视监视器、电子望远镜、POS终端、医疗器械(例如，电子温度计、血压计、血糖仪、心电图测量装置、超声波诊断仪、电子内 窥镜)、探鱼器、各种测量设备、仪器仪表(例如，车辆、航空器、船舶的计量仪器)、飞行模拟器等。
[移动体]
下面，对于具备本发明的电子设备的移动体(本发明的移动体)进行说明。 
图14为概略性示出作为本发明的移动体的一例的汽车的立体图。汽车1500搭载有振子1。振子1能够广泛地适用于免钥入车系统、发动机防盗锁止系统、汽车导航系统、汽车空调、防抱死制动系统(ABS)、安全气囊、轮胎压力监测系统(TPMS：Tire Pressure Monitoring System)、发动机控制器、混合动力汽车或电动汽车的电池监控器、车辆姿态控制系统等的电子控制单元(ECU：electronic control unit)。
以下基于优选的实施方式对于本发明进行了说明，但不发明不限于此，各部分的构成可以置换为具有相同功能的任意的构成。
例如，收纳于前述元件收纳用封装内的元件，不限于振动片或半导体元件，可以为光元件、电气元件、电子元件、机械元件(包含MEMS)、热元件、化学元件等各种功能元件。
此外，在本发明中，可以将任意的构成物附加于上述的实施方式，也可以将各实施方式适当组合。
[实施例]
下面，对于本发明的具体实施例进行说明。
1.样品的制造 
(实施例1)
[1]首先，准备形成有4个贯通孔的陶瓷基板，将各1个球状导电体配置于贯通孔内。此时，通过对陶瓷基板的下面侧减压而使多个球状导电体流入上面侧，引导球状导电体向贯通孔的配置。以下，列举陶瓷基板和球状导电体的各条件。此外，在准备的陶瓷基板上，事先沿外缘部形成金属层。
〈陶瓷基板的各条件〉
·材质：氧化铝
·大小：纵10mm×横10mm
·贯通孔的数量：4个
·贯通孔的最小直径：210μm
·贯通孔的最小长度：200μm
·贯通孔的体积：7.21×10-3mm3(V1)
·热膨胀系数：6.9×10-6/℃
〈球状导电体的各条件〉
·材质：铜 
·最大直径：200μm
·体积：3.94×10-3mm3(V2)
·热膨胀系数：16.7×10-6/℃
[2]下面，将掩模配置于陶瓷基板的上面，涂布玻璃浆料(液状组合物)。之后，使陶瓷基板反转，再次将掩模配置于上面，涂布玻璃浆料。以下，例举所使用的玻璃浆料的各条件。
〈玻璃浆料的各条件〉
·玻璃浆料的构成材料：ZnO·B2O3·SiO2玻璃
·玻璃粉末的热膨胀系数：7×10-6/℃
·玻璃粉末的平均粒径：1.5μm
·玻璃浆料的体积：小于V2﹣V1
[3]下面，煅烧涂布有玻璃浆料的陶瓷基板。由此，使玻璃体粒子彼此烧结，得到密封部。
在此，观察密封部，确认比球状导电体的顶部凹陷。从而，在陶瓷基板的厚度方向上，求取凹部的最深部和球状导电体的顶部的距离(凹部的深度)。
〈密封部的各条件〉
·凹部的深度：25μm
[4]然后，将掩模配置于陶瓷基板的上面，涂布导电浆料(Cu浆料)。接着，使陶瓷基板反转，再次将掩模配置于上面，涂布导电浆料。然后，煅烧涂布的导电浆料，形成电极等。如上得到具备贯通电极的样品。
(实施例2)
除了将球状导电体的材质变更为Fe-Ni合金之外，与实施例1同样地得到具备贯通电极的样品。此外，球状导电体的各条件如下所述。
〈球状导电体的各条件〉
·材质：Fe-Ni合金(42Alloy)
·最大直径：180μm
·体积：2.87×10-3mm3
·热膨胀系数：4.8×10-3/℃
(实施例3)
除了将玻璃粉末的构成材料变更为下述的玻璃之外，与实施例1同样地得到具备贯通电极的样品。此外，玻璃浆料的各条件如下所述。
〈玻璃浆料的各条件〉
·玻璃粉末的构成材料：SiO2·B2O3·Na2O·Al2O3玻璃
·玻璃粉末的热膨胀系数：3×10-3/℃
·玻璃粉末的平均粒径：1.5μm
(实施例4～13)
除了将陶瓷基板、球状导电体、凹部及玻璃粉末的条件变更为表1之外，分别与实施例1同样地得到具备贯通电极的样品。
(实施例14)
除了将球状导电体的材质变更为Fe-Ni-Co合金之外，与实施例1同样地得到具备贯通电极的样品。此外，球状导电体的各条件如下所述。
〈球状导电体的各条件〉
·材质：Fe-Ni-Co合金(科伐合金)
·最大直径：205μm
·体积：4.25×10-3mm3
·热膨胀系数：4.7×10-3/℃
(实施例15～20)
除了将陶瓷基板、球状导电体、凹部及玻璃粉末的条件变更为表1之外，分别与实施例1同样地得到具备贯通电极的样品。
(实施例21～24)
除了将陶瓷基板、球状导电体、凹部及玻璃粉末的条件变更为表1之外，分别与实施例1同样地得到具备贯通电极的样品。
(实施例25)
除了使用玻璃粉末代替玻璃浆料，进行铺满玻璃粉末的作业代替涂布玻璃浆料的作业之外，与实施例1同样地得到具备贯通电极的样品。
(实施例26～28)
除了将陶瓷基板、球状导电体、凹部及玻璃粉末的条件变更为表1之外，分别与实施例25同样地得到具备贯通电极的样品。
(比较例1)
除了代替工序[1]～[3]而经过通过导电浆料(Cu浆料)填埋贯通孔并煅烧的工序以外，与实施例1同样地得到具备贯通电极的样品。此外，导电浆料中的Cu粉末的平均粒径为2.5μm。
(比较例2)
除了将2个以上的球状导电体、即与贯通孔的最小直径相比平均粒径足够小的金属粉末填入贯通孔内并配置以外，与实施例1同样地得到具备贯通电极的样品。所使用的球状导电体的各条件列举如下。
〈球状导电体的各条件〉
·材质：铜 
·最大直径：30μm
·体积：1.33×10-5mm3
·热膨胀系数：16.7×10-6/℃
(比较例3)
除了将2个以上的球状导电体、即与贯通孔的最小直径相比非常小的金属粉末填入贯通孔内并配置以外，与实施例2同样地得到具备贯通电极的样品。所使用的球状导电体的各条件列举如下。
〈球状导电体的各条件〉
·材质：Fe-Ni合金(42Alloy)
·最大直径：40μm
·体积：3.15×10-5mm3
·热膨胀系数：4.8×10-3/℃
(比较例4)
除了将2个以上的球状导电体、即与贯通孔的最小直径相比非常小的金属粉末填入贯通孔内并配置以外，与实施例2同样地得到具备贯通电极的样品。所使用的球状导电体的各条件列举如下。
〈球状导电体的各条件〉
·材质：Fe-Ni-Co合金(科伐合金)
·最大直径：50μm
·体积：6.16×10-5mm3
·热膨胀系数：4.7×10-3/℃
(比较例5)
除了将1个球状导电体压入贯通孔内并配置以外，与实施例1同样地得到具备贯通电极的样品。所使用的球状导电体的各条件示于表1。
下面，将各实施例及各比较例中的具备贯通电极的样品的制造条件示于表1及表2。
表1
表2
2.样品的评价 
2.1导电性的评价 
首先，对于通过各实施例及各比较例得到的样品，以-40℃至85℃(各30分钟)为一个循环，进行反复100循环的热冲击试验。
然后，进行在温度85℃、湿度80～85％的环境下将样品放置500小时的高温高湿试验。
其后，通过四端子法测量贯通电极的电阻值。并且，基于以下的评价基准评价导电性。此外，测量中使用数字万用表，使施加电流为1mA。
〈导电性的评价基准〉
◎：电阻值非常小(不足5mΩ)
○：电阻值稍小(5mΩ以上，不足50mΩ)
△：电阻值稍大(50mΩ以上，不足100mΩ)
×：电阻值非常大(100mΩ以上)
此外，准备与上述样品不同的其他样品，再次以-40℃至85℃(各30分钟)为一个循环，进行反复1000循环的热冲击试验。
然后，进行在温度85℃、湿度80～85％的环境下将样品放置500小时的高温高湿试验。
其后，通过四端子法测量贯通电极的电阻值。并且，基于上述的评价基准评价导电性。此外，测量中使用数字万用表，使施加电流为1mA。
此外，准备与上述样品不同的其他样品，再次以-40℃至85℃(各30分钟)为一个循环，进行反复10000循环的热冲击试验。
然后，进行在温度85℃、湿度80～85％的环境下将样品放置500小时的高温高湿试验。
其后，通过四端子法测量贯通电极的电阻值。并且，基于上述的评价基准评价导电性。此外，测量中使用数字万用表，使施加电流为1mA。
2.2气密性的评价 
下面，对于完成了2.1的评价的通过各实施例及各比较例得到的样品，通过检漏仪(真空法)测量气密性。并且，根据以下的评价基准评价气密性。此外，在泄漏(漏出)的检测中使用氦气。
〈气密性的评价基准〉
◎：泄漏量特别小(不足1×10-8Pa·m3/s)
○：泄漏量稍小(1×10-8Pa·m3/s以上，不足1×10-6Pa·m3/s)
△：泄漏量稍大(1×10-6Pa·m3/s以上，不足1×10-4Pa·m3/s)
×：泄漏量特别大(1×10-4Pa·m3/s以上)
以上的评价结果示于表3。
表3
由表3可以清楚得知，通过各实施例得到的样品，可以实现兼顾贯通电极的导电性和气密性。
另一方面，在通过各比较例得到的样品中，求得了气密性低的评价结果。
如上可以确认：通过本发明，能够制造兼顾导电性和气密性的配线基板。

Claims (16)

1.一种配线基板的制造方法，其特征在于，其为制造具备贯通电极的配线基板的方法，具有：
在形成有贯通孔的陶瓷基板的所述贯通孔内，配置一个粒状导电体的工序；
将含有玻璃粉末的组合物供给至所述贯通孔内的工序；以及
加热所述组合物的工序。
2.根据权利要求1所述的配线基板的制造方法，其特征在于，当将所述粒状导电体的最大直径设为d1、将所述贯通孔的最小直径设为d2时，d1/d2为0.8以上1以下。
3.根据权利要求1或2所述的配线基板的制造方法，其特征在于，当将所述粒状导电体的最大直径设为d1、将所述贯通孔的最小长度设为L时，d1/L为0.8以上1以下。
4.根据权利要求3所述的配线基板的制造方法，其特征在于，当将所述贯通孔的体积设为V1、将所述粒状导电体的体积设为V2时，供给至所述贯通孔内的所述组合物的体积小于V1﹣V2。
5.根据权利要求1至4中任一项所述的配线基板的制造方法，其特征在于，所述玻璃粉末的构成材料为包含B2O3及SiO2的玻璃材料。
6.根据权利要求1至5中任一项所述的配线基板的制造方法，其特征在于，当将所述玻璃粉末的平均粒径设为d3、将所述贯通孔的最小直径设为d2时，d3/d2为0.005以上0.02以下。
7.根据权利要求1至6中任一项所述的配线基板的制造方法，其特征在于，
所述玻璃粉末的热膨胀系数为2×10-6/℃以上15×10-6/℃以下，
所述粒状导电体的热膨胀系数为4×10-6/℃以上20×10-6/℃以下。
8.根据权利要求1至7中任一项所述的配线基板的制造方法，其特征在于，所述粒状导电体的构成材料为Fe-Ni-Co系合金或者Fe-Ni系合金。
9.一种配线基板，其特征在于，
所述配线基板具有陶瓷基板、贯通所述陶瓷基板的贯通孔、设置于所述贯通孔内的一个粒状导电体以及密封所述贯通孔的密封部，
所述密封部是由玻璃材料构成的环状的部位，以所述粒状导电体的一部分露出的方式设置于所述粒状导电体和所述贯通孔的内表面之间。
10.根据权利要求9所述的配线基板，其特征在于，所述配线基板进一步具有环状的凹部，所述环状的凹部包围所述粒状导电体的所述一部分，并且在所述陶瓷基板的厚度方向上与所述粒状导电体的一部分相比更为凹陷。
11.根据权利要求10所述的配线基板，其特征在于，所述密封部及所述粒状导电体分别在所述凹部的内表面露出。
12.一种元件收纳用封装，其特征在于，具备权利要求9至11中任一项所述的配线基板。
13.一种电子装置，其特征在于，具备：权利要求12所述的元件收纳用封装、收纳于所述元件收纳用封装内的元件、对所述元件收纳用封装所具备的配线基板和所述元件进行电连接的电配线。
14.根据权利要求13所述的电子装置，其特征在于，所述元件为振动片。
15.一种电子设备，其特征在于，具备权利要求13或14所述的电子装置。
16.一种移动体，其特征在于，具备权利要求13或14所述的电子装置。
CN201410643885.7A 2013-11-12 2014-11-11 配线基板及其制造方法、振子、电子设备及移动体 Active CN104640377B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-234422 2013-11-12
JP2013234422 2013-11-12
JP2014-167732 2014-08-20
JP2014167732A JP6365111B2 (ja) 2013-11-12 2014-08-20 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体

Publications (2)

Publication Number Publication Date
CN104640377A true CN104640377A (zh) 2015-05-20
CN104640377B CN104640377B (zh) 2019-04-09

Family

ID=53043194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410643885.7A Active CN104640377B (zh) 2013-11-12 2014-11-11 配线基板及其制造方法、振子、电子设备及移动体

Country Status (3)

Country Link
US (1) US9954160B2 (zh)
JP (1) JP6365111B2 (zh)
CN (1) CN104640377B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299077A (zh) * 2015-05-26 2017-01-04 碁鼎科技秦皇岛有限公司 Led封装结构及其制作方法
CN108845709A (zh) * 2018-06-30 2018-11-20 云谷（固安）科技有限公司 纳米银线层的互连结构及其形成方法、触控装置
CN109845103A (zh) * 2016-10-20 2019-06-04 株式会社村田制作所 压电振子

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897062B2 (ja) * 2014-05-08 2016-03-30 三菱電機株式会社 圧縮機用電動機及び圧縮機及び冷凍サイクル装置及び圧縮機用電動機の製造方法
WO2017154593A1 (ja) 2016-03-11 2017-09-14 日本碍子株式会社 接続基板
KR20180121507A (ko) 2016-03-11 2018-11-07 엔지케이 인슐레이터 엘티디 접속 기판
JP6918773B2 (ja) 2016-03-11 2021-08-11 日本碍子株式会社 接続基板の製造方法
MY175654A (en) * 2016-11-30 2020-07-03 Silterra Malaysia Sdn Bhd Monolithic integrated device
JP6926647B2 (ja) * 2017-05-09 2021-08-25 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
CN107565922B (zh) * 2017-09-13 2020-07-03 湖南省福晶电子有限公司 Smd陶瓷平面基座的制备方法
EP3738922A1 (en) * 2019-05-13 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetic optical component package having organic portion and inorganic portion
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786867A (ja) * 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
US5929522A (en) * 1998-04-17 1999-07-27 Hestia Technologies, Inc. Semiconductor non-laminate package and method
JP3406845B2 (ja) 1998-08-31 2003-05-19 京セラ株式会社 表面実装型水晶発振器
US6229404B1 (en) 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
JP4688379B2 (ja) 2001-09-26 2011-05-25 福田金属箔粉工業株式会社 回路基板及びその製造方法ならびに電子装置
JP4570301B2 (ja) * 2001-09-27 2010-10-27 京セラ株式会社 電子部品収納用容器
JP4395388B2 (ja) * 2004-02-20 2010-01-06 京セラ株式会社 配線基板およびその製造方法
JP4457879B2 (ja) * 2004-12-20 2010-04-28 ソニー株式会社 プリント基板の製造方法
JP2008004927A (ja) 2006-05-23 2008-01-10 Olympus Corp 積層実装構造体
JP2008041814A (ja) 2006-08-03 2008-02-21 Matsushita Electric Ind Co Ltd フレキシブルプリント配線板及びその製造方法
JP2009059789A (ja) 2007-08-30 2009-03-19 Kyocera Corp 配線基板およびその製造方法
JP2009164673A (ja) * 2007-12-28 2009-07-23 Nippon Dempa Kogyo Co Ltd 水晶振動子用の金属ベース及びこれを用いた水晶振動子
JP5135510B2 (ja) * 2008-02-18 2013-02-06 セイコーインスツル株式会社 圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
CN102334282A (zh) * 2009-02-25 2012-01-25 精工电子有限公司 压电振动器的制造方法、振荡器、电子设备及电波钟
JP5534398B2 (ja) * 2009-08-25 2014-06-25 エスアイアイ・クリスタルテクノロジー株式会社 パッケージ及びパッケージの製造方法、圧電振動子、発振器、電子機器、並びに電波時計
JP5678727B2 (ja) 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
JP2013030958A (ja) * 2011-07-28 2013-02-07 Seiko Instruments Inc パッケージ、パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計
JP2013046167A (ja) 2011-08-23 2013-03-04 Seiko Epson Corp 振動デバイス、及び振動デバイスの製造方法
JP2013046168A (ja) 2011-08-23 2013-03-04 Seiko Epson Corp 振動デバイスの製造方法
JP6155551B2 (ja) * 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
JP6119108B2 (ja) * 2012-04-10 2017-04-26 セイコーエプソン株式会社 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299077A (zh) * 2015-05-26 2017-01-04 碁鼎科技秦皇岛有限公司 Led封装结构及其制作方法
CN109845103A (zh) * 2016-10-20 2019-06-04 株式会社村田制作所 压电振子
CN109845103B (zh) * 2016-10-20 2023-05-23 株式会社村田制作所 压电振子
CN108845709A (zh) * 2018-06-30 2018-11-20 云谷（固安）科技有限公司 纳米银线层的互连结构及其形成方法、触控装置

Also Published As

Publication number Publication date
US20150130326A1 (en) 2015-05-14
JP2015119165A (ja) 2015-06-25
JP6365111B2 (ja) 2018-08-01
US9954160B2 (en) 2018-04-24
CN104640377B (zh) 2019-04-09

Similar Documents

Publication Publication Date Title
CN104640377A (zh) 配线基板及其制造方法、封装、电子装置及设备、移动体
CN103378816B (zh) 基底基板、电子器件以及基底基板的制造方法
US9219218B2 (en) Method of manufacturing electric wiring layer, member for forming electric wiring layer, electric wiring layer, method of manufacturing electric wiring board, member for forming electric wiring board, electric wiring board, vibrator, electronic apparatus, and moving object
CN103368517B (zh) 电子器件、电子设备以及电子器件的制造方法
CN103367627B (zh) 电子器件及其制造方法、电子设备、基底基板的制造方法
CN103524149B (zh) 基底基板、电子器件及其制造方法以及电子设备
US20130307124A1 (en) Method for manufacturing electronic component, and electronic apparatus
CN105322909A (zh) 电子器件封装用基板、电子器件封装、电子器件及制造方法
CN106068064A (zh) 电气配线部件的制造方法及电气配线部件形成用材料
CN103531705B (zh) 基底基板、电子器件和电子设备
JP2014053663A (ja) 電子デバイス、電子機器、及び移動体
CN107887357A (zh) 电子器件、电子器件装置、电子设备以及移动体
US20150070855A1 (en) Circuit board, method for manufacturing circuit board, electronic device, electronic apparatus, and moving object
CN104822232A (zh) 布线基板及其制造方法、电子器件、电子设备及移动体
JP2018073889A (ja) センサ用基板およびセンサ装置
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2015153805A (ja) 配線基板の製造方法、配線基板、電子デバイス、電子機器および移動体
JP4969486B2 (ja) 電子部品収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2014107416A (ja) 電子デバイス、電子機器、移動体及び電子デバイスの製造方法
JP2002286569A (ja) 圧力検出装置用パッケージ
JP2003065868A (ja) 圧力検出装置用パッケージ
JP2002039895A (ja) 圧力検出装置用パッケージ
JP2015056577A (ja) 回路基板の製造方法、回路基板、電子デバイス、電子機器および移動体
JP2015002313A (ja) 電子部品の製造方法、電子部品、および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant